KR20120011036A - 스트론튬 루테늄 산화물 계면 - Google Patents

스트론튬 루테늄 산화물 계면 Download PDF

Info

Publication number
KR20120011036A
KR20120011036A KR1020117026686A KR20117026686A KR20120011036A KR 20120011036 A KR20120011036 A KR 20120011036A KR 1020117026686 A KR1020117026686 A KR 1020117026686A KR 20117026686 A KR20117026686 A KR 20117026686A KR 20120011036 A KR20120011036 A KR 20120011036A
Authority
KR
South Korea
Prior art keywords
strontium
ruthenium
oxide
precursor
oxide material
Prior art date
Application number
KR1020117026686A
Other languages
English (en)
Other versions
KR101392542B1 (ko
Inventor
바스카르 스리니바산
바실 안토노브
존 스마이드
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20120011036A publication Critical patent/KR20120011036A/ko
Application granted granted Critical
Publication of KR101392542B1 publication Critical patent/KR101392542B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/404—Oxides of alkaline earth metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

스트론튬 루테늄 산화물은 루테늄 전도체과 스트론튬 티타늄 산화물 유전체 사이의 효과적인 계면을 제공한다. 스트론튬 루테늄 산화물의 형성은 원자층증착법을 사용하여 스트론튬 산화물을 형성하고 후속하여 스트론튬 산화물을 어닐링하여 스트론튬 루테늄 산화물을 형성하는 것을 포함한다. 스트론튬 산화물의 첫 번째 원자층증착법은 산소 공급원으로서 물을 사용하여 수행되고, 그 후 스트론튬 산화물의 후속하는 원자층증착법은 산소 공급원으로서 오존을 사용하여 수행된다.

Description

스트론튬 루테늄 산화물 계면{STRONTIUM RUTHENIUM OXIDE INTERFACE}
기술 분야
본 명세서는 일반적으로 집적 회로 장치에 관한 것이며, 특정한 구체 예에서, 본 명세서는 원자층증착법(atomic layer deposition)을 사용하는 스트론튬 루테늄 산화물 계면 형성 방법 및 상기 계면을 사용하는 장치에 관한 것이다.
배경
집적 회로는 기판으로 불리는 공통 기반(common foundation) 상에 제조된 전기 부품의 상호연결망(Interconnected Network)이다. 전기 부품은 전형적으로 기판으로서의 역할을 하는 반도체 재료의 웨이퍼 상에 제조된다. 다양한 제조 기술, 예를 들면 계층화(layering), 도핑(doping), 마스킹(masking), 및 에칭(etching)이 사용되어 수백만 개의 저항기, 트랜지스터, 및 웨이퍼 상의 또 다른 전기 부품을 형성한다. 부품들은 그 후 함께 가선(wire)되거나, 또는 상호연결(interconnect)되어 프로세서 또는 메모리 장치와 같은 특정 전기 회로를 형성한다.
집적 회로 제조에서 다양한 부품의 크기를 감소시키려는 일반적인 의도가 존재한다. 크기를 감소시키는 것은 일반적으로 더 많은 장치가 단일 기판 상에 제조될 수 있기 때문에 비용 감소를 수반하며, 그리고 더욱 적은 전력이 더욱 작은 부품을 스위칭(switch)시키기 위해 필요하기 때문에 전력 수요량의 감소를 수반한다. 그렇지만, 이러한 크기 감소는 비용을 들이지 않고는 이루어질 수 없다. 집적 회로 장치가 더욱 작아질수록, 부품들 사이의 저항 및 전류 누설이 더욱 문제된다.
동적 랜덤 액세스 메모리(Dynamic random access memory, DRAM)가 집적 회로 장치의 한 예이다. DRAM은 전형적으로 메모리 셀의 데이터 값을 나타내는 전하를 보유하기 위한 커패시터 또는 또 다른 전하 저장 소자를 갖는 메모리 셀을 사용한다. 이러한 커패시터가 더욱 작아짐에 따라, 데이터 값의 감지를 허용하기에 충분한 전하를 보유하고, 이러한 전하를 일정 원하는 기간 동안 유지하는 이들의 능력은 더욱 중요해 진다.
루테늄 (Ru)이 종종 커패시터용 하부 전극으로 사용되는 한편, 가끔 스트론튬 티타네이트 또는 단순히 STO로 불리는 스트론튬 티타늄 산화물(SrTiO3)이 커패시터의 유전체로서 사용된다. 그렇지만, 루테늄상에서 직접 성장한 STO는 루테늄을 산화시켜 비화학량론적인 루테늄 산화물(RuO x )을 형성하는 경향이 있다. 루테늄 전극과 STO 유전체 사이의 이러한 루테늄 산화물 계면은 일반적으로 바람직하지 않다. 루테늄 산화물은 큰 표면 거칠기, (격자 불일치로 인한) 큰 응력, 및 STO에 대한 작은 일함수 또는 장벽 높이를 갖는 경향이 있으며, 이들 모두는 STO의 바람직한 유전 특성(dielectric properties)에 대하여 바람직하지 않다.
가끔 스트론튬 루테네이트 또는 단순히 SRO로 불리는 스트론튬 루테늄 산화물(SrRuO3)을 루테네이트 전극과 STO 유전체 사이의 계면으로서 사용하는 제안이 있어왔다. 다음 문헌을 참조하라: Effect of Sr-Ruthenate Seed Layer on Dielectric Properties of SrTiO3 Thin Films Prepared by Plasma-Enhanced Atomic Layer Deposition, Ji-Hoon Ahn et al., Journal of The Electrochemical Society, 155(10) G185-G188, 2008. 루테늄 전도체와 STO 유전체 사이의 이러한 계면은 STO 유전체의 유전 특성을 향상시키는 것으로 밝혀졌다. 그렇지만, 계속적인 개발이 요구된다.
앞서 언급한 이유, 그리고 해당 기술분야의 통상의 기술자가 본 명세서를 읽고 이해할 때 명백하게 될 또 다른 이유로 인하여, 집적 회로 장치의 구성에 있어서 대안적인 구조 및 그 제조방법에 대한 요구가 해당 기술분야에 존재한다.
도면의 간단한 설명
도 1A는 본 명세서의 한 구체 예에 따르는 메모리 어레이 일부분의 개요도이다.
도 1B는 본 명세서의 한 구체 예에 따르는 메모리 셀의 개요도이다.
도 2는 본 명세서의 한 구체 예에 따르는 집적 회로 메모리 장치의 간략화된 블록 다이어그램이다.
도 3A-3D는 본 명세서의 한 구체 예에 따르는 원자층증착법 공정을 개념적으로 나타낸다.
도 4A-4E는 본 명세서의 한 구체 예에 따르는 다양한 제작 단계에서의 집적 회로 장치 일부분의 횡-단면도이다.
도 5는 본 명세서의 한 구체 예에 따르는 원자층증착법을 사용하여, 루테늄 코팅된 기판상에 스트론튬 루테늄 산화물 계면 및 스트론튬 루테늄 산화물상에 스트론튬 티타늄 산화물 유전체를 형성하는 방법의 흐름도이다.
도 6A는 이산화 실리콘 지지체 위의 루테늄상에 성장된 스트론튬 티타늄 산화물 샘플에 대한 농도 구배의 그래프이다.
도 6B는 스트론튬 티타늄 산화물과 루테늄의 계면 반응을 나타내는 주사 전자 현미경사진이다.
도 7A는 이산화 실리콘 지지체 위의 루테늄 산화물상에 성장된 스트론튬 티타늄 산화물 샘플에 대한 농도 구배의 그래프이다.
도 7B는 스트론튬 티타늄 산화물과 루테늄 산화물의 계면 반응을 나타내는 주사 전자 현미경사진이다.
도 8A는 이산화 실리콘 지지체 위의 스트론튬 루테늄 산화물상에 성장된 스트론튬 티타늄 산화물 샘플에 대한 농도 구배의 그래프이다.
도 8B는 스트론튬 티타늄 산화물과 스트론튬 루테늄 산화물의 계면 반응을 나타내는 주사 전자 현미경사진이다.
상세한 설명
이하의 본 발명의 구체 예의 상세한 설명에서, 본 명세서의 일부를 형성하는 첨부된 도면을 참조하며, 여기서 본 명세서가 실시될 수 있는 구체적인 구체 예를 예시적으로 나타낸다. 이러한 구체 예들은 해당 기술분야의 통상의 기술자가 본 발명을 실시할 수 있도록 충분히 상세하게 설명되며, 또 다른 구체 예들도 사용될 수 있으며 공정, 화학적, 전기적 또는 기계적 변화가 본 명세서의 범위를 벗어나지 않고 이루어질 수 있음이 이해될 것이다. 앞선 설명 및 이하의 설명에서 사용되는 용어인 웨이퍼 및 기판은 임의의 기저 반도체 구조를 포함한다. 상기 두 용어는 모두 실리콘-온-사파이어 (silicon-on-sapphire, SOS) 기술, 실리콘 온 인슐레이터 (silicon-on-insulator, SOI) 기술, 박막 트랜지스터 (TFT) 기술, 도핑된 및 도핑안된 반도체(doped and undoped semiconductor), 기저 반도체에 의해 지지된 실리콘의 에피택셜층(epitaxial layer), 뿐만 아니라 해당 기술분야의 통상의 기술자에게 공지된 또 다른 반도체 구조를 포함하는 것으로 이해될 것이다. 또한, 이하의 설명에서 웨이퍼 또는 기판을 참조할 때, 사전 공정 단계가 사용되어 기저 반도체 구조의 영역/접합을 형성할 수 있다. 또한, 방향 참조, 예를 들면 위쪽, 아래쪽, 상단, 하단 및 측면은 서로에 대한 상대적인 것이며 절대적인 방향을 의미하는 것이 아니다. 그러므로, 이하의 상세한 설명은 제한하는 의미로 받아들여져서는 안 된다.
하나 또는 그 이상의 구체 예는 루테늄 전도체와 스트론튬 티타늄 산화물 (STO) 유전체 사이의 페로브스카이트 산화물 계면으로서의 스트론튬 루테늄 산화물 (SRO), 및 이러한 구조의 형성 방법을 포함한다. 이러한 구조의 형성 및 용도를 집적 회로 장치의 한 예로서의 메모리 장치에서의 사용을 설명하면서 기술할 것이다. 그렇지만, 이러한 구조의 용도가 메모리 장치에 대하여 기술되는 이들의 용도에 한정되는 것은 아니다. 그 대신에, 본 명세서의 한 구체 예에 따라 형성되는 SRO 계면은 루테늄 전도체와 STO 유전체가 쌍을 이루는 임의의 집적 회로 장치에서 사용될 수 있다.
다양한 구체 예에 따르는 SRO는 스트론튬 산화물(SrO)의 원자층증착법 (ALD) 및 후속하여 스트론튬 루테늄 산화물을 형성하기 위한 스트론튬 산화물의 어닐링을 사용하여 형성된다. 또한 원자층 에피택시(atomic layer epitaxy, ALE)로 알려진 ALD는 매우 얇은 치수, 전형적으로 원자 스케일의 물질 층을 형성하기 위한 반도체 제조에서 광범위하게 사용되는 화학 기상 증착(chemical vapor deposition, CVD)의 한 형태이다. ALD 공정은 기체-상(gas-phase) 전구체와 기판 사이에서, 반-반응(half-reaction)으로 불리는 자체-제어(self-limiting) 화학 반응의 연속을 교대시키는(alternating) 단계로 구성된다. 전구체는, 중간 중간에 전구체의 퍼지 단계(purging)가 수반되면서, 순서대로 반응기 내로 펄스된다. 연속된 이러한 펄스/퍼지/펄스/퍼지 사이클이 사용되어 연속된 물질 층을 형성한다.
다양한 구체 예에서, 스트론튬 산화물은 산화제로서 물을 사용하는 제1 ALD 공정 및 후속하여 산화제로서 오존을 사용하는 제2 ALD 공정을 사용하여 형성된다. 스트론튬 산화물의 제1 부분을 형성하기 위해 산화제로서 물을 사용하는 것은 아래에 놓인 층을 패시베이팅(passivating)함으로써 루테늄 전도체에 미치는 역효과를 억제하는 역할을 한다. 그렇지만, 산화제로서 물을 사용하는 스트론튬 산화물의 형성 속도는 비교적 느리다. 스트론튬 산화물의 초기 단층(monolayer)을 위하여 산화제로서 오존을 사용하는 것은 높은 형성 속도를 제공하지만, 아래에 놓인 루테늄을 에칭하여서 높은 표면 거칠기를 유발하는 경향이 있다. 초기 형성 동안 산화제로서 물을 사용하고, 후속하여 스트론튬 산화물의 나머지 형성을 위하여 산화제로서 오존을 사용함으로써, 비교적 높은 증착 속도를 유지하면서 표면 거칠기의 개선이 촉진될 수 있다.
도 1A는 본 명세서의 한 구체 예에 따라 형성된 전하 저장 장치가 구비된 메모리 어레이(100) 일부분의 개요도이다. 메모리 어레이(100)는 일반적으로 논리 행(row) 및 열(column)로 배열된 복수의 메모리 셀(102)을 포함한다. 전형적인 메모리 어레이(100)는 수 백만의 이러한 메모리 셀(102)을 포함한다. 각각의 메모리 셀(102)은 액세스 트랜지스터(104)를 포함하며, 각각의 액세스 트랜지스터(104)의 게이트는 흔히 워드 라인으로 불리는 액세스 라인(108)에 연결된다.
액세스 트랜지스터(104)의 제1 소스/드레인 영역은 흔히 비트 라인으로 불리는 데이터 라인(110)에 연결되고, 액세스 트랜지스터(104)의 제2 소스/드레인 영역은 커패시터(106)에 연결된다. 메모리 셀(102)의 데이터 값은 전하로서 커패시터(106)에 저장되며, 상기 데이터 값은 연결된 비트 라인(110)과의 전하 공유 및 이러한 전하 공유의 결과인 연결된 비트 라인(110)상의 전위 변화의 탐지에 의해 감지된다. 커패시터(106)는 본 명세서의 한 구체 예에 따라 형성된, 루테늄 전극과 스트론튬 티타늄 산화물 유전체 사이의 스트론튬 루테늄 산화물 계면을 갖는다. 동일한 워드 라인(108)에 연결된 메모리 셀(102)의 그룹은 전형적으로 메모리 셀의 행(row)으로 불린다. 이와 유사하게 동일한 비트 라인(110)에 연결된 메모리 셀(102)의 그룹은 전형적으로 메모리 셀의 열(column)로 불린다.
도 1B는 본 명세서의 한 구체 예에 따르는 메모리 셀(102)의 추가적인 상세사항을 제공하는 개요도이다. 도 1B에 도시된 바와 같이, 메모리 셀(102)은 커패시터(106)의 하부 전극(112)에 연결된 액세스 트랜지스터(104)의 소스/드레인 영역을 갖는다. 하부 전극(112)은 루테늄 전극이다. 유전체(114)가 커패시터(106)의 하부 전극(112)과 상부 전극(116) 사이에 삽입된다. 유전체(114)는 스트론튬 티타늄 산화물 유전체이다. 상부 전극(116)은 전형적으로 접지 노드(118)에 연결된다. 상부 전극(116)은 전도성 물질, 예를 들면 폴리실리콘이다. 비록 개략적으로 도시되었지만, 커패시터(106)는 해당 기술분야에서 공지된 모든 다양한 커패시터 기하구조, 예를 들면 단순 플레이트 커패시터, 또는 더욱 전형적으로 몇몇 더욱 복잡한 3-차원 구조 예를 들면 컨테이너 커패시터, 트렌치 커패시터 또는 이와 유사한 것을 사용할 수 있다. 다양한 구체 예가 물질 형성 방법에 적용되므로, 구체 예들은 특정한 기하구조에 제한되지 않는다.
도 2는 본 명세서의 한 구체 예에 따르는 동적 랜덤 액세스 메모리(DRAM)로서의 집적 회로 메모리(220)의 단순화된 블록 다이어그램이다. 메모리(220)는 메모리 셀 어레이(222), 어드레스 디코더(224), 행 액세스 회로소자(circuitry)(226), 열 액세스 회로소자(228), 제어 회로소자(230), 및 입력/출력 (I/O) 회로소자(232)를 포함한다. 메모리 어레이(222)는, 도 1A-1B를 참조하여 설명된 바와 같이 비트 라인과 커패시터 사이에 연결된 액세스 트랜지스터를 갖는 메모리 셀을 함유한다.
집적 회로 메모리(220)는 프로세서(234), 또는 메모리 어레이(222)에 액세스하기 위한 또 다른 메모리 제어기에 연결될 수 있다. 프로세서(234)에 연결된 집적 회로 메모리(220)는 전자 시스템의 부품을 형성한다. 전자 시스템의 몇몇 예는 개인용 컴퓨터, 주변 장치, 무선 전자 장치, 디지털 카메라, 개인 휴대 단말기(personal digital assistants, PDA), 등을 포함한다.
집적 회로 메모리(220)는 프로세서(234)로부터 제어 라인(236)을 따라 제어 신호를 수신하여 메모리 어레이(222)로의 액세스를 제어한다. 메모리 어레이(222)로의 액세스는 어드레스 라인(238)을 따라 수신된 어드레스 신호에 응답하여 하나 또는 그 이상의 표적 메모리 셀로 유도된다. 제어 신호 및 어드레스 신호에 응답하여 일단 액세스되면, 데이터는 DQ 라인(240)을 따라 메모리 셀에 기록되거나 또는 메모리 셀로부터 읽혀진다. DRAM에 대한 상기 설명은 메모리에 대한 일반적인 이해를 제공하기 위한 의도이며 DRAM의 모든 요소 및 특징의 완전한 설명이 아니라는 것이 이해될 것이다. 또한, 본 발명은 해당 분야에 공지된 다양한 크기 및 종류의 집적 회로 장치에 동등하게 적용될 수 있으며 앞서 설명된 DRAM에 제한되는 것은 아니다.
도 3A-3D는 본 명세서의 한 구체 예에 따라 사용될 수 있는 ALD 공정을 개념적으로 도시한다. 구체적인 분자 구조를 나타내려는 시도가 없음을 유의하라. 그렇지만, 본 명세서에 관련되는 ALD의 개념이 도 3A-3D에 의해 추가될 것이다.
ALD에서, 기체상태의 전구체가 반응기(예를 들면 반응 챔버) 내에 장착된 기판 표면에 한 번에 하나씩 도입된다. 기체상태 전구체의 이러한 도입은 각 기체상태 전구체의 순차적인 펄스 형태를 갖는다. 전구체 기체의 펄스에 있어서, 전구체 기체는 짧은 시간 기간 동안 특정 부분 또는 영역으로 흐르게 된다. 펄스들 사이에서, 반응 챔버는 퍼지되는데, 예를 들면 기체, 전형적으로 불활성 기체로 씻겨지거나(flushed), 및/또는 배기(evacuate)된다. 도입된 첫 번째 전구 물질이 종종 전구체로 불리고, 도입된 그 이후의 물질은 종종 반응물로 불리나, 두 물질 모두는 ALD 반응에 의해 형성된 최종 물질에 대한 전구체이며, 따라서 두 물질 모두 본 명세서에서는 전구체로 불릴 것이다.
한 예로서, 첫 번째 전구체가 반응기 내로 도입되고 그 일부가 첫 번째 펄싱 단계(pulsing phase) 동안 기판의 표면에서 화학흡착(chemisorb)된다. 전형적으로, 첫 번째 전구체는, 수증기 또는 주변 습기에 대한 기판의 노출로 인한 흡착된 하이드록실 사이트와 같은, 기판의 흡착 사이트에서 화학흡착된다. 그렇지만, 흡착 사이트 생성을 위한 표면 처리는 선택된 전구체에 따라 달라질 것이다. 그 후 반응기는 퍼지되어, 즉 예를 들면 기체, 전형적으로 불활성 기체로 씻겨지거나, 및/또는 배기되어, 잉여의 첫 번째 전구체, 즉 기판의 흡착 사이트에 화학흡착되지 않은 첫 번째 전구체, 및 반응 부산물을 제거한다. 화학흡착된 첫 번째 전구체는 ALD 공정의 후속 단계(phase)에 대한 반응 사이트를 유발한다.
상기 예에 대하여 계속하면, 두 번째 펄싱 단계 동안 두 번째 전구체가 반응기로 도입되며 그 일부가 반응 사이트에서 첫 번째 전구체와 반응한다. 그 후 반응기는 퍼지되어서 잉여의 두 번째 전구체, 즉 반응 사이트에서 첫 번째 전구체와 반응하지 않은 두 번째 전구체, 및 반응 부산물을 제거한다. 반응 사이트에서의 두 번째 전구체와 첫 번째 전구체의 반응에 후속하여, ALD 공정의 후속하는 사이클에서 추가적인 첫 번째 전구체를 화학흡착하기 위한 흡착 사이트가 형성된다. 복수의 교대 사이클(alternating cycle)이 수행되어 바람직한 두께의 필름을 형성할 수 있다.
도 3A에서, 첫 번째 펄싱 단계 동안 첫 번째 전구체(352)가 반응기로 도입되며 그 일부가 기판(350) 표면에서 화학흡착된다. 전형적으로, 첫 번째 전구체(352)는 수증기에 대한 기판의 노출의 결과인 흡착된 하이드록실 사이트와 같은, 표면의 흡착 사이트(354)에서 화학흡착된다. 그렇지만, 흡착 사이트(354) 생성을 위한 표면 처리는 선택된 전구체에 따라 달라질 것이다. 그 후 반응기는 퍼지되어, 즉 예를 들면 기체, 전형적으로 불활성 기체로 씻겨지거나, 및/또는 배기되어, 도 3B의 잉여의 첫 번째 전구체(352), 즉 기판(350)의 흡착 사이트(354)에 화학흡착되지 않은 첫 번째 전구체(352), 및 반응 부산물(356)을 제거한다. 도 3B에 제시된 바와 같이, 화학흡착된 첫 번째 전구체(352)는 ALD 공정의 후속 단계(phase)에 대한 반응 사이트(358)를 유발한다.
도 3C에서, 두 번째 펄싱 단계 동안 두 번째 전구체(360)가 반응기로 도입되며 그 일부가 반응 사이트(358)에서 첫 번째 전구체(352)와 반응한다. 그 후 반응기는 퍼지되어서 도 3D의 잉여의 두 번째 전구체(360), 즉 반응 사이트(358)에서 첫 번째 전구체(352)와 반응하지 않은 두 번째 전구체(360), 및 반응 생성물(362)을 제거한다. 반응 사이트(358)에서의 두 번째 전구체(360)와 첫 번째 전구체(352)의 반응에 후속하여, ALD 공정의 후속하는 사이클에서 추가적인 첫 번째 전구체(352)를 화학흡착하기 위한 흡착 사이트(364)가 형성된다. 복수의 교대 사이클(alternating cycle)이 수행되어 바람직한 두께의 필름을 형성할 수 있다. 한 예시적인 구체 예에 있어서, 첫 번째 전구체(352)는 스트론튬 공급원이며 두 번째 전구체(360)는 스트론튬 산화물 물질의 생성을 위한 산소 공급원이다. 또 다른 예시적인 구체 예에서, 첫 번째 전구체(352)는 티타늄 공급원이며 두 번째 전구체(360)는 티타늄 산화물 물질의 생성을 위한 산소 공급원이다. 스트론튬 티타늄 산화물 물질의 생성을 위하여, 스트론튬 산화물 및 티타늄 산화물을 생성하는 교대 ALD 사이클이 사용될 수 있다. 도 3A-3D 단계의 각 사이클이 하나씩의 물질 단층(monolayer)을 형성한다. 도 3A-3D 단계의 복수의 사이클이 수행되어 바람직한 물질의 연속 필름을 생성할 수 있다.
도 4A-4E는 본 명세서의 한 구체 예에 따르는 다양한 제조 단계에서의 집적 회로 장치 일부분의 횡-단면도이다. 도 4A는 루테늄 코팅된 기판의 일부를 도시한다. 한 예로서, 루테늄 코팅된 기판의 루테늄 물질(470)은 커패시터의 제1, 예를 들면 하부 전극을 나타낼 수 있다. 도 4B에서, 제1 스트론튬 산화물 물질(472)은 루테늄 물질(470)을 덮도록 형성된다. 제1 스트론튬 산화물 물질(472)은 ALD 공정을 사용하여 형성되는데, 여기서 첫 번째 전구체는 스트론튬 공급원이며 두 번째 전구체는 본질적으로 물로 구성된 산소 공급원이다. 도 3A-3D를 참조하여 설명한 바와 같이, 복수의 ALD 사이클이 사용되어 제1 스트론튬 산화물 물질(472)을 위한 연속된 스트론튬 산화물 물질을 형성할 수 있다. 제1 스트론튬 산화물 물질(472)이 연속적이 되도록 하는 형성은 두 번째 전구체로서 오존을 사용하는 후속 공정으로부터 아래에 놓인 루테늄 물질(470)을 보호하기 위하여 아래에 놓인 루테늄 물질(470)을 패시베이트(passivate)하는 역할을 한다. 본 명세서에 사용되는 바와 같이, 아래에 놓인 루테늄 물질(470)의 어떤 부분도 제1 스트론튬 산화물 물질(472)을 통하여 관심되는 해당 영역에서, 예를 들면 향후 커패시터의 대향 전극들 사이의 영역에서 노출되지 않는다면, 제1 스트론튬 산화물 물질(472)은 연속적이다. 한 구체 예에서, ALD 공정은 산소 공급원으로 물을 사용하는 최소 3번의 사이클 동안 반복되어 제1 스트론튬 산화물 물질(472)을 형성한다. 또 다른 구체 예에서, 제1 스트론튬 산화물 물질(472)이 연속적이 될 때까지 ALD 공정은 산소 공급원으로서 물을 사용하는 최소 복수의 ALD 사이클 동안 반복된다. 또 다른 구체 예에서, 제1 스트론튬 산화물 물질(472)이 산업 공정의 정밀성 내에서 최소 약 20 Å이 될 때까지 ALD 공정이 반복된다.
제1 스트론튬 산화물 물질(472)의 형성에 후속하여, 도 4C에서 제2 스트론튬 산화물 물질(474)이 스트론튬 산화물 물질(472)을 덮도록 형성된다. 제2 스트론튬 산화물 물질(474)은 ALD 공정을 사용하여 형성되는데, 여기서 첫 번째 전구체는 스트론튬 공급원이며 두 번째 전구체는 오존을 포함한다. 3A-3D를 참조하여 설명한 바와 같이, 복수의 ALD 사이클이 사용되어 제2 스트론튬 산화물 물질(474)을 위한 연속된 스트론튬 산화물 물질을 형성할 수 있다. 제2 스트론튬 산화물 물질(474)이 연속적이 되도록 하는 형성은 후속 물질의 형성을 위한 매끄러운(smooth) 표면을 제공하는 역할을 한다. 본 명세서에 사용되는 바와 같이, 아래에 놓인 제1 스트론튬 산화물 물질(472)의 어떤 부분도 제2 스트론튬 산화물 물질(474)을 통하여 관심되는 해당 영역에서, 예를 들면 향후 커패시터의 대향 전극들 사이의 영역에서 노출되지 않는다면, 제2 스트론튬 산화물 물질(474)은 연속적이다. 한 구체 예에서, 제2 스트론튬 산화물 물질(474)이 연속적이 될 때까지 ALD 공정은 산소 공급원으로서 오존을 사용하는 최소 복수의 ALD 사이클 동안 반복된다. 또 다른 구체 예에서, 제2 스트론튬 산화물 물질(474)이 산업 공정의 정밀성 내에서 최소 약 20 Å이 될 때까지 ALD 공정이 반복된다. 또 다른 구체 예에서, 제2 스트론튬 산화물 물질(474)이 산업 공정의 정밀성 내에서 약 30-60 Å이 될 때까지 ALD 공정이 반복된다.
제2 스트론튬 산화물 물질(474)의 형성에 후속하여, 구조물은 어닐링되는데, 예를 들면 질소(N2) 분위기에서 600℃에서 10분 동안 급속 열 어닐링 된다. 어닐링 공정은 제1 스트론튬 산화물 물질(472) 및 제2 스트론튬 산화물 물질(474)을 페로브스카이트 결정 구조를 갖는 스트론튬 루테늄 산화물 계면(476)로 전환시키는 역할을 한다. 스트론튬 루테늄 산화물 계면(476)는 두께에 있어서 자체-제어적인데, 즉 스트론튬 루테늄 산화물 물질의 양은 아래에 놓인 루테늄 물질(470)과의 반응이 가능한 스트론튬 산화물 물질의 양에 의해 제한된다.
루테늄 물질(470), 제1 스트론튬 산화물 물질(472) 및 제2 스트론튬 산화물 물질(474)의 어닐링에 후속하여, 도 4D에서 스트론튬 티타늄 산화물 물질(478)이 제2 스트론튬 루테늄 산화물 계면(476)을 덮도록 형성된다. 스트론튬 티타늄 산화물 물질(478)은 예를 들면 커패시터의 유전체를 나타낼 수 있다. 스트론튬 티타늄 산화물 물질(478)은, 스트론튬 산화물 형성-여기서 첫 번째 전구체는 스트론튬 공급원이며 두 번째 전구체는 산소 공급원임- 및 티타늄 산화물 형성- 여기서 첫 번째 전구체는 티타늄 공급원이며 두 번째 전구체는 산소 공급원임-을 위한 교대 ALD 사이클을 사용하는 ALD 공정을 사용하여 형성될 수 있다. 도 3A-3D을 참조하여 설명한 바와 같이, 복수의 ALD 사이클이 사용되어 스트론튬 티타늄 산화물 물질(478)을 위한 연속적인 스트론튬 티타늄 산화물 물질을 형성할 수 있다. 본 명세서에 사용되는 바와 같이, 아래에 놓인 스트론튬 루테늄 산화물 물질(476)의 어떤 부분도 스트론튬 티타늄 산화물 물질(478)을 통하여 관심되는 해당 영역에서, 예를 들면 향후 커패시터의 대향 전극들 사이의 영역에서 노출되지 않는다면, 스트론튬 티타늄 산화물 물질(478)은 연속적이다. 한 구체 예에 대하여, 스트론튬 티타늄 산화물 물질(478)이 연속적이 될 때까지 티타늄 산화물 사이클 및 스트론튬 산화물 사이클, 후속하여 티타늄 산화물 캡(cap)을 교대시키는 단계를 사용하여 ALD 공정이 반복된다. 또 다른 구체 예에 대하여, 스트론튬 티타늄 산화물 물질(478)이 산업 공정의 정밀성 내에서 약 80-120Å이 될 때까지 ALD 공정이 반복된다. 도 4E에서, 루테늄 코팅된 기판의 루테늄 물질(470)이 커패시터의 하부 전극을 형성하도록 의도되고 스트론튬 티타늄 산화물 물질(478)이 커패시터의 유전체를 형성하도록 의도된다면, 전도성 물질(480)이 커패시터의 제2, 예를 들면 상부 전극으로서 스트론튬 티타늄 산화물 물질(478)을 덮도록 형성될 수 있다. 한 예로서, 전도성 물질(480)은 전도성있게-도핑된(conductively-doped) 폴리실리콘일 수 있다.
도 5는 본 명세서의 한 구체 예에 따르는 원자층증착법을 사용하여, 루테늄상에 스트론튬 루테늄 산화물 계면 및 스트론튬 루테늄 산화물상에 스트론튬 티타늄 산화물 유전체를 형성하는 방법의 흐름도이다. 루테늄 코팅된 기판 또는 이와 유사한 것으로부터 시작하여, (563)에서 스트론튬 전구체를 반응기 내로 펄스시키고 퍼지시킨다. 한 구체 예에 대하여, 스트론튬 전구체는 또한 Sr(THD)2 또는 스트론튬 (테트라메틸헵탄디온에이트)로 알려진 Sr(C11H19O2)2이다. 한 예로서, 0.4-0.8 ml/min 유량의 스트론튬 전구체가 약 290℃의 증발 온도, 약 300-325℃의 기판 온도, 및 약 1-2 Torr의 압력에서 30-60초 동안 반응기로 공급되고, 그 후 약 30초 동안 반응기의 퍼지가 후속될 수 있다. (565)에서, 수증기가 반응기 내로 펄스되고 퍼지된다. 한 구체 예에 대하여, 수증기는 수증기 발생기(water vapor generator, WVG) 시스템을 사용하여 30-60초 동안 약 300-325℃의 기판온도 및 약 1-2 Torr의 압력에서 반응기로 공급되고, 그 후 약 30초 동안 반응기의 퍼지가 후속된다.
ALD 사이클(563/565)로부터의 결과물인 스트론튬 산화물의 두께가 블록(567)에서 원하는 두께에 도달하면, 공정은 블록(569)으로 진행하며, 그렇지 않은 경우에는 ALD 사이클(563/565)이 반복된다. ALD 사이클(563/565)을 이용하여 형성된 스트론튬 산화물의 두께는 전형적으로 각각의 사이클 이후에 측정되지 않는다는 것으로 인식된다. 비록 인 시츄(in situ) 측정 방법이 알려져 있으나, 각각의 ALD 사이클(563/565)에 대한 예상 증착 속도를 결정하고, 원하는 두께를 생성하기 위해 요구되는 예상 ALD 사이클(563/565) 수를 결정하는 것이 더욱 일반적이다. 한 구체 예에 대하여, 블록(569)으로 진행하기 이전의 마지막 ALD 사이클(563/565)에서, 반응기는 용제(solvent)로 씻겨진다(flush). 예를 들면, 테트라하이드로푸란(tetrahydrofuran, THF)이 15-30초 동안 약 0.4-1.0 ml/min의 유량으로 약 290℃의 증발 온도, 약 300-325℃의 기판 온도 및 약 1-2 Torr의 압력에서 반응기로 공급되고, 약 30-60초 동안 퍼지될 수 있다.
(569)에서, 스트론튬 전구체가 반응기 내로 펄스되고 퍼지된다. 한 구체 예에 대하여, 스트론튬 전구체는 또 다시 스트론튬 (테트라메틸헵탄디온에이트)이다. 한 예로서, 0.4-0.8 ml/min 유량의 스트론튬 전구체가 약 290℃의 증발 온도, 약 300-325℃의 기판 온도, 및 약 1-2 Torr의 압력에서 30-60초 동안 반응기로 공급되고, 그 후 약 30초 동안 반응기의 퍼지가 후속될 수 있다. (571)에서, 오존이 반응기 내로 펄스되고 퍼지된다. 한 구체 예에 대하여, 오존이 30-60초 동안 약 300-325℃의 기판 온도 및 약 1-2 Torr의 압력에서 반응기로 제공되어서 약 15 부피% 오존의 대기를 제공하고, 그 후 약 30초 동안 반응기의 퍼지가 후속된다.
ALD 사이클(569/571)로부터의 결과물인 스트론튬 산화물의 두께가 블록(573)에서 원하는 두께에 도달하면, 공정은 블록(575)으로 진행하며, 그렇지 않은 경우에는 ALD 사이클(569/571)이 반복된다. ALD 사이클(569/571)을 이용하여 형성된 스트론튬 산화물의 두께는 전형적으로 각각의 사이클 이후에 측정되지 않는다는 것으로 인식된다. 비록 인 시츄(in situ) 측정 방법이 알려져 있으나, 각각의 ALD 사이클(569/571)에 대한 예상 증착 속도를 결정하고, 원하는 두께를 생성하기 위해 요구되는 예상 ALD 사이클(569/571) 수를 결정하는 것이 더욱 일반적이다. 한 구체 예에 대하여, 블록(569)으로 진행하기 이전의 마지막 ALD 사이클(569/571)에서, 반응기는 용제로 씻겨진다. 예를 들면, 테트라하이드로푸란(THF)이 15-30초 동안 약 0.4-1.0 ml/min의 유량으로 약 290℃의 증발 온도, 약 300-325℃의 기판 온도 및 약 1-2 Torr의 압력에서 반응기로 공급되고, 약 30-60초 동안 퍼지될 수 있다.
(575)에서, 구조물이 어닐링되어 ALD 사이클(563/565 및 569/571)에 의해 형성된 스트론튬 산화물과 아래에 놓인 루테늄이 반응하고, 그에 따라 페로브스카이트 결정 구조를 갖는 스트론튬 루테늄 산화물 물질을 형성한다. 예를 들면, 상기 구조물에 대하여 N2 분위기에서 10분 동안 600℃에서의 급속 열 어닐링 공정(rapid thermal anneal process)이 수행될 수 있다.
(577)에서, 티타늄 전구체가 반응기 내로 펄스되고 퍼지된다. 한 구체 예에 대하여, 티타늄 전구체는 또한 Ti(MPD)(thd)2 또는 티타늄 (메틸펜탄디온)-(테트라메틸헵탄디온에이트)로 알려진 Ti(C6H12O2)(C11H19O2)2이다. 한 예로서, 0.4-0.8 ml/min 유량의 티타늄 전구체가 약 290℃의 증발 온도, 약 300-325℃의 기판 온도, 및 약 1-2 Torr의 압력에서 30-60초 동안 반응기로 공급되고, 그 후 약 30초 동안 반응기의 퍼지가 후속될 수 있다. (579)에서, 오존이 반응기 내로 펄스되고 퍼지된다. 한 구체 예에 대하여, 오존이 30-60초 동안 약 300-325℃의 기판 온도 및 약 1-2 Torr의 압력에서 반응기로 제공되어서 약 15 부피% 오존의 대기를 제공하고, 그 후 약 30초 동안 반응기의 퍼지가 후속된다. 블록(579 및 577) 사이의 점선은 ALD 사이클(577/579)이 블록(581)으로 진행하기에 앞서 1회 또는 그 이상의 사이클 동안 수행될 수 있음을 나타낸다. (581)에서, 반응기가 용제로 씻겨진다. 예를 들면, 테트라하이드로푸란(THF)이 15-30초 동안 약 0.4-1.0 ml/min의 유량으로 약 290℃의 증발 온도, 약 300-325℃의 기판 온도 및 약 1-2 Torr의 압력에서 반응기로 공급되고, 약 30-60초 동안 퍼지될 수 있다.
(583)에서, 스트론튬 전구체가 반응기 내로 펄스되고 퍼지된다. 한 구체 예에 대하여, 스트론튬 전구체는 또 다시 스트론튬 (테트라메틸헵탄디온에이트)이다. 한 예로서, 0.4-0.8 ml/min 유량의 스트론튬 전구체가 약 290℃의 증발 온도, 약 300-325℃의 기판 온도, 및 약 1-2 Torr의 압력에서 30-60초 동안 반응기로 공급되고, 그 후 약 30초 동안 반응기의 퍼지가 후속될 수 있다. (585)에서, 오존이 반응기 내로 펄스되고 퍼지된다. 한 구체 예에 대하여, 오존이 30-60초 동안 약 300-325℃의 기판 온도 및 약 1-2 Torr의 압력에서 반응기로 제공되어서 약 15 부피% 오존의 대기를 제공하고, 그 후 약 30초 동안 반응기의 퍼지가 후속된다. 블록(583 및 585) 사이의 점선은 ALD 사이클(583/585)이 블록(589)으로 진행하기에 앞서 1회 또는 그 이상의 사이클 동안 수행될 수 있음을 나타낸다. (589)에서, 반응기가 용제로 씻겨진다. 예를 들면, 테트라하이드로푸란(THF)이 15-30초 동안 약 0.4-1.0 ml/min의 유량으로 약 290℃의 증발 온도, 약 300-325℃의 기판 온도 및 약 1-2 Torr의 압력에서 반응기로 공급되고, 약 30-60초 동안 퍼지될 수 있다.
ALD 사이클(577/579 및 583/585)로부터의 결과물인 스트론튬 티타늄 산화물의 두께가 블록(589)에서 원하는 두께에 도달하면, 공정은 블록(591)으로 진행하며, 그렇지 않은 경우에는 ALD 사이클(577/579 및 583/585)이 반복된다. ALD 사이클(577/579 및 583/585)을 이용하여 형성된 스트론튬 티타늄 산화물의 두께는 전형적으로 각각의 사이클 이후에 측정되지 않는다는 것으로 인식된다. 그 대신에, ALD 사이클(577/579 및 583/585)의 각각의 반복에 대한 예상 증착 속도를 결정하고, 원하는 두께를 생성하기 위해 요구되는 예상 ALD 사이클(577/579 및 583/585) 수를 결정하는 것이 더욱 일반적이다.
(591)에서, 티타늄 전구체가 반응기 내로 펄스되고 퍼지된다. 한 구체 예에 대하여, 티타늄 전구체는 또 다시 티타늄 (메틸펜탄디온)-(테트라메틸헵탄디온에이트)이다. 한 예로서, 0.4-0.8 ml/min 유량의 티타늄 전구체가 약 290℃의 증발 온도, 약 300-325℃의 기판 온도, 및 약 1-2 Torr의 압력에서 30-60초 동안 반응기로 공급되고, 그 후 약 30초 동안 반응기의 퍼지가 후속될 수 있다. (593)에서, 오존이 반응기 내로 펄스되고 퍼지된다. 한 구체 예에 대하여, 오존이 30-60초 동안 약 300-325℃의 기판 온도 및 약 1-2 Torr의 압력에서 반응기로 제공되어서 약 15 부피% 오존의 대기를 제공하고, 그 후 약 30초 동안 반응기의 퍼지가 후속된다.
ALD 사이클(591/593)로부터의 결과물인 스트론튬 티타늄 산화물의 두께가 블록(595)에서 원하는 두께에 도달하면, 공정은 블록(597)으로 진행하며, 그렇지 않은 경우에는 ALD 사이클(591/593)이 반복된다. ALD 사이클(591/593)을 이용하여 형성된 티타늄 산화물의 두께는 전형적으로 각각의 사이클 이후에 측정되지 않는다는 것으로 인식된다. 그 대신에, 각각의 ALD 사이클(591/593)에 대한 예상 증착 속도를 결정하고, 원하는 두께를 생성하기 위해 요구되는 예상 ALD 사이클(591/593) 수를 결정하는 것이 더욱 일반적이다.
(597)에서, 구조물이 어닐링되어 ALD 사이클(563/565, 569/571 및 591/593)에 의해 형성된 스트론튬 티타늄 산화물을 결정화시킨다. 예를 들면, 상기 구조물에 대하여 N2 분위기에서 10분 동안 600℃에서의 급속 열 어닐링 공정(rapid thermal anneal process)이 수행될 수 있다. 제조되는 원하는 집적 회로 장치에 따라, 후속 공정이 그 후 수행될 수도 있다. 예를 들면, 루테늄이 커패시터의 전극이고, 스트론튬 티타늄 산화물이 커패시터의 유전체인 경우, 후속 공정은 커패시터를 완성하기 위한 대향 전극(opposing electrode)의 형성을 포함할 수도 있다.
첫 번째 부분 동안 산화제로서 물을 사용하고 두 번째 부분 동안 산화제로서 오존을 사용하는 원자층증착법을 사용하여 형성된 루테늄 전도체와 스트론튬 티타늄 산화물 유전체 사이의 스트론튬 루테늄 산화물 계면을 편입(incorporating)시킴으로써, 매끄러운(smooth) 표면 특성을 갖는 스트론튬 티타늄 산화물 유전체가 실증되었다. 도 6A는 이산화 실리콘 지지체 위의 루테늄상에 성장된 스트론튬 티타늄 산화물 샘플에 대한 농도 구배의 그래프이다. 도 6B는 스트론튬 티타늄 산화물과 루테늄의 계면 반응을 나타내는 주사 전자 현미경사진이다. 도 6A-6B는 스트론튬 티타늄 산화물과 루테늄의 주목할만한 계면 반응, 및 스트론튬과 티타늄 원소의 상호확산(interdiffusion)을 나타낸다. 도 7A는 이산화 실리콘 지지체 위의 루테늄 산화물상에 성장된 스트론튬 티타늄 산화물 샘플에 대한 농도 구배의 그래프이다. 도 7B는 스트론튬 티타늄 산화물과 루테늄 산화물의 계면 반응을 나타내는 주사 전자 현미경사진이다. 도 7A-7B는 스트론튬 티타늄 산화물과 루테늄 산화물의 계면 반응을 나타낸다. 도 8A는 이산화 실리콘 지지체 위의 스트론튬 루테늄 산화물상에 성장된 스트론튬 티타늄 산화물 샘플에 대한 농도 구배의 그래프이다. 도 8B는 스트론튬 티타늄 산화물과 스트론튬 루테늄 산화물의 계면 반응을 나타내는 주사 전자 현미경사진이다. 도 8A-8B는 비교적 매끄러운(smooth) 스트론튬 티타늄 산화물, 및 스트론튬 루테늄 산화물 전반에서의 스트론튬과 티타늄의 비교적 경미한(minor) 상호확산(interdiffusion)을 나타낸다. 본 명세서에 설명된 바와 같은 루테늄 전도체상의 스트론튬 루테늄 계면 제조는 표면 거칠기에 해로운 영향을 거의 또는 전혀 주지 않으면서 루테늄 전도체의 패시베이션(passivation)을 촉진한다. 예를 들면, 한 샘플에서, 20 Å의 트론튬 산화물이 산화제로서 물을 사용하여 80 Å의 루테늄상에 형성되었으며, 후속하여 30 Å의 스트론튬 산화물이 산화제로서 오존을 사용하여 형성되었다. 루테늄의 표면 저항(sheet resistance, Rs)은 스트론튬 산화물이 형성되기 전에 평균(mean) 350 및 변동폭(range) 97를 가졌으며, 구조물은 스트론튬 산화물이 형성되기 이후에 평균 321 및 변동폭 101을 가졌다. 또 다른 예에서, 20 Å의 스트론튬 산화물이 산화제로서 물을 사용하여 100 Å의 루테늄상에 형성되었으며, 후속하여 60 Å의 스트론튬 산화물이 산화제로서 오존을 사용하여 형성되었다. 루테늄의 표면 저항(Rs)은 스트론튬 산화물이 형성되기 전에 평균 217 및 변동폭 56을 가졌으며, 구조물은 스트론튬 산화물이 형성되기 이후에 평균 179 및 변동폭 48을 가졌다.
결론
비록 특정 구체 예가 본 명세서에서 실증되고 설명되었으나, 동일한 목적을 달성하기 위하여 의도되는 모든 배치가 제시된 특정 구체 예를 대체할 수 있음이 해당 기술분야의 통상의 기술자에 의해 이해될 것이다. 본 명세서의 수많은 적용이 해당 분야의 통상의 기술자에게 자명할 것이다. 따라서, 본 출원은 본 명세서의 모든 적용 또는 변형을 포함하는 것으로 의도된다.

Claims (20)

  1. 첫 번째 원자층증착법 공정을 사용하여 루테늄 물질상에 제1 스트론튬 산화물 물질을 형성하는 단계, 여기서 상기 첫 번째 원자층증착법은 산소 공급원으로서 물을 수반하는 스트론튬 전구체를 사용함;
    두 번째 원자층증착법 공정을 사용하여 상기 제1 스트론튬 산화물 물질상에 제2 스트론튬 산화물 물질을 형성하는 단계, 여기서 상기 두 번째 원자층증착법 공정은 산소 공급원으로서 오존을 수반하는 스트론튬 전구체를 사용함; 및
    상기 루테늄 물질, 상기 제1 스트론튬 산화물 물질 및 상기 제2 스트론튬 산화물 물질을 어닐링하여 스트론튬 루테늄 산화물을 형성하는 단계;
    를 포함하는, 스트론튬 루테늄 산화물 형성 방법.
  2. 청구항 1 에 있어서, 상기 제1 스트론튬 산화물 물질을 형성하는 단계 및 상기 제2 스트론튬 산화물 물질을 형성하는 단계는 상기 첫 번째 원자층증착법 공정 및 상기 두 번째 원자층증착법 공정에 대하여 동일한 스트론튬 전구체를 사용하는 것을 포함하는, 스트론튬 루테늄 산화물 형성 방법.
  3. 청구항 1 또는 청구항 2 에 있어서, 스트론튬 전구체를 사용하는 것은 상기 첫 번째 원자층증착법 공정 및 상기 두 번째 원자층증착법 공정 중 적어도 한 공정에 대하여 스트론튬 (테트라메틸헵탄디온에이트)를 사용하는 것을 포함하는, 스트론튬 루테늄 산화물 형성 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서, 상기 첫 번째 원자층증착법 공정의 적어도 복수의 사이클을 수행하여 연속 물질(continuous material)로서 상기 제1 스트론튬 산화물 물질을 형성하는 단계를 더욱 포함하는, 스트론튬 루테늄 산화물 형성 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서, 상기 첫 번째 원자층증착법 공정의 적어도 복수의 사이클을 수행하여 두께가 적어도 20Å이 되도록 상기 제1 스트론튬 산화물 물질을 형성하는 단계를 더욱 포함하는, 스트론튬 루테늄 산화물 형성 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서, 상기 두 번째 원자층증착법 공정의 적어도 복수의 사이클을 수행하여 연속 물질(continuous material)로서 상기 제2 스트론튬 산화물 물질을 형성하는 단계를 더욱 포함하는, 스트론튬 루테늄 산화물 형성 방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서, 상기 루테늄 물질, 상기 제1 스트론튬 산화물 물질 및 상기 제2 스트론튬 산화물 물질을 어닐링하는 것은 질소 분위기에서의 급속 열 어닐링을 수행하는 것을 포함하는, 스트론튬 루테늄 산화물 형성 방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서, 첫 번째 원자층증착법 공정을 사용하여 루테늄 물질상에 제1 스트론튬 산화물 물질을 형성하는 단계는
    원자층증착법 공정에서 제1 스트론튬 전구체를 루테늄 물질상에 화학흡착시키는 단계;
    수증기와 화학흡착된 상기 제1 스트론튬 전구체를 반응시키는 단계; 및
    제1 스트론튬 전구체를 화학흡착시키는 단계 및 수증기와 화학흡착된 상기 제1 스트론튬 전구체를 반응시키는 단계로 구성된 사이클을 제 1 복수 번 반복하여 루테늄 물질상에 제1 스트론튬 산화물 물질을 형성하는 단계;
    를 포함하는, 스트론튬 루테늄 산화물 형성 방법.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서, 두 번째 원자층증착법 공정을 사용하여 상기 제1 스트론튬 산화물 물질상에 제2 스트론튬 산화물 물질을 형성하는 단계는
    원자층증착법 공정에서 제2 스트론튬 전구체를 상기 제1 스트론튬 산화물 물질상에 화학흡착시키는 단계;
    오존과 화학흡착된 상기 제2 스트론튬 전구체를 반응시키는 단계; 및
    제2 스트론튬 전구체를 화학흡착시키는 단계 및 오존과 화학흡착된 상기 제2 스트론튬 전구체를 반응시키는 단계로 구성된 사이클을 제 2 복수 번 반복하여 제1 스트론튬 산화물 물질상에 제2 스트론튬 산화물 물질을 형성하는 단계;
    를 포함하는, 스트론튬 루테늄 산화물 형성 방법.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서, 상기 루테늄 물질은 루테늄 전극이며, 상기 방법은
    스트론튬 티타늄 산화물 유전체를 상기 스트론튬 루테늄 산화물상에 형성하는 단계; 및
    제2 전극을 상기 스트론튬 티타늄 산화물 유전체상에 형성하여 커패시터를 형성하는 단계;
    를 더욱 포함하는, 스트론튬 루테늄 산화물 형성 방법.
  11. 청구항 10 에 있어서, 스트론튬 티타늄 산화물 유전체를 상기 스트론튬 루테늄 산화물상에 형성하는 단계는 원자층증착법에 의해 스트론튬 산화물을 형성하는 것과 원자층증착법에 의해 티타늄 산화물을 형성하는 것의 교대 사이클을 수행하는 것을 포함하는, 스트론튬 루테늄 산화물 형성 방법.
  12. 청구항 10 또는 청구항 11 에 있어서, 상기 제2 전극을 형성하는 단계 이전에 상기 스트론튬 티타늄 산화물 유전체를 어닐링하는 단계를 더욱 포함하는, 스트론튬 루테늄 산화물 형성 방법.
  13. 청구항 10 내지 청구항 12 중 어느 한 항에 있어서, 제2 전극을 스트론튬 티타늄 산화물 유전체상에 형성하는 것은 폴리실리콘 전극을 형성하는 것을 포함하는, 스트론튬 루테늄 산화물 형성 방법.
  14. 루테늄;
    상기 루테늄 상부에 놓인 스트론튬 티타늄 산화물 유전체; 및
    상기 루테늄과 상기 스트론튬 티타늄 산화물 유전체 사이에 삽입된 스트론튬 루테늄 산화물 계면;
    를 포함하며,
    상기 스트론튬 루테늄 산화물 계면은 다음 단계를 포함하는 방법에 의해 형성되는, 집적 회로 장치:
    첫 번째 전구체로서 스트론튬 전구체를 사용하고 두 번째 전구체로서 수증기를 사용하는 첫 번째 원자층증착법 공정을 수행하여 루테늄상에 제1 스트론튬 산화물 물질을 형성하는 단계;
    첫 번째 전구체로서 스트론튬 전구체를 사용하고 두 번째 전구체로서 오존을 사용하는 두 번째 원자층증착법 공정을 수행하여 상기 제1 스트론튬 산화물 물질상에 제2 스트론튬 산화물 물질을 형성하는 단계; 및
    상기 루테늄, 상기 제1 스트론튬 산화물 물질 및 상기 제2 스트론튬 산화물 물질을 어닐링하여 스트론튬 루테늄 산화물 계면을 형성하는 단계.
  15. 청구항 14 에 있어서, 상기 방법에서 제1 스트론튬 산화물 물질을 형성하는 것과 제2 스트론튬 산화물 물질을 형성하는 것은 상기 첫 번째 원자층증착법 공정 및 상기 두 번째 원자층증착법 공정에 대하여 동일한 스트론튬 전구체를 사용하는 것을 포함하는, 집적 회로 장치.
  16. 청구항 14 또는 청구항 15 에 있어서, 상기 방법은
    적어도 상기 제1 스트론튬 산화물 물질이 연속적이 될 때까지 상기 첫 번째 원자층증착법 공정을 수행하는 단계; 및
    적어도 상기 제2 스트론튬 산화물 물질이 연속적이 될 때까지 상기 두 번째 원자층증착법 공정을 수행하는 단계;
    를 더욱 포함하는, 집적 회로 장치.
  17. 청구항 14 내지 청구항 16 중 어느 한 항에 있어서, 상기 방법에서 제1 스트론튬 산화물 물질을 형성하는 것과 제2 스트론튬 산화물 물질을 형성하는 것은 적어도 20 Å의 제1 스트론튬 산화물 물질을 형성하는 것과 적어도 20 Å의 제2 스트론튬 산화물 물질을 형성하는 것을 포함하는, 집적 회로 장치.
  18. 청구항 14 내지 청구항 17 중 어느 한 항에 있어서, 상기 방법에서 상기 루테늄, 상기 제1 스트론튬 산화물 물질 및 상기 제2 스트론튬 산화물 물질을 어닐링하여 스트론튬 루테늄 산화물 계면을 형성하는 단계는 질소 분위기에서의 급속 열 어닐링을 수행하는 것을 포함하는, 집적 회로 장치.
  19. 청구항 14 내지 청구항 18 중 어느 한 항에 있어서, 상기 루테늄은 커패시터의 제1 전극이고 상기 스트론튬 티타늄 산화물 유전체는 커패시터의 유전체인, 집적 회로 장치.
  20. 청구항 14 내지 청구항 18 중 어느 한 항에 있어서, 상기 집적 회로 장치는 메모리 장치이며,
    메모리 셀의 어레이를 더욱 포함하고, 상기 메모리 셀은 액세스 트랜지스터 및 커패시터를 포함하며;
    상기 커패시터 중 적어도 하나는
    제1 전극으로서의 루테늄; 및
    상기 제1 전극과 제2 전극 사이에 삽입된 상기 스트론튬 티타늄 산화물 유전체;
    를 포함하는, 집적 회로 장치.
KR1020117026686A 2009-04-10 2010-04-07 스트론튬 루테늄 산화물 계면 KR101392542B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/421,916 US7939442B2 (en) 2009-04-10 2009-04-10 Strontium ruthenium oxide interface
US12/421,916 2009-04-10
PCT/US2010/030205 WO2010118109A2 (en) 2009-04-10 2010-04-07 Strontium ruthenium oxide interface

Publications (2)

Publication Number Publication Date
KR20120011036A true KR20120011036A (ko) 2012-02-06
KR101392542B1 KR101392542B1 (ko) 2014-05-07

Family

ID=42933710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117026686A KR101392542B1 (ko) 2009-04-10 2010-04-07 스트론튬 루테늄 산화물 계면

Country Status (8)

Country Link
US (2) US7939442B2 (ko)
EP (1) EP2417281A4 (ko)
JP (1) JP5388015B2 (ko)
KR (1) KR101392542B1 (ko)
CN (1) CN102421935B (ko)
SG (1) SG175070A1 (ko)
TW (1) TWI457458B (ko)
WO (1) WO2010118109A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5616591B2 (ja) * 2008-06-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US7939442B2 (en) * 2009-04-10 2011-05-10 Micron Technology, Inc. Strontium ruthenium oxide interface
WO2010141668A2 (en) * 2009-06-03 2010-12-09 Intermolecular, Inc. Methods of forming strontium titanate films
EP2434531B1 (en) * 2010-09-28 2019-12-04 IMEC vzw Method for manufacturing of a metal-insulator-metal capacitor
CN103628037A (zh) * 2013-12-10 2014-03-12 中国科学院微电子研究所 一种高介电常数氧化物的制备方法
JP6294151B2 (ja) * 2014-05-12 2018-03-14 東京エレクトロン株式会社 成膜方法
CN104183474A (zh) * 2014-08-27 2014-12-03 上海华力微电子有限公司 双层高k介质结构的制作方法
EP3660933A1 (en) 2018-11-30 2020-06-03 IMEC vzw Structure for use in a metal-insulator-metal capacitor
KR20210075401A (ko) 2019-12-13 2021-06-23 삼성전자주식회사 커패시터 구조물 및 이를 포함하는 반도체 장치

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246490A (ja) * 1996-03-11 1997-09-19 Toshiba Corp 半導体装置及びその製造方法
JP3169866B2 (ja) * 1997-11-04 2001-05-28 日本電気株式会社 薄膜キャパシタ及びその製造方法
JP3249496B2 (ja) * 1998-11-10 2002-01-21 株式会社東芝 半導体装置及び半導体装置の製造方法
JP4011226B2 (ja) * 1999-03-17 2007-11-21 株式会社東芝 半導体装置及びその製造方法
US7371633B2 (en) * 2001-02-02 2008-05-13 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US6674633B2 (en) * 2001-02-28 2004-01-06 Fujitsu Limited Process for producing a strontium ruthenium oxide protective layer on a top electrode
KR100416602B1 (ko) * 2001-08-08 2004-02-05 삼성전자주식회사 스택형 캐패시터의 제조 방법
KR20030023143A (ko) 2001-09-12 2003-03-19 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100443350B1 (ko) * 2001-12-29 2004-08-09 주식회사 하이닉스반도체 스트론튬루테늄산화물의 단원자층 증착 방법
KR100455287B1 (ko) * 2002-02-28 2004-11-06 삼성전자주식회사 반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를채용하고 있는 전자 소자
JP2004023042A (ja) * 2002-06-20 2004-01-22 Toshiba Corp 半導体装置および半導体装置の製造方法
KR100591776B1 (ko) * 2005-01-03 2006-06-26 삼성전자주식회사 강유전체 메모리 소자 및 그 제조방법
US7217643B2 (en) * 2005-02-24 2007-05-15 Freescale Semiconductors, Inc. Semiconductor structures and methods for fabricating semiconductor structures comprising high dielectric constant stacked structures
KR100785458B1 (ko) * 2005-05-18 2007-12-13 삼성전자주식회사 강유전체 박막의 제조 방법 및 이를 이용한 반도체 장치의제조 방법
US7416994B2 (en) * 2005-06-28 2008-08-26 Micron Technology, Inc. Atomic layer deposition systems and methods including metal beta-diketiminate compounds
KR100636023B1 (ko) * 2005-08-02 2006-10-18 삼성전자주식회사 유기금속 전구체 및 이를 이용한 박막 제조방법
JP2008028051A (ja) * 2006-07-20 2008-02-07 Elpida Memory Inc ナノラミネート構造誘電膜の形成方法
US7741230B2 (en) * 2006-08-08 2010-06-22 Intel Corporation Highly-selective metal etchants
US7582549B2 (en) * 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
KR100819003B1 (ko) * 2006-10-20 2008-04-02 삼성전자주식회사 비휘발성 메모리 소자 제조 방법
JP2008166563A (ja) * 2006-12-28 2008-07-17 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP5260148B2 (ja) * 2007-06-26 2013-08-14 株式会社高純度化学研究所 ストロンチウム含有薄膜の形成方法
KR101533844B1 (ko) * 2007-06-26 2015-07-03 가부시키가이샤 코준도카가쿠 켄큐쇼 스트론튬 함유 박막 형성용 원료 및 그 제조 방법
US7939442B2 (en) * 2009-04-10 2011-05-10 Micron Technology, Inc. Strontium ruthenium oxide interface

Also Published As

Publication number Publication date
EP2417281A4 (en) 2013-04-03
WO2010118109A2 (en) 2010-10-14
SG175070A1 (en) 2011-11-28
US20100258903A1 (en) 2010-10-14
US20110210423A1 (en) 2011-09-01
KR101392542B1 (ko) 2014-05-07
CN102421935A (zh) 2012-04-18
JP2012523704A (ja) 2012-10-04
CN102421935B (zh) 2013-12-04
TWI457458B (zh) 2014-10-21
JP5388015B2 (ja) 2014-01-15
WO2010118109A3 (en) 2011-01-13
US8399952B2 (en) 2013-03-19
EP2417281A2 (en) 2012-02-15
US7939442B2 (en) 2011-05-10
TW201042073A (en) 2010-12-01

Similar Documents

Publication Publication Date Title
KR101392542B1 (ko) 스트론튬 루테늄 산화물 계면
US7201943B2 (en) Methods of forming atomic layers of a material on a substrate by sequentially introducing precursors of the material
US7825043B2 (en) Method for fabricating capacitor in semiconductor device
KR100542736B1 (ko) 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
KR101505693B1 (ko) 지르코늄 치환된 티탄산바륨 게이트 유전체
US8765569B2 (en) Molybdenum oxide top electrode for DRAM capacitors
US8813325B2 (en) Method for fabricating a DRAM capacitor
US6486022B2 (en) Method of fabricating capacitors
US8563392B2 (en) Method of forming an ALD material
US8659869B2 (en) Method for forming rutile titanium oxide and the stacking structure thereof
KR101446335B1 (ko) 반도체 소자의 적층형 커패시터 제조방법
KR20040000601A (ko) 반도체 장치의 캐패시터 제조방법
US7320943B2 (en) Capacitor with hafnium, lanthanum and oxygen mixed dielectric and method for fabricating the same
US20050130326A1 (en) Method for fabricating capacitor in semiconductor device
KR20070106289A (ko) 이트륨티타늄산화막을 구비한 반도체소자의 캐패시터 및 그제조 방법
KR101060771B1 (ko) 반도체 소자의 전극 제조 방법
US7608517B2 (en) Method for forming capacitor of semiconductor device
KR20060059416A (ko) 반도체 소자의 캐패시터 형성방법
KR20070106290A (ko) 니오비윰이트륨산화막을 구비한 반도체소자의 캐패시터 및그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190425

Year of fee payment: 6