JP2012523704A - 酸化ストロンチウムルテニウム界面 - Google Patents

酸化ストロンチウムルテニウム界面 Download PDF

Info

Publication number
JP2012523704A
JP2012523704A JP2012504813A JP2012504813A JP2012523704A JP 2012523704 A JP2012523704 A JP 2012523704A JP 2012504813 A JP2012504813 A JP 2012504813A JP 2012504813 A JP2012504813 A JP 2012504813A JP 2012523704 A JP2012523704 A JP 2012523704A
Authority
JP
Japan
Prior art keywords
strontium
ruthenium
precursor
oxide material
atomic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012504813A
Other languages
English (en)
Other versions
JP5388015B2 (ja
Inventor
スリニバサン，バスカー
アントノフ，ヴァシル
スマイズ，ジョン
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2012523704A publication Critical patent/JP2012523704A/ja
Application granted granted Critical
Publication of JP5388015B2 publication Critical patent/JP5388015B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/404—Oxides of alkaline earth metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

酸化ストロンチウムルテニウムは、ルテニウム伝導体と酸化ストロンチウムチタン誘電体との間に有効な界面を提供する。酸化ストロンチウムルテニウムの形成は、酸化ストロンチウムを形成するための原子層堆積の使用と、その後の酸化ストロンチウムルテニウムを形成するための酸化ストロンチウムの焼鈍とを含む。酸化ストロンチウムの第１の原子層堆積は水を酸素源として使用して行われ、続いて、その後の酸化ストロンチウムの原子層堆積がオゾンを酸素源として使用して行われる。
【選択図】図１Ａ

Description

本開示は、概して集積回路デバイスに関し、特定の実施形態において、本開示は、原子層堆積を使用して酸化ストロンチウムルテニウム界面を形成する方法、および当該界面を使用する装置に関する。
集積回路は、基材と呼ばれる一般的な土台の上に製造される、電気的構成要素の相互接続ネットワークである。電気的構成要素は、典型的に、基材としての役割を果たす半導体材料のウエハ上に製造される。何百万ものレジスタ、トランジスタ、および他の電気的構成要素をウエハ上に構築するために、階層化、ドーピング、マスキング、およびエッチング等の、種々の製造技術が使用される。構成要素は、次いで、プロセッサまたはメモリデバイス等の特定の電気回路を画定するように、互いに配線または相互接続される。
集積回路の製造においては、種々の構成要素のサイズを低減したいという一般的な願望がある。サイズの低減は、概して、さらに多くのデバイスを単一の基材上に製造することができるので、コストの低減を伴い、また、より小さい構成要素に取り換えるために必要な電力が少ないので、電力要求の低減を伴う。しかしながら、このサイズ低減は、コストを伴わなければ実現しない。集積回路デバイスがますます小さくなるにつれて、構成要素間の抵抗および漏電はますます問題を含むようになる。
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）は、集積回路デバイスの一例である。ＤＲＡＭは、典型的に、コンデンサまたは他の電荷蓄積デバイスを有するメモリセルを利用して、そのメモリセルのデータ値を表す電荷を保持する。これらのコンデンサがより小さくなるにつれて、該コンデンサのデータ値の検出を可能にするための十分な電荷を保持する能力、およびある所望の期間にわたってその電荷を維持する能力がさらに重要になってくる。
ルテニウム（Ｒｕ）は、しばしばコンデンサ用の底部電極として利用され、一方で、酸化ストロンチウムチタン（ＳｒＴｉＯ３）（チタン酸ストロンチウムまたは単にＳＴＯと呼ばれることもある）は、コンデンサの誘電体に利用される。しかしながら、ルテニウム上に直接的に成長させたＳＴＯは、ルテニウムを酸化させて、非化学量論的酸化ルテニウム（ＲｕＯｘ）を形成する傾向がある。概して、このルテニウム電極とＳＴＯ誘電体との間の酸化ルテニウム界面は望ましくない。酸化ルテニウムは、高い表面粗さ、高い応力（格子の不一致のため）、およびＳＴＯとの低い仕事関数または障壁高さを有する傾向があり、これらは全て、ＳＴＯの所望の誘電体特性には望ましくない。
他には、ルテニウム酸塩電極とＳＴＯ誘電体との間の界面として、酸化ストロンチウムルテニウム（ＳｒＲｕＯ３）（ルテニウム酸ストロンチウムまたは単にＳＲＯと呼ばれることもある）の使用が挙げられている。Ｊｉ−Ｈｏｏｎ Ａｈｎ他の、Ｅｆｆｅｃｔ ｏｆ Ｓｒ−Ｒｕｔｈｅｎａｔｅ Ｓｅｅｄ Ｌａｙｅｒ ｏｎ Ｄｉｅｌｅｃｔｒｉｃ Ｐｏｒｐｅｒｔｉｅｓ ｏｆ ＳｒＴｉＯ３ Ｔｈｉｎ Ｆｉｌｍｓ Ｐｒｅｐａｒｅｄ ｂｙ Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ，Ｊｏｕｒｎａｌ ｏｆ Ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ，１５５（１０）Ｇ１８５−Ｇ１８８，２００８を参照されたい。このようなルテニウム伝導体とＳＴＯ誘電体との間の界面は、ＳＴＯ誘電体の誘電特性を改善することを示している。しかしながら、継続する改善が望ましい。
前述した理由のために、および、本明細書を読み取り理解する際に当業者に明らかになることになる他の理由のために、当技術分野では、集積回路デバイスの形成における代替の構造体およびそれらのプロセスに対する必要性がある。
本開示の一実施形態によるメモリアレイの一部分の概略図である。 本開示の一実施形態によるメモリセルの概略図である。 本開示の一実施形態による集積回路メモリデバイスの簡略化ブロック図である。 本開示の一実施形態による原子層堆積プロセスを概念的に描写する。 本開示の一実施形態による原子層堆積プロセスを概念的に描写する。 本開示の一実施形態による原子層堆積プロセスを概念的に描写する。 本開示の一実施形態による原子層堆積プロセスを概念的に描写する。 本開示の一実施形態による種々の製造段階での集積回路デバイスの一部分の断面図である。 本開示の一実施形態による種々の製造段階での集積回路デバイスの一部分の断面図である。 本開示の一実施形態による種々の製造段階での集積回路デバイスの一部分の断面図である。 本開示の一実施形態による種々の製造段階での集積回路デバイスの一部分の断面図である。 本開示の一実施形態による種々の製造段階での集積回路デバイスの一部分の断面図である。 本開示の１つの実施形態による原子層堆積を使用して、酸化ストロンチウムルテニウム界面をルテニウム被覆基材上に形成し、酸化ストロンチウムチタン誘電体を酸化ストロンチウムルテニウム上に形成する方法のフローチャートである。 二酸化シリコン支持体上でルテニウム上に成長させた酸化ストロンチウムチタンの試料全体にわたる濃度勾配のグラフである。 酸化ストロンチウムチタンのルテニウムとの界面反応を示す、走査電子顕微鏡写真である。 二酸化シリコン支持体上で酸化ルテニウム上に成長させた酸化ストロンチウムチタンの試料全体にわたる濃度勾配のグラフである。 酸化ストロンチウムチタンの酸化ルテニウムとの界面反応を示す、走査電子顕微鏡写真である。 二酸化シリコン支持体上で酸化ストロンチウムルテニウム上に成長させた酸化ストロンチウムチタンの試料全体にわたる濃度勾配のグラフである。 酸化ストロンチウムチタンの酸化ストロンチウムルテニウムとの界面反応を示す、走査電子顕微鏡写真である。
以下の本実施形態の詳細な説明では、本発明の一部を形成し、かつ本開示が実施され得る特定の実施形態を例証する目的で示される、添付図面を参照する。これらの実施形態は、当業者が本発明を実施できるように十分詳細に説明されており、他の実施形態を利用してもよいこと、および本発明の精神および範囲から逸脱することなく、プロセス、化学的、電気的、または機械的な変更を行ってもよいことを理解されたい。以前に使用した、および以下の説明で使用するウエハおよび基材という用語は、あらゆるベース半導体構造体を含む。どちらも、シリコンオンサファイア（ＳＯＳ）技術、シリコンオンインシュレータ（ＳＯＩ）技術、薄膜トランジスタ（ＴＦＴ）技術、ドープおよび非ドープ半導体、ベース半導体によって支持されるシリコンのエピタキシャル層、ならびに、当業者に周知の他の半導体構造体を含むものとして理解されたい。さらに、以下の説明においてウエハまたは基材に言及した時には、ベース半導体構造体の領域／接合を形成するために、以前のプロセスステップを利用している場合がある。加えて、方向上の言及（例えば、上部、下部、頂部、底部、および側部）は、相互に相対的であり、必ずしも絶対的な方向を指さない。従って、発明を実施するための形態は、限定的な意味で解釈されるものではない。
１つ以上の実施形態は、ルテニウム伝導体と酸化ストロンチウムチタン（ＳＴＯ）誘電体との間のペロブスカイト酸化物界面としての酸化ストロンチウムルテニウム（ＳＲＯ）、および当該構造体を形成する方法を含む。これらの構造体の形成および使用は、集積回路デバイスの一例として、メモリデバイス内でのそれらの使用という状況で説明される。しかしながら、これらの構造体の使用は、メモリデバイスに関して説明したように、それらの使用に限定されない。むしろ、本開示の実施形態に従って形成されるようなＳＲＯ界面を、ルテニウム伝導体をＳＴＯ誘電体と対にしたあらゆる集積回路デバイスで使用することができる。
種々の実施形態によるＳＲＯは、酸化ストロンチウムルテニウムを形成するように、酸化ストロンチウム（ＳｒＯ）の原子層堆積（ＡＬＤ）の使用、および以降の酸化ストロンチウムを焼鈍することを通して形成される。ＡＬＤは、原子層エピタキシ（ＡＬＥ）としても周知であり、非常に薄い寸法（典型的に原子スケール）の材料の層を形成するように、半導体製造で広く使用される化学蒸着（ＣＶＤ）の形態である。ＡＬＤプロセスは、気相前駆体と基材との間で、半反応と呼ばれる、交互の一連の自己制限的な化学反応から成る。前駆体は、間に前駆体のパージを伴って、順次的な様式で反応器の中にパルスされる。一連のこれらのパルス／パージ／パルス／パージのサイクルは、材料の連続層を形成するために使用される。
種々の実施形態において、酸化ストロンチウムは、水を酸化剤として使用する第１のＡＬＤプロセス、続いて、オゾンを酸化剤として使用する第２のＡＬＤプロセスを使用して形成される。酸化ストロンチウムの第１の部分を形成するために水を酸化剤として使用することは、下側にある層を不動態化することによって、ルテニウム伝導体への悪影響を阻止する役割を果たす。しかしながら、水を酸化剤として使用すると、酸化ストロンチウムの形成速度は比較的に遅い。酸化ストロンチウムの初期単層に対するオゾンの酸化剤としての使用は、より高い形成速度を提供するが、下側にあるルテニウムをエッチングする傾向があり、より高い表面粗さをもたらすことがある。初期形成中に水を酸化剤として使用し、続いて、酸化ストロンチウムの残りの形成のためにオゾンを酸化剤に使用することによって、表面粗さの改善を促進する一方で、比較的に高い蒸着速度を維持することができる。
図１Ａは、本開示の一実施形態に従って形成される電荷蓄積デバイスを含有する、メモリアレイ１００の一部分の概略図である。メモリアレイ１００は、概して論理行および論理列で配列される、いくつかのメモリセル１０２を含む。標準的なメモリアレイ１００は、何百万ものこれらのメモリセル１０２を含有する。各メモリセル１０２は、アクセストランジスタ１０４を含み、各アクセストランジスタ１０４のゲートは、一般にワード線と呼ばれるアクセス線１０８に連結される。
アクセストランジスタ１０４の第１のソース／ドレイン領域は、一般にビット線と呼ばれるデータ線１１０に連結され、アクセストランジスタ１０４の第２のソース／ドレイン領域は、コンデンサ１０６に連結される。メモリセル１０２のデータ値は、コンデンサ１０６上の電荷として記憶され、データ値は、関連するビット線１１０と電荷共有して、該電荷共有の結果として、関連するビット線１１０に関する電位の変化を検出することによって感知される。コンデンサ１０６は、ルテニウム電極と酸化ストロンチウムチタン誘電体との間に、本開示の実施形態に従って形成される、酸化ストロンチウムルテニウム界面を有する。同じワード線１０８に連結される一群のメモリセル１０２は、典型的に、メモリセルの行と称される。同様に、同じビット線１１０に連結される一群のメモリセル１０２は、典型的に、メモリセルの列と称される。
図１Ｂは、本開示の一実施形態によるメモリセル１０２の付加的な詳細を提供する概略図である。図１Ｂに描写されるように、メモリセル１０２は、コンデンサ１０６の底部電極１１２に連結される、アクセストランジスタ１０４のソース／ドレイン領域を有する。底部電極１１２は、ルテニウム電極である。誘電体１１４は、底部電極１１２とコンデンサ１０６の頂部電極１１６との間に間置される。誘電体１１４は、酸化ストロンチウムチタン誘電体である。頂部電極１１６は、典型的に、接地ノード１１８に連結される。頂部電極１１６は、例えばポリシリコンといった伝導性材料である。概略的に示されているが、コンデンサ１０６は、単純な平板コンデンサ等の、より典型的には、コンテナ型コンデンサ、トレンチコンデンサ等のより複雑な３次元構造体等の、当技術分野で周知の様々なコンデンサの幾何学形状のうちのいずれかを利用することが可能である。種々の実施形態が材料を形成する方法に適用されるので、本実施形態は特定の幾何学形状に限定されない。
図２は、本開示の実施形態によるダイナミックランダムアクセスメモリ（ＤＲＡＭ）としての集積回路メモリ２２０の簡略ブロック図である。メモリ２２０は、メモリセルアレイ２２２と、アドレスデコーダ２２４と、行アクセス回路２２６と、列アクセス回路２２８と、制御回路２３０と、入力／出力（Ｉ／Ｏ）回路２３２とを含む。メモリアレイ２２２は、図１Ａ〜図１Ｂを参照して説明したもの等の、ビット線とコンデンサとの間に連結されるアクセストランジスタを有する、メモリセルを含有する。
集積回路メモリ２２０は、メモリアレイ２２２にアクセスするために、プロセッサ２３４または他のメモリコントローラに連結することができる。プロセッサ２３４に連結される集積回路メモリ２２０は、電子システムの一部を形成する。電子システムのいくつかの例には、パーソナルコンピュータ、周辺デバイス、無線電子デバイス、デジタルカメラ、携帯情報端末（ＰＤＡ）等が挙げられる。
集積回路メモリ２２０は、メモリアレイ２２２へのアクセスを制御するように、プロセッサ２３４から制御線２３６を通じて制御信号を受け取る。メモリアレイ２２２へのアクセスは、アドレス線２３８を通じて受け取ったアドレス信号に応答して、１つ以上のターゲットメモリセルに方向付けられる。データは、制御信号およびアドレス信号に応答してアクセスされると、ＤＱ線２４０を通じてメモリセルに書き込まれるか、またはそこから読み込まれる。ＤＲＡＭの前述の説明は、メモリの全般的な理解を提供することを目的としており、ＤＲＡＭの全ての要素および特徴の完全な説明ではないことが理解されることになる。さらに、本発明は、当技術分野で周知の集積回路デバイスに等しく適用することができ、前述したＤＲＡＭに限定することを目的としていない。
図３Ａ〜図３Ｄは、本開示の一実施形態とともに使用され得るようなＡＬＤプロセスを概念的に描写する。特定の分子構造を表そうとしたものではないことに留意されたい。しかしながら、本開示に関連するようなＡＬＤの概念が、図３Ａ〜図３Ｄによって補助されることになる。
ＡＬＤにおいて、ガス状前駆体は、反応器（例えば、反応チャンバ）内に載置された基材表面に１度に１つ導入される。このガス状前駆体の導入は、各ガス状前駆体の順次パルスという形態をとる。前駆体ガスのパルスでは、短期間にわたって前駆体ガスを特定の領域または区域の中に流れ込ませる。パルスの間に、反応チャンバをパージし（例えば、典型的に不活性ガスであるガスで洗い流し）および／または真空にする。導入される第１の前駆体材料は、前駆体と呼ばれることもあり、導入される次の材料は、反応物質と呼ばれることもあるが、どちらの材料も、ＡＬＤ反応によって形成される最終的な材料の前駆体であり、従って、本明細書ではどちらも前駆体と称されることになる。
一例として、第１の前駆体が反応器の中に導入され、第１のパルシング段階中に、一部分が基材の表面に化学吸着される。典型的に、第１の前駆体は、水蒸気または雰囲気湿度への基材の露出によって生じる吸着水酸基部位等の、表面の吸着部位に化学吸着される。しかしながら、吸着部位を作成するための表面処理は、選択した前駆体に依存する。次いで、過剰な第１の前駆体、すなわち基材の吸着部位上に化学吸着されなかった第１の前駆体、および反応副生物を除去するように、反応器をパージし（例えば、典型的に不活性ガスであるガスで洗い流し）および／または真空にする。化学吸着された第１の前駆体は、結果として、ＡＬＤプロセスの以降の段階のための反応部位となる。
その例を継続するために、第２の前駆体が反応器の中に導入され、一部分が、第２のパルシング段階中に反応部位で第１の前駆体と反応する。次いで、過剰な第２の前駆体、すなわち反応部位で第１の前駆体と反応しなかった第２の前駆体、および反応副生物を除去するように、反応器をパージする。反応部位での第２の前駆体の第１の前駆体との反応に続いて、ＡＬＤプロセスの以降のサイクルで付加的な第１の前駆体を化学吸着するための吸着部位が形成される。所望の厚さの膜を形成するように、何度かの交互サイクルを実施することができる。
図３Ａでは、第１の前駆体３５２が反応器の中に導入され、第１のパルシング段階中に、一部分が基材３５０の表面に化学吸着される。典型的に、第１の前駆体３５２は、水蒸気への基材の露出によって生じる吸着水酸基部位等の、表面の吸着部位３５４に化学吸着される。しかしながら、吸着部位３５４を作成するための表面処理は、選択した前駆体に依存する。次いで、図３Ｂの状態に、過剰な第１の前駆体３５２、すなわち基材３５０の吸着部位３５４上に化学吸着しなかった第１の前駆体３５２、および反応生成物３５６を除去するように、反応器をパージし（例えば、典型的に不活性ガスであるガスで洗い流し）および／または真空にする。図３Ｂに示されるように、化学吸着させた第１の前駆体３５２は、結果として、ＡＬＤプロセスの以降の段階のための反応部位３５８となる。
図３Ｃでは、第２の前駆体３６０が反応器の中に導入され、第２のパルシング段階中に、一部分が反応部位３５８で第１の前駆体３５２と反応する。次いで、図３Ｄの状態に、過剰な第２の前駆体３６０、すなわち反応部位３５８で第１の前駆体３５２と反応しなかった第２の前駆体３６０、および反応副生物３６２を除去するように、反応器をパージする。反応部位３５８での第２の前駆体３６０の第１の前駆体３５２との反応に続いて、ＡＬＤプロセスの以降のサイクルで付加的な第１の前駆体３５２を化学吸着させるための吸着部位３６４を形成する。１つの例示的実施形態の場合、第１の前駆体３５２は、ストロンチウム源であり、第２の前駆体３６０は、酸化ストロンチウム材料を生成するための酸素源である。別の例示的実施形態の場合、第１の前駆体３５２はチタン源であり、第２の前駆体３６０は、酸化チタン材料を生成するための酸素源である。酸化ストロンチウムチタン材料を生成するために、酸化ストロンチウムおよび酸化チタンを生成する交互のＡＬＤサイクルを使用することができる。図３Ａ〜図３Ｄの段階の各サイクルは、材料の単一の単層を形成する。所望の材料の連続膜を生成するために、複数サイクルの図３Ａ〜図３Ｄの段階を実施することができる。
図４Ａ〜図４Ｅは、本開示の一実施形態による種々の製造段階での集積回路デバイスの一部分の断面図である。図４Ａは、ルテニウム被覆基材の一部分を描写する。一例として、ルテニウム被覆基材のルテニウム材料４７０は、第１の（例えば、底部）コンデンサの電極を表し得る。図４Ｂでは、第１の酸化ストロンチウム材料４７２が、ルテニウム材料４７０の上側に形成される。第１の酸化ストロンチウム材料４７２は、第１の前駆体がストロンチウム源であり、第２の前駆体が本質的に水から成る酸素源である、ＡＬＤプロセスを使用して形成される。図３Ａ〜図３Ｄを参照して説明されるように、第１の酸化ストロンチウム材料４７２のための連続する酸化ストロンチウム材料を形成するために、複数のＡＬＤサイクルを使用することができる。連続する第１の酸化ストロンチウム材料４７２の形成は、第２の前駆体としてオゾンを使用する以降の処理から、下側にあるルテニウム材料４７０を保護するために、該ルテニウム材料を不動態化する役割を果たす。本明細書で使用されるように、関連する関心領域の中で（例えば、将来のコンデンサの対向電極間の領域の中で）下側にあるルテニウム材料４７０のいかなる部分も、第１の酸化ストロンチウム材料４７２から露出していないのであれば、第１の酸化ストロンチウム材料４７２は連続している。１つの実施形態の場合、第１の酸化ストロンチウム材料４７２を形成するように、酸素源として水を使用して、少なくとも３サイクルにわたってＡＬＤプロセスを繰り返す。別の実施形態の場合、第１の酸化ストロンチウム材料４７２が連続するまで、酸素源として水を使用して、少なくとも複数のＡＬＤサイクルにわたってＡＬＤプロセスを繰り返す。さらなる実施形態の場合、第１の酸化ストロンチウム材料４７２が工業的処理の精度の範囲内で少なくとも約２０Åになるまで、ＡＬＤプロセスを繰り返す。
第１の酸化ストロンチウム材料４７２の形成に続いて、図４Ｃにおいて、第２の酸化ストロンチウム材料４７４が、第１の酸化ストロンチウム材料４７２の上側に形成される。第２の酸化ストロンチウム材料４７４は、第１の前駆体がストロンチウム源であり、第２の前駆体がオゾンを含む、ＡＬＤプロセスを使用して形成される。図３Ａ〜図３Ｄを参照して説明されるように、第２の酸化ストロンチウム材料４７４のための連続する酸化ストロンチウム材料を形成するために、複数のＡＬＤサイクルを使用することができる。連続する第２の酸化ストロンチウム材料４７４の形成は、以降の材料の形成のための滑面を提供する役割を果たす。本明細書で使用されるように、関連する関心領域の中で（例えば、将来のコンデンサの対向電極間の領域の中で）下側にある第１の酸化ストロンチウム材料４７２のいかなる部分も、第２の酸化ストロンチウム材料４７４から露出していないのであれば、第２の酸化ストロンチウム材料４７４は連続している。１つの実施形態の場合、第２の酸化ストロンチウム材料４７４が連続するまで、酸素源としてオゾンを使用して、少なくとも複数のＡＬＤサイクルにわたってＡＬＤプロセスを繰り返す。別の実施形態の場合、第２の酸化ストロンチウム材料４７４が工業的処理の精度の範囲内で少なくとも約２０Åになるまで、ＡＬＤプロセスを繰り返す。さらなる実施形態の場合、第２の酸化ストロンチウム材料４７４が工業的処理の精度の範囲内で約３０〜６０Åになるまで、ＡＬＤプロセスを繰り返す。
第２の酸化ストロンチウム材料４７４の形成に続いて、構造体を焼鈍する（例えば、窒素（Ｎ２）雰囲気中で、６００℃で１０分間にわたる急速熱焼鈍）。焼鈍プロセスは、第１の酸化ストロンチウム材料４７２および第２の酸化ストロンチウム材料４７４を、ペロブスカイト結晶構造を有する酸化ストロンチウムルテニウム界面４７６に変換する役割を果たす。酸化ストロンチウムルテニウム界面４７６は、厚さが自己制限的であり、すなわち、酸化ストロンチウムルテニウム材料の量は、下側にあるルテニウム材料４７０との反応に利用することができる酸化ストロンチウム材料の量によって制限される。
ルテニウム材料４７０、第１の酸化ストロンチウム材料４７２、および第２の酸化ストロンチウム材料４７４の焼鈍に続いて、図４Ｄの状態に、酸化ストロンチウムチタン材料４７８が第２の酸化ストロンチウムルテニウム界面４７６の上側に形成される。酸化ストロンチウムチタン材料４７８は、例えば、コンデンサの誘電体を表し得る。酸化ストロンチウムチタン材料４７８は、第１の前駆体がストロンチウム源であり、第２の前駆体が酸素源である、酸化ストロンチウム、および第１の前駆体がチタン源であり、第２の前駆体が酸素源である、酸化チタンを形成するための交互のＡＬＤサイクルを使用した、ＡＬＤプロセスを使用して形成されてもよい。図３Ａ〜図３Ｄを参照して説明されるように、酸化ストロンチウムチタン材料４７８のための連続する酸化ストロンチウムチタン材料を形成するために、複数のＡＬＤサイクルを使用することができる。本明細書で使用されるように、関連する関心領域の中で（例えば、将来のコンデンサの対向電極間の領域の中で）下側にある酸化ストロンチウムルテニウム材料４７６のいかなる部分も、酸化ストロンチウムチタン材料４７８から露出していないのであれば、酸化ストロンチウムチタン材料４７８は連続している。１つの実施形態の場合、酸化ストロンチウムチタン材料４７８が連続するまで、交互の酸化チタンサイクルおよび酸化ストロンチウムサイクル、続いて酸化チタンキャップを使用して、ＡＬＤプロセスを繰り返す。別の実施形態の場合、酸化ストロンチウムチタン材料４７８が工業的処理の精度の範囲内で約８０〜１２０Åになるまで、ＡＬＤプロセスを繰り返す。図４Ｅにおいて、ルテニウム被覆基材のルテニウム材料４７０が、コンデンサの底部電極を形成することになっており、かつ酸化ストロンチウムチタン材料４７８がコンデンサの誘電体を形成することになっている場合、伝導性材料４８０は、第２の（例えば、頂部）コンデンサの電極として、酸化ストロンチウムチタン材料４７８の上側に形成されてもよい。一例として、伝導性材料４８０は、伝導的にドープしたポリシリコンであってもよい。
図５は、本開示の１つの実施形態による原子層堆積を使用して、酸化ストロンチウムルテニウム界面をルテニウム上に形成し、酸化ストロンチウムチタン誘電体を酸化ストロンチウムルテニウム上に形成する方法のフローチャートである。ルテニウム被覆基材等から始まり、５６３で、ストロンチウム前駆体を反応器の中にパルスし、そしてパージする。１つの実施形態の場合、ストロンチウム前駆体は、Ｓｒ（ＴＨＤ）２またはストロンチウム（テトラメチルヘプタンジオネート）としても周知である、Ｓｒ（Ｃ１１Ｈ１９Ｏ２）２である。一例として、０．４〜０．８ｍｌ／分の流速のストロンチウム前駆体を、約２９０℃の蒸発器温度、約３００〜３２５℃の基材温度、および約１〜２トールの圧力で、３０〜６０秒間にわたって反応器に送給し、続いて、約３０秒間にわたって反応器をパージすることができる。５６５で、水蒸気を反応器の中にパルスし、そしてパージする。１つの実施形態の場合、約３００〜３２５℃の基材温度、および約１〜２トールの圧力で、３０〜６０秒間にわたって、水蒸気発生器（ＷＶＧ）システムを使用して、水蒸気を反応器に送給し、続いて、約３０秒間にわたって反応器をパージする。
ブロック５６７で、ＡＬＤサイクル５６３／５６５によって得られた酸化ストロンチウムの厚さが所望の厚さに到達する場合、プロセスはブロック５６９に進み、そうでない場合は、ＡＬＤサイクル５６３／５６５を繰り返す。ＡＬＤサイクル５６３／５６５を使用して形成される酸化ストロンチウムの厚さは、典型的に、各サイクルの後には測定されないことを認識されたい。ｉｎ ｓｉｔｕ測定方法が周知であるが、各ＡＬＤサイクル５６３／５６５について予想される蒸着速度を決定し、所望の厚さを生成するために必要な予想されるＡＬＤサイクル５６３／５６５の数を決定することがより一般的であることになるだろう。１つの実施形態の場合、ブロック５６９へ進む前の最後のＡＬＤサイクル５６３／５６５で、反応器を溶媒で洗い流す。例えば、テトラヒドロフラン（ＴＨＦ）を、約０．４〜１．０ｍｌ／分の流速、約２９０℃の蒸発器温度、約３００〜３２５℃の基材温度、および約１〜２トールの圧力で、１５〜３０秒間にわたって反応器に送給し、そして約３０〜６０秒間にわたってパージすることができる。
５６９で、ストロンチウム前駆体を反応器の中にパルスし、そしてパージする。１つの実施形態の場合、ストロンチウム前駆体は、ここでもストロンチウム（テトラメチルヘプタンジオネート）である。一例として、０．４〜０．８ｍｌ／分の流速のストロンチウム前駆体を、約２９０℃の蒸発器温度、約３００〜３２５℃の基材温度、および約１〜２トールの圧力で、３０〜６０秒間にわたって反応器に送給し、続いて、約３０秒間にわたって反応器をパージすることができる。５７１で、オゾンを反応器の中にパルスし、そしてパージする。１つの実施形態の場合、約３００〜３２５℃の基材温度、および約１〜２トールの圧力で、３０〜６０秒間にわたって、約１５容量パーセントのオゾンの雰囲気を提供するように、オゾンを反応器に供給し、続いて、約３０秒間にわたって反応器をパージする。
ブロック５７３で、ＡＬＤサイクル５６９／５７１によって得られた酸化ストロンチウムの厚さが所望の厚さに到達する場合、プロセスはブロック５７５に進み、そうでない場合は、ＡＬＤサイクル５６９／５７１を繰り返す。ＡＬＤサイクル５６９／５７１を使用して形成される酸化ストロンチウムの厚さは、典型的に、各サイクルの後には測定されないことを認識されたい。ｉｎ ｓｉｔｕ測定方法が周知であるが、各ＡＬＤサイクル５６９／５７１について予想される蒸着速度を決定し、所望の厚さを生成するために必要な予想されるＡＬＤサイクル５６９／５７１の数を決定することがより一般的である。１つの実施形態の場合、ブロック５６９へ進む前の最後のＡＬＤサイクル５６９／５７１で、反応器を溶媒で洗い流す。例えば、テトラヒドロフラン（ＴＨＦ）を、約０．４〜１．０ｍｌ／分の流速、約２９０℃の蒸発器温度、約３００〜３２５℃の基材温度、および約１〜２トールの圧力で、１５〜３０秒間にわたって反応器に送給し、そして約３０〜６０秒間にわたってパージすることができる。
５７５で、ＡＬＤサイクル５６３／５６５および５６９／５７１によって形成された酸化ストロンチウムを、下側にあるルテニウムと反応させ、それによって、ペロブスカイト結晶構造を有する酸化ストロンチウムルテニウム材料を形成するように、構造体を焼鈍する。例えば、構造体は、Ｎ２雰囲気中で、６００℃で、１０分間にわたって急速熱焼鈍プロセスを受けさせてもよい。
５７７で、チタン前駆体を反応器の中にパルスし、そしてパージする。１つの実施形態の場合、チタン前駆体は、Ｔｉ（ＭＰＤ）（ｔｈｄ）２またはチタン（メチルペンタンジオン）−（テトラメチルヘプタンジオネート）としても周知である、Ｔｉ（Ｃ６Ｈ１２Ｏ２）（Ｃ１１Ｈ１９Ｏ２）２である。一例として、０．４〜０．８ｍｌ／分の流速のチタン前駆体を、約２９０℃の蒸発器温度、約３００〜３２５℃の基材温度、および約１〜２トールの圧力で、３０〜６０秒間にわたって反応器に送給し、続いて、約３０秒間にわたって反応器をパージすることができる。５７９で、オゾンを反応器の中にパルスし、そしてパージする。１つの実施形態の場合、約３００〜３２５℃の基材温度、および約１〜２トールの圧力で、３０〜６０秒間にわたって、約１５容量パーセントのオゾンの雰囲気を提供するように、オゾンを反応器に供給し、続いて、約３０秒間にわたって反応器をパージする。ブロック５７９と５７７との間の破線は、ブロック５８１へ進む前に、ＡＬＤサイクル５７７／５７９を１つ以上のサイクルにわたって実施することができることを示す。５８１で、反応器を溶媒で洗い流す。例えば、テトラヒドロフラン（ＴＨＦ）を、約０．４〜１．０ｍｌ／分の流速、約２９０℃の蒸発器温度、約３００〜３２５℃の基材温度、および約１〜２トールの圧力で、１５〜３０秒間にわたって反応器に送給し、そして約３０〜６０秒間にわたってパージすることができる。
５８３で、ストロンチウム前駆体を反応器の中にパルスし、そしてパージする。１つの実施形態の場合、ストロンチウム前駆体は、ここでもストロンチウム（テトラメチルヘプタンジオネート）である。一例として、０．４〜０．８ｍｌ／分の流速のストロンチウム前駆体を、約２９０℃の蒸発器温度、約３００〜３２５℃の基材温度、および約１〜２トールの圧力で、３０〜６０秒間にわたって反応器に送給し、続いて、約３０秒間にわたって反応器をパージすることができる。５８５で、オゾンを反応器の中にパルスし、そしてパージする。１つの実施形態の場合、約３００〜３２５℃の基材温度、および約１〜２トールの圧力で、３０〜６０秒間にわたって、約１５容量パーセントのオゾンの雰囲気を提供するように、オゾンを反応器に供給し、続いて、約３０秒間にわたって反応器をパージする。ブロック５８３と５８５との間の破線は、ブロック５８９へ進む前に、ＡＬＤサイクル５８３／５８５を１つ以上のサイクルにわたって実施することができることを示す。５８９で、反応器を溶媒で洗い流す。例えば、テトラヒドロフラン（ＴＨＦ）を、約０．４〜１．０ｍｌ／分の流速、約２９０℃の蒸発器温度、約３００〜３２５℃の基材温度、および約１〜２トールの圧力で、１５〜３０秒間にわたって反応器に送給し、そして約３０〜６０秒間にわたってパージすることができる。
ブロック５８９で、ＡＬＤサイクル５７７／５７９および５８３／５８５によって得られた酸化ストロンチウムチタンの厚さが所望の厚さに到達する場合、プロセスはブロック５９１に進み、そうでない場合は、ＡＬＤサイクル５７７／５７９および５８３／５８５を繰り返す。ＡＬＤサイクル５７７／５７９および５８３／５８５を使用して形成される酸化ストロンチウムチタンの厚さは、典型的に、各サイクルの後には測定されないことを認識されたい。その代わりに、ＡＬＤサイクル５７７／５７９および５８３／５８５の各繰り返しについて予想される蒸着速度を決定し、所望の厚さを生成するために必要な予想されるＡＬＤサイクル５７７／５７９および５８３／５８５の数を決定することがより一般的であることになるだろう。
５９１で、チタン前駆体を反応器の中にパルスし、そしてパージする。１つの実施形態の場合、チタン前駆体は、ここでもチタン（メチルペンタンジオン）−（テトラメチルヘプタンジオネート）である。一例として、０．４〜０．８ｍｌ／分の流速のチタン前駆体を、約２９０℃の蒸発器温度、約３００〜３２５℃の基材温度、および約１〜２トールの圧力で、３０〜６０秒間にわたって反応器に送給し、続いて、約３０秒間にわたって反応器をパージすることができる。５９３で、オゾンを反応器の中にパルスし、そしてパージする。１つの実施形態の場合、約３００〜３２５℃の基材温度、および約１〜２トールの圧力で、３０〜６０秒間にわたって、約１５容量パーセントのオゾンの雰囲気を提供するように、オゾンを反応器に供給し、続いて、約３０秒間にわたって反応器をパージする。
ブロック５９５で、ＡＬＤサイクル５９１／５９３によって得られた酸化ストロンチウムの厚さが所望の厚さに到達する場合、プロセスはブロック５９７に進み、そうでない場合は、ＡＬＤサイクル５９１／５９３を繰り返す。ＡＬＤサイクル５９１／５９３を使用して形成される酸化チタンの厚さは、典型的に、各サイクルの後には測定されないことを認識されたい。その代わりに、各ＡＬＤサイクル５９１／５９３について予想される蒸着速度を決定し、所望の厚さを生成するために必要な予想されるＡＬＤサイクル５９１／５９３の数を決定することがより一般的であることになるだろう。
５９７で、ＡＬＤサイクル５６３／５６５、５６９／５７１、および５９１／５９３によって形成された酸化ストロンチウムチタンを結晶化させるように、構造体を焼鈍する。例えば、構造体は、Ｎ２雰囲気中で、６００℃で、１０分間にわたって急速熱焼鈍プロセスを受けさせてもよい。次いで、製造されている所望の集積回路デバイスに依存して、以降のプロセスを実施してもよい。例えば、ルテニウムがコンデンサの電極であり、かつ酸化ストロンチウムチタンがコンデンサの誘電体である場合、以降の処理は、コンデンサを完成させるように、対向電極の形成を含んでもよい。
第１の部分中に酸化剤として水を使用し、第２の部分中に酸化剤としてオゾンを使用する原子層堆積を使用して形成される、ルテニウム伝導体と酸化ストロンチウムチタン誘電体との間に、酸化ストロンチウムルテニウム界面を組み込むことによって、滑面特性を有する酸化ストロンチウムチタン誘電体を実証してきた。図６Ａは、二酸化シリコン支持体上でルテニウム上に成長させた酸化ストロンチウムチタンの試料全体にわたる濃度勾配のグラフである。図６Ｂは、酸化ストロンチウムチタンのルテニウムとの界面反応を示す、走査電子顕微鏡写真である。図６Ａ〜図６Ｂは、酸化ストロンチウムチタンのルテニウムとの顕著な界面反応、ならびにストロンチウムおよびチタン要素の相互拡散を示す。図７Ａは、二酸化シリコン支持体上で酸化ルテニウム上に成長させた酸化ストロンチウムチタンの試料全体にわたる濃度勾配のグラフである。図７Ｂは、酸化ストロンチウムチタンの酸化ルテニウムとの界面反応を示す、走査電子顕微鏡写真である。図７Ａ〜図７Ｂは、酸化ストロンチウムチタンの酸化ルテニウムとの界面反応を示す。図８Ａは、二酸化シリコン支持体上で酸化ストロンチウムルテニウム上に成長させた酸化ストロンチウムチタンの試料全体にわたる濃度勾配のグラフである。図８Ｂは、酸化ストロンチウムチタンの酸化ストロンチウムルテニウムとの界面反応を示す、走査電子顕微鏡写真である。図８Ａ〜図８Ｂは、比較的滑らかな酸化ストロンチウムチタン、ならびに酸化ストロンチウムルテニウム全体にわたるストロンチウムおよびチタン要素の比較的軽微な相互拡散を示す。本明細書に記載されるようにストロンチウムルテニウム界面をルテニウム伝導体上に調製することで、表面粗さにほとんどまたは全く悪影響を与えずに、ルテニウム伝導体の不動態化を容易にする。例えば、１つのサンプルでは、水を酸化剤として使用して２０Åの酸化ストロンチウムを８０Åのルテニウム上に形成し、続いて、オゾンを酸化剤として使用して３０Åの酸化ストロンチウムを形成した。酸化ストロンチウムの形成前のルテニウムのシート抵抗（Ｒｓ）は、３５０の平均および９７の較差を有し、酸化ストロンチウムの形成後の構造体は、３２１の平均および１０１の較差を有した。別のサンプルでは、水を酸化剤として使用して２０Åの酸化ストロンチウムを１００Åのルテニウム上に形成し、続いて、オゾンを酸化剤として使用して６０Åの酸化ストロンチウムを形成した。酸化ストロンチウムの形成前のルテニウムのシート抵抗（Ｒｓ）は、２１７の平均および５６の較差を有し、酸化ストロンチウムの形成後の構造体は、１７９の平均および４８の較差を有した。
結び
特定の実施形態を本明細書に例証および説明してきたが、当業者には、同じ目的が達成されると予測されるあらゆる配設が、示されている特定の実施形態と置き換えられてもよいことを理解されることになる。本開示の多数の適合物が、当業者には明らかになることになる。従って、本出願は、本開示のあらゆる適合物または変形物を含めることを目的としている。
ブロック５６７で、ＡＬＤサイクル５６３／５６５によって得られた酸化ストロンチウムの厚さが所望の厚さに到達する場合、プロセスはブロック５６９に進み、そうでない場合は、ＡＬＤサイクル５６３／５６５を繰り返す。ＡＬＤサイクル５６３／５６５を使用して形成される酸化ストロンチウムの厚さは、典型的に、各サイクルの後には測定されないことを認識されたい。ｉｎ ｓｉｔｕ測定方法が周知であるが、各ＡＬＤサイクル５６３／５６５について予想される蒸着速度を決定し、所望の厚さを生成するために必要な予想されるＡＬＤサイクル５６３／５６５の数を決定することがより一般的であることになるだろう。１つの実施形態の場合、ブロック５７５へ進む前の最後のＡＬＤサイクル５６３／５６５で、反応器を溶媒で洗い流す。例えば、テトラヒドロフラン（ＴＨＦ）を、約０．４〜１．０ｍｌ／分の流速、約２９０℃の蒸発器温度、約３００〜３２５℃の基材温度、および約１〜２トールの圧力で、１５〜３０秒間にわたって反応器に送給し、そして約３０〜６０秒間にわたってパージすることができる。
５８３で、ストロンチウム前駆体を反応器の中にパルスし、そしてパージする。１つの実施形態の場合、ストロンチウム前駆体は、ここでもストロンチウム（テトラメチルヘプタンジオネート）である。一例として、０．４〜０．８ｍｌ／分の流速のストロンチウム前駆体を、約２９０℃の蒸発器温度、約３００〜３２５℃の基材温度、および約１〜２トールの圧力で、３０〜６０秒間にわたって反応器に送給し、続いて、約３０秒間にわたって反応器をパージすることができる。５８５で、オゾンを反応器の中にパルスし、そしてパージする。１つの実施形態の場合、約３００〜３２５℃の基材温度、および約１〜２トールの圧力で、３０〜６０秒間にわたって、約１５容量パーセントのオゾンの雰囲気を提供するように、オゾンを反応器に供給し、続いて、約３０秒間にわたって反応器をパージする。ブロック５８３と５８５との間の破線は、ブロック５８７へ進む前に、ＡＬＤサイクル５８３／５８５を１つ以上のサイクルにわたって実施することができることを示す。５８７で、反応器を溶媒で洗い流す。例えば、テトラヒドロフラン（ＴＨＦ）を、約０．４〜１．０ｍｌ／分の流速、約２９０℃の蒸発器温度、約３００〜３２５℃の基材温度、および約１〜２トールの圧力で、１５〜３０秒間にわたって反応器に送給し、そして約３０〜６０秒間にわたってパージすることができる。

Claims (20)

  1. 酸化ストロンチウムルテニウムを形成する方法であって、
    第１の原子層堆積プロセスを使用して、第１の酸化ストロンチウム材料をルテニウム材料上に形成することであって、前記第１の原子層堆積は、水を酸素源として伴うストロンチウム前駆体を使用することと、
    第２の原子層堆積プロセスを使用して、第２の酸化ストロンチウム材料を前記第１の酸化ストロンチウム材料上に形成することであって、前記第２の原子層堆積プロセスは、オゾンを酸素源として伴うストロンチウム前駆体を使用することと、
    前記酸化ストロンチウムルテニウムを形成するように、前記ルテニウム材料、前記第１の酸化ストロンチウム材料、および前記第２のストロンチウム材料を焼鈍することと、
    を含む、方法。
  2. 前記第１の酸化ストロンチウム材料を形成すること、および前記第２の酸化ストロンチウム材料を形成することは、前記第１の原子層堆積プロセスおよび前記第２の原子層堆積プロセスに同じストロンチウム前駆体を使用することを含む、請求項１に記載の方法。
  3. ストロンチウム前駆体を使用することは、前記第１の原子層堆積プロセスおよび前記第２の原子層堆積プロセスのうちの少なくとも１つに、ストロンチウム（テトラメチルヘプタンジオネート）を使用することを含む、請求項１または２に記載の方法。
  4. 前記第１の酸化ストロンチウム材料を連続材料として形成するように、少なくとも複数サイクルの前記第１の原子層堆積プロセスを実施すること、
    をさらに含む、請求項１〜３のいずれかに記載の方法。
  5. 前記第１の酸化ストロンチウム材料を少なくとも２０Åの厚さに形成するように、少なくとも複数サイクルの前記第１の原子層堆積プロセスを実施すること、
    をさらに含む、請求項１〜４のいずれかに記載の方法。
  6. 前記第２の酸化ストロンチウム材料を連続材料として形成するように、少なくとも複数サイクルの前記第２の原子層堆積プロセスを実施すること、
    をさらに含む、請求項１〜５のいずれかに記載の方法。
  7. 前記ルテニウム材料、前記第１の酸化ストロンチウム材料、および前記第２の酸化ストロンチウム材料を焼鈍することは、窒素雰囲気中で急速熱焼鈍を実施することを含む、請求項１〜６のいずれかに記載の方法。
  8. 第１の原子層堆積プロセスを使用して、第１の酸化ストロンチウム材料をルテニウム材料上に形成することは、
    原子層堆積プロセスにおいて、第１のストロンチウム前駆体を前記ルテニウム材料上に化学吸着させることと、
    水蒸気を前記化学吸着させた第１のストロンチウム前駆体と反応させることと、
    前記第１の酸化ストロンチウム材料を前記ルテニウム材料上に形成するように、第１のサイクル数にわたって、前記第１のストロンチウム前駆体を化学吸着させること、および前記水蒸気を前記化学吸着させた第１のストロンチウム前駆体と反応させることのサイクルを繰り返すことと、
    を含む、請求項１〜７のいずれかに記載の方法。
  9. 第２の原子層堆積プロセスを使用して、第２の酸化ストロンチウム材料を前記第１の酸化ストロンチウム材料上に形成することは、
    原子層堆積プロセスにおいて、第２のストロンチウム前駆体を前記第１の酸化ストロンチウム材料上に化学吸着させることと、
    オゾンを前記化学吸着させた第２のストロンチウム前駆体と反応させることと、
    第２の酸化ストロンチウム材料を前記第１の酸化ストロンチウム材料上に形成するように、第２のサイクル数にわたって、前記第２のストロンチウム前駆体を化学吸着させること、および前記オゾンを前記化学吸着させた第２のストロンチウム前駆体と反応させることのサイクルを繰り返すことと、
    を含む、請求項１〜８のいずれかに記載の方法。
  10. 前記ルテニウム材料はルテニウム電極であり、前記方法は、
    酸化ストロンチウムチタン誘電体を前記酸化ストロンチウムルテニウム上に形成することと、
    コンデンサを形成するように、第２の電極を前記酸化ストロンチウムチタン誘電体の上に形成することと、
    をさらに含む、請求項１〜９のいずれかに記載の方法。
  11. 酸化ストロンチウムチタン誘電体を前記酸化ストロンチウムルテニウム上に形成することは、原子層堆積によって酸化ストロンチウムを形成すること、および原子層堆積によって酸化チタンを形成することの交互サイクルを実施することを含む、請求項１０に記載の方法。
  12. 前記第２の電極を形成する前に、前記酸化ストロンチウムチタン誘電体を焼鈍することをさらに含む、請求項１０または１１に記載の方法。
  13. 第２の電極を前記酸化ストロンチウムチタン誘電体の上に形成することは、ポリシリコン電極を形成することを含む、請求項１０〜１２のいずれかに記載の方法。
  14. 集積回路デバイスであって、
    ルテニウムと、
    前記ルテニウムの上側にある酸化ストロンチウムチタン誘電体と、
    前記ルテニウムと前記酸化ストロンチウムチタン誘電体との間に間置される、酸化ストロンチウムルテニウム界面と、を備え、
    前記酸化ストロンチウムルテニウム界面は、
    第１の酸化ストロンチウム材料を前記ルテニウム上に形成するように、ストロンチウム前駆体を第１の前駆体として使用し、かつ水蒸気を第２の前駆体として使用して、第１の原子層堆積プロセスを実施することと、
    第２の酸化ストロンチウム材料を前記第１の酸化ストロンチウム材料上に形成するように、ストロンチウム前駆体を第１の前駆体として使用し、かつオゾンを第２の前駆体として使用して、第２の原子層堆積プロセスを実施することと、
    前記酸化ストロンチウムルテニウムを形成するように、前記ルテニウム、前記第１の酸化ストロンチウム材料、および第２の酸化ストロンチウム材料を焼鈍することと、
    を含む方法を使用して形成される、集積回路デバイス。
  15. 前記方法において、前記第１の酸化ストロンチウム材料を形成すること、および前記第２の酸化ストロンチウム材料を形成することは、前記第１の原子層堆積プロセスおよび前記第２の原子層堆積プロセスに同じストロンチウム前駆体を使用することを含む、請求項１４に記載の集積回路デバイス。
  16. 前記方法は、
    少なくとも前記第１の酸化ストロンチウム材料が連続するまで、前記第１の原子層堆積プロセスを実施することと、
    少なくとも前記第２の酸化ストロンチウム材料が連続するまで、前記第２の原子層堆積プロセスを実施することと、
    をさらに含む、請求項１４または１５に記載の集積回路デバイス。
  17. 前記方法において、前記第１の酸化ストロンチウム材料を形成すること、および前記第２の酸化ストロンチウム材料を形成することは、少なくとも２０Åの前記第１の酸化ストロンチウム材料を形成することと、少なくとも２０Åの前記第２の酸化ストロンチウム材料を形成することとを含む、請求項１４〜１６のいずれかに記載の集積回路デバイス。
  18. 前記方法において、前記酸化ストロンチウムルテニウム界面を形成するように、前記ルテニウム、前記第１の酸化ストロンチウム材料、および前記第２の酸化ストロンチウム材料を焼鈍することは、窒素雰囲気中で急速熱焼鈍を実施することを含む、請求項１４〜１７のいずれかに記載の集積回路デバイス。
  19. 前記ルテニウムは、コンデンサの第１の電極であり、前記酸化ストロンチウムチタン誘電体は、前記コンデンサの誘電体である、請求項１４〜１８のいずれかに記載の集積回路デバイス。
  20. 前記集積回路デバイスはメモリデバイスであり、
    メモリセルアレイであって、アクセストランジスタおよびコンデンサを構成する、メモリセルアレイをさらに備え、
    前記コンデンサのうちの少なくとも１つは、
    第１の電極としてのルテニウムと、
    前記第１の電極と第２の電極との間に間置される、酸化ストロンチウムチタン誘電体と、
    を備える、請求項１４〜１８のいずれかに記載の集積回路デバイス。
JP2012504813A 2009-04-10 2010-04-07 酸化ストロンチウムルテニウム界面 Active JP5388015B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/421,916 2009-04-10
US12/421,916 US7939442B2 (en) 2009-04-10 2009-04-10 Strontium ruthenium oxide interface
PCT/US2010/030205 WO2010118109A2 (en) 2009-04-10 2010-04-07 Strontium ruthenium oxide interface

Publications (2)

Publication Number Publication Date
JP2012523704A true JP2012523704A (ja) 2012-10-04
JP5388015B2 JP5388015B2 (ja) 2014-01-15

Family

ID=42933710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012504813A Active JP5388015B2 (ja) 2009-04-10 2010-04-07 酸化ストロンチウムルテニウム界面

Country Status (8)

Country Link
US (2) US7939442B2 (ja)
EP (1) EP2417281A4 (ja)
JP (1) JP5388015B2 (ja)
KR (1) KR101392542B1 (ja)
CN (1) CN102421935B (ja)
SG (1) SG175070A1 (ja)
TW (1) TWI457458B (ja)
WO (1) WO2010118109A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015214730A (ja) * 2014-05-12 2015-12-03 東京エレクトロン株式会社 成膜方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5616591B2 (ja) * 2008-06-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US7939442B2 (en) * 2009-04-10 2011-05-10 Micron Technology, Inc. Strontium ruthenium oxide interface
US8202808B2 (en) * 2009-06-03 2012-06-19 Intermolecular, Inc. Methods of forming strontium titanate films
EP2434531B1 (en) * 2010-09-28 2019-12-04 IMEC vzw Method for manufacturing of a metal-insulator-metal capacitor
CN103628037A (zh) * 2013-12-10 2014-03-12 中国科学院微电子研究所 一种高介电常数氧化物的制备方法
CN104183474A (zh) * 2014-08-27 2014-12-03 上海华力微电子有限公司 双层高k介质结构的制作方法
EP3660933A1 (en) 2018-11-30 2020-06-03 IMEC vzw Structure for use in a metal-insulator-metal capacitor
KR20210075401A (ko) 2019-12-13 2021-06-23 삼성전자주식회사 커패시터 구조물 및 이를 포함하는 반도체 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246490A (ja) * 1996-03-11 1997-09-19 Toshiba Corp 半導体装置及びその製造方法
JP2000269424A (ja) * 1999-03-17 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2004006678A (ja) * 2002-02-28 2004-01-08 Samsung Electronics Co Ltd 半導体デバイス用のキャパシタ及びその製造方法並びにこのキャパシタを用いる電子デバイス
JP2004023042A (ja) * 2002-06-20 2004-01-22 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2008028051A (ja) * 2006-07-20 2008-02-07 Elpida Memory Inc ナノラミネート構造誘電膜の形成方法
JP2008166563A (ja) * 2006-12-28 2008-07-17 Elpida Memory Inc 半導体装置および半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3169866B2 (ja) * 1997-11-04 2001-05-28 日本電気株式会社 薄膜キャパシタ及びその製造方法
JP3249496B2 (ja) * 1998-11-10 2002-01-21 株式会社東芝 半導体装置及び半導体装置の製造方法
US7371633B2 (en) * 2001-02-02 2008-05-13 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US6674633B2 (en) * 2001-02-28 2004-01-06 Fujitsu Limited Process for producing a strontium ruthenium oxide protective layer on a top electrode
KR100416602B1 (ko) * 2001-08-08 2004-02-05 삼성전자주식회사 스택형 캐패시터의 제조 방법
KR20030023143A (ko) 2001-09-12 2003-03-19 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100443350B1 (ko) * 2001-12-29 2004-08-09 주식회사 하이닉스반도체 스트론튬루테늄산화물의 단원자층 증착 방법
KR100591776B1 (ko) * 2005-01-03 2006-06-26 삼성전자주식회사 강유전체 메모리 소자 및 그 제조방법
US7217643B2 (en) * 2005-02-24 2007-05-15 Freescale Semiconductors, Inc. Semiconductor structures and methods for fabricating semiconductor structures comprising high dielectric constant stacked structures
KR100785458B1 (ko) * 2005-05-18 2007-12-13 삼성전자주식회사 강유전체 박막의 제조 방법 및 이를 이용한 반도체 장치의제조 방법
US7416994B2 (en) * 2005-06-28 2008-08-26 Micron Technology, Inc. Atomic layer deposition systems and methods including metal beta-diketiminate compounds
KR100636023B1 (ko) * 2005-08-02 2006-10-18 삼성전자주식회사 유기금속 전구체 및 이를 이용한 박막 제조방법
US7741230B2 (en) * 2006-08-08 2010-06-22 Intel Corporation Highly-selective metal etchants
US7582549B2 (en) * 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
KR100819003B1 (ko) * 2006-10-20 2008-04-02 삼성전자주식회사 비휘발성 메모리 소자 제조 방법
KR101498732B1 (ko) * 2007-06-26 2015-03-04 가부시키가이샤 코준도카가쿠 켄큐쇼 스트론튬 함유 박막의 형성 방법
JP5260148B2 (ja) * 2007-06-26 2013-08-14 株式会社高純度化学研究所 ストロンチウム含有薄膜の形成方法
US7939442B2 (en) * 2009-04-10 2011-05-10 Micron Technology, Inc. Strontium ruthenium oxide interface

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246490A (ja) * 1996-03-11 1997-09-19 Toshiba Corp 半導体装置及びその製造方法
JP2000269424A (ja) * 1999-03-17 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2004006678A (ja) * 2002-02-28 2004-01-08 Samsung Electronics Co Ltd 半導体デバイス用のキャパシタ及びその製造方法並びにこのキャパシタを用いる電子デバイス
JP2004023042A (ja) * 2002-06-20 2004-01-22 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2008028051A (ja) * 2006-07-20 2008-02-07 Elpida Memory Inc ナノラミネート構造誘電膜の形成方法
JP2008166563A (ja) * 2006-12-28 2008-07-17 Elpida Memory Inc 半導体装置および半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013008593; Ａｈｎ，　Ｊ．-Ｈ．，　ｅｔ　ａｌ．: '"Ｅｎｈａｎｃｅｄ　Ｄｉｅｌｅｃｔｒｉｃ　ｐｒｏｐｅｒｔｉｅｓ　ｏｆ　ＳｒＴｉ　Ｏ３　ｆｉｌｍｓ　ｗｉｔｈ　ａ　ＳｒＲｕ　Ｏ３　Ｓｅｅｄ　ｂｙ　Ｐｌａｓｍａ-ｅｎｈａｎｃｅｄ　ａｔｏｍｉｃ　ｌａｙｅｒ' Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ　ａｎｄ　Ｓｏｌｉｄ-Ｓｔａｔｅ　Ｌｅｔｔｅｒｓ Ｖｏｌ．　１２，　Ｎｏ．　２, 20081114, ｐｐ．　Ｇ５-Ｇ８ *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015214730A (ja) * 2014-05-12 2015-12-03 東京エレクトロン株式会社 成膜方法

Also Published As

Publication number Publication date
KR20120011036A (ko) 2012-02-06
US8399952B2 (en) 2013-03-19
CN102421935A (zh) 2012-04-18
CN102421935B (zh) 2013-12-04
WO2010118109A2 (en) 2010-10-14
KR101392542B1 (ko) 2014-05-07
US20110210423A1 (en) 2011-09-01
WO2010118109A3 (en) 2011-01-13
US7939442B2 (en) 2011-05-10
SG175070A1 (en) 2011-11-28
JP5388015B2 (ja) 2014-01-15
EP2417281A2 (en) 2012-02-15
EP2417281A4 (en) 2013-04-03
TWI457458B (zh) 2014-10-21
US20100258903A1 (en) 2010-10-14
TW201042073A (en) 2010-12-01

Similar Documents

Publication Publication Date Title
JP5388015B2 (ja) 酸化ストロンチウムルテニウム界面
US7201943B2 (en) Methods of forming atomic layers of a material on a substrate by sequentially introducing precursors of the material
US7825043B2 (en) Method for fabricating capacitor in semiconductor device
JP2001230386A (ja) 高誘電キャパシタ誘電体を含む半導体デバイス及びその製造方法
US8765569B2 (en) Molybdenum oxide top electrode for DRAM capacitors
US8836002B2 (en) Method for fabricating a DRAM capacitor
US6486022B2 (en) Method of fabricating capacitors
JP2010056392A (ja) キャパシタ用絶縁膜、キャパシタ素子、キャパシタ用絶縁膜の製造方法及び半導体装置
JP4094970B2 (ja) 半導体デバイス用のキャパシタの製造方法及びこのキャパシタを用いる電子デバイス
US20130119513A1 (en) Adsorption Site Blocking Method for Co-Doping ALD Films
JP2001053253A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
US8563392B2 (en) Method of forming an ALD material
US20040126983A1 (en) Method for forming capacitor in semiconductor device
US8900946B2 (en) Method of forming layers using atomic layer deposition
JP2008028051A (ja) ナノラミネート構造誘電膜の形成方法
US8853049B2 (en) Single-sided non-noble metal electrode hybrid MIM stack for DRAM devices
KR20040000601A (ko) 반도체 장치의 캐패시터 제조방법
JP2006060170A (ja) キャパシタおよび半導体装置の製造方法
KR101060771B1 (ko) 반도체 소자의 전극 제조 방법
US9202860B2 (en) Method for fabricating capacitor having rutile titanium oxide dielectric film
CN116981253A (zh) 半导体结构的制备方法和半导体结构

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130524

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130524

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130614

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130927

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5388015

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250