CN104183474A - 双层高k介质结构的制作方法 - Google Patents

双层高k介质结构的制作方法 Download PDF

Info

Publication number
CN104183474A
CN104183474A CN201410428663.3A CN201410428663A CN104183474A CN 104183474 A CN104183474 A CN 104183474A CN 201410428663 A CN201410428663 A CN 201410428663A CN 104183474 A CN104183474 A CN 104183474A
Authority
CN
China
Prior art keywords
hafnium oxide
oxide layer
double
dielectric structure
hafnium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410428663.3A
Other languages
English (en)
Inventor
雷通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410428663.3A priority Critical patent/CN104183474A/zh
Publication of CN104183474A publication Critical patent/CN104183474A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种双层高K介质结构的制作方法，包括：步骤S01：提供半导体衬底，其上具有间隔设置的浅沟槽隔离；步骤S02：使所述半导体衬底循环暴露于铪基化合物以及水蒸气，以形成预定厚度的第一氧化铪层；步骤S03：使所述第一氧化铪层循环暴露于铪基化合物以及强氧化剂，以形成预定厚度的第二氧化铪层；步骤S04：在所述第二氧化铪层表面形成金属栅材料层。本发明提供的双层高K介质结构的制作方法，一方面减少半导体衬底表面氧化硅的厚度，使栅极介质的EOT参数在合理的范围内，另一方面第二氧化铪层具有更少的氧空位，使最终形成的氧化铪介质层的漏电流的现象得到控制。

Description

双层高K介质结构的制作方法
技术领域
本发明涉及半导体集成电路及其制造领域，尤其涉及一种双层高K介质结构的制作方法。 
背景技术
集成电路尤其是超大规模集成电路中的主要器件是金属-氧化物-半导体场效应晶体管(metal oxide semiconductor field effect transistor，简称MOS晶体管)。自从MOS管被发明以来，其几何尺寸一直在不断缩小，目前其特征尺寸已进入45nm范围。在这种尺寸情况下，基本的限制和技术挑战开始出现，器件尺寸的进一步缩小正变得越来越困难。其中，在MOS晶体管器件和电路制备中，最具挑战性的是传统CMOS器件在缩小的过程中，由于多晶硅/SiO2结构或多晶硅/SiCN结构中栅氧化层介质的厚度减小带来高的栅泄露电流。 
为此，已提出的解决方案是，采用金属栅和高介电常数(K)栅介质替代传统的重掺杂多晶硅栅和SiO2(或SiON)栅介质。基于对薄膜均匀性和质量的高要求，通常选用氧化铪作为高K介质层，氧化铪层的沉积通过原子层沉积(ALD)设备生长而成，其主要反应物可以分为铪基化合物和氧化剂。至28nm以下技术结点，要求等效氧化层厚度小于2nm，但是由于氧化铪的沉积包含氧化过程，对衬底硅的氧化很难避免，衬底硅的表面很容易在氧化铪沉积过程中产生氧化硅层，特别是采用强氧化剂时，则更加促进衬底硅表面氧化硅的生长。如图1所示，图1为现有高K介质结构的剖面结构示意图，半导体衬底100上具有间隔设置的浅沟槽隔离200，浅沟槽隔离200之间间隙的上方依次形成有氧化硅层300、氧化铪介质层400以及金属栅材料层500。为了减少 氧化硅层300的厚度，可选择氧化性较弱的水汽作为氧化剂，但是水汽会造成氧空位，导致氧化铪栅极漏电流增大。因此，本领域技术人员亟需在提供高质量的氧化铪介质层的同时，减小半导体衬底表面氧化硅层的厚度。 
发明内容
本发明的目的是提供了一种双层高K介质结构的制作方法，提供高质量的氧化铪介质层的同时，减小半导体衬底表面氧化硅层的厚度。 
为解决上述问题，本发明提供一种双层高K介质结构的制作方法，包括： 
步骤S01：提供半导体衬底，其上具有间隔设置的浅沟槽隔离； 
步骤S02：使所述半导体衬底循环暴露于铪基化合物以及水蒸气，以形成预定厚度的第一氧化铪层； 
步骤S03：使所述第一氧化铪层循环暴露于铪基化合物以及强氧化剂，以形成预定厚度的第二氧化铪层； 
步骤S04：在所述第二氧化铪层表面形成金属栅材料层。 
优选的，所述强氧化剂包括臭氧或双氧水。 
优选的，所述双氧水的质量比溶度为30％-50％。 
优选的，所述铪基化合物为TEMAH、[(C2H5)(CH3)N]4或HfCl4。 
优选的，所述步骤S02中，通过原子层沉积工艺形成第一氧化铪层。 
优选的，所述第一氧化铪层的厚度为
优选的，形成所述第一氧化铪层的环境温度为150℃-400℃。 
优选的，所述步骤S03中，通过原子层沉积工艺形成第二氧化铪层。 
优选的，形成所述第二氧化铪层的环境温度为150℃-400℃。 
从上述技术方案可以看出，本发明提供的双层高K介质结构的制作方法中，首先通过弱氧化剂与铪基化合物形成第一氧化铪层，再通过强氧化剂与铪基化合物形成第二氧化铪层，一方面减少半导体衬底表面氧化硅的厚度，使栅极介质的EOT参数在合理的范围内，另一方面第二氧化铪层具有更少的氧空位，使最终形成的氧化铪介质层的漏电流的现象得到控制。 
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中： 
图1为现有高K介质结构的剖面结构示意图； 
图2为本发明双层高K介质结构的制作方法的剖面结构示意图； 
图3为本发明的双层高K介质结构的制作方法的流程图。 
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。 
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。 
上述及其它技术特征和有益效果，将结合实施例及附图2、3对本发明的双层高K介质结构的制作方法进行详细说明。图2为本发明双层高K介质结构的制作方法的剖面结构示意图；图3为本发明的双层高K介质结构的制作方法的流程图。 
请参阅图2、3，在本实施例中，本发明提供一种双层高K介质结构的制作方法具体包括以下步骤： 
步骤S01：提供半导体衬底10，其上具有间隔设置的浅沟槽隔离20。 
其中，半导体衬底10的材料为单晶硅、多晶硅或非晶硅形成的硅材料，或是绝缘硅材料(Silicon on insulator,简称SOI)，还可以是其它半导体材料或其它结构，在此不再赘述。 
步骤S02：使所述半导体衬底10循环暴露于铪基化合物以及水蒸气，以形成预定厚度的第一氧化铪层40。 
具体的，本实施例中，第一氧化铪层40优选为通过原子层沉积工艺或等离子体增强原子层沉积工艺形成。 
所述铪基化合物优选为TEMAH、[(C2H5)(CH3)N]4、HfCl4或其他适合的材质，形成所述第一氧化铪层40的环境温度优选为150℃-400℃，低温环境中可更好的控制第一氧化铪层40的厚度，其中，第一氧化铪层40的厚度优选为第一氧化铪层40的厚度可根据生产过程中实际情况设定。 
通过弱氧化剂(优选为水蒸气)与铪基化合物形成的第一氧化铪层40，减少了半导体衬底10表面氧化硅层30的厚度，使栅极介质的EOT参数在合理的范围内。 
步骤S03：使所述第一氧化铪层40循环暴露于铪基化合物以及强氧化剂，以形成预定厚度的第二氧化铪层50。 
具体的，本实施例中，第二氧化铪层50优选为通过原子层沉积工艺或等离子体增强原子层沉积工艺形成。 
所述强氧化剂包括臭氧、双氧水或其他强氧化剂。其中，双氧水的质量比溶度为30％-50％。所述铪基化合物优选为TEMAH、[(C2H5)(CH3)N]4、HfCl4或其他适合的材质，形成所述第二氧化铪层50的环境温度优选为150℃-400℃，低温环境中可更好的控制第二氧化铪层50的厚度。 
通过强氧化剂与铪基化合物形成的第二氧化铪层50，使第二氧化铪层50具有更少的氧空位，使最终形成的氧化铪介质层50的漏电流的现象得到控制,进而提高氧化铪介质层50的质量。 
步骤S04：在所述第二氧化铪层50表面形成金属栅材料层60。 
请参考图2，图2为本发明双层高K介质结构的制作方法的剖面结构示意图；半导体衬底10上具有间隔设置的浅沟槽隔离20，浅沟槽隔离20之间间隙的上方依次形成有氧化硅层30、第一氧化铪介质层40、第二氧化铪介质层50以及金属栅材料层60。 
综上所述，本发明提供的双层高K介质结构的制作方法中，首先通过弱氧化剂与铪基化合物形成第一氧化铪层40，再通过强氧化剂与铪基化合物形成第二氧化铪层50，一方面减少半导体衬底表面氧化硅的厚度，使栅极介质的EOT参数在合理的范围内，另一方面第二氧化铪层具有更少的氧空位，使 最终形成的氧化铪介质层的漏电流的现象得到控制。 
本说明书中所涉及的实施例，其含义是结合该实施例描述的特地特征、结构或特性包括在本发明的至少一个实施例中。说明书中出现于各处的这些术语不一定都涉及同一实施例。此外，当结合任一实施例描述特定特征、结构或特性时，都认为其落入本领域普通技术人员结合其他实施例就可以实现的这些特定特征、结构或特性的范围内。 
尽管对实施例的描述中结合了示例性实施例，但可以理解的是，在本宫内的原理的精神和范围之内，本领域普通技术人员完全可以推导出许多其他变化和实施例。尤其是，可以在该公开、附图和所附权利要求的范围内对组件和/或附件组合设置中的排列进行多种变化和改进。除组件和/或排列的变化和改进之外，其他可选择的应用对于本领域普通技术人员而言也是显而易见的。 

Claims (9)

1.一种双层高K介质结构的制作方法，其特征在于，包括：
步骤S01：提供半导体衬底，其上具有间隔设置的浅沟槽隔离；
步骤S02：使所述半导体衬底循环暴露于铪基化合物以及水蒸气，以形成预定厚度的第一氧化铪层；
步骤S03：使所述第一氧化铪层循环暴露于铪基化合物以及强氧化剂，以形成预定厚度的第二氧化铪层；
步骤S04：在所述第二氧化铪层表面形成金属栅材料层。
2.如权利要求1所述的双层高K介质结构的制作方法，其特征在于，所述强氧化剂包括臭氧或双氧水。
3.如权利要求2所述的双层高K介质结构的制作方法，其特征在于，所述双氧水的质量比溶度为30％-50％。
4.如权利要求1所述的双层高K介质结构的制作方法，其特征在于，所述铪基化合物为TEMAH、[(C2H5)(CH3)N]4或HfCl4。
5.如权利要求1所述的双层高K介质结构的制作方法，其特征在于，所述步骤S02中，通过原子层沉积工艺形成第一氧化铪层。
6.如权利要求5所述的双层高K介质结构的制作方法，其特征在于，所述第一氧化铪层的厚度为
7.如权利要求5所述的双层高K介质结构的制作方法，其特征在于，形成所述第一氧化铪层的环境温度为150℃-400℃。
8.如权利要求1所述的双层高K介质结构的制作方法，其特征在于，所述步骤S03中，通过原子层沉积工艺形成第二氧化铪层。
9.如权利要求8所述的双层高K介质结构的制作方法，其特征在于，形成所述第二氧化铪层的环境温度为150℃-400℃。
CN201410428663.3A 2014-08-27 2014-08-27 双层高k介质结构的制作方法 Pending CN104183474A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410428663.3A CN104183474A (zh) 2014-08-27 2014-08-27 双层高k介质结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410428663.3A CN104183474A (zh) 2014-08-27 2014-08-27 双层高k介质结构的制作方法

Publications (1)

Publication Number Publication Date
CN104183474A true CN104183474A (zh) 2014-12-03

Family

ID=51964434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410428663.3A Pending CN104183474A (zh) 2014-08-27 2014-08-27 双层高k介质结构的制作方法

Country Status (1)

Country Link
CN (1) CN104183474A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280487A (zh) * 2015-09-24 2016-01-27 武汉新芯集成电路制造有限公司 制备栅介质层的方法及半导体器件结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130316546A1 (en) * 2012-05-24 2013-11-28 Intermolecular, Inc. Methods of atomic layer deposition of hafnium oxide as gate dielectrics
CN102421935B (zh) * 2009-04-10 2013-12-04 美光科技公司 锶钌氧化物界面
CN103628037A (zh) * 2013-12-10 2014-03-12 中国科学院微电子研究所 一种高介电常数氧化物的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102421935B (zh) * 2009-04-10 2013-12-04 美光科技公司 锶钌氧化物界面
US20130316546A1 (en) * 2012-05-24 2013-11-28 Intermolecular, Inc. Methods of atomic layer deposition of hafnium oxide as gate dielectrics
CN103628037A (zh) * 2013-12-10 2014-03-12 中国科学院微电子研究所 一种高介电常数氧化物的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280487A (zh) * 2015-09-24 2016-01-27 武汉新芯集成电路制造有限公司 制备栅介质层的方法及半导体器件结构

Similar Documents

Publication Publication Date Title
JP4711444B2 (ja) 改善されたしきい電圧およびフラットバンド電圧の安定性を有する相補型金属酸化膜半導体（ＣＭＯＳ）構造を形成する方法（高ｋ誘電体によるＣＭＯＳデバイス形成におけるしきい電圧制御を達成するためのバリア層の選択的実装）
US7884423B2 (en) Semiconductor device and fabrication method thereof
CN102148252B (zh) 装置和半导体元件的制作方法
JP4212435B2 (ja) 半導体装置およびその製造方法
US10373835B2 (en) Method of lateral oxidation of nFET and pFET high-K gate stacks
CN106847918B (zh) Ge场效应晶体管(FET)和制造方法
JP2006093670A (ja) 半導体装置およびその製造方法
US8962463B2 (en) Semiconductor device with dual work function gate stacks and method for fabricating the same
JP2005072405A (ja) 薄膜の形成方法および半導体装置の製造方法
JP2005328059A (ja) 高誘電率ゲート酸化物を有する電界効果トランジスタの閾値及びフラットバンド電圧安定化層
KR20050045737A (ko) 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
US20100109098A1 (en) Gate structure including modified high-k gate dielectric and metal gate interface
JP2012019016A (ja) 半導体装置及び半導体装置の製造方法
JP4855419B2 (ja) 半導体装置の製造方法
CN104733388A (zh) 高介电常数绝缘层金属栅半导体器件制造方法
CN104183474A (zh) 双层高k介质结构的制作方法
CN104681440A (zh) 一种半导体器件及其制备方法
JP2006059980A (ja) 半導体装置及びその製造方法
CN102064103A (zh) 高k栅介质层的制备方法
JP5238627B2 (ja) 半導体装置およびその製造方法
JP2011211133A (ja) 半導体装置及び半導体装置の製造方法
US8802575B2 (en) Method for forming the gate insulator of a MOS transistor
US9972621B1 (en) Fin structure in sublitho dimension for high performance CMOS application
CN102087966A (zh) 栅极再氧化方法及半导体结构的制造方法
JP2010206137A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141203

WD01 Invention patent application deemed withdrawn after publication