CN105280487A - 制备栅介质层的方法及半导体器件结构 - Google Patents

制备栅介质层的方法及半导体器件结构 Download PDF

Info

Publication number
CN105280487A
CN105280487A CN201510618401.8A CN201510618401A CN105280487A CN 105280487 A CN105280487 A CN 105280487A CN 201510618401 A CN201510618401 A CN 201510618401A CN 105280487 A CN105280487 A CN 105280487A
Authority
CN
China
Prior art keywords
film
silicon oxide
oxide film
hafnia
hafnium oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510618401.8A
Other languages
English (en)
Inventor
乔磊
王孝进
聂广宇
胡胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201510618401.8A priority Critical patent/CN105280487A/zh
Publication of CN105280487A publication Critical patent/CN105280487A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体器件制备领域,尤其涉及制备栅介质层的方法及半导体器件结构。通过在同一机台中先后进行氧化硅和氧化铪的制备,且均是使用臭氧气体进行制备,两个制程在一个方案中进行完成,减少了流程步骤的繁琐,且机台均是使用氧化铪生成机台,节约了成本。

Description

制备栅介质层的方法及半导体器件结构
技术领域
本发明涉及半导体器件制备领域,尤其涉及一种制备栅介质层的方法及半导体器件结构。
背景技术
目前,在现有基线的制程中,使用的是在常温下用等离子的方式,让氧气气体和单晶硅形成一层很薄的氧化硅层,鉴于光学和电学性能的要求,这层氧化硅层要求很薄但是相关的电性参数要求比较高。在制备这层二氧化硅的时候,由于需要给氧气加能,要是用等离子,因此需要使用单腔室高真空的机台,生产成本比较高,生产速度也不够快。且在生成氧化硅层和后续生成氧化铪层之间的间隔时间要求很短,并且需要对生成氧化硅的硅衬底进行清洗,因此对这个间隔时间控制要求比较高。
所以现在亟需一种新型的栅介质层的生成工艺。
发明内容
鉴于上述问题,本发明提供一种制备栅介质层的方法及半导体器件结构。
一种制备栅介质层的方法,其中,包括以下步骤:
在氧化铪生成腔室中通入臭氧于硅衬底上形成氧化硅薄膜;
于所述氧化铪生成腔室中通入臭氧和四甲胺基铪,以于所述氧化硅薄膜之上形成氧化铪薄膜;以及
基于所述氧化铪薄膜制备栅极结构,以将所述氧化铪薄膜作为所述栅极结构的栅介质层。
上述的方法,其中,所述方法还包括:
将氧气气体电离生成臭氧,将所述臭氧通入所述氧化铪生成腔室中,以于所述氧化铪生成腔室中的所述硅衬底上形成所述氧化铪薄膜。
上述的方法,其中,所述方法利用臭氧形成所述氧化硅薄膜。
上述的方法,其中,制备所述氧化硅薄膜时,所述氧化铪生成机台内温度为200-300℃。
上述的方法,其中,制备所述氧化硅薄膜的时间为25-35min。
一种半导体结构,其中,基于上述的方法制备所述半导体结构,所述半导体结构包括:
硅衬底;
氧化硅薄膜,所述氧化硅薄膜制备于所述硅衬底表面之上;
氧化铪薄膜,所述氧化铪薄膜制备于所述氧化硅薄膜之上;
其中,所述氧化硅薄膜和所述氧化铪薄膜均于同一氧化铪生成腔室制备形成。
综上所述,本发明提出的一种栅介质层制备方法及半导体器件结构,在同一机台中先后进行氧化硅和氧化铪的制备,且均是使用到臭氧气体进行制备,两个制程在一个方案中进行完成,减少了流程步骤的繁琐,且机台的均是使用氧化铪生成机台,节约了成本。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1是本发明流程示意图。
具体实施方式
为了使本发明的技术方案及优点更加易于理解,下面结合附图作进一步详细说明。应当说明,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
随着微电子技术的迅猛发展,集成电路的集成度不断增大,器件的尺寸不断缩小。当MOSFET尺寸缩小到0.1um以下时,栅氧化层的等效厚度需要小于3nm。如仍采用传统的二氧化硅作为栅氧化层介质,电子的直接隧穿效应和栅介质层所承受的电场将变得很大,由此引起栅介质的漏电流增大和可靠性下降等严重问题,阻碍MOS器件的进一步发展。因此,人们深入的研究了采用高介电常数材料,由于其具有较高的介电常数,使得我们可以在保持或增大栅极电容的同时,仍然确保介质层有足够的物理厚度来限制隧穿效应的影响,以降低由隧穿引起的漏电流。
二氧化铪薄膜因为具有较高的硬度,高的化学稳定性和优良的介电性能而倍受关注。特别是用作光学薄膜更具有硬度高、折射率高,高的强激光损伤阈值,在近紫外到中红外波段的良好透过性能等特点,在制备高性能器件和高能激光方面具有重要的应用。所以二氧化铪是目前最有希望替代二氧化硅的新型高k栅介质材料之一。
所以本发明是针对这样一种栅介质材料制备工艺的改进。
下面结合具体实施例进行说明
实施例一
如图1所示,本发明设计的一种氧化工艺,该氧化工艺包括有以下工艺步骤:
提供一硅衬底,将该硅衬底放置于一个氧化铪生成机台内,然后向该氧化铪生成机台内通入臭氧气体(O3),通过气相沉积法以在硅衬底的表面形成一层氧化硅薄膜层。在本发明中,臭氧气体是通过将氧气气体电离得到的,具体的电离过程跟现有技术类似,在此就不赘述。
具体的,在生成该氧化硅薄膜的过程中保持氧化铪生成机台的温度在200-300摄氏度,优选的为250摄氏度,保持大约25-35min的时间,优选的为30min。制备生成了初始氧化硅薄膜的硅衬底继续放置于氧化铪生成机台内,并向该氧化铪生成机台内继续充入臭氧气体和四甲胺基铪气体,然后在生成了初始氧化硅薄膜层的硅衬底上生成氧化铪薄膜,这种工艺行程制备出的氧化铪薄膜表面具有非常平整的表面形貌,没有任何空洞出现,且表面粗糙度小于0.3,显示了良好的热稳定性。基于氧化铪薄膜制备栅极结构,以将氧化铪薄膜作为栅极结构的栅介质层。
在本发明中制备氧化铪之前先制备生成一层氧化硅薄膜,因为氧化硅与硅之间的界面匹配几近完美,并且具有良好的机械、电学、介电质化学稳定性,可以作为工艺过程中光刻和刻蚀过程中的保护层或阻挡层。对于MOSFET器件,材料的介电常数最好是在几十到一百之间,介电常数值太大会产生边缘效应,也就是说,介质材料的物理厚度太大会引起工艺生产中光刻深度和布线时的爬坡等问题;k值太低,则体现不出高k栅介质的优越性。因此在各种研究之后认为,相对于多晶和非晶栅介质材料来说,非晶材料表现出各向同性的电学性质,不存在晶界,且易于制备等优点,决定了非晶材料是比较理想的高k栅介质材料。当研究一系列高介电系数材料中,选择氧化铪作为绝缘材料,主要是因为其可以直接沉积于硅上有优良的界面特性,且具有良好热稳定性与抗腐蚀性。此外,超薄的氧化铪薄膜具有很低的漏电流和超高稳定性,高介电系数,较宽的禁带宽度,高的折射率,较高的抗激光损伤阈值,并且在紫外到红外范围内透射率较高,可用于MOSFET元件且与多晶硅结合作为栅介电质层。
在本申请中,生成的氧化硅薄膜中主要的材质是二氧化硅,生成的氧化铪薄膜中的主要材质是二氧化铪。
实施例二
本发明还涉及一种半导体结构,该半导体结构包括有:
硅衬底,如同常规选择一样,该硅衬底可选用单晶硅衬底;
氧化硅薄膜,通过氧化反应生成于硅衬底的表面之上,如上述实施例中所述,通过臭氧气体或者氧气加能的工艺进行氧化硅薄膜的制备;
氧化铪薄膜,该氧化铪薄膜制备于氧化硅薄膜之上,同样,如上述实施例中所述,通过臭氧气体进行反应;
其中,在本发明中,氧化硅薄膜和氧化铪薄膜均在同一氧化铪生成腔室中制备形成的,这样的操作流程可以节省很多,且于同一腔室中制备形成的,节省了很多的机台,节约了成本。
进一步的,可基于氧化铪薄膜制备栅极结构,该氧化铪薄膜可作为上述栅极结构的栅介质层。
综上所示,上述的栅介质层制备的方法及半导体器件的结构中,可在同一机台中先后进行氧化硅薄膜和氧化铪薄膜的制备,且均可采用臭氧气体进行制备,即该两个制程可作为一个工艺流程进行,进而减少了流程步骤的繁琐,且机台的均是使用氧化铪生成机台,还能节约了成本,且使用臭氧气体与硅反应,同样是采用提高氧原子的活性方式来进行操作的。
通过说明和附图,给出了具体实施方式的特定结构的典型实施例,基于本发明精神,还可作其他的转换。尽管上述发明提出了现有的较佳实施例,然而,这些内容并不作为局限。
对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。

Claims (6)

1.一种制备栅介质层的方法,其特征在于,包括以下步骤:
在氧化铪生成腔室中通入臭氧于硅衬底上形成氧化硅薄膜;
于所述氧化铪生成腔室中通入臭氧和四甲胺基铪,以于所述氧化硅薄膜之上形成氧化铪薄膜;以及
基于所述氧化铪薄膜制备栅极结构,以将所述氧化铪薄膜作为所述栅极结构的栅介质层。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括:
将氧气气体电离生成臭氧,将所述臭氧通入所述氧化铪生成腔室中,以于所述氧化铪生成腔室中的所述硅衬底上形成所述氧化铪薄膜。
3.根据权利要求1或2所述的方法,其特征在于,所述方法利用臭氧形成所述氧化硅薄膜。
4.根据权利要求3所述的方法,其特征在于,制备所述氧化硅薄膜时,所述氧化铪生成机台内温度为200-300℃。
5.根据权利要求3所述的方法,其特征在于,制备所述氧化硅薄膜的时间为25-35min。
6.一种半导体结构,其特征在于,基于如权利要求1~5中任意一项所述的方法制备所述半导体结构,所述半导体结构包括:
硅衬底;
氧化硅薄膜,所述氧化硅薄膜制备于所述硅衬底表面之上;
氧化铪薄膜,所述氧化铪薄膜制备于所述氧化硅薄膜之上;
其中,所述氧化硅薄膜和所述氧化铪薄膜均于同一氧化铪生成腔室制备形成。
CN201510618401.8A 2015-09-24 2015-09-24 制备栅介质层的方法及半导体器件结构 Pending CN105280487A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510618401.8A CN105280487A (zh) 2015-09-24 2015-09-24 制备栅介质层的方法及半导体器件结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510618401.8A CN105280487A (zh) 2015-09-24 2015-09-24 制备栅介质层的方法及半导体器件结构

Publications (1)

Publication Number Publication Date
CN105280487A true CN105280487A (zh) 2016-01-27

Family

ID=55149304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510618401.8A Pending CN105280487A (zh) 2015-09-24 2015-09-24 制备栅介质层的方法及半导体器件结构

Country Status (1)

Country Link
CN (1) CN105280487A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505114A (zh) * 2002-11-01 2004-06-16 ���µ�����ҵ��ʽ���� 半导体器件的制造方法
US20080226820A1 (en) * 2007-03-16 2008-09-18 Haruhiko Furuya Formation of metal oxide film
CN104183474A (zh) * 2014-08-27 2014-12-03 上海华力微电子有限公司 双层高k介质结构的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505114A (zh) * 2002-11-01 2004-06-16 ���µ�����ҵ��ʽ���� 半导体器件的制造方法
US20080226820A1 (en) * 2007-03-16 2008-09-18 Haruhiko Furuya Formation of metal oxide film
CN104183474A (zh) * 2014-08-27 2014-12-03 上海华力微电子有限公司 双层高k介质结构的制作方法

Similar Documents

Publication Publication Date Title
CN102486999A (zh) 栅极氧化层的形成方法
CN102024848A (zh) 用于功率器件的沟槽结构及其制造方法
CN107170828A (zh) 一种铁电场效应晶体管及其制备方法
CN104347397B (zh) 注入增强型绝缘栅双极型晶体管的制造方法
KR100894764B1 (ko) 반도체 소자의 제조 방법
KR101587129B1 (ko) 양방향성 트랜지스터 및 그 제조방법
CN104599961A (zh) 一种降低氮氧化硅薄膜表面电荷的方法
CN109841581A (zh) 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
CN104037082A (zh) 用于沟槽功率绝缘栅场效应晶体管的自对准工艺方法
CN104064464A (zh) 晶体管及其形成方法
CN105280487A (zh) 制备栅介质层的方法及半导体器件结构
JPWO2012029709A1 (ja) 非晶質窒化珪素膜およびその製造方法
CN102376644A (zh) 半导体器件的制作方法
CN108807393A (zh) 存储器及其形成方法
CN103390559A (zh) 半导体器件的制造方法
CN102290344A (zh) 沟槽式mos管制作工艺
CN102468152B (zh) 栅介质层和晶体管的制作方法
CN105374684A (zh) Pmos结构及其形成方法
CN105405809A (zh) 一种快闪存储器的制造方法
CN110211875B (zh) 一种半导体器件的制造方法
CN103545209A (zh) 形成高k金属栅极器件的方法
CN104934325B (zh) 一种半导体器件的掺杂方法
CN102956456A (zh) 一种半导体器件的制造方法
CN103871860B (zh) 双层栅介质层结构及其制备方法
CN102332400B (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160127

RJ01 Rejection of invention patent application after publication