CN102332400B

CN102332400B - 半导体器件的形成方法

Info

Publication number: CN102332400B
Application number: CN201110213515.6A
Authority: CN
Inventors: 王硕; 许忠义
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2011-07-28
Filing date: 2011-07-28
Publication date: 2016-06-01
Anticipated expiration: 2031-07-28
Also published as: CN102332400A

Abstract

一种半导体器件的形成方法，包括：提供基底，所述基底内形成有沟槽；向所述沟槽内填充单晶硅或多晶硅，形成具有电极层的半导体器件；将所述具有电极层的半导体器件放置于炉管中进行退火处理。本发明实施例形成的半导体器件的电极层内没有空洞，所述半导体器件的性能更加稳定。

Description

半导体器件的形成方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件的形成方法。

背景技术

功率金属-氧化物-半导体场效应管(PowerMOSFET)结构由于功能上的特殊性，在非常广阔的领域有着广泛的应用，例如，磁盘驱动，汽车电子以及功率器件等等方面。

以UMOS晶体管为例，UMOS晶体管是一种栅极或者漏极形成为“U”沟槽结构的场效应管，采用UMOS的器件能够比通常应用NMOS的器件节约大约40％的空间。

现有技术中，功率半导体器件(UMOS晶体管)的形成方法包括：

请参考图1，提供半导体衬底100，所述半导体衬底100内形成有沟槽101；

请参考图2，在所述沟槽101内形成栅绝缘层103；

请参考图3，在所述沟槽101内形成位于所述栅绝缘层103表面的栅电极层105。

然而，随着半导体技术的发展，半导体集成度的进一步提高，采用现有技术形成的功率半导体器件的性能不够稳定。

更多的功率半导体器件的形成方法请参考申请号为“US20050568053”的美国专利。

发明内容

本发明解决的问题是提供一种性能更加稳定的半导体器件的形成方法。

为解决上述问题，本发明的实施例提供了一种半导体器件的形成方法，包括：

提供基底，所述基底内形成有沟槽；

向所述沟槽内填充单晶硅或多晶硅，形成具有电极层的半导体器件；

将所述具有电极层的半导体器件放置于炉管中进行退火处理。

可选地，所述具有电极层的半导体器件形成在晶圆上，所述放置于炉管中进行退火处理的晶圆的片数可以为单片或多片。

可选地，所述放置于炉管中进行退火处理的晶圆的片数为0～150片。

可选地，所述退火处理中通入的气体包括H₂，所述H₂的流量为2SLM-25SLM。

可选地，所述退火处理在大气压强下进行，所述退火处理的温度为700-900℃。

可选地，所述退火处理的时间为10-40min。

可选地，所述炉管至少包括主体装置、加热所述主体装置的加热装置、分别与所述主体装置相连的第一气路、第二气路和尾气处理装置。

可选地，所述第一气路中通入氢气；所述第二气路中通入氮气。

可选地，在进行退火处理前，还需要检测所述第一气路与所述炉管的主体装置的连接处是否有反应气体侧漏。

可选地，所述沟槽内还形成有绝缘层，所述电极层位于所述绝缘层表面。

与现有技术相比，本发明的实施例具有以下优点：

一方面，本发明的实施例中，将所述具有电极层的半导体器件放置于炉管内进行退火处理，退火过程中电极层中的硅原子进行移动并重新排列，消除了电极层中的空洞，增加了所述半导体器件的开启电压、饱和电流等，从而提高了所述半导体器件的稳定性能。

另一方面，所述具有电极层的半导体器件形成在晶圆上，所述炉管能够容纳的所述晶圆的片数较多，可以一次对多片所述晶圆进行退火处理，大大节省了工艺时间，提高了生产效率。

附图说明

图1～图3是现有技术的半导体器件的形成过程的剖面结构示意图；

图4是本发明实施例的半导体器件的形成方法的流程示意图；

图5～图7是本发明实施例的半导体器件的形成过程的剖面结构示意图。

具体实施方式

正如背景技术所述，现有技术形成的半导体器件的性能不够稳定。本发明实施例的发明人经过研究后发现，随着半导体器件的日益小型化，现有技术的沟槽具有更大的深宽比，所述深宽比大的沟槽在后续形成栅电极层时，极易形成空洞107(如图3所示)，所述空洞107的存在导致开启电压的降低、饱和电流降低等问题，有时为了消除空洞107，不得不去除部分包含有空洞的栅电极层，半导体器件的栅极深度方向的尺寸变短，严重影响半导体器件的性能。

本发明实施例的发明人经过进一步研究后发现，硅原子在H₂的作用下会重新排列，因此采用包含H₂的退火工艺，可以有效消除空洞107。然而，采用快速热退火设备或者外延设备进行退火工艺时，一次只能处理一片形成有所述半导体器件的晶圆，不利于提高生产效率。

经过进一步研究后，本发明实施例的发明人发现，可以采用容量较大的炉管来进行退火工艺，所述炉管内一次可以处理单片或多片的形成有所述半导体器件的晶圆，能够大大提高生产效率。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

图4示出了本发明实施例的半导体器件的形成方法的流程示意图，包括：

步骤S201，提供基底，所述基底内形成有沟槽；

步骤S203，向所述沟槽内填充单晶硅或多晶硅，形成具有电极层的半导体器件；

步骤S205，将所述具有电极层的半导体器件放置于炉管中进行退火处理。

图5～图7示出了本发明实施例的半导体器件的形成过程的剖面结构示意图。

请参考图5，提供基底300，所述基底300内形成有沟槽301。

所述基底300的材料可以为任何支持后续形成在沟槽301内的栅电极层的材料，例如硅衬底、绝缘体上硅(SOI)等。

所述沟槽301用于后续填充硅薄膜形成栅电极层。所述沟槽301的形成工艺为干法刻蚀。具体步骤为：在所述基底300表面形成光刻胶层(未图示)，所述光刻胶层具有与沟槽301的位置相对应的开口(未图示)；以所述光刻胶层为掩膜刻蚀所述基底300，形成沟槽301。所述沟槽301的深宽比较大，通常大于4∶1。

请参考图6，形成位于所述沟槽301内的栅绝缘层303；形成位于所述沟槽内、且位于所述栅绝缘层303表面的栅电极层305。

所述栅绝缘层303用于隔离所述基底300与栅电极层305。所述栅绝缘层303的形成工艺为沉积工艺，例如物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)等。在本发明的实施例中，所述栅绝缘层303的材料为氧化硅。

所述栅电极层305用于形成栅极，所述栅电极层305的形成工艺也为沉积工艺，例如物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)等。所述栅电极层305位于所述沟槽301内的栅绝缘层303表面，且与所述沟槽301的顶部、基底300表面齐平。在本发明的实施例中，所述栅电极层305的材料为多晶硅。

随着半导体器件的日益小型化，所述沟槽301(如图5所示)具有更大的深宽比，通常大于4∶1。深宽比大的沟槽301在后续沉积多晶硅薄膜形成栅电极层305时，多晶硅原子在沟槽301顶部的沉积速率更快。因此，在沉积过程中，所述多晶硅原子更易附着在沟槽301的顶部，而在沟槽301的内部形成空洞307。

所述空洞307的存在将会导致开启电压降低、饱和电流降低等问题，有时为了消除空洞307，不得不去除部分包含有空洞的栅电极层，半导体器件的栅极深度方向的尺寸变短，严重影响半导体器件的性能。

在上述步骤完成之后，形成了具有栅电极层305的半导体器件。

需要说明的是，在本发明的其他实施例中，也可以直接在所述沟槽301内填充单晶硅或多晶硅材料，形成电极层。

请参考图7，将所述具有栅电极层305的半导体器件放置于炉管(未图示)中进行退火处理。

所述炉管用于对所述具有栅电极层305的半导体器件进行退火处理，以消除形成在栅电极层305内的空洞307(如图6所示)。由于所述具有栅电极层305的半导体器件形成在晶圆上，因此，实际过程中是将包含有所述半导体器件的晶圆放置于炉管中进行退火处理。

所述炉管为中温炉管，所述中温炉管可以加热的温度区间为500～1000℃。所述炉管至少包括主体装置、加热所述主体装置的加热装置、分别与所述主体装置相连的第一气路、第二气路和尾气处理装置。所述主体装置用于容纳形成有半导体器件的晶圆；所述加热装置用于对所述炉管的主体装置进行加热，即用于对形成有半导体器件的晶圆进行退火处理；所述第一气路用于后续退火处理时向所述炉管的主体装置内通入反应气体，以消除半导体器件的各种缺陷；所述第二气路用于在退火处理以前，向所述炉管的主体装置内通入惰性气体，以避免半导体器件被氧化，影响半导体器件的性能；所述尾气处理装置用于燃烧多余的反应气体或后续生成的其他气体。

需要说明的是，为安全起见，防止所述反应气体发生侧漏以造成安全隐患，所述第一气路在向所述炉管的主体装置内通入反应气体时，还需要测量所述第一气路的各个环节，尤其是所述第一气路与所述炉管的主体装置的连接处是否有反应气体侧漏。

本发明实施例的发明人经过研究后发现，硅原子在H₂的作用下会重新排列，因此采用包含H₂的退火工艺，可以有效消除空洞307(如图6所示)。然而，采用快速热退火设备或者外延设备进行退火工艺时，一次只能处理一个半导体器件，不利于提高生产效率。

在本发明的实施例中，发明人采用容量较大的炉管来对包含有半导体器件的晶圆进行退火工艺，所述炉管内一次可以处理单片或多片的包含有半导体器件的晶圆，能够大大提高生产效率。具体的，本发明的实施例中，所述炉管的第一气路用于通入至少包括氢气的反应气体，所述氢气使得沟槽内的硅原子在所述反应气体的作用下重新排列，以消除沟槽内的空洞；所述炉管的第二气路用于通入氮气，防止半导体器件尤其是半导体器件中的栅电极层305被氧化。并且，由于所述炉管的第一气路中通入氢气，为安全起见，在进行退火处理前还需要检测所述第一气路的氢气是否发生泄漏。进一步的，处于环保和安全方面考虑，在所述炉管的尾气处理装置处还需要对多余的氢气进行燃烧处理。

另外，考虑到工艺的安全性，所述炉管内氢气的含量不宜过低或过高，通入的所述H₂的流量为2SLM-25SLM；所述炉管内的压强为大气压强，所述退火处理在大气压强下进行，所述退火处理的温度为700-900℃；所述退火处理的时间为10-40min；所述炉管内可以一次放入0～150片包含有所述半导体器件的晶圆，批量对所述0～150片所述包含有所述半导体器件的晶圆进行退火处理。

在本发明的实施例中，放置100片所述包含有所述半导体器件的晶圆于炉管内，进行退火处理。所述退火处理通入的H₂的流量为15SLM，所述退火处理的温度为800℃，所述退火处理的时间为30min。

在炉管中进行退火处理时，在H₂的作用下，多晶硅或者单晶硅中的硅原子的排列方式发生了变化，硅原子会产生移动，消除了所述栅电极层305内的空洞，形成了图7所示的半导体器件。

综上，一方面，本发明的实施例中，将所述具有电极层的半导体器件放置于炉管内进行退火处理，退火过程中电极层中的硅原子进行移动并重新排列，消除了电极层中的空洞，增加了所述半导体器件的开启电压、饱和电流等，从而提高了所述半导体器件的稳定性能。

另一方面，所述具有电极层的半导体器件形成在晶圆上，所述炉管能够容纳的晶圆的片数较多，可以一次对多片所述晶圆进行退火处理，大大节省了工艺时间，提高了生产效率。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种半导体器件的形成方法，其特征在于，包括：

提供基底，所述基底内形成有沟槽；

将所述具有电极层的半导体器件放置于炉管中进行退火处理；

其中，所述退火处理中通入的气体包括H₂，所述H₂的流量为2SLM-25SLM；所述退火处理在大气压强下进行，所述退火处理的温度为700-900℃；所述退火处理的时间为10-40min。

2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述具有电极层的半导体器件形成在晶圆上，所述放置于炉管中进行退火处理的晶圆的片数可以为单片或多片。

3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述放置于炉管中进行退火处理的晶圆的片数为0～150片。

4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述炉管至少包括主体装置、加热所述主体装置的加热装置、分别与所述主体装置相连的第一气路、第二气路和尾气处理装置。

5.如权利要求4所述的半导体器件的形成方法，其特征在于，所述第一气路中通入氢气；所述第二气路中通入氮气。

6.如权利要求4所述的半导体器件的形成方法，其特征在于，在进行退火处理前，还需要检测所述第一气路与所述炉管的主体装置的连接处是否有反应气体侧漏。

7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述沟槽内还形成有绝缘层，所述电极层位于所述绝缘层表面。