KR20120005385A - 반도체 발광소자 및 이의 제조방법 - Google Patents

반도체 발광소자 및 이의 제조방법 Download PDF

Info

Publication number
KR20120005385A
KR20120005385A KR20110066447A KR20110066447A KR20120005385A KR 20120005385 A KR20120005385 A KR 20120005385A KR 20110066447 A KR20110066447 A KR 20110066447A KR 20110066447 A KR20110066447 A KR 20110066447A KR 20120005385 A KR20120005385 A KR 20120005385A
Authority
KR
South Korea
Prior art keywords
layer
electrode
forming
semiconductor
electrode layer
Prior art date
Application number
KR20110066447A
Other languages
English (en)
Other versions
KR101252032B1 (ko
Inventor
양종인
김태형
이시혁
송상엽
손철수
김학환
이진현
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Publication of KR20120005385A publication Critical patent/KR20120005385A/ko
Application granted granted Critical
Publication of KR101252032B1 publication Critical patent/KR101252032B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

반도체 발광소자 및 그 제조방법이 개시된다. 개시된 반도체 발광소자는, 기판 상에 순차적으로 적층된 제1전극층, 절연층, 제2전극층, 제2반도체층, 활성층 및 제1반도체층, 상기 기판을 관통하여 상기 제1전극층과 전기적으로 연결된 제1콘택과, 상기 비도전성 기판, 상기 제1전극층 및 상기 절연층을 관통하여 상기 제2전극층과 통전하는 제2콘택;을 구비한다.
상기 제1전극층은 상기 제2전극층, 제2반도체층 및 활성층을 관통하는 콘택홀을 채워서 상기 제1반도체층과 전기적으로 연결되며, 상기 절연층은 상기 콘택홀의 내주를 감싸도록 형성되어 상기 제1전극층을 상기 제2전극층으로부터 절연한다.

Description

반도체 발광소자 및 이의 제조방법{Semiconductor light emitting device and method of manufacturing the same}
본 개시는 기판의 하부면에 반도체층 발광소자에 전류를 공급하는 전극이 형성된 발광소자 및 그 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)와 같은 발광소자는 일반적으로 p형 반도체 및 n형 반도체의 접합구조이다. 이러한 반도체 접합 발광소자는 반도체층과 연결된 전극의 위치에 따라서 수평형 및 수직형 구조로 구분될 수 있다.
수평형 발광소자는 발광면적의 일부를 제거하고 전극을 형성하므로 발광효율이 감소되며, 또한, 와이어 본딩을 필요로 하므로 발광소자로부터의 발열로 와이어가 단선될 수 있다.
반도체 발광소자는 일반적으로 하나의 반도체층 하부에 도전성 기판을 사용하고 다른 반도체층에 전극을 배치하여 와이어 본딩을 한다. 상기 전극은 전류 분산을 위해 어느 정도 크기를 필요로 하며, 이에 따라 광추출이 제한되고 상기 전극에 의한 광흡수로 발광효율이 감소될 수 있다. 또한, 상기 전극에 전류를 공급하기 위한 와이어 본딩을 필요로 한다.
반도체 구조물의 하부면에 p형 전극과 n형 전극이 위치하여 발광면적의 손실이 적으며, 와이어 본딩 없이 패키징이 가능한 반도체 발광소자와, 그 제조방법을 제공한다.
일 실시예에 따른 반도체 발광소자는,
기판 상에 순차적으로 적층된 제1전극층, 절연층, 제2전극층, 제2반도체층, 활성층 및 제1반도체층;
상기 기판을 관통하여 상기 제1전극층과 전기적으로 연결된 제1콘택과, 상기 기판, 상기 제1전극층 및 상기 절연층을 관통하여 상기 제2전극층과 통전하는 제2콘택;을 구비하며, 상기 제1전극층은 상기 제2전극층, 제2반도체층 및 활성층을 관통하는 콘택홀을 채워서 상기 제1반도체층과 전기적으로 연결되며, 상기 절연층은 상기 콘택홀의 내주를 감싸도록 형성되어 상기 제1전극층을 상기 제2전극층으로부터 절연한다.
상기 콘택홀은 복수이며, 각 콘택홀은 상기 제1전극층으로 채워질 수 있다.
상기 제2콘택의 외주에는 적어도 상기 제2콘택과 상기 제1전극층을 절연하는 절연층이 형성될 수 있다.
상기 제2전극층은 상기 활성층으로부터 발생한 광을 반사시키는 반사층일 수 있다.
상기 제2전극층은 Ag, Al, Pt, Ni, Pd, Ti, Au, Ir, W, Sn, 이들의 산화물 또는 이들의 혼합물로 구성된 그룹으로부터 선택된 적어도 어느 하나의 물질로 형성될 수 있다.
본 발명의 일 국면에 따르면, 상기 기판은 알루미나, 알루미늄 나이트라이드, 사파이어 중 어느 하나의 물질로 형성된 비도전성 기판이다.
본 발명의 다른 국면에 따르면, 상기 기판은 도전성 기판이며, 상기 제1콘택 및 상기 제2콘택이 형성된 관통홀의 내주와 그 표면에 절연층이 형성된다.
상기 도전성 기판은 Si, Ge, Al 포함 Si, GaN 중 선택된 어느 하나를 포함할 수 있다.
본 발명의 다른 실시예에 따른 반도체 발광소자는;
기판 상에 순차적으로 적층된 제1전극층, 제1절연층, 제2전극층, 제2반도체층, 활성층 및 제1반도체층;
상기 제1전극층의 일부 영역 상에 형성된 제1전극패드;
상기 제1전극층의 나머지 영역 상으로 형성된 제2절연층;
상기 제2전극층 상에서 상기 제2절연층 상으로 연장된 제2전극패드;
상기 기판을 관통하여 상기 제1전극패드와 전기적으로 연결된 제1콘택과, 상기 기판을 관통하여 상기 제2전극층과 통전하는 제2콘택;을 구비하며, 상기 제1전극층은 상기 제2전극층, 제2반도체층 및 활성층을 관통하는 콘택홀을 채워서 상기 제1반도체층과 전기적으로 연결되며, 상기 제1절연층은 상기 콘택홀의 내주를 감싸도록 형성되어 상기 제1전극층을 상기 제2전극층으로부터 절연한다.
본 발명의 또 다른 실시예에 따른 반도체 발광소자의 제조방법은:
제1기판 상에 제1반도체층, 활성층, 제2반도체층을 순차적으로 형성하는 단계;
상기 제2반도체층으로부터 상기 제1반도체층을 노출하는 콘택홀을 형성하고, 상기 콘택홀에 상기 제1반도체층과 연결되게 콘택층을 형성하는 단계;
상기 제2반도체층 상으로 상기 콘택홀을 둘러싸는 제2전극층을 형성하는 단계;
상기 제2전극층 상으로 제1절연층을 형성하는 단계;
상기 제1절연층 상으로 상기 콘택층과 연결된 제1전극층을 형성하는 단계;
제2기판을 상기 제1전극층 상에 접합하고, 상기 제1기판을 제거하는 단계;
상기 제2기판의 노출면으로부터 상기 제1전극층과 연결되는 제1관통홀과, 상기 제2전극층과 연결되는 제2관통홀을 형성하는 단계; 및
상기 제1관통홀과 상기 제2관통홀을 각각 메탈로 채워서 상기 제1전극층과 상기 제2전극층에 각각 연결되는 제1콘택 및 제2콘택을 형성하는 단계;를 포함한다.
상기 콘택홀 형성단계는, 상기 콘택홀을 덮는 제2절연층을 형성하는 단계;
상기 콘택홀의 바닥의 상기 제2절연층을 식각하여 상기 제1반도체층을 노출시키는 단계;를 더 포함하며, 상기 콘택층 형성단계는 상기 노출된 제1반도체층 상으로 상기 콘택층을 형성하는 단계일 수 있다.
상기 콘택홀 및 상기 콘택층 형성단계는, 복수의 콘택홀과 복수의 콘택층을 형성하는 단계일 수 있다.
상기 제2전극층 형성 단계는,
상기 제2반도체층 상으로 제3절연층을 형성하는 단계;
상기 콘택홀을 둘러싸는 제3절연층을 제거하여 상기 제2반도체층을 노출하는 단계; 및
상기 노출된 제2반도체층 상으로 상기 제2전극층을 형성하는 단계;를 포함할 수 있다.
상기 제1전극층 형성 단계는,
상기 콘택층을 노출하도록 상기 제1절연층을 식각하는 단계; 및
상기 노출된 콘택층을 덮도록 상기 제1전극층을 형성하는 단계;를 포함할 수 있다.
상기 제2관통홀을 형성하는 단계는,
상기 제2관통홀의 내주에 제4절연층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 발광소자의 제조방법은:
제1기판 상에 제1반도체층, 활성층, 제2반도체층을 순차적으로 적층하는 단계;
상기 제2반도체층으로부터 상기 제1반도체층을 노출하는 콘택홀을 형성하고, 상기 콘택홀에 상기 제1반도체층과 연결되게 콘택층을 형성하는 단계;
상기 제2반도체층 상으로 상기 콘택홀을 둘러싸는 제2전극층을 형성하는 단계;
상기 제2전극층 상으로 제1절연층을 형성하는 단계;
상기 제1절연층 상으로 상기 콘택층과 연결된 제1전극층을 형성하는 단계;
제2기판에 상기 제1전극층과 연결되는 제1관통홀과, 상기 제2전극층과 연결되는 제2관통홀을 형성하는 단계;
상기 제1관통홀과 상기 제2관통홀을 각각 메탈로 채워서 상기 제1전극층과 상기 제2전극층에 각각 연결되는 제1콘택 및 제2콘택을 형성하는 단계;
상기 제1전극층의 노출된 표면으로부터 상기 제1전극층으로부터 절연되며, 상기 제2전극층에 연결되는 제3콘택을 형성하는 단계;
상기 제3콘택과 상기 제2콘택이 접촉하도록 상기 제2기판을 상기 제1전극층 상에 접합하는 단계; 및
상기 제1기판을 제거하는 단계;를 포함한다.
본 발명의 또 다른 실시예에 따른 반도체 발광소자의 제조방법은:
제1기판 상에 제1반도체층, 활성층, 제2반도체층, 제2전극층을 순차적으로 형성하는 단계;
상기 제2전극층으로부터 상기 제1반도체층을 노출하는 콘택홀을 형성하는 단계;
상기 제2전극층 상으로 상기 콘택홀의 내주를 덮는 제1절연층을 형성하는 단계;
상기 콘택홀의 바닥을 식각하여 상기 제1반도체층을 노출시키는 단계;
상기 제1절연층 상으로 노출된 제1반도체층과 접촉하는 제1전극층을 형성하는 단계;
제2기판을 상기 제1전극층 상에 접합하고, 상기 제1기판을 제거하는 단계;
상기 제2 기판의 노출면으로부터 상기 제1전극층과 연결되는 제1관통홀과, 상기 제2전극층과 연결되는 제2관통홀을 형성하는 단계; 및
상기 제1관통홀과 상기 제2관통홀 각각 메탈로 채워서 상기 제1전극층과 상기 제2전극층에 각각 연결되는 제1콘택 및 제2콘택을 형성하는 단계;를 포함한다.
본 발명의 또 다른 실시예에 따른 반도체 발광소자의 제조방법은, 제1기판 상에 제1반도체층, 활성층, 제2반도체층을 순차적으로 형성하는 단계;
상기 제2반도체층으로부터 상기 제1반도체층을 노출하는 콘택홀을 형성하고, 상기 콘택홀에 상기 제1반도체층과 연결되게 콘택층을 형성하는 단계;
상기 제2반도체층 상으로 상기 콘택홀을 둘러싸는 제2전극층을 형성하는 단계;
상기 제2전극층 상으로 제1절연층을 형성하는 단계;
상기 제1절연층 상으로 상기 제2전극층의 제1영역을 제외한 제2영역에서 상기 콘택층과 연결된 제1전극층을 형성하는 단계;
상기 제1전극층을 덮는 제2절연층을 형성하는 단계;
상기 제1영역의 상기 제2전극층과 연결되는 제2전극패드를 상기 제2절연층 상으로 연장하여 형성하는 단계;
상기 제2영역에서 상기 제2전극패드와 이격되게 상기 제1전극층과 연결되는 제1전극패드를 형성하는 단계;
제2기판에 서로 이격된 관통홀을 메탈로 채워서 제1콘택 및 제2콘택을 형성하는 단계;
상기 제2기판을 상기 제1콘택 및 상기 제2콘택이 각각 상기 제1전극패드 및 상기 제2전극패드와 접합하는 단계;를 포함한다.
본 발명의 또 다른 실시예에 따른 반도체 발광소자의 제조방법은:
제1기판 상에 제1반도체층, 활성층, 제2반도체층, 제2전극층을 순차적으로 형성하는 단계;
상기 제2전극층으로부터 상기 제1반도체층을 노출하는 콘택홀을 형성하는 단계;
상기 제2전극층 상으로 상기 콘택홀의 내주를 덮는 제1절연층을 형성하는 단계;
상기 콘택홀의 바닥의 상기 제1절연층을 식각하여 상기 제1반도체층을 노출시키는 단계;
상기 제1절연층 상으로 상기 제2전극층의 제1영역을 제외한 제2영역에서 상기 콘택층과 연결된 제1전극층을 형성하는 단계;
상기 제1전극층을 덮는 제2절연층을 형성하는 단계;
상기 제1영역의 상기 제2전극층과 연결되는 제2전극패드를 상기 제2절연층 상으로 연장하여 형성하는 단계;
상기 제2영역에서 상기 제2전극패드와 이격되게 상기 제1전극층과 연결되는 제1전극패드를 형성하는 단계;
제2기판에 서로 이격된 관통홀을 메탈로 채워서 제1콘택 및 제2콘택을 형성하는 단계;
상기 제2기판을 상기 제1콘택 및 상기 제2콘택이 각각 상기 제1전극패드 및 상기 제2전극패드와 연결되게 접합하는 단계;를 포함한다.
본 발명의 또 다른 실시예에 따른 반도체 발광소자는:
제1 반도체층, 활성층, 및 제2 반도체층을 포함하는 반도체 구조물;
상기 제2 반도체층 상에 마련된 것으로, 상기 제1 반도체층 및 상기 제2 반도체층 각각에 전기적으로 연결되는 제1전극층 및 제2전극층;
상기 반도체 구조물의 상면에서 상기 제1전극층 및 상기 제2전극층을 절연하는 절연층;
상기 제1전극층 상에 마련된 제1 전극패드와, 상기 제2전극층 상의 제2 전극패드를 포함하는 도금 전극층; 및
상기 제1 전극패드와 상기 제2 전극패드 사이에 마련된 절연 격벽;을 포함한다.
상기 제1전극층은 상기 제2 반도체층에서 상기 제1 반도체층까지 형성된 적어도 하나의 콘택홀을 통하여 상기 제1 반도체층에 전기적으로 연결도록 상기 적어도 하나의 콘택홀의 상부를 덮는다.
상기 절연층은 연장되어서 상기 적어도 하나의 콘택홀의 측벽에 형성되어서 상기 제1전극층이 상기 제2 반도체층과 절연한다.
상기 반도체 구조물은 소정 기판 상에 적층하여 형성된 질화갈륨계 발광 다이오드에서 상기 기판이 제거된 것이다.
본 발명의 또 다른 실시예에 따른 반도체 발광소자는:
제1 반도체층, 활성층 및 제2 반도체층을 포함하는 반도체 구조물;
상기 제2 반도체층 상에 마련된 것으로, 상기 제1 반도체층 및 상기 제2 반도체층 각각에 전기적으로 연결되는 제1전극층 및 제2전극층;
상기 반도체 구조물의 상면에서 상기 제1전극층 및 상기 제2전극층을 절연하는 제1절연층;
상기 제1절연층, 상기 제1전극층 및 상기 제2전극층을 덮으며, 상기 제2전극층의 일부인 제1영역과 상기 제1전극층의 일부인 제2영역을 노출시키는 제2절연층;
상기 제2영역에서 상기 제1전극층과 연결된 제1금속층;
상기 제1영역에서 상기 제2전극층과 연결된 제2금속층;
상기 제1금속층 상에 마련된 제1 전극패드와, 상기 제2금속층 상의 제2 전극패드를 포함하는 도금 전극층; 및
상기 제1 전극패드와 상기 제2 전극패드 사이에 마련된 절연 격벽;을 포함한다.
본 발명의 또 다른 실시예에 따른 반도체 발광소자의 제조방법은:
기판 상에 제1 반도체층, 활성층, 및 제2 반도체층을 적층하여 반도체 구조물을 형성하는 단계;
상기 반도체 구조물의 상면에 상기 제1 반도체층 및 제2 반도체층에 각각 전기적으로 연결되는 제1전극층 및 제2전극층을 형성하는 단계;
상기 제1전극층이 위치한 영역 및 상기 제2전극층이 위치한 영역의 일부를 노출시키는 절연층을 도포하는 단계;
상기 제1전극층이 노출된 제1 전극 영역과 상기 제2전극층이 노출된 제2 전극 영역에 도금하여 제1 전극패드 및 제2 전극패드를 형성하는 단계;
상기 제1 전극패드 및 상기 제2 전극패드 사이의 경계 영역에 절연물질을 충전하여 절연 격벽을 형성하는 단계; 및
상기 기판을 제거하는 단계;를 포함한다.
상기 제1전극층 및 제2전극층을 형성하는 단계는,
상기 제2 반도체층에서 상기 제1 반도체층까지 적어도 하나의 콘택홀을 형성하는 단계;
상기 제2 반도체층 및 상기 적어도 하나의 콘택홀에 보호층을 형성하는 단계;
상기 적어도 하나의 콘택홀의 바닥에 위치한 보호층을 제거하여 상기 제1 반도체층을 노출하는 단계;
상기 제1 반도체층의 노출된 영역에 제1전극층을 형성하는 단계;
상기 제2 반도체층의 상기 제1전극층을 둘러싼 영역을 제외한 나머지 영역의 보호층을 제거하는 단계; 및
상기 제2 반도체층의 상기 보호층이 제거되어 노출된 영역에 제2전극층을 형성하는 단계;를 포함할 수 잇다.
상기 절연층을 도포하는 단계는,
상기 제1전극층, 상기 제2전극층, 및 상기 반도체 구조물의 상면 전역에 절연층을 도포하는 단계; 및
상기 절연층 중 상기 제1전극층 및 상기 제2전극층이 위치한 영역의 일부를 제거하는 단계;를 포함할 수 있다.
상기 제1 전극패드 및 제2 전극패드를 형성하는 단계는,
상기 제1 전극 영역과 상기 제2 전극 영역 사이의 경계 영역에 포토레지스트를 형성하는 단계;
상기 포토레지스트를 사이에 두고 도금하여 상기 제1 전극패드 및 상기 제2 전극패드를 형성하는 단계; 및
상기 포토레지스트를 제거하는 단계;를 포함할 수 있다.
상기 제1 전극패드 및 제2 전극패드를 형성하는 단계는 상기 제1 전극 영역과 상기 제2 전극 영역에 도금을 위한 시드층을 형성하는 단계를 더 포함할 수 있다.
상기 제1 전극, 제2 전극 및 상기 절연 격벽의 상면을 평탄화하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 발광소자의 제조방법은:
기판 상에 제1 반도체층, 활성층, 및 제2 반도체층을 적층하여 반도체 구조물을 형성하는 단계;
상기 반도체 구조물의 상면에 상기 제1 반도체층 및 제2 반도체층에 각각 전기적으로 연결되는 제1전극층 및 제2전극층을 형성하는 단계;
상기 제1전극층이 위치한 영역 및 상기 제2전극층이 위치한 영역의 일부를 노출시키는 제1절연층을 형성하는 단계;
상기 제1절연층, 상기 제1전극층 및 상기 제2전극층을 덮는 제2절연층을 형성하는 단계;
상기 제2절연층을 식각하여 상기 제1전극층의 일부인 제1영역과, 상기 제2전극층의 제2영역을 노출시키는 제2절연층을 형성하는 단계;
상기 제1영역 및 상기 제2영역에 각각 제1금속층과 제2금속층을 형성하는 단계;
상기 제1금속층과 상기 제2금속층 상에 도금하여 각각 제1 전극패드 및 제2 전극패드를 형성하는 단계;
상기 제1 전극패드 및 상기 제2 전극패드 사이의 경계 영역에 절연물질을 충전하여 절연 격벽을 형성하는 단계; 및
상기 기판을 제거하는 단계;를 포함한다.
개시된 실시예들에 의한 반도체 발광소자 및 제조방법은 발광구조물의 하부면으로부터 n형 반도체 및 p형 반도체로 전류를 공급하므로, 광추출 효율이 향상되며, 와이어 본딩없이 직접 다이본딩이 가능하므로, 신뢰성이 향상된 반도체 발광소자를 제공한다.
또한, 제2전극층과 연결되는 면적을 증가시켜서 콘택이 형성된 별도의 기판과의 전기적 연결이 용이해진다.
또한, 다른 실시예에 따르면, 도금공정을 이용하여 형성된 두터운 금속층을 지지기판으로 사용함으로써, 대량생산, 대면적화가 용이하면서, 제조비용을 저감시킬 수 있다.
도 1a는 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이며, 도 1b는 도 1의 변형예인 단면도이다.
도 2는 도 1a의 Ⅱ-Ⅱ'선단면도이다.
도 3a 내지 도 3j는 본 발명의 다른 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위한 단면도이다.
도 4a 내지 도 4c는 본 발명의 또 다른 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위한 단면도이다.
도 5는 다른 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 6a 내지 도 6g는 본 발명의 다른 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위한 도면이다.
도 7a 내지 도 7c는 본 발명의 또 다른 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위한 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 9a 내지 도 9l은 본 발명의 다른 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위해 순차적으로 도시한 공정단면도이다.
도 10a 내지 도 10d는 본 발명의 다른 실시예에 따른 반도체 발광소자의 제조 공정의 단계에서 전극 패턴의 일예를 도시한 평면도이다.
도 11은 본 발명의 다른 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 12a 내지 도 12g는 본 발명의 또 다른 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위해 순차적으로 도시한 공정단면도이다.
도 13a 내지 도 13c는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조 공정의 단계에서 전극 패턴의 일예를 도시한 평면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 발광소자 및 그 제조방법을 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 명세서를 통하여 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 1a는 본 발명의 일 실시예에 따른 반도체 발광소자(100)의 개략적인 단면도이며, 도 2는 도 1의 Ⅱ-Ⅱ' 선단면도이다. 도 1b는 도 1a의 변형예이다.
도 1a 및 도 2를 참조하면, 본 실시예의 반도체 발광소자(100)는 반도체 구조물(110)과, 반도체 구조물(110)의 일면에 마련된 전극 구조물과 전극구조물을 지지하는 기판을 포함한다.
반도체 구조물(110)은 미도시된 기판, 예컨대 사파이어 기판 상에 결정성장하여 순차적으로 형성된 제1 반도체층(111), 활성층(112), 제2 반도체층(113)을 포함한다. 사파이어 기판은 제조공정에서 제거될 수도 있으며, 도 1a에는 편의상 도시되지 않았다.
반도체 구조물(110)은 예를 들어, GaN, InN, AlN 등과 같은 III-V족 반도체로 형성되며, 사파이어 기판은 이들 질화물 반도체와의 격자구조가 유사하여 결정성장을 위한 기판으로 사용된다. 제1 반도체층(111)은 n형 도전성을 가질 수 있으며, 제2 반도체층(113)은 p형 도전성을 가질 수 있다. 제1 반도체층(111)이 p형 도전성을 가지며, 제2 반도체층(113)이 n형 도전성을 가질 수도 있다.
제1 반도체층(111)과 제2 반도체층(113) 사이에는 활성층(112)이 위치한다. 활성층(112)은 예를 들어, 다중양자우물구조로 형성될 수 있다. 다중양자우물구조는 다수의 양자 우물층과 이들 사이에 형성된 다수의 양자 장벽층으로 이루어진다. 구체적인 예로서, 반도체 구조물(110)이 질화갈륨계 발광 다이오드인 경우, 제1 반도체층(111)은 n형 불순물 도핑된 GaN으로 형성되고, 제2 반도체층(113)은 p형 불순물 도핑된 GaN으로 형성되며, 활성층(112)은 InGaN로 이루어진 다중 우물층과 GaN로 이루어진 양자 장벽층들이 교번적으로 적층되어 형성될 수 있다. 제1 반도체층(111)과 제2 반도체층(113)을 통해 주입된 전자 및 정공은 활성층(112)에서 결합하여 광(L)을 방출한다. 방출된 광(L)은 반도체 구조물(110)의 제1 반도체층(111)을 통해 방출된다.
제2 반도체층(113)의 하부에는 제2전극층(120), 절연층(130), 제1전극층(140) 및 비도전성 기판(150)이 순차적으로 배치된다. 제1전극층(140)은 그 일부 영역이 절연층(130), 제2전극층(120), 제2 반도체층(113) 및 활성층(112)을 관통하고, 제1 반도체층(111)의 일정 영역까지 관통한 콘택홀(180)을 통해 연장되어 제1반도체층(111)과 접촉한다. 콘택홀(180)은 도 2에서 보듯이 복수로 형성될 수 있다. 복수의 콘택홀(180)을 채운 제1전극층(140)은 전류를 제1 반도체층(111)에 빠르게 확산시켜서 공급할 수 있다.
콘택홀(180)은 전류 확산 및 광 추출을 고려하여 매트릭스로 배열될 수 있다. 메트릭스 배열은 도 2 또는 도 10a에서 보는 바와 같이 가로 세로 중 적어도 일방향으로 등간격을 가진 배열일 수 있다. 필요에 따라서는 간격이 서로 다른 랜덤 분포를 가질 수도 있다.
콘택홀(180)의 크기(직경)는 0.1 ~ 500μm로 형성될 수 있으며 바람직하게는 5 ~ 300μm 일 수 있다. 본 실시예에서는 30 ~ 100μm의 콘택홀을 사용하였다.
콘택홀(180)의 제1반도층(111)과 접촉하는 부분의 면적은 콘택홀을 포함한 제1반도체층(111)의 면적의 0.01% ~ 30%일 수 있으며, 바람직하게는 0.9% ~ 10.4%이며, 더욱 바람직하게는 대략 2.6%이다. 콘택홀(180)의 면적이 0.01% 보다 작은 경우, 동작 전압의 증가로 인하여 광효율이 감소하고 소비전력이 커질 수 있다. 반대로 콘택홀(180)의 면적이 30% 보다 클 경우, 상대적으로 발광 유효 면적이 줄어 든다. 본 실시예에서는 가로 세로 각각 1100μm크기의 정사각형 칩을 사용하였으며 제1반도층(111)과 접촉하는 콘택홀(180)의 면적이 각각 11300μm2(칩면적 대비 0.9%), 31400μm2(칩면적 대비 2.6%), 126000μm2(칩면적 대비(10.4%)인 경우의 3종류의 발광소자의 광효율을 비교하였다. 광효율은 콘택홀의 면적이 31400μm2(칩면적 대비 2.6%)인 칩이 가장 좋았으며 나머지 두개의 샘플은 10%정도 광 효율이 감소 하였다.
콘택홀(180)의 바닥의 평면(제1반도층(111))에 대한 홀의 측면 경사각(α)은 0도 보다는 크고 90도 보다는 작게 형성된다. 바람직하게는 30 ~ 60도 정도가 좋다. 경사각이 90도 이상이면 경사면에 콘택홀(180) 상에 절연막(130)의 형성이 어려울 수 있으며, 제1전극층(140)의 공정이 어려울 수 있다. 콘택홀(180)의 경사면은 광 추출 효율의 향상을 위해 계단 형상으로 형성 될 수도 있으며, 경사면에 요철이 형성 될 수도 있다. 또한 경사면 상의 일부 또는 전면에 반사 물질을 코팅 할 수도 있다. 반사 물질로는 Ag, Al, Pt, Ni, Pd, Ti, Au, Ir, W, Sn, 이들의 산화물, 또는 이들의 혼합물 중 적어도 하나를 포함해서 형성될 수 있으며 단층 혹은 복수의 층으로 형성 될 수 있다. 반사물질은 빛의 외부 추출을 향상시킨다.
제1전극층(140) 및 제2전극층(120) 사이에는 제1전극층(140)이 제1 반도체층(111)을 제외한 다른 층과는 전기적으로 절연시키기 위한 절연층(130)이 형성되어 있다. 절연층(130)은 제1전극층(140)과 제2전극층(120)의 사이뿐만 아니라 콘택홀(180)에 의해 노출되는 제2전극층(120), 제2 반도체층(113) 및 활성층(112)의 측면들과 제1전극층(140) 사이에도 형성된다. 또한, 콘택홀(180)이 관통한 제1 반도체층(111)의 일정 영역의 측면에도 절연층(130)이 형성될 수 있다.
제2전극층(120)은 제2 반도체층(113)과 접촉되게 형성된다. 제2전극층(120)이 제2 반도체층(113)과 전기적으로 접촉하기 때문에 제2 반도체층(113)과의 접촉 저항을 최소화하면서도 활성층(112)에서 생성된 광을 반사시켜 외부로 향하게 하여 발광 효율을 높일 수 있는 반사기능을 가지는 물질로 형성된다. 제2전극층(120)은 Ag, Al, Pt, Ni, Pd, Ti, Au, Ir, W, Sn, 이들의 산화물 또는 이들의 혼합물로 구성된 물질을 적어도 하나 포함해서 형성될 수 있으며 단층 혹은 복수의 층으로 형성 될 수 있다. 각 층의 두께는 각각 0.1 ~ 5000nm로 형성될 수 있다. 바람직하게는 2 ~ 2000nm이다. 본 실시예에서는 제2전극층(120)은 Ag/Ni/Ti/TiN의 4층 구조를 사용하였으며 각각은 150nm/50nm/50nm/400nm의 두께로 증착하였다. 제2전극층(120)의 Ag(150nm)층의 두께는 40nm 보다 얇으면 반사도가 떨어져 광출력이 감소하며 150nm 보다 두꺼우면 재료비 및 공정시간이 증가하므로 100 ~ 150nm범위가 적절하다. 제2전극층(120) 형성후 오믹콘택 형성을 위해 열처리를 행한다. 본 실시예에서는 열처리로 RTA법을 사용하여 350℃에서 60초간 실시하여 양호한 오믹 특성을 얻었다. 열처리의 온도 및 시간은 오믹 전극의 재료에 따라 다르지만 300 ~ 800℃에서 5 ~ 5000초정도 행해질 수 있다. 적절하게는 300 ~ 600℃에서 30 ~ 180초가 좋다.
비도전성 기판(150)에는 제1전극층(140)에 전류를 공급하는 제1콘택(153)이 채워진 제1 관통홀(151)과, 제2전극층(120)에 전류를 공급하는 제2콘택(154)이 채워진 제2 관통홀(152)이 형성되어 있다. 제2 관통홀(152)은 연장되어서 제1전극층(140)을 관통한다. 제2 관통홀(152)의 내주에는 제2콘택(154)을 제1전극층(140)과 전기적으로 분리시키는 절연층(156)이 더 형성된다. 제1콘택 (153)은 비도전성기판(150)을 관통하여 제1전극층(140)에 전기적으로 접속된다. 제2콘택(154)은 비도전성기판(150), 제1전극층(140) 및 절연층(130)을 관통하여 제2전극층(120)에 전기적으로 접속된다.
비도전성 기판(150)은 질화물계(GaN, AlN, AlGaN, InGaN 등), 알루미늄 산화물계(사파이어, 알루미나 등), 다이아몬드, 실리콘계(Si 등), Ga산화물계(Ga2O3, LiGaO2 등), Zn산화물계(ZnO 등), 세라믹, 폴리머 중 어느 하나의 물질을 포함할 수 있다.
상기 실시예에서는 비도전성 기판(150)에 제1콘택(153) 및 제2콘택(154)이 형성되는 것을 기재하고 있지만, 본 발명은 반드시 이에 한정되는 것은 아니다. 예컨대, 도전성 기판(도 4b 참조)에 관통홀을 형성하고 관통홀의 내주 및 도전성 기판의 표면에 절연층(도 4b의 460)을 형성하고, 그 내부에 메탈을 채워서 제1콘택(도 4b의 452)과 제2콘택(도 4b의 454)을 형성한 구조를 가질 수도 있으며, 이에 대한 상세한 구조는 후술되는 도 4a-4c의 실시예를 참조한다. 도전성 기판은 Si계, Ge계, 알루미늄 포함 Si 물질계, 질화물계(GaN 등)로 형성될 수 있다.
본 발명의 실시예에 따른 반도체 발광소자는 전술한 바와 같이, 제1 반도체층과 제2 반도체층에 연결된 전극을 발광소자의 하부면에 형성함으로써, 발광면적의 손실이 감소되게 전극을 형성하므로 발광효율을 극대화할 수 있다. 또한, 전극이 발광소자의 비도전성 기판의 하부면에 형성되므로, 와이어 본딩없이 직접 패키지 다이본딩을 할 수 있다.
도 1b는 도 1a의 변형예인 발광소자(100')를 개략적으로 도시한 단면도이며, 도 1a의 구성요소와 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 1b를 참조하면, 발광소자(100')는 반도체 구조물(110)의 제1 반도체층(111) 상에 사파이어 기판(102)이 배치된다. 사파이어 기판(102)은 반도체 구조물(110)의 성장 기판이다. 사파이어 기판(102)의 표면에는 요철부가 형성될 수 있다. 요철부는 발광소자(100')의 광추출 효율을 증가시킬 수 있다. 발광소자(100')의 다른 구성요소는 발광소자(100)와 실질적으로 동일하므로, 상세한 설명은 생략한다.
도 3a 내지 도 3j는 본 발명의 다른 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위한 단면도이다. 도 3a 내지 도 3j는 설명의 편의를 위하여 하나의 발광소자를 제조하는 공정을 도시하였으나, 실제로는 복수의 발광소자를 웨이퍼 상에 일체로 형성한 후 각각 절단하여 개별 발광소자로 하거나, 복수의 발광소자를 일체로 형성한 발광소자를 제조할 수 있다.
도 3a를 참조하면, 기판(202)의 상면에 제1 반도체층(211), 활성층(212) 및 제2 반도체층(213)을 순차적으로 결정성장시켜 반도체 구조물(210)을 형성한다.
기판(202)은 결정성장시키고자 하는 반도체에 적합한 것을 선택할 수 있다. 예를 들어, 질화물 반도체 단결정을 성장시키는 경우, 기판(202)은 사파이어 기판, ZnO 기판, GaN 기판, SiC 기판, AlN 기판 등에서 선택할 수 있다.
기판(202)은 사이즈에 따라 대략 300 ~ 1200μm의 두께를 가진다. 기판(202)은 상면에 결정 성장 시키는 물질의 종류(열팽창 계수 차)에 따라 기판(202)의 표면 또는 배면에 여러 형태의 패턴을 형성 할 수도 있다. 상기 패턴들은 결정 성장시의 결정 결함을 줄이는 역할도 하고 동시에 열 팽창 등에 의한 스트레스 완화의 역할도 한다. 상기 패턴들에 의해 광의 외부 추출 효율을 증가시키는 역할도 할 수 있다. 패턴의 형상들은 평면상으로 원형 또는 다각형(삼각형, 사각형, 오각형, 육각형, 팔각형등)으로 형성될 수 있고 단면 형상으로는 반구형, 원뿔, 또는 다각형(삼각형, 사다리꼴등의 사각형, 오각형, 육각형 등) 등으로 형성 될 수 있다. 기판(202)은 결정 성장 후에 레이저빔 또는 화학적 에칭등에 의해 전체 또는 일부가 제거 될 수도 있고 또는 두께를 50 ~ 300μm정도로 얇게 할 수도 있으며, 표면에 요철 패턴을 형성 할 수도 있다.
도 3a에는 도시되지 않았지만, 기판(202)과 제1 반도체층(211)의 사이에는 버퍼층(미도시)이 더 형성될 수 있다. 버퍼층은 성장된 제1 반도체층(211)과 기판(202)의 격자정합을 향상시키기 위한 층으로, 예를 들어, 질화물 반도체 단결정을 성장시키는 경우, SiC, 질화물(GaN, AlGaN, InGaN, InN, AlInGaN 등), Zn산화물, Si산화물 또는 이들의 조합으로 이루어진 물질 중 하나를 포함하여 형성될 수 있다.
버퍼층은 400 ~ 800℃에서 2 ~ 800nm두께로 단일층 혹은 다층으로 형성할 수 있으며 비정질 또는 다결정 또는 이들의 혼합물로 형성된다. 버퍼층의 상면에는 단결정의 반도체층이 형성된다. 예들 들어 500 ~ 600℃에서 비정질 또는 다결정의 혼합물 GaN버퍼층을 형성하고 그 다음에 1000 ~ 1200℃에서 단결정의 GaN층을 형성한다. 이 과정에서 상기 비정질 또는 다결정의 혼합물 GaN버퍼층의 적어도 일부가 단결정화 된다.반도체 구조물(210)은 예를 들어, GaN, InN, AlN 등과 같은 III-V족 반도체를 결정성장시켜 형성할 수 있다. 일례로, 반도체 구조물(210)이 질화갈륨계 발광 다이오드인 경우, 제1 반도체층(211), 활성층(212) 및 제2 반도체층(213)은 AlxInyGa(1-x-y)N 조성식 (여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 갖는 반도체 물질일 수 있으며, 유기금속 화학기상증착(Metal Organic Chemical Vapor Deposition, MOCVD) 설비를 이용한 에피택셜(Epitaxial) 성장방법 등으로 형성될 수 있다. 즉, 제1 반도체층(211)은 Si, Ge, Sn과 같은 제1 도전형 불순물이 도핑되거나 또는 논도핑 또는 이들의 조합으로 된 질화물 반도체층(GaN, InN, InGaN, AlGaN, AlN, AlInGaN 또는 이들의 조합)으로 형성될 수 있다. 활성층(212)은 다중 양자우물(Multi-Quantum Well)구조(InGaN/GaN층, InGaN/InGaN층, AlGaN/GaN층, AlGaN/AlGaN층, AlInGaN/AlInGaN층 또는 이들의 조합)으로 형성되거나, 하나의 양자우물층 또는 더블 헤테로 구조로도 형성될 수 있다. 제2 반도체층(213)은 Mg, Zn, Be과 같은 제2 도전형 불순물이 도핑되거나 혹은 논도핑 또는 이들의 조합으로된 질화물 반도체층(GaN, InN, InGaN, AlGaN, AlN, AlInGaN 또는 이들의 조합)으로 형성될 수 있다. 제1 반도체층(211), 활성층(212), 제2 반도체층(213)은 각 층의 역할에 따라 다양한 두께(1nm ~ 10000nm) 또는 불순물 농도(1x1015/cm3 ~ 1x1022/cm3)를 가질 수 있다.
도 3b를 참조하면, 제2 반도체층(213)으로부터 소정 깊이(0.5 ~ 20μm)로 건식 에칭(ICP-RIE 방법 등) 및/또는 습식 에칭을 이용하여 제1 반도체층(211)의 일부 깊이까지 에칭한 콘택홀(210a)을 형성한다. 콘택홀(210a)의 에칭의 깊이는 적어도 제1 반도체층(211)의 표면이 노출되도록 제2 반도체층(213) 및 활성층(212)을 제거한다. 제1 반도체층(211)의 일부도 소정 깊이(0.1nm ~ 5000nm)로 에칭할 수 있으며, 필요에 따라서는 관통홀을 형성 할 수도 있다. 콘택홀(210a)의 크기(직경)는 0.1μm ~ 500μm로 형성될 수 있으며 바람직하게는 5μm ~ 300μm가 적당하다. 콘택홀(210a)은 복수로 형성 될 수 있으며, 제1 반도층(211)과 접촉하는 부분의 콘택홀(210a)의 면적은 콘택홀(210a)을 포함한 제1 반도체층(211)의 면적 대비 0.01% ~ 30%일 수 있으며, 바람직하게는 0.9% ~ 10.4%이며, 더욱 바람직하게는 대략 2.6%이다. 콘택홀(210a) 바닥의 평면(제1 반도층(211))에 대한 콘택홀(210a)의 측면 경사각(α)은 0도 보다는 크고 90도 보다는 작게 형성한다. 바람직하게는 30 ~ 60도 정도가 좋다. 경사각이 90도 보다 크면 경사면에 절연막(221)의 형성이 어렵고 후술되는 제1전극층의 형성이 어려울 수 있다. 콘택홀(210a)의 경사면은 광 추출 효율의 향상을 위해 계단 형상으로 형성 될 수도 있으며 경사면에 요철이 형성 될 수도 있다. 또한 경사면 상의 일부 또는 전면에 반사 물질을 코팅 할 수도 있다. 반사 물질로는 Ag, Al, Pt, Ni, Pd, Ti, Au, Ir, W, Sn, 이들의 산화물, 또는 이들의 혼합물 중 적어도 하나를 포함해서 형성될 수 있으며, 단층 혹은 복수의 층으로 형성 될 수 있다. 반사물질은 빛의 외부 추출을 향상시킨다.
콘택홀(210a)을 포함하는 반도체 구조물(210)의 상부면 전역에 절연층(221)을 증착방법을 이용하여 도포한다. 예를 들어, 절연층(221)은 플라즈마 화학증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 이용하여 SiO2 또는 SiNx 를 증착하여 형성할 수 있다. 절연층(221)은 0.001 ~ 50μm 두께로 형성될 수 있다. 바람직하게는 0.3 ~ 1.2μm 두께로 형성된다.도 3c를 참조하면, 절연층(221) 중에서 콘택홀(210a)의 바닥에 형성된 부분을 식각하여 제1 반도체층(211)을 노출시킨다. 이러한 식각은 예를 들어, RIE(Reactive Ion Etching) 건식 식각 또는 BOE(Buffered Oxide Echant)를 이용한 습식 식각방법으로 이루어질 수 있다.
제1 반도체층(211)의 노출된 영역에 콘택층(231)을 형성한다. 콘택층(231)은 제1 반도체층(211)과 오믹 콘택을 형성할 수 있는 물질로 형성하되 반사도가 우수한 물질이 좋다. 예들 들면 Al, Ti, Pt, Ag, Ni, TiN, Au, Sn, 및 이들 혼합물 중의 적어도 하나를 포함하는 물질로 이루어진 단층 혹은 서로 다른 복수의 층으로 구성 될 수 있다. 각 층의 두께는 각각 0.1 ~ 5000nm로 구성 될 수 있다. 예를 들어, 본 실시에서는 Al/Ti/Pt/Ti층을 200nm/300nm/100nm/2nm의 두께로 증착하여 형성하였다. 이때, 콘택층(231)은 도 2 또는 도 10a에 도시된 것과 같이 복수개로 형성하여, 제1 반도체층(211)으로의 전류 확산(current spreading)을 향상시킨다. 복수개의 콘택층(231)은 매트릭스 형태로 배열될 수 있다. 콘택층(231) 형성후에는 오믹 콘택 형성을 위한 열처리를 행한다. 본 실시예에서 열처리는 RTA(rapid thermal annealing)법으로 550도에서 60초간 실시 하여 양호한 오믹 특성을 얻었다. 열처리의 온도 및 시간은 오믹 전극의 재료에 따라 다르지만 300 ~ 800도에서 5 ~ 5000초 정도에서 행해 질 수 있다. 적절하게는 300 ~ 600도에서 30 ~ 180초가 좋다.
제2 반도체층(213) 상으로 절연층(222)을 형성하여, 콘택홀(210a)에서 절연층(221) 및 콘택층(231) 사이를 절연층(222)을 채운다. 절연층(222)은 절연층(221)과 동일한 물질로 형성될 수 있다.
도 3d를 참조하면, 콘택홀(210a)을 둘러싼 영역을 제외한 나머지 영역의 절연층(221, 222)을 식각하여, 제2 반도체층(213)을 노출시킨다. RIE 건식식각 또는 BOE를 이용한 습식식각을 사용할 수 있다.
이하에서는 절연층(221) 및 절연층(222)을 합친 절연층을 편의상 절연층(220)으로도 칭한다.
도 3e를 참조하면, 노출된 제2 반도체층(213) 상에 제2전극층(240)을 형성한다. 제2전극층(240)은 오믹특성과 광반사특성을 동시에 지닌 금속으로 형성하여 반사막의 역할을 하거나, 또는 오믹특성과 광반사특성을 각각 지닌 금속이 순차 적층되어 이루어진 다중층으로 형성할 수 있다. 제2전극층(240)은 Ag, Al, Pt, Ni, Pd, Ti, Au, Ir, W, Sn, 이들의 산화물, 또는 이들의 혼합물 중 적어도 하나를 포함해서 형성될 수 있으며 단층 혹은 복수의 층으로 형성 될 수 있다. 이들 물질은 빛의 외부 추출을 향상 시킨다.
제2전극층(240) 상에 소정 두께로 절연층(223)을 형성한다. 절연층(223)은 예를 들어, PECVD를 이용하여 SiO2를 증착하여 형성할 수 있다. 도 3f를 참조하면, 절연층(220)을 식각하여 콘택층(231)을 노출시킨다. 절연층(220) 상으로 금속물질을 도포하여 노출된 콘택층(231)과 연결되는 제1전극층(230)을 형성한다. 제1전극층(230)은 Ti(100nm)/Ni(100nm) 구성의 층을 4번 반복 적층한 후 Ti(100nm)/Au(1500nm)/Sn(1400nm)/Au(10nm)층을 추가 적층 하였다.
도 3g를 참조하면, 제1전극층(230) 상에 비도전성 기판(250)을 본딩한다. 비도전성 기판(250)으로는 알루미나 기판, AlN 기판, 사파이어 기판, 세라믹 기판, 폴리머 기판 등을 사용할 수 있다. 비도전성 기판(250)을 제1전극층(230) 상에 접합하기 위해서 그들 사이에 도전성 접착물질 또는 비도전성 접착물질을 매개체로 사용할 수 있다. 도전성 접착물질로는 AuSn, Au, Cu, Pb, W, Ti, Pt, Sn, TiSn 또는 이들의 혼합물 중 적어도 하나를 포함하는 물질의 단층 또는 다층으로 사용될 수 있다. 비도전성 접착물질로는 SOG, 폴리머 등이 사용될 수 있다.
도 3h를 참조하면, 제1 반도체층(211)으로부터 기판(202)을 제거한다. 예컨대 기판(202) 상으로 레이저 광을 조사하여 기판(202)과 제1 반도체층(211) 사이에서 열적 반응을 일으켜서 재료분리가 일어나게 한다. 기판(202)을 제1 반도체층(211)으로부터 리프트오프하여 제거한다. 기판(202)를 화학적 에칭 또는 화학기계적 연마 방법(Chemical-mechanical polishing)을 수행하여 제거할 수도 있다.
도 3i를 참조하면, 비도전성 기판(250)의 노출된 표면으로부터 제1전극층(230)과 제2전극층(240)과 각각 연결된 제1관통홀(251) 및 제2관통홀(252)을 형성한다. 기판(250)의 두께는 50 ~ 300μm가 될 수 있고 적당하게는 100 ~ 200μm가 좋다. 너무 두꺼우면 콘택홀(251, 252) 형성에 시간이 걸리는 등의 공정상 문제점이 있으며 너무 얇어도 지지기판으로의 역할을 충분히 할 수 없다.
관통홀(251, 252)의 크기(직경)는 0.1μm ~ 500μm로 형성될 수 있으며 바람직하게는 5μm ~ 300μm가 적당하다. 각 관통홀(251, 252)은 단수 혹은 복수로 형성 될 수 있다. 관통홀(251, 252)의 면적은 대략 기판(250)의 바닥면(250a)의 0.01% ~ 30%일 수 있다. 관통홀(251, 252)은 바닥면(250a)을 기준으로 계단 형상 또는 테이퍼 형상으로 경사지게 형성할 수 있다.도 3j를 참조하면, 제2 관통홀(252)의 측면에는 절연층(256)을 형성한다. 이때, 제1 관통홀(251)의 측면에도 절연층(미도시)이 절연층(256)과 함께 형성될 수 있다. 제1관통홀(251)과 제2관통홀(252)에 각각 메탈로 이루어진 제1콘택(253)과 제2콘택(254)을 형성한다. 제1관통홀(251)과 제2관통홀(252)은 레이저 드릴링, 건식식각 방법, 또는 습식식각 방법을 사용하여 형성할 수 있다.
도 4a 내지 도 4c는 본 발명의 또 다른 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위한 단면도이다.
도 3a-3f의 공정은 동일하게 수행될 수 있으며, 상세한 설명은 생략한다.
도 4a를 참조하면, 도 3a-3f의 공정에 의한 결과물에서, 제1전극층(230)의 노출된 표면으로부터 제2전극층(240)과 연결된 관통홀(441)을 형성한다. 관통홀(441)의 측면에는 절연층(442)를 형성한다. 관통홀(441)에 메탈로 이루어진 콘택(443)을 형성한다. 관통홀(441)은 레이저 드릴링, 건식식각 방법 등을 사용하여 형성할 수 있다. 제1전극층(230)의 두께는 0.1μm ~ 300μm가 될 수 있으며, 적당하게는 0.5 - 100μm가 좋다. 300μm보다 두꺼우면 관통홀(441) 형성에 있어 시간이 걸리며 비용이 증가하는 등의 공정상 문제점이 있으며 0.1μm보다 얇으면 접합층으로의 역할을 충분히 할 수 없다. 관통홀(441)의 크기(직경)는 0.1 - 500μm로 형성될 수 있으며 바람직하게는 5 - 300μm가 적당하다. 본 발명에서는 30 - 100μm 크기로 관통홀(441)을 형성하였다. 관통홀(441)은 단수 혹은 복수로 형성 될 수 있다. 관통홀(441)의 면적은 제1전극층(230)의 면적 대비 0.01% - 30%일 수 있다. 관통홀(441)은 제1 전극층(230)의 상면(230a)을 기준으로 계단 형상 또는 테이퍼 형상으로 경사지게 형성할 수 있다.
절연층(442)은 0.001 - 50μm 두께로 형성될 수 있으며, 관통홀(441)의 직경대비 절연층(442)의 두께는 0.01% - 30% 정도가 적당하다. 본발명에서 절연층(442)의 두께는 0.01 - 0.9μm 범위로 형성하였다.
도 4b를 참조하면, 도전성 기판(450)에 제1 관통홀(451)과 제2 관통홀(452)을 형성한다. 제2 관통홀(452)은 관통홀(441)과 대응되게 형성하며, 제1 관통홀(451)는 제2 관통홀(452)과 이격되게 형성한다. 도전성 기판은 Si, Ge, 금속 포함 실리콘(예컨대 Al 포함 실리콘)으로 형성될 수 있다.
도전성 기판(450)에서 제1 관통홀(451)과 제2 관통홀(452)의 내주면을 포함하는 표면에 절연층(460)을 형성한다.
제1 관통홀(451)과 제2 관통홀(452)를 메탈로 채워서 각각 제1 콘택(453)과 제2 콘택(454)을 형성한다.
도 4c를 참조하면, 도전성 기판(450)의 제2 콘택(454)이 콘택(443)과 접촉되게 도전성 기판(450)을 제1전극층(230) 상에 본딩한다. 도전성 기판(450)을 제1전극층(230) 상에 접합하기 위해서 제1 콘택(453) 및 제2 콘택(454) 상에 도전성 접착물질(미도시)을 형성하고, 다른 부분에 비도전성 접착물질(미도시)을 매개체로 사용할 수 있다. 도전성 접착물질로는 AuSn, Au, Cu, Pb, W, Ti, Pt, Sn, TiSn 또는 이들의 혼합물 중 적어도 한 종류의 물질을 포함하며, 단층 또는 복층으로 형성될 수 있다. 비도전성 접착물질로는 SOG, 폴리머 등이 사용될 수 있다.
제1 반도체층(211)으로부터 기판(202)을 제거한다. 예컨대 기판(202) 상으로 레이저 광을 조사하여 기판(202)과 제1 반도체층(211) 사이에서 열적 반응을 일으켜서 재료분리가 일어나게 한다. 기판(202)을 제1 반도체층(211)으로부터 리프트오프하여 제거한다. 기판(202)을 화학적 에칭 또는 화학기계적 연마 방법(Chemical-mechanical polishing)을 수행하여 제거할 수도 있다. 기판(202)의 두께를 얇게하거나 기판(202) 표면에 요철을 형성하여 기판(202)을 제거하지 않고 사용할 수도 있다.
도 4a-4c의 제조방법에서는 도전성 기판(450)을 사용하였으나, 비도전성 기판(250)을 사용하는 방법에도 적용할 수 있으며, 상세한 설명은 생략한다.
도 5는 다른 실시예에 따른 반도체 발광소자(500)의 개략적인 단면도이다.
도 5를 참조하면, 본 실시예의 반도체 발광소자(500)는 반도체 구조물(510)과, 반도체 구조물(510)의 일면에 마련된 전극 구조물과 전극구조물을 지지하는 기판(560)을 포함한다.
반도체 구조물(510)은 미도시된 기판, 예컨대 사파이어 기판 상에 결정성장하여 순차적으로 형성된 제1 반도체층(511), 활성층(512), 제2 반도체층(513)을 포함한다. 사파이어 기판은 제조공정에서 제거되므로, 도 5에는 도시되지 않았다.
반도체 구조물(510)은 예를 들어, 질화갈륨계(GaN, InN, InGaN, AlGaN, AlN, AlInGaN 또는 이들의 조합)와 같은 III-V족 반도체로 형성되며, 사파이어 기판은 이들 질화물 반도체와의 격자구조가 유사하여 결정성장을 위한 기판으로 사용된다. 제1 반도체층(511)은 n형 도전성을 가질 수 있으며, 제2 반도체층(513)은 p형 도전성을 가질 수 있다. 또는, 제1 반도체층(511)이 p형 도전성을 가지며, 제2 반도체층(513)이 n형 도전성을 가질 수도 있다.
제1 반도체층(511)과 제2 반도체층(513) 사이에는 활성층(512)이 위치한다. 활성층(512)은 예를 들어, 단일 또는 다중양자우물구조로 형성될 수 있다. 제1 반도체층(511)과 제2 반도체층(513)을 통해 주입된 전자 및 정공은 활성층(512)에서 결합하여 광(L)을 방출한다. 방출된 광(L)은 반도체 구조물(510)의 제1 반도체층(511)을 통해 방출된다.
제2 반도체층(513)의 하부에는 제2전극층(520), 절연층(530), 제1전극층(540) 및 기판(560)이 순차적으로 배치된다. 제1전극층(540)은 그 일부 영역이 절연층(530), 제2전극층(520), 제2 반도체층(513) 및 활성층(512)을 관통하고, 제1 반도체층(511)의 일정 영역까지 관통한 콘택홀(580)을 통해 연장되어 제1반도체층(511)과 접촉한다. 콘택홀(580)은 복수로 형성될 수 있다(도 2 참조). 복수의 콘택홀(580)을 채운 제1전극층(540)은 전류를 제1 반도체층(511)에 빠르게 확산시켜서 공급할 수 있다.
콘택홀(580)의 에칭의 깊이는 적어도 제1 반도체층(511)의 표면이 노출되도록 제2 반도체층(513) 및 활성층(512)을 제거한다. 제1 반도체층(511)의 일부도 소정 깊이(0.1nm ~ 5000nm)로 에칭할 수 있으며, 필요에 따라서는 관통홀을 형성 할 수도 있다. 콘택홀(580)의 크기(직경)는 0.1μm ~ 500μm로 형성될 수 있으며 바람직하게는 5μm ~ 300μm가 적당하다. 콘택홀(580)은 복수로 형성 될 수 있으며, 제1 반도층(211)과 접촉하는 부분의 콘택홀(580)의 면적은 콘택홀(580)을 포함한 제1 반도체층(211)의 면적 대비 0.01% ~ 30%일 수 있으며, 바람직하게는 0.9% ~ 10.4%이며, 더욱 바람직하게는 대략 2.6%이다. 콘택홀(580)의 바닥에는 요철이 형성될 수 있다. 콘택홀(580) 바닥의 평면(제1 반도층(511))에 대한 콘택홀(580)의 측면 경사각(α)은 0도 보다는 크고 90도 보다는 작게 형성한다. 바람직하게는 30 ~ 60도 정도가 좋다. 경사각이 90도 보다 크면 경사면에 절연막(530)의 형성이 어렵고 제1전극층(540)의 형성이 어려울 수 있다. 콘택홀(580)의 경사면은 광 추출 효율의 향상을 위해 계단 형상으로 형성 될 수도 있으며 경사면에 요철이 형성 될 수도 있다. 또한 경사면 상의 일부 또는 전면에 반사 물질을 코팅 할 수도 있다. 반사 물질로는 Ag, Al, Pt, Ni, Pd, Ti, Au, Ir, W, Sn, 이들의 산화물, 또는 이들의 혼합물 중 적어도 하나를 포함해서 형성될 수 있으며, 단층 혹은 복수의 층으로 형성 될 수 있다. 반사물질은 빛의 외부 추출을 향상시킨다.
제1전극층(540) 및 제2전극층(520) 사이에는 제1전극층(540)이 제1 반도체층(511)을 제외한 다른 층과는 전기적으로 절연시키기 위한 절연층(530)이 형성되어 있다. 절연층(530)은 제1전극층(540)과 제2전극층(520)의 사이뿐만 아니라 콘택홀(580)에 의해 노출되는 제2전극층(520), 제2 반도체층(513) 및 활성층(512)의 측면들과 제1전극층(540) 사이에도 형성된다. 또한, 콘택홀(580)이 관통한 제1 반도체층(511)의 일정 영역의 측면에도 절연층(530)이 형성될 수 있다. 절연층(530)은 0.001 ~ 50μm 두께로 형성 될 수 있으며, 콘택홀(580)의 직경대비 절연층(530)의 두께는 0.001% ~ 30% 정도가 적당하다. 본발명에서 절연층(530)의 두께는 0.01 ~ 0.9μm 범위로 형성하였다.
제2전극층(520)은 제2 반도체층(513)과 접촉되게 형성된다. 콘택홀(580)이 관통하는 일정 영역들에는 제2전극층(540)이 존재하지 않는다. 제2전극층(520)이 제2 반도체층(513)과 전기적으로 접촉하기 때문에 제2 반도체층(513)과의 접촉 저항을 최소화하면서도 활성층(512)에서 생성된 광을 반사시켜 외부로 향하게 하여 발광 효율을 높일 수 있는 반사기능을 가지는 물질로 형성될 수 있다. 제2전극층(520)은 Ag, Al, Pt, Ni, Pd, Ti, Au, Ir, W, Sn, 이들의 산화물 또는 이들의 혼합물로 구성된 물질 중 적어도 하나를 포함해서 형성될 수 있다.
제1전극층(540)의 일부 영역의 하부에는 제1 전극패드(551)가 형성되어 있다. 제1전극층(540)에서 제1 전극패드(551)에 접하지 않은 영역에는 절연층(534)이 형성되어 있다. 절연층(534)은 절연층(530)과 접한다.
제2전극층(520)의 하부에서 절연층(530)이 형성되지 않은 영역에는 제2전극패드(552)가 형성되어 있다. 제2 전극패드(552)는 제2전극층(520)과 전기적으로 접속한다. 제2 전극패드(552)는 공간(554)에 의해 제1전극패드(551)과 이격된다. 제2 전극패드(552)는 제1 전극패드(551)과 이격되면서 수직위치에서 동일한 위치로 형성될 수 있다. 제2 전극패드(552)와 제1 전극패드(551)는 필요에 따라서 차지하는 면적을 설계할 수 있다.
전극패드(551, 552)로는 AuSn, Au, Al, Ni, Cu, Pb, W, Ti, Pt, Sn, TiSn 또는 이들의 혼합물 중 적어도 하나를 포함하는 물질로 형성될 수 있다. 전극패드(551, 552)는 단층 또는 서로 다른 물질의 층의 복수의 층으로 형성될 수 있다. 전극패드(551, 552)의 두께는 0.1 ~ 500μm일 수 있다. 제1 전극패드(551)가 제2 전극패드(552)보다 크거나 동일한 면적으로 형성되는 방열 등을 고려할 때 바람직하다.
공간(554)은 절연물질(미도시)로 채워질 수도 있다.
제1 전극패드(551) 및 제2 전극패드(552)의 하부에는 기판(560)이 부착된다. 기판(560)에는 이격된 제1 관통홀(561) 및 제2 관통홀(562)이 형성되어 있다. 제1 관통홀(561) 및 제2 관통홀(562)에는 각각 제1콘택(563)과 제2콘택(564)이 형성되어 있다. 제1콘택(563)과 제2콘택(564)는 각각 제1 전극패드(551)와 제2 전극패드(552)와 연결된다. 기판(560)이 도전성 기판인 경우, 기판(560)을 콘택(563, 564) 및 전극패드(551, 552)와 절연하도록 절연층(570)이 더 형성된다.
반도체 발광소자(500)는 콘택(564)과 접촉하는 제2 전극패드(552)의 영역이 넓게 형성되어서, 용이하게 기판(560)을 전극패드에 본딩할 수 있다. 또한, 콘택이 형성된 기판과의 접속을 위해서 용이하게 전극패드(551, 552)의 위치 및 면적을 변경할 수 있다. 제2 전극패드(552)와 제2콘택(564)의 접촉을 용이하게 하기 위해 제2전극패드(552)의 면적은 제2콘택(564)의 면적보다 최소 1.2배 이상이 되게 형성한다. 제1전극패드(551) 및 제1콘택(563)도 마찬가지로 상호 접촉을 용이하게 하기 위해 제1전극패드(551)의 면적이 제1콘택(563)의 면적보다 최소 1.2배 이상으로 하는 것이 좋다.
도 6a 내지 도 6g는 본 발명의 다른 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위한 도면이다. 도 3a 내지 도 3e의 공정은 동일하게 수행될 수 있으며, 동일한 부재에 대해 동일한 참조번호를 사용항고 상세한 설명은 생략한다.
도 6a에는 편의상 2개의 콘택층(231)을 도시하였다. 도 6a를 참조하면, 절연층(223)을 식각하여 콘택층(231)을 노출시킨다. 절연층(223) 상에서 제2전극층(240)의 제1영역(A1) 상으로 포토레지스트(632)를 형성하고, 포토레지스트(632)에 노출된 제2영역(A2)에 금속물질을 도포하여 노출된 콘택층(231)과 연결되는 제1전극층(630)을 형성한다.
도 6b를 참조하면, 포토레지스트(632)를 제거한 후, 절연층(223) 위로 제1전극층(630)을 덮는 절연층(634)를 형성한다.
도 6c를 참조하면, 제1영역(A1)의 절연층(634, 223)을 패터닝하여 제2전극층(240)을 노출시킨 후, 노출된 제2전극층(240)과 연결된 제2 전극패드(652)를 형성한다. 제2 전극패드(652)는 제2영역(A2)의 일부 절연층(634)을 덮도록 형성하여 제2 전극패드(652) 형성영역을 증가시킨다.
도 6d를 참조하면, 제2영역(A2)의 절연층(634) 일부를 식각하여 제2 전극패드(652)와 이격되게 제1전극층(630)을 노출시킨 후, 노출된 제1전극층(630) 위로 제1 전극패드(651)를 형성한다. 제1 전극패드(651)의 표면과 제2 전극패드(652)의 표면이 수평으로 형성될 수 있다.
도 6e는 도 6d의 결과물의 평면도이다. 도 6e를 참조하면, 제1 전극패드(651)와 제2 전극패드(652)는 서로 이격된다. 제1 전극패드(651) 및 제2 전극패드(652)는 제1전극층(630) 및 제2전극층(240)의 면적과 관계없이 용이하게 설계할 수 있다. 따라서, 후술하는 미리 만들어진 기판에 형성된 전극과의 전기적 접속을 용이하게 할 수 있다.
도 6f를 참조하면, 기판(660)에 제1 관통홀(661)과 제2 관통홀(662)을 형성한다. 제1 관통홀(661)과 제2 관통홀(662)는 각각 제1 전극패드(651) 및 제2 전극패드(652)와 대응되게 형성한다.
제2기판은 Si, Ge, 금속 포함 실리콘(예컨대 Al 포함 실리콘) 등의 도전성 물질로 형성될 수 있다. 도전성 기판(660)에서 제1 관통홀(661)과 제2 관통홀(662)의 내주면을 포함하는 표면에 절연층(670)을 형성한다.
제2기판(660)이 비도전성 기판, 예컨대 알루미나, 알루미늄 나이트라이드, 사파이어 등의 비도전성 물질로 형성되는 경우, 절연층(670) 형성공정을 생략할 수 있다.
제1 관통홀(661)과 제2 관통홀(662)을 메탈로 채워서 각각 제1 콘택(663)과 제2 콘택(664)을 형성한다.
도 6g를 참조하면, 제2기판(660)의 제1 콘택(663)과 제2 콘택(664)이 각각 제1 전극패드(651) 및 제2 전극패드(652)와 접촉되게 본딩한다. 이어서, 제1 반도체층(211)으로부터 기판(202)을 제거한다.
참조번호 654는 제1 전극패드(651)와 제2 전극패드(652)를 이격시키는 공간으로 미도시된 절연층으로 채워질 수도 있다. 반도체층의 물질/구조, 전극 재료/사이즈 등은 상술한 다른 실시예의 구조와 동일한 부분은 설명을 생략한다.도 7a 내지 도 7c는 본 발명의 또 다른 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위한 단면도이다.
도 7a를 참조하면, 기판(702)의 상면에 제1 반도체층(711), 활성층(712) 및 제2 반도체층(713)을 순차적으로 결정성장시켜 반도체 구조물(710)을 형성한다. 기판(702)은 결정성장시키고자 하는 반도체에 적합한 것을 선택할 수 있다. 예를 들어, 질화물 반도체 단결정을 성장시키는 경우, 기판(702)은 사파이어 기판, ZnO 기판, GaN 기판, SiC 기판, AlN 기판 등에서 선택할 수 있다.
이어서, 제2 반도체층(713) 상에 제2전극층(740)을 형성한다.
도 7b를 참조하면, 제2전극층(740)으로부터 소정깊이로 ICP-RIE 방법을 이용하여 제1 반도체층(711)의 일부 깊이까지 에칭한 콘택홀(710a)을 형성한다. 콘택홀(710a)을 포함하는 반도체 구조물(710)의 상부면 전역에 절연층(721)을 증착방법을 이용하여 도포한다. 예를 들어, 절연층(721)은 플라즈마 화학증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 이용하여 SiO2 또는 SiNx 를 증착하여 형성할 수 있다. 상세한 제조방법은 앞서 설명한 부분과 동일할 수 있다.
도 7c를 참조하면, 절연층(721) 중에서 콘택홀(710a)의 바닥에 형성된 부분을 식각하여 제1 반도체층(711)을 노출시킨다. 이러한 식각은 예를 들어, RIE(Reactive Ion Etching) 건식 식각 또는 BOE(Buffered Oxide Echant)를 이용한 습식 식각방법으로 이루어질 수 있다.
절연층(721) 상으로 제1 반도체층(711)의 노출된 영역을 덮는 제1전극층(730)을 형성한다.
제1전극층(730) 상에 다른 기판을 형성하고, 기판(702)을 제거하는 단계; 상기 다른 기판에 제1전극층 및 제2전극층과 연결되는 제1콘택과 제2콘택을 형성하는 단계는 비도전성 기판을 사용하는 제조공정(도 3g 내지 도 3j), 또는 도전성 기판을 사용하는 제조공정(도 4a-도 4c)을 참조하면 잘 알 수 있으므로 상세한 설명은 생략한다.
또한, 제1전극층(730) 상으로 전극패드를 형성한 후 다른 기판을 형성하는 공정은 도 6a-도 6g를 참조하면 잘 알 수 있으므로, 상세한 설명은 생략한다.
도 8은 본 발명의 다른 실시예에 따른 반도체 발광소자(800)의 개략적인 단면도이다.
도 8을 참조하면, 본 실시예의 반도체 발광소자는 반도체 구조물(810)과, 반도체 구조물(810)의 일면(810b)에 마련된 전극 구조물을 포함한다.
반도체 구조물(810)은 소정의 기판(도 9a의 802 참조)상에 결정성장하여 형성된 제1 반도체층(811), 활성층(812), 제2 반도체층(813)을 포함한다. 결정성장의 기초가 된 기판(802)은 후술하는 바와 같이 제거될 수 있다.
제1 반도체층(811)과 제2 반도체층(813)을 통해 주입된 전자, 정공은 활성층(812)에서 만나 빛(L)을 방출한다. 방출된 빛(L)은 반도체 구조물(810)의 타면(810c)을 통해 방출된다.
전극 구조물은 제2 반도체층(813) 쪽에 마련된 제1전극층(830) 및 제2전극층(840)과, 제1전극층(830) 및 제2전극층(840)에 전기적으로 연결되는 도금 전극층(870)을 포함한다.
제1전극층(830)은 제2 반도체층(813) 쪽에서 제1 반도체층(811)까지 연장된 콘택홀(810a)을 통해 제1 반도체층(811)에 전기적으로 연결된다. 콘택홀(810a)은 메사구조나 수직한 구조 등으로 식각되어 형성될 수 있다. 예를 들면, 콘택홀(810a)의 측면은 제1반도체층(811), 활성층(812) 및 제2반도체층(813)의 적층방향에 대해서 경사지게 형성된다. 콘택홀(810a)은 복수개 마련될 수 있다. 예를 들어, 도 10a에 도시된 바와 같이 복수의 제1전극층(830)이 형성되어, 전류 확산(current spreading)을 효과적으로 구현할 수 있다.
제2전극층(840)은 제2 반도체층(813) 상에 마련되어 제2 반도체층(813)에 전기적으로 연결된다. 제2전극층(840)은 제2 반도체층(813)의 콘택홀(810a)이 형성되지 않은 영역(예를 들어, 도 10b의 840)에 마련될 수 있다.
절연층(820)은 적어도 콘택홀(810a)의 측벽에 형성된다. 절연층(820)은 반도체 구조물(810)의 상면에서 제1전극층(830)이 위치한 영역 및 제2전극층(840)이 위치한 영역의 일부를 제외한 나머지 영역에 도포되어 있다. 제1전극층(830)은 절연층(820)에 의해, 활성층(812), 제2 반도체층(813) 및 제2전극층(840)으로부터 절연된다.
절연층(820) 상에는 도금 전극층(870)이 마련된다. 도금 전극층(870)은 절연 격벽(880)을 사이에 둔 제1 전극패드(871)와 제2 전극패드(872)를 포함한다. 제1 전극패드(871)는 제1전극층(830)이 위치한 제1 전극 영역에 마련되며, 제2 전극패드(872)는 제2전극층(840)이 위치한 제2 전극 영역에 마련된다. 제1 전극패드(871)와 제2 전극패드(872)는 절연 격벽(880)에 의해 분리될 수 있다. 절연 격벽(880)은 통상의 절연물질, 예를 들어 폴리이미드 등의 물질로 형성될 수 있다.
도금 전극층(870)은 예를 들어 구리, 니켈, 크롬 등의 금속으로 수십 μm의 두께로 도금에 의해 형성될 수 있다. 도금을 용이하게 하기 위하여, 제1 전극패드(871)와 제2 전극패드(872)의 하부에는 시드층(850)이 먼저 마련될 수 있다.
본 실시예의 반도체 발광소자(800)는, 상기와 같이 도금공정으로 형성되는 도금 전극층(870)으로 반도체 구조물(810)에 대한 전기적 배선과 물리적 지지가 이루어지도록 함으로써, 대량생산, 대면적화가 용이하면서, 제조비용을 저감시킬 수 있다. 이러한 점은 통상의 반도체 발광소자가, 반도체 구조물(810)과 전극 기판의 기판접합을 통하여, 반도체 구조물(810)에 대한 전기적 배선과 물리적 지지를 이루는 것과 차이가 있다.
다음으로, 일 실시예에 따른 반도체 발광소자의 제조방법을 설명하기로 한다.
도 9a 내지 도 9l은 본 발명의 다른 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위해 순차적으로 도시한 공정단면도이며, 도 10a 내지 도 10d는 본 발명의 다른 실시예에 따른 반도체 발광소자의 제조 공정의 단계에서 전극 패턴의 일예를 도시한 평면도이다.
도 9a를 참조하면, 기판(802)의 상면에 제1 반도체층(811), 활성층(812) 및 제2 반도체층(813)을 순차적으로 결정성장시켜 반도체 구조물(810)을 형성한다. 도 9a에는 도시되지 않았지만, 기판(802)과 제1 반도체층(811)의 사이에는 버퍼층(미도시)이 형성될 수 있다.
도 9b를 참조하면, 제2 반도체층(813)으로부터 소정 깊이로 에칭하여 콘택홀(810a)을 형성하여 제1 반도체층(811)의 일부를 노출시킨다. 콘택홀(810a)은 앞서 설명한 구조 등으로 형성할 수 있다. 이때, 콘택홀(810a)은 도 10a에 도시된 복수의 제1전극층(830)에 대응되도록 복수개 형성될 수 있다.
다음으로, 콘택홀(810a)을 포함하는 반도체 구조물(810)의 상부면 전역에 보호층(Passivation layer, 821)을 증착방법을 이용하여 도포한다. 예를 들어, 보호층(821)은 플라즈마 화학증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 이용하여 SiO2를 약 6000ÅÅ두께로 증착하여 형성할 수 있다.
도 9c를 참조하면, 보호층(821) 중에서 콘택홀(810a)의 바닥에 형성된 부분을 식각하여 제1 반도체층(811)을 노출시킨다. 이러한 식각은 예를 들어, RIE(Reactive Ion Etching)와 BOE(Buffered Oxide Echant)를 이용하여 이루어질 수 있다. 다음으로, 제1 반도체층(811)의 노출된 영역에 제1전극층(830)을 형성한다.
제1전극층(830)은 Al, Ti, Pt, Ag, Ni, TiN, Au, Sn, 및 이들 혼합물 중의 적어도 하나를 포함하여 형성될 수 있으며, 단층 혹은 서로 다른 물질의 복수의 층으로 구성 될 수 있다. 각 층의 두께는 각각 0.1 ~ 5000nm로 형성될 수 있다. 예를 들어, 본 실시예에서는 제1전극층(830)은 Al/Ti/Pt/Ti층을 200nm/300nm/100nm/2nm의 두께로 증착하여 형성할 수 있다. 이때, 제1전극층(830)은 도 10a에 도시되듯이 다수개 형성하여, 제1 반도체층(811)으로의 전류 확산(current spreading)을 향상시킬 수 있다. 제1전극층(830)은 매트릭스 형태로 배열되어 형성될 수 있으며, 이는 최적의 전류 확산을 위한 것이다. 제1전극층(830) 형성후에는 오믹콘택 형성을 위한 열처리를 행한다. 본 실시예에서 열처리는 RTA(rapid thermal annealing)법으로 550℃에서 60초간 실시 하여 양호한 오믹 특성을 얻었다. 열처리의 온도 및 시간은 오믹 전극의 재료에 따라 다르지만 300 ~ 800℃에서 5 ~ 5000초 정도에서 행해 질 수 있다. 적절하게는 300 ~ 600℃에서 30 ~ 180초가 좋다.
콘택홀(180)은 전류 확산 및 광 추출을 고려하여 매트릭스로 배열될 수 있다.
도 9d를 참조하면, 제1전극층(830)을 둘러싼 영역을 제외한 나머지 영역의 보호층(821)을 식각하여, 제2 반도체층(813)을 노출시킨다. 이러한 식각은 예를 들어, RIE와 BOE를 이용하여 이루어질 수 있다. 다음으로, 노출된 제2 반도체층(813) 상에 제2전극층(840)을 형성한다. 이때, 제2전극층(840)은 도 10b에 도시되듯이, 제1전극층(830)에서 이격되도록 형성된다. 제2전극층(840)은 오믹특성과 광반사특성을 동시에 지닌 금속으로 형성되어 반사막의 역할을 하거나, 또는 오믹특성과 광반사특성을 각각 지닌 금속이 순차 적층되어 이루어진 다층으로 형성할 수 있다. 예를 들어, 제2전극층(840)은 Ag/Ni/Ti/TiN층을 150nm/ 50nm/50nm/400nm의 두께로 증착하여 형성할 수 있다. 제2전극층(840) 형성후 오믹콘택 형성을 위한 열처리를 행한다. 본 실시예에서는 열처리로 RTA법을 사용하여 350℃에서 60초간 실시하여 양호한 오믹 특성을 얻었다. 열처리의 온도 및 시간은 오믹 전극의 재료에 따라 다르지만 300 ~ 800℃에서 5 ~ 5000초 정도에서 행해 질 수 있다. 적절하게는 300 ~ 600℃에서 30 ~ 180초가 좋다.
도 9e에 도시되듯이, 반도체 구조물(810)의 상측에 소정 두께로 절연물질층(822)을 도포한다. 절연물질층(822)은 제1전극층(830), 제2전극층(840) 및 보호층(821)을 포괄한 전역에 도포된다. 이러한 절연물질층(822)은 예를 들어, PECVD를 이용하여 SiO2를 약 8000ÅÅ두께로 증착하여 형성할 수 있다. 보호층(821) 및 절연물질층(822)은 동일 물질로 형성될 수 있으며, 제1전극층(830) 및 제2전극층(840)에 대한 절연층(820)을 이룬다. 절연물질층(822)의 두께는 제1전극층의 상면을 덮을 정도의 두께로 하며, 적절하게는 100nm ~ 10000nm로 할 수 있다. 절연층(820) 두께는 200nm ~ 20000nm로 형성 할 수 있다.도 9f를 참조하면, 절연층(820)을 식각하여 제1전극층(830)과 제2전극층(840)을 노출시킨다. 이때, 제1전극층(830)이 복수개 형성된 경우, 도 10c에 도시된 바와 같이 모든 제1전극층(830)들을 노출시킨다. 한편, 제2전극층(840)은 소정 영역만을 노출시킬 수 있다. 노출된 제1전극층(830)과 제2전극층(840) 각각에는 구리, 니켈, 크롬과 같은 금속물질(835, 845)을 채울 수 있다. 제1전극층(830)이 복수로 형성된 경우, 금속물질(835)는 복수의 제1전극층(830)을 연결하도록 형성될 수 있다. 이러한 공정은 전술한 공정, 예컨대 도 3f에 도시된 공정에서 잘 알 수 있으므로 상세한 설명은 생략한다.
도 9g에 도시되듯이, 제1전극층(830)과 제2전극층(840) 상에 도금을 위한 시드층(850)을 형성한다.
다음으로, 도 9h에 도시되듯이, 시드층(850) 상으로 포토레지스트(860)를 형성한다. 포토레지스트(860)은 절연층(820) 상방으로 형성된다.
도 9i에 도시되듯이, 시드층(850) 상으로 도금공정으로 도금전극층(870)을 형성한다. 도금전극층(870)은 포토레지스트(860)를 사이에 두고, 제1 전극패드(871)와 제2 전극패드(872)로 형성된다. 제1 전극패드(871)와 제2 전극패드(872)는 구리, 니켈, 크롬 등의 금속으로 5 ~ 500μm의 두께로 형성할 수 있다. 도 10d와 같이, 제1전극패드(871)와 제2전극패드(872)는 포토레지스트(860)를 사이에 두고 형성된다.
9j에 도시되듯이, 포토레지스트(860)를 제거하여 제1 전극패드(871)와 제2 전극패드(872) 사이의 공간(gap)(870a)을 확보한다.
도 9k에 도시되듯이 시드층(850)을 식각하여 시드층(850)을 제1시드층(851)과 제2시드층(852)으로 분리한다. 제1시드층(851)은 제1전극층포토레지스트(860)가 있던 공간(870a)에 절연물질을 채워 절연 격벽(880)을 형성한다. 절연 격벽(880)을 형성한 후 CMP(Chemical Mechanical Polishing)와 같은 공정을 통해 도금 전극층(870)의 표면을 평탄화시킬 수 있다.
도 9l에 도시되듯이, 결정성장의 기초가 된 기판(802)을 레이저 리프트 오프(laser lift off) 공정등을 통해 제거한다. 제1시드층(851)의 면적은 제1전극층(830)의 면적 보다 크게 하는 것이 바람직하며, 제2시드층(852)의 면적은 제2 전극층(840)의 면적 보다 크게 하는 것이 바람직하다.
본 실시예의 반도체 발광소자는 전술한 바와 같이 도금 공정을 통해 도금 전극층(870)을 형성하기에, 별도로 전극 기판을 준비할 필요도 없고, 반도체 구조물(810)을 전극 기판과 기판접합할 필요도 없다. 따라서, 본 실시예의 반도체 발광소자의 제조방법은 공정 비용이 저렴하며, 대량생산 및 대면적화가 용이하다. 또한, 도금 전극층(870)을 반도체 구조물(810)의 한쪽면에 형성하므로, 플립칩 공정을 통해 칩 레벨에서 패키징이 가능하다. 나아가, 도금 전극층(870)을 모두 열전도도가 좋은 금속으로 형성하므로, 방열효과가 크며, 장시간 동작이 가능한 고신뢰성의 고출력 발광소자칩 구현이 가능하다.
또한, 종래의 반도체 발광소자에서 전극구조물을 한쪽면에 모두 형성하고자 하는 경우, 반도체 구조물(810)에 별도의 전극 기판을 부착하는데, 웨이퍼의 휨(bowing) 현상등에 의해 전극 기판 부착시 정렬불일치(misalignment)가 발생될 위험이 있는데, 본 실시예의 반도체 발광소자는, 별도의 전극 기판의 부착이 불필요하므로, 정렬불일치의 문제등이 발생될 여지가 없다.
도 11은 본 발명의 다른 실시예에 따른 반도체 발광소자(900)의 개략적인 단면도이다.
도 11을 참조하면, 본 실시예의 반도체 발광소자(900)는 반도체 구조물(810)과, 반도체 구조물(810)의 일면(810b)에 마련된 전극 구조물을 포함한다.
반도체 구조물(810)은 소정의 기판(도 12a의 802 참조) 상에 결정성장하여 형성된 제1 반도체층(811), 활성층(812), 제2 반도체층(813)을 포함한다. 결정성장의 기초가 된 기판(802)은 후술하는 바와 같이 제거될 수 있다.
전극 구조물은 제2 반도체층(813) 쪽에 마련된 제1전극층(830) 및 제2전극층(840)과, 제1전극층(830) 및 제2전극층(840)에 전기적으로 연결되는 도금 전극층(970)을 포함한다.
제1전극층(830)은 제2 반도체층(813) 쪽에서 제1 반도체층(811)으로 뚫린 콘택홀(810a)을 통해 제1 반도체층(811)에 전기적으로 연결된다. 콘택홀(810a)은 메사구조나 수직한 구조 등으로 식각되어 형성될 수 있다. 콘택홀(810a)은 복수개 마련될 수 있다. 복수의 제1전극층(830)이 형성되어, 전류 확산(current spreading)을 효과적으로 구현할 수 있다.
제2전극층(840)은 제2 반도체층(813) 상에 마련되어 제2 반도체층(813)에 전기적으로 연결된다. 제2전극층(840)은 제2 반도체층(813)의 콘택홀(810a)이 형성되지 않은 영역에 마련될 수 있다.
절연층(820)은 반도체 구조물(810)의 상면에서 제1전극층(830)이 위치한 영역 및 제2전극층(840)이 위치한 영역의 일부를 제외한 나머지 영역에 도포되어 있다. 제1전극층(830)은 절연층(820)에 의해, 활성층(812), 제2 반도체층(813) 및 제2전극층(840)으로부터 절연된다.
절연층(820) 상에는 제1전극층(830) 및 제2전극층(840)과 각각 연결되는 제1 금속층(951) 및 제2 금속층(952)이 형성된다. 제1 금속층(951)은 복수의 제1전극층(930)과 연결되게 형성되므로 면적이 넓으며, 제2 금속층(952)은 일부 영역에만 형성된다. 발광소자(900)의 크기에 따라 달라 질 수 있으나 제1 금속층(951)의 면적은 제2 금속층(952)의 면적보다 3배 이상인 것이 바람직하다.제1 금속층(951) 및 제2 금속층(952)과 연결되게 제3 금속층(953) 및 제4 금속층(954)이 형성되어 있다. 제3 금속층(953)은 제1 금속층(951)의 영역 보다 좁게 형성되며, 제4 금속층(954)은 제 2 금속층(952)의 영역과 비슷한 영역을 차지한다.
절연층(956)은 제1 금속층(951) 및 제2 금속층(952) 사이의 공간과, 제3 금속층(953) 및 제4 금속층(954) 사이의 공간을 채워서, 제1 금속층(951) 및 제2 금속층(952)을 절연시키며, 제3 금속층(953) 및 제4 금속층(954)을 절연시킨다.
절연층(956) 상에는 절연격벽(980)이 형성되어 있다. 절연격벽(980)의 양측에는 각각 제3 금속층(953) 및 제4 금속층(954)와 연결된 제1 시드층(961)과 제2 시드층(962)이 형성되어 있다. 제1 시드층(961) 및 제2 시드층(962) 상에는 각각 제1 전극패드(971)과 제2 전극패드(972)가 형성된다. 제1 전극패드(971) 및 제2 전극패드(972)는 도금공정으로 형성될 수 있다. 제1전극패드(971) 및 제2전극패드(972)의 도금두께는 15 ~ 500μm가 적당하며 전극 재료로는 Al, Ti, Pt, Ag, Ni, TiN, Au, Sn, 및 이들 혼합물 중의 적어도 하나를 포함하여 형성될 수 있다. 두께가 15μm보다 얇으면 지지기판으로의 역할을 제대로 할 수 없으며 500μm보다 두꺼우면 도금공정 시간이 길어지고 비용이 증가하는 문제가 있다. 절연격벽(980)의 폭(제1 전극패드(971) 와 제2 전극패드(972) 간격)은 1μm ~ 500μm정도가 적당하다. 절연 격벽(980)의 폭이 1μm이하이면 양쪽 전극(971, 972) 사이의 절연 공정이 어려울 수 있으며, 500μm이상이면 전극패드(971, 972)의 크기가 상대적으로 작아져 발광소자(900)에서 발생하는 열의 방열을 효과적으로 제거하지 못해 발광소자(900)의 온도가 상승하여 발광소자(900)의 휘도 저하 등의 성능이 불량해질 수 있다.
본 실시예의 반도체 발광소자(900)는, 제1전극층(830) 및 제2전극층(840)과 제1 시드층(961) 및 제2 시드층(962) 사이에 금속층 및 절연층을 형성함으로써 제2 전극패드(972)의 면적을 넓게 형성할 수 있으며, 이에 따라 반도체 발광소자(900)는 콘택이 형성된 기판과의 접속을 위해서 용이하게 전극패드(971, 972)의 위치 및 면적을 변경할 수 있다.
다음으로, 다른 실시예에 따른 반도체 발광소자의 제조방법을 설명한다.
도 12a 내지 도 12g는 본 발명의 또 다른 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위해 순차적으로 도시한 공정단면도이며, 도 13a 내지 도 13c는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조 공정의 단계에서 전극 패턴의 일예를 도시한 평면도이다.
도 12a는 도 9a 내지 도 9f의 공정의 후속공정이며, 도 9a 내지 도 9f의 공정에 대해서는 상세한 설명은 생략한다.
도 12a를 참조하면, 제1전극층(830)과 제2전극층(840) 상에 금속층(미도시)을 형성한 다음, 금속층을 패터닝하여 제1전극층(830) 및 제2전극층(840)과 각각 연결된 제1 금속층(951) 및 제2 금속층(952)을 형성한다. 도 13a를 참조하면, 제1 금속층(951)은 복수의 제1전극층(830)과 연결되므로 면적이 넓으며, 제2 금속층(952)은 일부 영역에만 형성된다. 제1금속층(951)과 제2금속층(952)의 형성은 선공정인 도 9f의 공정에서 각각 금속물질(835, 845)와 함께 수행될 수도 있다.
도 12b를 참조하면, 절연층(820) 상으로 제1 금속층(951) 및 제2 금속층(952)을 덮는 절연층(956)을 형성한다. 이어서, 절연층(956)을 패터닝하여 제1 금속층(951) 및 제2 금속층(952)을 각각 노출시킨 다음, 노출된 영역에 각각 제1 금속층(951) 및 제2 금속층(952)과 연결되게 제3 금속층(953) 및 제4 금속층(954)을 형성한다. 도 13a 및 도 13b를 함께 참조하면, 제3 금속층(953)은 제1 금속층(951)의 영역 보다 좁게 형성되며, 제4 금속층(954)은 제 2 금속층(952)의 영역의 0.5 ~ 3배 면적을 차지하도록 형성한다..
도 12c를 참조하면, 절연층(956) 상으로 제3 금속층(953) 및 제4 금속층(954)을 덮는 도금을 위한 시드층(960)을 형성한다. 이어서, 시드층(960) 상에 시드층(960)을 둘로 나누는 포토레지스트(964)를 형성한다. 도 13c를 참조하면, 포토레지스트(964)로 나뉘는 제1영역(A1)과 제2영역(A2)은 각각 제3 금속층(953) 및 제4 금속층(954)와 접촉하는 영역이다. 제2영역(A2)는 제4 금속층(954)의 1-5 배 면적으로 형성된다.
도 12d를 참조하면, 포토레지스트(964)를 사이에 두고, 제1영역(A1)과 제2영역(A2) 각각에 제1 전극패드(971)와 제2 전극패드(972)를 도금 공정으로 형성한다. 제1 전극패드(971)와 제2 전극패드(972)는 구리, 니켈, 크롬 등의 금속으로 15 ~ 500μm의 두께로 형성할 수 있다.
도 12e를 참조하면, 포토레지스트(964)를 제거하여 제1 전극패드(971)와 제2 전극패드(972) 사이의 공간(gap)(970a)를 확보한다. 공간(970a)의 폭(제1 전극패드(971)와 제2 전극패드(972)의 간격)은 1μm ~ 500μm정도가 적당하다. 공간(970a)의 폭이 1μm이하이면 양쪽 전극패드(971, 972) 사이의 절연 공정의 불량이 발생될 수 있다. 500μm이상이면 전극패드(971, 972)가 차지하는 면적이 상대적으로 작아져 발광소자에서 발생하는 열의 방출을 효과적으로 하지 못해 발광소자의 온도가 상승하여 발광소자의 휘도 저하 등의 성능이 불량해질 수 있다.
도 12f를 참조하면, 포토레지스트(964)가 있던 공간(970a)에 노출된 시드층(960)을 식각하여 제1 시드층(961)과 제2 시드층(962)로 분리한다. 이어서, 공간(970a)과, 제1 시드층(961) 및 제2 시드층(962)의 식각된 영역을 채워서 절연 격벽(980)을 형성한다. 절연 격벽(980)을 형성한 후 CMP(Chemical Mechanical Polishing)와 같은 공정을 통해 제1 전극패드(971)와 제2 전극패드(972)의 표면을 평탄화시킬 수 있다.
도 12g를 참조하면, 결정성장의 기초가 된 기판(802)을 레이저 리프트 오프(laser lift off) 공정 등을 통해 제거한다.
상기 실시예에 따르면, 상술한 바와 같이 도금공정으로 전극패드를 형성할 수 있으며, 전극패드의 형성영역을 용이하게 설계할 수 있어서, 제조된 발광소자를 다른 콘택이 형성된 기판에 용이하게 설치할 수 있다.
이상에서 본 발명의 실시예가 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 이상에서 첨부된 도면을 참조하여 설명된 본 발명의 실시예들은 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.

Claims (71)

  1. 기판 상에 순차적으로 적층된 제1전극층, 절연층, 제2전극층, 제2반도체층, 활성층 및 제1반도체층;
    상기 기판을 관통하여 상기 제1전극층과 전기적으로 연결된 제1콘택과, 상기 기판, 상기 제1전극층 및 상기 절연층을 관통하여 상기 제2전극층과 통전하는 제2콘택;을 구비하며,
    상기 제1전극층은 상기 제2전극층, 제2반도체층 및 활성층을 관통하는 콘택홀을 채워서 상기 제1반도체층과 전기적으로 연결되며,
    상기 절연층은 상기 콘택홀의 내주를 감싸도록 형성되어 상기 제1전극층을 상기 제2전극층으로부터 절연하는 반도체 발광소자.
  2. 제 1 항에 있어서,
    상기 콘택홀은 복수이며, 각 콘택홀은 상기 제1전극층으로 채워진 반도체 발광소자.
  3. 제 1 항에 있어서,
    상기 제2콘택의 외주에 적어도 상기 제2콘택과 상기 제1전극층을 절연하는 절연층이 더 구비한 반도체 발광소자.
  4. 제 1 항에 있어서,
    상기 제2전극층은 상기 활성층으로부터 발생한 광을 반사시키는 반사층인 반도체 발광 소자.
  5. 제 4 항에 있어서,
    상기 제2전극층은 Ag, Al, Pt, Ni, Pd, Ti, Au, Ir, W, Sn, 이들의 산화물 또는 이들의 혼합물로 구성된 그룹으로부터 선택된 적어도 어느 하나의 물질로 형성된 반도체 발광 소자.
  6. 제 1 항에 있어서,
    상기 기판은 알루미나, 알루미늄 나이트라이드, 사파이어, 폴리머 중 어느 하나의 물질로 형성된 비도전성 기판인 반도체 발광 소자.
  7. 제 1 항에 있어서,
    상기 기판은 도전성 기판이며, 상기 제1콘택 및 상기 제2콘택이 형성된 관통홀의 내주와 그 표면에 절연층이 형성된 반도체 발광 소자.
  8. 제 7 항에 있어서,
    상기 기판은 Si, Ge, Al 포함 Si 중 선택된 어느 하나를 포함하는 반도체 발광 소자.
  9. 기판 상에 순차적으로 적층된 제1전극층, 제1절연층, 제2전극층, 제2반도체층, 활성층 및 제1반도체층;
    상기 제1전극층의 일부 영역 상에 형성된 제1전극패드;
    상기 제1전극층의 나머지 영역 상으로 형성된 제2절연층;
    상기 제2전극층 상에서 상기 제2절연층 상으로 연장된 제2전극패드;
    상기 기판을 관통하여 상기 제1전극패드와 전기적으로 연결된 제1콘택과, 상기 기판을 관통하여 상기 제2전극층과 통전하는 제2콘택;을 구비하며,
    상기 제1전극층은 상기 제2전극층, 제2반도체층 및 활성층을 관통하는 콘택홀을 채워서 상기 제1반도체층과 전기적으로 연결되며,
    상기 제1절연층은 상기 콘택홀의 내주를 감싸도록 형성되어 상기 제1전극층을 상기 제2전극층으로부터 절연하는 반도체 발광소자.
  10. 제 9 항에 있어서,
    상기 콘택홀은 복수이며, 각 콘택홀은 상기 제1전극층으로 채워진 반도체 발광소자.
  11. 제 9 항에 있어서,
    상기 제2전극층은 상기 활성층으로부터 발생한 광을 반사시키는 반사층인 반도체 발광 소자.
  12. 제 11 항에 있어서,
    상기 제2전극층은 Ag, Al, Pt, Ni, Pd, Ti, Au, Ir, W, Sn, 이들의 산화물 또는 이들의 혼합물로 구성된 그룹으로부터 선택된 적어도 어느 하나의 물질로 형성된 반도체 발광 소자.
  13. 제 9 항에 있어서,
    상기 기판은 알루미나, 알루미늄 나이트라이드, 사파이어, 폴리머 중 어느 하나의 물질로 형성된 비도전성 기판인 반도체 발광 소자.
  14. 제 9 항에 있어서,
    상기 기판은 도전성 기판이며, 상기 제1콘택 및 상기 제2콘택이 형성된 관통홀의 내주와 그 표면에 제3절연층이 형성된 반도체 발광 소자.
  15. 제 14 항에 있어서,
    상기 기판은 Si, Ge, Al 포함 Si, GaN 중 선택된 어느 하나를 포함하는형성된 반도체 발광 소자.
  16. 제1기판 상에 제1반도체층, 활성층, 제2반도체층을 순차적으로 형성하는 단계;
    상기 제2반도체층으로부터 상기 제1반도체층을 노출하는 콘택홀을 형성하고, 상기 콘택홀에 상기 제1반도체층과 연결되게 콘택층을 형성하는 단계;
    상기 제2반도체층 상으로 상기 콘택홀을 둘러싸는 제2전극층을 형성하는 단계;
    상기 제2전극층 상으로 제1절연층을 형성하는 단계;
    상기 제1절연층 상으로 상기 콘택층과 연결된 제1전극층을 형성하는 단계;
    제2기판을 상기 제1전극층 상에 접합하고, 상기 제1기판을 제거하는 단계;
    상기 제2기판의 노출면으로부터 상기 제1전극층과 연결되는 제1관통홀과, 상기 제2전극층과 연결되는 제2관통홀을 형성하는 단계; 및
    상기 제1관통홀과 상기 제2관통홀을 각각 메탈로 채워서 상기 제1전극층과 상기 제2전극층에 각각 연결되는 제1콘택 및 제2콘택을 형성하는 단계;를 포함하는 반도체 발광소자의 제조방법.
  17. 제 16 항에 있어서, 상기 콘택홀 형성단계는,
    상기 콘택홀을 덮는 제2절연층을 형성하는 단계;
    상기 콘택홀의 바닥의 상기 제2절연층을 식각하여 상기 제1반도체층을 노출시키는 단계;를 더 포함하며,
    상기 콘택층 형성단계는 상기 노출된 제1반도체층 상으로 상기 콘택층을 형성하는 단계인 반도체 발광소자의 제조방법.
  18. 제 16 항에 있어서,
    상기 콘택홀 및 상기 콘택층 형성단계는, 복수의 콘택홀과 복수의 콘택층을 형성하는 단계인 반도체 발광소자의 제조방법.
  19. 제 18 항에 있어서,
    상기 제2전극층 형성 단계는,
    상기 제2반도체층 상으로 제3절연층을 형성하는 단계;
    상기 콘택홀을 둘러싸는 제3절연층을 제거하여 상기 제2반도체층을 노출하는 단계; 및
    상기 노출된 제2반도체층 상으로 상기 제2전극층을 형성하는 단계;를 포함하는 반도체 발광소자의 제조방법.
  20. 제 16 항에 있어서,
    상기 제2전극층은 Ag, Al, Pt, Ni, Pd, Ti, Au, Ir, W, Sn, 이들의 산화물 또는 이들의 혼합물로 구성된 그룹으로부터 선택된 적어도 어느 하나의 물질로 형성하는 반도체 발광소자의 제조방법.
  21. 제 16 항에 있어서, 상기 제1전극층 형성 단계는,
    상기 콘택층을 노출하도록 상기 제1절연층을 식각하는 단계; 및
    상기 노출된 콘택층을 덮도록 상기 제1전극층을 형성하는 단계;를 포함하는 반도체 발광소자의 제조방법.
  22. 제 16 항에 있어서, 상기 제2관통홀을 형성하는 단계는,
    상기 제2관통홀의 내주에 제4절연층을 형성하는 단계를 더 포함하는 반도체 발광소자의 제조방법.
  23. 제 16 항에 있어서,
    상기 제2기판은 알루미나, 알루미늄 나이트라이드, 사파이어, 폴리머 중 선택된 어느 하나의 물질로 형성된 비도전성 기판인 반도체 발광소자의 제조방법.
  24. 제1기판 상에 제1반도체층, 활성층, 제2반도체층을 순차적으로 적층하는 단계;
    상기 제2반도체층으로부터 상기 제1반도체층을 노출하는 콘택홀을 형성하고, 상기 콘택홀에 상기 제1반도체층과 연결되게 콘택층을 형성하는 단계;
    상기 제2반도체층 상으로 상기 콘택홀을 둘러싸는 제2전극층을 형성하는 단계;
    상기 제2전극층 상으로 제1절연층을 형성하는 단계;
    상기 제1절연층 상으로 상기 콘택층과 연결된 제1전극층을 형성하는 단계;
    제2기판에 상기 제1전극층과 연결되는 제1관통홀과, 상기 제2전극층과 연결되는 제2관통홀을 형성하는 단계;
    상기 제1관통홀과 상기 제2관통홀을 각각 메탈로 채워서 상기 제1전극층과 상기 제2전극층에 각각 연결되는 제1콘택 및 제2콘택을 형성하는 단계;
    상기 제1전극층의 노출된 표면에서 상기 제1전극층으로부터 절연되며, 상기 제2전극층에 연결되는 제3콘택을 형성하는 단계;
    상기 제3콘택과 상기 제2콘택이 접촉하도록 상기 제2기판을 상기 제1전극층 상에 접합하는 단계; 및
    상기 제1기판을 제거하는 단계;를 포함하는 반도체 발광소자의 제조방법.
  25. 제 24 항에 있어서, 상기 제1관통홀 및 상기 제2관통홀의 내주와 상기 제2기판의 표면에 제2절연층을 형성하는 단계;를 더 포함하는 반도체 발광소자의 제조방법.
  26. 제 25 항에 있어서,
    상기 제2기판은 Si, Ge, Al 포함 Si, GaN 중 선택된 어느 하나를 포함하는 반도체 발광 소자의 제조방법.
  27. 제 24 항에 있어서,
    상기 콘택홀형성단계는,
    상기 콘택홀을 덮는 제3절연층을 형성하는 단계;
    상기 콘택홀의 바닥의 상기 제3절연층을 식각하여 상기 제1반도체층을 노출시키는 단계;를 더 포함하며,
    상기 콘택층 형성단계는 상기 노출된 제1반도체층 상으로 상기 콘택층을 형성하는 단계인 반도체 발광소자의 제조방법.
  28. 제 24 항에 있어서,
    상기 콘택홀 및 상기 콘택층 형성단계는, 복수의 콘택홀과 복수의 콘택층을 형성하는 단계인 반도체 발광소자의 제조방법.
  29. 제 27 항에 있어서, 상기 제2전극층 형성 단계는,
    상기 제2반도체층 상으로 제4절연층을 형성하는 단계;
    상기 콘택홀을 둘러싸는 상기 제4절연층을 제거하여 상기 제2반도체층을 노출하는 단계; 및
    상기 노출된 제2반도체층 상으로 상기 제2전극층을 형성하는 단계;를 포함하는 반도체 발광소자의 제조방법.
  30. 제 24 항에 있어서,
    상기 제2전극층은 Ag, Al, Pt, Ni, Pd, Ti, Au, Ir, W, Sn, 이들의 산화물 또는 이들의 혼합물로 구성된 그룹으로부터 선택된 적어도 어느 하나의 물질로 형성하는 반도체 발광소자의 제조방법.
  31. 제 24 항에 있어서, 상기 제1전극층 형성 단계는,
    상기 콘택층을 노출하도록 상기 제1절연층을 식각하는 단계; 및
    상기 노출된 콘택층을 덮도록 상기 제1전극층을 형성하는 단계;를 포함하는 반도체 발광소자의 제조방법.
  32. 제1기판 상에 제1반도체층, 활성층, 제2반도체층, 제2전극층을 순차적으로 형성하는 단계;
    상기 제2전극층으로부터 상기 제1반도체층을 노출하는 콘택홀을 형성하는 단계;
    상기 제2전극층 상으로 상기 콘택홀의 내주를 덮는 제1절연층을 형성하는 단계;
    상기 콘택홀의 바닥을 식각하여 상기 제1반도체층을 노출시키는 단계;
    상기 제1절연층 상으로 노출된 제1반도체층과 접촉하는 제1전극층을 형성하는 단계;
    제2기판을 상기 제1전극층 상에 접합하고, 상기 제1기판을 제거하는 단계;
    상기 제2 기판의 노출면으로부터 상기 제1전극층과 연결되는 제1관통홀과, 상기 제2전극층과 연결되는 제2관통홀을 형성하는 단계; 및
    상기 제1관통홀과 상기 제2관통홀 각각 메탈로 채워서 상기 제1전극층과 상기 제2전극층에 각각 연결되는 제1콘택 및 제2콘택을 형성하는 단계;를 포함하는 반도체 발광소자의 제조방법.
  33. 제 32 항에 있어서,
    상기 콘택홀 형성단계는, 복수의 콘택홀을 형성하는 단계인 반도체 발광소자의 제조방법.
  34. 제 32 항에 있어서,
    상기 제2전극층은 Ag, Al, Pt, Ni, Pd, Ti, Au, Ir, W, Sn, 이들의 산화물 또는 이들의 혼합물로 구성된 그룹으로부터 선택된 적어도 어느 하나의 물질로 형성하는 반도체 발광소자의 제조방법.
  35. 제 32 항에 있어서, 상기 제2관통홀을 형성하는 단계는,
    상기 제2관통홀의 내주에 제2절연층을 형성하는 단계를 더 포함하는 반도체 발광소자의 제조방법.
  36. 제 32 항에 있어서,
    상기 제2기판은 알루미나, 알루미늄 나이트라이드, 사파이어 중 선택된 어느 하나의 물질로 형성된 비도전성 기판인 반도체 발광소자의 제조방법.
  37. 제 32 항에 있어서,
    상기 제1관통홀 및 상기 제2관통홀의 내주와 상기 제2기판의 표면에 제2절연층을 형성하는 단계;를 더 포함하는 반도체 발광소자의 제조방법.
  38. 제 37 항에 있어서,
    상기 제2기판은 Si, Ge, Al 포함 Si, GaN 중 선택된 어느 하나를 포함하는 형성된 도전성 기판인 반도체 발광 소자의 제조방법.
  39. 제 32 항에 있어서,
    상기 콘택홀 형성단계는, 복수의 콘택홀을 형성하는 단계인 반도체 발광소자의 제조방법.
  40. 제 32 항에 있어서, 상기 제2전극층은 Ag, Al, Pt, Ni, Pd, Ti, Au, Ir, W, Sn, 이들의 산화물 또는 이들의 혼합물로 구성된 그룹으로부터 선택된 적어도 어느 하나의 물질로 형성하는 반도체 발광소자의 제조방법.
  41. 제1기판 상에 제1반도체층, 활성층, 제2반도체층을 순차적으로 형성하는 단계;
    상기 제2반도체층으로부터 상기 제1반도체층을 노출하는 콘택홀을 형성하고, 상기 콘택홀에 상기 제1반도체층과 연결되게 콘택층을 형성하는 단계;
    상기 제2반도체층 상으로 상기 콘택홀을 둘러싸는 제2전극층을 형성하는 단계;
    상기 제2전극층 상으로 제1절연층을 형성하는 단계;
    상기 제1절연층 상으로 상기 제2전극층의 제1영역을 제외한 제2영역에서 상기 콘택층과 연결된 제1전극층을 형성하는 단계;
    상기 제1전극층을 덮는 제2절연층을 형성하는 단계;
    상기 제1영역의 상기 제2전극층과 연결되는 제2전극패드를 상기 제2절연층 상으로 연장하여 형성하는 단계;
    상기 제2영역에서 상기 제2전극패드와 이격되게 상기 제1전극층과 연결되는 제1전극패드를 형성하는 단계;
    제2기판에 서로 이격된 관통홀을 메탈로 채워서 제1콘택 및 제2콘택을 형성하는 단계;
    상기 제2기판을 상기 제1콘택 및 상기 제2콘택이 각각 상기 제1전극패드 및 상기 제2전극패드와 연결되게 접합하는 단계;를 포함하는 반도체 발광소자의 제조방법.
  42. 제 41 항에 있어서, 상기 관통홀의 내주와 상기 제2기판의 표면에 제3절연층을 형성하는 단계;를 더 포함하는 반도체 발광소자의 제조방법.
  43. 제 41 항에 있어서,
    상기 제2기판은 Si, Ge, Al 포함 Si, GaN 중 선택된 어느 하나를 포함하는 반도체 발광 소자의 제조방법.
  44. 제 41 항에 있어서,
    상기 콘택홀 형성단계는,
    상기 콘택홀을 덮는 제4절연층을 형성하는 단계;
    상기 콘택홀의 바닥의 상기 제4절연층을 식각하여 상기 제1반도체층을 노출시키는 단계;를 더 포함하며,
    상기 콘택층 형성단계는 상기 노출된 제1반도체층 상으로 상기 콘택층을 형성하는 단계인 반도체 발광소자의 제조방법.
  45. 제 42 항에 있어서,
    상기 콘택홀 및 상기 콘택층 형성단계는, 복수의 콘택홀과 복수의 콘택층을 형성하는 단계인 반도체 발광소자의 제조방법.
  46. 제 45 항에 있어서,
    상기 제2전극층 형성 단계는,
    상기 제2반도체층 상으로 제5절연층을 형성하는 단계;
    상기 콘택홀을 둘러싸는 상기 제5절연층을 제거하여 상기 제2반도체층을 노출하는 단계; 및
    상기 노출된 제2반도체층 상으로 상기 제2전극층을 형성하는 단계;를 포함하는 반도체 발광소자의 제조방법.
  47. 제 41 항에 있어서,
    상기 제2전극층은 Ag, Al, Pt, Ni, Pd, Ti, Au, Ir, W, Sn, 이들의 산화물 또는 이들의 혼합물로 구성된 그룹으로부터 선택된 적어도 어느 하나의 물질로 형성하는 반도체 발광소자의 제조방법.
  48. 제 41 항에 있어서, 상기 제1전극층 형성 단계는,
    상기 콘택층을 노출하도록 상기 제1 절연층을 식각하는 단계; 및
    상기 노출된 콘택층을 덮도록 상기 제1전극층을 형성하는 단계;를 포함하는 반도체 발광소자의 제조방법.
  49. 제1기판 상에 제1반도체층, 활성층, 제2반도체층, 제2전극층을 순차적으로 형성하는 단계;
    상기 제2전극층으로부터 상기 제1반도체층을 노출하는 콘택홀을 형성하는 단계;
    상기 제2전극층 상으로 상기 콘택홀의 내주를 덮는 제1절연층을 형성하는 단계;
    상기 콘택홀의 바닥의 상기 제1절연층을 식각하여 상기 제1반도체층을 노출시키는 단계;
    상기 제1절연층 상으로 상기 제2전극층의 제1영역을 제외한 제2영역에서 상기 콘택층과 연결된 제1전극층을 형성하는 단계;
    상기 제1전극층을 덮는 제2절연층을 형성하는 단계;
    상기 제1영역의 상기 제2전극층과 연결되는 제2전극패드를 상기 제2절연층 상으로 연장하여 형성하는 단계;
    상기 제2영역에서 상기 제2전극패드와 이격되게 상기 제1전극층과 연결되는 제1전극패드를 형성하는 단계;
    제2기판에 서로 이격된 관통홀을 메탈로 채워서 제1콘택 및 제2콘택을 형성하는 단계;
    상기 제2기판을 상기 제1콘택 및 상기 제2콘택이 각각 상기 제1전극패드 및 상기 제2전극패드와 접합하는 단계;를 포함하는 반도체 발광소자의 제조방법.
  50. 제1 반도체층, 활성층, 및 제2 반도체층을 포함하는 반도체 구조물;
    상기 제2 반도체층 상에 마련된 것으로, 상기 제1 반도체층 및 상기 제2 반도체층 각각에 전기적으로 연결되는 제1전극층 및 제2전극층;
    상기 반도체 구조물의 상면에서 상기 제1전극층 및 상기 제2전극층을 절연하는 절연층;
    상기 제1전극층 상에 마련된 제1 전극패드와, 상기 제2전극층 상의 제2 전극패드를 포함하는 도금 전극층; 및
    상기 제1 전극패드와 상기 제2 전극패드 사이에 마련된 절연 격벽;을 포함하는 반도체 발광소자.
  51. 제 50 항에 있어서,
    상기 제1전극층은 상기 제2 반도체층에서 상기 제1 반도체층까지 형성된 적어도 하나의 콘택홀을 통하여 상기 제1 반도체층에 전기적으로 연결도록 상기 적어도 하나의 콘택홀의 상부를 덮는 반도체 발광소자.
  52. 제 51 항에 있어서,
    상기 절연층은 연장되어서 상기 적어도 하나의 콘택홀의 측벽에 형성되어서 상기 제1전극층이 상기 제2 반도체층과 절연하는 반도체 발광소자.
  53. 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 반도체 구조물;
    상기 제2 반도체층 상에 마련된 것으로, 상기 제1 반도체층 및 상기 제2 반도체층 각각에 전기적으로 연결되는 제1전극층 및 제2전극층;
    상기 반도체 구조물의 상면에서 상기 제1전극층 및 상기 제2전극층을 절연하는 제1절연층;
    상기 제1절연층, 상기 제1전극층 및 상기 제2전극층을 덮으며, 상기 제2전극층의 일부인 제1영역과 상기 제1전극층의 일부인 제2영역을 노출시키는 제2절연층;
    상기 제2영역에서 상기 제1전극층과 연결된 제1금속층;
    상기 제1영역에서 상기 제2전극층과 연결된 제2금속층;
    상기 제1금속층 상에 마련된 제1 전극패드와, 상기 제2금속층 상의 제2 전극패드를 포함하는 도금 전극층; 및
    상기 제1 전극패드와 상기 제2 전극패드 사이에 마련된 절연 격벽;을 포함하는 반도체 발광소자.
  54. 제 53 항에 있어서,
    상기 제1전극층은 상기 제2 반도체층에서 상기 제1 반도체층까지 형성된 적어도 하나의 콘택홀을 통하여 상기 제1 반도체층에 전기적으로 연결되며, 상기 제1금속층은 상기 적어도 하나의 콘택홀에 채워진 상기 제1전극층과 연결되게 형성되는 반도체 발광소자.
  55. 제 54 항에 있어서,
    상기 제1절연층은 연장되어서 상기 적어도 하나의 콘택홀의 측벽에 형성되어서 상기 제1전극층이 상기 제2 반도체층과 절연하는 반도체 발광소자.
  56. 기판 상에 제1 반도체층, 활성층, 및 제2 반도체층을 적층하여 반도체 구조물을 형성하는 단계;
    상기 반도체 구조물의 상면에 상기 제1 반도체층 및 제2 반도체층에 각각 전기적으로 연결되는 제1전극층 및 제2전극층을 형성하는 단계;
    상기 제1전극층이 위치한 영역 및 상기 제2전극층이 위치한 영역의 일부를 노출시키는 절연층을 도포하는 단계;
    상기 제1전극층이 노출된 제1 전극 영역과 상기 제2전극층이 노출된 제2 전극 영역에 도금하여 제1 전극패드 및 제2 전극패드를 형성하는 단계;
    상기 제1 전극패드 및 상기 제2 전극패드 사이의 경계 영역에 절연물질을 충전하여 절연 격벽을 형성하는 단계; 및
    상기 기판을 제거하는 단계;를 포함하는 반도체 발광소자의 제조방법.
  57. 제 56 항에 있어서,
    상기 제1전극층 및 제2전극층을 형성하는 단계는,
    상기 제2 반도체층에서 상기 제1 반도체층까지 적어도 하나의 콘택홀을 형성하는 단계;
    상기 제2 반도체층 및 상기 적어도 하나의 콘택홀에 보호층을 형성하는 단계;
    상기 적어도 하나의 콘택홀의 바닥에 위치한 보호층을 제거하여 상기 제1 반도체층을 노출하는 단계;
    상기 제1 반도체층의 노출된 영역에 제1전극층을 형성하는 단계;
    상기 제2 반도체층의 상기 제1전극층을 둘러싼 영역을 제외한 나머지 영역의 보호층을 제거하는 단계; 및
    상기 제2 반도체층의 상기 보호층이 제거되어 노출된 영역에 제2전극층을 형성하는 단계;를 포함하는 반도체 발광소자의 제조방법.
  58. 제 57 항에 있어서,
    상기 절연층을 도포하는 단계는,
    상기 제1전극층, 상기 제2전극층, 및 상기 반도체 구조물의 상면 전역에 절연층을 도포하는 단계; 및
    상기 절연층 중 상기 제1전극층 및 상기 제2전극층이 위치한 영역의 일부를 제거하는 단계;를 포함하는 반도체 발광소자의 제조방법.
  59. 제 58 항에 있어서,
    상기 제1 전극패드 및 제2 전극패드를 형성하는 단계는,
    상기 제1 전극 영역과 상기 제2 전극 영역 사이의 경계 영역에 포토레지스트를 형성하는 단계;
    상기 포토레지스트를 사이에 두고 도금하여 상기 제1 전극패드 및 상기 제2 전극패드를 형성하는 단계; 및
    상기 포토레지스트를 제거하는 단계;를 포함하는 반도체 발광소자의 제조방법.
  60. 제 59 항에 있어서,
    상기 제1 전극패드 및 제2 전극패드를 형성하는 단계는 상기 제1 전극 영역과 상기 제2 전극 영역에 도금을 위한 시드층을 형성하는 단계를 더 포함하는 반도체 발광소자의 제조방법.
  61. 제 56 항에 있어서,
    상기 제1 전극, 제2 전극 및 상기 절연 격벽의 상면을 평탄화하는 단계를 더 포함하는 반도체 발광소자의 제조방법.
  62. 제 56 항에 있어서,
    상기 반도체 구조물은 질화갈륨계 반도체층들을 적층하여 형성하는 반도체 발광소자의 제조방법.
  63. 제 56 항에 있어서,
    상기 기판은 사파이어 기판인 반도체 발광소자의 제조방법.
  64. 기판 상에 제1 반도체층, 활성층, 및 제2 반도체층을 적층하여 반도체 구조물을 형성하는 단계;
    상기 반도체 구조물의 상면에 상기 제1 반도체층 및 제2 반도체층에 각각 전기적으로 연결되는 제1전극층 및 제2전극층을 형성하는 단계;
    상기 제1전극층이 위치한 영역 및 상기 제2전극층이 위치한 영역의 일부를 노출시키는 제1절연층을 형성하는 단계;
    상기 제1절연층, 상기 제1전극층 및 상기 제2전극층을 덮는 제2절연층을 형성하는 단계;
    상기 제2절연층을 식각하여 상기 제1전극층의 일부인 제1영역과, 상기 제2전극층의 제2영역을 노출시키는 제2절연층을 형성하는 단계;
    상기 제1영역 및 상기 제2영역에 각각 제1금속층과 제2금속층을 형성하는 단계;
    상기 제1금속층과 상기 제2금속층 상에 도금하여 각각 제1 전극패드 및 제2 전극패드를 형성하는 단계;
    상기 제1 전극패드 및 상기 제2 전극패드 사이의 경계 영역에 절연물질을 충전하여 절연 격벽을 형성하는 단계; 및
    상기 기판을 제거하는 단계;를 포함하는 반도체 발광소자의 제조방법.
  65. 제 64 항에 있어서,
    상기 제1전극층 및 제2전극층을 형성하는 단계는,
    상기 제2 반도체층에서 상기 제1 반도체층까지 적어도 하나의 콘택홀을 형성하는 단계;
    상기 제2 반도체층 및 상기 적어도 하나의 콘택홀에 보호층을 형성하는 단계;
    상기 적어도 하나의 콘택홀의 바닥에 위치한 보호층을 제거하여 상기 제1 반도체층을 노출하는 단계;
    상기 제1 반도체층의 노출된 영역에 제1전극층을 형성하는 단계;
    상기 제2 반도체층의 상기 제1전극층을 둘러싼 영역을 제외한 나머지 영역의 보호층을 제거하는 단계; 및
    상기 제2 반도체층의 상기 보호층이 제거되어 노출된 영역에 제2전극층을 형성하는 단계;를 포함하는 반도체 발광소자의 제조방법.
  66. 제 64 항에 있어서, 상기 제1절연층을 도포하는 단계는,
    상기 제1전극층, 상기 제2전극층, 및 상기 반도체 구조물의 상면 전역에 제1절연층을 도포하는 단계; 및
    상기 제1절연층 중 상기 제1전극층 및 상기 제2전극층이 위치한 영역의 일부를 제거하는 단계;를 포함하는 반도체 발광소자의 제조방법.
  67. 제 66 항에 있어서,
    상기 제1 전극패드 및 제2 전극패드를 형성하는 단계는,
    상기 제1 전극 영역과 상기 제2 전극 영역 사이의 경계 영역에 포토레지스트를 형성하는 단계;
    상기 포토레지스트를 사이에 두고 도금하여 상기 제1 전극패드 및 상기 제2 전극패드를 형성하는 단계; 및
    상기 포토레지스트를 제거하는 단계;를 포함하는 반도체 발광소자의 제조방법.
  68. 제 67 항에 있어서,
    상기 제1 전극패드 및 제2 전극패드를 형성하는 단계는 상기 제1 전극 영역과 상기 제2 전극 영역에 도금을 위한 시드층을 형성하는 단계를 더 포함하는 반도체 발광소자의 제조방법.
  69. 제 64 항에 있어서,
    상기 제1 전극, 제2 전극 및 상기 절연 격벽의 상면을 평탄화하는 단계를 더 포함하는 반도체 발광소자의 제조방법.
  70. 제 64 항에 있어서,
    상기 반도체 구조물은 질화갈륨계 반도체층들을 적층하여 형성하는 반도체 발광소자의 제조방법.
  71. 제 64 항에 있어서,
    상기 기판은 사파이어 기판인 반도체 발광소자의 제조방법.
KR20110066447A 2010-07-08 2011-07-05 반도체 발광소자 및 이의 제조방법 KR101252032B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20100065967 2010-07-08
KR1020100065967 2010-07-08
KR1020100075670 2010-08-05
KR20100075670 2010-08-05
KR20100079225 2010-08-17
KR1020100079225 2010-08-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120129107A Division KR20120138725A (ko) 2010-07-08 2012-11-14 반도체 발광소자 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20120005385A true KR20120005385A (ko) 2012-01-16
KR101252032B1 KR101252032B1 (ko) 2013-04-10

Family

ID=44674989

Family Applications (3)

Application Number Title Priority Date Filing Date
KR20110066447A KR101252032B1 (ko) 2010-07-08 2011-07-05 반도체 발광소자 및 이의 제조방법
KR1020120129107A KR20120138725A (ko) 2010-07-08 2012-11-14 반도체 발광소자 및 이의 제조방법
KR1020170123366A KR101874587B1 (ko) 2010-07-08 2017-09-25 반도체 발광소자 및 이의 제조방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020120129107A KR20120138725A (ko) 2010-07-08 2012-11-14 반도체 발광소자 및 이의 제조방법
KR1020170123366A KR101874587B1 (ko) 2010-07-08 2017-09-25 반도체 발광소자 및 이의 제조방법

Country Status (5)

Country Link
US (6) US8872205B2 (ko)
EP (3) EP2405491A3 (ko)
JP (1) JP2012019217A (ko)
KR (3) KR101252032B1 (ko)
CN (1) CN102315352B (ko)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014149274A1 (en) * 2013-03-15 2014-09-25 Analog Devices, Inc. Methods and structures to facilitate through-silicon vias
KR20150114110A (ko) * 2014-03-31 2015-10-12 주식회사 세미콘라이트 반도체 발광소자
KR20160013875A (ko) * 2013-05-29 2016-02-05 오스람 옵토 세미컨덕터스 게엠베하 복수의 광전자 반도체 칩을 제조하는 방법 및 광전자 반도체 칩
KR20160016846A (ko) * 2013-05-30 2016-02-15 스탠리 일렉트릭 컴퍼니, 리미티드 반도체 발광 소자 및 반도체 발광 장치
WO2016047932A1 (en) * 2014-09-26 2016-03-31 Seoul Viosys Co., Ltd. Method of fabricating lighting emitting device and lighting emitting device fabricated by the same
KR20160043868A (ko) * 2014-10-14 2016-04-22 삼성전자주식회사 수직형 반도체 발광소자 및 그 제조 방법
KR20160054333A (ko) * 2014-11-06 2016-05-16 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR20160124456A (ko) * 2015-04-20 2016-10-28 엘지이노텍 주식회사 발광소자
KR20170077512A (ko) * 2015-12-28 2017-07-06 엘지이노텍 주식회사 발광소자 및 조명장치
WO2017222341A1 (ko) * 2016-06-24 2017-12-28 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20180107592A (ko) * 2017-03-22 2018-10-02 엘지이노텍 주식회사 반도체 소자 및 반도체 소자 패키지
US11094865B2 (en) 2017-01-26 2021-08-17 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device and semiconductor device package

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010517274A (ja) 2007-01-22 2010-05-20 クリー レッド ライティング ソリューションズ、インコーポレイテッド 外部で相互接続された発光素子のアレイを用いる照明デバイスとその製造方法
KR101252032B1 (ko) 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
US8901586B2 (en) * 2010-07-12 2014-12-02 Samsung Electronics Co., Ltd. Light emitting device and method of manufacturing the same
KR101690508B1 (ko) * 2010-10-11 2016-12-28 엘지이노텍 주식회사 발광소자
JP5777879B2 (ja) 2010-12-27 2015-09-09 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
KR101762324B1 (ko) 2011-01-27 2017-07-27 엘지이노텍 주식회사 발광 소자
US8821307B2 (en) * 2011-03-14 2014-09-02 Sri Sports Limited Golf club head
KR101766298B1 (ko) * 2011-03-30 2017-08-08 삼성전자 주식회사 발광소자 및 그 제조방법
US8952395B2 (en) 2011-07-26 2015-02-10 Micron Technology, Inc. Wafer-level solid state transducer packaging transducers including separators and associated systems and methods
US8497146B2 (en) 2011-08-25 2013-07-30 Micron Technology, Inc. Vertical solid-state transducers having backside terminals and associated systems and methods
US9209358B2 (en) 2011-12-14 2015-12-08 Seoul Viosys Co., Ltd. Semiconductor device and method of fabricating the same
US20140339566A1 (en) * 2011-12-14 2014-11-20 Seoul Viosys Co., Ltd. Semiconductor device and method of fabricating the same
DE102012101409A1 (de) * 2011-12-23 2013-06-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US9450152B2 (en) * 2012-05-29 2016-09-20 Micron Technology, Inc. Solid state transducer dies having reflective features over contacts and associated systems and methods
JP5989420B2 (ja) * 2012-06-28 2016-09-07 株式会社東芝 半導体発光装置
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
WO2014006763A1 (ja) * 2012-07-04 2014-01-09 ウェーブスクエア，インコーポレイテッド Iii族窒化物半導体発光素子およびその製造方法
CN104603960A (zh) * 2012-07-04 2015-05-06 Bbsa有限公司 第iii族氮化物半导体器件及其制造方法
KR20140010521A (ko) * 2012-07-12 2014-01-27 삼성전자주식회사 발광소자 패키지 및 그 제조방법
JP5983125B2 (ja) * 2012-07-18 2016-08-31 日亜化学工業株式会社 半導体発光素子の製造方法
DE102012106953A1 (de) * 2012-07-30 2014-01-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2014025195A1 (ko) * 2012-08-07 2014-02-13 서울바이오시스 주식회사 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법
DE102012217533A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
US9196807B2 (en) 2012-10-24 2015-11-24 Nichia Corporation Light emitting element
US8963121B2 (en) 2012-12-07 2015-02-24 Micron Technology, Inc. Vertical solid-state transducers and high voltage solid-state transducers having buried contacts and associated systems and methods
KR101988893B1 (ko) * 2012-12-12 2019-09-30 한국전자통신연구원 반도체 소자 및 이를 제조하는 방법
TWI570955B (zh) 2013-01-10 2017-02-11 晶元光電股份有限公司 發光元件
KR101958419B1 (ko) * 2013-01-29 2019-03-14 삼성전자 주식회사 반도체 발광 소자
JP6218386B2 (ja) * 2013-02-01 2017-10-25 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 発光素子
KR102056618B1 (ko) 2013-02-01 2019-12-17 삼성전자주식회사 반도체 발광소자
KR101455798B1 (ko) * 2013-03-22 2014-11-04 한국광기술원 플라즈몬에 의한 발광효율이 개선된 발광소자 및 그 제조방법
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
CN103247741B (zh) * 2013-04-03 2016-08-10 大连德豪光电科技有限公司 一种led倒装芯片及其制造方法
CN103236490B (zh) * 2013-04-03 2016-01-13 大连德豪光电科技有限公司 Led倒装芯片封装器件、其制造方法及使用其的封装结构
JP6159130B2 (ja) * 2013-04-12 2017-07-05 スタンレー電気株式会社 半導体発光素子
JP6100598B2 (ja) * 2013-04-25 2017-03-22 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
KR102053408B1 (ko) * 2013-07-11 2019-12-06 엘지이노텍 주식회사 발광 소자
JP6261927B2 (ja) * 2013-09-24 2018-01-17 スタンレー電気株式会社 半導体発光素子
US9123866B2 (en) * 2013-09-26 2015-09-01 Seoul Viosys Co., Ltd. Light emitting device having wide beam angle and method of fabricating the same
DE102013110853B4 (de) * 2013-10-01 2020-12-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterchips
CN103594590B (zh) * 2013-11-07 2017-02-01 溧阳市江大技术转移中心有限公司 一种倒装发光二极管的制造方法
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法
US9640650B2 (en) * 2014-01-16 2017-05-02 Qorvo Us, Inc. Doped gallium nitride high-electron mobility transistor
KR102374671B1 (ko) * 2015-03-13 2022-03-16 서울바이오시스 주식회사 발광 다이오드
KR102140279B1 (ko) * 2014-05-15 2020-07-31 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102162437B1 (ko) * 2014-05-15 2020-10-07 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102407827B1 (ko) * 2015-01-27 2022-06-13 서울바이오시스 주식회사 발광 소자
FR3023066B1 (fr) * 2014-06-30 2017-10-27 Aledia Dispositif optoelectronique comprenant des diodes electroluminescentes et un circuit de commande
CN105336869A (zh) * 2014-07-22 2016-02-17 上海和辉光电有限公司 电极结构及oled显示器
KR20160016361A (ko) * 2014-08-05 2016-02-15 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
KR20160025782A (ko) * 2014-08-28 2016-03-09 엘지이노텍 주식회사 발광 소자 패키지
CN104347776B (zh) * 2014-10-31 2017-01-25 厦门市三安光电科技有限公司 一种led结构及其制备方法
US9356199B1 (en) * 2015-01-14 2016-05-31 Shenzhen China Star Optoelectronics Technology Co., Ltd Light-emitting device and light-emitting device package
WO2016122076A1 (en) * 2015-01-27 2016-08-04 Seoul Viosys Co., Ltd. Light emitting device
DE112016000533B4 (de) * 2015-01-30 2024-06-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
KR102197084B1 (ko) * 2015-03-23 2020-12-31 엘지이노텍 주식회사 발광 소자
KR102458090B1 (ko) 2015-04-03 2022-10-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
KR102350784B1 (ko) * 2015-04-07 2022-01-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 자외선 발광소자 및 조명시스템
JP6728949B2 (ja) * 2015-05-28 2020-07-22 日亜化学工業株式会社 発光素子及びその製造方法
DE102015108545A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US9419125B1 (en) * 2015-06-16 2016-08-16 Raytheon Company Doped barrier layers in epitaxial group III nitrides
DE102015111046B9 (de) * 2015-07-08 2022-09-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
KR102408617B1 (ko) * 2015-07-16 2022-06-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지 및 이를 포함하는 발광 장치
JP2015216401A (ja) * 2015-07-31 2015-12-03 株式会社東芝 半導体発光装置
DE102015114583A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP6555043B2 (ja) * 2015-09-18 2019-08-07 日亜化学工業株式会社 発光素子及び発光装置
KR102487989B1 (ko) * 2015-09-30 2023-01-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
CN106848027B (zh) * 2015-12-03 2019-08-23 映瑞光电科技(上海)有限公司 高可靠性垂直倒装led芯片的制备方法
JP6692155B2 (ja) * 2015-12-15 2020-05-13 スタンレー電気株式会社 半導体発光素子アレイおよび車両用灯具
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
CN112289821A (zh) * 2016-04-14 2021-01-29 群创光电股份有限公司 显示装置
JP6805674B2 (ja) * 2016-09-21 2020-12-23 豊田合成株式会社 発光素子及びその製造方法
US10032880B2 (en) * 2016-10-10 2018-07-24 Semiconductor Components Industries, Llc Method for forming ohmic contacts
KR102588170B1 (ko) 2016-11-16 2023-10-13 삼성전자주식회사 다층 구조의 반사막을 구비한 반도체 발광 소자
KR102650341B1 (ko) * 2016-11-25 2024-03-22 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
TWI790984B (zh) * 2017-01-26 2023-01-21 晶元光電股份有限公司 發光元件
DE102017107198A1 (de) 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
US10651357B2 (en) 2017-08-03 2020-05-12 Cree, Inc. High density pixelated-led chips and chip array devices
KR20190019745A (ko) * 2017-08-18 2019-02-27 주식회사 루멘스 발광소자 및 그 제조방법
KR102410809B1 (ko) * 2017-08-25 2022-06-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR20190029392A (ko) 2017-09-11 2019-03-20 강은 세라믹 블록을 이용한 허리 찜질용 온수매트
DE102017123242A1 (de) 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines oder einer Mehrzahl von Halbleiterchips und Halbleiterchip
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US10892296B2 (en) * 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US10748881B2 (en) 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10886327B2 (en) 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11114499B2 (en) 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US10784240B2 (en) 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
KR20190116827A (ko) 2018-04-05 2019-10-15 엘지이노텍 주식회사 반도체 소자
JP6848944B2 (ja) 2018-08-30 2021-03-24 日亜化学工業株式会社 配線基板の製造方法および配線基板
JP6826761B2 (ja) 2018-08-31 2021-02-10 日亜化学工業株式会社 半導体装置の製造方法
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
CN110010738A (zh) * 2019-04-28 2019-07-12 福建兆元光电有限公司 半导体发光元件及其制造方法
CN110085714B (zh) * 2019-06-05 2024-03-22 广东省半导体产业技术研究院 直流发光器件及其制作方法
WO2021087109A1 (en) 2019-10-29 2021-05-06 Cree, Inc. Texturing for high density pixelated-led chips
CN110993760A (zh) * 2019-12-29 2020-04-10 江苏新广联科技股份有限公司 具有温度监控的大功率倒装led芯片及制备方法
EP4160679B1 (en) * 2020-04-28 2024-01-31 Nichia Corporation Light-emitting device
CN111769190B (zh) * 2020-05-21 2022-01-14 华灿光电（浙江）有限公司 倒装发光二极管芯片及其制作方法
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
CN113135736B (zh) * 2021-03-24 2022-02-01 广东工业大学 一种氧化物固态电解质及其制备方法和应用
CN113745380A (zh) * 2021-08-16 2021-12-03 泉州三安半导体科技有限公司 一种发光二极管以及照明或显示装置
WO2023145217A1 (ja) * 2022-01-28 2023-08-03 株式会社ジャパンディスプレイ 発光装置および発光装置形成基板
US20230361249A1 (en) * 2022-05-05 2023-11-09 Creeled, Inc. Light-emitting diode chip structures with electrically insulating substrates and related methods

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255926A (ja) 1995-03-16 1996-10-01 Rohm Co Ltd 半導体発光素子およびその製法
CN1143394C (zh) 1996-08-27 2004-03-24 精工爱普生株式会社 剥离方法、溥膜器件的转移方法和薄膜器件
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
CN1241272C (zh) 2001-08-22 2006-02-08 索尼公司 氮化物半导体器件及其制造方法
JP2004297097A (ja) 2001-11-19 2004-10-21 Sanyo Electric Co Ltd 化合物半導体発光素子
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
US6828596B2 (en) 2002-06-13 2004-12-07 Lumileds Lighting U.S., Llc Contacting scheme for large and small area semiconductor light emitting flip chip devices
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
JP4632697B2 (ja) * 2004-06-18 2011-02-16 スタンレー電気株式会社 半導体発光素子及びその製造方法
TWM260213U (en) 2004-08-06 2005-04-01 Ching Feng Home Fashions Co Structure of curtain which can replace each other
WO2006035664A1 (ja) * 2004-09-27 2006-04-06 Matsushita Electric Industrial Co., Ltd. 半導体発光素子、その製造方法及びその実装方法、並びに発光装置
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
JP4758712B2 (ja) * 2005-08-29 2011-08-31 新光電気工業株式会社 半導体装置の製造方法
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100652133B1 (ko) 2005-12-20 2006-11-30 서울옵토디바이스주식회사 플립칩 구조의 발광 소자
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
DE102007019776A1 (de) 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR20090010623A (ko) * 2007-07-24 2009-01-30 삼성전기주식회사 발광다이오드 소자
KR101448996B1 (ko) * 2007-07-26 2014-10-10 엘지이노텍 주식회사 반도체 발광소자 및 이의 제조방법, 반도체 발광 소자패키지
KR100941766B1 (ko) 2007-08-08 2010-02-11 한국광기술원 패드 재배열을 이용한 반도체 발광 다이오드 및 그의제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
TW200919768A (en) * 2007-10-19 2009-05-01 Huga Optotech Inc Semiconductor light-emitting device and method of fabricating the same
US8898437B2 (en) 2007-11-02 2014-11-25 Qualcomm Incorporated Predecode repair cache for instructions that cross an instruction cache line
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US8026527B2 (en) * 2007-12-06 2011-09-27 Bridgelux, Inc. LED structure
DE102007062046B4 (de) * 2007-12-21 2023-09-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Lichtemittierende Bauelementeanordnung, lichtemittierendes Bauelement sowie Verfahren zum Herstellen einer Mehrzahl von lichtemittierenden Bauelementen
DE102008030584A1 (de) * 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
TWI508321B (zh) * 2008-07-21 2015-11-11 Mutual Pak Technology Co Ltd 發光二極體及其形成方法
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
CN102217102B (zh) * 2008-11-14 2015-07-15 三星电子株式会社 半导体发光器件
KR20100065967A (ko) 2008-12-09 2010-06-17 엘지전자 주식회사 냉장고 서랍의 장착구조
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
KR101070172B1 (ko) 2008-12-31 2011-10-05 최동민 물 분해 방식을 이용한 정화장치
US7732231B1 (en) 2009-06-03 2010-06-08 Philips Lumileds Lighting Company, Llc Method of forming a dielectric layer on a semiconductor light emitting device
JP5202559B2 (ja) * 2010-03-09 2013-06-05 株式会社東芝 半導体発光装置及びその製造方法
KR101252032B1 (ko) 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
KR20140044726A (ko) 2012-10-05 2014-04-15 이학재 묶음용 끈 커터기

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014149274A1 (en) * 2013-03-15 2014-09-25 Analog Devices, Inc. Methods and structures to facilitate through-silicon vias
US9431320B2 (en) 2013-03-15 2016-08-30 Analog Devices, Inc. Methods and structures to facilitate through-silicon vias
KR20160013875A (ko) * 2013-05-29 2016-02-05 오스람 옵토 세미컨덕터스 게엠베하 복수의 광전자 반도체 칩을 제조하는 방법 및 광전자 반도체 칩
KR20160016846A (ko) * 2013-05-30 2016-02-15 스탠리 일렉트릭 컴퍼니, 리미티드 반도체 발광 소자 및 반도체 발광 장치
KR20150114110A (ko) * 2014-03-31 2015-10-12 주식회사 세미콘라이트 반도체 발광소자
US10003039B2 (en) 2014-09-26 2018-06-19 Seoul Viosys Co., Ltd. Light emitting device and method of fabricating the same
WO2016047932A1 (en) * 2014-09-26 2016-03-31 Seoul Viosys Co., Ltd. Method of fabricating lighting emitting device and lighting emitting device fabricated by the same
KR20160043868A (ko) * 2014-10-14 2016-04-22 삼성전자주식회사 수직형 반도체 발광소자 및 그 제조 방법
KR20160054333A (ko) * 2014-11-06 2016-05-16 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR20160124456A (ko) * 2015-04-20 2016-10-28 엘지이노텍 주식회사 발광소자
KR20170077512A (ko) * 2015-12-28 2017-07-06 엘지이노텍 주식회사 발광소자 및 조명장치
WO2017222341A1 (ko) * 2016-06-24 2017-12-28 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 소자 패키지
US10734547B2 (en) 2016-06-24 2020-08-04 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package comprising same
US11094865B2 (en) 2017-01-26 2021-08-17 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device and semiconductor device package
KR20180107592A (ko) * 2017-03-22 2018-10-02 엘지이노텍 주식회사 반도체 소자 및 반도체 소자 패키지

Also Published As

Publication number Publication date
KR101252032B1 (ko) 2013-04-10
US9293675B2 (en) 2016-03-22
EP2405493B1 (en) 2018-12-12
CN102315352B (zh) 2015-11-25
EP2405491A2 (en) 2012-01-11
CN102315352A (zh) 2012-01-11
US10038127B2 (en) 2018-07-31
US20170229626A1 (en) 2017-08-10
KR101874587B1 (ko) 2018-07-04
US9099631B2 (en) 2015-08-04
EP2405492A3 (en) 2014-07-02
US8975655B2 (en) 2015-03-10
JP2012019217A (ja) 2012-01-26
EP2405492A2 (en) 2012-01-11
US8872205B2 (en) 2014-10-28
US20150125983A1 (en) 2015-05-07
US20150115281A1 (en) 2015-04-30
EP2405491A3 (en) 2014-05-07
EP2405493A3 (en) 2014-05-14
US9660163B2 (en) 2017-05-23
EP2405493A2 (en) 2012-01-11
US20150364652A1 (en) 2015-12-17
KR20170115026A (ko) 2017-10-16
US20140374772A1 (en) 2014-12-25
KR20120138725A (ko) 2012-12-26
EP2405492B1 (en) 2020-11-25
US20120007101A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
KR101874587B1 (ko) 반도체 발광소자 및 이의 제조방법
TWI422065B (zh) 發光二極體晶片、包含其之封裝結構以及其製造方法
TWI538265B (zh) 發光元件及其製造方法
US8946760B2 (en) Semiconductor light emitting device and fabrication method thereof
US8871544B2 (en) Vertical light-emitting devices having patterned emitting unit and methods of manufacturing the same
US9711354B2 (en) Method of fabricating light emitting device through forming a template for growing semiconductor and separating growth substrate
KR20120107874A (ko) 발광 다이오드 패키지 및 그의 제조 방법
CN103855149A (zh) 倒装高压发光二极管及其制作方法
KR20120115775A (ko) 발광 다이오드 및 그의 제조 방법
KR102255305B1 (ko) 수직형 반도체 발광소자 및 그 제조 방법
KR20110085726A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR20110132160A (ko) 반도체 발광 소자 및 그 제조방법
KR20140140803A (ko) 발광 소자 및 그 제조 방법
KR20140098564A (ko) 반도체 발광소자
KR20120002819A (ko) 반도체 발광소자 및 반도체 발광소자 패키지
KR20110086983A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR20130055999A (ko) 발광 다이오드 및 그 제조 방법
KR20110085727A (ko) 반도체 발광소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 7