KR20110121572A - 외부 전극용 도전성 페이스트, 및 그것을 이용하여 형성한 외부 전극을 구비한 적층 세라믹 전자 부품 - Google Patents

외부 전극용 도전성 페이스트, 및 그것을 이용하여 형성한 외부 전극을 구비한 적층 세라믹 전자 부품 Download PDF

Info

Publication number
KR20110121572A
KR20110121572A KR1020110040488A KR20110040488A KR20110121572A KR 20110121572 A KR20110121572 A KR 20110121572A KR 1020110040488 A KR1020110040488 A KR 1020110040488A KR 20110040488 A KR20110040488 A KR 20110040488A KR 20110121572 A KR20110121572 A KR 20110121572A
Authority
KR
South Korea
Prior art keywords
conductor layer
external electrode
conductive paste
component
resin
Prior art date
Application number
KR1020110040488A
Other languages
English (en)
Other versions
KR101807876B1 (ko
Inventor
세니찌 이카라시
히로타쯔 이카라시
Original Assignee
나믹스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나믹스 가부시끼가이샤 filed Critical 나믹스 가부시끼가이샤
Publication of KR20110121572A publication Critical patent/KR20110121572A/ko
Application granted granted Critical
Publication of KR101807876B1 publication Critical patent/KR101807876B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C09D5/24—Electrically-conducting paints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14—Conductive material dispersed in non-conductive inorganic material
    • H01B1/16—Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Structural Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Ceramic Capacitors (AREA)
  • Conductive Materials (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 굽힘 탄성률이 낮고, 응력의 완화가 우수한 외부 전극이 얻어지는 외부 전극용 도전성 페이스트, 및 그것을 이용한 적층 세라믹 전자 부품을 제공한다.
본 발명은 내부 전극에 연결된 제1 도체층과, 제1 도체층 상에 적층되는 제2 도체층을 갖는 외부 전극의 제2 도체층을 형성하기 위한 외부 전극용 도전성 페이스트로서, (A) 금속 입자와, (B) 열경화성 수지와, (C) 실리콘 고무 입자 및 불소 고무 입자로 이루어지는 군으로부터 선택되는 고무 입자를 포함하고, (B) 성분의 전체 열경화성 수지의 적어도 70 중량％가 에폭시 당량 200 내지 1500의 2관능 에폭시 수지인 외부 전극용 도전성 페이스트이다. 또한, 이 외부 전극을 구비한 적층 세라믹 전자 부품이다.

Description

외부 전극용 도전성 페이스트, 및 그것을 이용하여 형성한 외부 전극을 구비한 적층 세라믹 전자 부품{CONDUCTIVE PASTE FOR EXTERNAL ELECTRODE, AND LAMINATED CERAMIC ELECTRONIC COMPONENT HAVING THE EXTERNAL ELECTRODE FORMED USING THE SAME}
본 발명은 내부 전극에 연결된 제1 도체층과, 제1 도체층 상에 적층되는 제2 도체층을 갖는 외부 전극의 제2 도체층을 형성하기 위한 외부 전극용 도전성 페이스트, 및 그것을 이용하여 형성한 제2 도체층과, 제1 도체층을 포함하는 외부 전극을 구비한 적층 세라믹 전자 부품에 관한 것이다.
종래의 적층 세라믹 전자 부품에 대해서, 도 1에 도시하는 적층 세라믹 컨덴서를 예로 들어 설명한다. 적층 세라믹 컨덴서 (1)은, 세라믹 유전체 (2)와 내부 전극층 (3)을 교대로 적층한 세라믹 복합체의 내부 전극 취출면에 외부 전극층 (4)를 구비한 구조를 갖는다. 전형적으로는, 외부 전극은 외부 전극층 (4) 상에 도금 처리층 (5)가 실시된 구조를 갖는다. 도금 처리층 (5)는, 전형적으로는 니켈 도금층, 또한 주석 도금층으로 이루어진다.
적층 세라믹 컨덴서를 회로 기판 (7)에 실장할 때에는, 적층 세라믹 컨덴서의 외부 전극과 회로 기판의 배선 전극을 납땜에 의해 접속한다. 이러한 구조에 기인하여, 적층 세라믹 컨덴서를 실장한 회로 기판에 외력이 가해지거나, 회로 기판이 휘거나 하면, 납땜층 (6)을 통해 적층 세라믹 컨덴서에 응력이 전해지게 된다. 이 응력에 의해 외부 전극과 세라믹 복합체가 박리하거나, 세라믹 복합체에 균열이 발생하여, 이들이 전자 기기의 고장을 야기할 염려가 있었다. 그 때문에, 응력의 완화가 우수한 외부 전극의 개발이 과제로 되어있었다.
외부 전극에 가해지는 응력의 완화를 위한 방법으로서, 적층 컨덴서의 내부 전극에 연결된 외부 전극의 제1 도체층 (11) 상에 완충재로서 수지를 포함하는 제2 도체층 (12)를 적층한, 복수의 층으로 이루어지는 외부 전극을 구성하는(도 2 참조) 것이 제안되어 있다(예를 들면, 특허문헌 1 참조). 이 기술은 유연성을 갖는 수지를 포함하는 제2 도체층이 외부 전극에 가해지는 응력을 흡수함으로써 외부 전극에 대한 응력 완화를 도모하는 것인데, 진동이나 충격이 가해지는 용도에 있어서는, 한층더 개선이 요구된다.
내부 전극에 연결된 제1 도체층 상에 적층되는, 응력 완화를 위한 수지를 포함하는 제2 도체층을 형성하는 도전성 페이스트로서, 금속 입자에 에폭시 수지를 배합한 도전성 페이스트가 제안되어 있다(예를 들면, 특허문헌 2 내지 4 참조). 그러나, 에폭시 수지는 탄성률이 높아, 회로 기판에 외력이 가해졌을 때의 응력의 완화에 문제가 있다.
일본 특허 공개 (평)5-144665호 공보 일본 특허 공개 (평)11-162771호 공보 일본 특허 공개 (평)11-219849호 공보 일본 특허 공개 제2002-246258호 공보
본 발명의 발명자 등은 상기 과제를 해결하기 위해서 여러가지로 검토한 결과, 내부 전극에 연결된 제1 도체층 상에 적층되는 제2 도체층을 형성하기 위한 도전성 페이스트로서, 특정한 도전성 페이스트를 이용함으로써, 응력의 완화가 우수한 외부 전극이 얻어져, 응력이 부하된 경우에도, 외부 전극과 세라믹 복합체가 박리하거나, 세라믹 복합체에 균열이 발생하거나 하는 것을 억제할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
본 발명은 내부 전극에 연결된 제1 도체층과, 제1 도체층 상에 적층되는 제2 도체층을 갖는 외부 전극의 제2 도체층을 형성하기 위한 외부 전극용 도전성 페이스트로서, (A) 금속 입자와, (B) 열경화성 수지와, (C) 실리콘 고무 입자 및 불소 고무 입자로 이루어지는 군으로부터 선택되는 고무 입자를 포함하고, (B) 성분의 전체 열경화성 수지의 적어도 70 중량％가 에폭시 당량 200 내지 1500의 2관능 에폭시 수지인, 외부 전극용 도전성 페이스트에 관한 것이다.
본 발명의 외부 전극용 도전성 페이스트를 제2 도체층용의 도전성 페이스트로서 이용하여, 내부 전극에 연결된 제1 도체층 상에 수지를 포함하는 제2 도체층을 적층하여, 외부 전극을 구성함으로써, 굽힘 탄성률이 낮고, 응력의 완화가 우수한 외부 전극이 얻어져, 응력이 부하된 경우에도 외부 전극과 세라믹 복합체가 박리하거나, 세라믹 복합체에 균열이 발생하거나 하는 것을 억제할 수 있다. 또한, 본 발명의 외부 전극용 도전성 페이스트를 이용하여 구성한 제2 도체층을 갖는 외부 전극은 경시적으로 굽힘 탄성률을 유지하여, 응력의 완화에 우수한 상태를 유지할 수 있다. 본 발명의 외부 전극용 도전성 페이스트를 이용하여 제2 도체층을 형성하고, 외부 전극을 제1 도체층 및 제2 도체층을 갖는 구성으로 함으로써, 신뢰성이 높은 적층 세라믹 전자 부품을 얻을 수 있다.
도 1은 종래의 적층 세라믹 컨덴서의 구조를 도시하는 모식도이다.
도 2는 내부 전극에 연결된 제1 도체층 상에 수지를 포함하는 제2 도체층을 적층한, 복수의 도체층으로 구성된 외부 전극을 구비한, 세라믹 컨덴서의 구조를 도시하는 모식도이다.
본 발명에서 「제1 도체층」이란 외부 전극을 구성하는 도체층으로서, 내부 전극에 직접 연결된 도체층을 가리킨다. 또한, 「제2 도체층」이란 외부 전극을 구성하는 도체층으로서, 제1 도체층 상에 적층된 도체층을 가리킨다.
본 발명의 외부 전극용 도전성 페이스트는 (A) 금속 입자와, (B) 열경화성 수지와, (C) 실리콘 고무 입자 및 불소 고무 입자로 이루어지는 군으로부터 선택되는 고무 입자를 포함하고, (B) 성분의 전체 열경화성 수지의 적어도 70 중량％가 에폭시 당량 200 내지 1500의 2관능 에폭시 수지이다. 이하, 성분 (A) 내지 (C)에 대해서 상세히 설명한다.
(A) 금속 입자
금속 입자는 외부 전극에 도전성을 부여하기 위한 성분으로서, 융점이 700℃ 이상인 것을 들 수 있다. 금속 입자의 융점은 바람직하게는 800℃ 이상이다. 융점의 상한은 특별히 한정되지 않지만, 통상, 1800℃ 이하이고, 1600℃ 이하가 바람직하다. 금속 입자는 단독으로, 또는 2종 이상을 병용할 수 있다.
금속 입자로서는, Ag, Cu, Ni, Pd, Au 및 Pt의 금속 입자를 들 수 있다. 우수한 도전성이 비교적 용이하게 얻어지는 점에서 Ag의 금속 입자가 바람직하다.
또한, Ag, Cu, Ni, Pd, Au 및 Pt의 합금을 들 수 있고, 이들 중에서 융점이 700℃ 이상인 금속 입자가 바람직하다. 우수한 도전성이 비교적 용이하게 얻어지는 점에서, Ag 합금의 입자가 바람직하다.
합금의 입자로서는, Ag, Cu, Ni, Pd, Au 및 Pt로 이루어지는 군에서 선택되는 2종 이상의 원소로 구성되는 합금의 금속 입자를 들 수 있는데, 2원계의 Ag 합금으로서는, AgCu 합금, AgAu 합금, AgPd 합금, AgNi 합금 등을 들 수 있으며, 3원계의 Ag 합금으로서는, AgPdCu 합금, AgCuNi 합금 등을 들 수 있다.
또한, 합금의 입자로서는, Ag, Cu, Ni, Pd, Au 및 Pt 중에서 선택되는 1종 이상의 원소와 다른 1종 이상의 원소로 구성되는 합금의 금속 입자를 들 수 있고, 이들 중에서 합금으로서의 융점이 700℃ 이상인 금속 입자가 바람직하다. 다른 원소로서는, Zn, Al, Sn을 들 수 있고, Sn과 Ag의 2원계의 합금인 경우, Sn과 Ag의 중량비가 25.5:74.5보다도 Ag의 비율이 많은 AgSn 합금을 사용할 수 있다.
또한, 금속 입자로서는, Sn, In 및 Bi의 융점이 200℃ 이상 700℃ 미만인 저융점의 금속 입자를 사용할 수 있다. 저융점 금속 입자는 비Pb인 것이 바람직하다.
또한, 저융점의 금속 입자로서는, Sn, In 및 Bi의 합금으로서, 융점이 200℃ 이상 700℃ 미만인 합금의 금속 입자를 이용할 수도 있다. 우수한 도전성이 비교적 용이하게 얻어지는 점에서 Sn 합금이 바람직하다. 합금의 입자로서는, Sn, In 및 Bi로 이루어지는 군에서 선택되는 2종 이상의 원소로 구성되는 합금의 금속 입자를 들 수 있고, 2원계의 합금으로서는, SnIn 합금을 들 수 있다.
금속 입자의 형상은 구형, 플레이크형, 비늘조각형, 침형 등, 어떠한 형상의 것이어도 된다. 이들의 평균 입경은 인쇄 또는 도포 후의 표면 상태가 양호하고, 또한 형성한 전극층에 우수한 도전성을 부여할 수 있는 점에서 0.015 내지 30 ㎛가 바람직하다. 금속 입자가 구형인 경우, 평균 입경은 0.2 내지 5 ㎛의 범위인 것이 보다 바람직하다. 또한, 금속 입자가 플레이크형인 경우, 평균 입경은 5 내지 30 ㎛의 범위인 것이 보다 바람직하다. 또한, 본 명세서에 있어서, 평균 입경이란 구형인 경우에는 입경, 플레이크형의 경우에는 최장부의 직경, 비늘조각형의 경우에는 입자 박편의 장경, 침형의 경우에는 길이의 각각 평균을 말한다. 여기서, 금속 입자의 평균 입경은 주사형 전자현미경(SEM)으로 관찰하고 화상 해석에 의해 구한 값으로 한다.
금속 입자는 (A1) 구형의 은 입자와, (A2) 플레이크형의 은 입자를 병용하는 것이 바람직하다. (A1)과 (A2)의 은 입자는 중량비로 10:90 내지 90:10인 것이 바람직하다. 구형 은분과 플레이크형 은분의 비를 상기한 범위로 함으로써 비저항값을 낮게 하는 것이 가능할 뿐만 아니라, 도포 형상이나 도금 부착성이 양호해지는 점에서 바람직하다. 보다 바람직하게는, 20:80 내지 80:20이고, 더욱 바람직하게는, 40:60 내지 60:40이다. (A1)과 (A2)의 비율은 30:70 내지 70:30으로 할 수도 있다. 또한, 본 발명에서 이용하는 금속 입자는 시판되고 있는 것을 이용하거나, 당업자에게 공지된 방법으로 제조한 것을 사용할 수 있다.
(B) 열경화성 수지
열경화성 수지는 바인더로서 기능하는 것이다. 본 발명에 이용하는 열경화성 수지는 복수의 열경화성 수지를 병용할 수도 있지만, 열경화성 수지 전체의 중량에 대하여, 적어도 70 중량％가 에폭시 당량 200 내지 1500의 2관능 에폭시 수지이다. 여기서 「에폭시 당량」이란 수지의 분자량을 분자 중의 에폭시기의 수로 나눈 값을 가리킨다. 에폭시 당량을 이 범위로 함으로써, 외부 전극의 벤딩성 뿐만 아니라, 비저항값을 작게 억제할 수 있다. 에폭시 당량의 범위는, 바람직하게는 350 내지 1200이고, 보다 바람직하게는 500 내지 850이다. 바람직한 2관능 에폭시 수지의 예로서는, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지 등을 들 수 있다.
에폭시 당량 200 내지 1500의 2관능 에폭시 수지와 병용할 수 있는 열경화성 수지로서는, 예를 들면, 요소 수지, 멜라민 수지, 구아나민 수지와 같은 아미노 수지; 옥세탄 수지; 레졸형, 알킬레졸형, 노볼락형, 알킬노볼락형, 아르알킬노볼락형과 같은 페놀 수지; 실리콘 에폭시, 실리콘 폴리에스테르와 같은 실리콘 변성 유기 수지, 비스말레이미드, 폴리이미드 수지 등을 들 수 있다. 예를 들면, BT 레진도 사용할 수 있다. 또한, 에폭시 당량이 200 내지 1500의 범위 밖에 있는 에폭시 수지도 사용할 수 있다. 이들 수지는 1종을 이용하거나, 2종 이상을 병용할 수도 있다.
열경화성 수지로서, 상온에서 액상인 열경화성 수지를 이용하면, 희석제로서의 유기 용제의 사용량을 감소시킬 수 있기 때문에 바람직하다. 이러한 액상의 열경화성 수지로서는, 액상 에폭시 수지, 액상 페놀 수지 등이 예시된다. 또한, 이들 액상 수지에 상용성이 있고, 또한 상온에서 고체 내지 초고점성을 나타내는 수지를, 혼합계가 유동성을 나타내는 범위 내에서 더 첨가 혼합할 수도 있다. 그와 같은 수지로서, 고분자량의 비스페놀 A형 에폭시 수지, 디글리시딜비페닐, 노볼락형 에폭시 수지, 테트라브로모비스페놀 A형 에폭시 수지와 같은 에폭시 수지; 레졸형 페놀 수지, 노볼락형 페놀 수지, 아르알킬노볼락형 페놀 수지 등이 예시된다.
(C) 실리콘 고무 입자 및 불소 고무 입자로 이루어지는 군으로부터 선택되는 고무 입자
실리콘 고무 입자 및 불소 고무 입자로 이루어지는 군으로부터 선택되는 고무 입자는 외부 전극의 굽힘 탄성률을 저하시켜, 외부 전극의 응력 완화에 기여하는 성분이다. 이들 고무 입자는 내열성이 우수하고, 제2 도체층을 형성할 때의 열에 의한 열화를 억제한다. 이들은 단독으로, 또는 2종 이상을 병용할 수 있다.
실리콘 고무 입자로서는, 직쇄상의 오르가노폴리실록산을 삼차원 가교시켜 이루어지는 입자(일본 특허 공개 (소)63-77942호 공보 등), 실리콘 고무를 분말화한 입자(일본 특허 공개 (소)62-270660호 공보 등) 등을 들 수 있다. 또한, 상기한 입자의 표면을 실리콘 레진으로 피복한 구조의 입자(일본 특허 공개 (평)7-196815호 공보 등)도 있다.
실리콘 고무 입자로서는, 트레필 E-500, 트레필 E-600, 트레필 E-601, 트레필 E-850(모두, 도레이 다우코닝 실리콘사 제조), KMP-600, KMP-601, KMP-602, KMP-605(모두, 신에쓰 가가꾸 고교사 제조)를 들 수 있다.
불소 고무 입자로서는, 비닐리덴플루오라이드와 헥사플루오로프로필렌의 이원 공중합체, 비닐리덴플루오라이드와 펜타플루오로프로필렌과의 이원 공중합체, 비닐리덴플루오라이드와 클로로트리플루오로에틸렌과의 이원 공중합체, 비닐리덴플루오라이드와 헥사플루오로프로필렌과 테트라플루오로에틸렌과의 삼원 공중합체, 비닐리덴플루오라이드와 펜타플루오로프로필렌과 테트라플루오로에틸렌과의 삼원 공중합체, 비닐리덴플루오라이드와 퍼플루오로메틸비닐에테르와 테트라플루오로에틸렌과의 삼원 공중합체 등의 입자를 들 수 있다.
고무 입자의 형상은 구형의 것이 바람직하다. 고무 입자의 평균 입경은 양호한 굽힘 탄성률이 얻어지는 점에서 0.01 내지 30 ㎛가 바람직하고, 보다 바람직하게는, 1 내지 6 ㎛이다. 또한, 본원 명세서에 있어서, 고무 입자의 평균 입경은 주사형 전자현미경(SEM)으로 관찰하고 화상 해석에 의해 구한 값으로 한다.
본 발명의 외부 전극용 도전성 페이스트는 외부 전극의 굽힘 탄성률의 저하 면에서, (A) 금속 입자 100 중량부에 대하여, (B) 성분과 (C) 성분의 합계량이 10 내지 45 중량부인 것이 바람직하다. 보다 바람직하게는 15 내지 35 중량부이고, 더욱 바람직하게는 25 내지 35 중량부이다. (A)와 (B)+(C)의 중량비에 대해서는 상기 범위로 함으로써 비저항값을 억제할 뿐만아니라, 도포 형상 및 도금 부착성을 양호하게 할 수 있어 바람직하다.
(B) 열경화성 수지와 (C) 실리콘 고무 입자 및 불소 고무 입자로 이루어지는 군으로부터 선택되는 고무 입자의 중량비((B):(C))는 90:10 내지 45:55인 것이 바람직하고, 보다 바람직하게는 85:15 내지 70:30이다.
본 발명의 외부 전극용 도전성 페이스트에 있어서, 성분 (B) 중의 에폭시 당량 200 내지 1500의 2관능 에폭시 수지의 경화 기구로서는, 자기 경화성 수지를 이용하더라도, 아민류, 이미다졸류, 산 무수물 또는 오늄염과 같은 경화제나 경화 촉매를 이용할 수도 있고, 아미노 수지나 페놀 수지를, 에폭시 수지의 경화제로서 기능하게 할 수도 있다.
특히, 페놀 수지에 의해서 경화하는 에폭시 수지가 바람직하다. 페놀 수지로서는, 에폭시 수지의 경화제로서 통상 이용되는 페놀 수지 초기 축합물이면 되고, 레졸형이거나 노볼락형일 수도 있는데, 우수한 내히트사이클성을 얻기 위해서는, 그 50 중량％ 이상이 알킬레졸형, 알킬노볼락형, 아르알킬노볼락형의 페놀 수지, 크실렌 수지 또는 알릴페놀 수지인 것이 바람직하다. 이하의 화학식 3으로 나타내어지는 페놀·p-크실릴렌글리콜디메틸에테르 중축합물인 아르알킬노볼락형 페놀 수지도 바람직하다. 또한, 알킬레졸형 페놀 수지의 경우, 우수한 인쇄 적성을 얻기 위해서는, 평균 분자량이 2,000 이상인 것이 바람직하다. 이들 알킬레졸형 또는 알킬노볼락형 페놀 수지에 있어서, 알킬기로서는, 탄소수 1 내지 18의 것을 사용할 수 있고, 에틸, 프로필, 부틸, 펜틸, 헥실, 옥틸, 노닐, 데실과 같은 탄소수 2 내지 10의 것이 바람직하다.
[화학식 3]
Figure pat00001
(식 중, n은 0 내지 300임)
이들 중에서, 우수한 접착성이 얻어지고, 또한 내열성도 우수한 점에서, 에폭시 수지와 아르알킬노볼락형 페놀 수지, 레졸형 페놀 수지, 크실렌 수지 또는 알릴페놀 수지와의 조합이 바람직하다. 에폭시 수지와 아르알킬노볼락형 페놀 수지, 레졸형 페놀 수지, 크실렌 수지 또는 알릴페놀 수지와의 조합을 이용하는 경우, 에폭시 수지와 페놀 수지의 중량비가, 4:1 내지 1:4의 범위가 바람직하고, 4:1 내지 1:2가 더욱 바람직하다. 또한, 폴리이미드 수지 등도 내열성 측면에서 유효하다.
본 발명의 페이스트에는, 본 발명의 효과를 손상시키지 않는 범위에서, (A) 내지 (C) 성분에 추가로, 2-페닐-4-메틸-5-히드록시메틸이미다졸 등의 이미다졸류, 디시안디아미드 등의 경화 촉매, 커플링제, 요변제, 분산제를 배합할 수 있다. 또한, 열경화성 수지와 아울러 열가소성 수지를 사용할 수도 있다. 열가소성 수지로서는, 폴리술폰, 폴리에테르술폰, 말레이미드 수지 등이 바람직하다.
또한, 본 발명의 페이스트에는 유기 용제를 배합하고, 점도를 조정할 수 있다. 유기 용제로서는, 톨루엔, 크실렌, 메시틸렌, 테트랄린과 같은 방향족 탄화수소류; 테트라히드로푸란과 같은 에테르류; 메틸에틸케톤, 메틸이소부틸케톤, 시클로헥사논, 이소포론과 같은 케톤류; 2-피롤리돈, 1-메틸-2-피롤리돈과 같은 락톤류; 에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노에틸에테르, 에틸렌글리콜모노부틸에테르, 디에틸렌글리콜모노메틸에테르, 디에틸렌글리콜모노에틸에테르, 디에틸렌글리콜모노부틸에테르, 또한 이들에 대응하는 프로필렌글리콜 유도체와 같은 에테르알코올류; 이들에 대응하는 아세트산에스테르와 같은 에스테르류; 및 말론산, 숙신산 등의 디카르복실산의 메틸에스테르, 에틸에스테르와 같은 디에스테르류가 예시된다. 유기 용제의 사용량은 페이스트를 인쇄 또는 도포하는 방법 등에 따라 임의로 선택되는데, 예를 들면 스크린 인쇄의 경우, 상온에서의 페이스트의 외관 점도가 10 내지 500 Pa·s가 바람직하고, 보다 바람직하게는 15 내지 300 Pa·s이다.
본 발명의 페이스트에는, 필요에 따라서, 공지된 첨가제를 배합할 수 있다. 예를 들면, 분산 보조제로서, 디이소프로폭시(에틸아세트아세테이트)알루미늄과 같은 알루미늄킬레이트 화합물; 이소프로필트리이소스테아로일티타네이트와 같은 티탄산에스테르; 지방족 다가 카르복실산에스테르; 불포화 지방산 아민염; 소르비탄모노올레에이트와 같은 계면 활성제; 또는 폴리에스테르아민염, 폴리아미드와 같은 고분자 화합물 등을 배합할 수 있다. 또한, 무기 및 유기 안료, 실란 커플링제, 레벨링제, 틱소트로픽제, 소포제 등을 배합할 수도 있다.
본 발명의 페이스트는 배합 성분을, 분쇄기, 프로펠라 교반기, 혼련기, 롤, 포트밀 등과 같은 혼합 수단에 의해 균일하게 혼합하여 제조할 수 있다. 제조 온도는 특별히 한정되지 않지만, 예를 들면, 10 내지 40℃에서 제조할 수 있다.
본 발명의 페이스트를 이용하여, 적층 세라믹 전자 부품의 내부 전극층에 연결된 제1 도체층 상에 제2 도체층을 형성함으로써, 복수의 층으로 구성되는 외부 전극을 형성할 수 있다. 형성의 방법은 특별히 한정되지 않으며, 공지된 방법을 사용할 수 있다. 예를 들면, 본 발명의 페이스트를 적층 세라믹 전자 부품의 외부 전극의 제1 도체층 상에 인쇄 또는 도포하고, 경우에 따라서는 건조시킨 후, 가열 경화시켜 제2 도체층을 형성할 수 있다.
내부 전극층에 연결된 제1 도체층은 예를 들면, 적층 세라믹 복합체의 내부 전극 취출면에, 예를 들면, 은을 주요제로 하여 유리 프릿을 포함한 전극 페이스트를 도포하고, 경우에 따라 건조시킨 후, 소성하여 형성할 수 있다. 전극 페이스트를 인쇄, 도포, 건조 및 소성하는 방법으로서는, 당업자에 공지된 방법을 사용할 수 있다.
인쇄·도포 공정에 있어서의 도포 두께는, 통상, 10 내지 200 ㎛이고, 바람직하게는 20 내지 100 ㎛이다. 건조 공정은 주로 유기 용제를 이용하는 경우에 행해지고, 상온에서, 또는 가열(예를 들면 80 내지 160℃에서 가열)하여 행할 수 있다. 경화 공정은, 통상, 150 내지 250℃에서 행할 수 있다. 경화 온도는 150℃ 이상인 것이 바람직하고, 보다 바람직하게는 180℃ 이상이다. 또한, (C) 실리콘 고무 입자 및 불소 고무 입자로 이루어지는 군으로부터 선택되는 고무 입자에 대한 열에 의한 악영향을 배제하기 위해서, 250℃ 이하가 바람직하고, 보다 바람직하게는 220℃ 이하이다.
경화 시간은 경화 온도 등에 따라 변화시킬 수 있지만, 작업성 면에서 1 내지 60분이 바람직하다. 예를 들면 페이스트 중의 수지가 페놀 수지를 경화제로서 이용하는 에폭시 수지의 경우, 150 내지 250℃에서, 10 내지 60분의 경화를 행하여, 외부 전극을 구성하는 제2 도체층을 형성할 수 있다.
제1 도체층과, 본 발명의 페이스트를 이용하여 형성된 제2 도체층을 갖는 외부 전극을 갖는 적층 세라믹 전자 부품은 벤딩 테스트 후의 용량 저하를 10％ 이하로 억제할 수 있다. 벤딩 테스트는, 예를 들면, 90 mm 2점간 지지에서, 중앙 부분을 변위 속도 1 mm/초로 가압하여 기판을 10 mm 휘게 하는 방법에 의해서 행한다.
이와 같이 하여 형성한 외부 전극 상에 회로 기판 등에 납땜 실장할 때의 접착 강도를 더욱 높이기 위해서 필요에 따라서 니켈 도금, 주석 도금 등의 도금 처리를 실시할 수 있다.
외부 전극이 형성되는 적층 세라믹 전자 부품으로서는, 컨덴서, 컨덴서 어레이, 써미스터, 바리스터, 인덕터 및 LC, CR, LR 및 LCR 복합 부품 등을 들 수 있다.
[실시예]
이하, 실시예 및 비교예에 의해서 본 발명을 더욱 상세히 설명한다. 본 발명은 이들 실시예에 의해 한정되는 것은 아니다.
〔도전성 페이스트의 제조〕
표 1의 각 성분을 배합하여, 실시예, 비교예의 도전성 페이스트를 제조하였다(표 중의 숫자는, 특별한 언급이 없는 한 중량부임).
실시예 및 비교예에서 이용한 각 성분은 이하와 같다. 에폭시 수지는 에폭시 수지 1 내지 4로 하고, 에폭시 당량이 각각 190, 670, 940, 2500인 비스페놀 A형 에폭시 수지를 이용하였다. 페놀 수지로는 수산기 당량 110의 노볼락형 페놀 수지를 이용하였다. 실리콘 고무 입자로는, 구형 실리콘 고무 입자 1 내지 3으로서, 고무의 평균 입경이 2, 5, 12 ㎛인 실리콘 고무(각각 상품명: KMP600, KMP605, KMP601, 신에쓰 실리콘사 제조)를 이용하였다. 액상 고무로는, 카르복실기 말단 아크릴로니트릴부타디엔 고무를 이용하였다. 촉매로는, 디시안디아미드를 이용하였다. 에폭시계 실란 커플링제로는, 3-글리시독시프로필트리메톡시실란을 이용하였다. 또한, 각 실시예 및 비교예에서, 금속 페이스트에 용제로서 부틸카르비톨을 조정량 가하였다. 그 때, 용제의 양은 페이스트의 점도가 32 내지 38 Pa·s의 범위가 되도록 조정하였다. 또한, 점도는 부룩필드 DV-1형 점도계를 이용하여, 10 rpm에서 실온에서 측정하였다.
Figure pat00002
실시예, 비교예의 도전성 페이스트를 이용하여 형성한 제2 도체층에 대해서, 비저항, 밀착 강도, 굽힘 탄성률을 이하와 같이 하여 측정하였다. 또한, 이하에 나타내는 방법으로 벤딩 테스트를 행하였다. 이들의 결과를 표 1에 나타내었다.
〔비저항의 측정〕
실시예·비교예의 도전성 페이스트에 대해서, 폭 20 mm, 길이 20 mm, 두께 1 mm의 알루미나 기판 상에, 250메쉬의 스테인리스제 스크린을 이용하여, 길이 71 mm, 폭 1 mm, 두께 20 ㎛의 지그재그 패턴 인쇄를 행하고, 대기 중에서 200℃, 30분간 경화시켜 외부 전극을 형성하였다. 지그재그 패턴의 두께는 도쿄 세이미쯔 제조의 표면 조도 형상 측정기(제품명: 서프콤 1400)로 패턴과 교차하도록 측정한 6점의 수치의 평균으로부터 구하였다. 경화 후에, LCR 미터를 이용하여, 4 단자법으로 비저항을 측정하였다.
〔밀착 강도의 측정〕
비교예, 실시예의 페이스트를 20 mm2의 알루미나 기판 상에 도트 패턴을 스크린 인쇄하고, 그 위에 1.5×3.0 mm의 알루미나칩을 싣고 200℃×30분으로 경화시켰다. 그 후, 접착면을 푸시풀 게이지로 측면으로부터 찌르고, 알루미나 칩이 박리된 때의 수치를 읽어내었다. 계산식은 이하와 같이 한다.
접착 강도=실측치(Kgf)×9.8/0.03(cm2)
〔굽힘 탄성률의 측정〕
테플론판에 내열 테이프 2매의 두께로 비교예, 실시예의 페이스트를 도포하고 200℃×30분으로 경화시켰다. 경화 후, 시험편을 테플론판으로부터 박리하고 150℃×10분으로 어닐링을 행하였다. 얻어진 경화막으로부터 1 cm×4 cm에서 시험편을 추출하여, 굽히기 시험용 시료로 하였다. 시험편은 150℃×0, 20, 100, 1000시간 에이징을 행하였다. 각각의 시험편은 시마즈 사이언스 제조의 오토그래프로 굽힘 탄성률을 측정하였다.
〔벤딩 테스트〕
칩 적층 컨덴서의 세라믹 복합체 (1608 타입)의 내부 전극 취출면에 Cu 전극(내부 전극에 연결된 제1 도체층)이 소부된 것을 준비하였다. 비교예, 실시예의 페이스트를 esi사 제조의 팔로마 인쇄기(형번: MODEL2001)로 균일하게 침지 도포한 후, 200℃×30분 경화를 행하여 제2 도체층으로 하여, 외부 전극을 형성하였다. 계속해서 와트욕에서 니켈 도금을 행하고, 이어서 전해 도금에 의해 주석 도금을 행하여 칩 적층 컨덴서를 얻었다. 다음으로, FR-4 기판 상에 Sn-3.0Ag-0.5Cu의 조성으로 이루어지는 땜납 페이스트를 인쇄하고, 적층 세라믹 컨덴서를 마운트한 후, 인아웃 5분, 피크 온도 260℃의 조건으로 리플로우 처리를 행하여 평가용 시험편을 제작하였다. 평가용 시험편을, 오토그래프(시마즈 세이사꾸쇼 제조)를 이용하고, 90 mm 2점간 지지에서, FR-4 기판측으로부터 중앙부를 R 230 mm의 지그를 사용하여, 변위 속도 1 mm/초로 가압하여 기판을 10 mm 휘게 한 때의 용량 및 파괴의 유무를 확인하였다. 용량 판정은 초기 용량이 10％ 이상 저하된 경우를 불가(×)로 하였다.
실시예 1 내지 3에서 제작한 도체층에 대해서, 그 표면 형상, 도금 부착성, 도포 형상에 대하여 관찰하였다. 각각의 관찰 및 평가 방법은 이하와 같다.
〔표면 형상〕
비저항값의 측정에서 사용한 시험편을 사용하여, 전극 표면의 끝의 개소를 500배로 SEM 관찰을 행하였다. 관찰된 10 ㎛ 이상의 입자의 수가 5개 미만일 때, 양호한 것으로 하였다.
〔도금 부착성〕
벤딩 테스트에서 제조한 방법과 동일한 방법으로 칩 적층 컨덴서를 얻었다. 얻어진 콘덴서의 표면을 500배로 SEM 관찰을 행하였다. 외부 전극에 도금이 붙어 있는 것을 양호한 것으로 하였다.
〔도포 형상〕
칩 적층 컨덴서의 세라믹 복합체 (1608 타입)의 내부 전극 취출면에 Cu 전극(내부 전극에 연결된 제1 도체층)이 소부된 것을 준비하였다. 비교예, 실시예의 페이스트를 esi사 제조의 팔로마 인쇄기(형번: MODEL2001)로 균일하게 침지 도포한 후, 200℃×30분 경화를 행하여, 수지를 포함하는 제2 도체층으로 하여, 외부 전극을 형성하였다. 얻어진 칩 적층 컨덴서를 현미경으로 20배로 관찰하여 외부 전극 표면을 관찰하였다. 표면이 평평한 것을 양호한 것으로 하였다.
실시예 1 내지 8에 도시된 바와 같이, 본 발명의 도전성 페이스트를 사용한 경우, 양호한 전기적 특성을 유지한 채로, 양호한 접합 강도와 굽힘 탄성률을 동시에 실현할 수 있고, 벤딩 테스트 후, 용량 판정은 ○이고, 파괴는 발견되지 않았다. 한편, (C) 성분을 포함하지 않는 비교예 1에서는, 굽힘 탄성률이 10.1로 크고, 벤딩 테스트에 의해, 세라믹 복합체에 균열이 생겨 있고, 용량 판정은 ×였다. 에폭시 당량이 200 미만인 에폭시 수지를 사용한 비교예 2에서는, 굽힘 탄성률이 9.0으로 커서, 벤딩 테스트 시에 파괴가 생겨 있었다. 에폭시 당량이 1500보다 큰 에폭시 수지를 사용한 비교예 3에서는, 비저항값이 7.3으로 커서, 전기 특성의 면에서 떨어져 있었다. (C) 성분의 고무 입자 대신에 액상 고무를 사용한 비교예 4에서는, 에이징에 의해서 굽힘 탄성률이 상승하여, 벤딩 테스트에 의해서 파괴가 생겨 있었다. 또한, 실시예 1 내지 3에서 제조한 수지를 포함하는 제2 도체층은 인쇄 표면, 도포 형상, 도금 부착성 중 어디 것에 있어서도 양호하였다.
1: 적층 세라믹 컨덴서
2: 세라믹 유전체
3: 내부 전극층
4: 외부 전극층
5: 도금 처리층
6: 납땜층
7: 기판
11: 내부 전극에 연결된 제1 도체층
12: 수지를 포함하는 제2 도체층

Claims (7)

  1. 내부 전극에 연결된 제1 도체층과, 제1 도체층 상에 적층되는 제2 도체층을 갖는 외부 전극의 제2 도체층을 형성하기 위한 외부 전극용 도전성 페이스트로서,
    (A) 금속 입자와,
    (B) 열경화성 수지와,
    (C) 실리콘 고무 입자 및 불소 고무 입자로 이루어지는 군으로부터 선택되는 고무 입자를 포함하고, (B) 성분의 전체 열경화성 수지의 적어도 70 중량％가 에폭시 당량 200 내지 1500의 2관능 에폭시 수지인 외부 전극용 도전성 페이스트.
  2. 제1항에 있어서, (C) 성분의 평균 입경이 1 내지 6 ㎛인 외부 전극용 도전성 페이스트.
  3. 제1항 또는 제2항에 있어서, (A) 성분이 은 입자인 외부 전극용 도전성 페이스트.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, (A) 성분이 구형 은 입자와 플레이크형 은 입자로 이루어지고, 구형 은 입자와 플레이크형 은 입자의 비율이 30:70 내지 70:30인 외부 전극용 도전성 페이스트.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, (A) 성분 100 중량부에 대한 (B) 성분 및 (C) 성분의 합계량이, 15 내지 35 중량부인 외부 전극용 도전성 페이스트.
  6. 내부 전극에 연결된 제1 도체층과, 제1 도체층 상에 적층되는 제1항 내지 제5항 중 어느 한 항에 기재된 외부 전극용 도전성 페이스트를 이용하여 형성되는 제2 도체층을 갖는 외부 전극을 포함하는, 적층 세라믹 전자 부품.
  7. 제6항에 있어서, 90 mm 2점간 지지에서, 중앙 부분을 변위 속도 1 mm/초로 가압하여 기판을 10 mm 휘게하는 벤딩 테스트 후의 용량 저하율이 10％ 이하인 적층 세라믹 전자 부품.
KR1020110040488A 2010-04-30 2011-04-29 외부 전극용 도전성 페이스트, 및 그것을 이용하여 형성한 외부 전극을 구비한 적층 세라믹 전자 부품 KR101807876B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010104884A JP5675161B2 (ja) 2010-04-30 2010-04-30 外部電極用導電性ペースト、及びそれを用いて形成した外部電極を備えた積層セラミック電子部品
JPJP-P-2010-104884 2010-04-30

Publications (2)

Publication Number Publication Date
KR20110121572A true KR20110121572A (ko) 2011-11-07
KR101807876B1 KR101807876B1 (ko) 2017-12-11

Family

ID=45322570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110040488A KR101807876B1 (ko) 2010-04-30 2011-04-29 외부 전극용 도전성 페이스트, 및 그것을 이용하여 형성한 외부 전극을 구비한 적층 세라믹 전자 부품

Country Status (2)

Country Link
JP (1) JP5675161B2 (ko)
KR (1) KR101807876B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140032212A (ko) * 2012-09-06 2014-03-14 삼성전기주식회사 도전성 수지 조성물 및 이를 포함하는 적층 세라믹 전자 부품
KR101412822B1 (ko) * 2012-09-06 2014-06-27 삼성전기주식회사 외부전극용 전도성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
US9019690B2 (en) 2013-01-09 2015-04-28 Samsung Electro-Mechanics Co., Ltd. Conductive resin composition, multilayer ceramic capacitor having the same, and method of manufacturing the multilayer ceramic capacitor
US9343232B2 (en) 2013-07-16 2016-05-17 Samsung Electro-Mechanics Co., Ltd. Conductive paste composition for external electrode and multilayer ceramic electronic component including the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101565639B1 (ko) * 2013-02-20 2015-11-03 삼성전기주식회사 적층 세라믹 전자부품
JP2016004659A (ja) 2014-06-16 2016-01-12 株式会社村田製作所 導電性樹脂ペーストおよびセラミック電子部品
KR101630050B1 (ko) 2014-07-25 2016-06-13 삼성전기주식회사 적층 세라믹 전자부품
JP2017147163A (ja) * 2016-02-19 2017-08-24 三菱マテリアル株式会社 導電性ペースト及びこれを用いて形成された導電性膜
JP2018009112A (ja) * 2016-07-14 2018-01-18 タツタ電線株式会社 導電性塗料及びそれを用いたシールドパッケージの製造方法
JP6911754B2 (ja) * 2017-12-27 2021-07-28 Tdk株式会社 電子部品および積層セラミックコンデンサ
JP2022093198A (ja) 2020-12-11 2022-06-23 株式会社村田製作所 積層セラミック電子部品および樹脂電極用導電性ペースト

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2603053B2 (ja) * 1993-10-29 1997-04-23 松下電器産業株式会社 ビアホール充填用導体ペースト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
JPH11162771A (ja) * 1997-11-25 1999-06-18 Kyocera Corp 積層セラミックコンデンサ
JP4019254B2 (ja) * 2002-04-24 2007-12-12 信越化学工業株式会社 導電性樹脂組成物
JP4380145B2 (ja) * 2002-11-20 2009-12-09 株式会社村田製作所 導電ペースト及びセラミック電子部品の製造方法
JP2005293851A (ja) * 2004-03-10 2005-10-20 Toyobo Co Ltd 導電性ペースト

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140032212A (ko) * 2012-09-06 2014-03-14 삼성전기주식회사 도전성 수지 조성물 및 이를 포함하는 적층 세라믹 전자 부품
KR101412822B1 (ko) * 2012-09-06 2014-06-27 삼성전기주식회사 외부전극용 전도성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
US9019690B2 (en) 2013-01-09 2015-04-28 Samsung Electro-Mechanics Co., Ltd. Conductive resin composition, multilayer ceramic capacitor having the same, and method of manufacturing the multilayer ceramic capacitor
US9343232B2 (en) 2013-07-16 2016-05-17 Samsung Electro-Mechanics Co., Ltd. Conductive paste composition for external electrode and multilayer ceramic electronic component including the same

Also Published As

Publication number Publication date
KR101807876B1 (ko) 2017-12-11
JP2011233452A (ja) 2011-11-17
JP5675161B2 (ja) 2015-02-25

Similar Documents

Publication Publication Date Title
JP5675161B2 (ja) 外部電極用導電性ペースト、及びそれを用いて形成した外部電極を備えた積層セラミック電子部品
KR101559605B1 (ko) 열 경화성 도전 페이스트, 및 그것을 이용하여 형성한 외부 전극을 갖는 적층 세라믹 전자 부품
JP5180588B2 (ja) 熱硬化性導電ペースト及びそれを用いて形成した外部電極を有する積層セラミック部品
KR101191503B1 (ko) 도전성 수지 조성물 및 칩형 전자부품
JP5204623B2 (ja) 外部電極用導電性ペースト、及びそれを用いて形成した外部電極を備えた積層セラミック電子部品
JP4935592B2 (ja) 熱硬化型導電性ペースト
JPWO2004053901A1 (ja) 外部電極を備えた電子部品
WO2010074119A1 (ja) 外部電極用導電性ペースト、及びそれを用いて形成した外部電極を有する積層セラミック電子部品
CN110462752B (zh) 电极形成用树脂组合物以及芯片型电子部件及其制造方法
JPH06267784A (ja) 導電性樹脂ペースト及びそれにより成る端子電極を有した積層セラミックチップコンデンサ
JP5488059B2 (ja) 導電性ペースト
JP7078194B2 (ja) 電子部品の電極形成用導電性樹脂組成物
JP5877239B2 (ja) 外部電極用導電性ペースト、及びそれを用いて形成した外部電極を備えた積層セラミック電子部品
KR101814084B1 (ko) 세라믹 칩부품의 연성외부전극 형성용 도전성 페이스트 조성물
KR101831322B1 (ko) 니켈도금층이 제거된 연성외부전극 제조용 도전성 페이스트 및 이를 포함하는 수동 전자 부품
JP5134352B2 (ja) 導電性ペースト
TWI770338B (zh) 晶片狀電子零件
JP6852846B2 (ja) 電極用ペーストおよび積層セラミック電子部品
JP2017069027A (ja) 導電性ペースト、電子部品及び積層セラミックコンデンサ
JP2003203521A (ja) 導電ペースト及びその使用
JP7176654B2 (ja) 電子部品の製造方法
JP2020055912A (ja) 電極形成用樹脂組成物並びにチップ型電子部品及びその製造方法
JP2006140076A (ja) 導電ペースト組成物及びそれを用いた厚膜チップ抵抗器
JP2007158070A (ja) 導電ペースト組成物及びそれを用いた厚膜チップ抵抗器
WO2019058727A1 (ja) 導電性組成物及びそれを用いた配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant