KR20110115173A - 전사 시트를 사용한 회로 기판에 대한 땜납 범프 형성 - Google Patents

전사 시트를 사용한 회로 기판에 대한 땜납 범프 형성 Download PDF

Info

Publication number
KR20110115173A
KR20110115173A KR1020117021274A KR20117021274A KR20110115173A KR 20110115173 A KR20110115173 A KR 20110115173A KR 1020117021274 A KR1020117021274 A KR 1020117021274A KR 20117021274 A KR20117021274 A KR 20117021274A KR 20110115173 A KR20110115173 A KR 20110115173A
Authority
KR
South Korea
Prior art keywords
solder
circuit board
layer
transfer sheet
soldering
Prior art date
Application number
KR1020117021274A
Other languages
English (en)
Other versions
KR101206311B1 (ko
Inventor
다케오 구라모토
가이치 츠루타
다케오 사이토우
Original Assignee
센주긴조쿠고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센주긴조쿠고교 가부시키가이샤 filed Critical 센주긴조쿠고교 가부시키가이샤
Publication of KR20110115173A publication Critical patent/KR20110115173A/ko
Application granted granted Critical
Publication of KR101206311B1 publication Critical patent/KR101206311B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0638—Solder feeding devices for viscous material feeding, e.g. solder paste feeding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0405—Solder foil, tape or wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

위치 결정이 불필요한 땜납 전사 시트를 사용하여 브리지를 발생시키지 않고 회로 기판의 전극 상에 땜납 범프를 형성하는 방법은, 지지 기재의 적어도 한 면에 부착된 땜납층을 갖는 땜납 전사 시트를 회로 기판에 포개어, 땜납의 고상선 온도보다 저온으로 가압하에서 가열하여 땜납층을 전극에 선택적으로 고상 확산 접합시키고, 전사 시트를 회로 기판으로부터 박리하는 것을 포함한다. 땜납층은, 땜납 연속 피막으로 이루어지는 층 또는 1 층의 땜납 입자가 점착제층을 개재하여 상기 지지 기재에 부착되어 있는 층이면 된다.

Description

전사 시트를 사용한 회로 기판에 대한 땜납 범프 형성{SOLDER BUMP FORMATION ON A CIRCUIT BOARD USING A TRANSFER SHEET}
본 발명은, 전사 시트를 사용하여, 회로 기판의 납땜해야 할 부분 (이하, 납땜부라고 한다) 에 선택적으로 고상 확산 접합에 의해 땜납 범프를 형성하는 방법, 및 이 방법에 사용되는 전사 시트에 관한 것이다.
여기서, 「회로 기판」이란 전자 회로가 형성된 기판을 의미하고, 프린트 기판이 그 대표예인데, 프린트 기판에 탑재되는 칩 부품 등의 각종 전자 부품의 전극면 부분도 회로 기판에 포함된다. 전자 부품은, 반도체 소자 등의 능동 부품, 저항, 콘덴서 등의 수동 부품, 및 커넥터 등의 기구 부품을 포함한다.
회로 기판의 납땜의 예는, 프린트 기판에 대한 전자 부품의 납땜, 및 전자 부품의 전극끼리의 납땜이 예시된다.
회로 기판의 납땜부의 대표예는 회로 기판의 전극이다. 예를 들어, 프린트 기판의 납땜부는, 이것에 납땜하는 전자 부품이나 칩 소자의 전극에 대응하는 부분 (이하, 이 부분을 프린트 기판의 전극이라고 한다) 이다. 전자 부품의 납땜부는 그 부품 자체의 전극이다. 이하의 설명에 있어서, 「납땜부」를 「전극」 이라고 부르는 경우가 있다. 단, 회로 기판의 배선도 납땜부가 될 수 있다.
프린트 기판에 전자 부품을 실장하는 경우, 프린트 기판의 전극에 전자 부품의 전극이 납땜된다. 이 경우, 프린트 기판측의 전극에 땜납 범프를 미리 형성해 두고, 이 땜납 범프에 리플로우법에 의해 전자 부품의 전극을 납땜하는 방법이 간편하다.
땜납 범프의 형성은, 가장 일반적으로는 마스크를 사용한 솔더 페이스트의 인쇄와 그 후의 가열에 의한 땜납의 용융에 의해 이루어진다. 그러나, 이 인쇄법은, 회로 기판 상의 전극수가 늘어나 전극이 미세해지고, 전극 피치가 좁아짐에 따라서, 브리지 발생이나 땜납량 편차에 의해 수율이 저하되고, 그에 따른 제조 비용의 상승을 피할 수 없다.
지그를 사용하여 땜납 볼을 회로 기판의 전극 위치에 탑재하고, 이어서 땜납 볼을 용융시켜 땜납 범프를 형성하는 방법도 알려져 있다. 그러나, 이 방법에서는, 미소하고 일정 사이즈의 땜납 볼 및 회로 기판의 전극 패턴에 맞춰 제작되는 지그가 모두 고가이다. 또한, 지그에 의한 미소 땜납 볼의 소정 위치로의 탑재가 확실성에 있어서 부족하다는 문제도 있다.
최근, 땜납 전사 시트를 사용하여 땜납 범프를 형성하는 방법이 몇가지 제안되었다.
하기 특허문헌 1 에는, 솔더 레지스트층에 의해 형성된 오목부에 땜납 분말을 충전한 전사 시트가 제안되어 있다. 전사 시트의 오목부는 회로 기판의 납땜부 (전극) 와 동일한 패턴을 갖는다. 이 땜납 전사 시트를 그 오목부가 회로 기판의 전극과 대향하도록 배치하고, 가압하에 가열하여 땜납 분말을 용융시키면, 회로 기판의 전극 상에 땜납 범프가 형성된다. 이 방법에서는, 전사 시트의 위치 맞춤을 빼놓을 수 없다. 또한, 전사 시트에 소정 패턴으로 오목부를 형성할 필요가 있기 때문에, 전사 시트의 제조 비용이 커진다.
하기 특허문헌 2 에 제안되어 있는 방법은, 지지 기재 상에 점착제층을 이용하여 전체면에 땜납 입자가 1 층 (입자 1 개분) 의 두께로 부착되어 있는 전사 시트를 사용한다. 이 전사 시트를, 그 땜납 입자층이 회로 기판 상의 전극과 대향하도록 배치한다. 회로 기판은, 전극 이외의 영역이 미리 솔더 레지스트로 피복되어 있다. 다음으로, 전사 시트를 탑재한 회로 기판을 가압하에 가열하여 땜납 입자를 용융시키면, 전극 부분에서는 용융 땜납에 젖어 땜납이 부착되지만, 솔더 레지스트 부분은 용융 땜납에 젖지 않는다. 그 후, 냉각에 의해 용융 땜납이 고화된 다음, 전사 시트를 회로 기판으로부터 벗기면, 전극 상에 땜납 범프가 형성된 회로 기판이 얻어진다. 전사 시트의 솔더 레지스트에 대향하는 부분의 땜납은, 전사 시트에 부착된 채로 고화된다. 이 전사 시트는, 전체면에 땜납 입자가 부착되어 있고, 오목부를 가지고 있지 않기 때문에, 저비용으로 용이하게 제조할 수 있다. 또한, 전사 시트를 회로 기판 상에 배치할 때의 위치 맞춤이라는 성가신 작업이 불필요하게 된다.
WO2006/043377 WO2006/067827
특허문헌 2 에 기재된 전사 시트는, 입경 5 ∼ 15 ㎛ 로 분급된 땜납 입자를 사용한 경우, 전극 피치가 150 ㎛ 까지이면, 회로 기판의 개개의 전극 상에 편차가 적은 땜납 범프를 잘 형성할 수 있음을 본 발명자들은 확인하였다. 그러나, 전극 피치가 그것보다 미세해지면, 전극 사이에 브리지가 발생한다. 그 원인은 다음과 같이 생각된다. 전체면에 땜납 입자가 부착된 전사 시트를 사용하여 땜납 입자를 용융시키면, 전극에 접한 부위 (전극부) 뿐만 아니라, 그 이외의 부위 (비전극부) 에서도 땜납 입자가 용융된다. 그 때문에, 전극이 용융 땜납에 의해 젖을 때에 비전극부의 용융 땜납도 불러 들여져 전극부의 땜납이 과다해지고, 전극 피치가 미세해지면 브리지가 발생한다.
전자기기의 소형화에 대응하여, 전극 피치가 50 ㎛ 또는 그 이하로 미세한 전극을 갖는 회로 기판의 전극에 땜납 범프를 형성하는 것이 요구되어 왔다. 본 발명은, 전체면에 땜납층을 갖는 위치 결정이 불필요한 전사 시트를 사용하여, 전극 피치가 40 ∼ 50 ㎛ 정도로 미세한 회로 기판에 브리지를 발생시키지 않고서 땜납 범프를 형성할 수 있는 땜납 범프의 형성 방법을 제공하는 것을 과제로 한다.
본 발명자들은, 특허문헌 2 에 기재된 땜납 범프의 형성 방법에 있어서, 땜납 입자층을 용융시키지 않고서, 땜납의 고상선 온도보다 약간 낮은 온도로 가열함으로써 고상 확산 접합에 의해 땜납을 회로 기판의 전극에 선택적으로 접합할 수 있어, 미세 피치의 전극에도 브리지를 발생시키지 않고서 땜납 범프를 형성할 수 있음을 알아내었다. 또한, 땜납 입자층 대신에 땜납의 연속 피막으로 이루어지는 땜납층을 갖는 전사 시트를 사용해도, 마찬가지로 고상 확산 접합에 의해 회로 기판의 전극 상에 선택적으로 땜납 범프를 형성할 수 있는 것이 판명되었다.
여기에 일 측면에 있어서, 본 발명은, 하기 공정 (a) ∼ (c) 를 포함하는 것을 특징으로 하는, 회로 기판의 제 1 면 상의 납땜해야 할 부분 (납땜부) 에 땜납 범프를 형성하는 방법이다:
(a) 지지 기재의 적어도 한 면에 부착된, 적어도 인접하는 2 이상의 납땜부를 덮는 크기의 땜납층을 갖는 땜납 전사 시트를, 상기 회로 기판의 제 1 면에 상기 전사 시트의 땜납층을 대향시켜 배치하는 공정, 여기서 상기 땜납층은, 땜납 연속 피막으로 이루어지는 층 및 1 층의 땜납 입자가 점착제층을 개재하여 상기 지지 기재에 부착되어 있는 층에서 선택되고,
(b) 공정 (a) 에서 얻어진 상기 전사 시트가 배치된 상기 회로 기판을, 상기 전사 시트의 땜납층을 구성하는 땜납 합금의 고상선 온도보다 저온으로 가압하에서 가열하여, 회로 기판의 납땜부와 전사 시트의 땜납층 사이에서 선택적으로 고상 확산 접합을 일으키는 공정,
(c) 공정 (b) 후에, 상기 전사 시트와 상기 회로 기판을 박리하여, 납땜부에 상기 땜납층이 부착된 회로 기판을 얻는 공정.
바람직하게는, 상기 땜납층이 상기 회로 기판의 모든 납땜부를 덮는 크기이고, 상기 땜납은 납프리 땜납이다.
공정 (a) 에 있어서, 필요에 따라서, 상기 땜납층과 상기 회로 기판의 납땜부의 계면에 플럭스를 개재시킬 수 있다.
상기 공정 (b) 에서의 가열 온도는, 바람직하게는 사용하는 땜납의 고상선 온도보다 적어도 5 ℃ 낮은 온도이다.
상기 공정 (c) 후에, 하기 공정 (d) 를 추가로 포함할 수 있다:
(d) 공정 (c) 에서 얻어진 회로 기판을 상기 땜납 합금의 액상선 온도 이상의 온도로 가열하여 상기 땜납층을 용융시킨 후, 고화시키는 공정.
상기 1 층의 땜납 입자로 이루어지는 땜납층은 하기 방법에 의해 형성할 수 있다:
지지 기재 상에 점착제층을 형성하고, 이 점착제층 상에 땜납 입자를 살포하여 땜납 입자층을 점착제층에 부착시키고, 상기 점착제층에 부착되어 있지 않은 땜납 입자를 제거한다.
상기 땜납층이 땜납 연속 피막인 경우, 그 두께는 1 ∼ 20 ㎛ 로 하는 것이 바람직하다.
공정 (b) 에 있어서 납땜부와 땜납층 사이에서 선택적으로 고상 확산 접합을 일으키기 위해서는, 다음 중 어느 한쪽 또는 양쪽 방법을 채용할 수 있다.
(1) 회로 기판의 납땜부 (전극부) 가 Au 및 Cu 에서 선택된 금속의 표면을 갖는다. Au 및 Cu 는 주석계 땜납 합금과 서로 고상 확산되기 때문에, Au 또는 Cu 표면의 부분에만 고상 확산 접합이 일어난다.
(2) 회로 기판의 납땜부 이외의 부분 (비전극부) 이 솔더 레지스트에 의해 피복된 표면, 또는 수지가 노출되어 있는 표면을 갖는다. 솔더 레지스트나 수지에는 땜납 합금의 고상 확산이 일어나지 않는다.
본 발명에 의하면, 납땜부를 갖는 회로 기판으로서, 적어도 일부의 납땜부가 각각, 그 납땜부에 고상 확산 접합된 복수의 땜납 입자를 구비한 것을 특징으로 하는 회로 기판도 제공된다. 이 이 회로 기판을 땜납 입자가 용융되는 온도로 가열함으로써, 납땜부에 땜납 범프가 형성된다.
별도 측면에서는, 본 발명은, 회로 기판의 납땜부에 고상 확산 접합에 의해서 납땜을 실시하기 위한 땜납 전사 시트로서, 지지 기재의 적어도 한 면에 부착된, 상기 납땜부의 표면을 구성하는 금속과 고상 확산 접합이 가능한 땜납 합금으로 이루어지는, 적어도 인접하는 2 이상의 납땜부를 덮는 크기의 땜납 연속 피막을 갖는 것을 특징으로 하는 땜납 전사 시트이다.
바람직하게는, 상기 땜납 연속 피막은 상기 회로 기판의 모든 납땜부를 덮는 크기이고, 그 두께는 1 ∼ 20 ㎛ 이다.
바람직하게는, 상기 납땜부의 표면을 구성하는 금속은 Au 및 Cu 이고, 상기 땜납 합금은 주석계 납프리 땜납 합금이다.
상기 땜납 연속 피막은, 다음 중 어느 것으로 구성할 수 있다:
(1) 점착제층을 개재하여 상기 지지 기재에 부착되어 있는 땜납 합금의 박, 및
(2) 직접 또는 금속 박막을 개재하여 상기 지지 기재에 부착되어 있는 도금층.
상기 특허문헌 2 에 기재된 방법에서는, 1 층의 땜납 입자로 이루어지는 땜납층을 갖는 땜납 전사 시트를 사용하여, 땜납 입자가 용융될 때까지 가열하고, 용융된 땜납에 의해 회로 기판의 전극이 젖는 것을 이용하여 전극에 선택적으로 땜납을 접합시킨다. 따라서, 이 방법을 용융 전사법이라고 할 수 있다.
이에 대하여 본 발명에서는, 동일한 땜납 전사 시트를 사용할 수 있지만, 가열 온도를 땜납의 고상선 온도보다 저온에 머무르게 하여, 땜납 입자를 용융시키지 않는다. 그 경우에도, 땜납 합금과 회로 기판의 전극 표면을 구성하는 금속 사이의 상호 고상 확산에 의해, 땜납 입자를 선택적으로 전극에만 접합시킬 수 있다. 따라서, 본 발명의 방법은, 고상 확산 전사법이라고 할 수 있다.
여기서 「고상 확산」이란, 고체 중에서의 열에 의한 원자의 이동을 말하고, 본 발명의 경우에는, 금속의 결정 격자 내에서의 원자의 이동을 말한다. 따라서, 「고상 확산 접합」은, 접합 계면을 넘는 그와 같은 고상 확산에 기초한 접합을 말한다.
본 발명에 의하면, 전극에 맞춘 패턴을 가지고 있지 않은, 똑같은 땜납층을 갖는 땜납 전사 시트를 사용하여, 회로 기판의 납땜부 (전극부) 에 원하는 형상 및 높이의 땜납 범프를 확실하고 또한 용이하게 형성할 수 있다. 땜납 전사 시트의 위치 결정이 필요없으며, 인쇄법에 사용하는 마스크나 땜납 볼법에 사용하는 흡착 지그와 같은 특별한 장치를 필요로 하지 않는다. 그리고, 땜납의 전사가 고상으로 일어나기 때문에, 상기 서술한 용융 전사법과는 달리, 전극 피치가 150 ㎛ 보다 작고, 직경이 100 ㎛ 보다 작은 미세 회로를 갖는 회로 기판에 대해서도, 브리지나 미 (未) 땜납과 같은 결함을 야기하지 않고서 땜납 범프를 형성할 수 있다. 따라서, 본 발명의 고상 확산법은, 점점 더 미소화되는 칩 부품, CSP, BGA 등의 미소한 전자 부품의 탑재에도 이용 가능하다.
본 발명의 방법에 의해 형성된 땜납 범프를 납땜부에 구비한 회로 기판은, 이 회로 기판에 전자 부품을 탑재하거나 또는 이 회로 기판을 다른 회로 기판에 탑재할 때에, 상기 납땜부로부터 균일하고 충분한 양의 땜납이 공급되기 때문에, 리플로우 납땜법에 의해 강고한 땜납 이음매를 형성할 수 있다.
도 1 의 (a) ∼ (c) 는, 본 발명에 관련된 땜납 입자층을 갖는 땜납 전사 시트 제조 방법의 공정을 나타내는 설명도이다.
도 2 는 회로 기판에 대한 플럭스 도포를 나타내는 설명도이다.
도 3 의 (a) ∼ (c) 는, 땜납 입자층을 갖는 땜납 전사 시트를 사용한 납땜부의 형성 방법의 공정을 나타내는 설명도이다.
도 4 는 본 발명에 관련된 땜납 연속 피막을 갖는 땜납 전사 시트의 모식적 단면도이다.
도 5 는 그 위에 땜납 범프가 형성되는 납땜부를 갖는 회로 기판의 일례의 약식 단면도이다.
도 6 의 (a) ∼ (d) 는, 본 발명에 관련된 땜납 범프 형성 방법의 일련의 공정을 나타내는 모식도이다.
도 7 의 (a) ∼ (b) 는, 회로 기판의 납땜부에 고상 확산 접합에 의해 전사된 땜납 입자의 전자 현미경 사진이다.
제 1 양태:
본 발명의 제 1 양태에서는, 땜납 전사 시트의 땜납층은 땜납 입자가 1 층으로 분포된 땜납 입자층으로 이루어진다. 도 1 의 (a) ∼ (c) 는, 땜납 입자층을 갖는 땜납 전사 시트의 제조 방법의 일련의 공정을 나타내는 설명도이다. 이 땜납 전사 시트의 제조 방법은 상기 특허문헌 2 에 기재되어 있는 방법과 동일하며, 지지 기재 상에 점착제층을 형성하는 공정 (도 1 의 (a)), 이 점착제층 상에 땜납 입자를 살포하여 땜납 입자층을 점착제층에 부착시키는 공정 (도 1 의 (b)), 그리고 상기 점착제층에 부착되어 있지 않은 땜납 입자를 제거하는 공정 (도 1 의 (c)) 을 포함한다.
먼저, 지지 기재 (1) 상에 점착제층 (2) 을 형성한다 (도 1 의 (a)). 지지 기재 (1) 는 고상 확산 온도, 요컨대, 땜납의 고상선으로부터 수 ℃ ∼ 수 십 ℃ 낮은 온도로 가열되어도 형상을 유지하는 내열성이 있고, 또한 땜납이 잘 부착되지 않는 재료로 제조된다. 지지 기재의 재질은, 알루미늄, 스테인리스와 같은 금속, 폴리이미드, 폴리에테르이미드, 폴리에스테르 (예, 폴리에틸렌테레프탈레이트) 등의 내열성이 양호한 수지, 유리 에폭시 등의 복합재, 또는 세라믹이면 된다. 상기 특허문헌 2 에 기재된 용융 전사법과 비교하면 땜납 전사 시트의 가열 온도가 낮아지기 때문에, 지지 기재의 선택 범위가 넓어진다. 지지 기재의 두께는, 전형적으로는 25 ∼ 200 ㎛ 의 범위 내에서 충분하고, 따라서 필름으로 불리는 두께의 것도 사용할 수 있다. 특히 바람직한 지지 기재는 굴곡성이 우수한 폴리에스테르, 특히 폴리에틸렌테레프탈레이트의 필름이고, 그 경우의 두께는 50 ㎛ 전후가 적합하다.
지지 기재 (1) 상에 형성한 점착제층 (2) 은, 땜납 입자를 1 층만 층 형상으로 부착시켜 지지 기재 상에 고정시키는 작용과, 회로 기판의 납땜부에 압착시켰을 때에 회로 기판의 부재 표면의 요철에 추종해서 소성 변형되어, 땜납 입자를 납땜부에 밀착시키는 작용을 한다. 또한, 가압하에서의 가열에 의해 땜납 입자층을 납땜부에 전사한 후에 전사 시트를 벗길 때, 고상 확산 접합되지 않은 비납땜부의 땜납 입자를 유지할 수 있는 점착력을 또한 가지고 있을 필요가 있다.
점착제로는 상기 서술한 기능을 발휘할 수 있는 것이면 특별히 제한은 없지만, 바람직하게는, 상온 또는 상온 이상의 온도에서 점착성을 발현하는 점착제이다. 예를 들어, 아크릴계 점착제, 우레탄계 점착제, 폴리에스테르계 점착제, 실리콘계 점착제, 및 불소계 점착제에서 선택된 적어도 1 종을 사용할 수 있다. 비용과 성능면에서 바람직한 것은 아크릴계 점착제이다. 실리콘계 점착제는 성능적으로는 우수하지만, 비용이 크다.
점착제층의 점착력은, JIS Z0237 에 규정하는 180°당겨벗김 점착력 (Peel strength) 의 측정법으로 3 ∼ 20 N/25 ㎜ 인 것이 바람직하다. 점착력이 그보다 작으면, 고상 확산 가열 후에 땜납 전사 시트를 벗길 때에, 고상 확산 접합되어 있지 않은 땜납층이 회로 기판 상에 잔류하는 것에 의한 전사 불량을 초래하기 쉽다. 점착제층의 두께는 10 ∼ 100 ㎛ 가 바람직하고, 20 ∼ 50 ㎛ 의 범위가 보다 바람직하다. 또한, 제 1 양태에서는, 점착제층의 두께가 땜납 입자의 평균 입경보다 큰 것도 바람직하다.
점착제층 (2) 은, 점착제의 융액 또는 용액을 지지 기재 (1) 상에 도포하고, 필요에 따라 건조시킴으로써 형성할 수 있다. 별도 방법으로서, 예를 들어 양면에 이형 필름이 피복된 점착제 시트를 준비하여, 한쪽 면의 이형 필름을 벗겨 지지 기재 (1) 에 첩부 (貼付) 하고, 타방의 면의 이형 필름을 벗김으로써 점착제층 (2) 을 형성할 수도 있다. 또한, 지지 기재의 한쪽 면에 이미 점착제층을 형성하고 점착층의 표면을 이형 필름으로 보호한 점착성 시트 또는 필름도 시판되어 있어, 그것을 사용하면 공정 (a) 는 생략할 수 있다.
지지 기재 (1) 와 점착제층 (2) 의 크기는 회로 기판에 형성한 적어도 인접하는 2 이상의 납땜부를 덮는 크기이고, 바람직하게는 회로 기판의 모든 납땜부를 덮는 크기이다. 지지 기재 (1) 의 크기는 점착제층 (2) 과 같아도 되지만, 적어도 일 방향의 치수를 점착제층 (2) 보다 크게 하여, 적어도 한 변에 손잡이 부분을 부여해도 된다.
또한, 큰 지지 기재 (1) 위에 점착제층을 블록 형상으로 분산시켜 형성해도 된다. 각 블록의 크기는 회로 기판 상의 인접하는 적어도 2 이상, 바람직하게는 전부의 납땜부를 덮는 크기이다. 회로 기판의 전극이 블록 형상으로 배치되어 있는 경우에는, 그 전극 블록에 따른 형상으로 점착제층을 블록화해도 된다. 또, 지지 기재는 길이가 긴 시트로 하여, 블록 형상으로 점착제층과 땜납 입자층을 형성한 땜납 전사 시트를 롤 형상으로 권취하여 보관해도 된다. 이 경우에는, 사용시에 롤 형상의 땜납 전사 시트를 감긴 것을 풀어서, 블록채로 떼어내거나 또는 떼어내지 않고, 땜납 범프 형성에 사용할 수 있다.
다음으로 지지 기재 (1) 상에 형성된 점착제층 (2) 위에 땜납 입자를 살포하여, 점착제층에 접촉한 땜납 입자 (3) 를 점착제층 (2) 에 바람직하게는 조밀하게 빈틈없이 분포시켜 부착시킨다 (도 1 의 (b)). 도시한 바와 같이, 점착제층이 전체적으로 가려지도록 과잉의 땜납 입자를 살포하는 것이 바람직하다. 그 후, 점착제층 (2) 에 부착되어 있지 않은 땜납 입자를 제거하면, 점착제층에 부착된 땜납 입자가 1 층으로 분포된 땜납 전사 시트가 얻어진다 (도 1(c)). 이 제거는, 털이 부드러운 브러시로 가볍게 쓸어내려 고르게 하거나, 약한 압축 공기를 불어 날려버리거나, 또는 지지 기재를 거꾸로 뒤집어서 가볍게 진동을 부여하거나 하는 방법이 있다. 제거된 땜납 입자는 재이용이 가능하다. 땜납 입자 (3) 는 점착제층 (2) 상에 가급적 조밀하게 분포하는 것이 바람직하다.
땜납 입자층의 형성에 사용하는 땜납 입자는, 땜납 범프의 높이나 형상을 정확하게 조정할 수 있는 점에서 구상 입자, 즉, 땜납 볼이라고 불리는 입자인 것이 바람직하다. 단, 저렴한 부정형의 땜납 입자라도, 고상 확산에 의해 납땜부에 접합할 수 있다. 따라서, 소정량의 땜납을 납땜부에 공급할 수 있으면, 입자 형상에 특별히 제한은 없다.
본 발명에서 사용하는 땜납 입자는, 예를 들어 5 ∼ 15 ㎛ 와 같이, 어떠한 범위 내의 입경 분포를 갖도록 분급된 땜납 분말의 입자인 것이 바람직하다. 물론 입경이 매우 고른, 예를 들어 BGA 에 사용되는 땜납 볼을 땜납 입자로서 사용할 수도 있지만, 그와 같은 땜납 볼은 대단히 고가이다. 본 발명에서는, 1 전극 상에 복수 (예를 들어 10 개 이상) 의 땜납 입자가 존재하기 때문에, 땜납 입자의 입경의 다소의 편차는 허용된다. 형성되는 땜납 범프의 높이의 편차 및 비용을 생각하면, 목표 입경의 ±40 ％, 보다 바람직하게는 ±30 ％ 의 입경 분포를 갖는 땜납 입자를 사용하는 것이 바람직하다. 예를 들어, 저렴하게 입수할 수 있는 가스 애토마이즈법에 의해 얻어진 땜납 분말의 구상 입자를 적당한 체로 분급하여 사용하는 것이, 비용면에서는 유리하다.
땜납 입자층은 1 층의 땜납 입자로 이루어지고, 이 층의 두께에 의해서 형성되는 땜납 범프의 높이가 결정된다. 따라서, 땜납 입자의 평균 입경이 클수록 형성되는 땜납 범프의 높이가 커지기 때문에, 형성하고자 하는 땜납 범프의 높이 및 회로 기판의 납땜부 (전극) 의 직경에 따라서 땜납 입자의 입경을 선택한다. 전형적으로는, 땜납 입자의 평균 입경은 5 ∼ 50 ㎛ 의 범위 내이고, 또한 전극직경의 1/2 이하, 바람직하게는 1/3 이하로 한다. 부정형 입자를 사용하는 경우, 그 입경은 체적구 상당 직경으로 한다.
땜납 입자를 구성하는 땜납 합금은 전형적으로는 Sn 베이스의 땜납 합금이지만, 예를 들어, In 계 합금 등의 비 Sn 계 땜납 합금도 Au 또는 Cu 와 고상 확산 접합이 가능하여, 본 발명에 있어서 사용할 수 있다. 종래의 일반적인 Sn-Pb 공정 (共晶) 땜납 합금의 입자도 사용할 수 있지만, 바람직하게는 납프리 땜납 합금의 입자를 사용한다. 바람직한 납프리 땜납 합금으로는, Sn-Ag 계, Sn-Cu 계, Sn-Ag-Cu 계 등이 예시된다. 대표적 조성예를 들면 다음과 같다 (％ 는 질량％):
Sn : 잔부, Ag : 0.3 ％, Cu : 0.5 ％
Sn : 잔부, Ag : 3.5 ％, Cu : 0.7 ％
Sn : 잔부, Ag : 3.5 ％
Sn : 잔부, Cu : 0.7 ％.
다음으로, 이렇게 해서 형성된 1 층의 땜납 입자로 이루어지는 땜납층을 갖는 땜납 전사 시트를 사용하여, 본 발명에 따라서 땜납 범프를 형성하는 방법에 관해서 도 2 및 도 3 의 (a) ∼ (c) 를 참조하여 설명한다.
도 2 는, 회로 기판 (5) 의 모식적 단면을 나타낸다. 회로 기판 (5) 은, 그 적어도 한쪽 면에 다수의 납땜부 (전극 : 5) 를 소정 패턴으로 (예, 피치 50 ㎛ 이고 종횡으로 복수열 형상으로) 갖고 있다. 납땜부 (5) 는, 예를 들어, 표면이 Au 도금에 의해 피복된 전극, 또는 구리 전극 또는 구리 배선이다.
본 발명은 전극 직경이 100 ㎛ 이하, 전극 피치 (인접하는 전극의 중심간 거리) 가 150 ㎛ 이하인 회로 기판에 있어서의 땜납 범프의 형성에 적용할 수 있다. 특히, 전극 직경이 10 ∼ 50 ㎛, 전극 피치 20 ∼ 100 ㎛, 전극 높이 5 ∼ 20 ㎛ 와 같은 미세 회로 기판에도 브리지를 발생시키지 않고서 땜납 범프를 형성할 수 있다.
도시된 양태에서는, 회로 기판 (5) 의 납땜부 (6) 를 갖는 표면의 납땜부 이외의 영역 (비납땜부) 은 솔더 레지스트 (9) 에 의해 피복되어 있다. 솔더 레지스트는, 용융 땜납에 젖지 않고, 납땜 온도에 견딜 수 있으며, 또한 플럭스나 세정용 용제에도 내성이 있는 수지 (예, 멜라민, 에폭시, 아크릴, 폴리이미드 등) 로 형성된다. 통상적으로는 도시된 바와 같이, 솔더 레지스트 (9) 쪽이 납땜부 (6) 보다 두께가 크지만, 양자가 같은 두께이거나, 또는 납땜부 (6) 가 솔더 레지스트보다 두꺼워도 된다.
솔더 레지스트는, 땜납과는 고상 확산 접합을 일으키지 않는다. 따라서, 회로 기판의 비납땜부를 솔더 레지스트로 피복함으로써, 납땜부에 있어서 선택적으로 고상 확산 접합을 일어나게 할 수 있다. 그러나, 비납땜부를 솔더 레지스트로 피복하지 않아도, 비납땜부에 회로 기판의 지지체를 구성하는 수지 또는 복합재 (예, 에폭시 수지 또는 유리 에폭시 복합재) 가 노출되고, 또한 납땜부의 표면이 Au 또는 Cu 이면, 땜납은 이 비납땜부와는 고상 확산 접합을 일으키지 않고 Au 또는 Cu 와는 용이하게 고상 확산 접합을 일으키기 때문에, 역시 납땜부에 있어서 선택적으로 고상 확산 접합을 일어나게 할 수 있다. 따라서, 비납땜부의 솔더 레지스트에 의한 피복은 생략이 가능하다.
도시된 양태에서는, 회로 기판 (5) 의 납땜부 (6) 가 형성된 면에 스프레이식 플럭서 (7) 를 사용하여 액상 플럭스 (8) 를 도포한다. 그 후, 필요에 따라서 납땜부 이외의 레지스트 (9) 와 같은 비납땜부에 도포된 플럭스를 제거해도 된다. 플럭스는, 접합 표면으로부터 산화물 피막을 제거하여, 고상 확산 접합을 용이하게 하는 작용을 한다. 따라서, 고상 확산을 위한 가열 조건하에서 플럭스 작용을 발휘할 수 있는 플럭스 (본 발명에서는 고상 접합용 플럭스라고 한다) 를 사용한다. 단, 특히 납땜 표면이 Au 인 경우에는 Au 는 산화물 피막을 형성하기 어렵기 때문에, 고상 접합용 플럭스를 도포하지 않아도, 전사 시트의 땜납 입자의 표면이 어떠한 수단에 의해서 활성으로 유지되어 있으면, 고상 확산 접합을 달성할 수 있다. 따라서, 고상 접합용 플럭스의 도포도 반드시 필수적인 것은 아니다. 납땜부의 표면이 Cu 인 경우나, 전사 시트의 땜납 입자가 표면에 산화물 피막을 갖는 경우에는, 고상 접합용 플럭스를 회로 기판의 적어도 납땜에 도포하여, 고상 접합 계면에 이 플럭스가 존재하도록 해 두는 것이 바람직하다. 고상 접합용 플럭스를 회로 기판 대신에, 땜납 전사 시트의 땜납층쪽에 도포할 수도 있지만, 작업을 수행하기가 어렵다.
고상 확산 접합은, 사용하는 땜납 합금의 고상선 온도보다 저온에서의 단시간 (예를 들어, 1 분 이내) 가열에 의해 실시된다. 이러한 고상 확산 접합 조건하에서 플럭스 기능을 발휘하는 고상 접합용 플럭스의 활성 성분으로는, 유기 아민의 할로겐산염이 가장 유효하다. 또 다른 유효한 활성제로는, 유기 카르복실산 단체 (單體) 및 카르복실산의 아민염을 들 수 있다. 이들 활성 성분은 수용성 또는 알코올 가용성인 것이 바람직하다.
유효한 활성 성분의 구체예를 예시하면 다음과 같다. 유기 아민의 할로겐산염으로는, 에틸아민브롬화수소산염, 에틸아민염화수소산염, 시클로헥실아민브롬화수소산염, 디시클로헥실아민브롬화수소산염, 알라닌브롬화수소산염 등을 들 수 있다. 유기 카르복실산의 예로는, 포름산, 아세트산, 프로피온산, 아디프산, 세바스산 등의 지방족 카르복실산류, 말론산, 사과산, 글리콜산, 디글리콜산 등의 하이드록시카르복실산류 등을 들 수 있다. 이들 카르복실산을 유기 아민과 반응시켜 염으로 하면, 수용성이 늘어나, 유효성이 높아진다. 이 유기 아민은 폭넓은 것 중에서 사용할 수 있다. 예를 들어, 에틸아민, 프로필아민, 부틸아민, 모노에탄올아민, 디에탄올아민 등을 들 수 있다.
고상 접합용 플럭스는, 1 종 또는 2 종 이상의 활성 성분과, 필요에 따라 계면 활성제를 용제에 용해시킴으로써 조제된다. 계면 활성제는, 예를 들어, 폴리에틸렌글리콜·노닐페놀에테르 등의 비이온계 계면 활성제로 가능하다. 고상 접합용 플럭스의 바람직한 조성은, 활성 성분 0.1 질량％ 이상, 계면 활성제 0.5 질량％ 이상, 잔부 용제이다. 용제는 수계 또는 알코올계 용제를 사용할 수 있다.
고상 접합용 플럭스의 도포 두께는 플럭스 중의 활성 성분 농도에 따라 다르지만, 일반적으로는 수 ㎛ 내지 50 ㎛ 의 범위이다. 플럭스는, 필요한 지점에 공급하는 디스펜스법 또는 전체면에 공급하는 스프레이법 등의 수단으로 도포된다.
고상 접합용 플럭스는, 회로 기판의 납땜부에 필요한 양이 존재하고, 레지스트면 등 비납땜부의 표면에서는 최대한 적게 하는 것이 바람직하다. 회로 기판의 납땜부는, 통상은 도 2 에 나타내는 바와 같이 레지스트 피복의 상면보다 낮게 되어 있기 때문에, 회로 기판 전체면에 플럭스 도포 후, 고무 블레이드와 같은 것에 의해 레지스트 표면의 플럭스를 납땜부로 긁어 떨어뜨림으로써, 스프레이법을 사용하여 납땜부에만 고상 접합용 플럭스를 도포할 수 있다.
이렇게 해서 플럭스를 도포하거나 또는 도포하지 않은 회로 기판 위에, 도 1(c) 에 나타낸, 지지 기재 (1) 에 점착제층 (2) 을 개재하여 1 층의 땜납 입자 (3) 로 이루어지는 땜납층이 점착되어 있는 땜납 전사 시트를, 그 땜납층이 회로 기판 (5) 의 납땜부 (6) 에 대향하도록 회로 기판 (5) 에 포개어 배치한다 (도 3 의 (a) 참조). 이 배치는, 땜납 전사 시트의 땜납층이 회로 기판의 땜납 범프를 형성하고자 하는 납땜부, 바람직하게는 모든 납땜부를 덮도록 하면 되고, 엄밀한 위치 결정은 필요하지 않다. 도시한 것과는 반대로, 회로 기판이 위가 되도록 배치해도 된다.
그 후, 포갠 땜납 전사 시트와 회로 기판에 압력을 가해 가압하에서 가열하여, 회로 기판의 납땜부와 전사 시트의 땜납층 사이에서 선택적으로 고상 확산 접합이 일어나게 한다.
고상 확산 접합의 기구를, 전극 (납땜부) 과 땜납 볼 (땜납 입자) 의 접합을 예로 들어 설명한다. 전극에 땜납 볼을 충분히 접근시키면, 전극과 땜납 볼의 각각의 표면이, 산화물 등의 존재가 없는 활성 상태일 때에는, 땜납 볼의 구성 원소의 원자의 일부가 전극의 금속 내로 이동하고, 및/또는 전극의 구성 원소의 원자의 일부가 땜납 볼의 금속 내에 이동한다는, 접촉한 2 개 물체의 일방 또는 양방의 구성 원소의 원자가 접합 계면을 넘는 이동을 하여, 고상 확산 접합이 달성된다. 이 고상 확산이 진행됨에 따라서, 땜납 볼과 전극 사이의 접합은 강고해진다. 접합면이 가열되면, 고상 확산이 촉진된다. 원자가 접합 계면을 넘어서 확산되기 위해서는 그것을 위한 에너지가 필요하고, 본 발명에서는 가열에 의해 에너지를 공급한다. 실온에 가압하에서 방치한 경우에는, 고상 확산에 매우 긴 시간을 필요로 한다.
고상 확산 접합을 위한 가열 온도는, 땜납 입자를 구성하는 땜납 합금의 고상선 온도보다 저온으로, 바람직하게는 이 고상선 온도보다 5 ℃ 이상 낮은 온도, 보다 바람직하게는 10 ℃ 이상 낮은 온도이다. 가열 온도의 하한은, 고상 확산 접합이 일어나는 한 특별히 제한되지 않는다. 일반적으로는 고상선 온도 (℃) 의 60 ％ 를 하회하는 온도에서는 고상 확산 속도가 현저히 저하되기 때문에, 가열 온도의 하한은 고상선 온도의 60 ％ 이상으로 하고, 바람직하게는 70 ％ 이상, 보다 바람직하게는 80 ％ 이상으로 한다. 따라서, 땜납 합금의 고상선 온도가 220 ℃ 전후인 경우, 가열 온도는 155 ∼ 215 ℃ 로 하는 것이 바람직하고, 보다 바람직하게는 175 ∼ 210 ℃ 이다. 땜납 입자가 고상선 온도가 160 ℃ 전후의 저온 땜납으로 구성되는 경우에는, 가열 온도는 바람직하게는 112 ∼ 155 ℃, 보다 바람직하게는 130 ∼ 150 ℃ 이다. 필요한 가열 온도는 사용하는 고상 접합용 플럭스의 활성에 따라서도 변동한다.
가열 온도가 지나치게 낮으면, 땜납층의 납땜부에 대한 접합 강도가 약해져, 전사가 불안정해진다. 한편, 가열 온도가 지나치게 높으면, 융점에 지나치게 가까워져, 정확한 선택적 전사가 손상되는 경우가 있다. 가열 온도를 제어할 필요가 있기 때문에, 가열은 정확한 온도 제어가 가능하고, 또한 가압이 가능한 가열 장치에 의해 실시한다. 가열과 가압은, 회로 기판측과 전사 시트측의 어느 쪽에서 실시해도 되며, 또한 양쪽에서 실시해도 된다.
가압에 의해서, 도 3 의 (a) 에 나타내는 바와 같이, 전사 시트의 점착제층 (2) 이 소성 유동하여, 땜납 입자 (3) 는 회로 기판 (5) 의 대향하는 납땜부 (6) 또는 솔더 레지스트 (9) 에 접촉한다. 그것에 필요한 가압력은, 회로 기판의 표면 형상, 점착제층의 특성 등의 인자에 따라서 변동되지만, 양호한 압착 정밀도를 얻기 위한 바람직한 가압력은 0.01 ∼ 1.0 N/㎟ 이다. 적절한 가압이 없으면, 땜납 입자가 납땜부에 접촉할 수 없다.
이 가압하에서의 가열에 의해, 회로 기판의 납땜부에 접촉하고 있는 땜납 입자는 용융되지 않고 고체 입자 상태를 유지하면서, 납땜부와의 접촉 계면에서는 서로 고상 확산을 일으켜, 접촉 계면에 있어서 양자가 접합된다. 이 고상 확산 접합은, 가열 온도나 계면의 표면 상태에도 의존하지만, 전형적으로는 1 분 이내에 일어난다. 바람직한 가열 시간은 30 ∼ 60 초이다.
접합 계면을 넘는 원자의 확산을 촉진시키기 위해서는, 계면이 활성일 필요가 있다. 계면에 산화물 피막 등이 존재하는 경우에는, 전술한 고상 접합용 플럭스를 계면에 존재시켜, 가열시에 계면의 활성화를 도모한다.
고상 확산 접합은 용접법의 일종으로서 실용화된 기술이다. 용접의 경우, 가열 분위기는 진공이나 불활성 가스 중 등의 제어된 분위기이다. 본 발명에서는 용접과 같이 높은 접합 강도는 필요하지 않고, 고상 확산 접합에 의한 납땜부-땜납 입자층의 접합 강도가 점착제층/땜납 입자층의 접합 강도를 상회하면 되기 때문에, 접합 계면이 활성화되어 있다면, 가열 분위기는 대기 분위기이면 된다. 물론 비용을 생각하지 않는다면, 진공 또는 불활성 가스 분위기를 사용함으로써, 고상 확산 접합에 걸리는 가열 시간을 대폭 단축할 수 있고, 또한 고상 접합용 플럭스의 도포를 필요로 하지 않고 가능한 경우도 있다.
이렇게 해서 고상 확산 접합에 의해 납땜부에 부착시킨 땜납 입자는, 그 후에 용융되어도 납땜부 이외의 영역에는 땜납 입자가 존재하지 않기 때문에, 브리지 발생의 기회가 격감한다. 이 효과는, 고상 확산 접합을 이용하는 한 땜납 입자의 크기에는 상관하지 않기 때문에, 예를 들어 10 ㎛ 정도까지의 비교적 큰 입경의 땜납 입자를 사용하여도, 50 ㎛ 피치의 전극에 대하여 브리지의 발생을 일으키지 않는 땜납 범프의 형성이 가능해진다.
고상 확산 접합에 의해서 땜납 입자를 하측 회로 기판의 납땜부에 접합시킨 후, 서로 포갠 회로 기판과 전사 시트를 즉시 냉각하고, 전사 시트를 회로 기판으로부터 박리한다. 냉각은 단순히 가열 장치로부터 꺼내어 방랭함으로써 실시할 수 있지만, 냉풍을 분사해도 된다. 박리는, 전사 시트를 회로 기판으로부터 단순히 떼어 놓는 것만으로 실시할 수 있다. 그에 의해, 회로 기판의 납땜부에 고상 확산 접합된 땜납 입자가 납땜부 상에 잔류하여 입자 형상의 땜납 범프 (10) 가 되고, 나머지 땜납 입자는 전사 시트에 부착된 채로 회로 기판으로부터 떼어 내진다 (도 3 의 (b) 참조). 이렇게 해서, 회로 기판의 납땜부에 대한 땜납 입자의 선택적 전사가 달성된다.
회로 기판의 납땜부에 고상 확산 접합에 의해 선택적으로 전사된 땜납 입자는, 필요에 따라서 플럭스가 도포된 후, 그 위에 납땜해야 할 전자 부품을 탑재하여 리플로우함으로써 전자 부품을 회로 기판에 대하여 납땜할 수 있다. 따라서, 회로 기판의 납땜부에 접합된 땜납 입자는, 입자 형태 그대로도 땜납 범프 (10) 로서 기능한다.
원한다면, 납땜부 위에 고상 확산 접합된 땜납 입자를 갖는 회로 기판을 땜납 입자를 구성하는 땜납 합금의 액상선 온도 이상으로 가열하고, 땜납 입자를 용융 (리플로우) 시킴으로써, 도 3 의 (c) 에 나타내는 바와 같이 용융 응집하여, 표면 장력에 의해 중심부가 높아지고 둥글어진 땜납 범프 (10') 를 회로 기판의 납땜부에 형성해도 된다. 그것에 의해, 회로 기판의 납땜부에 대한 땜납 범프의 접합 신뢰성이 높아진다. 또한, 고상 확산 접합된 땜납 입자의 상태에서는 회로 기판에 강한 충격이 가해진 경우에 일부의 땜납 입자가 탈락할 가능성이 있는데, 그 탈락도 방지할 수 있다. 따라서, 땜납 입자를 리플로우함으로써 회로 기판의 취급성이 개선된다.
이 땜납 입자의 리플로우를 실시하는 경우에는, 가열 전에 리플로우용 플럭스를 회로 기판의 전체에 또는 그 납땜부 (즉, 땜납 범프) 에 도포하는 것이 바람직하다. 또한, 리플로우 후, 냉각한 회로 기판을 세정하여 플럭스 잔류물을 제거하는 것이 바람직하다. 사용하는 플럭스는 리플로우 납땜에 관용되는 것이면 된다. 세정은 사용한 플럭스에 따라서, 예를 들어, 수용성 플럭스에서는 온수를 사용하고, 수지계 플럭스에서는 알코올 등의 유기 용제를 사용하여 실시할 수 있다. 가열 조건은, 통상적인 리플로우 납땜과 같은 정도이면 된다. 예를 들어, 땜납 합금의 액상선 온도보다 5 ∼ 40 ℃ 높은 온도로 1 ∼ 30 초 정도 가열함으로써 실시할 수 있다.
본 발명에 관련된 땜납 범프의 형성 방법에서는, 형성된 땜납 범프의 막두께를 고정밀도로 제어할 수 있다. 그 이유는, 땜납 전사 시트의 점착제층에 부착되는 땜납 입자의 양이 단위 면적당 편차가 적다는 점에 있다. 전사 시트와 회로 기판을 포개어 압력을 가했을 때에, 전사 시트의 땜납 입자가 회로 기판의 납땜부와 접하기 때문에, 그 땜납 입자가 고상 확산 접합했을 때에도 납땜부에는 어느 일정량의 땜납 입자가 접합되어, 막두께 정밀도가 양호해진다. 납땜부 이외의 솔더 레지스트면에 접하는 땜납 입자도 입자끼리가 횡 방향에서 고상 확산 접합되는데, 그 결합력은 전극 (납땜부) 과의 고상 확산 접합에 의한 결합력보다 약한 것으로 생각된다.
전사 시트를 회로 기판으로부터 당겨벗김으로써, 회로 기판의 납땜부에 고상 확산 접합된 땜납 입자는 회로 기판측에 남아, 전사가 완료된다. 전사된 땜납 입자의 양이 거의 일정하게 되어 있으므로, 고정세한 납땜부의 패턴인 경우라도 브리지가 잘 발생하지 않는다.
제 2 양태:
본 발명의 제 2 양태에서는, 땜납 전사 시트의 땜납층은, 땜납 합금의 연속 피막으로 이루어진다. 이하에서는, 회로 기판의 납땜부의 표면이 Au 인 경우를 예로 들어, 땜납층이 연속 피막인 본 발명의 제 2 양태에 관해서 설명한다. 단, 납땜부의 표면은 Au 이외의, 예를 들어 Cu 등의 금속 또는 합금의 표면이어도 된다. 그 경우에는 납땜부의 표면에 산화물 피막이 존재하기 때문에, 접합 전에 미리 산화물 피막을 제거하거나, 또는 접합 계면에 전술한 고상 접합용 플럭스를 개재시키면 된다.
납프리 땜납에 의해 납땜되는 회로 기판의 전극은, 대부분이 Ni 하지 도금층 위에 Au 도금층이 실시되고, 따라서 전극 표면은 Au 금속으로 이루어진다. 이러한 전극을 이하에서는 간단히 「Au 도금 전극」이라고 한다. Au 의 Sn 중으로의 확산 속도는 매우 크기 때문에, Pb-Sn 공정 땜납과 비교하여 납땜성이 낮은 Sn 계 납프리 땜납이라도 Au 도금 전극에는 용이하게 납땜을 실시할 수 있다.
이 Au 의 Su 중으로의 재빠른 확산은 고상에서도 일어나기 때문에, 본 발명에 관련된 고상 확산 접합을 이용한 땜납 범프 형성에도 이용할 수 있다. 즉, 땜납 전사 시트의 Sn 계 땜납층과 회로 기판의 Au 도금 전극 표면을 가압하에서 땜납층을 구성하는 땜납 합금의 고상선 온도보다 저온으로 가열하면, 전극 표면의 Au 는 빠르게 Sn 계 땜납층으로 확산되고, 땜납층과 전극 표면과의 고상 확산 접합이 이루어져, 높은 밀착성으로 땜납층이 전극 표면에 부착된다. 냉각 후에 전사 시트를 회로 기판으로부터 박리하면, 고상 확산 접합된 부분의 땜납층만이 선택적으로 전극 표면에 남고, 기타 부분의 땜납층은 전사 시트에 부착된 채로 회로 기판으로부터 분리된다.
고상 확산에 의해 땜납층과 Au 도금 전극의 접합력 (밀착력) 이 향상되어, 땜납층이 땜납 연속 피막이라도 전극에만 선택적으로 땜납층의 전사가 실시되는 것은, 다음과 같은 기구에 의한 것으로 추측된다.
먼저, Au 전극 표면과 땜납 피막을 밀착시켜 가압하에서 가열하면, 상기 서술한 고상 확산 (접합 계면을 초과한 원자의 이동) 에 의해 Au 와 Sn 의 금속간 화합물이 생성된다. 그와 같은 금속간 화합물을 포함하는 땜납은, 원래의 땜납보다 융점이 낮아진다. 그 때문에 땜납 합금의 고상선 온도보다 낮은 온도로 가열하여도, 고상 확산에 의해 생성되는 금속간 화합물을 개재하여 전극과 땜납 피막 접합이 이루어진다.
전극 표면이 Cu 인 경우에도, Sn 과 Cu 는 용이하게 금속간 화합물을 형성하기 때문에, 상기와 동일한 메카니즘에 의한 접합이 일어나고 있는 것으로 추측된다. 단, 이 경우에는, 접합 계면에 전술한 고상 접합용 플럭스를 개재시키거나, 또는 접합 전에 전극 표면의 산화물 피막을 제거하는 것이, Sn 과 Cu 의 고상 확산의 진행에 유효하다.
회로 기판의 전극면의 표면은 통상은 평탄하지 않고, 전극과 비전극부 사이에 높이의 차이가 있다. 가압하에서의 가열에서는, 이 단차에 기인하여 전극에 접하는 경계면에서, 전사 시트를 당겨벗길 때에 땜납 피막은 두께 방향의 전단 응력을 받는다. 즉, 전극과 비전극부가 같은 높이인 평탄한 회로 기판과 비교하여, 비전극부와 전극의 경계에서 땜납 피막이 두께 방향으로 보다 용이하고 또한 정확하게 전단에 의해 분리되어, 전극에 대하여 선택적인 땜납층의 전사가 실시된다.
Au 도금의 두께가 두꺼우면, 땜납 피막의 두께 방향 (세로방향) 으로의 Au 의 확산량이 많아지기 때문에, 보다 두꺼운 땜납 피막의 전사가 가능해진다. 일반적인 플래시 도금에 의한 Au 도금의 경우, 도금 두께는 0.03 ∼ 0.05 ㎛ 레벨이다. 이 경우, Au 도금 전극에 대한 땜납 피막의 정확한 선택적 전사가 가능해지는 땜납 피막의 막두께는 약 10 ∼ 15 ㎛ 이다.
도 4 는, 본 발명의 제 2 양태에 있어서 사용하는 땜납 전사용 시트 (100) 의 일례의 구성을 나타내는 모식도이다. 이 땜납 전사 시트 (100) 는, 필름상 지지 기재 (11) 위에는 점착제층 (12) 을 개재하여 전체면에 땜납 피막 (13) 을 부착시킨 것이다. 후술하는 바와 같이, 점착제층을 이용하지 않고서 지지 기재에 부착시킨 땜납 피막을 형성할 수도 있다.
이 땜납 전사 시트의 제작에 사용하는 지지 기재, 땜납, 및 점착제의 재질은, 제 1 양태에 있어서 설명한 것과 동일해도 된다. 점착제층은, 땜납층을 회로 기판의 전극에 선택적으로 고상 확산 접합한 후에 땜납 전사 시트를 박리 제거할 때에, 비전극부의 땜납 피막을 그대로 점착 유지할 수 있는 점착력을 나타내는 것을 사용한다. 그것에 필요한 점착력은 제 1 양태에 관해서 설명한 바와 같다. 제 2 양태에서도, 점착제층의 두께는 10 ∼ 100 ㎛ 가 바람직하고, 20 ∼ 50 ㎛ 의 범위가 보다 바람직하다.
땜납 전사 시트 (100) 자체의 형태, 크기는 특별히 제한되지 않는다. 유리하게는, 폭 10 ∼ 350 ㎜ 정도의 길이가 긴 시트 형상으로서, 롤 형상으로 감겨 있고, 감긴 것을 풀어 가면서 사용한다. 그러나, 예를 들어, 세로 10 ∼ 350 ㎜, 가로 10 ∼ 350 ㎜ 와 같은 직사각형 형상인 것도 된다. 본 발명에 의하면, 땜납 전사시에 있어서 정밀한 위치 맞춤을 필요로 하지 않기 때문에, 전사 시트의 형태·크기는 상황에 따라 적절히 선택할 수 있다.
땜납 피막 (12) 은, 적어도 1 개의 평판 형상의 연속 땜납 피막을 포함하고, 2 이상의 연속 땜납 피막을 포함하고 있어도 된다. 각 연속 땜납 피막의 크기는, 회로 기판 상의 적어도 2 개의 인접 납땜부 (전극) 를 덮는 크기이고, 바람직하게는 회로 기판의 모든 납땜부를 덮는 크기이다.
도시예에서는, 땜납 피막 (13) 은 지지 기재 (11) 의 전체면에 형성되어 있지만, 블록 형상으로 분단시켜 형성하는 것도 가능하다. 바람직하게는, 1 개의 블록을 사용하여 1 개의 회로 기판의 전체 전극 상에 땜납 범프를 형성할 수 있도록, 땜납 피막의 각 블록은 회로 기판의 크기에 대략 동등하게 한다. 롤 형상 땜납 전사 시트의 경우, 롤 길이 방향으로 땜납 피막의 블록을 적당한 이간 거리로 배치한다.
땜납 피막의 두께는, 형성되는 땜납 범프의 높이에 직접 영향을 준다. 따라서, 땜납 피막의 두께는, 형성해야 할 땜납 범프의 높이에 따라서 선택한다. 예를 들어, 50 ㎛ 피치로 전극 직경이 25 ㎛, 땜납 범프 높이 10 ∼ 15 ㎛ 가 요구되는 경우, 땜납 피막 두께는 약 10 ㎛ ∼ 15 ㎛ 가 적당하다. 25 ㎛ 피치로 전극 직경이 12 ㎛, 땜납 범프 높이 5 ㎛ 의 경우, 적당한 땜납 피막 두께는 약 5 ㎛ 이다.
일반적으로, 땜납 피막의 두께는 1 ∼ 20 ㎛ 의 범위 내가 바람직하다. 땜납 피막이 지나치게 두꺼워지면, 전극의 표면과 고상 확산 접합해도, 전극 주위의 비확산 영역 (땜납 피막과의 고상 확산 접합이 일어나지 않은 영역) 으로부터 전단 분리가 불가능해진다. 땜납 피막은 두께가 가급적 균일한 것이, 형성되는 땜납 범프 높이의 편차를 억제하기 위해서 바람직하다.
땜납 피막 (13) 을 지지 기재 (11) 상에 부착시키는 방법으로는,
A : 압연 등에 의해 형성된 땜납박 (箔) 을 점착제에 의해 지지 기재에 첩합 (貼合) 하는 방법과,
B : 점착제를 이용하지 않고서, 예를 들어, 도금, 솔더 페이스트 도포와 리플로우, 스퍼터링, 잉크젯 도포 등의 방법에 의해 지지 기재에 부착된 땜납 피막을 형성하는 방법이 있다. 어느 방법도 당업자에게는 주지된 것으로, 통상적인 방법에 따라서 실시할 수 있다. 또한, 예를 들어, 블록 형상으로 땜납 피막을 형성하는 수단 (예를 들어, 마스크를 사용) 도 주지의 수단이다.
방법 B 에서는, 용융 땜납에 의한 습윤성이 나쁘고, 또한 시트 박리에는 지장이 없을 정도로 땜납 피막을 유지할 수 있는 금속 박막을 개재하여, 땜납 피막을 기재 상에 부착시키는 것이 바람직하다. 지지 기재에 직접 땜납 피막을 형성하면, 땜납 피막의 밀착성이 지나치게 강하여, 전사 시트를 당겨벗길 때에 납땜부에 대한 땜납 피막의 전사가 곤란해지는 경우가 있기 때문이다. 그와 같은 금속 박막의 예는, 증착법 등에 의해서 지지 기재 상에 두께 1 ㎛ 정도로 형성한 Al 박막이다. 단, 지지 기재의 재질이 원래 용융 땜납에 잘 젖지 않는 것인 경우에는, 금속 박막은 필요없다.
방법 A 에 의해 형성된 땜납 전사 시트는, 취급이 용이하고, 전사시의 작업성이 높다. 또한, 방법 A 는, 땜납 합금의 조성을 가리지 않고, 모든 땜납 합금에 적용 가능하다.
방법 B 에 열거한 땜납 피막의 형성 방법 중, 도금법은, 적용 가능한 땜납 합금의 조성에 제약이 있지만, 도금 가능한 조성이면 땜납 피막을 용이하게 형성할 수 있다는 점에서 유리하다. 도금은, 전해 도금, 무전해 도금, 또는 증착 도금에 의해 실시할 수 있다.
솔더 페이스트 도포와 리플로우에 의한 방법은, 금속 박막으로 피복된 지지 기재 상에 솔더 페이스트를 도포하고, 용융시켜 땜납 피막으로 하는 방법이다. 이 방법은, 큰 면적의 땜납 피막의 형성에는 피막 두께의 편차가 커지는 점에서 바람직하지 않다.
다음으로, 본 발명에 관련된 연속 땜납 피막으로 이루어지는 땜납층을 갖는 땜납 전사 시트를 사용한 땜납 범프의 형성 방법에 관해서 설명한다.
도 5 는, 땜납 범프를 형성해야 할 전극을 갖는 회로 기판의 일례를 나타내는 모식적 단면도이다. 회로 기판 (20) 은, 기재 (22) 의 한 면에 소정 패턴으로 배치된 다수의 전극 (납땜부 : 24) 을 갖는다. 전극 (24) 은, Cu 전극 위에 하층의 Ni 도금과 상층의 Au 도금이 실시된 것으로, 전극 표면은 Au 이다. 도시된 회로 기판에서는, 전극 사이의 공간은 기재 (예를 들어, 유리 에폭시제) 가 노출되어 있는데, 이 부분이 도 2 에 나타내는 바와 같이 솔더 레지스트로 피복되어 있어도 된다.
회로 기판 (20) 의 전극 (24) 상에 땜납 범프를 형성하기 위해서는, 먼저 도 6 의 (a) 에 나타내는 바와 같이, 연속 땜납 피막 (13) 을 갖는 땜납 전사 시트 (100) (도 4) 와 회로 기판 (20) (도 5) 을, 전사 시트 (100) 의 땜납 피막 (13) 이 회로 기판 (20) 의 전극 (24) 에 대향하도록 포갠다. 위가 되는 부재는 회로 기판과 전사 시트 중 어느 것이어도 상관없다. 땜납 피막은 바람직하게는 회로 기판의 전체 전극을 덮는 크기의 연속 피막이기 때문에, 전사 시트는 위치 결정 없이 배치할 수 있다. 전사 시트를 회로 기판 위에 전극을 덮도록 올리기만 해도 된다. 이렇게 해서, 회로 기판의 전체가 땜납 피막으로 덮여진다 (도 6 의 (b) 참조). 땜납 피막이 블록화되어 있는 경우에는, 블록끼리의 위치 결정을 필요로 하지만, 그 위치 결정은 종래의 개개의 전극에 대한 마스크판의 위치 결정과 비교하여, 치수가 현격히 크기 때문에 용이하다.
전사 시트의 땜납 피막은, 산화물 피막을 제거하기 위한 처리를 미리 실시해 두는 것이 바람직하다. 이는, 예를 들어, 부탄테트라카르복실산의 알코올 용액과 같은 산 용액을 사용한 산 처리에 의해 간편하게 실시할 수 있다. 산 처리는, 침지 또는 도포에 의해, 상온에서 예를 들어 약 30 초 ∼ 1 분 동안의 처리 시간으로 실시할 수 있다. 산 처리 후에는 물 세정과 건조를 실시한다. 그 외에, 환원성 분위기 중에서의 열처리, 플라즈마 처리, 레이저 처리 등의 건식 처리에 의해 산화물 피막을 제거할 수도 있다. 산화물 피막을 제거함으로써, 전극 표면이 Au 이면, 고상 접합용 플럭스를 도포하지 않고서 고상 확산 접합을 달성할 수 있다.
땜납 전사 시트 (100) 가 재치된 회로 기판 (20) 에 압력을 가하여, 땜납 피막과 전극 표면 (Au 도금층) 사이에서 단시간에 고상 확산 접합을 실시하기에 충분하지만, 땜납 피막을 구성하는 땜납 합금의 고상선 온도보다 낮은 온도로 가열한다. 압력은, 땜납 피막이 확실히 전극과 접촉하도록, 예를 들어 프레스 수단에 의해 회로 기판측과 전사 시트측의 일방 또는 양방으로부터 가할 수 있다. 가압·가열 조건은 제 1 양태에 관해서 설명한 것과 동일하면 된다.
가압하에서의 가열에 의해 땜납 피막 중의 땜납 합금과 전극 표면의 Au 도금층 사이에서 고상 확산이 일어남으로써, 땜납 피막은 전극 표면에 접합된다. 이 고상 확산 접합에 의해 얻어지는 접합 강도는, 땜납 피막과 점착제층 사이의 접합 강도 (점착제층이 존재하지 않는 경우에는, 땜납 피막과 지지 기재 상에 형성한 금속 박막 사이의 접합 강도) 를 상회할 필요가 있다. 한편, 회로 기판의 전극 이외의 영역 (비전극부) 에서는, 회로 기판의 기재 (11) (또는 도 2 에 나타내는 회로 기판의 경우에는 솔더 레지스트 (9)) 가 땜납 피막과 접촉한다. 기판의 기재 (예, 에폭시 수지 또는 유리 에폭시 복합재) 나 솔더 레지스트는 모두, 땜납과의 친화성이 낮아, 땜납 피막과 밀착한 상태에서 땜납 합금의 고상선 온도보다 저온으로 단시간 가열되어도 땜납과의 고상 확산을 일으키지 않는다. 따라서, 땜납 피막의 고상 확산 접합은 회로 기판의 전극과의 사이에서만 선택적으로 일어난다.
그 후, 도 6 의 (c) 에 나타내는 바와 같이 회로 기판 (20) 으로부터 땜납 전사 시트 (100) 를 박리한다. 그 결과, 도 6 의 (d) 에 나타내는 바와 같이, 전극에 고상 확산 접합된 부분의 땜납 피막은 회로 기판 (20) 의 전극 (24) 상에 선택적으로 전사되어 땜납 범프 (40) 를 형성하고, 한편, 회로 기판의 나머지 부분 (비전극부) 에 접하고 있는 부분의 땜납 피막은, 전사 시트 (100) 에 부착된 채로 회로 기판으로부터 제거된다. 전극-땜납 피막 사이의 접합 강도가 비전극부-땜납 피막 사이의 밀착력보다 현저히 높기 때문에, 회로 기판의 전극과 비전극부와의 경계에 일반적으로 존재하는 단차에 의해서, 일종의 전단력이 땜납 피막의 이 경계부에 작용하여 땜납 피막이 절단되어, 회로 기판의 전극 상에만 땜납 피막이 부착되고, 나머지 땜납 피막은 전사 시트에 잔류하게 된다.
따라서, 고상 확산 접합 후의 각 층간의 접합 강도는 다음 관계를 만족한다:
전극/땜납 피막 사이의 고상 확산 접합 강도 ＞ 땜납 피막/점착제층간의 점착력 ＞ 비전극부/땜납 피막 사이의 접합 강도.
상기 관계는, 땜납 피막을 땜납 입자층으로 바꿔 놓으면, 제 1 양태에서도 동일하게 성립된다. 또한, 점착제층 대신에 금속 박막을 사용한 경우라도, 동일한 관계가 성립된다.
회로 기판 (20) 의 전극 (24) 상에 형성된 땜납 범프 (40) 의 높이는 전극마다 편차가 적고 실질적으로 균일하다. 이 범프 높이는 전사 시트의 땜납 피막 (13) 의 두께를 조정함으로써 제어할 수 있다. 이렇게 해서 형성된 땜납 범프 (40) 는 도시한 바와 같이 평판 형상이지만, 회로 기판을 땜납 범프를 구성하는 땜납 합금의 액상선 온도보다 고온으로 가열하여 땜납 범프를 리플로우시킴으로써, 표면 장력에 의해 둥글어진 형상의 땜납 범프로 할 수 있다. 그것에 의해, 중앙부가 융기하기 때문에, 땜납 범프의 높이가 높아진다. 그 경우에서도, 전극 직경이 일정하면, 융기한 땜납 범프 높이는 편차가 적어진다.
회로 기판 (20) 으로부터 박리된 땜납 전사 시트 (100) 는, 도 6 의 (d) 에 나타내는 바와 같이, 전극에 대향하고 있는 영역 (50) 에 있어서 땜납 피막이 전단에 의해 절단되어 소실되어 있고, 비전극부에 대향하고 있는 영역 (52) 에서는, 땜납 피막 (13) 이 남아 있다.
회로 기판의 전극이 국부적으로 편재하고 있는 경우에는, 땜납 전사 시트의 땜납 피막을 전사에 필요한 영역 (즉, 회로 기판의 전극에 대응하는 영역) 에만 블록 형상으로 배치할 수도 있다. 그 경우, 땜납 피막의 하층으로서 전사 시트의 지지 기재 상에 형성하는 점착제층 또는 용융 땜납에 잘 젖지 않는 금속 박막은, 지지 기재의 전체면에 형성해도 되고, 땜납 피막과 동일한 형상으로 블록화하여 형성해도 된다.
이상에서 설명한 본 발명의 제 1 양태와 제 2 양태 중 어느 것에 있어서도 회로 기판의 전극과 땜납 전사 시트의 위치 맞춤이 불필요하게 되어, 단순히 양자를 대향시키고 가압하에 땜납 합금의 고상선 온도보다 저온으로 단시간 가열함으로써, 회로 기판의 납땜부에만 선택적으로 땜납층을 정확히 전사하여, 땜납 범프를 형성할 수 있다. 또한, 형성된 땜납 범프는 높이가 충분하고 편차가 작다.
땜납 범프의 높이는 땜납층의 두께 (제 1 양태에서는 땜납 입자의 입경, 제 2 양태에서는 땜납 피막의 두께) 에 의해 정밀하게 제어할 수 있다. 회로 기판의 전극 피치가 예를 들어 50 ㎛ 이하로 작은 경우, 제 1 양태에서는 10 ㎛ 보다 높은 땜납 범프를 형성하는 것이 곤란한 데 반하여, 제 2 양태에서는 10 ㎛ 를 초과하는 높이의 땜납 범프도 형성 가능하다. 제 1 양태에서는, 땜납 범프의 입경에 제한이 있는 것과, 리플로우전의 입자 형태의 땜납 범프는, 입자간 공극으로 인해 같은 높이의 땜납 피막으로 이루어지는 땜납 범프와 비교하여 땜납량이 적어지기 때문이다.
실시예
이하의 실시예는 본 발명의 예시를 목적으로 하고, 본 발명을 어떠한 의미에서도 제한하는 의도는 없다. 실시예 중, ％ 는 특별히 지정하지 않는 한 질량％ 이다.
[실시예 1]
본 예는, 1 층으로 정렬된 땜납 입자층으로 이루어지는 땜납층을 갖는 땜납 전사 시트를 사용한 땜납 범프 형성을 예시한다.
50 ㎛ 두께의 폴리에스테르 (폴리에틸렌테레프탈레이트) 필름의 한 면에, 아크릴계 점착제를 사용하여 두께 25 ㎛ 의 점착제층이 형성되어 있는, 시판되는 점착 시트 (파낙 공업 주식회사 제조, 상품명 SBHF) 를 100 × 100 ㎜ 의 크기로 절단하여, 점착제층을 구비한 지지 기재로서 사용하였다. 점착제층의 점착력은, JIS Z0237 에 규정하는 180°당겨벗김 점착력의 측정법에 의해 측정하여 25 ㎜ 폭에서 7 N 이었다.
Sn-Ag 3.5 ％ 공정 땜납 합금 (고상선 온도와 액상선 온도는 모두 221 ℃) 의 구상 분말을 입경 5 ㎛ 내지 10 ㎛ 의 범위로 분급하여 얻은 땜납 입자를, 도 1(b) 및 (c) 에 나타내는 바와 같이 하여 점착 시트의 점착층에 입자 1 층분의 두께로 부착시켜서, 땜납 전사 시트를 제작하였다. 땜납 입자는, 부착 직전에 5 중량％ 의 부탄테트라카르복실산 이소프로필알코올 용액 중에 1 분간 침지 후, 물 세정하고 건조시켜 표면 산화물 피막을 제거한 다음 사용하였다.
땜납 범프의 형성에 사용한 회로 기판은, 두께 300 ㎛, 사이즈 15 ㎜ × 15 ㎜ 의 유리 에폭시 기판이었다. 이 기판은, 직경 25 ㎛ 의 Cu 표면의 전극을, 50 ㎛ 의 피치로 1 칩당 3600 개 갖고 있었다. 기판 표면의 전극 주위는, 전극보다 높은 높이 15 ㎛ 의 솔더 레지스트로 둘러싸여 있었다.
이 회로 기판에, 에틸아민브롬화수소산염 2 ％, 고비점 용제인 글리세린 유도체 5 ％, 이소프로필알코올 93 ％ 라는 조성의 용액으로 이루어지는 고상 접합용 플럭스를 스프레이에 의해 도포하였다. 도포 두께는 약 10 ㎛ 였다.
그 후, 회로 기판과 같은 사이즈로 절단한 땜납 전사 시트를, 그 땜납 입자층이 회로 기판의 전극과 대향하도록 회로 기판에 포개고, 프레스에 의해 가압력 150 N (= 0.67 N/㎟) 으로 가압하고, 가열 수단으로서 펄스 히터를 사용하여 200 ℃ 의 온도 설정으로 회로 기판측에서부터 60 초간 가열하였다. 가압하에서의 가열이 종료된 후, 방랭에 의해 실온까지 냉각하고, 전사 시트를 회로 기판으로부터 손으로 벗겨낸 결과, 회로 기판의 전극에만 땜납 입자가 전사되어, 입자 형상의 땜납 범프를 형성하고 있었다. 땜납 입자의 외관은 원래의 구상을 유지하고 있고, 용융되어 있지는 않았다. 솔더 레지스트에는 땜납 입자는 전혀 부착되어 있지 않았다.
얻어진 회로 기판의 전극 (납땜부) 의 전자 현미경 사진을 도 7 의 (a) (배율 400 배) 및 도 7 의 (b) (배율 2500 배) 에 나타낸다. 이들 도면으로부터는, 전극 상에 깔끔하게 땜납 볼이 정렬되어 있는 것을 알 수 있다. 접합 계면에는 고상 확산층, 요컨대 합금층이 보인다.
형성된 입자 형상의 땜납 범프는, 그대로, 또는 리플로우 가열하여 땜납 입자를 용융시킨 다음, 납땜에 사용할 수 있다. 어느 경우에도, 리플로우시에 땜납 입자가 용융 응집되어 전극 피치가 미소하더라도, 브리지의 생성은 보이지 않는다.
본 예에서는, 입자 형상의 땜납 범프에, 리플로우용 플럭스로서 시판되는 센쥬 금속 공업 (주) 제조의 수지계 플럭스 「감마럭스 341-30P」를 약 20 ㎛ 의 두께로 도포하고, 질소 분위기 리플로우로 중에서 최고 온도 250 ℃, 가열 시간 10 초 동안 리플로우하여 땜납 입자를 용융시켰다. 그 후, 플럭스 잔류물을 알코올계 세정제로 세정 제거하였다. 검사 결과, 높이 8 ㎛, 표준편차 0.8 의 높이가 고르게 되어 있는 양질의 용융 응집 땜납 범프가 형성되고, 브리지는 확인되지 않았다.
[실시예 2]
고상 접합용 플럭스로서, 말론산트리부틸아민염 5 ％, 계면 활성제의 폴리에틸렌글리콜·노닐페놀에테르 3 ％, 이소프로필알코올 92 ％ 로 이루어지는 용액을 사용한 것 이외에는 실시예 1 에 기재된 방법에 준하여, 땜납 입자를 회로 기판의 전극 상에 전사하였다.
전사시의 가열 온도가 200 ℃ 에서는, 실시예 1 보다 땜납 입자의 전사 밀도가 낮은 경향이 보이기 때문에, 가열 온도를 210 ℃ 로 높여 땜납 입자의 전사를 실시하면, 실시예 1 에 가까운 결과가 얻어졌다.
[비교예 1]
전사시의 가열 온도를 땜납 합금의 액상선 온도보다 높은 230 ℃ 로 높인 것 이외에는, 실시예 1 에 기재된 방법에 준하여 땜납 입자를 회로 기판의 전극 상에 전사하였다. 땜납이 고화된 것을 확인한 후, 회로 기판으로부터 땜납 전사 시트를 벗겼다. 그 결과, 전극수의 약 80 ％ 에 땜납 브리지가 발생하고, 솔더 레지스트 상에도 땜납이 잔류하였다.
특허문헌 2 에 기재된 용융 전사법은, 회로 기판의 전극 피치가 본 예와 같이 좁은 경우에는 부적당함을 알 수 있었다. 고상 접합용 플럭스를 다른 조성의 수지계 플럭스로 변경하여 시험해도, 결과는 큰 차이 없이 브리지가 다발되었다. 따라서, 브리지 발생은 고상 접합용 플럭스의 차이에 따른 것이 아니다.
[실시예 3]
본 예는, 연속 땜납 피막으로 이루어지는 땜납층을 구비한, 도 4 에 나타내는 땜납 전사 시트를 사용한 땜납 범프 형성을 예시한다.
전사 시트의 지지 기재는 실시예 1 에서 사용한 것과 같은, 미리 점착층이 형성되어 있는 시판되는 점착 시트를 100 ㎜ × 100 ㎜ 로 절단한 것이었다. 즉, 지지 기재인 폴리에틸렌테레프탈레이트 필름 (두께 50 ㎛) 의 한 면에, 전체면에 걸쳐서 아크릴계 점착제로 이루어지는 두께 25 ㎛ 의 점착제층을 갖고 있었다.
이 지지 기재의 점착제층에, 압연에 의해 제조된 두께 10 ㎛ 의 땜납박을 첩합하여, 연속 땜납 피막으로 이루어지는 땜납층을 갖는 땜납 전사 시트를 제작하였다. 사용한 땜납박은, 실시예 1 과 동일한 Sn-3.5 ％ Ag 공정 땜납 합금 (고상선 온도 = 액상선 온도 : 221 ℃) 제의 것이었다.
땜납 범프의 형성에 사용한 회로 기판은, 두께 0.03 ㎛ 의 금 도금이 실시된, 직경 20 ㎛ 의 전극을 40 ㎛ 의 피치로 6400 개 갖고 있는 30 ㎜× 30 ㎜ 사이즈의 칩 탑재용 인터포저 기판이었다.
땜납 전사 시트를 회로 기판과 같은 크기로 절단하고, 그 땜납 피막의 표면 산화물 피막을 실시예 1 과 동일한 부탄테트라카르복실산알코올 용액으로 처리하여 제거하고, 물 세정·건조하였다. 그 후 즉시, 이 전사 시트의 땜납 피막의 면과 회로 기판의 전극면이 대향하도록 양자를 포개고, 가열 온도 210 ℃, 가압력 200 N (= 0.22 N/㎟) 으로 60 초 동안, 가압하에 가열하였다. 가압·가열 수단은 실시예 1 과 동일하였다. 냉각 후, 전사 시트를 회로 기판으로부터 손으로 박리하였다.
회로 기판의 전극 상에는, 두께 약 10 ㎛ 의 평판 형상 땜납층이 깔끔하게 전사되어, 땜납 범프를 형성하고 있었다. 이 땜납 범프를 다음과 같이 하여 리플로우시켰다.
실시예 1 에서 사용한 것과 같은 리플로우용 플럭스를 약 20 ㎛ 의 두께로 도포하고, 질소 분위기 리플로우로 중에서 최고 온도 250 ℃, 가열 시간 10 초 동안 가열하여, 평판 형상의 땜납 범프를 용융시켰다. 그 후, 플럭스 잔류물을 알코올계 세정제로 세정 제거하였다. 검사 결과, 높이 15 ㎛, 표준편차 0.8 의 높이가 고르게 되어 있는 양질의 둥그스름한 땜납 범프가 형성되어 있었다.
본 예에 있어서의 Sn-Au 의 고상 확산상의 형성 및 그것에 의한 접합력의 강화는, 전극에 대한 땜납층의 선택적 전사가 깔끔하게 실시된 것으로부터 확인할 수 있었다. 또한, 리플로우 전의 회로 기판의 현미경 관찰 결과로부터, 인접하는 전극 사이에서 땜납 피막의 전단면이 깨끗이 노출되어 있는 것을 확인할 수 있었다. 인접하는 전극 사이에 걸쳐져서 잔류되어 있는 땜납 피막은 보이지 않았다.
[실시예 4]
본 예에서는, 도 4 에 나타내는 땜납 전사 시트에 있어서, 점착제층을 금속 박막으로 변경한 땜납 전사 시트를 사용하였다.
이 땜납 전사 시트의 지지 기재는 두께 50 ㎛ 의 폴리에스테르 (폴리에틸렌테레프탈레이트) 필름이었다. 이 폴리에스테르 필름의 한 면에, 1 ㎛ 보다 얇은 두께의 알루미늄 박막을 증착에 의해 형성하고, 이 금속 박막 위에 전해 도금에 의해 두께 약 10 ㎛ 의 땜납 피막을 형성하였다. 사용한 땜납 합금은, 실시예 1 ∼ 3 과 동일한 Sn-3.5 ％ Ag 공정 땜납 합금이었다.
이렇게 해서 준비한 땜납 전사 시트를 사용하여, 실시예 3 에 기재한 것과 동일하게 하여 회로 기판의 전극 상에 땜납 범프를 형성하였다. 전극 상에 형성된 평판 형상의 땜납 범프의 높이는 10 ㎛ 이고, 리플로우 후의 땜납 범프 높이는 13.5 ㎛, 표준편차 0.8 이었다.
[실시예 5]
사용한 땜납 입자가 Sn-Ag 3.5 ％ 공정 땜납 합금의 구상 분말을 입경 3 ㎛ 내지 8 ㎛ 의 범위로 분급하여 얻은 것이고, 사용한 회로 기판이 실시예 3 에 기재된 것인 점 이외에는, 실시예 1 에 기재된 방법에 준하여 땜납 입자를 회로 기판의 전극 상에 전사하고, 리플로우 가열하였다. 단, 전극 표면이 Au 이기 때문에, 고상 접합용 플럭스의 도포는 생략하였다. 리플로우 후의 땜납 범프는 높이 7 ㎛, 표준편차 0.8 이었다.

Claims (17)

  1. 하기 공정 (a) ∼ (c) 를 포함하는 것을 특징으로 하는, 회로 기판의 제 1 면 상의 납땜해야 할 부분 (이하, 납땜부라고 한다) 에 땜납 범프를 형성하는 방법:
    (a) 지지 기재의 적어도 한 면에 부착된, 적어도 인접하는 2 이상의 납땜부를 덮는 크기의 땜납층을 갖는 땜납 전사 시트를, 상기 회로 기판의 제 1 면에 상기 전사 시트의 땜납층을 대향시켜 배치하는 공정, 여기서 상기 땜납층은, 땜납 연속 피막으로 이루어지는 층 및 1 층으로 분포된 땜납 입자가 점착제층을 개재하여 상기 지지 기재에 부착되어 있는 층에서 선택되고,
    (b) 공정 (a) 에서 얻어진 상기 전사 시트가 배치된 상기 회로 기판을, 상기 전사 시트의 땜납층을 구성하는 땜납 합금의 고상선 온도보다 저온으로 가압하에서 가열하여, 회로 기판의 납땜부와 전사 시트의 땜납층 사이에서 선택적으로 고상 확산 접합을 일으키는 공정,
    (c) 공정 (b) 후에, 상기 전사 시트와 상기 회로 기판을 박리하여, 납땜부에 상기 땜납층이 부착된 회로 기판을 얻는 공정.
  2. 제 1 항에 있어서,
    상기 땜납층이 상기 회로 기판의 모든 납땜부를 덮는 크기인 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 땜납이 납프리 땜납인 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    공정 (a) 에 있어서, 상기 땜납층과 상기 회로 기판의 납땜부의 계면에 플럭스를 개재시키는 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 공정 (b) 에서의 가열 온도가 상기 땜납 합금의 고상선 온도보다 적어도 5 ℃ 낮은 온도인 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 공정 (c) 후에, 하기 공정 (d) 를 추가로 포함하는 방법:
    (d) 공정 (c) 에서 얻어진 회로 기판을 상기 땜납 합금의 액상선 온도 이상의 온도로 가열하여 상기 땜납층을 용융시킨 후, 고화시키는 공정.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 땜납층이 1 층으로 분포된 땜납 입자의 층으로, 이 땜납층이, 지지 기재 상에 점착제층을 형성하고, 이 점착제층 상에 땜납 입자를 살포하여 땜납 입자층을 점착제층에 부착시키고, 상기 점착제층에 부착되어 있지 않은 땜납 입자를 제거함으로써 형성된 것인 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 땜납층이 1 ∼ 20 ㎛ 두께의 땜납 연속 피막인 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 회로 기판의 납땜부가 Au 및 Cu 에서 선택된 금속의 표면을 갖는 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 회로 기판의 납땜부 이외의 부분이, 솔더 레지스트에 의해 피복되어 있는 표면 및 수지가 노출되어 있는 표면에서 선택된 표면을 갖는 방법.
  11. 납땜부를 갖는 회로 기판으로서, 적어도 일부의 납땜부가 각각, 그 납땜부에 고상 확산 접합된 복수의 땜납 입자를 구비한 것을 특징으로 하는 회로 기판.
  12. 회로 기판의 납땜부에 고상 확산 접합에 의해서 납땜을 실시하기 위한 땜납 전사 시트로서, 지지 기재의 적어도 한 면에 부착된, 상기 납땜부의 표면을 구성하는 금속과 고상 확산 접합이 가능한 땜납 합금으로 이루어지는, 적어도 인접하는 2 이상의 납땜부를 덮는 크기의 땜납 연속 피막을 갖는 것을 특징으로 하는 땜납 전사 시트.
  13. 제 12 항에 있어서,
    상기 땜납 연속 피막이, 상기 회로 기판의 모든 납땜부를 덮는 크기인 땜납 전사 시트.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 납땜부의 표면을 구성하는 금속이 Au 및 Cu 에서 선택되고, 상기 땜납 합금이 주석계 납프리 땜납 합금인 땜납 전사 시트.
  15. 제 12 항 또는 제 13 항에 있어서,
    상기 땜납 연속 피막이, 점착제층을 개재하여 상기 지지 기재에 부착되어 있는 땜납 합금의 박으로 구성되는 땜납 전사 시트.
  16. 제 12 항 또는 제 13 항에 있어서,
    상기 땜납 연속 피막이 Al 등의 금속 박막을 개재하여 상기 지지 기재에 부착되어 있는 도금층으로 구성되는 땜납 전사 시트.
  17. 제 12 항 또는 제 13 항에 있어서,
    상기 땜납 피막의 두께가 1 ∼ 20 ㎛ 인 땜납 전사 시트.
KR1020117021274A 2009-02-13 2010-02-15 전사 시트를 사용한 회로 기판에 대한 땜납 범프 형성 KR101206311B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009031484 2009-02-13
JPJP-P-2009-031484 2009-02-13
JP2009204603 2009-09-04
JPJP-P-2009-204603 2009-09-04
PCT/JP2010/052137 WO2010093031A1 (ja) 2009-02-13 2010-02-15 転写シートを用いた回路基板へのはんだバンプ形成

Publications (2)

Publication Number Publication Date
KR20110115173A true KR20110115173A (ko) 2011-10-20
KR101206311B1 KR101206311B1 (ko) 2012-11-29

Family

ID=42561872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117021274A KR101206311B1 (ko) 2009-02-13 2010-02-15 전사 시트를 사용한 회로 기판에 대한 땜납 범프 형성

Country Status (7)

Country Link
US (1) US8701973B2 (ko)
EP (1) EP2398305B1 (ko)
JP (1) JP4962626B2 (ko)
KR (1) KR101206311B1 (ko)
CN (1) CN102396297A (ko)
TW (1) TWI462676B (ko)
WO (1) WO2010093031A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006067827A1 (ja) * 2004-12-20 2006-06-29 Senju Metal Industry Co., Ltd はんだプリコート方法および電子機器用ワーク
JP5807221B2 (ja) * 2010-06-28 2015-11-10 アユミ工業株式会社 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
JP5536899B2 (ja) * 2010-11-08 2014-07-02 パナソニック株式会社 はんだプリコート方法
JP5846407B2 (ja) * 2011-03-31 2016-01-20 日立化成株式会社 半導体素子搭載用パッケージ基板の製造方法
US8618647B2 (en) * 2011-08-01 2013-12-31 Tessera, Inc. Packaged microelectronic elements having blind vias for heat dissipation
JP2013035046A (ja) * 2011-08-10 2013-02-21 Nec Schott Components Corp 金属膜とリードのはんだ接合構体およびその熱処理方法
CN103907179B (zh) * 2011-10-26 2017-07-07 日立化成株式会社 回流膜、焊料凸块形成方法、焊料接合的形成方法以及半导体装置
JP5275498B1 (ja) * 2012-07-03 2013-08-28 石原薬品株式会社 導電膜形成方法及び焼結進行剤
CN102950350A (zh) * 2012-10-05 2013-03-06 中国电子科技集团公司第十研究所 多温度梯级焊接电子微组件的工艺方法
JP6009350B2 (ja) * 2012-12-28 2016-10-19 花王株式会社 電子部品が接合した回路基板の製造方法
JP6042214B2 (ja) * 2013-01-15 2016-12-14 倉本　武夫 はんだバンプの製造方法とそれに用いる転写シートないし剥離シート
JP2014136223A (ja) * 2013-01-15 2014-07-28 Showa Denko Kk フラックス転写シート、フラックス付着方法およびろう付け方法
JP6044776B2 (ja) * 2013-02-19 2016-12-14 パナソニックＩｐマネジメント株式会社 はんだ転写装置およびはんだ転写方法
US9064805B1 (en) * 2013-03-13 2015-06-23 Itn Energy Systems, Inc. Hot-press method
US10722965B2 (en) * 2013-06-26 2020-07-28 Senju Metal Industry Co., Ltd. Solder ball supplying method, solder ball supplying device, and solder bump forming method
US9142475B2 (en) * 2013-08-13 2015-09-22 Intel Corporation Magnetic contacts
CN103560089B (zh) * 2013-10-22 2017-02-08 中船重工西安东仪科工集团有限公司 表贴元器件引脚去氧化方法
KR101930302B1 (ko) 2013-11-05 2018-12-18 니타 가부시키가이샤 땜납 전사 시트
WO2015105089A1 (ja) 2014-01-07 2015-07-16 株式会社村田製作所 補修方法および補修材
JP6420551B2 (ja) * 2014-02-13 2018-11-07 エイブリック株式会社 リードフレームおよび半導体装置の製造方法
KR20160047423A (ko) 2014-09-26 2016-05-02 인텔 코포레이션 플렉시블 패키징 아키텍처
JP5944979B1 (ja) * 2014-12-26 2016-07-05 千住金属工業株式会社 はんだ転写シート、はんだバンプ及びはんだ転写シートを用いたはんだプリコート方法
CN105470145B (zh) * 2015-12-16 2017-11-24 华进半导体封装先导技术研发中心有限公司 无模板双滚轴晶圆植球工艺
US20170179069A1 (en) * 2015-12-18 2017-06-22 Jonathon R. Carstens Ball grid array solder attachment
CN106358383B (zh) * 2016-10-19 2019-04-09 北京无线电测量研究所 一种微波介质板低温钎焊的阻焊方法
DE112017005352T5 (de) * 2016-10-24 2019-09-12 Jaguar Land Rover Limited Vorrichtung und verfahren betreffend elektrochemische migration
CN108012456A (zh) * 2018-01-19 2018-05-08 南京利景盛电子有限公司 一种金属异型腔体内底面印膏搪锡工艺
US20210051803A1 (en) * 2018-03-05 2021-02-18 Heraeus Deutschland GmbH & Co. KG Method for producing a sandwhich arrangement
JP7316192B2 (ja) * 2019-10-29 2023-07-27 タイコエレクトロニクスジャパン合同会社 ソケット
KR102422569B1 (ko) * 2019-12-27 2022-07-20 주식회사 아모그린텍 브레이징 리본 및 그 제조방법
CN113146014A (zh) * 2021-04-15 2021-07-23 广西天正钢结构有限公司 一种管材与管材焊接结构的扩散焊接方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4737112A (en) 1986-09-05 1988-04-12 American Telephone And Telegraph Company, At&T Bell Laboratories Anisotropically conductive composite medium
US5188280A (en) * 1989-04-28 1993-02-23 Hitachi Ltd. Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
US5556023A (en) 1992-10-30 1996-09-17 Showa Denko K.K. Method of forming solder film
US5591037A (en) * 1994-05-31 1997-01-07 Lucent Technologies Inc. Method for interconnecting an electronic device using a removable solder carrying medium
TW250620B (en) 1994-05-31 1995-07-01 At & T Corp Method for interconnecting an electronic device using a transferable soldercarrying medium
DE19533169C2 (de) * 1995-09-08 2002-02-07 Fraunhofer Ges Forschung Lotdepotträger
US5909634A (en) * 1996-12-20 1999-06-01 Texas Instruments Method and apparatus for forming solder on a substrate
US6000603A (en) * 1997-05-23 1999-12-14 3M Innovative Properties Company Patterned array of metal balls and methods of making
JP3239335B2 (ja) * 1999-08-18 2001-12-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 電気的接続用構造体の形成方法およびはんだ転写用基板
US6390355B1 (en) * 1999-09-03 2002-05-21 Motorola, Inc. Method for forming a metallic contact on an electronic printed circuit board and a product therefrom
JP2001319949A (ja) * 2000-05-09 2001-11-16 Citizen Watch Co Ltd 半導体装置の製造方法
US6808958B2 (en) * 2001-03-07 2004-10-26 Tessera, Inc. Methods of bonding microelectronic elements
US20030047339A1 (en) * 2001-09-12 2003-03-13 Lutz Michael A. Semiconductor device with compliant electrical terminals, apparatus including the semiconductor device, and methods for forming same
DE10208635B4 (de) * 2002-02-28 2010-09-16 Infineon Technologies Ag Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
US20050045697A1 (en) * 2003-08-26 2005-03-03 Lacap Efren M. Wafer-level chip scale package
DE102004050429B3 (de) * 2004-10-15 2006-05-18 Zevac Ag Vorrichtung zum definierten Aufbringen von Lotpulver auf ein Bauteil, deren Verwendung und ein dazugehöriges Verfahren
JPWO2006043377A1 (ja) 2004-10-19 2008-05-22 千住金属工業株式会社 はんだバンプ形成用シートとその製造方法
WO2006067827A1 (ja) 2004-12-20 2006-06-29 Senju Metal Industry Co., Ltd はんだプリコート方法および電子機器用ワーク
WO2008041350A1 (en) * 2006-09-29 2008-04-10 Kabushiki Kaisha Toshiba Joint with first and second members with a joining layer located therebetween containing sn metal and another metallic material; methods for forming the same joint
WO2008105443A1 (ja) * 2007-03-01 2008-09-04 Senju Metal Industry Co., Ltd. はんだ転写用シートおよび転写方法
JP2009010302A (ja) * 2007-06-29 2009-01-15 Senju Metal Ind Co Ltd ソルダペースト層形成方法
US7790597B2 (en) * 2007-07-11 2010-09-07 Texas Instruments Incorporated Solder cap application process on copper bump using solder powder film

Also Published As

Publication number Publication date
US8701973B2 (en) 2014-04-22
TWI462676B (zh) 2014-11-21
WO2010093031A1 (ja) 2010-08-19
EP2398305A4 (en) 2015-02-25
JP4962626B2 (ja) 2012-06-27
EP2398305B1 (en) 2016-12-28
KR101206311B1 (ko) 2012-11-29
CN102396297A (zh) 2012-03-28
JPWO2010093031A1 (ja) 2012-08-16
EP2398305A1 (en) 2011-12-21
TW201101952A (en) 2011-01-01
US20110297433A1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
KR101206311B1 (ko) 전사 시트를 사용한 회로 기판에 대한 땜납 범프 형성
JP4633630B2 (ja) 半田付用のフラックスおよび半田付方法
JP6009350B2 (ja) 電子部品が接合した回路基板の製造方法
KR100776114B1 (ko) 땜납 접합용 페이스트 및 이를 이용한 땜납 접합 방법
EP1946626B1 (en) Method for soldering electronic component and soldering structure of electronic component
JP4631851B2 (ja) はんだプリコート方法および電子機器用ワーク
KR100733556B1 (ko) 범프 형성 방법
TWI592081B (zh) 具有電極侵蝕防止層之組件及製造該組件之方法
EP0884936A1 (en) Method for manufacturing electronic circuit device
CN100579337C (zh) 封装结构体
KR101820277B1 (ko) 땜납 전사 시트, 땜납 범프 및 땜납 전사 시트를 사용한 땜납 프리코팅 방법
JP2009010302A (ja) ソルダペースト層形成方法
JP6267427B2 (ja) はんだ付け方法及び実装基板
JP2009188264A (ja) バンプ形成方法
JP2013229635A (ja) はんだプリコート法
JP2010245560A (ja) はんだ粉末付き支持体

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 8