KR20110110771A - 비아 구조 및 그 방법 - Google Patents

비아 구조 및 그 방법 Download PDF

Info

Publication number
KR20110110771A
KR20110110771A KR1020117014438A KR20117014438A KR20110110771A KR 20110110771 A KR20110110771 A KR 20110110771A KR 1020117014438 A KR1020117014438 A KR 1020117014438A KR 20117014438 A KR20117014438 A KR 20117014438A KR 20110110771 A KR20110110771 A KR 20110110771A
Authority
KR
South Korea
Prior art keywords
layers
layer
wafer
mirror
insulating
Prior art date
Application number
KR1020117014438A
Other languages
English (en)
Other versions
KR101659638B1 (ko
Inventor
토르비외른 에베포르스
에드바르드 켈베스텐
페테르 오그렌
니클라스 스베딘
토마스 에릭손
Original Assignee
사일렉스 마이크로시스템스 에이비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사일렉스 마이크로시스템스 에이비 filed Critical 사일렉스 마이크로시스템스 에이비
Publication of KR20110110771A publication Critical patent/KR20110110771A/ko
Application granted granted Critical
Publication of KR101659638B1 publication Critical patent/KR101659638B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0841—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting element being moved or deformed by electrostatic means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/35—Optical coupling means having switching means
    • G02B6/3564—Mechanical details of the actuation mechanism associated with the moving element or mounting mechanism details
    • G02B6/3584—Mechanical details of the actuation mechanism associated with the moving element or mounting mechanism details constructional details of an associated actuator having a MEMS construction, i.e. constructed using semiconductor technology such as etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/35—Optical coupling means having switching means
    • G02B6/351—Optical coupling means having switching means involving stationary waveguides with moving interposed optical elements
    • G02B6/3512—Optical coupling means having switching means involving stationary waveguides with moving interposed optical elements the optical element being reflective, e.g. mirror
    • G02B6/3518—Optical coupling means having switching means involving stationary waveguides with moving interposed optical elements the optical element being reflective, e.g. mirror the reflective optical element being an intrinsic part of a MEMS device, i.e. fabricated together with the MEMS device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 도전성 층들 사이에 절연 층들을 가진 적어도 3 개의 교호의 전기적 도전성 층들을 포함하는, 층상형 마이크로 전자 및/또는 마이크로 기계 구조에 관한 것이다. 또한, 제 1 외부 층 내의 비아로서, 상기 비아는 층을 통하여 웨이퍼 네이티브 재료로 이루어진 절연된 도전성 접속을 포함하는, 상기 제 1 외부 층 내의 비아, 상기 외부 층들을 통하여, 제 1 외부 층 내의 비아로, 상기 층들을 통한 도전성을 제공하기 위해 연장되는 전기적 도전성 플러그, 및 상기 다른 층들 중 적어도 하나의 선택된 층 내의 도전성 플러그를, 상기 선택된 층 내의 재료로부터 플러그를 절연시키기 위해 둘러싸는 절연 인클로저가 제공되어 있다. 본 발명은, 적어도 하나의 방향으로 이동가능하도록 공동 위에 이동가능 부재가 제공되어 있는 마이크로 전자 및/또는 마이크로 기계 디바이스에 관한 것이다. 이 디바이스는 본 발명에 따른 층상형 구조를 갖는다. 이러한 층상형 MEMS 구조를 제작하는 방법이 또한 제공된다.

Description

비아 구조 및 그 방법{VIA STRUCTURE AND METHOD THEREOF}
여기에 개시된 본 발명은, 전극들에 의하여 전기적으로 및/또는 정전기적으로 액추에이팅될 수 있는 이동가능 엘리먼트들을 포함하는 마이크로 기계 (micro-mechanical) 디바이스들의 제작 프로세스에 관한 것이다. 이러한 디바이스들의 예로는 마이크로 미러들, 및 마이크로 미러들, 마이크로 스위치들, 발진기들, 확성기 멤브레인들 (loud-speaker membranes) 의 대형 어레이들을 들 수 있다. 특히, 본 발명은 미러들의 보다 밀접한 스페이싱 (spacing) 을 가능하게 하고, 가동중인 미러들의 액추에이션의 외란 (disturbance) 을 제거하는 구조를 제공하는 프로세스의 양태에 관한 것이다. 다른 애플리케이션들은 에너지 생성 시스템, 예를 들어, 운동 에너지를 전기 에너지로 변환하기 위해 피에조 재료를 이용한 소위 에너지 하베스팅 (harvesting) 이다.
종래 기술의 디바이스 및 프로세스는, 전기 리드들의 액추에이팅 구조들 (전극들) 로 및 그 액추에이팅 구조들 (전극들) 로부터의 측방향 (lateral) 라우팅 (표면 라우팅) 을 포함한다. 이러한 표면 라우팅된 전기 리드들을 충분히 밀접하게 스페이싱하기가 어렵다. 여러 위치에서의 미러 어레이들과 같은 편향가능 엘리먼트들의 액추에이션은, 인접한 미러들 아래에 전기 리드들이 라우팅되는 것을 종종 요구하며 (이는 필연적으로 외란을 야기할 수도 있다), 액추에이팅하길 원하지 않는 어레이들 내의 미러들을 방해한다.
또한, 미러들과 같은 편향가능 엘리먼트들 및 미러들의 어레이들이 제공되는 웨이퍼의 동일 측면에서 와이어 본딩이 종종 요구되며 (이는 또한 스페이스를 요구한다), 치수의 추가 저감을 막고/막거나 어레이들 내의 미러들의 보다 밀접한 스페이싱을 막는다.
US 2004/0009624 A1 (Gormley 외) 은, 웨이퍼 관통 접속들 (비아들) 에 의해 기판을 통하여 커플링된 전극들에 의해 액추에이팅되는 미러 어레이들을 갖는 마이크로 기계 디바이스를 개시한다. 그러나, 넌-웨이퍼 네이티브 재료 (non-wafer native material) 의 라우팅들은 기판의 표면 상에서, 미러가 제공되는 곳의 반대 측면에 만들어진다.
SE-526366 (사이렉스 마이크로시스템) 에는, 미러들을 액추에이팅하기 위한 웨이퍼 관통 비아의 이용이 개시되어 있다.
본 발명에 따르면, 액추에이션을 위해 원하는 위치에의 전극의 제공을 가능하게 하기 위하여 웨이퍼를 통하여 비아가 제공된다. 따라서, 어레이 내의 다른 미러들에 외란을 야기하지 않고 미러들 아래에 액추에이션 전극들의 포지셔닝을 가능하게 한다. 그 후 퇴적된 재료들을 가진 리드들의 라우팅이 웨이퍼의 이면 상에 가능하게 된다. 리드들의 라우팅은, 층들 내에 절연 지역들을 제공함으로써, 웨이퍼 구조 내의 웨이퍼 네이티브 재료 내에 제공된다.
따라서, 도전성 층들 사이에 절연 층들을 가진 적어도 3 개의 교호의 전기적 도전성 층들을 포함하는 층상형 마이크로 전자 및/또는 마이크로 기계 구조가 제공되어 있으며, 이 구조는 제 1 외부 층 내의 비아로서, 상기 비아는 그 제 1 외부 층을 통하여 웨이퍼 네이티브 재료로 이루어진 절연된 도전성 접속을 포함하는, 상기 제 1 외부 층 내의 비아; 다른 층들을 통하여, 제 1 외부 층 내의 비아 내로, 그 층들을 통한 도전성을 제공하기 위하여 연장되는 전기적 도전성 플러그; 및 다른 층들 중 적어도 하나의 선택된 층 내의 도전성 플러그를, 상기 플러그를 상기 선택된 층 내의 재료로부터 절연시키기 위해 둘러싸는 절연 인클로저를 더 포함한다.
또한, 본 발명에 따르면, 이들 액추에이션 및 라우팅 원리들은, 명목상 안정 (rest) 위치로부터, 전체 엘리먼트 또는 그 일부가 공간적으로 배치되는 위치로 편향되도록 할 수 있는 이동가능 엘리먼트들을 갖는 마이크로 기계 디바이스들을 제작하는데 이용된다. 이러한 엘리먼트들은, 그들을 편향시키기 위해 "힌지 구조" 에 의하여 일단에서 기판에 부착된 미러들, 또는 편향보다는 변환가능하도록, 몇몇, 바람직하게는 4 개의 지점에서 기판에 부착된 미러들로서 구현될 수 있다. 이것은 전체 미러 평면을 병렬 이동으로 이동시키는 것을 수반한다. 다른 엘리먼트들은 기판 주변을 따라 단단하게 부착되고, 진동하도록 할 수 있는 확성기 멤브레인이다. 또한, 클록킹하기 위한 발진기들, 예를 들어, 크리스탈들은 본 발명의 실시형태들의 예들이다.
또한, 마이크로 전자 및/또는 마이크로 기계 디바이스가 제공되어 있으며, 공동 (cavity) 이 내부에 형성되어 있는 기판, 및 적어도 하나의 방향으로 이동가능하도록 공동 위에 제공된 적어도 하나의 이동가능 부재를 포함하고, 이 디바이스는, 상기 부재(들)의 이동을 야기하기 위해 각각의 이동가능 부재에 대해 적어도 하나의 정전 액추에이션 전극을 더 포함하며, 전극들은 기판을 통하여 연장되는 비아 구조들에 커플링되며, 전극들과 비아 구조들 간의 커플링은 본 발명에 따른 층상형 마이크로 전자 및/또는 마이크로 기계 구조에 의하여 제공된다.
또한, 피에조 재료가 이동가능 엘리먼트 상에 도포되면, 외부 기계적 모션으로부터 에너지를 취출하는 것이 가능하다. 이로써, 서로 절연되고 웨이퍼 관통 접속들에 접속된 2 개의 측방향으로 라우팅된 전극 층들이 피에조 재료로 이루어진 엘리먼트의 각 측면에 제공된다.
바람직하게는, 절연 인클로저는, 그 인클로저가 층 내에서 측방향으로 연장되어, 층 내에 측방향으로 신호를 라우팅하는 라우팅 구조를 형성하도록 하는 지오메트리 (geometry) 를 갖는다.
바람직하게는, 플러그는 다른 층들 중 적어도 하나의 층 내의 주변 재료로부터 비절연된다.
일 실시형태에서는, 3 개의 도전성 층들이 있고, 상기 층들 중 하나의 층에 절연 인클로저가 제공된다.
다른 실시형태에서는, 4 개의 도전성 층들이 있고, 상기 층들 중 2 개의 층에 절연 인클로저가 제공된다.
이제, 본 발명은 비제한적인 예들을 나타내는 도면들을 참조하여 더 상세하게 설명된다.
도 1a 는 종래 기술에 따른 편향가능 미러를 갖는 디바이스를 개략적으로 도시한 도면이다.
도 1b 는 종래 기술의 미러 디바이스의 다른 예를 도시한 도면이다.
도 1c 는 종래 기술의 디바이스의 또 다른 예를 도시한 도면이다.
도 2a 내지 도 2d 는 제작 동안 벤팅하기 위한 시퀀스를 도시한 도면이다.
도 3a 내지 도 3e 는 층들 내의 라우팅의 실시형태들을 도시한 도면이다.
도 4a 는 콤 전극 액추에이션을 가진 짐벌 힌지의 일 실시형태를 도시한 도면이다.
도 4b 는 결합된 콤 전극 및 평행판 전극 액추에이션을 가진 짐벌 힌지의 일 실시형태를 도시한 도면이다.
도 5 는 숨겨진 힌지의 액추에이션 이용을 가진 일 실시형태를 도시한 도면이다.
도 6 은 숨겨진 힌지의 액추에이션 이용을 가진 다른 실시형태를 도시한 도면이다.
도 7 은 짐벌 힌지 구조 및 액추에이션 수단을 도시한 도면이다.
도 8 은 광학 스위칭에 대한 일 실시형태를 도시한 도면이다.
도 9 는 피에조 재로부터 제조된 이동가능 엘리먼트를 가진 일 실시형태를 도시한 도면이다.
여기서, "비아" 라는 용어는 웨이퍼를 통해 연장되고 전기 신호들 ("웨이퍼 관통 접속들" 이라고도 지칭될 수 있다) 을 송신하는 것이 가능한 임의의 구조에 대해 사용된다. 이들 "비아들" 은 웨이퍼 네이티브 (native) 재료로, 즉, 비아들이 일부를 형성하는 웨이퍼 그 자체로부터 제조된다. 대부분의 경우에서는 원형 단면들이 바람직하지만, 비아들은 상이한 단면들, 즉, 원형, 직사각형, 정사각형 또는 불규칙한 형상을 가질 수 있다.
"비아 구조" 라는 용어는 웨이퍼 내로 및/또는 웨이퍼를 통하여 연장되는 재료의 단일 단편 (piece), 및 보다 복잡한 웨이퍼 관통 접속 또는 적어도 부분적으로 웨이퍼를 통하여 및/또는 웨이퍼 구조 내의 여러 층들 중 단지 하나 또는 소수의 층을 통하여 연장되는 접속을 형성하는 상세들의 조합 양자를 의미하는 것으로 이해된다.
"웨이퍼 구조" 는 함께 본딩된 여러 웨이퍼들, 또는 핸들 층 (handle layer), 매립 산화물 층 및 디바이스 층을 갖는 SOI 웨이퍼, 및 예를 들어, 산화물 층에 의해 다른 층과 분리된 적어도 하나의 층을 형성하는 다양한 타입의 웨이퍼들의 임의의 조합을 의미하는 것으로 이해된다.
이 출원의 목적을 위해, "에너자이징된 전극" 은 전극 근방에 위치된 이동가능 엘리먼트의 액추에이션을 위해 전압이 접지 (GND) 와 대비되어 인가된 전극을 의미하는 것으로 이해되어야 한다. 이러한 에너자이징된 상태에서, 전극은 대전되지만, 실제로는 액추에이팅될 엘리먼트와 전극 사이에 아무런 전류도 흐르지 않으며, 그 전류는 단지 생성된 전계 내에서 이동될 것이다.
비아들에 의한 라우팅
이제, 본 발명의 다수의 실시형태들이 도면들을 참조하여 설명될 것이다.
그러나, 먼저 일부 종래 기술의 구조들이 설명될 것이다.
따라서, 도 1a 에는, 종래 기술의 디바이스, 즉, 라우팅 부재들을 갖는 미러 어레이의 하나의 미러 구조가 (축척으로 그려지지 않고) 개략적으로 도시되어 있다.
미러들 (1 및 2) 은, 각각, 기판 웨이퍼 (SW) 에서의 MEMS 기술들에 의해 제조된 힌지 구조들 (4 및 5) 을 통하여 지지 포스트 (3) 에 부착된다. 각각의 미러 아래에는, 전극들 (6, 7) 이 에너자이징될 때, 즉, 고전압을 인가함으로써 전극들을 대전시킬 때, 미러들 (1, 2) 을 편향시키는 액추에이션 전극들 (6, 7) 이 제공되어 있다. 힌지들 (4, 5) 은 비틀림 바이며, 즉, 도시된 디바이스에서, 미러들은 힌지들을 따라 지면에서 연장되는 축 둘레로 틸팅할 것이다. 따라서, 포스트 (3) 의 각 측면에는 2 개의 전극들이 제공되어 있고, 즉, 각각의 쌍의 하나의 전극은 도시된 전극에 의해 숨겨지게 된다.
이러한 종래 기술의 디바이스에서, 전극들은 기판면 상에 제공된 전기 리드들 (8, 9) 만큼 어레이로부터 "떨어져" 라우팅된다. 이해될 수 있는 바와 같이, 미러 (1) 의 액추에이션을 위한 전극 (6) 으로부터의 리드 (8) 는 미러 (2) 아래를 통과해야 하며, 에너자이징될 때, 기능적 인공산물들을 야기하는 정도까지 미러 (2) 에도 영향을 미친다.
도 1b 에 도시된 다른 종래 기술의 디바이스는 전극들 (6, 7) 을 웨이퍼 (SW) 이면의 라우팅 리드들 (12, 13) 에 접속시키는, 전극들을 에너자이징하기 위해 웨이퍼 (SW) 를 관통한 비아들 (10, 11) 을 채용한다. 비아들 (10, 11) 은 웨이퍼 네이티브 재료가 아닌 것으로 제조되며, 즉, 홀이 기판 내에 형성된 후에 금속 또는 일부 다른 도전성 재료, 이를 테면 알루미늄 또는 고도로 도핑된 반도체로 충진된다. 라우팅 리드들 (12, 13) 은 물론 서로 인접하게 제공되며, 원한다면, 와이어 본딩이 제공될 수 있는 웨이퍼의 주변부에 적절히 병렬로 제공된다. 대안으로는, 도전성 층들 사이에 절연 층을 가진 금속의 이중 층이 이면에 제공되어 있을 수 있다. 이렇게 하여, 교차하는 도체들을 제공하여 라우팅 구조들의 플렉서빌리티 (flexibility) 를 증가시킬 수 있다. 도금 (또는 당업자에게 공지된 임의의 다른 적절한 방법) 에 의해, 콘택 범프들이 제공될 수 있다. 미러 컴포넌트의 플립칩 탑재를 가능하게 하는, 소위 UBM (Under Bump Metallization) 가 바람직하다. 이로써, 제어 회로들, 예를 들어, ASIC들은 미러 컴포넌트의 이면에 바로 탑재될 수 있다. 대형 미러 어레이들, 예를 들어, > 12 × 12 의 경우, 이러한 솔루션은 종래 기술에 따른 종래의 와이어 본딩보다 훨씬 더 비용 효율적이다. 플립칩 탑재는 비아 기술 없이는 가능하지 않다.
도 1c 에는, 도 1a 및 도 1b 의 디바이스들과 유사한 힌지들 (4, 5) 에 의해 미러 (1) 와 같은 이동가능 엘리먼트가 3' 및 3" 에서 기판에 부착되는 또 다른 종래 기술의 디바이스가 도시되어 있다. 기판 웨이퍼 (SW) 를 통해 연장되는 웨이퍼 네이티브 재료의 비아들 (10', 11') 에 의해 액추에이션이 달성된다. 비아들 (10', 11') 의 노출면들 (E1, E2) 이 전극들을 형성한다.
미러는 이동가능 엘리먼트, 즉, 명목상 안정 위치 (nominal rest position) 로부터 적어도 부분적으로 변위 또는 편향되도록 할 수 있는 엘리먼트의 대표적인 일 예이다. 다른 예들 (이들은 후술됨) 로는 발진기들, 진동 멤브레인들, 광학 스위치들 등을 들 수 있다.
교호의 절연 및 도전성 층들을 포함하는 구조의 원하는 층들로의 전기적 접속
본 발명은 층상형 구조 내의 원하는 위치들에서 접지 전위를 포함하는 전기 전위를 액추에이션 전극들에 제공하는 것이 바람직한 MEMS 디바이스들에 관한 것이다.
도 3a 를 참조하면, 예를 들어, 실리콘 또는 다른 반도체 또는 도전 재료의 3 개의 (각각 제 1, 제 2 및 제 3) 층들 (30, 31 및 32) 을 포함하고, 이들 층들 사이에 제 1 절연 층 (33) 및 제 2 절연 층 (34) 이 개재된 층상형 구조가 개략적으로 도시되어 있다. 이 층상형 구조는 함께 본딩된 2 개의 SOI 웨이퍼들로 적절히 형성되며, 여기서 제 1 도전성 층 (30) 은 핸들 층을 구성하고, 제 2 도전성 층 (31) 은 제 1 SOI 웨이퍼의 디바이스 층을 구성한다.
제 3 도전성 층은 제 2 SOI 웨이퍼의 디바이스 층을 구성한다. 따라서, 이해될 수 있는 바와 같이, 2 개의 SOI 웨이퍼들을 본딩하고 제 2 SOI 웨이퍼의 핸들 층을 제거함으로써 도 3a 에 도시된 구조가 달성되었다.
대안으로는, 제 2 SOI 웨이퍼를 사용하는 것 대신에, 제 2 통상의 웨이퍼를 본딩하여 제 3 층을 제공하는 것이 동일하게 가능하다. 이 경우, 본딩된 웨이퍼는 원하는 두께의 층 (32) 으로 연마 또는 폴리싱된다. 이 프로세스는 때때로 D-SOI 프로세스로 지칭된다.
또한, 제 1 도전 층 (30) 을 통해 연장되는 웨이퍼 네이티브 비아 구조 (35, 36) 가 제공되어 있다. 이 비아 구조는 주변 제 1 도전 층 (30) 으로부터 전기적 절연을 제공하기 위하여 절연 인클로저 (36) 에 의해 둘러싸인 고도로 도핑된 Si 의 웨이퍼 네이티브 비아 (35) 를 포함할 수 있다. 웨이퍼 네이티브 비아는 적절하게 도핑된 네이티브 웨이퍼 재료일 수 있다. 비아들을 형성하는 방법들은 그 자체가 본 발명의 일부가 아니며 여기에 설명되지 않을 것이다. 예를 들어, 상술한 SE-526366 을 참조한다.
이러한 종류의 층상형 구조들이 통상적으로 사용되는 MEMS 애플리케이션들의 경우, 선택된 층들, 및 때때로는 이러한 층들 내의 선택된 지점들 또는 영역들 (즉, 액추에이션 전극들) 에 전기 전위를 인가하는 것이 종종 바람직하다.
본 발명에 따르면, 이러한 가까이에 있는 필요물들로의 전기 전위의 인가를 테일러링 (tayloring) 하는 다기능 방법이 제공되어 있다.
따라서, 본 발명은 층상형 웨이퍼 네이티브 구조의 원하는 층들로의 전기적 접속을 형성하고, 그와 동시에 인접한 층들로의 전기적 커플링을 방지하는 방법을 제공한다. 웨이퍼 네이티브 재료의 사용은 이하에 더욱 설명되는 바와 같이, 여러 이점들을 갖는다.
이제 도 3b 를 참조하면, 도 3a 에 도시된 층상형 웨이퍼 네이티브 구조가 사용되고, 제 1 단계에서, 홀 (37) 이 제 3 및 제 2 도전성 층들 (32 및 31) 을 통하여 에칭되고, 따라서 또한 절연 층 (34) 은 물론 절연 층 (33) 을 통하여, 그리고 비아 (35) 내로 단거리 에칭된다. 홀 (37) 은 도핑된 폴리실리콘, 금속 또는 실리사이드로 충진되어 도전성을 제공한다. 폴리실리콘이 바람직하지만 본 발명은 재료 선택을 폴리실리콘으로 한정하지 않는다. 임의의 금속, 실리사이드 또는 임의의 도전성 재료가 사용될 수 있다. 폴리실리콘은 실리콘과 매우 유사한 열 팽창 속성들을 갖기 때문에 바람직하다. 팽창 속성들의 차이가 너무 크면 미러를 "휘게" 할 수도 있는 기계적 장력을 초래할 수 있다. 프로세스의 후속 단계들에 대한 열 처리량 (thermal budget) 은 또한 대부분의 금속들에 의해 영향을 받는다. 도 3b 에 도시된 바와 같이, 전위가 비아 (35) 에 인가되는 경우, 이 전위는 제 2 층 (31) 및 제 3 층 (32) 양자로 전달된다.
그러나, 도 3c 에 예시된 본 발명의 제 1 실시형태에서는, 비아 (35) 를 통하여 제 3 도전성 층 (32) 으로만 전기 전위가 제공된다. 이것을 달성하기 위하여, 제 1 SOI 웨이퍼는 제 2 SOI 웨이퍼에 본딩되기 전에 프로세싱되어야 한다. 즉, 폴리실리콘 플러그가 층상형 구조의 제 2 층 (31) 을 통하여 연장되는 웨이퍼의 일부를 둘러싸는 절연 인클로저 (38) 가 제공되어야 한다.
이것은, 트렌치 (38) 를 제 1 SOI 웨이퍼의 디바이스 층 내에서 매립 산화물 층에 이르기까지 폐루프로 에칭하고, 옵션으로 트렌치를 산화물로 부분적으로 또는 완전히 충진함으로써 달성된다. 한편, 트렌치들이 전기적 파괴가 발생하지 않을 수 있도록, 즉, 전류가 트렌치를 통과하는 것이 가능하지 않도록 충분히 넓으면, 있는 그대로, 즉, 공기에 의해 충전된 대로 트렌치들을 그대로 둘 수 있다. 2 개의 SOI 웨이퍼들이 함께 본딩되고 제 2 SOI 웨이퍼의 핸들 층이 제거되었으면, 도 3b 를 참조하여 설명된 절차가 수행되며, 즉, 층상형 구조를 통하여 폴리실리콘 플러그 (37) 가 제공되고, 도 3c 에 도시된 결과가 획득될 것이다. 전기적 전위가 이 구조의 비아에 인가되면, 제 2 층에 영향을 주지 않고 제 3 층 (32) 에 전위가 전달된다.
추가 실시형태에서, 전위를 제 2 층 (31) 에 선택적으로 제공하는 것이 바람직하다면, 다시 에칭에 의해 트렌치 (38) 가 형성되지만, 이 경우에는 SOI 웨이퍼들이 함께 본딩되고 핸들 층이 제 2 SOI 웨이퍼로부터 제거된 후에 형성될 것이다. 따라서, 트렌치 (38) 가 제 3 층 (32) 에 형성되고, 다시, 도 3c 의 실시형태에서와 마찬가지로, 절연 재료에 의해 적어도 부분적으로 충진된다. 또한, 이 경우에는, 트렌치를 충진되지 않은 채 남겨두는 것이 가능할 수도 있다. 그 후에, 도 3b 를 참조하여 설명된 바와 같이, 홀 (37) 이 층상형 구조를 통하여 에칭되고, 그 결과의 구조가 도 3d 에 도시된다. 여기서, 인가된 전위가 제 2 층 (31) 으로만 전달되고 제 3 층에는 영향을 주지 않는다.
도시된 실시형태들에서는, 인가된 전위가 전체 층들로 전달되는 것으로 도시되어 있다. 그러나, 그 원리는 신호들 또는 전기 전위를 층들 내에서 국부적으로 라우팅하는데 또한 이용될 수 있다. 예를 들어, 층 내의 하나의 특정 위치에서 액추에이팅하기 위해 인가된 전위가 이용되는 경우, 웨이퍼 상의 임의의 원하는 지점에 비아가 위치될 수 있고 신호들이 또 다른 지점으로 라우팅될 수 있도록, 해당 층 내에 라우팅 "채널들" 을 형성하는 절연 트렌치들이 제공될 수 있다. 이것은 도 3e 에 예시되어 있고, 이러한 하나의 라우팅 "채널" 은 39 로 개략적으로 도시되고, 절연 인클로저는 38 로 표시된다.
물론, 그 방법의 원리는, 구조에 있어서 단지 2 개의 층들만이 존재하는 경우 뿐만 아니라 4 개 또는 훨씬 더 많은 층들이 존재하는 경우에도 동일하게 적용가능하다.
편향가능 구조들의 액추에이션
프로젝터들, 광섬유 스위치들, 광학 증폭기들, 확성기 멤브레인들 등에서의 마이크로 미러들과 같은 편향가능 구조들을 포함하는 디바이스들에서, 원하는 피쳐들 중 하나는 구조들의 편향 및/또는 평면 병렬 이동을 제어하는 것이 가능한 것이다. 그 원리들은 광섬유 스위치들, 광학 증폭기들 및 확성기 엘리먼트들 등과 같은 임의의 편향가능 구조에 적응가능하지만 미러들을 이하 참조한다.
원하는 제어된 편향을 제공하는데 이용가능한 다수의 상이한 방법들이 존재한다. 우선, 미러들이 접속되는 일부 종류의 "힌지" 또는 스프링 구조가 있어야 한다. 이러한 하나의 구조가 도 1 과 관련하여 상기 예시되어 있어서, 미러는 예를 들어, 비틀림 편향을 제공하도록 실질적으로 더 작은 단면의 치수를 갖는 레그 또는 아암을 통해 지지 구조에 부착된다. 벤딩 (bending) 또는 탄성적 엘리먼트들 (스프링들) 과 같은 다른 타입의 힌지들이 사용될 수 있다.
이동들을 2 차원 (2 개의 수직축 둘레의) 이동으로 확장시키기 위하여, 사용될 수 있는 또 다른 타입의 힌지 구조는 소위 짐벌 구조이다 (도 4a 참조). 짐벌은 단일 축에 대해 오브젝트의 회전을 허용하는 피봇식 (pivoted) 지지체이다. 가장 깊은 짐벌 상에 탑재된 오브젝트를 그것의 지지체의 모션에 상관없이 수직을 유지하도록 허용하기 위해, 하나가 다른 하나 상에 직각의 피봇축으로 탑재된 2 개의 짐벌들의 세트가 사용될 수도 있다. 본 문맥에서, 적절한 정전 액추에이션에 의해 근본적으로 모든 X-Y 방향들로 미러를 편향 (즉, 2D 액추에이션) 시키는 것을 가능하게 하도록 짐벌 타입의 구조가 이용된다.
정전 액추에이션은 수개의 방법들로 달성될 수 있다.
먼저 언급할 것은 도 1b 와 유사한 "평행판 커패시터 액추에이션" 으로 지칭될 수 있는 것을 이용하는 것에 의한 것이다. 따라서, 예를 들어, 비틀림 아암으로 힌지된 미러의 경우, 전위가 전극에 인가될 때, 미러와 전극 사이에 전계가 나타나서 전극을 향해 인력을 발생시킴으로써 미러가 전극을 향해 그것의 안정 위치로부터 편향되도록 하는 지점들에서 하나 이상의 전극들이 미러 아래에 제공되어 있다. 미러들은 그 자체가 전극의 역할을 할 수 있으며, 또는 짐벌들 상에 전극 엘리먼트들이 제공될 수 있다.
기판의 이면으로부터 그 기판을 통해 연장되는 비아 구조들을 제공함으로써 액추에이션 전위가 전극들에 인가된다. 이로써, 전극들과 동일한 평면에 라우팅 구조들을 제공할 필요가 없고, 이는 공간 점유의 단점을 가지며, 또한 제조 관점에서 상당히 복잡해질 수도 있다.
평행판 커패시터 액추에이션의 사용에 의한 단점은 고전압 (수백 볼트) 을 요구한다는 것이며, 미러들 (또는 다른 엘리먼트들) 이 크다면, 전기적 돌파구에 대한 위험이 존재하여, 큰 편향을 요구하며, 즉, 큰 액추에이션 갭을 요구한다.
대안으로, 액추에이션은 "콤 (comb) 전극 구조들" 에 의해 제공될 수 있고, 이는 평행판 커패시터 액추에이션의 결점들을 극복한다. 이러한 콤 전극들의 상이한 설계들의 예는 편향가능 마이크로 미러로 적용한 바와 같이, 도 4a 및 도 4b 에 도시된다.
도 4a 에는, 평행판 커패시터 액추에이션을 포함하는 짐벌 힌지 구조가 개략적으로 예시되어 있다,
따라서, 도 4a 에서와 같이, 미러 (50) 는 프레임 (54) 에서의 비틀림 부재들 (52) 에 의해 운반되고, 그 프레임 (54) 은 차례로, 주변 지지 구조 (58) 에 부착된 비틀림 부재들 (56) 에 의해 운반된다.
그러나, 도 4a 의 콤 전극들 (60c, 60d) 대신에, 미러 (50) 아래에는, 2 쌍의 전극들 (59a 및 59b) 이 음영선으로 각각 도시되어 있다. 이들 전극들은, 미러가 매달려 있는 공동의 저부에서 기판 (58) 의 표면 내에 또는 표면 상에, 웨이퍼를 통해 연장되고 단부면을 노출시키는 비아들에 의해 제공되어, 그 단부면이 전극을 구성한다. 대안으로, 전극들은 비아들의 단부면 상에 인가되는 전극 패드들로서 제공될 수 있다.
전극들 (59a) 이 에너자이징되면, 그 전극들은 도면의 평면에 대해 (도면에 도시된 좌측 부분에서) 내측 방향으로 미러의 편향을, 즉, Y 축에 대한 틸팅을 야기한다. 대응하여, 전극들 (59b) 의 에너자이징은 우측 부분에서 내측으로 평향을 야기, 즉, 다시 Y 축에 대해, 그러나 반대 방향으로 틸팅을 야기한다. 반대 부분이 외측으로 편향되는 것은 명백하다.
각각의 쌍, 즉, 59a 및 59b 로부터 하나의 전극을 각각 에너자이징함으로써 다른 수직 방향으로의 편향이 제공된다. 따라서, 이러한 조합의 액추에이션 전극들이 에너자이징되면, 짐벌 프레임 (54) 은 그것의 비틀림 힌지들 (56) 둘레로 편향되어, 미러를 그에 따라 편향시킨다.
면상 (in-plane) 콤 구동 액추에이터들에 의해, 큰 이동들/편향들에 대한 가능성을 여전히 제공하면서, 작은 갭들을 통한 큰 동작 영역들이 획득될 수 있다. 큰 영역들 및 작은 갭들은 또한 작은 동작 전압을 의미한다.
따라서, 도 4b 에는, 이중 콤 전극 액추에이션을 포함하는 짐벌 힌지 구조가 개략적으로 예시되어 있다.
따라서, 미러 (50) 는 짐벌 프레임 (54) 내의 비틀림 부재들 (52) 에 의해 운반되고, 그 짐벌 프레임 (54) 은 차례로, 주변 지지 구조 (58) 에 부착된 비틀림 부재들 (56) 에 의해 운반된다. 대안으로서, 미러를 운반하기 위해 스프링 부재가 사용될 수 있다.
또한, 도 4b 에서 알 수 있는 바와 같이, X 축에 대해 미러를 틸팅하기 위해 프레임 (54) 및 지지체 (58) 에는 콤 구조들 (60a, 60b) 이, 그리고 Y 축에 대해 틸팅하기 위해 미러 (50) 및 프레임 (54) 에는 콤 구조들 (60c, 6Od) 이 짝을 이뤄 제공되어 있다. 이렇게 하여, 미러는 이차원으로 자유롭게 이동하도록 액추에이팅될 수 있고, 이는 단지 매달려 있는 공동에서 이용가능한 스페이스에 의해 제한된다. 전술한 예에서와 같이, 지지체 상의 콤 전극들 (액추에이션 전극들) 은 구조 아래에, 이면으로부터 지지체를 통하여 연장되는 비아 구조에 접속된다. 짐벌 (gimbal) 프레임 (54) 상의 콤들은 사이에 절연 층을 가진 구조 내의 층들 중 2 개의 층으로 이루어지는 반면, 미러 상의 콤들은 하나의 층, 다시 말해 미러, 즉 두 층 중의 하부층과 동일하게 하나의 층으로 이루어져 있다. 짐벌 콤들은 상부 부분에서 액추에이션 전압 Vauct 으로 에너자이징되고, 하부에서 접지 전위 (GND) 에 접속되며, 미러 콤들은 접지되어 있다. 본 발명에 따라, 뒤틀림 바들 (52, 56) 내 및 프레임 (54) 에서 라우팅함으로써, 콤들은 웨이퍼의 적절한 층의 비아 구조들에 접속된다. 이것은, 도시된 실시형태에서, 콤 구조 (70) 의 하부 부분 (72) 이 도 7 의 최상부로부터 제 2 층 (76) 및 "플러그" (78) 를 통하여 비아 (74) 에 커플링되는 것을 도 7 에서 알 수 있다. 따라서, 도시한 바와 같이, 이들 콤들은 구조에서 상이한 레벨들에 설치되고, 즉, 그들은 제작에 이용되는 SOI 웨이퍼들의 상이한 디바이스 층들로 이루어진다.
따라서, 액추에이션 전극들에 전위가 인가될 때, 미러 상의 콤 구조는 하향으로 풀링되지만, 인터리빙된 방식 (interleaved fashion) 으로 짝을 이룬 콤들의 "핑거들 (fingers)" 의 관점에서는, 전극이 미러 아래에 제공되는 경우에서보다 보다 다기능으로 편향이 제공될 수 있다. 예를 들어, 콤 전극들을 이용하여 보다 콤팩트한 구조들을 제작하는 것이 가능하다.
추가 실시형태에서는, 힌지가 미러 아래에 "숨겨지게 되며", 이는 미러가 매우 조밀하게 스페이싱될 수 있는, 즉, 매우 콤팩트한 설계가 획득될 수 있는 이점을 갖는다. 이것은 예를 들면 적응 광학 (adaptive optics) 과 같은 일부 광학 애플리케이션들에 대해 요구되는 반면, 디바이스의 가능한 많은 부분은 이동가능 미러들에 의해 커버될 수 있으며, 즉, 미러들 없는 "데드 (dead)" 표면의 최소 영역이 존재해야 한다.
또한, 빛의 소정 파장들에 대해서, 미러들은 종종 적절한 재료로 코팅될 필요가 있다. 이러한 반사 코팅 (reflective coating) 은 주로 힌지 및/또는 짐벌 구조들이 아닌 미러 표면 그 자체에만 존재하도록 요구된다. 숨겨진 힌지 개념으로, 전체 웨이퍼는 코팅될 수 있다. 힌지들이 숨겨지지 않는다면, 예를 들면, "리프트 오프 (lift-off)", 섀도우 마스크 스텐실 섀도우 마스크 및 훨씬 더 복잡한 다른 기술들을 사용하여, 반사 재료의 선택적 코팅을 해야만 하며, 양호한 수율 (yield) 을 제공하지 못한다. 짐벌 구조 (51) 가 2 축들에 대한 이동을 가능하기 위해 제공되는 도 5 및 도 6 에는 숨겨진 힌지들이 도시된다. 여기서, 미러 (50) 는 포스트 (54) 상에 제공된다.
비아들 (57) 로부터 제 2 층으로 라우팅함으로써 액추에이션 전극들 (55) 이 제공된다. 물론, 단일 축에 대한 이동을 위해 숨겨진 힌지들을 제공하는 것도 또한 가능하다.
이러한 숨겨진 힌지들을 제작하기 위한 프로세스 시퀀스는 상술된 것과 상이하다. 도 5 를 참조한다.
2 개의 SOI 웨이퍼들을 포함하는 동일한 기본 프로세스가 사용될 수 있지만, 힌지들은 제 1 SOI 웨이퍼의 디바이스 층 (DL1) 내에 제조되고, 미러 및 그 미러를 운반하는 포스트는 제 2 SOI 웨이퍼의 디바이스 층 (DL2) 내에 제조된다. 요구되는 구조들이 각각의 웨이퍼에 제조된 이후에 SOI 웨이퍼들이 함께 본딩된 경우에는, 제 1 SOI 웨이퍼의 핸들 층 (도 5의 핸들 (HANDLE)) 의 이면으로부터 이면 정의된 개구 (backside defined opening) (도 5의 오목부 (DEPRESSION)) 가 제조됨으로써, 힌지들이 편향 동안 이동할 수 있는 자유 공간을 제공한다.
대안으로는, 다른 SOI 웨이퍼가 구조에 본딩되고, 이것이 도 6 에 도시된다. 이로써, 그의 디바이스 층 (도 6 의 DL1) 이 이용되어 미러가 원하는 만큼 이동 (편향) 될 수 있게 하는 스페이서 부재를 제공한다. 이 경우에, 도 6 에 나타낸 바와 같이, 디바이스 층 (DL0) 이 에칭됨으로써, 웨이퍼가 본딩될 때 모션을 위한 스페이스를 제공하는 오목부를 제공한다.
상술된 프로세스들은 그들이 숨겨진 구조들이 아니지만, 짐벌 구조들을 포함하는 이중 축 설계로 배열된 저전압 콤 전극 액추에이터들의 제공에도 적용가능하다.
도 7 을 참조하면, 콤 전극에 대한 추가 방법이 또한 이용가능하다. 이를 달성하기 위해서는, 웨이퍼들이 함께 본딩된 이후 힌지 구조들 아래에서 언더 에칭을 수행해야만 한다. 이로써, 산화물 층에 의해 힌지 구조가 보호되고, 실리콘 에칭이 적용되며, 이로써 편향을 위한 자유 공간 (Alt-1 RECESS) 을 제공하도록 힌지의 아래로부터 재료가 또한 제거된다. 이 추가 웨이퍼의 핸들은, 다른 웨이퍼(들)가 본딩될 때 에칭함으로써 제거된다.
또한, 디바이스 층 (DL0) 아래의 핸들 층으로부터 추가 재료를 제거함으로써, 미러 아래에 더 큰 리세스 (Alt-2 RECESS) 를 제공하는 것이 가능하다.
또한, DL0 층을 통한 DRIE (Deep Reactive Ion Etch) 에 의해 리세스 (Alt-3 RECESS) 를 제공하는 것이 가능하다.
도 8 에 개략적으로 도시된 특정 애플리케이션에서는, 기판 (84) 의 공동 (82) 위에 미러 (80) 와 같은 이동가능 엘리먼트가 제공된다. 도시된 실시형태에서, 미러 (80) 는 스프링 부재들 (88) 에 의하여 그 코너들 (86) 에서 기판에 매달려 있다. 스프링 부재들 (88) 은 도 8 에서 88 로만 개략적으로 나타나 있다. 그러나, 본 실시형태에서, 그들은 도 8 의 확대된 삽입물로 나타낸 바와 같이 "미앤더 (meander)" 형상일 수 있다. 그러나, 일부 스프링 동작 또는 탄성력 (resilience) 을 제공하는 임의의 형상이 이용가능하다.
이동가능 엘리먼트 (88) 의 아래에는 4 개의 전극들 (89) 이 제공되지만, 하나의 단일 전극이 충분할 수도 있다. 이제, 전극들이 에너자이징되면, 전극들에 의해 이동가능 엘리먼트가 정전기적으로 끌어당겨져서 공동 내부로 변형될 것이며, 즉, 평면 병렬 변위 (plane parallel displacement) 가 발생할 것이다. 이러한 애플리케이션은 광학 증폭기, 위상 변환기 (phase changer), 또는 다른 적응적 스위치로서 이용될 수 있다.
4 개의 전극들을 반드시 엄격하게 제공할 필요는 없으며, 인력이 균일하게 적용되어 실제의 평면 병렬 변형 변위가 확인되는 한은, 하나 이상으로부터의 임의의 수가 이용될 수 있다. 예를 들어, 이동가능 엘리먼트의 표면의 적어도 일 부분, 바람직하게는 주된 부분에 대응하는 표면 영역을 가지는 하나의 대형 전극이 그 역할을 할 것이다. 전극들은 미러가 매달려 있는 공동의 저부에서 비아의 노출면에 의해 형성되거나, 또는 비아들 상에 금속 패드들로서 제공될 수 있다.
상기 주어진 설명에서, 전극들은 액추에이션을 위해서만 이용되었다. 그러나, 도 9 에 도시된 추가 실시형태에서는, (예를 들어, PZT, ALN, 피에조 전기 폴리머 및 당업자에게 공지된 다른 재료들로 제조된) 피에조 전기 필름 (90) 이, 공동 (94) 위에 매달려 있는 개략적으로 도시된 이동가능 엘리먼트 (92) (예를 들면, 멤브레인) 상에 퇴적된다. 피에조 필름은 각 측면에 부착된 하나의 전극 (91, 93) 을 가진다. 본 발명에 따라, 전극들은 층상형 구조를 이용하여 비아들 (95, 96) 에 각각 접속된다.
피에조 재료의 역효과는 이동가능 구조로부터 신호/에너지를 취출 (picking up) 하는데 이용될 수 있다. 이 모드에서는, 피에조 재료가 센서들에 대해 또는 에너지 하베스팅 애플리케이션들에 대해 이용될 수 있다. 감지 모드에서 또한 이용될 수도 있는 콤 구동 구조와 유사하게, 본 발명에 따른 적어도 두개의 분리된 라우팅 층들이 필요하게 된다.
이제, 상기 개시된 구조들을 제조하는 방법이 설명될 것이다. 미러들 및 미러 어레이들을 참조하여 설명이 제공될 것이다. 그러나, 본 원리는 전술된 것과 같은 다른 이동가능 엘리먼트들 및 편향가능 엘리먼트들, 즉 발진기들, 확성기용 진동 멤브레인들, 광학 스위치들 등에 대해 동일하게 적용가능하다.
마이크로 미러들을 제조하는 방법
편향가능 마이크로 미러들 및/또는 이러한 미러들의 어레이들을 제조하는 프로세스에서는, 이러한 프로세스의 하나의 스테이지에서 및 실제의 미러 구조들이 제조되기 전에, 2 개의 웨이퍼들 (제 1 웨이퍼 및 제 2 웨이퍼) 이 제어된 분위기, 예를 들면, 진공에서 함께 본딩된다. 이로써, 웨이퍼들 중 하나 (제 1 웨이퍼) 는, 그 웨이퍼에 형성됨으로써 최종 구조의 편향가능 미러들이 편향 중에 자유롭게 이동가능하게 하는 필수 스페이스를 제공하는 오목부를 가진다. 제 2 웨이퍼 (적절하게는 SOI 웨이퍼) 는 오목부 위에 "리드 (lid)" 를 제공한다.
따라서, 웨이퍼들이 함께 본딩된 이후, 제 1 웨이퍼의 오목부는 제 2 웨이퍼에 의해 밀봉되며, 이에 따라 제어된 분위기 (예를 들면, 진공) 공동이 형성된다. 본 프로세스의 후속 단계들에서는, 최종 미러 구조들을 제조하기 위해 제 2 웨이퍼의 머시닝 (machining) 이 수행된다. 미러 구조들은 상대적으로 두껍고 단단한 실제 미러 부분 및 힌지 부분을 포함한다.
그러나, 미러는 상이한 공진 주파수들을 제공하기 위해, 상이한 두께들을 가질 수 있다 - 두꺼운 미러들은 큰 질량 및 낮은 주파수를 의미하고; 얇은 미러들은 적은 질량 및 높은 주파수를 의미한다. 주파수 요건들은 평탄도 (flatness) 요건들과 반대일 수도 있다. 더 얇은 미러들은 기계적 충격으로 인해 더 쉽게 구부러질 수 있다. 단단한 프레임 부분과 더 얇은 나머지 영역을 가진 미러를 제조함으로써 저 질량 및 고 강성을 제공하는 것이 가능하다. 또한, 힌지들은 다양한 수준까지 얇아질 수도 있다.
일부 실시형태들에서는 힌지가 원하는 대로 기능하도록 요구된 플렉서빌리티를 제공하기 위하여, 힌지가 미러보다 실질적으로 더 얇을 것이다. 특히, 힌지는 소위 짐벌 구조들로서 제공될 수 있다.
그러나, 다른 경우에는, 예를 들어 비틀림 효과가 요구되는 경우, 힌지는 미러와 동일한 두께를 가질 수 있지만, 상대적으로 작은 (즉, 힌지의 횡단 방향으로) 측방향 연장부를 가질 것이다.
이들 구조의 제조는 제 2 웨이퍼의 적절한 마스킹 및 에칭에 의해 이루어진다. 그러나, 미러 구조들을 제조하는 프로세스 단계들은 공동 내부에서 지배적인 압력보다 (통상적으로 더 높은) 상이한 압력을 갖는 분위기에서 수행된다. 따라서, "리드" 에 걸쳐 압력차가 있으므로, 에칭 프로세스가 SOI 웨이퍼를 "돌파"함으로써 프리-행잉 (free-hanging) 힌지 미러들을 제공하는 경우, 급작스런 압력 레벨링이 있을 수 있다. 이 압력 레벨링은 강한 힘을 발생시켜서, 연약한 미러용 힌지 구조들이 쉽게 파손되도록 하고 미러들이 디바이스로부터 떨어져 나가게 함으로써, 결과적으로 극도의 낮은 수율을 갖게 한다.
본 발명에 따르면, 구조의 제어된 벤팅 (venting) 이 제공됨으로써, 압력 레벨링이 매우 완만해지고 연약한 힌지들에 대해 어떠한 강한 힘도 가해지지 않는다.
도 2a 내지 도 2d 에는 본 발명의 일 실시형태에 따른 솔루션이 개략적으로 예시된다.
도 2a 는 오목부 (21) 가 내부에 형성되어 있고, 디바이스 층 (23), 산화물 층 (24) 및 핸들 층 (25) 을 포함하는 SOI 웨이퍼 (22) 에 본딩된 제 1 웨이퍼 (20) (기판 웨이퍼) 를 도시한다. 제 2 웨이퍼의 디바이스 층 (23) 에는, 바람직하게는, 완제품에서 미러를 지지 구조들과 접속시키는 힌지의 두께를 정의하기 위해 박형화된 (thinned down) 부분 (23') 이 만들어져 있다.
핸들 층 (25) 은 제거되며 (도 2b), 적절한 마스킹 (MV) 후에, 나머지 디바이스 층 (23) 내에 벤트 홀 (vent hole) 전구체 구조 (26) 를 제공하기 위해 제 1 에칭이 수행된다. 이 전구체 구조는 본질적으로는 소정의 깊이를 갖는, 즉, 디바이스 층 내로 하향 연장되는 홀 또는 그루브이다.
그 후, 적절한 마스킹 MMH (도 2c) 이 제공됨으로써 그 마스크의 컨투어 (contour) 를 개방하는 것에 의해 미러 (27) 및 힌지 (28) 를 정의하고, 제 2 에칭이 수행된다. 이것은 도 2c 에 개략적으로 나타나 있다. 이에 따라, 29 에서 트렌치의 재료가 너무 얇아서 벤트 홀을 통해 압력이 수평을 유지할 때 가해지는 힘으로 인해 파손될 수 있는 디바이스 층으로부터 컨투어 트렌치 (29) 에서 너무 많은 재료가 제거되기 이전에, 벤트 홀 전구체 구조 (26) 는 제어된 분위기 (예를 들면, 진공) 에서 공동 (21) 을 개방 (open up) 할 수 있다.
미러 (27) 가 프리 에칭될 때까지, 즉 29 에서 컨투어 트렌치를 통해 디바이스 층이 에칭될 때까지, 계속하여 에칭된다.
대안의 실시형태에서, 전체 프로세스는 하나의 단계에서 수행될 수도 있다. 이것은 이전의 실시형태에서와 같이, 벤트 홀 전구체 구조 (26) 를, 차례로 힌지보다 더 빠르게 에칭될 미러를 정의하는 트렌치에서 보다 더 빠른 레이트로 에칭이 그 안의 재료를 파내기에 충분히 크게 크기조정하는 것에 의해 가능하다. 도 2d 에는 도 2c 에서 보다 더 큰 벤트 홀 (26) 을 나타낸 것이 개략적으로 나타나 있다.
특히, 본 발명은 교호의 도전성 및 절연 층들, 및 전기 신호들 또는 전위들을 층상형 MEMS 구조 내의 선택된 층 내의 선택된 지점들 또는 영역들로 라우팅하기 위한 전기 피드-스루 구조를 포함하는 상기 층상형 MEMS 구조를 제작하는 방법으로서, 상기 방법은, 핸들 층 내에 제공되고, 그것을 통하여 절연 매립 산화물 층으로 연장되는 비아 구조를 갖는 제 1 SOI 웨이퍼를 제공하는 단계; 제 2 웨이퍼를 제공하는 단계; 웨이퍼들을 함께 본딩하는 단계; 제 2 웨이퍼를 박형화하는 단계; 폐루프에서 구동하는 트렌치 형태의 절연 구조를, 2 개의 웨이퍼들 중 어느 하나의 웨이퍼의 디바이스 층 내에 생성하는 단계로서, 폐루프 내부의 재료는 웨이퍼들이 함께 본딩될 때 비아 구조를 적어도 부분적으로 중첩하는, 상기 생성 단계; 및 본딩된 웨이퍼들의 디바이스 층들을 통하여 비아 구조 내로 하향 연장되는 홀을 제작하고, 상기 홀을 도전성 재료, 바람직하게는 폴로실리콘으로 충진하여, 전기적 접속을 제공하는 단계를 포함한다.
또한, 디바이스 내의 공동 위에 이동가능 마이크로 엘리먼트가 제공되어 있는 디바이스를 제작하는 방법으로서, 디바이스는, 적어도 하나의 이동가능 엘리먼트 및 상기 엘리먼트용의 적어도 하나의 힌지, 및 마이크로 엘리먼트의 이동을 야기하기 위한 액추에이션 전극들을 포함하며, 상기 전극은 청구항 제 20 항 또는 제 21 항에 기재된 방법에 의해 제작된 라우팅 구조들에 접속되며, 상기 방법은, 마이크로 엘리먼트가 주변 구조들과 접촉하지 않고 원하는 대로 안정 위치로부터 편향가능하기에 충분한 스페이스를 제공하기 위한 오목부가 내부에 형성되어 있는 제 1 웨이퍼, 및 마이크로 엘리먼트가 그로부터 후속하여 제작되는 제 2 웨이퍼를 함께 본딩하는 단계로서, 웨이퍼들 사이에 폐쇄된 공동이 형성되는, 상기 본딩 단계; i) 마이크로 엘리먼트, 및 ii) 힌지 구조를 정의하기 위한 마스크 구조들을 제공하는 단계, 및 상기 마스크 구조들을 통하여, 마이크로 엘리먼트 및 힌지들이 완성되기 전에 벤트 홀이 개방되도록 하는 제어된 방식으로 에칭하는 단계를 포함한다.
또한, 교호의 도전성 및 절연 층들, 및 전기 신호들 또는 전위들을 MEMS 구조 내의 선택된 층 내의 선택된 지점들 또는 영역들로 라우팅하기 위한 전기 피드-스루 구조를 포함하는 상기 MEMS 구조를 제작하는 방법이 제공되며, 이 방법은, 핸들 층 내에 제공되고, 그것을 통하여 절연 매립 산화물 층으로 연장되는 비아 구조를 갖는 제 1 SOI 웨이퍼를 제공하는 단계; 제 2 웨이퍼를 제공하는 단계; 웨이퍼들을 함께 본딩하는 단계; 제 2 웨이퍼를 박형화하는 단계; 폐루프에서 구동하는 트렌치 형태의 절연 구조를, 2 개의 웨이퍼들 중 어느 하나의 웨이퍼의 디바이스 층 내에 생성하는 단계로서, 상기 폐루프 내부의 재료는 웨이퍼들이 함께 본딩될 때 비아 구조를 적어도 부분적으로 중첩하는, 상기 생성 단게; 및 본딩된 웨이퍼들의 디바이스 층들을 통하여 비아 구조 내로 하향 연장되는 홀을 제작하고, 상기 홀을 도전성 재료, 바람직하게는 폴리실리콘으로 충진하여, 전기적 접속을 제공하는 단계를 포함한다.
마지막으로, 교호의 도전성 및 절연 층들을 포함하는 층상형 MEMS 구조가 또한 제공되어 있으며, 이 구조는 제 1 외부 층 (outer layer) 내의 비아 구조; 다른 층들을 통해, 비아 구조 내로, 상기 층들을 통한 도전성을 제공하기 위해 연장되는, 바람직하게는 폴리실리콘인 도전성 플러그; 및 상기 다른 층들 중 적어도 하나의 선택된 층 내의 도전성 플러그를, 상기 선택된 층의 대부분 (bulk) 으로부터 플러그를 절연시키기 위해 둘러싸는 절연 인클로저를 더 포함한다.

Claims (32)

  1. 적어도 3 개의 교호의 전기적 도전성 층들을 포함하고, 상기 도전성 층들 사이에 절연 층들을 갖는 층상형 마이크로 전자 및/또는 마이크로 기계 구조로서,
    제 1 외부 층 내의 비아로서, 상기 비아는 상기 층을 통하여 웨이퍼 네이티브 재료로 이루어진 절연된 도전성 접속을 포함하는, 상기 제 1 외부 층 내의 비아;
    다른 층들을 통하여, 상기 제 1 외부 층 내의 상기 비아 내로, 상기 층들을 통한 도전성을 제공하기 위하여 연장되는 전기적 도전성 플러그; 및
    상기 다른 층들 중 적어도 하나의 선택된 층 내의 상기 도전성 플러그를, 상기 선택된 층 내의 재료로부터 상기 플러그를 절연시키기 위해 둘러싸는 절연 인클로저를 더 포함하는, 층상형 마이크로 전자 및/또는 마이크로 기계 구조.
  2. 제 1 항에 있어서,
    상기 도전성 플러그는 폴리실리콘, 도핑된 실리콘, 실리사이드 또는 금속으로 이루어진, 층상형 마이크로 전자 및/또는 마이크로 기계 구조.
  3. 제 1 항에 있어서,
    상기 절연 인클로저는, 상기 절연 인클로저가 상기 층 내에서 측방향으로 연장되어, 상기 층 내에 신호를 측방향으로 라우팅하기 위한 라우팅 구조를 형성하도록 하는 지오메트리를 갖는, 층상형 마이크로 전자 및/또는 마이크로 기계 구조.
  4. 제 1 항에 있어서,
    상기 도전성 플러그는 상기 다른 층들 중 적어도 하나의 층 내의 주변 재료로부터 비절연되는, 층상형 마이크로 전자 및/또는 마이크로 기계 구조.
  5. 제 1 항에 있어서,
    3 개의 도전성 층들이 있으며, 상기 층들 중 하나의 층에 상기 절연 인클로저가 제공되는, 층상형 마이크로 전자 및/또는 마이크로 기계 구조.
  6. 제 1 항에 있어서,
    4 개의 도전성 층들이 있으며, 상기 층들 중 2 개의 층에 상기 절연 인클로저가 제공되는, 층상형 마이크로 전자 및/또는 마이크로 기계 구조.
  7. 제 1 항에 있어서,
    상기 층들 중 하나 이상의 층에 공동 (cavity) 이 형성되는, 층상형 마이크로 전자 및/또는 마이크로 기계 구조.
  8. 제 7 항에 있어서,
    상기 공동은 저부 층에 형성되는, 층상형 마이크로 전자 및/또는 마이크로 기계 구조.
  9. 마이크로 전자 및/또는 마이크로 기계 디바이스로서,
    공동 (cavity) 이 내부에 형성되어 있는 기판, 및 적어도 하나의 방향으로 이동가능하도록 상기 공동 위에 제공된 적어도 하나의 이동가능 부재를 포함하고,
    상기 디바이스는, 상기 부재(들)의 이동을 야기하기 위한 각각의 이동가능 부재에 대해 적어도 하나의 정전 액추에이션 전극을 더 포함하며,
    상기 전극들은 상기 기판을 통하여 연장되는 비아 구조들에 커플링되고,
    상기 전극들과 상기 비아 구조들 간의 상기 커플링은 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 층상형 마이크로-전자 및/또는 마이크로 기계 구조에 의하여 제공되는, 마이크로 전자 및/또는 마이크로 기계 디바이스.
  10. 제 9 항 또는 제 10 항에 있어서,
    상기 이동가능 부재는 미러, 멤브레인, 발진기, 마이크로 스위치, 공진기 및 캔틸레버로 이루어진 그룹으로부터 선택되는, 마이크로 전자 및/또는 마이크로 기계 디바이스.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 이동가능 부재는, 일 부분이 상기 기판에 부착되어 있고 일 부분이 상기 공동 내에서 자유롭게 이동가능하도록 매달려 있는, 마이크로 전자 및/또는 마이크로 기계 디바이스.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 이동가능 부재는 비틀림 아암들에 의해 상기 기판에 부착되는, 마이크로 전자 및/또는 마이크로 기계 디바이스.
  13. 제 9 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 이동가능 부재는 짐벌 (gimbal) 구조에 의하여 매달려 있는, 마이크로 전자 및/또는 마이크로 기계 디바이스.
  14. 제 10 항에 있어서,
    상기 이동가능 부재는 힌지 구조들에 의하여 상기 기판 상에 제공된 수직 포스트 (vertical post) 에 부착된 미러이고,
    상기 미러 아래에는, 상기 전극들이 에너자이징될 때, 상기 미러들을 편향시키는 액추에이션 전극들이 제공되어 있는, 마이크로 전자 및/또는 마이크로 기계 디바이스.
  15. 제 14 항에 있어서,
    상기 미러(들)는 짐벌 구조의 일부이며,
    상기 짐벌 구조의 선택된 부분들 및 지지 구조 상에는, 상기 지지 구조 상의 전극들이 에너자이징될 때, 상기 미러(들)의 편향이 발생하도록, 인터리빙된 콤 (comb) 형상 전극들이 각각 제공되어 있는, 마이크로 전자 및/또는 마이크로 기계 디바이스.
  16. 제 15 항에 있어서,
    상기 미러(들)는 힌지들에 의해 주변 지지 구조에 부착되는, 마이크로 전자 및/또는 마이크로 기계 디바이스.
  17. 제 16 항에 있어서,
    상기 힌지들은 미러 표면 아래에 제공되고, 상기 미러(들) 아래에 숨겨지는, 마이크로 전자 및/또는 마이크로 기계 디바이스.
  18. 제 16 항에 있어서,
    상기 미러(들)는 포스트들에 부착되고, 상기 포스트들은, 상기 미러들이 상기 힌지 구조들을 커버하도록 상기 미러(들) 아래에 제공된 상기 힌지 구조들에 부착되는, 마이크로 전자 및/또는 마이크로 기계 디바이스.
  19. 교호의 도전성 및 절연 층들, 및 전기 신호들 또는 전위들을 층상형 MEMS 구조 내의 선택된 층 내의 선택된 지점들 또는 영역들로 라우팅하기 위한 전기 피드-스루 구조를 포함하는 상기 층상형 MEMS 구조를 제작하는 방법으로서,
    핸들 층 내에 제공되고, 그것을 통하여 절연 매립 산화물 층으로 연장되는 비아 구조를 갖는 제 1 SOI 웨이퍼를 제공하는 단계;
    제 2 웨이퍼를 제공하는 단계;
    상기 웨이퍼들을 함께 본딩하는 단계;
    상기 제 2 웨이퍼를 박형화하는 단계;
    폐루프에서 구동하는 트렌치 형태의 절연 구조를, 상기 2 개의 웨이퍼들 중 어느 하나의 웨이퍼의 디바이스 층 내에 생성하는 단계로서, 상기 폐루프 내부의 재료는, 상기 웨이퍼들이 함께 본딩될 때 상기 비아 구조를 적어도 부분적으로 중첩하는, 상기 생성 단계; 및
    상기 본딩된 웨이퍼들의 상기 디바이스 층들을 통하여 상기 비아 구조 내로 하향 연장되는 홀을 제작하고, 상기 홀을 도전성 재료, 바람직하게는 폴리실리콘으로 충진하여, 전기적 접속을 제공하는 단계를 포함하는, 층상형 MEMS 구조의 제작 방법.
  20. 제 19 항에 있어서,
    상기 제 2 웨이퍼는 SOI 웨이퍼이며,
    상기 박형화하는 단계는 상기 제 2 SOI 웨이퍼의 핸들 층을 제거하는 단계를 포함하는, 층상형 MEMS 구조의 제작 방법.
  21. 제 20 항에 있어서,
    상기 트렌치는 적어도 부분적으로 절연 재료로 충진되는, 층상형 MEMS 구조의 제작 방법.
  22. 디바이스 내의 공동 (cavity) 위에 이동가능 마이크로 엘리먼트가 제공되어 있는 상기 디바이스를 제작하는 방법으로서,
    상기 디바이스는 적어도 하나의 이동가능 엘리먼트 및 상기 엘리먼트용의 적어도 하나의 힌지 및 상기 마이크로 엘리먼트의 이동을 야기하기 위한 액추에이션 전극들을 포함하며, 상기 전극들은 제 20 항 또는 제 21 항에 기재된 층상형 MEMS 구조의 제작 방법에 의해 제작된 라우팅 구조들에 접속되며,
    상기 방법은,
    마이크로 엘리먼트가 주변 구조들과 접촉하지 않고 원하는 대로 안정 위치 (rest position) 로부터 편향가능하기에 충분한 스페이스를 제공하기 위한 오목부 (depression) 가 내부에 형성되어 있는 제 1 웨이퍼, 및 상기 마이크로 엘리먼트가 그로부터 후속하여 제작되는 제 2 웨이퍼를 함께 본딩하는 단계로서, 상기 웨이퍼들 사이에 폐쇄된 공동이 형성되는, 상기 본딩 단계;
    i) 상기 마이크로 엘리먼트, 및 ii) 힌지 구조를 정의하기 위한 마스크 구조들을 제공하는 단계; 및
    상기 마스크 구조들을 통하여, 상기 마이크로 엘리먼트 및 힌지들이 완성되기 전에 벤트 홀이 개방되도록 하는 제어된 방식으로 에칭하는 단계를 포함하는, 디바이스의 제작 방법.
  23. 제 22 항에 있어서,
    상기 공동과 주변 분위기 사이의 압력 레벨링 (pressure levelling) 을 가능하게 하기 위해 상기 제 2 웨이퍼 내에 벤트 홀을 정의하기 위한 마스크 구조들을 제공하는 단계를 더 포함하는, 디바이스의 제작 방법.
  24. 제 22 항에 있어서,
    상기 제 2 웨이퍼 내에 오목부 (depression) 형태의 벤트 홀 전구체 구조가 제 1 에칭 단계에서 제공되고, 상기 미러 및 힌지들이 완성되기 전에 제 2 에칭이 상기 벤트 홀을 개방하도록 상기 미러 및 힌지들을 제작하는 제 2 에칭 단계가 제공되어 있는, 디바이스의 제작 방법.
  25. 제 22 항에 있어서,
    상기 벤트 홀 전구체 구조는, 에칭 레이트가 상기 미러 및 힌지 구조를 제작하기 위한 트렌치 에칭 레이트보다 높도록 충분히 크게 제작되는, 디바이스의 제작 방법.
  26. 교호의 도전성 및 절연 층들, 및 전기 신호들 또는 전위들을 MEMS 구조 내의 선택된 층 내의 선택된 지점들 또는 영역들에 라우팅하기 위한 전기 피드-스루 구조를 포함하는 상기 MEMS 구조를 제작하는 방법으로서,
    핸들 층 내에 제공되고, 그것을 통하여 절연 매립 산화물 층으로 연장되는 비아 구조를 갖는 제 1 SOI 웨이퍼를 제공하는 단계;
    제 2 웨이퍼를 제공하는 단계;
    상기 웨이퍼들을 함께 본딩하는 단계;
    상기 제 2 웨이퍼를 박형화하는 단계;
    폐루프에서 구동하는 트렌치 형태의 절연 구조를, 상기 2 개의 웨이퍼들 중 어느 하나의 웨이퍼의 디바이스 층 내에 생성하는 단계로서, 상기 폐루프 내부의 재료는, 상기 웨이퍼들이 함께 본딩될 때 상기 비아 구조를 적어도 부분적으로 중첩하는, 상기 생성 단계; 및
    상기 본딩된 웨이퍼들의 상기 디바이스 층들을 통하여 상기 비아 구조 내로 하향 연장되는 홀을 제작하고, 상기 홀을 도전성 재료, 바람직하게는 폴리실리콘으로 충진하여, 전기적 접속을 제공하는 단계를 함하는, MEMS 구조의 제작 방법.
  27. 제 26 항에 있어서,
    상기 제 2 웨이퍼는 SOI 웨이퍼이며,
    상기 박형화하는 단계는 상기 제 2 SOI 웨이퍼의 핸들 층을 제거하는 단계를 포함하는, MEMS 구조의 제작 방법.
  28. 제 26 항에 있어서,
    상기 트렌치는 적어도 부분적으로 절연 재료로 충진되는, MEMS 구조의 제작 방법.
  29. 교호의 도전성 및 절연 층들을 포함하는 층상형 MEMS 구조로서,
    제 1 외부 층 내의 비아 구조;
    다른 층들을 통하여, 상기 비아 구조 내로, 상기 층들을 통한 도전성을 제공하기 위해 연장되는, 바람직하게는 폴리실리콘인 도전성 플러그; 및
    상기 다른 층들 중 적어도 하나의 선택된 층 내의 상기 도전성 플러그를, 상기 선택된 층의 대부분 (bulk) 으로부터 상기 플러그를 절연시키기 위해 둘러싸는 절연 인클로저를 더 포함하는, 층상형 MEMS 구조.
  30. 제 29 항에 있어서,
    상기 폴리실리콘은 도핑되는, 층상형 MEMS 구조.
  31. 제 29 항에 있어서,
    상기 절연 인클로저는 절연 재료로 충진되거나 또는 충진되지 않는 트렌치인, 층상형 MEMS 구조.
  32. 제 29 항에 있어서,
    상기 다른 층들 양자에는 절연 인클로저들이 제공되어 있으며,
    적어도 하나의 절연 인클로저는, 이를 테면 상기 층 내의 소정 거리에 걸쳐 신호들 또는 인가된 전위들의 라우팅을 제공하기 위해 상기 층 내의 연장된 지역을 인클로징하는, 층상형 MEMS 구조.
KR1020117014438A 2008-12-23 2009-12-23 층상형 mems 구조 및 그 방법 KR101659638B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE0802663-5 2008-12-23
SE0802663A SE533992C2 (sv) 2008-12-23 2008-12-23 Elektrisk anslutning i en struktur med isolerande och ledande lager
PCT/SE2009/051496 WO2010074649A1 (en) 2008-12-23 2009-12-23 Via structure and method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167001911A Division KR101710334B1 (ko) 2008-12-23 2009-12-23 편향가능 구조를 포함하는 디바이스

Publications (2)

Publication Number Publication Date
KR20110110771A true KR20110110771A (ko) 2011-10-07
KR101659638B1 KR101659638B1 (ko) 2016-09-26

Family

ID=42288012

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167001911A KR101710334B1 (ko) 2008-12-23 2009-12-23 편향가능 구조를 포함하는 디바이스
KR1020117014438A KR101659638B1 (ko) 2008-12-23 2009-12-23 층상형 mems 구조 및 그 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020167001911A KR101710334B1 (ko) 2008-12-23 2009-12-23 편향가능 구조를 포함하는 디바이스

Country Status (7)

Country Link
US (2) US8592981B2 (ko)
EP (3) EP2381289A1 (ko)
JP (3) JP5701772B2 (ko)
KR (2) KR101710334B1 (ko)
CN (1) CN102362346B (ko)
SE (1) SE533992C2 (ko)
WO (1) WO2010074649A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863752B2 (en) * 2009-02-25 2011-01-04 Capella Photonics, Inc. MEMS device with integrated via and spacer
TWI434803B (zh) * 2010-06-30 2014-04-21 Ind Tech Res Inst 微機電元件與電路晶片之整合裝置及其製造方法
US9036231B2 (en) * 2010-10-20 2015-05-19 Tiansheng ZHOU Micro-electro-mechanical systems micromirrors and micromirror arrays
TW201243287A (en) * 2011-04-28 2012-11-01 Hon Hai Prec Ind Co Ltd Laser range finder
US8754338B2 (en) * 2011-05-28 2014-06-17 Banpil Photonics, Inc. On-chip interconnects with reduced capacitance and method of afbrication
US20120306076A1 (en) * 2011-05-31 2012-12-06 ISC8 Inc. Semiconductor Micro-Connector With Through-Hole Via and a Method for Making the Same
FR2977884B1 (fr) * 2011-07-12 2016-01-29 Commissariat Energie Atomique Procede de realisation d'une structure a membrane suspendue et a electrode enterree
KR102006506B1 (ko) 2011-07-15 2019-08-01 가부시키가이샤 큐럭스 유기 일렉트로 루미네선스 소자 및 그것에 사용하는 화합물
US8861752B2 (en) 2011-08-16 2014-10-14 Empire Technology Development Llc Techniques for generating audio signals
US9385634B2 (en) 2012-01-26 2016-07-05 Tiansheng ZHOU Rotational type of MEMS electrostatic actuator
DE102012210480B4 (de) * 2012-06-21 2024-05-08 Robert Bosch Gmbh Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
ITTO20130031A1 (it) * 2013-01-14 2014-07-15 St Microelectronics Srl Struttura micromeccanica di specchio e relativo procedimento di fabbricazione
US9335544B2 (en) * 2013-03-15 2016-05-10 Rit Wireless Ltd. Electrostatically steerable actuator
DE102013216901A1 (de) * 2013-08-26 2015-02-26 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
US10271146B2 (en) 2014-02-08 2019-04-23 Empire Technology Development Llc MEMS dual comb drive
US9913048B2 (en) 2014-02-08 2018-03-06 Empire Technology Development Llc MEMS-based audio speaker system with modulation element
US10123126B2 (en) 2014-02-08 2018-11-06 Empire Technology Development Llc MEMS-based audio speaker system using single sideband modulation
US10284961B2 (en) 2014-02-08 2019-05-07 Empire Technology Development Llc MEMS-based structure for pico speaker
JP5952850B2 (ja) 2014-03-31 2016-07-13 株式会社豊田中央研究所 Ｍｅｍｓデバイス
DE102014210986A1 (de) * 2014-06-10 2015-12-17 Robert Bosch Gmbh Mikromechanische Schichtenanordnung
DE102014211546B4 (de) 2014-06-17 2022-08-25 Robert Bosch Gmbh Mikrospiegelanordnung
JP6492893B2 (ja) * 2015-04-01 2019-04-03 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、および電子機器
KR101688724B1 (ko) * 2015-04-08 2016-12-21 주식회사 스탠딩에그 Ｍｅｍｓ 장치 제조 방법
JP6578547B2 (ja) 2015-07-23 2019-09-25 株式会社ホンダロック 後方視認装置
TWI638419B (zh) * 2016-04-18 2018-10-11 村田製作所股份有限公司 一種掃描鏡設備與其製造方法
CN106094064B (zh) * 2016-06-08 2017-12-05 无锡微奥科技有限公司 一种热驱动mems微镜阵列器件及其制造方法
US9929290B2 (en) * 2016-06-20 2018-03-27 Globalfoundries Inc. Electrical and optical via connections on a same chip
CN106783801B (zh) * 2016-11-18 2020-02-14 浙江大学 高密度soi封装基板及其制备方法
US10204873B2 (en) * 2017-05-08 2019-02-12 Infineon Technologies Americas Corp. Breakable substrate for semiconductor die
CN107172800B (zh) * 2017-06-08 2023-10-17 鹤山市中富兴业电路有限公司 一种用于天线射频传输的pcb板及其制作方法
JP2023110564A (ja) * 2022-01-28 2023-08-09 国立大学法人東京工業大学 パターン形成装置
EP4219391A1 (de) 2022-01-28 2023-08-02 Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. Durchkontaktierung zum betreiben eines mems-bauteiles in einer hermetischen kavität

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050059217A1 (en) * 2003-09-17 2005-03-17 Patrick Morrow Methods of forming backside connections on a wafer stack
US20050146765A1 (en) * 2002-07-08 2005-07-07 Turner Arthur M. Resonant scanning mirror with inertially coupled activation
US20080012147A1 (en) * 2002-07-31 2008-01-17 Fujitsu Limited Semiconductor device for preventing defective filling of interconnection and cracking of insulating film
JP2008117913A (ja) * 2006-11-02 2008-05-22 Alps Electric Co Ltd 可変容量素子および可変容量装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3605846B2 (ja) * 1994-03-04 2004-12-22 オムロン株式会社 容量型加速度センサ及び容量型圧力センサ
US5535626A (en) * 1994-12-21 1996-07-16 Breed Technologies, Inc. Sensor having direct-mounted sensing element
US6201629B1 (en) * 1997-08-27 2001-03-13 Microoptical Corporation Torsional micro-mechanical mirror system
JP3610247B2 (ja) * 1998-10-30 2005-01-12 京セラ株式会社 配線基板
US6716657B1 (en) 2000-05-26 2004-04-06 Agere Systems Inc Method for interconnecting arrays of micromechanical devices
US6431714B1 (en) 2000-10-10 2002-08-13 Nippon Telegraph And Telephone Corporation Micro-mirror apparatus and production method therefor
JP2002139680A (ja) * 2000-10-31 2002-05-17 Pioneer Electronic Corp 空間光変復調器及びこれを用いたホログラム記録再生装置
JP2002307396A (ja) * 2001-04-13 2002-10-23 Olympus Optical Co Ltd アクチュエータ
GB2375185A (en) 2001-05-04 2002-11-06 Kymata Ltd Thick wafer for MEMS fabrication
US6657759B2 (en) 2001-07-03 2003-12-02 Pts Corporation Bistable micromirror with contactless stops
JP4019847B2 (ja) * 2001-08-17 2007-12-12 株式会社デンソー 機能デバイス
DE10205026C1 (de) 2002-02-07 2003-05-28 Bosch Gmbh Robert Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration
US6972883B2 (en) * 2002-02-15 2005-12-06 Ricoh Company, Ltd. Vibration mirror, optical scanning device, and image forming using the same, method for making the same, and method for scanning image
US6723579B2 (en) 2002-07-12 2004-04-20 Analog Devices, Inc. Semiconductor wafer comprising micro-machined components and a method for fabricating the semiconductor wafer
JP3974470B2 (ja) * 2002-07-22 2007-09-12 株式会社東芝 半導体装置
US6638607B1 (en) * 2002-10-30 2003-10-28 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
SE526366C3 (sv) 2003-03-21 2005-10-26 Silex Microsystems Ab Elektriska anslutningar i substrat
US6862127B1 (en) * 2003-11-01 2005-03-01 Fusao Ishii High performance micromirror arrays and methods of manufacturing the same
JP4252889B2 (ja) * 2003-08-12 2009-04-08 富士通株式会社 マイクロ構造体の製造方法
JP2005236220A (ja) * 2004-02-23 2005-09-02 Dainippon Printing Co Ltd 配線基板と配線基板の製造方法、および半導パッケージ
US7095545B2 (en) * 2004-04-02 2006-08-22 Hewlett-Packard Development Company, L.P. Microelectromechanical device with reset electrode
JP2005305614A (ja) * 2004-04-23 2005-11-04 Seiko Epson Corp 微小構造体の製造方法、微小構造体、波長可変光フィルタ及びマイクロミラー
US7390740B2 (en) * 2004-09-02 2008-06-24 Micron Technology, Inc. Sloped vias in a substrate, spring-like contacts, and methods of making
US7344262B2 (en) 2004-09-29 2008-03-18 Lucent Technologies Inc. MEMS mirror with tip or piston motion for use in adaptive optics
CN100451725C (zh) * 2005-01-05 2009-01-14 日本电信电话株式会社 反射镜器件、反射镜阵列、光开关及其制造方法
WO2006073111A1 (ja) * 2005-01-05 2006-07-13 Nippon Telegraph And Telephone Corporation ミラー装置、ミラーアレイ、光スイッチ、ミラー装置の製造方法及びミラー基板の製造方法
JP4573664B2 (ja) * 2005-02-16 2010-11-04 富士通株式会社 マイクロ揺動素子およびその製造方法
CA2607885A1 (en) * 2005-05-18 2006-11-23 Kolo Technologies, Inc. Through-wafer interconnection
JP4760148B2 (ja) * 2005-06-07 2011-08-31 セイコーエプソン株式会社 構造体の製造方法および構造体
JP4875622B2 (ja) * 2005-08-26 2012-02-15 株式会社日立製作所 半導体装置の製造方法
US7382513B2 (en) 2005-10-13 2008-06-03 Miradia Inc. Spatial light modulator with multi-layer landing structures
JP2007180407A (ja) 2005-12-28 2007-07-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
EP2005467B1 (en) * 2006-02-01 2018-07-11 Silex Microsystems AB Methods for making a starting substrate wafer for semiconductor engineering having wafer through connections
US8633572B2 (en) * 2006-03-27 2014-01-21 Koninklijke Philips N.V. Low ohmic through substrate interconnection for semiconductor carriers
US20080006850A1 (en) 2006-07-10 2008-01-10 Innovative Micro Technology System and method for forming through wafer vias using reverse pulse plating
TWI320944B (en) * 2006-10-23 2010-02-21 Touch Micro System Tech Method for fabricating flow channel capable of balancing air pressure
JP5052148B2 (ja) * 2007-01-26 2012-10-17 パナソニック株式会社 半導体構造及びその製造方法
JP4364249B2 (ja) * 2007-02-16 2009-11-11 富士通株式会社 マイクロミラー素子およびその製造方法
JP4792143B2 (ja) * 2007-02-22 2011-10-12 株式会社デンソー 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050146765A1 (en) * 2002-07-08 2005-07-07 Turner Arthur M. Resonant scanning mirror with inertially coupled activation
US20080012147A1 (en) * 2002-07-31 2008-01-17 Fujitsu Limited Semiconductor device for preventing defective filling of interconnection and cracking of insulating film
US20050059217A1 (en) * 2003-09-17 2005-03-17 Patrick Morrow Methods of forming backside connections on a wafer stack
JP2008117913A (ja) * 2006-11-02 2008-05-22 Alps Electric Co Ltd 可変容量素子および可変容量装置

Also Published As

Publication number Publication date
WO2010074649A1 (en) 2010-07-01
US9448401B2 (en) 2016-09-20
JP2015147295A (ja) 2015-08-20
EP2383601B1 (en) 2015-12-23
EP2383601A1 (en) 2011-11-02
JP5701772B2 (ja) 2015-04-15
JP2012513621A (ja) 2012-06-14
KR20160015392A (ko) 2016-02-12
JP2015146018A (ja) 2015-08-13
US8592981B2 (en) 2013-11-26
EP2377154B1 (en) 2019-08-14
EP2377154A1 (en) 2011-10-19
SE533992C2 (sv) 2011-03-22
SE0802663A1 (sv) 2010-06-24
US20140063580A1 (en) 2014-03-06
JP6093788B2 (ja) 2017-03-08
US20120018898A1 (en) 2012-01-26
KR101659638B1 (ko) 2016-09-26
EP2377154A4 (en) 2012-06-27
CN102362346A (zh) 2012-02-22
CN102362346B (zh) 2014-07-30
KR101710334B1 (ko) 2017-02-27
EP2381289A1 (en) 2011-10-26

Similar Documents

Publication Publication Date Title
KR101710334B1 (ko) 편향가능 구조를 포함하는 디바이스
JP5486312B2 (ja) 封入能力を有するマイクロミラーアクチュエータ及びその製造方法
US6995495B2 (en) 2-D actuator and manufacturing method thereof
US6753638B2 (en) Electrostatic actuator for micromechanical systems
US20060008934A1 (en) Micromechanical actuator with multiple-plane comb electrodes and methods of making
JP2013231983A (ja) マイクロエレクトロメカニカルシステム用マイクロミラーを製造する方法
US8630033B2 (en) Via structure and method thereof
JP2009226499A (ja) マイクロマシン装置及びマイクロマシン装置の製造方法
US8729713B2 (en) Via structure and method thereof
US20200283292A1 (en) Mems structure including a cap with a via
JP2009178816A (ja) マイクロマシン装置及びマイクロマシン装置の製造方法
SE1051391A1 (sv) Halvledaranordning och metod för tillverkning

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant