KR20110039448A - 통합된 간섭 차폐물을 갖는 반도체 패키지 및 그 제조 방법 - Google Patents

통합된 간섭 차폐물을 갖는 반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20110039448A
KR20110039448A KR1020117002352A KR20117002352A KR20110039448A KR 20110039448 A KR20110039448 A KR 20110039448A KR 1020117002352 A KR1020117002352 A KR 1020117002352A KR 20117002352 A KR20117002352 A KR 20117002352A KR 20110039448 A KR20110039448 A KR 20110039448A
Authority
KR
South Korea
Prior art keywords
wirebond
wire
springs
conductive layer
spring
Prior art date
Application number
KR1020117002352A
Other languages
English (en)
Other versions
KR101533866B1 (ko
Inventor
패트릭 엘. 웰치
이판 구오
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20110039448A publication Critical patent/KR20110039448A/ko
Application granted granted Critical
Publication of KR101533866B1 publication Critical patent/KR101533866B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/85411—Tin (Sn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 모듈 패키지를 위한 통합된 전자기 간섭(EMI) 차폐물. 통합된 EMI 차폐물은 패키지의 기판 내의 접지면과 패키지 몰드 컴파운드의 위에 프린팅된 도전층 사이에 전기적으로 접속된 복수의 와이어본드 스프링을 포함한다. 와이어본드 스프링들은 와이어본드 스프링들의 상부들과 도전층 사이에 접촉 전기 접속을 제공하는 스프링 효과를 일으키는 정의된 모양을 갖는다. 와이어본드 스프링들은 패키지에 포함된 디바이스들의 전부 또는 일부의 주위에, 모듈 패키지 내의 어디에나 배치되어, 그 디바이스들의 주위에 완전한 EMI 차폐물을 생성할 수 있다.

Description

통합된 간섭 차폐물을 갖는 반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE WITH INTEGRATED INTERFERENCE SHIELDING AND METHOD OF MANUFACTURE THEREOF}
본 발명은 반도체 디바이스 패키지에 관한 것으로, 더 구체적으로는, 반도체 디바이스를 위한 전자기 및/또는 라디오 주파수 간섭 차폐에 관한 것이다.
라디오 주파수(RF) 통신 시스템들에서는 적절한 디바이스 성능을 유지하기 위하여 RF 디바이스들이 다른 RF 디바이스들에 의해 생성된 전자기(라디오 주파수) 간섭(EMI)으로부터 격리되어야 하는 일반적인 필요가 존재한다. 유사하게, RF 디바이스들은 일반적으로 환경으로부터 수신된, 또는 환경에 송신된 전자기 간섭으로부터 격리될 필요가 있다.
그러한 전자기 간섭으로부터 RF 디바이스들을 격리시키는 전통적인 방법은, 전형적으로 "캔(can)"이라 불리는 접지된 금속 인클로저(grounded metal enclosure)로 RF 디바이스를 커버하는 것이다. 그러나, 이 해법은 비용이 많이 들고 설계 융통성이 부족하다. 또한, 금속은 인쇄 회로 기판 상의 디바이스 풋프린트(device footprint)에 상당한 크기를 추가하고, 또한 인쇄 회로 기판에 무게를 추가한다.
본 발명의 양태들 및 실시예들은 반도체 디바이스 패키지, 및 그것을 제조하는 방법들에 관한 것이고, 그것은 디바이스 패키지에 전자기 간섭 차폐물을 통합하기 위해 와이어본드 공정 기술들을 이용한다. 일 실시예에서, 와이어본드 공정들은, 디바이스의 주위에 배치되고 디바이스의 위쪽과 아래쪽의 도전층들에 연결되는 와이어본드 스프링들을 형성하기 위해 이용되고, 그에 의해 디바이스의 주위에 전자기 간섭 차폐물을 형성한다. 아래에 더 설명되는 바와 같이, 와이어본드 스프링들의 모양 및 그것에 의해 생성된 스프링 효과는, 몰딩된 패키지의 상부의 도전층과 그 패키지의 기판 내의 접지면 사이에 확실한 전기 접속들을 생성하는 강건한 제조 공정을 가능하게 한다. 이들 와이어본드 스프링들의 사용은, 임의의 오버 몰딩된 디바이스(over-molded device)에 적용될 수 있는 통합된 전자기 간섭 차폐를 위한 융통성 있는 해법을 제공한다.
일 양태는 통합된 전자기 간섭 차폐물을 갖는 패키징된 반도체 모듈에 관한 것이다. 일 실시예에서, 상기 패키징된 반도체 모듈은, 접지면을 갖는 기판, 상기 기판의 표면 상에 설치된 전자 디바이스, 상기 전자 디바이스의 주위에 배치되고 상기 접지면에 전기적으로 연결된 복수의 와이어본드 스프링, 상기 전자 디바이스를 덮고 상기 복수의 와이어본드 스프링을 적어도 부분적으로 덮는 몰드 컴파운드(mold compound), 및 상기 몰드 컴파운드의 상부 표면 상에 배치되고 상기 복수의 와이어본드 스프링 중 적어도 일부에 전기적으로 연결된 도전층을 포함하고, 상기 복수의 와이어본드 스프링, 상기 도전층 및 상기 접지면은 함께 상기 통합된 전자기 간섭 차폐물을 구성한다.
일례에서, 상기 도전층은 은 충전된 에폭시(silver-filled epoxy)를 포함한다. 상기 와이어본드 스프링들은 금 와이어 또는 구리 와이어와 같은 다양한 도전성 재료들로부터 만들어질 수 있다. 상기 복수의 와이어본드 스프링 각각은, 상기 도전층과 상기 와이어본드 스프링 사이의 접촉이 상기 도전층과 상기 와이어본드 스프링 사이의 전기적 연결을 제공하도록 허용하는 스프링 효과를 제공하도록 모양 지어진 와이어의 연속 루프(continuous loop of wire)를 포함할 수 있다. 일례에서, 상기 전자 디바이스는 RF 디바이스이다.
다른 실시예에 따르면, 와이어의 연속 루프로 형성된 와이어본드 스프링은, 볼 본드(ball bond), 굴곡 구역(zone of inflection), 크레스트(crest), 상기 굴곡 구역과 상기 크레스트 사이에 연장하는 볼록 영역(convex region), 경사진 테일 영역(sloping tail region), 및 상기 크레스트와 상기 경사진 테일 영역 사이에 연장하는 실질적으로 평평한 영역을 포함하고, 상기 굴곡 구역은 상기 볼록 영역과 상기 볼 본드의 사이에 있다. 일례에서, 상기 크레스트는 상기 굴곡 구역 위쪽에 실질적으로 수직으로 되어 있다. 전술한 바와 같이, 상기 와이어본드 스프링은 금 와이어 또는 구리 와이어를 포함하는 각종의 도전성 재료들로 형성될 수 있다. 일례에서, 이 구조를 갖는 와이어본드 스프링들이 전술된 반도체 모듈에서 이용된다.
다른 양태는 통합된 전자기 간섭 차폐물을 갖는 반도체 모듈 패키지에 관한 것이다. 일 실시예에서, 상기 반도체 모듈 패키지는, 기판, 상기 기판의 제1 표면 상에 배치된 제1 및 제2 금속화된 접속점들(metallized connection points), 및 상기 제1 금속화된 접속점과 상기 제2 금속화된 접속점 사이에 연장하는 연속 와이어를 포함하는 와이어본드 스프링을 포함한다. 상기 와이어본드 스프링은, 상기 제1 금속화된 접속점에 전기적으로 접속된 볼 본드, 굴곡 구역, 크레스트, 상기 굴곡 구역과 상기 크레스트 사이에 연장하는 볼록 영역, 상기 크레스트에 근접한 실질적으로 평평한 영역, 및 상기 실질적으로 평평한 영역과 상기 제2 금속화된 접속점 사이에 연장하는 경사진 테일 영역을 포함한다. 일례에서, 상기 반도체 모듈 패키지는, 상기 기판 상에 배치되고 상기 제1 및 제2 금속화된 접속점들 중 적어도 하나에 전기적으로 연결된 접지면을 더 포함한다. 다른 예에서, 상기 반도체 모듈 패키지는, 전자 디바이스, 및 상기 와이어본드 스프링과 실질적으로 동일한 복수의 추가적인 와이어본드 스프링을 더 포함하고, 상기 복수의 와이어본드 스프링은 상기 전자 디바이스의 둘레의 주위에 상기 기판 상에 배치된다. 다른 예에서, 상기 반도체 모듈 패키지는, 상기 전자 디바이스를 덮고 상기 복수의 와이어본드 스프링을 적어도 부분적으로 덮는 몰드 컴파운드, 및 상기 몰드 컴파운드의 표면 상에 배치되고 상기 복수의 와이어본드 스프링 중 적어도 일부에 전기적으로 접속된 도전층을 더 포함하고, 상기 접지면, 상기 도전층 및 상기 복수의 와이어본드 스프링 중 상기 적어도 일부는 함께 상기 통합된 전자기 간섭 차폐물을 형성한다.
다른 양태는 통합된 전자기 간섭 차폐물을 갖는 모듈을 제조하는 방법에 관한 것이다. 일 실시예에 따르면, 상기 방법은, 전자 디바이스를 기판에 접속하는 단계, 상기 기판 상에 금속화물들(metallizations)을 제공하는 단계, 상기 금속화물들에 접속된 복수의 와이어본드 스프링을 형성하는 단계, 몰드 컴파운드 안에 상기 전자 디바이스를 인캡슐레이트하고(encapsulate) 상기 몰드 컴파운드로 상기 복수의 와이어본드 스프링을 적어도 부분적으로 덮는 트랜스퍼 몰딩 공정(transfer molding process)을 수행하는 단계, 및 상기 몰드 컴파운드의 표면 상에 도전층을 배치하는 단계 - 상기 도전층은 상기 복수의 와이어본드 스프링 중 적어도 일부에 전기적으로 접속됨 - 를 포함한다. 일례에서, 상기 방법은, 상기 복수의 와이어본드 스프링 중 적어도 일부의 영역들을 노출시키기 위해, 상기 몰드 컴파운드의 표면 상에 상기 도전층을 배치하기 전에, 상기 몰드 컴파운드의 표면을 삭마하는(ablating) 단계를 더 포함한다. 다른 예에서, 금속화물들을 제공하는 단계는, 접지면 및 상기 접지면에 전기적으로 접속된 적어도 하나의 와이어본드 접촉 영역을 제공하는 단계를 포함한다. 다른 예에서, 상기 복수의 와이어본드 스프링을 형성하는 단계는 상기 금속화물들 상에 와이어 볼을 성막하는(depositing) 단계, 상기 와이어 볼로부터 와이어를 잡아늘이는(drawing) 것에 의해 와이어 루프를 형성하여 상기 와이어 볼에 접속된 제1 단부 및 제2 단부를 갖는 상기 와이어 루프를 형성하는 단계, 및 상기 제2 단부를 상기 금속화물들에 접속하는 단계를 포함한다. 다른 예에서, 상기 몰드 컴파운드의 표면 상에 상기 도전층을 배치하는 단계는 상기 몰드 컴파운드의 표면 상에 은 충전된 에폭시의 층을 페인팅하는 단계를 포함한다.
다른 실시예에 따르면, 전자 모듈은, 기판, 상기 기판 상에 배치된 전자 디바이스, 및 상기 전자 디바이스의 주위에 실질적으로 배치된 복수의 개별 구조로부터 형성된 통합된 전자기 간섭 차폐물 - 상기 구조들은 상기 통합된 전자기 간섭 차폐물에 의해 차폐될 신호의 파장의 분수에 의해 정의된 최소 간격을 가짐 - 을 포함한다. 일례에서, 상기 파장의 분수는 1/20이다. 다른 예에서, 상기 복수의 개별 구조는 아래에 설명되는 바와 같이 복수의 와이어본드 스프링을 포함한다.
또 다른 양태들, 실시예들, 및 이들 예시적인 양태들 및 실시예들의 이점들이 아래에 상세히 설명된다. 또한, 전술한 정보 및 이하의 상세한 설명 모두는 다양한 양태들 및 실시예들의 예시적인 예들에 불과하고, 청구된 양태들 및 실시예들의 본질 및 특성을 이해하기 위한 개관 또는 뼈대(framework)를 제공하도록 의도된다는 것을 이해해야 한다. 본 명세서에 개시된 임의의 실시예는 본 명세서에 개시된 목적들, 목표들, 및 필요들과 일관된 임의의 방식으로 임의의 다른 실시예와 조합될 수 있고, "실시예", "일부 실시예들", "대안 실시예", "다양한 실시예들", "일 실시예" 등의 언급들은 반드시 상호 배타적인 것은 아니고 그 실시예와 관련하여 설명된 특정한 특징, 구조, 또는 특성이 적어도 하나의 실시예에 포함될 수 있다는 것을 나타내도록 의도된다. 본 명세서에서 그러한 용어들의 출현들은 반드시 모두 동일한 실시예를 지시하는 것은 아니다. 첨부 도면들은 다양한 양태들 및 실시예들의 예시 및 추가적인 이해를 제공하기 위해 포함되고, 본 명세서에 통합되어 그 일부를 구성한다. 도면들은, 명세서의 나머지와 함께, 설명된 및 청구된 양태들 및 실시예들의 원리들 및 동작들을 설명하는 데 이바지한다.
적어도 하나의 실시예의 다양한 양태들이 아래에서 첨부 도면들에 관련하여 설명되고, 첨부 도면들은 일정한 비례로 그려지도록 의도되어 있지 않다. 도면들, 상세한 설명 또는 임의의 청구항 내의 기술적 특징들의 뒤에 참조 부호들이 오는 경우, 그 참조 부호들은 도면들, 상세한 설명, 및 청구항들의 이해도(intelligibility)를 증대할 유일한 목적으로 포함되었다. 따라서, 참조 부호들도 그것들의 부재도 임의의 청구항 구성 요소들의 범위에 임의의 제한하는 영향을 미치도록 의도되어 있지 않다. 도면들에서, 다양한 도면들에 예시되어 있는 각각의 동일한 또는 거의 동일한 컴포넌트는 같은 번호로 나타내어진다. 명확성을 위하여, 모든 컴포넌트가 다 모든 도면에서 라벨로 표시되지 않을 수도 있다. 도면들은 예시와 설명을 목적으로 제공되고, 발명의 제한들의 정의로서 의도되어 있지 않다.
도 1은 본 발명의 양태들에 따른, 패키징 공정의 일부로서 통합된 EMI 차폐물을 제공하는 방법의 일례를 예시하는 흐름도이다.
도 2는 기판 및 그것에 설치된 하나 이상의 다이들을 포함하는 전자 모듈의 일례의 도면이다.
도 3은 본 발명의 양태들에 따른 통합된 EMI 차폐물을 통합하는 디바이스 패키지의 일례의 도면이다.
도 4a는 본 발명의 양태들에 따른 통합된 EMI 차폐물을 통합하는 디바이스 패키지의 다른 예의 도면이다.
도 4b는 본 발명의 양태들에 따른 연속 와이어본드 트랙을 예시하는 디바이스 패키지의 일부의 평면도이다.
도 5는 본 발명의 양태들에 따른 와이어본드 스프링의 일례의 예시이다.
도 6은 본 발명의 양태들에 따른 와이어본드 스프링을 형성하는 방법의 일례를 예시하는 흐름도이다.
도 7은 본 발명의 양태들에 따른 와이어본드 스프링의 일례의 도면이다.
도 8은 본 발명의 양태들에 따른, 트랜스퍼 몰딩 공정 동안에 와이어본드 스프링의 변형(deformation)을 예시하는 도면이다.
도 9는 본 발명의 양태들에 따른 디바이스 패키지에 통합된 와이어본드 스프링의 일례의 이미지이다.
도 10은 본 발명의 양태들에 따른 와이어본드 스프링의 일례의 평면도 이미지이다.
라디오 주파수(RF) 성분들을 이용하는 휴대폰 핸드세트, PDA(personal digital assistant), 미디어 플레이어, 및 그외의 휴대용 디바이스를 포함하는, 다수의 현대의 애플리케이션들에서, 완성된 제품의 크기(길이, 폭 및 두께) 및 무게는 종종 결정적인 설계 파라미터들일 수 있다. 예를 들면, 특히 휴대폰 핸드세트에 대하여, 증가된 기능 및 특징들을 제공하는 보다 작고 보다 가벼운 디바이스들 쪽으로의 계속적인 추세가 있다. 따라서, 이들 디바이스들에서 사용되는 개별 컴포넌트들의 크기 및 무게도 중요할 수 있다. 전술된 바와 같이, RF 디바이스들을 위한 전자기 간섭 차폐를 제공하기 위한 종래의 접근법은 차폐될 개별 RF 디바이스 위에 접지된 금속 캔을 배치하는 것을 수반하고, 이는 설계에 크기, 무게 및 비용을 추가하고, 따라서 다수의 애플리케이션들에서 바람직하지 못할 수 있다.
양태들 및 실시예들은 디바이스 또는 모듈의 크기 및/또는 무게를 최소로 증가시키면서 패키징 공정 동안에 개별 디바이스들 또는 모듈들에 통합되는 간섭 차폐물을 제공하는 방법들 및 장치들에 관한 것이다. 본 명세서에서 사용될 때, "EMI 차폐물(EMI shield)"이라는 용어는 전자기 간섭 및 라디오 주파수 간섭 차폐 모두를 지시하기 위해 이용된다. 일 실시예에서, 통합된 EMI 차폐물은, 아래에 더 설명되는 바와 같이, 와이어본드 제조 공정들을 이용하여 형성될 수 있고, 따라서, 현존하는 도구들을 이용하여 제조되고 모듈 내의 전자 디바이스들에 전기 접속들을 제공하기 위해 이용되는 종래의 와이어본드들과 공통의 공정 라인 상에서 조립될 수 있다. 이 접근법은 높은 설계 융통성뿐만 아니라 EMI 차폐물들을 제조하는 보다 쉽고 보다 적은 비용이 드는 방법을 제공할 수 있다. 또한, 본 발명의 양태들에 따른 통합된 "와이어본드 케이지(wirebond cage)" 차폐물은, 종래의 현존하는 기술들에 의해 달성되지 않았던, 모듈간/모듈내 격리(inter/intra module isolation) 및 로우 패키지 프로파일(low package profile)을 달성하는 방법을 제공한다. 아래에 설명되는 바와 같이, 와이어본드 케이지는 다양한 패키지들 및 공정 조건들에 대하여 강건하고 실용적인 EMI 차폐물을 제공하는 특정한 잘 제어된 설계 및 모양을 갖는 "와이어본드 스프링" 커넥터들을 이용하여 형성될 수 있다.
본 명세서에서 설명된 방법들 및 장치들의 실시예들은 이하의 설명에서 제시되거나 첨부 도면들에서 예시된 컴포넌트들의 배열 및 구성의 세부사항들에 대한 애플리케이션에 제한되지 않는다는 것을 알아야 한다. 본 방법들 및 장치들은 다른 실시예들에서의 구현이 가능하고 다양한 방법들로 실시되거나 수행되는 것이 가능하다. 본 명세서에서는 예시를 위하여 특정한 구현들의 예들이 제공되며, 제한하도록 의도되어 있지 않다. 특히, 임의의 하나 이상의 실시예들과 관련하여 설명된 액트들, 엘리먼트들 및 특징들은 임의의 그외의 실시예들에서 유사한 역할로부터 배제되도록 의도되어 있지 않다. 또한, 본 명세서에서 사용되는 어구 및 용어는 설명을 위한 것이며, 제한하는 것으로 간주되어서는 안 된다. 본 발명에서 단수로 언급된 시스템들 및 방법들의 실시예들 또는 엘리먼트들 또는 액트들의 임의의 언급들은 또한 복수의 이 엘리먼트를 포함하는 실시예들을 포함할 수 있고, 본 명세서에서 임의의 실시예 또는 엘리먼트 또는 액트의 임의의 복수의 언급은 또한 단일 엘리먼트만을 포함하는 실시예들을 포함할 수 있다. 단수 또는 복수 형태의 언급들은 현재 개시된 시스템들 또는 방법들, 그것들의 컴포넌트들, 액트들, 또는 엘리먼트들을 제한하도록 의도되어 있지 않다. 본 명세서에서 "including", "comprising", "having", "containing", "involving", 및 이들의 변형들의 사용은 그 뒤에 열거된 항목들 및 그 동등물들뿐만 아니라 추가적인 항목들을 포함하도록 의도되어 있다. "또는"의 언급들은 "또는"을 사용하여 설명된 임의의 용어들이 단 하나의, 2개 이상의, 및 모든 그 설명된 용어들 중 어떤 것이라도 나타낼 수 있도록 포괄적인 것으로서 해석될 수 있다. 앞과 뒤, 왼쪽과 오른쪽, 상부와 하부, 및 위쪽과 아래쪽의 임의의 언급들은, 본 시스템들 및 방법들 또는 그것들의 컴포넌트들을 어느 하나의 위치 또는 공간 방위로 제한하기 위해서가 아니라, 설명의 편의를 위해 의도되어 있다.
도 1을 참조하면, 본 발명의 양태들에 따른, 통합된 EMI 차폐물을 통합하는 전자 디바이스 또는 모듈을 패키징하는 방법의 일례가 예시되어 있다. 그 방법의 양태들 및 실시예들은 도 1을 계속 참조하여 아래에 설명된다.
제1 단계 100은 전자 모듈에 통합될 기판을 준비하는 것을 포함한다. 이 단계 100은, 전자 모듈의 다양한 컴포넌트들을 상호 접속하기 위해 이용될 수 있고, 아래에 더 설명되는 바와 같이, 그것의 적어도 일부가 통합된 EMI 차폐물의 일부분이 될 수 있는 금속화물들을 상기 기판 상에 형성하는 것을 포함할 수 있다. 단계 102에서는, 숙련된 당업자들에게 알려진 방법들 및 기법들에 따라서 전자 모듈이 조립될 수 있다. 이 단계 102는, 상기 기판에 하나 이상의 다이들을 설치하는 것, 임의의 필요한 내부 또는 외부 접속들 또는 접속점들을 형성하는 것(금속화물 및/또는 유전체의 층들을 성막하는 것을 포함함) 등과 같은 액트들을 포함할 수 있다. 따라서, 모듈 조립은 도 1에서 단일 단계 102로서 예시되어 있지만, 그것은 동시에, 상이한 시간들에, 및/또는 상이한 위치들에서 수행될 수 있는 몇 개의 단계들을 포함할 수 있다는 것을 알아야 한다. 또한, 단계 100은 단계 102의 일부분으로 간주될 수 있다는 것을 알아야 한다.
그러한 모듈의 예가 도 2에 예시되어 있다. 모듈(200)은 기판(204)에 설치된 하나 이상의 다이들(202)을 포함한다. 모듈(200)의 일부 예들은, EMI 차폐를 필요로 하거나 EMI 차폐로부터 이익을 얻을 수 있는 전력 증폭기, 트랜시버, 선형 디바이스, 필터 및 그외의 디바이스들을 포함하지만, 이들에 제한되는 것은 아니다. 전술된 바와 같이, EMI 차폐는 전형적으로 RF 디바이스들에 대하여 바람직하고 따라서, 다이들(202) 중 적어도 하나는 RF 디바이스일 수 있고 모듈(200)은 RF 모듈일 수 있지만, 본 발명은 그렇게 제한되지 않고, 다이(202)는 임의의 유형의 디지털 또는 아날로그 디바이스 또는 컴포넌트를 포함할 수 있다는 것을 인식해야 한다. 일례에서, 다이들(202)은, 도 2에 예시된 바와 같이, 본드 패드들(208)에 접속된 와이어본드들(206)을 이용하여 기판(204)에 설치된다. 대안으로, 다이들(202)은 플립칩 본딩 방법들, 또는 숙련된 당업자들에게 알려진 임의의 그외의 적합한 기법을 이용하여 기판(204)에 설치될 수 있다.
일 실시예에 따르면, 통합된 EMI 차폐물은 패키징 공정 동안에 기판(204)의 에지들의 주위에 와이어본드 케이지를 구성하는 것에 의해 모듈(200)에 통합된다. 와이어본드들(206)을 형성하기 위해 이용되는 종래의 공정과 유사하고 동일한 장비를 이용하는 와이어본드 공정은, 아래에 설명되는 바와 같이, 와이어본드 스프링을 구성하기 위해 구현될 수 있다. 복수의 이 와이어본드 스프링은 기판(204) 상의 다이(들)(202)의 주위에 배치되고, 아래에 더 설명되는 바와 같이, 패키지 내의 접지면들에 접속되어, 통합된 EMI 차폐물을 형성하는 와이어본드 스프링 케이지를 제공할 수 있다. 통합된 차폐물을 몰딩된 모듈에 형성하기 위해, 기판 내의 접지면을 상부 도전성 차폐물 층에 접속하는 방법을 찾는 데 제조 어려움이 있다. 와이어본드 스프링 커넥터들을 이용하여 통합된 차폐물을 형성하는 방법들의 실시예들은, 아래에 더 설명되는 바와 같이, 이 어려움을 해결하기 위한 강건한 제조 공정을 제공한다.
다시 도 1을 참조하여, 전술된 바와 같이, 단계 100은 통합된 EMI 차폐물의 일부분이 될 금속화물들을 기판(204) 상에 형성하는 것을 포함할 수 있다. 도 3을 참조하면, 이들 금속화물들은 와이어본드 패드들(210), 접지면(212), 및 와이어본드 패드들을 접지면에 접속하는 비아들(vias)(214)을 포함할 수 있다. 다음으로, 와이어본드 스프링들(216)은, 아래에 더 설명되는 바와 같이, 와이어본드 패드들(210)에 접속될 수 있다(단계 104). 도 3에 예시된 예에서는, 각각의 와이어본드 스프링(216)에 대하여, 관련된 비아들(214)과 함께, 2개의 개별 와이어본드 패드들(210)이 제공되지만, 본 발명은 그렇게 제한되지 않고 많은 다른 구성들이 예상된다는 것을 알아야 한다. 예를 들면, 도 4a 및 4b에 예시된 바와 같이, 개별 와이어본드 패드들(210)은 다이(들)(202)를 적어도 부분적으로 에워쌀 수 있는 금속화물 트랙 또는 링(218)으로 대체될 수 있다. 이 예에서는, 트랙을, 따라서 와이어본드 스프링들(216)을 접지면(212)에 연결하기 위해 트랙(218)을 따른 지점들에 하나 이상의 비아들(214)이 제공될 수 있다. 또한, 일례에서, 트랙(218)은 2개 이상의 와이어본드 스프링들(216) 사이에 연속적일 수 있고, 따라서 각 와이어본드 스프링은 개별적으로 관련된 비아(214)를 가질 필요가 없다. 또한, 도 3에서는 와이어본드 스프링(216)이, 양쪽 접속점들이 (와이어본드 패드들(210)에서) 비아들(214)에 의해 접지면(212)에 연결된 것으로 예시되어 있지만, 이렇게 할 필요는 없고, 와이어본드 스프링들의 단부들 중 하나가 플로팅(즉, 접지면에 전기적으로 연결되지 않은) 상태로 있을 수 있다.
일 실시예에 따르면, 통합된 EMI 차폐물을 형성하는 방법은, 다이(들)(202)를 몰드 컴파운드(220) 안에 인캡슐레이트하는 트랜스퍼 몰딩 공정(단계 106)을 포함한다. 아래에 더 설명되는 바와 같이, 트랜스퍼 몰딩 공정 동안에 기판(204)은 하부 몰드 체이스(lower mold chase)에 배치되고, 디바이스 주위의 공동(cavity)을 밀폐하기 위해 하부 몰드 체이스 상에 상부 몰드 체이스가 내리 눌리고, 몰드 컴파운드(220)가 공동 안으로 유입되어 기판 상의 다이(들)(202)를 인캡슐레이트한다. 트랜스퍼 몰딩 공정은 숙련된 당업자들에게 잘 알려져 있다.
다시 도 1 및 도 3을 참조하여, 트랜스퍼 몰딩 공정(단계 106) 후에, 몰드 컴파운드(220)를 통하여 와이어본드 스프링들(216)의 상부들을 노출시키기 위해 삭마 공정(ablation process)(단계 108)이 이용될 수 있다. 삭마 공정은, 예를 들면, 몰드 컴파운드의 층을 제거하고 와이어본드 스프링들(216)의 상부들을 노출시키기 위해 몰드 컴파운드(220)를 그라인딩(grinding)하고 및/또는 연마(polishing)하는, 레이저 삭마 공정을 포함할 수 있다. 일례에서, 삭마 공정은 두께가 약 40 미크론(micron)보다 작은 몰드 컴파운드의 층을 제거할 수 있다. 다른 예에서, 삭마 공정은 두께가 약 10 미크론인 몰드 컴파운드의 층을 제거할 수 있다. 와이어본드 스프링들(216)의 상부들이 노출된 후에, 와이어본드 스프링들(216)의 노출된 상부들과 접촉하도록 몰드 컴파운드(220)의 상부에 얇은 도전성 코팅 또는 층(222)이 형성될 수 있다(단계 110). 이 도전층(222)은 숙련된 당업자들에게 알려진 다양한 기법들 중 임의의 것을 이용하여, 예를 들면, 프린팅, 성막, 스퍼터링 등에 의해 몰드 컴파운드(220)의 상부에 성막될 수 있다. 일례에서, 도전층(222)은 몰드 컴파운드(220)의 상부에 스프레이-페인팅되는(spray-painted), 은 충전된 에폭시와 같은 금속 충전된 에폭시를 포함한다. 도전층(222)은 와이어본드 스프링들(216)의 노출된 상부들과 접촉하고 따라서 노출된 와이어본드 스프링들을 전기적으로 접속한다.
전술된 바와 같이, 일 실시예에서, 모듈(200)은, 도 3에 도시된 바와 같이, 기판(204)의 하부 표면을 따라서 배치되고, 비아들(214)에 의해 와이어본드 스프링들(216)에 접속된 접지면(212)을 포함한다. 와이어본드 스프링들(216)의 상부들과 도전층(222) 사이의 접촉을 통하여, 도전층과 접지면(212) 사이에 전기 접속이 형성되고, 따라서 모듈(200) 내의 EMI 차폐물을 완성한다. 와이어본드 스프링들(216)은 기판(204) 내의 접지면(212)과 상부 도전성 차폐물 층(222) 사이에 융통성 있고(그것들은 기판 상의 적합한 어디라도 배치될 수 있기 때문에) 완전히 통합된 접속을 제공한다. 일 실시예에서, 와이어본드 스프링들(216)은, 아래에 더 설명되는 바와 같이, 와이어본드 스프링들과 도전층(222) 사이에 확실한 전기적인 접속들을 생성하는 것을 용이하게 하는 스프링 효과를 생성하도록 제어되는, 정의된 모양을 갖는다. 따라서, 다이(들)(202) 중 하나 이상은 도전층(222), 와이어본드 스프링들(216)(및, 비아들(214) 및 본드 패드들(210)과 같은, 그것들의 관련된 금속화물들) 및 접지면(212)에 의해 형성된 접지된 EMI 차폐물 안에 실질적으로 넣어질 수 있다(enclosed). 본 발명의 실시예들에 따른 이 통합된 EMI 차폐물은, 종래의 EMI 차폐 해법들의 부피가 큰 금속 캔들과 달리, 모듈(200)에 최소의 크기 및 무게를 추가할 수 있다.
일 실시예에 따르면, 와이어본드 스프링들(216)은 잘 제어되고 종래의 와이어본드들(206)과 실질적으로 상이한 특정한 모양 및 높이를 갖는다. 숙련된 당업자들에게 알려진 바와 같이, 종래의 와이어본드들(206)은, 와이어본딩 머신을 이용하여, 본드 와이어의 한 단부를 다이(202)에 접속하고, 도 2 및 도 3에 예시된 바와 같이, 루프를 형성하도록 다이로부터 떨어져 본드 와이어를 잡아늘이도록 와이어본딩 머신의 움직임을 제어하고, 그 후 본드 와이어의 다른 단부를 기판 상의 패드에 접속하는 것에 의해 형성된다. 본 발명의 실시예들에 따른 와이어본드 스프링들(216)은 유사한 기법을 이용하여 형성될 수 있지만, 와이어 루프는, 와이어본딩 머신의 x 축 및 y 축 운동을 조작하는 것에 의해, 원하는 스프링 효과 및 아래에 설명되는 와이어본드 스프링의 다른 속성들을 제공하는 고유의 모양으로 가공된다.
도 5를 참조하면, 본 발명의 양태들에 따른 와이어본드 스프링(216)의 일 실시예가 예시되어 있다. 와이어본드 스프링(216)은, 와이어본드 스프링과 기판(204) 사이의 제1 접속점을 제공하는, 볼 본드(224), 및 볼 본드로부터 기판 상의 제2 접속점(228)까지 연장하는 와이어 루프(226)를 포함한다. 도 5 및 도 6을 참조하면, 와이어본드 스프링(216)을 형성하는 공정(단계 104)은 볼 본드(224)를 형성하는 제1 단계 112로부터 시작될 수 있다. 이 단계는 기판(204) 상의 와이어본드 패드(210)(도 3 참조) 상에 금속 볼을 배치하는 것(단계 114) 및 볼 본드(224)를 형성하기 위해 와이어본드 패드에 볼을 본딩하는 것(단계 116)을 포함할 수 있다. 와이어본드 스프링은, (종래의 와이어본드들을 위해 통상적으로 이용되는) 금 및 구리를 포함하는, 각종의 금속들 중 임의의 것을 이용하여 형성될 수 있다. 와이어본드 스프링이 금으로 만들어지는, 일례에서, 와이어본드 패드(210)는 유사하게 금, 또는 금 도금일 수 있고, 볼 본드(224)는 기판(204)에 초음파로 본딩된다. 금, 구리 또는 주석 도금된 와이어본드 패드들(210) 상에 구리 볼 본드(224)를 형성하기 위해 유사한 열초음파 공정(thermosonic process)이 이용될 수 있다.
일 실시예에 따르면, 와이어 루프(226)는 볼 본드(224)로부터 와이어를 잡아늘이고, 와이어본딩 머신의 x 축 및 y 축 운동을 조작하는 것에 의해 와이어를 모양 짓고(단계 118), 마지막으로 와이어 루프의 테일 단부(tail end)를 와이어본드 패드(210)에 본딩하는(단계 120) 것에 의해 형성된다. 일 실시예에서, 와이어 루프(226)는 도 5에 예시된 모양, 또는 그와 유사한 모양을 갖도록 모양 지어진다.
도 7을 참조하면, 전술된 바와 같이, 기판(204) 상에 제공된 와이어본드 패드들(210)(또는 트랙(218))에 본딩된 와이어본드 스프링(216)의 일 실시예가 예시되어 있다. 일 실시예에서, 와이어본드 스프링(216)은 볼 본드(224) 근처의 굴곡 구역(zone of inflection)(230)을 포함한다. 와이어는 굴곡 구역(230)으로부터 와이어본드 스프링(216)의 크레스트(crest)(232)까지 위쪽으로 연장한다. 굴곡 구역(230)과 크레스트(232) 사이에 볼록 영역(convex region)(234)이 연장한다. 와이어본드 스프링(216)은, 크레스트(232)에 근접한 상부 영역(upper region)(236), 및 상부 영역(236)과 제2 접속점(228) 사이에 연장하는 아래쪽으로 경사진 테일 영역(downward sloping tail region)(238)을 더 포함한다. 일례에서, 상부 영역(236)은 상부 도전층(222)(도 4 참조)과의 넓은 접촉 면적을 제공하도록 실질적으로 평평하며, 그에 의해 도전층과의 양호한 전기 접속을 용이하게 한다. 굴곡 구역(230)은, 종래의 와이어본드에 비하여, 와이어본드 스프링(216)을 더 탄력 있게 만들어서, 와이어본드 스프링의 스프링 효과, 및 몰드 체이스 및 몰드 컴파운드에 의해 가해지는 압력에 견디는 와이어본드 스프링의 능력에 기여하고, 아래에 더 설명되는 바와 같이, 트랜스퍼 몰딩 공정(106) 동안에 그것의 모양을 유지하기 위해 이용된다. 일례에서, 와이어본드 스프링의 크레스트(232)는, 점선(240)에 의해 표시된 바와 같이, 실질적으로 굴곡 구역(236) 위쪽에 배치되고, 이는, 아래에 설명되는 바와 같이, 와이어본드 스프링(216)의 탄력성에 더 기여할 수 있다.
숙련된 당업자들에게 알려지고 전술된 바와 같이, 트랜스퍼 몰딩 공정 동안에, 디바이스는 하부 몰드 체이스에 배치되고, 디바이스 주위의 공동을 밀폐하기 위해 하부 몰드 체이스 상에 상부 몰드 체이스가 내리 눌리고, 몰드 컴파운드(220)가 공동 안으로 유입된다. 와이어본드 패드(210)로부터 크레스트(232)까지 측정된, 와이어본드 스프링(216)의 높이는 몰드 컴파운드(220)의 예기된 또는 설계된 두께보다 약간 더 높게 만들어질 수 있다. 트랜스퍼 몰딩 공정(단계 106) 동안에, 와이어본드 스프링(216)은, 도 8에 예시된 바와 같이, 내려가는 상부 몰드 체이스(242)에 의해 압축된다. 일례에서, 상부 몰드 체이스(242)는 먼저 와이어본드 스프링(216)의 크레스트(232)와 접촉하는데, 이는 크레스트가 와이어본드 스프링의 최고 지점(highest point)이기 때문이다. 굴곡 구역(230) 및 실질적으로 굴곡 구역 위쪽의 크레스트(232)의 배치에 의해 제공되는, 와이어본드 스프링(216)의 스프링 상수로 인해, 와이어본드 스프링은, 도 8에 예시된 바와 같이, 상부 몰드 체이스(242)의 표면과 접촉을 유지한다. 와이어본드 스프링(216)의 모양에 의해 제공되는 이 스프링 효과는 통합된 EMI 차폐물의 강건한 제조를 가능케 하는데, 이는 와이어본드 스프링의 상부가 몰드 체이스의 표면과 접촉을 유지하게 함으로써, 몰드 컴파운드의 얇은 층만이 와이어본드 스프링의 상부를 덮을 수 있고, 그에 따라 와이어본드 스프링의 상부는 삭마 공정(단계 108)에 이어 용이하게 및 확실하게 노출될 수 있기 때문이다. 일례에서, 와이어본드 스프링(216)은 수직 방향으로 큰 스프링 범위를 갖고 트랜스퍼 몰딩 공정 동안에 일어날 수 있는 몰드 컴파운드 두께, 기판 두께 및 휨(warpage)의 변동들로 인해 생기는 완성된 높이의 변동들을 흡수할 수 있다. 와이어본드 스프링의 높이는 상부 몰드 체이스(242)가 내려갈 때 와이어본드 스프링이 압축되도록 충분히 높도록, 그러나 내려가는 상부 몰드 체이스가 와이어본드 스프링을 뭉갤 정도로 높지는 않도록 선택될 수 있다. 따라서, 와이어본드 스프링은 내려가는 상부 몰드 체이스(242)를 수용하기 위해 요구되는 변형의 양이 와이어본드 스프링의 스프링 능력을 초과할 정도로 높지 않아야 한다. 유사하게, 만일 와이어본드 스프링이 충분히 높지 않다면, 와이어본드 스프링의 상부는 트랜스퍼 몰딩 공정에 이어 몰드 컴파운드의 상부 표면과 접촉하거나 근 상부 표면에 충분히 가깝지 않을 수 있고, 따라서 삭마 공정(단계 108)에 의해 노출되지 않을 수 있고, 또는 와이어본드 스프링의 상부를 몰드 컴파운드의 상부 표면과 접촉 상태로 유지할 충분한 탄성 변형(스프링 효과)을 나타내지 않을 수 있다. 일례에서, 와이어본드 스프링(216)의 높이는 몰드 컴파운드의 설계된 두께보다 약 90 미크론 더 높다. 그러나, 와이어본드 스프링은, 예를 들면, 와이어본드 스프링을 형성하기 위해 사용되는 금속, 몰드 재료 등과 같은 요인들에 따라서 상이한 높이를 가질 수 있다는 것을 알아야 한다.
일 실시예에 따르면, 와이어본드 스프링(216)의 모양은 도전층(222)에 큰 접촉 면적을 제공하도록 최적화되고, 그에 의해 도전층(222)과의 양호한 전기 접속을 용이하게 한다. 전술된 바와 같이, 일례에서, 와이어본드 스프링(216)의 상부 영역(236)은 실질적으로 평평하다. 따라서, 상부 몰드 체이스(242)에 의해 압축될 때, 상부 영역(236)은 몰드 체이스(또는 몰드 컴파운드의 표면)와 접촉하는 큰 평평한 영역(길이)을 제공할 수 있다. 이것은 삭마 공정(단계 108)에 의해 패키지의 상부에서 노출되고 도전층(222)과 전기 접속을 형성하고 EMI 차폐물을 완성하기 위해 도전층(222)과 접촉할 영역이다. 도 9를 참조하면, 디바이스 패키지에 통합된 와이어본드 스프링의 일례의 이미지가 예시되어 있다. 도 9에 예시된 바와 같이, 와이어본드 스프링의 상부 영역(236)은 몰드 컴파운드(220)의 상부에 도전층(222)과 접촉하는 큰 평평한 영역을 형성한다. 도 9의 와이어본드 스프링의 평면도가 도 10에 예시되어 있다. 도 10을 참조하면, 와이어본드 스프링의 상부 영역(236) 및 크레스트(232)에, 반드시 완전히 대응하는 것은 아니지만, 지배적으로 대응하는, 노출된 와이어의 긴 길이(244)가 몰드 컴파운드(220)의 상부에 관찰될 수 있다. 약 400 미크론의 평균 노출 길이(244) 및 약 200 미크론의 최소 노출 길이를 갖는, 와이어본드 스프링들을 포함하는 패키지들의 제조된 및 시뮬레이션된 예들이 생성되었다. 이들 예들은 종래의 와이어본드 루프들(도 4a의 206)에 비하여 약 10배의 와이어의 노출 길이의 개선을 예시한다. 이 증가된 접촉 면적은 통합된 EMI 차폐물을 위한 강건하고 낮은 저항 전기 접속을 제공한다. 또한, 만일, 예를 들어 비용을 줄이기 위해, 금보다는, 구리와 같은 재료가 와이어본드 스프링들에 이용된다면, 구리가 금이 갖는 것보다 낮은 전도성을 갖기 때문에 큰 접촉 면적은 특히 중요할 수 있다. 또한, 와이어본드 스프링의 노출된 영역과 도전층(222) 사이에 접속을 만들기 위해 땜납이 사용되지 않기 때문에(단지 2개의 도체들 사이의 접촉에 의해 접속이 만들어짐), 접촉 면적이 클수록, 접속은 더 확실할 수 있다.
도전층(222)과의 양호하고 강건한 전기 접속을 용이하게 하는 스프링 효과 및 큰 접촉 영역을 제공하는 것에 더하여, 와이어본드 스프링(216)의 모양도 트랜스퍼 몰딩 공정 동안에 탄력성을 제공한다. 출원인들은, 상부 영역이 몰드 컴파운드의 상부에 또는 그 근처에 있고 최소의 삭마에 의해 쉽게 노출될 수 있도록 트랜스퍼 몰딩 공정 동안에 와이어본드 스프링들이 똑바로 선 상태를 유지하는 것이 중요하다는 것을 실험적으로 판정하였다. 테스트들 및 시뮬레이션들은, 종래의 모양의 와이어본드 루프들이, 그것들의 모양이 거의 또는 전혀 안정성을 제공하지 않기 때문에 트랜스퍼 몰딩 공정 동안에 접히고 찌부러진다는(collapse) 것을 증명하였다. 그 결과, 루프들은 상부 몰드 체이스(242) 및 흐르는 몰드 컴파운드로부터 압력을 받아 임의의 방향으로 움직일 수 있다. 대조적으로, 와이어본드 스프링들(216)의 모양은 와이어본드 스프링의 움직임을, 주로, 수직 방향(도 3의 y 방향)으로의 압축(탄성 변형)으로 제어하여, 전술된 스프링 효과로 귀결된다. 일례에서, 와이어본드 스프링들은 면내 방향(즉, 도 3의 x-z 방향)으로 뻣뻣하고(stiff), 매우 높은 루프들에서 주요 관심사일 수 있는, 몰드 흐름 및 와이어 스윕 결함(wire sweep defects)에 대한 양호한 내성을 갖는다.
요컨대, 전형적으로 모듈 기판에 이미 존재하는 접지면, 몰드 컴파운드의 상부에 증착된 도전성 재료의 얇은 층, 및 그 도전층을 접지면에 접속하기 위해 본 명세서에 설명된 복수의 와이어본드 스프링만을 이용하여 임의의 트랜스퍼 몰딩된 모듈에 효과적이고 저비용의 강건한 통합된 EMI 차폐물이 제공될 수 있고, 그에 의해 모듈 내의 디바이스들의 일부 또는 전부에 대한 완전한 차폐물을 형성한다. 와이어본드 스프링들은 패키지 내의 어디에나 배치될 수 있고, 도전층(222)과의 접촉을 보증하는 옵션의 여분의 접속들은 모든 전기적 요건을 만족시키고, 상이한 모듈 레이아웃들 및 디바이스들을 수용하도록 쉽게 수정될 수 있는 매우 융통성 있는 EMI 차폐물 설계를 허용한다. 유사하게, 도 4a 및 도 4b에 관하여 전술된 바와 같이, 와이어본드 패드들(210)(또는 트랙들(218))을 접지면에 접속하는 비아들(214)은 각각의 패드와, 또는 접지면 상의 특정한 위치들과 일치할 필요가 없어, 모듈에서 융통성 있는 패드(210) 및 비아(214) 배치를 허용한다. 적절한 EMI 차폐를 제공하기 위해 요구되는 와이어본드 스프링들의 수는 차폐될 디바이스들의 동작 주파수 및 요구되는 차폐의 레벨에 의존한다. 예를 들면, 와이어 밀도(즉, 주어진 방향으로 바로 인접한 와이어본드 스프링들(216) 사이의 간격)는 신호 주파수의 증가와 함께 증가할 수 있다. 일례에서, 약 λ/20(여기에서, λ는 차폐될 신호의 파장임)의 와이어 간격이 이용될 수 있다. 와이어 간격은, 주어진 주파수에서 원하는 차폐를 달성하는 최소의 간격이 유지된다면, 균일할 필요가 없다는 것을 알아야 한다. 와이어본드 스프링 EMI 케이지들의 예들이 테스트되었고, 현재 대부분의 RF 핸드세트 애플리케이션을 위해 충분한, 대략 20 dB 차폐를 제공하는 것으로 확인되었다. 따라서, 본 명세서에서 설명된 와이어본드 스프링들은 매우 융통성 있고 모듈에 최소의 비용, 무게 및/또는 크기를 추가하는 완전히 통합된 EMI 차폐물을 제공하기 위해 이용될 수 있다. 와이어본드 스프링들은 저비용이고, 강건하고, 어떤 추가적인 또는 특수화된 조립 장비의 조달도 요구하지 않는 전통적인 가공 기법들을 이용하여 가공될 수 있다.
이렇게 적어도 하나의 실시예의 몇몇 양태들을 설명하였으나, 숙련된 당업자들은 다양한 변경들, 수정들, 및 개선들을 쉽게 떠올릴 것이라는 것을 알아야 한다. 그러한 변경들, 수정들, 및 개선들은 본 개시의 일부분인 것으로 의도되고 본 발명의 범주 내에 있는 것으로 의도된다. 따라서, 전술한 설명 및 도면들은 단지 예시이고, 본 발명의 범주는 부속된 청구항들, 및 그것들의 동등물들의 적절한 구성으로부터 결정되어야 한다.

Claims (21)

  1. 통합된 전자기 간섭 차폐물을 갖는 패키징된 반도체 모듈로서,
    접지면을 갖는 기판;
    상기 기판의 표면 상에 설치된 전자 디바이스;
    상기 전자 디바이스의 주위에 배치되고 상기 접지면에 전기적으로 연결된 복수의 와이어본드 스프링;
    상기 전자 디바이스를 덮고 상기 복수의 와이어본드 스프링을 적어도 부분적으로 덮는 몰드 컴파운드(mold compound); 및
    상기 몰드 컴파운드의 상부 표면 상에 배치되고 상기 복수의 와이어본드 스프링 중 적어도 일부에 전기적으로 연결된 도전층
    을 포함하고;
    상기 복수의 와이어본드 스프링, 상기 도전층 및 상기 접지면은 함께 상기 통합된 전자기 간섭 차폐물을 구성하는 패키징된 반도체 모듈.
  2. 제1항에 있어서,
    상기 복수의 와이어본드 스프링은 금 와이어로 형성되는 패키징된 반도체 모듈.
  3. 제1항에 있어서,
    상기 복수의 와이어본드 스프링은 구리 와이어로 형성되는 패키징된 반도체 모듈.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 도전층은 은 충전된 에폭시(silver-filled epoxy)를 포함하는 패키징된 반도체 모듈.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 전자 디바이스는 RF 디바이스인 패키징된 반도체 모듈.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 복수의 와이어본드 스프링 각각은 상기 도전층과 상기 와이어본드 스프링 사이의 접촉이 상기 도전층과 상기 와이어본드 스프링 사이의 전기적 연결을 제공하도록 허용하는 스프링 효과를 제공하도록 모양 지어진 와이어의 연속 루프(continuous loop of wire)를 포함하는 패키징된 반도체 모듈.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 복수의 와이어본드 스프링 각각은,
    상기 기판의 표면 상에 배치된 볼 본드(ball bond);
    굴곡 구역(zone of inflection);
    크레스트(crest);
    상기 굴곡 구역과 상기 크레스트 사이에 연장하는 볼록 영역(convex region);
    경사진 테일 영역(sloping tail region); 및
    상기 크레스트와 상기 경사진 테일 영역 사이에 연장하는 실질적으로 평평한 영역
    을 포함하는 와이어의 연속 루프를 포함하고;
    상기 굴곡 구역은 상기 볼록 영역과 상기 볼 본드의 사이에 있고;
    상기 경사진 테일 영역의 단부가 상기 기판에 연결되는 패키징된 반도체 모듈.
  8. 제7항에 있어서,
    상기 기판의 표면 상에 배치된 제1 및 제2 금속화된 접속점들(metallized connection points)을 더 포함하고;
    상기 볼 본드는 상기 제1 금속화된 접속점에 연결되고;
    상기 경사진 테일 영역의 단부는 상기 제2 금속화된 접속점에 연결되는 패키징된 반도체 모듈.
  9. 와이어의 연속 루프로 형성된 와이어본드 스프링으로서,
    볼 본드;
    굴곡 구역;
    크레스트;
    상기 굴곡 구역과 상기 크레스트 사이에 연장하는 볼록 영역;
    경사진 테일 영역; 및
    상기 크레스트와 상기 경사진 테일 영역 사이에 연장하는 실질적으로 평평한 영역
    을 포함하고;
    상기 굴곡 구역은 상기 볼록 영역과 상기 볼 본드의 사이에 있는 와이어본드 스프링.
  10. 제9항에 있어서,
    상기 크레스트는 상기 굴곡 구역 위쪽에 실질적으로 수직으로 되어 있는 와이어본드 스프링.
  11. 제9항 또는 제10항에 있어서,
    상기 와이어본드 스프링은 금 와이어로 형성되는 와이어본드 스프링.
  12. 제9항 또는 제10항에 있어서,
    상기 와이어본드 스프링은 구리 와이어로 형성되는 와이어본드 스프링.
  13. 통합된 전자기 간섭 차폐물을 갖는 반도체 모듈 패키지로서,
    기판;
    상기 기판의 제1 표면 상에 배치된 제1 및 제2 금속화된 접속점들; 및
    상기 제1 금속화된 접속점과 상기 제2 금속화된 접속점 사이에 연장하는 연속 와이어를 포함하는 와이어본드 스프링
    을 포함하고;
    제1 와이어본드 스프링은,
    제1 금속화된 접속점에 전기적으로 접속된 볼 본드;
    굴곡 구역;
    크레스트;
    상기 굴곡 구역과 상기 크레스트 사이에 연장하는 볼록 영역;
    상기 크레스트에 근접한 실질적으로 평평한 영역; 및
    상기 실질적으로 평평한 영역과 상기 제2 금속화된 접속점 사이에 연장하는 경사진 테일 영역을 포함하는 반도체 모듈 패키지.
  14. 제13항에 있어서,
    상기 기판 상에 배치되고 상기 제1 및 제2 금속화된 접속점들 중 적어도 하나에 전기적으로 연결된 접지면을 더 포함하는 반도체 모듈 패키지.
  15. 제14항에 있어서,
    전자 디바이스; 및
    상기 와이어본드 스프링과 실질적으로 동일한 복수의 추가적인 와이어본드 스프링을 더 포함하고;
    상기 복수의 와이어본드 스프링은 상기 전자 디바이스의 둘레의 주위에 상기 기판 상에 배치되는 반도체 모듈 패키지.
  16. 제15항에 있어서,
    상기 전자 디바이스를 덮고 상기 복수의 와이어본드 스프링을 적어도 부분적으로 덮는 몰드 컴파운드; 및
    상기 몰드 컴파운드의 표면 상에 배치되고 상기 복수의 와이어본드 스프링 중 적어도 일부에 전기적으로 연결된 도전층을 더 포함하고;
    상기 접지면, 상기 도전층 및 상기 복수의 와이어본드 스프링 중 상기 적어도 일부는 함께 상기 통합된 전자기 간섭 차폐물을 형성하는 반도체 모듈 패키지.
  17. 통합된 전자기 간섭 차폐물을 갖는 모듈을 제조하는 방법으로서,
    전자 디바이스를 기판에 접속하는 단계;
    상기 기판 상에 금속화물들(metallizations)을 제공하는 단계;
    상기 금속화물들에 접속된 복수의 와이어본드 스프링을 형성하는 단계;
    몰드 컴파운드 안에 상기 전자 디바이스를 인캡슐레이트하고(encapsulate) 상기 몰드 컴파운드로 상기 복수의 와이어본드 스프링을 적어도 부분적으로 덮는 트랜스퍼 몰딩 공정(transfer molding process)을 수행하는 단계; 및
    상기 몰드 컴파운드의 표면 상에 도전층을 배치하는 단계 - 상기 도전층은 상기 복수의 와이어본드 스프링 중 적어도 일부에 전기적으로 접속됨 -
    를 포함하는 모듈 제조 방법.
  18. 제17항에 있어서,
    상기 복수의 와이어본드 스프링 중 적어도 일부의 영역들을 노출시키기 위해, 상기 몰드 컴파운드의 표면 상에 상기 도전층을 배치하기 전에, 상기 몰드 컴파운드의 표면을 삭마하는(ablating) 단계를 더 포함하는 모듈 제조 방법.
  19. 제17항에 있어서,
    금속화물들을 제공하는 단계는 접지면 및 상기 접지면에 전기적으로 접속된 적어도 하나의 와이어본드 접촉 영역을 제공하는 단계를 포함하는 모듈 제조 방법.
  20. 제17항에 있어서,
    상기 복수의 와이어본드 스프링을 형성하는 단계는,
    상기 금속화물들 상에 와이어 볼을 퇴적하는(depositing) 단계;
    상기 와이어 볼로부터 와이어를 잡아늘이는(drawing) 것에 의해 와이어 루프를 형성하여 상기 와이어 볼에 접속된 제1 단부 및 제2 단부를 갖는 상기 와이어 루프를 형성하는 단계; 및
    상기 제2 단부를 상기 금속화물들에 접속하는 단계
    를 포함하는 모듈 제조 방법.
  21. 제17항에 있어서,
    상기 몰드 컴파운드의 표면 상에 상기 도전층을 배치하는 단계는 상기 몰드 컴파운드의 표면 상에 은 충전된 에폭시의 층을 페인팅하는 단계를 포함하는 모듈 제조 방법.
KR1020117002352A 2008-07-31 2008-07-31 통합된 간섭 차폐물을 갖는 반도체 패키지 및 그 제조 방법 KR101533866B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2008/071832 WO2010014103A1 (en) 2008-07-31 2008-07-31 Semiconductor package with integrated interference shielding and method of manufacture therof

Publications (2)

Publication Number Publication Date
KR20110039448A true KR20110039448A (ko) 2011-04-18
KR101533866B1 KR101533866B1 (ko) 2015-07-03

Family

ID=41610627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117002352A KR101533866B1 (ko) 2008-07-31 2008-07-31 통합된 간섭 차폐물을 갖는 반도체 패키지 및 그 제조 방법

Country Status (6)

Country Link
EP (2) EP2752872B1 (ko)
JP (1) JP5276169B2 (ko)
KR (1) KR101533866B1 (ko)
CN (1) CN102105981B (ko)
HK (1) HK1159311A1 (ko)
WO (1) WO2010014103A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231286B2 (en) 2012-12-24 2016-01-05 SK Hynix Inc. Package substrate with band stop filter and semiconductor package including the same

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9137934B2 (en) 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
US8835226B2 (en) * 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8948712B2 (en) 2012-05-31 2015-02-03 Skyworks Solutions, Inc. Via density and placement in radio frequency shielding applications
KR20160006257A (ko) 2012-06-14 2016-01-18 스카이워크스 솔루션즈, 인코포레이티드 Bifet 및 고조파 종단 및 관련된 시스템, 장치, 및 방법을 갖는 전력 증폭기 모듈
CN104885216B (zh) * 2012-07-13 2017-04-12 天工方案公司 在射频屏蔽应用中的轨道设计
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9419667B2 (en) 2013-04-16 2016-08-16 Skyworks Solutions, Inc. Apparatus and methods related to conformal coating implemented with surface mount devices
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
JP5684349B1 (ja) * 2013-09-10 2015-03-11 株式会社東芝 半導体装置および半導体装置の検査方法
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
KR102377472B1 (ko) 2015-03-10 2022-03-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9824979B2 (en) 2015-12-29 2017-11-21 Stmicroelectronics, Inc. Electronic package having electromagnetic interference shielding and associated method
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
CN110392923A (zh) 2017-03-08 2019-10-29 株式会社村田制作所 高频模块
WO2018164159A1 (ja) 2017-03-08 2018-09-13 株式会社村田製作所 モジュール
CN109891584A (zh) * 2017-09-14 2019-06-14 深圳市汇顶科技股份有限公司 芯片封装结构及方法、电子设备
CN111699552B (zh) 2018-02-08 2023-08-15 株式会社村田制作所 高频模块
CN214254388U (zh) 2018-06-01 2021-09-21 株式会社村田制作所 高频模块
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
KR102279979B1 (ko) 2018-08-03 2021-07-21 가부시키가이샤 무라타 세이사쿠쇼 모듈
US20200043864A1 (en) 2018-08-03 2020-02-06 Murata Manufacturing Co., Ltd. Module
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
CN111490034A (zh) * 2019-01-25 2020-08-04 苏州远创达科技有限公司 一种高隔离度的多芯片模块
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084656B1 (en) * 1993-11-16 2006-08-01 Formfactor, Inc. Probe for semiconductor devices
US6455354B1 (en) * 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
US6956283B1 (en) * 2000-05-16 2005-10-18 Peterson Kenneth A Encapsulants for protecting MEMS devices during post-packaging release etch
JP4629284B2 (ja) * 2001-09-10 2011-02-09 ローム株式会社 半導体装置およびその製造方法
JP3632960B2 (ja) * 2001-11-27 2005-03-30 京セラ株式会社 半導体装置
JP4057968B2 (ja) * 2003-07-29 2008-03-05 京セラ株式会社 電子装置
JP4051326B2 (ja) * 2003-08-26 2008-02-20 京セラ株式会社 電子装置の製造方法
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
US8399972B2 (en) * 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
US20070163802A1 (en) * 2006-01-19 2007-07-19 Triquint Semiconductors, Inc. Electronic package including an electromagnetic shield
US20080014678A1 (en) * 2006-07-14 2008-01-17 Texas Instruments Incorporated System and method of attenuating electromagnetic interference with a grounded top film
JP2010010441A (ja) * 2008-06-27 2010-01-14 Murata Mfg Co Ltd 回路モジュールの製造方法および回路モジュール
JP2010027996A (ja) * 2008-07-24 2010-02-04 Sanyo Electric Co Ltd 高周波モジュール及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231286B2 (en) 2012-12-24 2016-01-05 SK Hynix Inc. Package substrate with band stop filter and semiconductor package including the same

Also Published As

Publication number Publication date
JP5276169B2 (ja) 2013-08-28
EP2308085A1 (en) 2011-04-13
WO2010014103A1 (en) 2010-02-04
EP2752872A1 (en) 2014-07-09
EP2308085A4 (en) 2013-06-05
JP2011529638A (ja) 2011-12-08
CN102105981A (zh) 2011-06-22
EP2752872B1 (en) 2018-06-27
CN102105981B (zh) 2013-11-13
HK1159311A1 (en) 2012-07-27
KR101533866B1 (ko) 2015-07-03

Similar Documents

Publication Publication Date Title
US8987889B2 (en) Semiconductor package with integrated interference shielding and method of manufacture thereof
KR101533866B1 (ko) 통합된 간섭 차폐물을 갖는 반도체 패키지 및 그 제조 방법
KR100782774B1 (ko) Ｓｉｐ 모듈
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
KR101567943B1 (ko) 적층 인터포저를 구비한 실장식 집적 회로 패키지 시스템
US6534879B2 (en) Semiconductor chip and semiconductor device having the chip
US9054115B2 (en) Methods for fabricating an overmolded semiconductor package with wirebonds for electromagnetic shielding
TWI381497B (zh) 具有整合式天線之覆蓋成型的半導體封裝組件
CN111244067B (zh) 半导体封装、具有封装内隔室屏蔽的半导体封装及其制作方法
US11239179B2 (en) Semiconductor package and fabrication method thereof
EP3678175A1 (en) Semiconductor package with in-package compartmental shielding
US20200168557A1 (en) Semiconductor package and fabrication method thereof
CN108695299B (zh) 电子封装件及其承载结构与制法
US10896880B2 (en) Semiconductor package with in-package compartmental shielding and fabrication method thereof
CN113078139A (zh) 电子封装件及其制法
JP2020088373A (ja) 半導体パッケージ及びその製造方法
US20220310530A1 (en) Application of conductive via or trench for intra module emi shielding
US20220351901A1 (en) Low Cost In-Package Power Inductor
CN207966971U (zh) 用于半导体封装结构的万用转接电路层
CN115763436A (zh) 打线式电磁屏蔽结构、屏蔽方法、电路结构和电子设备
CN115763439A (zh) 一种分区电磁屏蔽的模组、制备方法及电路板和电子产品
CN115763434A (zh) Fc电磁屏蔽芯片、封装结构、方法、电路结构及电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180615

Year of fee payment: 4