CN111490034A - 一种高隔离度的多芯片模块 - Google Patents

一种高隔离度的多芯片模块 Download PDF

Info

Publication number
CN111490034A
CN111490034A CN201910071651.2A CN201910071651A CN111490034A CN 111490034 A CN111490034 A CN 111490034A CN 201910071651 A CN201910071651 A CN 201910071651A CN 111490034 A CN111490034 A CN 111490034A
Authority
CN
China
Prior art keywords
isolation
chip module
chips
bonding wires
isolated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910071651.2A
Other languages
English (en)
Inventor
张勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innogration Suzhou Co ltd
Original Assignee
Innogration Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innogration Suzhou Co ltd filed Critical Innogration Suzhou Co ltd
Priority to CN201910071651.2A priority Critical patent/CN111490034A/zh
Publication of CN111490034A publication Critical patent/CN111490034A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种高隔离度的多芯片模块,包括多个芯片,所述芯片之间通过多个接地的键合线隔离,所述相邻键合线的间隙大于设定的阈值,形成隔离的键合线覆盖芯片。在多芯片模块中的芯片中采用多根接地键合线进行隔离,并且具有高隔离度,为多芯片模块的隔离提供了简单实用的方法。

Description

一种高隔离度的多芯片模块
技术领域
本发明涉及一种多芯片模块,具体地涉及一种高隔离度的多芯片模块。
背景技术
传统的模块电路中往往会使用金属隔离墙,将电路隔离成不同的空腔。例如,在微波电路中,常需要在收发组件尤其是高性能收发组件的收发之间做好隔离,一种方法是接收和发射采用微波模块,特点是体积大、成本高,另一种方法是在一个盒体中通过挡墙及盖板(平板)形成不同腔体之间的隔离,防止不同腔体之间相互干扰,使电路稳定性更强。
例如,专利CN106099293 A“一种高隔离度微波组件”,公开日期2016年11月09日,介绍了一种高隔离度微波组件,包括印制板,其具有供微波信号传输的微波印制板;盒体,其封装在所属印制板的外侧;其中,所述微波印制板设有若干个独立的腔体,每个所属腔体内设有供微波信号传输的通道,两个所属通道件设有隔离信号的挡墙,所属挡墙与所述盒体内侧贴合。该种挡墙往往采用金属材料制成,体积较大。
但是,多芯片模块(MCM)是将多个集成电路裸芯片电连接于同一块多层互连基板上,然后进行封装,从而形成高密度和高可靠性的微电子组件。在多芯片模块内部,由于体积非常狭小,传统的模块电路的金属隔离墙已经无法实现。本发明因此而来。
发明内容
针对上述存在的技术问题,本发明目的在于提供一种高隔离度的多芯片模块,在多芯片模块中的芯片中采用多根接地键合线进行隔离,并且具有高隔离度,为多芯片模块的隔离提供了简单实用的方法。
为了解决现有技术中的这些问题,本发明提供的技术方案是:
一种高隔离度的多芯片模块,包括多个芯片,所述芯片之间通过多个接地的键合线隔离,所述相邻键合线的间隙小于设定的阈值,形成隔离的键合线覆盖芯片。
优选的技术方案中,电源线与射频通路之间通过多个接地的键合线隔离。
优选的技术方案中,所述相邻键合线的间隙小于八分之一波长,形成隔离的键合线的高度大于八分之一波长。
相对于现有技术中的方案,本发明的优点是:
在多芯片模块中的芯片中采用多根接地键合线进行隔离,并且具有高隔离度,为多芯片模块的隔离提供了简单实用的方法。
采用键合线的隔离具有设计简单,灵活,易分布等特点。
附图说明
下面结合附图及实施例对本发明作进一步描述:
图1为本发明高隔离度的多芯片模块的原理图;
图2为本发明实施例一的高隔离度的多芯片模块;
图3为本发明实施例二的高隔离度的多芯片模块;
图4为本发明实施例三的高隔离度的多芯片模块;
图5为本发明实施例四的高隔离度的多芯片模块。
具体实施方式
以下结合具体实施例对上述方案做进一步说明。应理解,这些实施例是用于说明本发明而不限于限制本发明的范围。实施例中采用的实施条件可以根据具体厂家的条件做进一步调整,未注明的实施条件通常为常规实验中的条件。
实施例1:
如图1所示,一种高隔离度的多芯片模块,包括多个芯片,图1中的多个芯片可以为与输入端连接的第一输入匹配电路IM1、驱动级的放大器D和第一输出匹配电路OM1和末及的第二输入匹配电路IM2、放大器F和第二输出匹配电路OM2,第二输出匹配电路连接输出端,其中,第一输入匹配电路IM1和驱动级的放大器D之间需要进行隔离,第一输出匹配电路OM1和第二输入匹配电路IM2之间需要进行隔离。
第一输入匹配电路IM1和驱动级的放大器D之间的隔离,及第一输出匹配电路OM1和第二输入匹配电路IM2之间的隔离,通过多个接地的键合线形成的隔离结构(10,20)进行隔离,该隔离结构如图2-5所示。
键合线(11,12)之间可以相连,如图2所示;键合线(11,12)之间也可以重叠,如图3所示;键合线(11,12)之间也可以是包含关系,如图4所示;例如最外围为宽度最大的键合线,然后依次向内的宽度逐渐减少,形成一定的密度,具体的密度视电路设计要求而定;键合线(11,12)之间还可以具有一定的间隙,如图5所示;该隔离结构的相邻键合线的间隙小于八分之一波长,形成隔离的键合线覆盖芯片,以便进行有效的隔离。
当然为了进一步提高隔离度,形成隔离的键合线的高度需要大于八分之一波长,该隔离结构与传统的隔离结构的隔离效果相当,还具有隔离前后级的作用,削弱前后级的耦合,使电路稳定性更强,优化级联增益。
该种隔离结构还可以加在电源线与射频通路之间,优化射频与电源之间的隔离。
采用键合线进行隔离还具有设计简单,灵活,易分布等特点。
本发明适合于空腔封装类器件。也可应用于其他填充类封装器件。
应当理解的是,本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理,而不构成对本发明的限制。因此,在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。此外,本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (3)

1.一种高隔离度的多芯片模块,包括多个芯片,其特征在于,所述芯片之间通过多个接地的键合线隔离,所述相邻键合线的间隙小于设定的阈值,形成隔离的键合线覆盖芯片。
2.根据权利要求1所述的高隔离度的多芯片模块,其特征在于,电源线与射频通路之间通过多个接地的键合线隔离。
3.根据权利要求1所述的高隔离度的多芯片模块,其特征在于,所述相邻键合线的间隙小于八分之一波长,形成隔离的键合线的高度大于八分之一波长。
CN201910071651.2A 2019-01-25 2019-01-25 一种高隔离度的多芯片模块 Pending CN111490034A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910071651.2A CN111490034A (zh) 2019-01-25 2019-01-25 一种高隔离度的多芯片模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910071651.2A CN111490034A (zh) 2019-01-25 2019-01-25 一种高隔离度的多芯片模块

Publications (1)

Publication Number Publication Date
CN111490034A true CN111490034A (zh) 2020-08-04

Family

ID=71793932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910071651.2A Pending CN111490034A (zh) 2019-01-25 2019-01-25 一种高隔离度的多芯片模块

Country Status (1)

Country Link
CN (1) CN111490034A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040501A1 (en) * 2003-08-20 2005-02-24 Hagen Deborah A. Wirebonded assemblage method and apparatus
CN102105981A (zh) * 2008-07-31 2011-06-22 斯盖沃克斯解决方案公司 半导体封装的集成干扰屏蔽罩及其制造方法
US9240372B1 (en) * 2002-01-16 2016-01-19 Marvell International Ltd. Semiconductor die having lead wires formed over a circuit in a shielded area
CN205177827U (zh) * 2015-11-30 2016-04-20 歌尔声学股份有限公司 一种芯片的封装结构
US9508658B1 (en) * 2015-08-05 2016-11-29 Macom Technology Solutions Holdings, Inc. Electromagnetic wall in millimeter-wave cavity
WO2017171859A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Semiconductor package with electromagnetic interference shielding structures
US20180033764A1 (en) * 2016-07-29 2018-02-01 Invensas Corporation Wire Bonding Method and Apparatus for Electromagnetic Interference Shielding
CN207199617U (zh) * 2017-09-14 2018-04-06 深圳市汇顶科技股份有限公司 芯片封装结构和电子设备
CN107887351A (zh) * 2016-09-30 2018-04-06 安华高科技通用Ip(新加坡)公司 系统模块封装、无线装置以及无线通信系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240372B1 (en) * 2002-01-16 2016-01-19 Marvell International Ltd. Semiconductor die having lead wires formed over a circuit in a shielded area
US20050040501A1 (en) * 2003-08-20 2005-02-24 Hagen Deborah A. Wirebonded assemblage method and apparatus
CN102105981A (zh) * 2008-07-31 2011-06-22 斯盖沃克斯解决方案公司 半导体封装的集成干扰屏蔽罩及其制造方法
US9508658B1 (en) * 2015-08-05 2016-11-29 Macom Technology Solutions Holdings, Inc. Electromagnetic wall in millimeter-wave cavity
CN205177827U (zh) * 2015-11-30 2016-04-20 歌尔声学股份有限公司 一种芯片的封装结构
WO2017171859A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Semiconductor package with electromagnetic interference shielding structures
US20180033764A1 (en) * 2016-07-29 2018-02-01 Invensas Corporation Wire Bonding Method and Apparatus for Electromagnetic Interference Shielding
CN107887351A (zh) * 2016-09-30 2018-04-06 安华高科技通用Ip(新加坡)公司 系统模块封装、无线装置以及无线通信系统
CN207199617U (zh) * 2017-09-14 2018-04-06 深圳市汇顶科技股份有限公司 芯片封装结构和电子设备

Similar Documents

Publication Publication Date Title
US10269729B2 (en) Semiconductor packages having wire bond wall to reduce coupling
US6657523B2 (en) Stacked radio-frequency module
US8364195B2 (en) Integrated galvanic isolator using wireless transmission
US9401342B2 (en) Semiconductor package having wire bond wall to reduce coupling
EP1777775B1 (en) Transmission line substrate and semiconductor package
US8072292B2 (en) High-frequency module
JP5242605B2 (ja) 配線構造
CN102027590B (zh) 高频收纳盒及高频模块
CN110556365A (zh) 用于集成电路晶片的匹配电路
US8890638B2 (en) Stub-tuned wirebond package
US20220190868A1 (en) Wireless communication module
CN109997311B (zh) 布线基板、耦合器模块以及通信装置
CN111490034A (zh) 一种高隔离度的多芯片模块
CN104833960A (zh) 一种t/r器件
JP2571029B2 (ja) マイクロ波集積回路
CN102301611B (zh) 双工器模块
US10790223B2 (en) Integrated circuit package element and load board thereof
KR20080043067A (ko) 송신단 프론트 엔드 모듈
US11824019B2 (en) Chip package with substrate integrated waveguide and waveguide interface
CN215644982U (zh) 一种毫米波天线模组及通信设备
JP3569481B2 (ja) ミリ波半導体装置
KR100953086B1 (ko) 디지털 노이즈를 차폐할 수 있는 혼성 모드 시스템 인패키지
Bessemoulin et al. A hermetic surface-mount ball grid array (BGA) LTCC package for multi-function T/R MMICs up to Ku-band
CN116072638A (zh) 半导体封装
KR20240085435A (ko) Rf 전치단 모듈 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200804