CN115763436A - 打线式电磁屏蔽结构、屏蔽方法、电路结构和电子设备 - Google Patents
打线式电磁屏蔽结构、屏蔽方法、电路结构和电子设备 Download PDFInfo
- Publication number
- CN115763436A CN115763436A CN202211394179.4A CN202211394179A CN115763436A CN 115763436 A CN115763436 A CN 115763436A CN 202211394179 A CN202211394179 A CN 202211394179A CN 115763436 A CN115763436 A CN 115763436A
- Authority
- CN
- China
- Prior art keywords
- shielding
- substrate
- wire
- electromagnetic shielding
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000004806 packaging method and process Methods 0.000 claims description 36
- 229910001220 stainless steel Inorganic materials 0.000 claims description 10
- 239000010935 stainless steel Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000005022 packaging material Substances 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000003466 welding Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明公开了一种打线式电磁屏蔽结构、屏蔽方法、电路结构和电子设备。该打线式电磁屏蔽结构包括基板，基板内预设有功能电路，基板的表面设有多个接地连接垫，多个接地连接垫共同围设成待屏蔽区域；芯片，贴装于基板的表面，并位于待屏蔽区域内；多根屏蔽导线，屏蔽导线的第一端与接地连接垫连接，屏蔽导线的第二端与芯片连接；塑封体，塑封于基板的表面，并覆盖芯片，各屏蔽导线的顶端均凸伸出塑封体的顶面；电磁屏蔽层，盖设于塑封体的顶面，以同时与各屏蔽导线的顶端导电接触。本发明通过在基板与芯片之间进行打线，从而使得多根屏蔽导线能够与电磁屏蔽层紧密接触，不会出现接触不良而导致电磁屏蔽失效的情况。
Description
技术领域
本发明涉及一种打线式电磁屏蔽结构，同时也涉及一种相应的电磁屏蔽方法，以及包括该电磁屏蔽结构的电路结构和电子设备，属于电磁屏蔽技术领域。
背景技术
随着半导体技术的快速发展，一些产品需要对封装中的芯片进行电磁屏蔽，或者对封装内部不同芯片进行分腔电磁屏蔽隔离。目前，一般通过在封装结构中塑封体的外部覆盖电磁屏蔽层，该电磁屏蔽层与封装结构中基板侧壁的接地线相连，以起到电磁屏蔽效果。然而，利用电镀或溅射等方式形成的电磁屏蔽层在封装结构体的侧壁会有脱落与不致密等现象，使得基板侧壁的接地线与电磁屏蔽层连接不牢固，从而无法稳定地进行电磁屏蔽。
在申请号为202010627806.9的中国发明申请中，公开了一种电磁屏蔽封装结构及其制造方法。该封装结构包括基板，基板表面设置有基板线路和接地焊盘，接地焊盘区域设置有芯片，芯片侧向安装，芯片侧面露出内部的接地线路，芯片背面覆盖有金属层，芯片底部露出的接地线路和金属层与接地焊盘电性连接，基板线路上设置有多个电子元件，芯片位于多个电子元件之间，芯片和多个电子元件外围包封有塑封料，芯片顶部露出于塑封料表面，塑封料表面设置有电磁屏蔽层，芯片顶部露出的接地线路和金属层与电磁屏蔽层相连接。该技术方案以侧装芯片作为内电磁屏蔽层以隔绝电子元件间的影响，减少封装流程步骤和封装尺寸。
发明内容
本发明所要解决的首要技术问题在于提供一种打线式电磁屏蔽结构。
本发明所要解决的另一技术问题在于提供一种相应的电磁屏蔽方法。
本发明所要解决的又一技术问题在于提供一种包括该电磁屏蔽结构的电路结构。
本发明所要解决的再一技术问题在于提供一种包括该电磁屏蔽结构的电子设备。
为了实现上述目的，本发明采用以下的技术方案：
根据本发明实施例的第一方面，提供一种打线式电磁屏蔽结构，包括：
基板，所述基板内预设有功能电路，所述基板的表面设有多个接地连接垫，所述多个接地连接垫共同围设成待屏蔽区域；
芯片，贴装于所述基板的表面，并位于所述待屏蔽区域内；
多根屏蔽导线，所述屏蔽导线的第一端与所述接地连接垫连接，所述屏蔽导线的第二端与所述芯片连接；
塑封体，塑封于所述基板的表面，并覆盖所述芯片，各所述屏蔽导线的顶端均凸伸出所述塑封体的顶面；
电磁屏蔽层，盖设于所述塑封体的顶面，以同时与各所述屏蔽导线的顶端导电接触。
其中较优地，所述屏蔽导线的顶端与所述基板的表面具有第一高度，所述塑封体具有第二高度，所述第一高度大于所述第二高度。
其中较优地，所述屏蔽导线的顶端与所述基板的表面具有第一高度，所述塑封体具有第二高度，所述塑封体具有第三高度的研磨部；
所述第一高度大于所述第二高度与所述第三高度的高度差。
其中较优地，所述多个接地连接垫共同围设成多个待屏蔽区域，各所述待屏蔽区域均具有与所述芯片的形状相匹配的预设形状。
其中较优地，所述芯片的顶面设有预设厚度的导电层，以用于与所述屏蔽导线连接。
其中较优地，所述电磁屏蔽层包括依次层叠设置的第一不锈钢层、金属层和第二不锈钢层。
根据本发明实施例的第二方面，提供一种电磁屏蔽方法，包括以下步骤：
在基板上预设多个接地连接垫，使得所述多个接地连接垫共同围设成待屏蔽区域；
将芯片贴装于所述基板的表面，并使得芯片位于所述待屏蔽区域内；
将一根屏蔽导线的第一端与一个接地连接垫连接，并将所述屏蔽导线的第二端与所述芯片连接，完成一根屏蔽导线的连接；重复操作，直至完成所有屏蔽导线的连接；
将塑封材料塑封于所述基板的表面，形成塑封体，并使得各所述屏蔽导线的顶端均凸伸出所述塑封体的顶面；
在所述塑封体的顶面溅射电磁屏蔽层，使得所述电磁屏蔽层同时与各所述屏蔽导线的顶端导电接触。
其中较优地，所述将塑封材料塑封于所述基板的表面，形成塑封体，并使得各所述屏蔽导线的顶端均凸伸出所述塑封体的顶面，具体包括：
将塑封材料塑封于所述基板的表面，形成塑封体，使得所述塑封体的高度低于所述屏蔽导线的顶端到所述基板的表面的高度，从而使得各所述屏蔽导线的顶端均凸伸出所述塑封体的顶面；
或，将所述塑封材料塑封于所述基板的表面，形成塑封体，使得所述塑封体的高度高于所述屏蔽导线的顶端到所述基板的表面的高度；并将塑封完成的芯片进行研磨减薄，以使得所述屏蔽导线的顶端裸露于所述塑封体的表面。
根据本发明实施例的第三方面，提供一种电路结构，其中包括上述的打线式电磁屏蔽结构。
根据本发明实施例的第四方面，提供一种电子设备，其中包括上述的打线式电磁屏蔽结构。
与现有技术相比较，本发明具有以下的技术效果：
1.通过在基板与芯片之间进行打线，从而使得多根屏蔽导线能够与电磁屏蔽层紧密接触，不会出现接触不良而导致电磁屏蔽失效的情况。
2.芯片顶面设置预设厚度的导电层，一方面能够便于与屏蔽导线进行连接，另一方面能够增加芯片与屏蔽导线的连接结合力，以保证连接效果。
3.简化了工艺难度，降低了生产成本。
附图说明
图1为本发明第一实施例提供的一种打线式电磁屏蔽结构的结构示意图；
图2为本发明第一实施例中，基板的结构示意图；
图3为本发明第一实施例中，芯片与基板的连接示意图；
图4为本发明第一实施例中，另一种芯片与基板的连接示意图；
图5为本发明第一实施例中，省略电磁屏蔽层的结构示意图；
图6为本发明第一实施例中，电磁屏蔽层的结构示意图；
图7为本发明第二实施例提供的一种打线式电磁屏蔽结构的结构示意图；
图8为本发明第二实施例中，塑封后的结构示意图；
图9为本发明第二实施例中，塑封体研磨后的结构示意图；
图10为本发明第三实施例提供的一种电磁屏蔽方法的流程图；
图11为本发明第四实施例提供的一种电路结构的结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明的技术内容进行详细具体的说明。
<第一实施例>
如图1所示，本发明第一实施例提供的一种打线式电磁屏蔽结构，至少包括基板1、芯片2、多根屏蔽导线3、塑封体4和电磁屏蔽层5。
如图2所示，基板1内预设有功能电路，以实现不同的功能。基板1的表面设有多个接地连接垫101，多个接地连接垫101共同围设成待屏蔽区域102。芯片2贴装于基板1的表面，并位于待屏蔽区域102内。每一根屏蔽导线3的第一端与接地连接垫101连接，第二端与芯片2连接，从而实现芯片2与基板1的导电连接。塑封体4塑封于基板1的表面，并覆盖芯片2。各屏蔽导线3的顶端均凸伸出塑封体4的顶面(即各屏蔽导线3的顶端均裸露在外)。电磁屏蔽层5盖设于塑封体4的顶面，以同时与各屏蔽导线3的顶端导电接触，从而实现多根屏蔽导线3与电磁屏蔽层5的电连接，以实现电磁屏蔽效果。
在本实施例中，具体装配时，第一步，将芯片2倒装在基板1上，使得芯片2位于多个接地连接垫101共同围设的待屏蔽区域内，利用芯片2上的连接柱201与基板1焊接固定；第二步，将多根屏蔽导线3分别与多个接地连接垫101和芯片2进行连接；第三步，利用塑封材料进行塑封，形成塑封体4，并使得各屏蔽导线3的顶端凸伸出该塑封体4；第四步，覆盖电磁屏蔽层5，使得各屏蔽导线3与电磁屏蔽层5导电接触。由此，通过在基板1与芯片2之间进行打线，从而使得多根屏蔽导线3能够与电磁屏蔽层5紧密接触，不会出现接触不良而导致电磁屏蔽失效的情况。
在上述实施例中，优选地，基板1上设有多个接地连接垫101，并且多个接地连接垫101共同围设成多个待屏蔽区域102。各待屏蔽区域102均具有与芯片的形状相匹配的预设形状，例如：芯片2为方形芯片，则待屏蔽区域102呈方形，芯片2为圆形芯片，则待屏蔽区域102呈圆形。由此，可利用基板1同时完成多个芯片2的封装，以提高封装效率，并且，根据各芯片2尺寸和形状的不同，待屏蔽区域102的尺寸和形状会适应性改变，从而满足芯片封装的多样化需求。
在上述实施例中，芯片2主要为倒装芯片，也可以是引线键合芯片。如图3和图4所示，该芯片2的顶面设有预设厚度的导电层202，以用于与屏蔽导线3连接。具体的，本实施例中，导电层202的厚度大约1um，图3中的导电层202呈环形，图4中的导电层202呈方形，在其他实施例中，该导电层202也可以呈圆形、椭圆形等其他形状，具体可根据需要进行适应性选择。由此，利用该导电层202一方面能够便于与屏蔽导线3进行连接，另一方面能够增加芯片2与屏蔽导线3的连接结合力，以保证连接效果。
在上述实施例中，屏蔽导线3多为铜线、金线等焊接线材，不仅本身导电能力较强，而且便于焊接固定。可以理解的是，如图1所示，屏蔽导线3的底部与接地连接垫101，顶部与芯片2的导电层202连接，从而使得屏蔽导线3的中间弯折，形成隆起部301，该隆起部301即为屏蔽导线3的顶端。在图1所示的方向中，隆起部301应位于芯片2的上方，从而使得塑封时，塑封材料能够没过芯片2但不会没过隆起部301。
如图5所示，在上述实施例中，优选地，屏蔽导线3的顶端(即隆起部301)与基板1的表面具有第一高度H，塑封体4具有第二高度h，第一高度H应大于第二高度h，从而使得塑封完成后，隆起部301能够裸露于塑封体4之外，以用于与电磁屏蔽层5进行电连接。由此，通过控制塑封体4的高度，从而一次塑封后即可进行电磁屏蔽层5的设置，简化了生产流程，提高了生产效率。
如图6所示，在上述实施例中，优选地，电磁屏蔽层5包括依次层叠设置的第一不锈钢层501、金属层502和第二不锈钢层503。由此，利用第一不锈钢层501和第二不锈钢层503能够对金属层502进行安全防护，并且，能够保证导电效果。
<第二实施例>
如图7所示，在第一实施例的基础上，本发明第二实施例提供另一种打线式电磁屏蔽结构，与第一实施例相比，本实施例的区别之处在于，屏蔽导线3与塑封体4结构形式不同。
具体的，如图8所示，在本实施例中，屏蔽导线3的顶端与基板1的表面具有第一高度H，塑封体4具有第二高度h，并且塑封体4具有第三高度h1的研磨部；其中，第一高度H大于第二高度h与第三高度h1的高度差，即：H＞h－h1。由此，如图9所示，当塑封完成后，塑封体4会完全覆盖屏蔽导线3，然后，对塑封体4进行研磨，使得塑封体4的高度降低，直至露出屏蔽导线3。本实施例中，由于H＞h－h1，因此，当塑封体4研磨后，屏蔽导线3会被断开为第一子导线31和第二子导线32，第一子导线31的底部与接地连接垫101连接，顶部裸露于研磨后的塑封体4的表面；第二子导线32的底部与芯片2的导电层202连接，顶部裸露于研磨后的塑封体4的表面。
完成塑封体4的研磨后，通过在研磨后的塑封体4的顶面溅射或电镀电磁屏蔽层5，从而使得该电磁屏蔽层5能够同时与各屏蔽导线3连接(即：同时与第一子导线31和第二子导线32连接)，从而实现电磁屏蔽。
本实施例除上述结构之外，其余结构与第一实施例均相同，在此不再赘述。
<第三实施例>
如图10所示，在第一实施例的基础上，本发明第三实施例还提供一种电磁屏蔽方法，可以基于上述的打线式电磁屏蔽结构实现，具体包括步骤S1～S5：
S1：预设基板1。
具体的，在基板1上预设多个接地连接垫101，使得多个接地连接垫101共同围设成待屏蔽区域102。
S2：贴装芯片2。
具体的，将芯片2贴装于基板1的表面，并使得芯片2位于待屏蔽区域102内；然后，将芯片2的连接柱201与基板1的表面焊接固定，完成芯片2的贴装。
S3：连接屏蔽导线3。
具体的，将一根屏蔽导线3的第一端与一个接地连接垫101连接，并将屏蔽导线3的第二端与芯片2连接，完成一根屏蔽导线3的连接。重复步骤S3，直至完成所有屏蔽导线3的连接。
S4：塑封。
具体的，将塑封材料塑封于基板1的表面，形成塑封体4，并使得各屏蔽导线3的顶端均凸伸出塑封体4的顶面。
其中，该步骤通过两种方式实现，具体如下：
第一种方式：将塑封材料塑封于基板1的表面，形成塑封体4，使得塑封体4的高度h低于屏蔽导线3的顶端到基板的表面的高度H，从而使得各屏蔽导线3的顶端均凸伸出塑封体4的顶面。
第二种方式：将塑封材料塑封于基板1的表面，形成塑封体4，使得塑封体4的高度h高于屏蔽导线3的顶端到基板的表面的高度H，并将塑封完成的芯片进行研磨减薄，以使得屏蔽导线3的顶端裸露于塑封体4的表面。
S5：电磁屏蔽。
具体的，在塑封体4的顶面设置电磁屏蔽层5，使得电磁屏蔽层5同时与各屏蔽导线3的顶端导电接触。其中，电磁屏蔽层5为三层结构，包括第一不锈钢层501、金属层502和第二不锈钢层503，通过依次层叠设置的方式形成该电磁屏蔽层5。
由此，通过上述步骤S1～S5即可形成稳定的电磁屏蔽结构。
<第四实施例>
如图11所示，在第一实施例的基础上，本发明第四实施例还提供一种电路结构。该电路结构包括电路板100，以及安装在电路板100上的多个上述的打线式电磁屏蔽结构101，和/或其他分立元器件102、103。
<第五实施例>
在第一实施例的基础上，本发明第五实施例还提供一种电子设备。该电子设备包括上述的打线式电磁屏蔽结构，可以是智能手机、平板电脑及各类可穿戴设备等。
上面对本发明所提供的打线式电磁屏蔽结构、电磁屏蔽方法、电路结构和电子设备进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质内容的前提下对它所做的任何显而易见的改动，都将构成对本发明专利权的侵犯，将承担相应的法律责任。
Claims (10)
1.一种打线式电磁屏蔽结构，其特征在于包括：
基板，所述基板内预设有功能电路，所述基板的表面设有多个接地连接垫，所述多个接地连接垫共同围设成待屏蔽区域；
芯片，贴装于所述基板的表面，并位于所述待屏蔽区域内；
多根屏蔽导线，所述屏蔽导线的第一端与所述接地连接垫连接，所述屏蔽导线的第二端与所述芯片连接；
塑封体，塑封于所述基板的表面，并覆盖所述芯片，各所述屏蔽导线的顶端均凸伸出所述塑封体的顶面；
电磁屏蔽层，盖设于所述塑封体的顶面，以同时与各所述屏蔽导线的顶端导电接触。
2.如权利要求1所述的打线式电磁屏蔽结构，其特征在于：
所述屏蔽导线的顶端与所述基板的表面具有第一高度，所述塑封体具有第二高度，所述第一高度大于所述第二高度。
3.如权利要求1所述的打线式电磁屏蔽结构，其特征在于：
所述屏蔽导线的顶端与所述基板的表面具有第一高度，所述塑封体具有第二高度，所述塑封体具有第三高度的研磨部；
所述第一高度大于所述第二高度与所述第三高度的高度差。
4.如权利要求1所述的打线式电磁屏蔽结构，其特征在于：
所述多个接地连接垫共同围设成多个待屏蔽区域，各所述待屏蔽区域均具有与所述芯片的形状相匹配的预设形状。
5.如权利要求1所述的打线式电磁屏蔽结构，其特征在于：
所述芯片的顶面设有预设厚度的导电层，以用于与所述屏蔽导线连接。
6.如权利要求1所述的打线式电磁屏蔽结构，其特征在于：
所述电磁屏蔽层包括依次层叠设置的第一不锈钢层、金属层和第二不锈钢层。
7.一种电磁屏蔽方法，其特征在于包括以下步骤：
在基板上预设多个接地连接垫，使得所述多个接地连接垫共同围设成待屏蔽区域；
将芯片贴装于所述基板的表面，并使得芯片位于所述待屏蔽区域内；
将一根屏蔽导线的第一端与一个接地连接垫连接，并将所述屏蔽导线的第二端与所述芯片连接，完成一根屏蔽导线的连接；重复操作，直至完成所有屏蔽导线的连接；
将塑封材料塑封于所述基板的表面，形成塑封体，并使得各所述屏蔽导线的顶端均凸伸出所述塑封体的顶面；
在所述塑封体的顶面溅射电磁屏蔽层，使得所述电磁屏蔽层同时与各所述屏蔽导线的顶端导电接触。
8.如权利要求7所述的电磁屏蔽方法，其特征在于所述将塑封材料塑封于所述基板的表面，形成塑封体，并使得各所述屏蔽导线的顶端均凸伸出所述塑封体的顶面，具体包括：
将塑封材料塑封于所述基板的表面，形成塑封体，使得所述塑封体的高度低于所述屏蔽导线的顶端到所述基板的表面的高度，从而使得各所述屏蔽导线的顶端均凸伸出所述塑封体的顶面；
或，将所述塑封材料塑封于所述基板的表面，形成塑封体，使得所述塑封体的高度高于所述屏蔽导线的顶端到所述基板的表面的高度；并将塑封完成的芯片进行研磨减薄，以使得所述屏蔽导线的顶端裸露于所述塑封体的表面。
9.一种电路结构，其特征在于包括权利要求1～6中任意一项所述的打线式电磁屏蔽结构。
10.一种电子设备，其特征在于包括权利要求1～6中任意一项所述的打线式电磁屏蔽结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211394179.4A CN115763436B (zh) | 2022-11-08 | 2022-11-08 | 打线式电磁屏蔽结构、屏蔽方法、电路结构和电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211394179.4A CN115763436B (zh) | 2022-11-08 | 2022-11-08 | 打线式电磁屏蔽结构、屏蔽方法、电路结构和电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115763436A true CN115763436A (zh) | 2023-03-07 |
| CN115763436B CN115763436B (zh) | 2024-10-18 |
Family
ID=85368272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211394179.4A Active CN115763436B (zh) | 2022-11-08 | 2022-11-08 | 打线式电磁屏蔽结构、屏蔽方法、电路结构和电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115763436B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070163802A1 (en) * | 2006-01-19 | 2007-07-19 | Triquint Semiconductors, Inc. | Electronic package including an electromagnetic shield |
| TW200818444A (en) * | 2006-07-14 | 2008-04-16 | Texas Instruments Inc | System and method of attenuating electromagnetic interference with a grounded top film |
| US20100109103A1 (en) * | 2008-11-05 | 2010-05-06 | Windtop Technology Corp., A Taiwan Corporation | Mems package |
| TW201208035A (en) * | 2010-08-10 | 2012-02-16 | Powertech Technology Inc | Multi-chip stacked assembly with ground connection of EMI shielding |
| CN104851815A (zh) * | 2014-02-14 | 2015-08-19 | 南茂科技股份有限公司 | 半导体封装及其方法 |
| US20150380361A1 (en) * | 2014-06-26 | 2015-12-31 | Samsung Electronics Co., Ltd. | Semiconductor package |
| US20170127581A1 (en) * | 2015-10-30 | 2017-05-04 | Avago Technologies General Ip (Singapore) Pte. Ltd | Circuit package with internal and external shielding |
| CN106816431A (zh) * | 2015-11-30 | 2017-06-09 | 讯芯电子科技（中山）有限公司 | 一种电磁屏蔽封装结构及其制造方法 |
| CN208284471U (zh) * | 2018-04-28 | 2018-12-25 | 上海飞骧电子科技有限公司 | 一种防电磁干扰的射频模块结构 |
| US20200335455A1 (en) * | 2019-04-19 | 2020-10-22 | Skyworks Solutions, Inc. | Shielding for flip chip devices |
| CN112928075A (zh) * | 2019-12-06 | 2021-06-08 | 美光科技公司 | 用于半导体装置组合件的接地连接 |
| CN114373740A (zh) * | 2022-01-19 | 2022-04-19 | 中国电子科技集团公司第二十六研究所 | 电磁屏蔽封装结构、电子器件模组及其制作方法 |
| CN217606816U (zh) * | 2022-06-24 | 2022-10-18 | 江苏芯德半导体科技有限公司 | 一种增加散热提升电磁屏蔽的芯片封装结构 |
-
2022
- 2022-11-08 CN CN202211394179.4A patent/CN115763436B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070163802A1 (en) * | 2006-01-19 | 2007-07-19 | Triquint Semiconductors, Inc. | Electronic package including an electromagnetic shield |
| TW200818444A (en) * | 2006-07-14 | 2008-04-16 | Texas Instruments Inc | System and method of attenuating electromagnetic interference with a grounded top film |
| US20100109103A1 (en) * | 2008-11-05 | 2010-05-06 | Windtop Technology Corp., A Taiwan Corporation | Mems package |
| TW201208035A (en) * | 2010-08-10 | 2012-02-16 | Powertech Technology Inc | Multi-chip stacked assembly with ground connection of EMI shielding |
| CN104851815A (zh) * | 2014-02-14 | 2015-08-19 | 南茂科技股份有限公司 | 半导体封装及其方法 |
| US20150380361A1 (en) * | 2014-06-26 | 2015-12-31 | Samsung Electronics Co., Ltd. | Semiconductor package |
| US20170127581A1 (en) * | 2015-10-30 | 2017-05-04 | Avago Technologies General Ip (Singapore) Pte. Ltd | Circuit package with internal and external shielding |
| CN106816431A (zh) * | 2015-11-30 | 2017-06-09 | 讯芯电子科技（中山）有限公司 | 一种电磁屏蔽封装结构及其制造方法 |
| CN208284471U (zh) * | 2018-04-28 | 2018-12-25 | 上海飞骧电子科技有限公司 | 一种防电磁干扰的射频模块结构 |
| US20200335455A1 (en) * | 2019-04-19 | 2020-10-22 | Skyworks Solutions, Inc. | Shielding for flip chip devices |
| CN112928075A (zh) * | 2019-12-06 | 2021-06-08 | 美光科技公司 | 用于半导体装置组合件的接地连接 |
| CN114373740A (zh) * | 2022-01-19 | 2022-04-19 | 中国电子科技集团公司第二十六研究所 | 电磁屏蔽封装结构、电子器件模组及其制作方法 |
| CN217606816U (zh) * | 2022-06-24 | 2022-10-18 | 江苏芯德半导体科技有限公司 | 一种增加散热提升电磁屏蔽的芯片封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115763436B (zh) | 2024-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6534879B2 (en) | Semiconductor chip and semiconductor device having the chip | |
| JP5276169B2 (ja) | 一体化された干渉シールドを備えた半導体パッケージおよびその製造方法 | |
| US6667546B2 (en) | Ball grid array semiconductor package and substrate without power ring or ground ring | |
| US7217993B2 (en) | Stacked-type semiconductor device | |
| US6570249B1 (en) | Semiconductor package | |
| KR101564070B1 (ko) | 인쇄 회로 기판 및 이를 이용한 반도체 패키지 | |
| US8981579B2 (en) | Impedance controlled packages with metal sheet or 2-layer rdl | |
| US20040150086A1 (en) | Semiconductor package having reduced thickness | |
| US8420452B2 (en) | Fabrication method of leadframe-based semiconductor package | |
| US20080048308A1 (en) | Stackable packages for three-dimensional packaging of semiconductor dice | |
| US20050127492A1 (en) | Semiconductor packages for enhanced number of terminals, speed and power performance | |
| KR20090060132A (ko) | 전자기적으로 격리된 집적회로 패키지 시스템 | |
| CN108346648B (zh) | 电子封装件及其制法 | |
| US5309021A (en) | Semiconductor device having particular power distribution interconnection arrangement | |
| CN100511614C (zh) | 多芯片堆叠的封装方法及其封装结构 | |
| US20180114749A1 (en) | Multi-layer leadless semiconductor package and method of manufacturing the same | |
| US20080308951A1 (en) | Semiconductor package and fabrication method thereof | |
| JP6597499B2 (ja) | 半導体装置およびその製造方法 | |
| US20150084171A1 (en) | No-lead semiconductor package and method of manufacturing the same | |
| CN113745199A (zh) | 电子封装件 | |
| CN114073171A (zh) | 线路嵌入式基板、芯片封装结构及基板制备方法 | |
| CN108573879B (zh) | 电子封装件 | |
| CN115763436B (zh) | 打线式电磁屏蔽结构、屏蔽方法、电路结构和电子设备 | |
| CN111863794B (zh) | 一种半导体封装器件 | |
| US20070267756A1 (en) | Integrated circuit package and multi-layer lead frame utilized |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |