KR20110002428A - 반도체 장치의 제조 방법 및 기판 처리 시스템 - Google Patents

반도체 장치의 제조 방법 및 기판 처리 시스템 Download PDF

Info

Publication number
KR20110002428A
KR20110002428A KR1020100061914A KR20100061914A KR20110002428A KR 20110002428 A KR20110002428 A KR 20110002428A KR 1020100061914 A KR1020100061914 A KR 1020100061914A KR 20100061914 A KR20100061914 A KR 20100061914A KR 20110002428 A KR20110002428 A KR 20110002428A
Authority
KR
South Korea
Prior art keywords
film
insulating film
processing chamber
raw material
gas
Prior art date
Application number
KR1020100061914A
Other languages
English (en)
Other versions
KR101146512B1 (ko
Inventor
아리토 오가와
사다요시 호리이
다케토시 사토
히데하루 이타타니
노부유키 미세
오사무 토노무라
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20110002428A publication Critical patent/KR20110002428A/ko
Application granted granted Critical
Publication of KR101146512B1 publication Critical patent/KR101146512B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 기판을 수용한 처리실 내에 알루미늄 원료를 공급하여 배기하는 공정과 처리실 내에 산화원 또는 질화원을 공급하여 배기하는 공정을 교대로 수행함으로써, 기판 표면에 형성된 전극막 상에 알루미늄을 포함하는 절연막을 형성하는 공정과, 처리실 내에 원료를 공급하여 배기하는 공정과 처리실 내에 산화원을 공급하여 배기하는 공정을 교대로 수행함으로써, 알루미늄을 포함하는 절연막 상에, 알루미늄을 포함하는 절연막과는 다른 고유전율 절연막을 형성하는 공정과, 고유전율 절연막이 형성된 기판에 대해서 열처리를 수행하는 공정을 포함한다. 본 발명에 의하면, 고유전율 절연막을 형성할 때의 하지인 금속막의 산화를 억제하는 것이 가능하다.

Description

반도체 장치의 제조 방법 및 기판 처리 시스템{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE AND SUBSTRATE PROCESSING APPARATUS}
본 발명은 반도체 장치의 제조 방법 및 기판 처리 시스템에 관한 것이다.
MOSFET(Metal－Oxide－Semiconductor　Field　Effect　Transistor)의 고집적화 및 고성능화에 따라, 게이트 절연막으로의 고유전율 절연막의 채용이 검토되고 있다. 또한, DRAM의 캐패시터(capacitor)에 있어서는, 비유전률(比誘電率)이 예컨대 15~20 정도인 HfO2막이나 ZrO2막 등의 고유전율 절연막이 사용되고 있다. HfO2막이나 ZrO2막은, 처리실 내에 수용된 기판을 예컨대 200℃ 이상의 처리 온도로 가열하면서, 상기 처리실 내에 Hf나 Zr를 포함하는 원료를 공급하여 배기하는 공정과, 상기 처리실 내에 O3나 H2O 등의 산화원을 공급하여 배기하는 공정을 교대로 반복함으로써 형성된다.
그러나, 산화원으로서 O3를 이용하면, 고유전율 절연막의 하지(下地)인 하부 전극 등의 금속막까지 산화되는 경우가 있었다. 또한, 산화원으로서 H2O를 이용하면, 고유전율 절연막 중에 미반응(未反應)의 OH가 잔류해버리는 경우가 있었다. 그리고, 고유전율 절연막의 개질(改質)을 위해서 열처리 공정을 수행하면, 고유전율 절연막 중에 잔류하고 있는 OH가 이탈하여, 하지(下地)인 금속막이 산화되어버리는 경우가 있었다. 예컨대, 금속막을 TiN막으로 형성하고 있었을 경우에는, TiN막이 산화됨으로써 TiO(N)층이 형성되고, 캐패시터의 전기 용량이 저하해버리는 경우가 있었다. 이들 과제는, 고유전율 절연막을 HfO2나 ZrO2 등의 산소 투과성이 매우 높은 재료에 의해 형성했을 경우에 현저하게 발생하는 과제이며, HfO2나 ZrO2 중의 산소의 확산 속도가 빠른 것에 기인하는 과제이다.
본 발명은, 고유전율 절연막을 형성할 때의 하지인 금속막의 산화를 억제하는 것이 가능한 반도체 장치의 제조 방법 및 기판 처리 시스템을 제공하는 것을 목적으로 한다.
본 발명의 일 형태에 의하면, 기판을 수용한 처리실 내에 알루미늄 원료를 공급하여 배기하는 공정과 상기 처리실 내에 산화원 또는 질화원을 공급하여 배기하는 공정을 교대로 수행함으로써, 기판 표면에 형성된 전극막 상에 알루미늄을 포함하는 절연막을 형성하는 공정과, 상기 처리실 내에 원료를 공급하여 배기하는 공정과 상기 처리실 내에 산화원을 공급하여 배기하는 공정을 교대로 수행함으로써, 상기 알루미늄을 포함하는 절연막 상에, 상기 알루미늄을 포함하는 절연막과는 다른 고유전율 절연막을 형성하는 공정과, 상기 고유전율 절연막이 형성된 상기 기판에 대해서 열처리를 수행하는 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 다른 형태에 의하면, 기판을 처리하는 처리실과, 상기 처리실 내에 알루미늄 원료를 공급하는 알루미늄 원료 공급계와, 상기 처리실 내에 원료를 공급하는 원료 공급계와, 상기 처리실 내에 산화원 또는 질화원을 공급하는 산화원 또는 질화원 공급계와, 상기 처리실 내를 배기하는 배기계와, 기판을 수용한 처리실 내로의 알루미늄 원료의 공급 및 배기와, 상기 처리실 내로의 산화원 또는 질화원의 공급 및 배기를 교대로 수행함으로써, 기판 표면에 형성된 전극막 상에 알루미늄을 포함하는 절연막을 형성하고, 상기 처리실 내로의 상기 원료의 공급 및 배기와, 상기 처리실 내로의 산화원의 공급 및 배기를 교대로 수행함으로써, 상기 알루미늄을 포함하는 절연막 상에, 상기 알루미늄을 포함하는 절연막과는 다른 고유전율 절연막을 형성하도록, 상기 알루미늄 원료 공급계, 상기 원료 공급계, 상기 산화원 또는 질화원 공급계 및 상기 배기계를 제어하는 컨트롤러를 갖는 기판 처리 장치와, 상기 고유전율 절연막이 형성된 상기 기판에 대해서 열처리를 수행하는 열처리 장치를 포함하는 기판 처리 시스템이 제공된다.
본 발명에 따른 반도체 장치의 제조 방법 및 기판 처리 시스템에 의하면, 고유전율 절연막을 형성할 때의 하지인 금속막의 산화를 억제하는 것이 가능하게 된다.
도 1은 본 발명의 일 실시예에 따른 클러스터(cluster) 장치의 제1 처리 유닛(고유전율 절연막 형성 유닛)에 있어서의 가스 공급계 및 배기계의 개략 구성도이다.
도 2는 본 발명의 일 실시예에 따른 성막 공정의 흐름도이다.
도 3은 본 발명의 일 실시예에 따른 클러스터 장치의 제1 처리 유닛(고유전율 절연막 형성 유닛)의 웨이퍼 처리 시에 있어서의 단면 구성도이다.
도 4는 본 발명의 일 실시예에 따른 클러스터 장치의 제1 처리 유닛(고유전율 절연막 형성 유닛)의 웨이퍼 반송 시에 있어서의 단면 구성도이다.
도 5는 본 발명의 일 실시예에 따른 클러스터 장치의 제2 처리 유닛(열처리 유닛)의 단면 구성도이다.
도 6은 본 발명의 일 실시예에 따른 클러스터 장치의 개략 구성도이다.
도 7은 본 발명의 다른 실시예에 따른 종형 ALD 장치의 종형 처리로의 개략 구성도이며, (a)는 처리로 부분을 종단면도로 도시하고, (b)는 처리로 부분을 (a)의 A－A선 단면도로 도시한다.
도 8의 (a)는 본 발명의 실시예에 따른 평가 샘플 작성용 기판 처리 공정의 흐름도이며, 도 8의 (b)는 비교예에 따른 평가 샘플 작성용 기판 처리 공정의 흐름도이다.
도 9의 (a)는 본 발명의 실시예에 따른 평가 샘플의 적층 구조를 도시된 단면도이며, 도 9의 (b)는 비교예에 따른 평가 샘플의 적층 구조를 도시된 단면도이다.
도 10의 (a)는 HfAlO막의 막두께와 전극 간의 절연막의 EOT와의 관계를 도시된 그래프이며, 도 10의 (b)는 Al2O3막의 막두께와 전극 간의 절연막의 EOT와의 관계를 도시된 그래프이다.
도 11의 (a)는, 본 발명의 실시예에 있어서의 하부 전극의 산화 억제 모델을 도시된 모식도이며, 도 11의 (b)는 비교예에 따른 하부 전극의 산화 모델을 도시된 모식도이다.
도 12는 Al2O3막으로부터 HfAlO막으로의 Al의 도핑 모델을 도시된 모식도이다.
도 13은 상부 전극(TiN)과 고유전율 절연막(HfAlO)과의 사이 및 하부 전극(TiN)과 고유전율 절연막(HfAlO)과의 사이에 각각 Al를 포함하는 절연막(Al2O3)을 삽입한 모습을 도시된 단면 구성도이다.
＜본 발명의 일 실시예＞
이하, 본 발명의 일 실시예를 도면을 참조하여 설명한다.
(1) 기판 처리 장치의 구성
우선, 본 발명의 일 실시예에 따른 기판 처리 장치에 대해 설명한다.
본 실시예에 따른 기판 처리 시스템으로서의 기판 처리 장치는, 도 6에 도시된 바와 같이 클러스터 장치로서 구성되어 있다. 한편, 본 실시예에 따른 클러스터 장치에 있어서는, 웨이퍼(2)를 반송하는 웨이퍼 반송용 캐리어(기판 수납 용기)로서는, FOUP(Front　Opening　Unified　Pod　이하, 포드라고 함)(1)이 사용되고 있다.
＜클러스터 장치＞
도 6에 도시된 바와 같이, 클러스터 장치(10)는, 대기압 미만의 압력(부압)에 견딜 수 있는 구조로 구성된 트랜스퍼 모듈(transfer module)(반송실)로서의 제1 웨이퍼 이재실(移載室)(이하, 부압 이재실이라고 함)(11)을 구비하고 있다. 부압 이재실(11)의 광체(筐體)[이하, 부압 이재실 광체라고 함)(12)는, 평면도가 칠각형으로 상하 양단(兩端)이 폐색(閉塞)한 상자 형상으로 형성되어 있다. 부압 이재실 광체(12)는, 반송 용기(밀폐 용기)로서 구성되어 있다. 부압 이재실(11)의 중앙부에는, 부압 하에 있어서 웨이퍼(2)를 이재하는 반송 로봇으로서의 웨이퍼 이재기(이하, 부압 이재기라고 함)(13)가 설치되어 있다.
부압 이재실 광체(12)의 7 매의 측벽 중 가장 큰 측벽(정면벽)에는, 로드록 모듈(loadlock module)(로드록실)로서의 반입용 예비실(이하, 반입실이라고 함)(14)과 반출용 예비실(이하, 반출실이라고 함)(15)이 각각 인접하여 연결되어 있다. 반입실(14)의 광체와 반출실(15)의 광체는, 각각 평면도가 실질적으로 마름모꼴로 상하 양단이 폐색한 상자 형상으로 형성되어 있음과 동시에, 부압에 견딜 수 있는 로드록 챔버 구조로 구성되어 있다.
반입실(14) 및 반출실(15)의 부압 이재실(11)과 반대측에는, 대기압 이상의 압력(이하, 정압이라고 함)을 유지 가능한 구조로 구성된 프론트 엔드 모듈(front end module)로서의 제2 웨이퍼 이재실(이하, 정압 이재실이라고 함)(16)이 인접하여 연결되어 있다. 정압 이재실(16)의 광체는, 평면도가 가로로 긴 장방형(長方形)으로 상하 양단이 폐색한 상자 형상으로 형성되어 있다. 반입실(14)과 정압 이재실(16)과의 경계에는 게이트 밸브(17A)가 설치되어 있고, 반입실(14)과 부압 이재실(11)과의 사이에는 게이트 밸브(17B)가 설치되어 있다. 반출실(15)과 정압 이재실(16)과의 경계에는 게이트 밸브(18A)가 설치되어 있고, 반출실(15)과 부압 이재실(11)과의 사이에는 게이트 밸브(18B)가 설치되어 있다. 정압 이재실(16)에는, 정압 하에서 웨이퍼(2)를 이재하는 반송 로봇으로서의 제2 웨이퍼 이재기(이하, 정압 이재기라고 함)(19)가 설치되어 있다. 정압 이재기(19)는, 정압 이재실(16)에 설치된 엘리베이터에 의해 승강되도록 구성되어 있음과 동시에, 리니어 액츄에이터(linear actuator)에 의해 좌우 방향으로 왕복 이동되도록 구성되어 있다. 정압 이재실(16)의 좌측 단부에는, 노치(notch) 맞춤 장치(20)가 설치되어 있다.
정압 이재실(16)의 정면벽에는 3 개의 웨이퍼 반입 반출구(21, 22, 23)가, 서로 이웃하여 나열되고 개설(開設)되어 있다. 이들의 웨이퍼 반입 반출구(21, 22, 23)는, 웨이퍼(2)를 정압 이재실(16)에 대해서 반입 반출할 수 있도록 구성되어 있다. 이들의 웨이퍼 반입 반출구(21, 22, 23)에는, 포드 오프너(24)가 각각 설치되어 있다. 포드 오프너(24)는, 포드(1)를 재치하는 재치대(載置臺, 25)와, 재치대(25) 상에 재치된 포드(1)의 캡을 착탈하는 캡 착탈 기구(26)를 구비하고 있고, 재치대(25) 상에 재치된 포드(1)의 캡을 캡 착탈 기구(26)에 의해 착탈함으로써, 포드(1)의 웨이퍼 출입구를 개폐하도록 되어 있다. 포드 오프너(24)의 재치대(25)에 대해서는, 포드(1)가, 공정 내 반송 장치(RGV)에 의해 공급 및 배출되도록 되어 있다.
도 6에 도시된 바와 같이, 부압 이재실 광체(12)의 7 매의 측벽 중 정압 이재실(16)과 반대측에 위치하는 2 매의 측벽(배면벽)에는, 프로세스 모듈로서의 제1 처리 유닛(고유전율 절연막 형성 유닛)(31)과 제2 처리 유닛(열처리 유닛)(32)이 각각 인접하여 연결되어 있다. 제1 처리 유닛(31)과 부압 이재실(11)과의 사이에는 게이트 밸브(44)가 설치되어 있다. 제2 처리 유닛(32)과 부압 이재실(11)과의 사이에는 게이트 밸브(118)가 설치되어 있다. 또한, 부압 이재실 광체(12)에 있어서의 7 매의 측벽 중 정압 이재실(16)측의 다른 2 매의 측벽에는, 쿨링 스테이지[cooling stage]로서의 제1 쿨링 유닛(35)과 제2 쿨링 유닛(36)이 각각 연결되어 있다. 제1 쿨링 유닛(35) 및 제2 쿨링 유닛(36)은 모두, 처리 완료된 웨이퍼(2)를 냉각하는 냉각실로서 구성되어 있다.
클러스터 장치(10)는, 후술하는 기판 처리 플로우를 통괄적으로 제어하는 메인 컨트롤러(37)를 구비하고 있다. 한편, 메인 컨트롤러(37)는 클러스터 장치(10)를 구성하는 각 부의 동작을 제어한다.
＜제1 처리 유닛＞
다음에, 본 실시예에 따른 클러스터 장치에 있어서의 제1 처리 유닛(31)에 대해 설명한다. 제1 처리 유닛(31)은, 고유전율 절연막 형성 유닛이며, 도 3, 도4에 도시된 바와 같이, 매엽식(枚葉式) 콜드 월(cold wall)형의 기판 처리 장치로서 구성되어 있고, 기능적으로는 ALD(Atomic　Layer　Deposition) 장치(이하, 성막 장치라고 함)(40)로서 구성되어 있다. 이하, 성막 장치(40)의 구성에 대해, 도 3, 도4를 참조하면서 설명한다. 도 3은 웨이퍼 처리 시에 있어서의 성막 장치(40)의 단면 구성도이며, 도 4는 웨이퍼 반송 시에 있어서의 성막 장치(40)의 단면 구성도이다.
도 3, 도4에 도시된 바와 같이, 성막 장치(40)는 처리 용기(202)를 구비하고 있다. 처리 용기(202)는, 예컨대 횡단면이 원형이며 편평(扁平)한 밀폐 용기로서 구성되어 있다. 또한, 처리 용기(202)는 예컨대 알루미늄(Al)이나 스테인리스(SUS) 등의 금속 재료에 의해 구성되어 있다. 처리 용기(202) 내에는, 기판으로서의 실리콘 웨이퍼 등의 웨이퍼(2)를 처리하는 처리실(201)이 형성되어 있다.
처리실(201) 내에는, 웨이퍼(2)를 지지하는 지지대(203)가 설치되어 있다. 웨이퍼(2)가 직접 닿는 지지대(203)의 상면에는, 예컨대, 석영(SiO2), 카본, 세라믹스, 탄화 규소(SiC), 산화 알류미늄(Al2O3), 또는 질화 알루미늄(AlN) 등으로 구성된 지지판으로서의 서셉터(susceptor, 217)가 설치되어 있다.
또한, 지지대(203)에는, 웨이퍼(2)를 가열하는 가열 수단(가열원)으로서의 히터(206)가 내장되어 있다. 한편, 지지대(203)의 하단부는 처리 용기(202)의 저부(底部)를 관통하고 있다.
처리실(201)의 외부에는, 지지대(203)를 승강시키는 승강 기구(207b)가 설치되어 있다. 이 승강 기구(207b)를 작동시켜 지지대(203)를 승강시킴으로써, 서셉터(217) 상에 지지되는 웨이퍼(2)를 승강시키는 것이 가능하게 되어 있다. 지지대(203)는 웨이퍼(2)의 반송 시에는 도 4에서 도시되는 위치(웨이퍼 반송 위치)까지 하강하고, 웨이퍼(2)의 처리 시에는 도 3에서 도시되는 위치(웨이퍼 처리 위치)까지 상승한다. 한편, 지지대(203) 하단부의 주위는, 벨로스(bellows, 203a)에 의해 덮여 있고, 처리실(201) 내부는 기밀(氣密)하게 보지(保持)되어 있다.
또한, 처리실(201)의 저면(마루면)에는, 예컨대 3개의 리프트 핀(208b)이 연직(鉛直) 방향으로 입상(立上)하도록 설치되어 있다. 또한, 지지대(203)[서셉터(217)도 포함함]에는, 이러한 리프트 핀(208b)을 관통시키기 위한 관통공(208a)이, 리프트 핀(208b)에 대응하는 위치에 각각 설치되어 있다. 그리고, 지지대(203)를 웨이퍼 반송 위치까지 하강시켰을 때에는, 도 4에 도시된 바와 같이, 리프트 핀(208b)의 상단부가 서셉터(217)의 상면으로부터 돌출하여, 리프트 핀(208b)이 웨이퍼(2)를 하방으로부터 지지하도록 되어 있다. 또한, 지지대(203)를 웨이퍼 처리 위치까지 상승시켰을 때에는, 도 3에 도시된 바와 같이 리프트 핀(208b)은 서셉터(217)의 상면으로부터 매몰(埋沒)하여, 서셉터(217)가 웨이퍼(2)를 하방으로부터 지지하도록 되어 있다. 한편, 리프트 핀(208b)은 웨이퍼(2)와 직접 닿기 때문에, 예컨대, 석영이나 알루미나 등의 재질로 형성하는 것이 바람직하다.
(웨이퍼 반송구)
처리실(201)[처리 용기(202)]의 내벽 측면에는, 처리실(201)의 내외에 웨이퍼(2)를 반송하기 위한 웨이퍼 반송구(250)가 설치되어 있다. 웨이퍼 반송구(250)에는 게이트 밸브(44)가 설치되어 있고, 게이트 밸브(44)를 개방함으로써, 처리실(201) 내부와 부압 이재실(11) 내부가 연통하도록 되어 있다. 상술한 바와 같이, 부압 이재실(11)은 부압 이재실 광체(12) 내에 형성되어 있고, 부압 이재실(11) 내에는 상술한 부압 이재기(13)가 설치되어 있다. 부압 이재기(13)에는, 웨이퍼(2)를 반송할 때에 웨이퍼(2)를 지지하는 반송 암(13a)이 구비되어 있다. 지지대(203)를 웨이퍼 반송 위치까지 하강시킨 상태에서, 게이트 밸브(44)를 개방함으로써, 부압 이재기(13)에 의해 처리실(201) 내부와 부압 이재실(11) 내부와의 사이에서 웨이퍼(2)를 반송하는 것이 가능하도록 되어 있다. 처리실(201) 내에 반송된 웨이퍼(2)는, 상술한 바와 같이 리프트 핀(208b) 상에 일시적으로 재치(載置)된다.
(배기계)
처리실(201)[처리 용기(202)]의 내벽 측면으로서, 웨이퍼 반송구(250)의 반대측에는, 처리실(201) 내의 분위기를 배기하는 배기구(260)가 설치되어 있다. 배기구(260)에는 배기 챔버(260a)를 개재하여 배기관(261)이 접속되어 있고, 배기관(261)에는, 처리실(201) 내를 소정의 압력으로 제어하는 APC(Auto　Pressure　Controller) 등의 압력 조정기(262), 원료 회수(回收) 트랩(263) 및 진공 펌프(264)가 차례로 직렬로 접속되어 있다. 주로, 배기구(260), 배기 챔버(260a), 배기관(261), 압력 조정기(262), 원료 회수 트랩(263), 진공 펌프(264)에 의해 배기계(배기 라인)가 구성된다.
(가스 도입구)
처리실(201)의 상부에 설치되는 후술의 샤워 헤드(240)의 상면(천정벽)에는, 처리실(201) 내에 각종 가스를 공급하기 위한 가스 도입구(210)가 설치되어 있다. 한편, 가스 도입구(210)에 접속되는 가스 공급계의 구성에 대해서는 후술한다.
(샤워 헤드)
가스 도입구(210)와 처리실(201)과의 사이에는, 가스 분산 기구로서의 샤워 헤드(240)가 설치되어 있다. 샤워 헤드(240)는 가스 도입구(210)로부터 도입되는 가스를 분산시키기 위한 분산판(240a)과, 분산판(240a)을 통과한 가스를 더욱 균일하게 분산시켜 지지대(203) 상의 웨이퍼(2)의 표면에 공급하기 위한 샤워판(240b)을 구비하고 있다. 분산판(240a) 및 샤워판(240b)에는, 복수의 환기공이 설치되어 있다. 분산판(240a)은 샤워 헤드(240)의 상면 및 샤워판(240b)과 대향하도록 배치되어 있고, 샤워판(240b)은 지지대(203) 상의 웨이퍼(2)와 대향하도록 배치되어 있다. 한편, 샤워 헤드(240)의 상면과 분산판(240a)와의 사이 및 분산판(240a)과 샤워판(240b)과의 사이에는, 각각 공간이 설치되어 있고, 이러한 공간은 가스 도입구(210)로부터 공급되는 가스를 분산시키기 위한 제1 버퍼 공간(분산실)(240c) 및 분산판(240a)을 통과한 가스를 확산시키기 위한 제2 버퍼 공간(240d)으로서 각각 기능한다.
(배기 덕트)
처리실(201)[처리 용기(202)]의 내벽 측면에는, 단차부(201a)가 설치되어 있다. 그리고, 이 단차부(201a)는 컨덕턴스 플레이트(204)를 웨이퍼 처리 위치 근방으로 보지하도록 구성되어 있다. 컨덕턴스 플레이트(204)는, 내주부에 웨이퍼(2)를 수용하는 구멍이 설치된 1 매의 도우넛 형상(링 형상)을 한 원판으로서 구성되어 있다. 컨덕턴스 플레이트(204)의 외주부에는, 소정 간격을 개방하여 주방향(周方向)으로 배열된 복수의 배출구(204a)가 설치되어 있다. 배출구(204a)는 컨덕턴스 플레이트(204)의 외주부가 컨덕턴스 플레이트(204)의 내주부를 지지할 수 있도록, 불연속으로 형성되어 있다.
한편, 지지대(203)의 외주부에는, 하부 플레이트(lower plate)(205)가 계지(係止)하고 있다. 하부 플레이트(205)는 링 형상의 요부(凹部, 205b)와, 요부(205b)의 내측 상부에 일체적으로 설치된 플랜지부(205a)를 구비하고 있다. 요부(205b)는 지지대(203)의 외주부와, 처리실(201)의 내벽 측면과의 극간을 막도록 설치되어 있다. 요부(205b)의 저부 중 배기구(260) 부근의 일부에는, 요부(205b) 내로부터 배기구(260) 측으로 가스를 배출(유통)시키기 위한 플레이트 배기구(205c)가 설치되어 있다. 플랜지부(205a)는 지지대(203)의 상부 외주연(外周緣) 상에 계지하는 계지부로서 기능한다. 플랜지부(205a)가 지지대(203)의 상부 외주연 상에 계지함으로써, 하부 플레이트(205)가, 지지대(203)의 승강에 따라 지지대(203)와 함께 승강되도록 되어 있다.
지지대(203)가 웨이퍼 처리 위치까지 상승했을 때, 하부 플레이트(205)도 웨이퍼 처리 위치까지 상승한다. 그 결과, 웨이퍼 처리 위치 근방에 보지되어 있는 컨덕턴스 플레이트(204)가, 하부 플레이트(205)의 요부(205b)의 상면 부분을 막고, 요부(205b)의 내부를 가스 유로(流路) 영역으로 하는 배기 덕트(259)가 형성되게 된다. 한편, 이 때, 배기 덕트(259)[컨덕턴스 플레이트(204) 및 하부 플레이트(205)] 및 지지대(203)에 의해, 처리실(201) 내부가, 배기 덕트(259)보다 상방의 처리실 상부와, 배기 덕트(259)보다 하방의 처리실 하부로 구분되게 된다. 한편, 컨덕턴스 플레이트(204) 및 하부 플레이트(205)는, 배기 덕트(259)의 내벽에 퇴적하는 반응 생성물을 에칭하는 경우(셀프 클리닝 하는 경우)를 고려하여, 고온 보지가 가능한 재료, 예컨대, 내고온(耐高溫) 고부하(高負荷)용 석영으로 구성하는 것이 바람직하다.
여기서, 웨이퍼 처리 시에 있어서의 처리실(201) 내의 가스의 흐름에 대해 설명한다. 우선, 가스 도입구(210)로부터 샤워 헤드(240)의 상부로 공급된 가스는, 제1 버퍼 공간(분산실)(240c)을 거쳐 분산판(240a)의 다수의 구멍으로부터 제2 버퍼 공간(240d)으로 들어가고, 나아가 샤워판(240b)의 다수의 구멍을 통과하여 처리실(201) 내에 공급되며, 웨이퍼(2) 상에 균일하게 공급된다. 그리고, 웨이퍼(2) 상에 공급된 가스는, 웨이퍼(2)의 직경 방향 외측을 향해서 방사(放射) 형상으로 흐른다. 그리고, 웨이퍼(2)에 접촉한 후의 잉여된 가스는, 웨이퍼(2) 외주부에 위치하는 배기 덕트(259) 상, 즉, 컨덕턴스 플레이트(204) 상을, 웨이퍼(2)의 직경 방향 외측을 향해서 방사 형상으로 흘러 컨덕턴스 플레이트(204)에 설치된 배출구(204a)로부터, 배기 덕트(259) 내의 가스 유로 영역 내[요부(205b) 내]로 배출된다. 그 후, 가스는 배기 덕트(259) 내를 흘러 플레이트 배기구(205c)를 경유하여 배기구(260)로 배기된다. 이와 같이 가스를 흘림으로써, 처리실 하부, 즉, 지지대(203)의 이면(裏面)이나 처리실(201)의 저면측으로 돌아들어가는 것이 억제된다.
계속해서, 상술한 가스 도입구(210)에 접속되는 가스 공급계의 구성에 대해, 도 1을 참조하여 설명한다. 도 1은 본 발명의 일 실시예에 따른 성막 장치(40)에 있어서의 가스 공급계 및 배기계의 개략 구성도이다.
(액체 원료 공급계)
처리실(201)의 외부에는, 제1 액체 원료로서의 Hf(하프늄)을 포함하는 유기 금속 액체 원료(이하, Hf원료라고도 함)를 공급하는 제1 액체 원료 공급원(220h)과, 제2 액체 원료로서의 Al(알루미늄)를 포함하는 유기 금속 액체 원료(이하, Al원료라고도 함)를 공급하는 제2 액체 원료 공급원(220a)이 설치되어 있다. 제1 액체 원료 공급원(220h), 제2 액체 원료 공급원(220a)은 내부에 액체 원료를 수용[충전(充塡)] 가능한 탱크(밀폐 용기)로서 각각 구성되어 있다.
제1 액체 원료 공급원(220h), 제2 액체 원료 공급원(220a)에는, 압송 가스 공급관(237h, 237a)이 각각 접속되어 있다. 압송 가스 공급관(237h, 237a)의 상류측 단부에는, 도시하지 않은 압송 가스 공급원이 접속되어 있다. 또한, 압송 가스 공급관(237h, 237a)의 하류측 단부는, 각각 제1 액체 원료 공급원(220h), 제2 액체 원료 공급원(220a) 내의 상부에 존재하는 공간에 연통하고 있고, 이 공간 내에 압송 가스를 공급하도록 되어 있다. 한편, 압송 가스로서는, 액체 원료와는 반응하지 않는 가스를 이용하는 것이 바람직하고, 예컨대 N2 가스 등의 불활성 가스가 이용된다.
또한, 제1 액체 원료 공급원(220h), 제2 액체 원료 공급원(220a)에는, 제1 액체 원료 공급관(211h), 제2 액체 원료 공급관(211a)이 각각 접속되어 있다. 여기서, 제1 액체 원료 공급관(211h), 제2 액체 원료 공급관(211a)의 상류측 단부는, 각각 제1 액체 원료 공급원(220h), 제2 액체 원료 공급원(220a) 내에 수용한 액체 원료 내에 잠겨 있다. 또한, 제1 액체 원료 공급관(211h), 제2 액체 원료 공급관(211a)의 하류측 단부는, 액체 원료를 기화시키는 기화부로서의 기화기(229h, 229a)에 각각 접속되어 있다. 한편, 제1 액체 원료 공급관(211h), 제2 액체 원료 공급관(211a)에는, 액체 원료의 액체 공급 유량을 제어하는 유량 제어기로서의 액체 유량 컨트롤러(LMFC)(221h, 221a)와, 액체 원료의 공급을 제어하는 개폐밸브로서의 밸브(vh1, va1)가 각각 설치되어 있다. 한편, 밸브(vh1, va1)는, 각각 기화기(229h, 229a)의 내부에 설치되어 있다.
상기 구성에 의해, 밸브(vh1, va1)를 개방함과 동시에, 압송 가스 공급관(237h, 237a)으로부터 압송 가스를 공급함으로써, 제1 액체 원료 공급원(220h), 제2 액체 원료 공급원(220a)으로부터 기화기(229h, 229a)로 액체 원료를 압송(공급)하는 것이 가능하게 된다. 주로, 제1 액체 원료 공급원(220h), 압송 가스 공급관(237h), 제1 액체 원료 공급관(211h), 액체 유량 컨트롤러(221h), 밸브(vh1)에 의해 제1 액체 원료 공급계(제1 액체 원료 공급 라인)가 구성되고, 주로, 제2 액체 원료 공급원(220a), 압송 가스 공급관(237a), 제2 액체 원료 공급관(211a), 액체 유량 컨트롤러(221a), 밸브(va1)에 의해 제2 액체 원료 공급계(제2 액체 원료 공급 라인)가 구성된다.
(기화부)
액체 원료를 기화하는 기화부로서의 기화기(229h, 229a)는, 액체 원료를 히터(23h, 23a)로 가열하고 기화시켜 원료 가스를 발생시키는 기화실(20h, 20a)과, 이 기화실(20h, 20a) 내로 액체 원료를 토출(吐出)할 때까지의 유로인 액체 원료 유로(21h, 21a)와, 액체 원료의 기화실(20h, 20a) 내로의 공급을 제어하는 상술한 밸브(vh1, va1)와, 기화실(20h, 20a)에서 발생시킨 원료 가스를 후술하는 제1 원료 가스 공급관(213h), 제2 원료 가스 공급관(213a)으로 공급하는 아울렛으로서의 원료 가스 공급구(22h, 22a)를 각각 포함하고 있다. 상술한 제1 액체 원료 공급관(211h), 제2 액체 원료 공급관(211a)의 하류측 단부는, 각각 밸브(vh1, va1)를 개재하여 액체 원료 유로(21h, 21a)의 상류측 단부에 접속되어 있다. 액체 원료 유로(21h, 21a)에는, 각각 캐리어 가스 공급관(24h, 24a)의 하류측 단부가 접속되어 있고, 액체 원료 유로(21h, 21a)를 개재하여 기화실(20h, 20a) 내에 캐리어 가스를 공급하도록 구성되어 있다. 캐리어 가스 공급관(24h, 24a)의 상류측 단부에는, 캐리어 가스로서의 N2 가스를 공급하기 위한 N2 가스 공급원(230c)이 접속되어 있다. 캐리어 가스 공급관(24h, 24a)에는, N2 가스의 공급 유량을 제어하는 유량 제어기로서의 유량 컨트롤러(MFC)(225h, 225a)와, N2 가스의 공급을 제어하는 밸브(vh2, va2)가, 각각 설치되어 있다. 주로, N2 가스 공급원(230c), 캐리어 가스 공급관(24h, 24a), 유량 컨트롤러(225h, 225a), 밸브(vh2, va2)에 의해 캐리어 가스 공급계(캐리어 가스 공급 라인)가 구성된다. 한편, 기화기(229h, 229a)는 각각 제1 기화부, 제2 기화부로서 구성되어 있다.
(원료 가스 공급계)
상기의 기화기(229h, 229a)의 원료 가스 공급구(22h, 22a)에는, 처리실(201) 내에 원료 가스를 공급하는 제1 원료 가스 공급관(213h), 제2 원료 가스 공급관(213a)의 상류측 단부가 각각 접속되어 있다. 제1 원료 가스 공급관(213h), 제2 원료 가스 공급관(213a)의 하류측 단부는, 합류하도록 일체화하여 원료 가스 공급관(213)이 되고, 원료 가스 공급관(213)은 가스 도입구(210)에 접속되어 있다. 제1 원료 가스 공급관(213h), 제2 원료 가스 공급관(213a)에는, 처리실(201) 내로의 원료 가스의 공급을 제어하는 밸브(vh3, va3)가 각각 설치되어 있다.
상기 구성에 의해, 기화기(229h, 229a)에서 액체 원료를 기화시켜 원료 가스를 발생시킴과 동시에, 밸브(vh3, va3)를 개방함으로써, 제1 원료 가스 공급관(213h), 제2 원료 가스 공급관(213a)으로부터 원료 가스 공급관(213)을 개재하여 처리실(201) 내부로 원료 가스를 공급하는 것이 가능하게 된다. 주로, 제1 원료 가스 공급관(213h), 밸브(vh3)에 의해, 제1 원료 가스 공급계(제1 원료 가스 공급 라인)가 구성되고, 주로, 제2 원료 가스 공급관(213a), 밸브(va3)에 의해, 제2 원료 가스 공급계(제2 원료 가스 공급 라인)가 구성된다. 또한, 제1 액체 원료 공급계, 제1 기화부, 제1 원료 가스 공급계에 의해 제1 원료 공급계(하프늄 원료 공급계)가 구성되고, 제2 액체 원료 공급계, 제2 기화부, 제2 원료 가스 공급계에 의해 제2 원료 공급계(알루미늄 원료 공급계)가 구성된다.
(산화원 공급계)
또한, 처리실(201)의 외부에는, 산화원(산화성 가스)으로서의 수증기(H2O 가스)를 공급하는 H2O 가스 공급원(230o)이 설치되어 있다. H2O 가스 공급원(230o)에는, H2O 가스 공급관(213o)의 상류측 단부가 접속되어 있다. H2O 가스 공급관(213o)에는, H2O 가스의 공급 유량을 제어하는 유량 제어기로서의 유량 컨트롤러(MFC)(221o)가 설치되어 있다.
H2O 가스 공급관(213o)의 하류측 단부는, 원료 가스 공급관(213)에 합류하도록 접속되어 있다. 즉, H2O 가스 공급관(213o)은 산화원으로서의 H2O 가스를 처리실(201) 내에 공급하도록 구성되어 있다. 한편, H2O 가스 공급관(213o)에는, 처리실(201) 내로의 H2O 가스의 공급을 제어하는 밸브(vo3)가 설치되어 있다.
상기 구성에 따라, 유량 컨트롤러(221o)에 의해 유량을 조정하면서, 밸브(vo3)를 개방함으로써, 처리실(201) 내로 산화원으로서의 H2O 가스를 공급하는 것이 가능하게 된다. 주로, H2O 가스 공급원(230o), H2O 가스 공급관(213o), 유량 컨트롤러(221o), 밸브(vo3)에 의해 산화원 공급계(산화원 공급 라인)가 구성된다. 한편, 산화원 대신에 질화원, 예컨대 암모니아(NH3) 가스를 이용하는 경우는, H2O 가스 공급원(230o), H2O 가스 공급관(213o)을, 각각 NH3 가스 공급원(230o), NH3 가스 공급관(213o)으로 치환하면 된다. 이 경우, 주로, NH3 가스 공급원(230o), NH3 가스 공급관(213o), 유량 컨트롤러(221o), 밸브(vo3)에 의해 질화원 공급계(질화원 공급 라인)가 구성된다.
(퍼지 가스 공급계)
또한, 처리실(201)의 외부에는, 퍼지 가스로서의 N2 가스를 공급하기 위한 N2 가스 공급원(230p)이 설치되어 있다. N2 가스 공급원(230p)에는, 퍼지 가스 공급관(214)의 상류측 단부가 접속되어 있다. 퍼지 가스 공급관(214)의 하류측 단부는, 3 개의 라인, 즉, 제1 퍼지 가스 공급관(214h), 제2 퍼지 가스 공급관(214a), 제3 퍼지 가스 공급관(214o)으로 분기(分岐)하고 있다. 제1 퍼지 가스 공급관(214h), 제2 퍼지 가스 공급관(214a), 제3 퍼지 가스 공급관(214o)의 하류측 단부는, 제1 원료 가스 공급관(213h), 제2 원료 가스 공급관(213a), H2O 가스 공급관(213o)의 밸브(vh3, va3, vo3)의 하류측에 각각 접속되어 있다. 한편, 제1 퍼지 가스 공급관(214h), 제2 퍼지 가스 공급관(214a), 제3 퍼지 가스 공급관(214o)에는, N2 가스의 공급 유량을 제어하는 유량 제어기로서의 유량 컨트롤러(MFC)(224h, 224a, 224o)와, N2 가스의 공급을 제어하는 밸브(vh4, va4, vo4)가 각각 설치되어 있다. 주로, N2 가스 공급원(230p), 퍼지 가스 공급관(214), 제1 퍼지 가스 공급관(214h), 제2 퍼지 가스 공급관(214a), 제3 퍼지 가스 공급관(214o), 유량 컨트롤러(224h, 224a, 224o), 밸브(vh4, va4, vo4)에 의해 퍼지 가스 공급계(퍼지 가스 공급 라인)가 구성된다.
(벤트계)
또한, 제1 원료 가스 공급관(213h), 제2 원료 가스 공급관(213a), H2O 가스 공급관(213o)의 밸브(vh3, va3, vo3)의 상류측에는, 제1 벤트관(215h), 제2 벤트관(215a), 제3 벤트관(215o)의 상류측 단부가 각각 접속되어 있다. 또한, 제1 벤트관(215h), 제2 벤트관(215a), 제3 벤트관(215o)의 하류측 단부는 합류하도록 일체화하여 벤트관(215)이 되고, 벤트관(215)은 배기관(261)의 원료 회수 트랩(263)보다 상류측에 접속되어 있다. 제1 벤트관(215h), 제2 벤트관(215a), 제3 벤트관(215o)에는, 가스의 공급을 제어하기 위한 밸브(vh5, va5, vo5)가 각각 설치되어 있다.
상기 구성에 의해, 밸브(vh3, va3, vo3)를 닫고, 밸브(vh5, va5, vo5)를 개방함으로써, 제1 원료 가스 공급관(213h), 제2 원료 가스 공급관(213a), H2O 가스 공급관(213o) 내를 흐르는 가스를, 처리실(201) 내에 공급하지 않고 처리실(201)을 바이패스(bypass)시켜, 처리실(201) 외부로 각각 배기하는 것이 가능하게 된다.
또한, 제1 퍼지 가스 공급관(214h), 제2 퍼지 가스 공급관(214a), 제3 퍼지 가스 공급관(214o)의 밸브(vh4, va4, vo4)보다 상류측이며, 유량 컨트롤러(224h, 224a, 224o)보다 하류측에는, 제4 벤트관(216h), 제5 벤트관(216a), 제6 벤트관(216o)가 각각 접속되어 있다. 또한, 제4 벤트관(216h), 제5 벤트관(216a), 제6 벤트관(216o)의 하류측 단부는 합류하도록 일체화하여 벤트관(216)이 되어 있다. 벤트관(216)은 배기관(261)의 원료 회수 트랩(263)보다 하류측이며 진공 펌프(264)보다 상류측에 접속되어 있다. 제4 벤트관(216h), 제5 벤트관(216a), 제6 벤트관(216o)에는, 가스의 공급을 제어하기 위한 밸브(vh6, va6, vo6)가 각각 설치되어 있다.
상기 구성에 의해, 밸브(vh4, va4, vo4)를 닫고, 밸브(vh6, va6, vo6)를 개방함으로써, 제1 퍼지 가스 공급관(214h), 제2 퍼지 가스 공급관(214a), 제3 퍼지 가스 공급관(214o) 내를 흐르는 N2 가스를, 처리실(201) 내에 공급하지 않고 처리실(201)을 바이패스시켜, 처리실(201) 외부로 각각 배기하는 것이 가능하게 된다. 한편, 밸브(vh3, va3, vo3)를 닫고, 밸브(vh5, va5, vo5)를 개방함으로써, 제1 원료 가스 공급관(213h), 제2 원료 가스 공급관(213a), H2O 가스 공급관(213o) 내를 흐르는 가스를, 처리실(201) 내에 공급하지 않고 처리실(201)을 바이패스시켜, 처리실(201) 외부로 각각 배기하는 경우에는, 밸브(vh4, va4, vo4)를 개방함으로써, 제1 원료 가스 공급관(213h), 제2 원료 가스 공급관(213a), H2O 가스 공급관(213o) 내에 N2 가스를 도입하고, 각 원료 가스 공급관 내를 퍼지하도록 설정되어 있다. 또한, 밸브(vh6, va6, vo6)는 밸브(vh4, va4, vo4)와 역(逆)동작을 수행하도록 설정되어 있고, N2 가스를 각 원료 가스 공급관 내에 공급하지 않는 경우에는, 처리실(201)을 바이패스하여 N2 가스를 배기하도록 되어 있다. 주로, 제1 벤트관(215h), 제2 벤트관(215a), 제3 벤트관(215o), 벤트관(215), 제4 벤트관(216h), 제5 벤트관(216a), 제6 벤트관(216o), 벤트관(216), 밸브(vh5, va5, vo5), 밸브(vh6, va6, vo6)에 의해 벤트계(벤트라인)가 구성된다.
(컨트롤러)
한편, 성막 장치(40)는 성막 장치(40)의 각 부의 동작을 제어하는 컨트롤러(280)를 포함하고 있다. 컨트롤러(280)는 메인 컨트롤러(37)에 의해 제어됨으로써, 게이트 밸브(44), 승강 기구(207b), 부압 이재기(13), 히터(206), 압력 조정기(APC)(262), 기화기(229h, 229a), 진공 펌프(264), 밸브(vh1~vh6, va1~va6, vo3~vo6), 액체 유량 컨트롤러(221h, 221a), 유량 컨트롤러(225h, 225a, 221o, 224h, 224a, 224o) 등의 동작을 제어한다.
＜제2 처리 유닛＞
다음에, 본 실시예에 따른 클러스터 장치에 있어서의 제2 처리 유닛(32)에 대해서 설명한다. 본 실시예에 있어서는, 제2 처리 유닛(32)은 열처리 유닛이며, 도 5에 도시된 바와 같이, 매엽식 콜드 월형의 기판 처리 장치로서 구성되어 있고, 기능적으로는 RTP(Rapid　Thermal　Processing) 장치(이하, RTP 장치라고 함)(110)로서 구성되어 있다. 이하, RTP 장치(110)의 구성에 대해서 도 5를 참조하면서 설명한다. 도 5는 웨이퍼 처리 시에 있어서의 RTP 장치(110)의 단면 구성도이다.
도 5에 도시된 바와 같이, RTP 장치(110)는 웨이퍼(2)를 처리하는 처리실(111)을 형성한 처리 용기로서의 광체(112)를 구비하고 있다. 광체(112)는 상하면이 개구(開口)한 원통 형상으로 형성된 튜브(113)와, 튜브(113)의 상면 개구부를 폐색하는 원반(圓盤) 형상의 탑 플레이트(top plate, 114)와, 튜브(113)의 하면 개구부를 폐색하는 원반 형상의 보톰 플레이트(bottom plate, 115)가 조합되어 원통 중공체 형상으로 구축되어 있다. 튜브(113)의 측벽의 일부에는, 배기구(116)가 처리실(111)의 내외를 연통하도록 개설(開設)되어 있다. 배기구(116)에는, 처리실(111) 내를 대기압 미만(이하, 부압이라고 함)으로 배기할 수 있는 배기 장치가 접속되어 있다. 튜브(113)의 측벽의 배기구(116)와 반대측의 위치에는, 웨이퍼(2)를 처리실(111) 내에 반입 반출하는 웨이퍼 반입 반출구(117)가 개설(開設)되어 있고, 웨이퍼 반입 반출구(117)는 게이트 밸브(118)에 의해 개폐되도록 되어 있다.
보톰 플레이트(115)의 하면의 중심선 상에는 승강 구동 장치(119)가 설치되어 있다. 승강 구동 장치(119)는, 보톰 플레이트(115)에 삽통(揷通)되어 보톰 플레이트(115)에 대해서 상하 방향으로 접동(摺動)이 자유자재로 가능하도록 구성된 승강축(120)을 승강시키도록 구성되어 있다. 승강축(120)의 상단에는 승강판(121)이 수평으로 고정되어 있고, 승강판(121)의 상면에는 복수 개(통상적으로는 3 개 또는 4 개)의 리프터 핀(122)이 수직으로 입각(立脚)되고 고정되어 있다. 각 리프터 핀(122)은 승강판(121)의 승강에 따라 승강함으로써, 웨이퍼(2)를 아래로부터 수평으로 지지하여 승강시키도록 되어 있다.
보톰 플레이트(115)의 상면에 있어서의 승강축(120)의 외측에는 지지통(123)이 돌설(突設)되어 있다. 지지통(123)의 상단면 위에는 냉각 플레이트(124)가 수평으로 가설(架設)되어 있다. 냉각 플레이트(124)의 상방에는, 복수 개의 가열 램프로 구성된 제1 가열 램프군(125) 및 제2 가열 램프군(126)이 아래로부터 차례로 배치되고, 각각 수평으로 가설되어 있다. 제1 가열 램프군(125) 및 제2 가열 램프군(126)은, 제1 지주(127) 및 제2 지주(128)에 의해 각각 수평으로 지지되어 있다. 제1 가열 램프군(125) 및 제2 가열 램프군(126)의 전력 공급 전선(129)은, 보톰 플레이트(115)를 삽통하여 외부에 인출되고 있다.
처리실(111) 내에는, 타레트(turret, 131)가 처리실(111)과 동심원으로 배치되어 있다. 타레트(131)는 내부 기어평치차(133)의 상면에 동심원으로 고정되어 있다. 내부 기어평치차(133)는 보톰 플레이트(115)에 개설(介設)된 베어링(132)에 의해 수평으로 지지되어 있다. 내부 기어평치차(133)에는 원동측 평치차(134)가 서로 맞물려 있다. 원동측 평치차(134)는, 보톰 플레이트(115)에 개설(介設)된 베어링(135)에 의해 수평으로 지지되고, 보톰 플레이트(115) 아래에 설치된 서셉터 회전 장치(136)에 의해 회전 구동되도록 되어 있다. 타레트(131)의 상단면 위에는, 평판의 원형 링 형상으로 형성된 아우터 플랫폼(137)이 수평으로 가설(架設)되어 있다. 아우터 플랫폼(137)의 내측에는, 이너 플랫폼(138)이 수평으로 가설되어 있다. 이너 플랫폼(138)의 내주의 하단부에는, 서셉터(140)가, 내주면의 하단부에 직경 방향 내측 방향으로 돌설(突設)된 계합부(139)에 계합(係合)되고 보지되어 있다. 서셉터(140)의 각 리프터 핀(122)에 대향하는 위치에는, 삽통공(141)이 각각 개설(開設)되어 있다.
탑 플레이트(114)에는, 어닐 가스(anneal gas) 공급관(142) 및 불활성 가스 공급관(143)이 처리실(111)에 연통하도록 각각 접속되어 있다. 또한, 탑 플레이트(114)에는, 방사 온도계의 프로브(144)가 복수 개, 서로 반경 방향으로 웨이퍼(2)의 중심으로부터 주변에 걸쳐서 비켜놓여져 각각 배치되고, 웨이퍼(2)의 상면과 대향하도록 삽입되어 있다. 방사 온도계는, 복수 개의 프로브(144)가 각각 검출한 웨이퍼(2)로부터의 방사광에 근거하는 계측 온도를, 컨트롤러(150)에 차례로 송신하도록 구성되어 있다. 컨트롤러(150)는 복수 개의 프로브(144)에 의한 계측 온도와 설정 온도를 비교하여, 제1 가열 램프군(125) 및 제2 가열 램프군(126)으로의 전력 공급량을 제어한다.
탑 플레이트(114)의 다른 장소에는, 웨이퍼(2)의 방사율을 비(非)접촉으로 측정하는 방사율 측정 장치(145)가 설치되어 있다. 방사율 측정 장치(145)는, 레퍼런스 프로브(reference probe, 146)를 구비하고 있다. 레퍼런스 프로브(146)는 레퍼런스 프로브용 모터(147)에 의해 수직면 내에서 회전되도록 되어 있다. 레퍼런스 프로브(146)의 상측에는, 참조광을 조사(照射)하는 레퍼런스 램프(148)가 레퍼런스 프로브(146)의 선단(先端)에 대향하도록 설치되어 있다. 레퍼런스 프로브(146)는 레퍼런스 램프(148)로부터의 방사와, 웨이퍼(2)로부터의 방사를 비교함으로써, 웨이퍼(2)의 온도를 측정한다. 한편, 복수 개의 프로브(144)에 의해 측정된 웨이퍼 온도는, 레퍼런스 프로브(146)에 의해 측정된 웨이퍼 온도와 비교되어, 보정됨으로써 정확한 웨이퍼 온도의 검출을 가능하게 하고 있다.
컨트롤러(150)는 RTP 장치(110)의 각 부의 동작을 제어한다. 한편, 컨트롤러(150)는 메인 컨트롤러(37)에 의해 제어된다.
(2) 기판 처리 공정
다음에, 상기 구성에 따른 클러스터 장치(10)를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 웨이퍼(2)를 처리하는 방법(기판 처리 공정)에 대해 설명한다. 여기에서는, 캐패시터의 하부 전극으로서의 질화 티탄막(TiN막)이 표면에 형성된 웨이퍼(2)에 대해서 처리를 수행하는 예에 대해 설명한다. 한편, 이하의 설명에 있어서, 클러스터 장치(10)를 구성하는 각 부의 동작은 메인 컨트롤러(37)에 의해 제어된다.
클러스터 장치(10)의 재치대(25) 상에 재치된 포드(1)의 캡이, 캡 착탈 기구(26)에 의해 떼어내지고, 포드(1)의 웨이퍼 출입구가 개방된다. 포드(1)가 개방되면, 정압 이재실(16)에 설치된 정압 이재기(19)는, 웨이퍼 반입 반출구를 통해 포드(1)로부터 웨이퍼(2)를 1 매씩 픽업(pick up)하고, 반입실(14) 내에 투입하여, 반입실용 임시 거치대 상에 재치해간다. 이 이재 작업 중에는, 반입실(14)의 정압 이재실(16)측은 게이트 밸브(17A)에 의해 개방되어 있고, 또한, 반입실(14)의 부압 이재실(11)측은 게이트 밸브(17B)에 의해 닫혀지며, 부압 이재실(11) 내의 압력은, 예컨대, 100Pa로 유지되고 있다.
반입실(14)의 정압 이재실(16)측이 게이트 밸브(17A)에 의해 닫혀지고, 반입실(14)이 배기 장치에 의해 부압으로 배기된다. 반입실(14) 내부가 미리 설정된 압력치로 감압되면, 반입실(14)의 부압 이재실(11)측이 게이트 밸브(17B)에 의해 개방된다. 다음에, 부압 이재실(11)의 부압 이재기(13)는, 반입실용 임시 거치대로부터 웨이퍼(2)를 1 매씩 픽업하여 부압 이재실(11) 내에 반입한다. 그 후, 반입실(14)의 부압 이재실(11)측이 게이트 밸브(17B)에 의해 닫혀진다. 계속해서, 제1 처리 유닛(31)의 게이트 밸브(44)가 개방되고, 부압 이재기(13)는 웨이퍼(2)를 제1 처리 유닛(31)의 처리실(201) 내로 반입(웨이퍼 로드)한다. 한편, 처리실(201) 내로의 웨이퍼(2)의 반입 시에는, 반입실(14) 내부 및 부압 이재실(11) 내부가 미리 진공 배기되어 있기 때문에, 처리실(201) 내에 산소나 수분이 침입하는 것은 확실하게 방지된다.
＜성막 공정＞
다음에, 제1 처리 유닛(31)으로서의 성막 장치(40)를 사용하여, 웨이퍼(2) 상에 형성된 하부 전극 상에, 캐패시터 절연막으로서의 고유전율 절연막을 형성하는 성막 공정에 대해, 도 2를 참조하면서 설명한다. 도 2는 본 발명의 실시예에 따른 성막 공정의 흐름도이다. 여기에서는, 우선, Al원료로서 Al 프리커서(precursor)인 TMA[Tri－Methyl－Aluminium　：　Al(CH3)3]를, 산화원으로서 H2O를 이용하여, 하부 전극으로서의 TiN막 상에 알루미늄을 포함하는 절연막으로서의 Al2O3막을 ALD법에 따라 성막한다. 그 후, Hf 원료로서 Hf 프리커서인 TDMA Hf(Tetrakis－Dimethyl－Amino－Hafnium　：　Hf［N(CH3 )2]4)를, Al원료로서 TMA를, 산화원으로서 H2O를 이용하여, Al2O3막 상에 고유전율 절연막으로서의 하프늄 알루미네이트막(HfAlO막)을 ALD법에 따라 성막한다. 한편, 이하의 설명에 있어서, 성막 장치(40)를 구성하는 각 부의 동작은 컨트롤러(280)에 의해 제어된다. 또한, 컨트롤러(280)의 동작은 메인 컨트롤러(37)에 의해 제어된다.
〔웨이퍼 로드 공정(S1)〕
우선, 승강 기구(207b)를 작동시켜, 지지대(203)를, 도 4에 도시된 웨이퍼 반송 위치까지 하강시킨다. 그리고, 상술한 바와 같이 게이트 밸브(44)를 개방하고, 처리실(201)과 부압 이재실(11)을 연통시킨다. 그리고, 상술한 바와 같이 부압 이재기(13)에 의해 부압 이재실(11) 내로부터 처리실(201) 내로 웨이퍼(2)를 반송 암(13a)으로 지지한 상태에서 로드한다(S1). 처리실(201) 내에 반입한 웨이퍼(2)는, 지지대(203)의 상면으로부터 돌출하고 있는 리프트 핀(208b) 상에 일시적으로 재치된다. 부압 이재기(13)의 반송 암(13a)이 처리실(201) 내로부터 부압 이재실(11) 내로 되돌아오면, 게이트 밸브(44)가 닫혀진다.
계속해서, 승강 기구(207)를 작동시키고, 지지대(203)를 도 3에 도시된 웨이퍼 처리 위치까지 상승시킨다. 그 결과, 리프트 핀(208b)은 지지대(203)의 상면으로부터 매몰하고, 웨이퍼(2)는 지지대(203) 상면의 서셉터(217) 상에 재치된다.
〔프리(pre) 히트 공정(S2)〕
계속해서, 압력 조정기(262)에 의해, 처리실(201) 내의 압력이 소정의 처리 압력이 되도록 제어한다. 또한, 히터(206)에 공급하는 전력을 조정하고, 웨이퍼 온도를 온도 상승시켜, 웨이퍼(2)의 표면 온도가 소정의 처리 온도가 되도록 제어한다.
한편, 웨이퍼 로드 공정(S1), 프리 히트 공정(S2) 및 후술하는 웨이퍼 언로드 공정(S6)에 있어서는, 진공 펌프(264)를 작동시키면서, 밸브(vh3, va3, vo3)를 닫고, 밸브(vh4, va4, vo4)를 개방함으로써, 처리실(201) 내에 N2 가스를 항상 흘려, 처리실(201) 내를 N2 분위기로 해둔다. 이에 의해, 웨이퍼(2) 상으로의 파티클의 부착을 억제하는 것이 가능하게 된다. 한편, 진공 펌프(264)는 적어도 웨이퍼 로드 공정(S1)으로부터 후술의 웨이퍼 언로드 공정(S6)까지는 항상 작동시킨 상태로 한다.
공정 S1~S2와 병행하여, 액체 원료(Al 원료)인 TMA를 기화시킨 원료 가스(Al 원료 가스), 즉 TMA 가스를 생성(예비 기화)시켜 둔다. 즉, 밸브(va3)를 닫은 상태로, 밸브(va2)를 개방하고, 기화기(229a)에 캐리어 가스를 공급하면서, 밸브(va1)를 개방함과 동시에, 압송 가스 공급관(237a)으로부터 압송 가스를 공급하여, 액체 원료 공급원(220a)으로부터 기화기(229a)로 액체 원료를 압송(공급)하고, 기화기(229a)에서 액체 원료를 기화시켜 원료 가스를 생성시켜 둔다. 이 예비 기화 공정에서는, 진공 펌프(264)를 작동시키면서, 밸브(va3)를 닫은 상태로, 밸브(va5)를 개방함으로써, 원료 가스를 처리실(201) 내에 공급하지 않고 처리실(201)을 바이패스(bypass)하여 배기해 둔다.
또한, 이 때, 산화원(산화성 가스)으로서의 H2O 가스도 생성시킨 상태로 해둔다. 즉, 진공 펌프(264)를 작동시키면서, 밸브(vo3)를 닫은 상태로, 밸브(vo5)를 개방함으로써, H2O 가스를 처리실(201) 내에 공급하지 않고 처리실(201)을 바이패스하여 배기해 둔다.
또한, 이 때, 액체 원료(Hf 원료)인 TDMA Hf를 기화시킨 원료 가스(Hf원료 가스), 즉, TDMA Hf 가스를 생성(예비 기화)시켜 두는 것이 바람직하다. 즉, 밸브(vh3)를 닫은 상태로, 밸브(vh2)를 개방하고, 기화기(229h)로 캐리어 가스를 공급하면서, 밸브(vh1)를 개방함과 동시에, 압송 가스 공급관(237h)으로부터 압송 가스를 공급하여, 액체 원료 공급원(220h)으로부터 기화기(229h)로 액체 원료를 압송(공급)하고, 기화기(229h)에서 액체 원료를 기화시켜 원료 가스를 생성시켜 두는 것이 바람직하다. 이 예비 기화 공정에서는, 진공 펌프(264)를 작동시키면서, 밸브(vh3)를 닫은 상태로, 밸브(vh5)를 개방함으로써, 원료 가스를 처리실(201) 내에 공급하지 않고 처리실(201)을 바이패스하여 배기해 둔다.
기화기(229a, 229h)에서 원료 가스(TMA 가스, TDMA Hf 가스)를 안정된 상태에서 생성시키거나, H2O 가스 공급원(230o)에서 H2O 가스를 안정된 상태에서 생성시키기 위해서는 소정의 시간을 요한다. 즉, 원료 가스나 H2O 가스의 생성 초기는, 이들이 불안정한 상태에서 공급된다. 이 때문에, 본 실시예에서는, 원료 가스, H2O 가스를 미리 생성시켜 둠으로써 안정 공급 가능한 상태로 해두고, 밸브(vh3, vh5, va3, va5, vo3, vo5)의 개폐를 전환함으로써, 원료 가스, H2O 가스의 유로를 전환한다. 그 결과, 밸브의 전환에 의해, 처리실(201) 내로의 원료 가스, H2O 가스가 안정된 공급을 신속하게 개시 혹은 정지할 수 있도록 되어서 바람직하다.
〔Al2O3막 형성 공정(S3)〕
〔TMA 공급 공정(S3a)〕
계속해서, 밸브(va4, va5)를 닫고, 밸브(va3)를 개방하여, 처리실(201) 내로의 원료 가스로서의 TMA 가스의 공급, 즉, 웨이퍼(2)로의 TMA 가스의 조사(照射)를 개시(開始)한다. TMA 가스는 샤워 헤드(240)에 의해 분산(分散)되어 처리실(201) 내의 웨이퍼(2) 상에 균일하게 공급된다. 잉여된 TMA 가스는 배기 덕트(259) 내를 흘러 배기구(260)로 배기된다. 한편, 처리실(201) 내로의 TMA 가스의 공급 시에는, 제1 원료 가스 공급관(213h), H2O 가스 공급관(213o) 내로의 TMA 가스의 침입을 방지하도록, 또한, 처리실(201) 내에 있어서의 TMA 가스의 확산을 촉진하도록, 밸브(vh4, vo4)는 개방한 상태로 하고, 처리실(201) 내에 N2 가스를 항상 흘려 두는 것이 바람직하다. 밸브(va3)를 개방하고, TMA 가스의 공급을 개시한 후, 소정 시간이 경과하면, 밸브(va3)를 닫고, 밸브(va4, va5)를 개방하여, 처리실(201) 내로의 TMA 가스의 공급을 정지한다.
〔퍼지 공정(S3b)〕
밸브(va3)를 닫고, 처리실(201) 내로의 TMA 가스의 공급을 정지한 후에는, 밸브(vh4, va4, vo4)는 개방한 상태로 하고, 처리실(201) 내로의 N2 가스의 공급을 계속해서 수행한다. N2 가스는 샤워 헤드(240)를 개재하여 처리실(201) 내에 공급되고, 배기 덕트(259) 내를 흘러 배기구(260)로 배기된다. 이와 같이 하여, 처리실(201) 내를 N2 가스에 의해 퍼지하고, 처리실(201) 내에 잔류하고 있는 TMA 가스를 제거한다.
〔H2O 공급 공정(S3c)〕
처리실(201) 내의 퍼지가 완료하면, 밸브(vo4, vo5)를 닫고, 밸브(vo3)를 개방하여, 처리실(201) 내로의 산화원으로서의 H2O 가스의 공급, 즉, 웨이퍼(2)로의 H2O 가스의 조사를 개시한다. H2O 가스는, 샤워 헤드(240)에 의해 분산되어 처리실(201) 내의 웨이퍼(2) 상에 균일하게 공급된다. 잉여된 H2O 가스는, 배기 덕트(259) 내를 흘러 배기구(260)로 배기된다. 한편, 처리실(201) 내로의 H2O 가스의 공급 시에는, 제1 원료 가스 공급관(213h), 제2 원료 가스 공급관(213a) 내로의 H2O 가스의 침입을 방지하도록, 또한, 처리실(201) 내에 있어서의 H2O 가스의 확산을 촉진하도록, 밸브(vh4, va4)는 개방한 상태로 하고, 처리실(201) 내에 N2 가스를 항상 흘려 두는 것이 바람직하다. 밸브(vo3)를 개방하고, H2O 가스의 공급을 개시한 후, 소정 시간이 경과하면, 밸브(vo3)를 닫고, 밸브(vo4, vo5)를 개방하여, 처리실(201) 내로의 H2O 가스의 공급을 정지한다.
〔퍼지 공정(S3d)〕
밸브(vo3)를 닫고, 처리실(201) 내로의 H2O 가스의 공급을 정지한 후에는, 밸브(vh4, va4, vo4)는 개방한 상태로 하고, 처리실(201) 내로의 N2 가스의 공급을 계속해서 수행한다. N2 가스는, 샤워 헤드(240)를 개재하여 처리실(201) 내에 공급되고, 배기 덕트(259) 내를 흘러 배기구(260)로 배기된다. 이와 같이 하여, 처리실(201) 내를 N2 가스에 의해 퍼지하고, 처리실(201) 내에 잔류하고 있는 H2O 가스나 반응 부생성물을 제거한다.
〔반복 공정(S3e)〕
그리고, 공정 S3a~S3d를 1 사이클로 하여 이 사이클을 소정 회수(回數) 수행함으로써, 웨이퍼(2) 상(하부 전극인 TiN막 상)에, 소정 막두께의 알루미늄을 포함하는 절연막으로서의 Al2O3막이 초기층으로서 형성된다.
〔HfAlO막 형성 공정(S4)〕
〔TDMA Hf 공급 공정(S4a)〕
계속해서, 밸브(vh4, vh5)를 닫고 밸브(vh3)를 개방하여, 처리실(201) 내로의 원료 가스로서의 TDMA Hf 가스의 공급, 즉, 웨이퍼(2)로의 TDMA Hf 가스의 조사를 개시한다. TDMA Hf 가스는 샤워 헤드(240)에 의해 분산되어 처리실(201) 내의 웨이퍼(2) 상에 균일하게 공급된다. 잉여된 TDMA Hf 가스는, 배기 덕트(259) 내를 흘러 배기구(260)로 배기된다. 한편, 처리실(201) 내로의 TDMA Hf 가스의 공급 시에는, 제2 원료 가스 공급관(213a), H2O 가스 공급관(213o) 내로의 TDMA Hf 가스의 침입을 방지하도록, 또한, 처리실(201) 내에 있어서의 TDMA Hf 가스의 확산을 촉진하도록, 밸브(va4, vo4)는 개방한 상태로 하고, 처리실(201) 내에 N2 가스를 항상 흘려 두는 것이 바람직하다. 밸브(vh3)를 개방하고, TDMA Hf 가스의 공급을 개시한 후, 소정 시간이 경과하면, 밸브(vh3)를 닫고 밸브(vh4, vh5)를 개방하여, 처리실(201) 내로의 TDMA Hf 가스의 공급을 정지한다.
〔퍼지 공정(S4b)〕
밸브(vh3)를 닫고 처리실(201) 내로의 TDMA Hf 가스의 공급을 정지한 후에는, 밸브(vh4, va4, vo4)는 개방한 상태로 하고, 처리실(201) 내로의 N2 가스의 공급을 계속해서 수행한다. N2 가스는, 샤워 헤드(240)를 개재하여 처리실(201) 내에 공급되고, 배기 덕트(259) 내를 흘러 배기구(260)로 배기된다. 이와 같이 하여, 처리실(201) 내를 N2 가스에 의해 퍼지하고, 처리실(201) 내에 잔류하고 있는 TDMA Hf 가스를 제거한다.
〔H2O 공급 공정(S4c)〕
계속해서, Al2O3막 형성 공정(S3)에 있어서의 H2O 공급 공정(S3c)과 마찬가지로, 웨이퍼(2)로의 H2O 가스의 조사를 수행한다.
〔퍼지 공정(S4d)〕
그 후, Al2O3막 형성 공정(S3)에 있어서의 퍼지 공정(S3d)과 마찬가지로, 처리실(201) 내의 퍼지를 수행한다.
〔TMA 공급 공정(S4e)〕
그 후, Al2O3막 형성 공정(S3)에 있어서의 TMA 공급 공정(S3a)과 마찬가지로, 웨이퍼(2)로의 TMA 가스의 조사를 수행한다.
〔퍼지 공정(S4f)〕
계속해서, Al2O3막 형성 공정(S3)에 있어서의 퍼지 공정(S3b)과 마찬가지로, 처리실(201) 내의 퍼지를 수행한다.
〔H2O 공급 공정(S4g)〕
계속해서, Al2O3막 형성 공정(S3)에 있어서의 H2O 공급 공정(S3c)과 마찬가지로, 웨이퍼(2)로의 H2O 가스의 조사를 수행한다.
〔퍼지 공정(S4h)〕
계속해서, Al2O3막 형성 공정(S3)에 있어서의 퍼지 공정(S3d)과 마찬가지로, 처리실(201) 내의 퍼지를 수행한다.
〔반복 공정(S4i)〕
그리고, 공정 S4a~S4h를 1 사이클로 하여 이 사이클을 소정 회수(回數) 수행함으로써, 웨이퍼(2) 상에 형성된 Al2O3막 상에, 소정 막두께의 고유전율 절연막으로서의 HfAlO막이 형성된다. 한편, 공정 S4a~S4d를 제1 사이클로 하고, S4e~S4h를 제2 사이클로 하여, 제1 사이클을 소정 회수 반복하는 동안에, 제2 사이클을 1~수 차례 삽입하도록 해도 무방하다.
한편, Al2O3막 형성 공정(S3)을 ALD법에 의해 수행하는 경우에는, 처리 온도(웨이퍼 온도)를 TMA 가스가 자기(自己) 분해하지 않을 정도의 온도대(溫度帶)가 되도록 제어한다. 이 경우, TMA 공급 공정(S3a)에 있어서는, TMA는 웨이퍼(2) 상에 흡착한다. H2O 공급 공정(S3c)에 있어서는, 웨이퍼(2) 상에 흡착한 TMA와 H2O가 반응함으로써 웨이퍼(2) 상에 1 원자층 미만의 Al2O3막이 형성된다.
또한, HfAlO막 형성 공정(S4)을 ALD법에 의해 수행하는 경우에는, 처리 온도(웨이퍼 온도)를 TDMA Hf 가스가 자기 분해하지 않을 정도의 온도대가 되도록 제어한다. 이 경우, TDMA Hf 공급 공정(S4a)에 있어서는, TDMA Hf는 웨이퍼(2) 상에 흡착한다. H2O 공급 공정(S4c)에 있어서는, 웨이퍼(2) 상에 흡착한 TDMA Hf와 H2O가 반응함으로써 웨이퍼(2) 상에 1 원자층 미만의 HfO2막이 형성된다. 또한, TMA 공급 공정(S4e)에 있어서는, TMA는 웨이퍼(2) 상에 흡착한다. H2O 공급 공정(S4g)에 있어서는, 웨이퍼(2) 상에 흡착한 TMA와 H2O가 반응함으로써 웨이퍼(2) 상에 1 원자층 미만의 Al2O3막이 형성된다.
본 실시예의 성막 장치에서, ALD법에 의해, Al2O3막을 형성할 때의 처리 조건으로서는, 웨이퍼 온도：100~400℃, 처리실 내 압력：1~1000Pa, TMA 공급 유량：10~2000sccm, H2O 공급 유량：10~2000sccm, N2(퍼지 가스) 공급 유량：10~10000sccm, 막두께：0.1~0.3nm가 예시된다.
또한, 본 실시예의 성막 장치에서, ALD법에 의해 HfAlO막을 형성할 때의 처리 조건으로서는, 웨이퍼 온도：100~400℃, 처리실 내 압력：1~1000Pa, TDMA Hf 공급 유량：10~2000sccm, TMA 공급 유량：10~2000sccm, H2O 공급 유량：10~2000sccm, N2(퍼지 가스) 공급 유량：10~10000sccm, 막두께：4~12nm가 예시된다.
〔가스 배기 공정(S5)〕
소정 막두께의 절연막(Al2O3막 및 HfAlO막의 적층막)이 형성되면, 처리실(201) 내부가 진공 배기된다. 혹은 처리실(201) 내부에 불활성 가스가 공급되면서 처리실(201) 내부가 진공 배기되고 퍼지된다. 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환된다.
〔웨이퍼 언로드 공정(S6)〕
그 후, 상술한 웨이퍼 로드 공정(S1)에 나타낸 순서와는 반대의 순서로, 소정 막두께의 Al2O3막 및 HfAlO막이 형성된 후의 웨이퍼(2)를, 처리실(201) 내로부터 부압 이재실(11) 내로 반출한다.
＜열처리 공정＞
다음에, 제2 처리 유닛(32)으로서의 RTP 장치(110)를 사용하여, 웨이퍼(2) 상에 형성된 소정 막두께의 Al2O3막 및 HfAlO막을 열처리하는 열처리 공정(PDA)에 대해 설명한다. 즉, 불활성 가스 분위기 하에서, 소정 막두께의 Al2O3막 및 HfAlO막을, 어닐에 의해 치밀화(緻密化) 혹은 결정화(結晶化)하는 공정에 대해 설명한다. 한편, 이하의 설명에 있어서, RTP 장치(110)를 구성하는 각 부의 동작은 컨트롤러(150)에 의해 제어되고, 컨트롤러(150)는 메인 컨트롤러(37)에 의해 제어된다.
웨이퍼 언로드 공정(S6)에서 게이트 밸브(44)가 닫힌 후에, 게이트 밸브(118가 개방된다. 게이트 밸브(118)가 개방되면, 어닐을 실행해야 할 웨이퍼(2)는, 제2 처리 유닛(32)인 RTP 장치(110)의 처리실(111) 내에 부압 이재기(13)에 의해 웨이퍼 반입 반출구(117)로부터 반입되고, 복수 개의 리프터 핀(122)의 상단간에 이재된다. 웨이퍼(2)를 리프터 핀(122)에 이재한 부압 이재기(13)가 처리실(111)의 외부로 퇴피(退避)하면, 웨이퍼 반입 반출구(117)가 게이트 밸브(118)에 의해 닫혀진다. 또한, 승강축(120)이 승강 구동 장치(119)에 의해 하강됨으로써, 리프터 핀(122) 위의 웨이퍼(2)가 서셉터(140) 위에 수도(受渡)된다. 처리실(111)이 기밀(氣密)하게 닫혀진 상태에서, 처리실(111) 내부는 1~1000Pa의 범위 내의 소정의 압력이 되도록 배기구(116)를 통해서 배기된다.
웨이퍼(2)가 서셉터(140)에 수도되면, 웨이퍼(2)를 서셉터(140)에 의해 보지한 타레트(131)가, 서셉터 회전 장치(136)에 의해 회전된다. 서셉터(140)에 보지된 웨이퍼(2)는, 서셉터 회전 장치(136)에 의해 회전되면서, 400~700℃의 범위 내의 소정의 온도, 바람직하게는 Al2O3막 형성 공정(S3) 및 HfAlO막 형성 공정(S4)에 있어서의 웨이퍼 온도보다 높은 온도가 되도록, 제1 가열 램프군(125) 및 제2 가열 램프군(126)에 의해 가열된다. 이 회전 및 가열 중에, 처리실(111) 내에, 질소 가스나 아르곤 가스 등의 불활성 가스가 어닐 가스 공급관(142)으로부터 공급된다. 이 때 불활성 가스 공급 유량은, 10~10000sccm의 범위 내의 소정의 유량이 되도록 제어된다. 서셉터(140)가 서셉터 회전 장치(136)에 의해 회전되면서, 서셉터(140) 위에 보지된 웨이퍼(2)는 제1 가열 램프군(125) 및 제2 가열 램프군(126)에 의해 균일하게 가열되기 때문에, 웨이퍼(2) 상에 형성된 소정 막두께의 절연막(Al2O3막 및 HfAlO막의 적층막)은 전체면에 걸쳐서 균일하게 어닐된다. 그리고 이 때, Al2O3막 중의 Al원자가 이동하여, HfAlO막 중에 도핑된다. 이 어닐의 처리 시간은, 예컨대 1~60초간의 범위 내의 소정의 시간으로 한다. 이상의 열처리 공정에 의해, 웨이퍼(2) 상에 형성된 소정 막두께의 절연막은 치밀화 혹은 결정화된다.
RTP 장치(110)에 있어서 미리 설정된 소정의 처리 시간이 경과하면, 처리실(111) 내부가 배기구(116)보다 소정의 부압이 되도록 배기된 후에, 게이트 밸브(118)가 개방된다. 그리고, 어닐이 실행된 웨이퍼(2)는 부압 이재기(13)에 의해 반입 시와 반대의 순서로 처리실(111)로부터 부압 이재실(11)에 반출된다.
한편, 고유전율 절연막 형성 공정, 열처리 공정 실시 후의 웨이퍼(2)는 필요에 따라서 제1 쿨링 유닛(35) 또는 제2 쿨링 유닛(36)에 의해 냉각되는 경우도 있다.
그 후, 반출실(15)의 부압 이재실(11)측이 게이트 밸브(18B)에 의해 개방되고, 부압 이재기(13)는 웨이퍼(2)를 부압 이재실(11)로부터 반출실(15)로 반송하고, 반출실(15)의 반출실용 임시 거치대 위에 이재한다. 이 때에는, 사전(事前)에 반출실(15)의 정압 이재실(16)측이 게이트 밸브(18A)에 의해 닫혀지고, 반출실(15)이 배기 장치에 의해 부압으로 배기된다. 반출실(15)이 미리 설정된 압력치로 감압되면, 반출실(15)의 부압 이재실(11)측이 게이트 밸브(18B)에 의해 개방되고, 웨이퍼(2)의 반출이 수행되게 된다. 웨이퍼(2)의 반출 후에 게이트 밸브(18B)는 닫혀진다.
이상의 작동이 반복됨으로써, 반입실(14)에 일괄적으로 반입된 25 매의 웨이퍼(2)에 대해, 상술한 각 공정이 차례차례 실시되어 간다. 25 매의 웨이퍼(2)에 대해 일련의 소정의 처리가 완료하면, 처리 완료된 웨이퍼(2)는 반출실(15)의 임시 거치대에 담아진 상태가 된다.
그 후, 부압으로 유지된 반출실(15) 내부에 질소 가스가 공급되고, 반출실(15) 내부가 대기압으로 된 후에, 반출실(15)의 정압 이재실(16)측이, 게이트 밸브(18A)에 의해 개방된다. 이어서, 재치대(25) 상에 재치된 빈 포드(1)의 캡이, 포드 오프너(24)의 캡 착탈 기구(26)에 의해 개방된다. 계속해서, 정압 이재실(16)의 정압 이재기(19)는 반출실(15)로부터 웨이퍼(2)를 픽업하여 정압 이재실(16)에 반출하고, 정압 이재실(16)의 웨이퍼 반입 반출구(23)를 통하여 포드(1)에 수납해간다. 처리 완료된 25 매의 웨이퍼(2)의 포드(1)로의 수납이 완료하면, 포드(1)의 캡이 포드 오프너(24)의 캡 착탈 기구(26)에 의해 웨이퍼 출입구에 장착되고, 포드(1)가 닫혀진다.
본 실시예에 있어서는, 클러스터 장치(10)에 있어서의 일련의 공정이 종료한 웨이퍼(2)는 포드(1) 내에 기밀하게 수납된 상태에서, 상부 전극 형성 공정을 실시하는 다른 성막 장치에 반송되어간다.
(3) 본 실시예에 따른 효과
본 실시예에 의하면, 이하에 도시된 효과 중 하나 또는 복수의 효과를 발휘한다.
본 실시예에 의하면, Al2O3막 형성 공정(S3)에 있어서, 하부 전극으로서의 TiN막 상에 초기층으로서 Al2O3막을 성막한다. 그 후, HfAlO막 형성 공정(S4)에 있어서, Al2O3막 상에 HfAlO막을 성막한다. 여기서, Al2O3막은 HfAlO막에 비해, 막 중에 있어서의 산소의 확산 속도가 늦고, 산소 투과성이 낮은 막이다. 그 때문에, HfAlO막 중에 잔류하고 있는 미반응의 OH가 Al2O3막을 투과해버리는 것을 억제할 수 있고, TiN막이 산화되어버리는 것을 억제할 수 있다. 그 결과, TiN막의 전기 특성의 열화를 억제하고, 예컨대 캐패시터 용량의 감소 등을 회피할 수 있다.
한편, 산소 투과성이 낮은 막으로서 Al2O3막을 성막하는 대신에 Si3N4막을 성막하는 방법도 생각할 수 있다. 그러나, Si3N4 박막의 저온에서의 막두께·막질 제어는 어렵다. 그리고, 충분한 막질을 갖는 Si3N4 박막을 형성하기 위해서는, HfAlO막 형성 공정(S4)과 비교하여 온도 조건을 높게 설정할 필요가 있다. 그 때문에, Si3N4막과 HfAlO막을 동일한 처리실(201) 내에서 차례차례 성막하는 것으로 하면, 처리실(201) 내의 온도 조정에 의해 많은 시간을 필요로 해버리고, 성막 처리의 생산성이 저하해버리는 경우가 있다. 또한, 고온의 조건 하에서 Si3N4막을 성막하면, 하지의 TiN막 중에 질소가 과잉으로 도핑되어버리는 경우가 있다.
이에 반해, 본 실시예에 의하면, Al2O3막 형성 공정(S3)의 온도 조건과 HfAlO막 형성 공정(S4)의 온도 조건을, 동일한 범위 내가 되도록 설정하고 있다. 그 때문에, Al2O3막 형성 공정(S3) 및 HfAlO막 형성 공정(S4)을, 동일한 처리실(201) 내에서, 대폭적인 온도 조정을 요하지 않고, 예컨대 동일한 온도 조건에서 연속하여 수행할 수 있다. 이에 의해, 성막 공정의 소요 시간을 단축시켜, 기판 처리의 생산성을 향상시킬 수 있다. 또한, 하지의 TiN막 중에 질소 등이 과잉으로 도핑되어버리는 것을 회피할 수 있다.
또한, 본 실시예에 의하면, HfAlO막을 형성한 후에 열처리 공정(PDA)을 실시함으로써, Al2O3막으로부터 HfAlO막으로의 Al의 도핑 효과를 얻을 수 있다. 그리고, 이러한 효과에 의해 HfAlO막 중의 Al 농도를 미세 조정할 수 있고, HfAlO막의 유전율을 높일 수 있다. 한편, 산소 투과성이 낮은 막으로서, Al2O3막을 성막하는 대신에 Si3N4막이나 SiO2막을 성막하는 경우에는, HfAlO막으로의 Al의 도핑 효과를 얻지 못하고, HfAlO막 중의 Al 농도를 미세 조정하는 것은 어렵게 된다.
또한, 본 실시예에 의하면, 제2 처리 유닛(32)으로서의 RTP 장치(110)를 사용하여, 웨이퍼(2) 상에 형성된 소정 막두께의 Al2O3막 및 HfAlO막을 열처리하는 열처리 공정(PDA)을 실시하고 있다. 이에 의해, 형성한 Al2O3막 및 HfAlO막을 치밀화 혹은 결정화시킬 수 있다.
[실시예]
이하, 본 발명의 실시예를 비교예와 함께 설명한다.
도 8의 (a)는 본 발명의 실시예에 따른 평가 샘플 작성용 기판 처리 공정의 흐름도이며, 도 8의 (b)는 비교예에 따른 평가 샘플 작성용 기판 처리 공정의 흐름도이다. 도 8의 (a)에 도시된 실시예에서는, 하부 전극으로서의 TiN막의 형성 ("하부　TiN　퇴적"), TiN막 상으로의 Al2O3막의 형성 ("Al2O3　퇴적"), Al2O3막 상으로의 HfAlO막의 형성 ("HfAlO　퇴적"), 700℃에서의 열처리 공정 ("PDA"), 열처리 후의 HfAlO막 상으로의 상부 전극으로서의 TiN막의 형성 ("상부　TiN　퇴적"), 포토리소그래피(photolithography) 기술을 이용한 패터닝 ("패터닝"), FGA 처리 ("FGA")를 차례로 실시했다. 한편, 상기에 있어서, “Al2O3　퇴적”은 상술한 실시예의 Al2O3막 형성 공정(S3)에, “HfAlO　퇴적”은 HfAlO막 형성 공정(S4)에, “PDA”는 상술한 실시예의 열처리 공정에 각각 해당한다. 또한, 도 8의 (a)에서는, “Al2O3　퇴적”으로부터“PDA”까지는, 상술한 실시예에 따른 기판 처리 장치를 이용하여 수행했다. 또한, 도 8의 (b)에서는, “HfAlO　퇴적”으로부터“PDA”까지를 상술한 실시예에 따른 기판 처리 장치를 이용하여 수행했다. 한편, 상기의 경우 모두, 각 처리 공정에 있어서의 각 처리 조건은, 상술한 실시예에서 나타낸 각 처리 조건의 범위 내의 조건으로 설정하여 수행했다.
도 9의 (a)는, 도 8의 (a)의 플로우(flow)에 의해 형성된 본 발명의 실시예에 따른 평가 샘플의 적층 구조를 도시된 단면도이며, 도 9의 (b)는, 도 8의 (b)의 플로우에 의해 형성된 비교예에 따른 평가 샘플의 적층 구조를 도시된 단면도이다.
도 10의 (a)는, 도 9의 (a)의 평가 샘플, 즉 TiN막 상에 Al2O3막을 개재하여 HfAlO막을 형성했을 경우(실시예)와, 도 9의 (b)의 평가 샘플, 즉 TiN막 상에 Al2O3막을 개재하지 않고 HfAlO막을 형성했을 경우(비교예)의 각각에 있어서의, HfAlO막의 막 두께와 전극 간의 절연막의 EOT(Equivalent　Oxide　Thickness)와의 관계를 도시된 그래프이다. 도 10의 (a)의 횡축은 HfAlO막의 막두께(nm)를 도시하고 있고, 종축은 전극 간의 절연막의 EOT(nm)를 도시하고 있다. 또한, 도면에서 ●표는 Al2O3막을 개재하여 HfAlO막을 형성했을 경우(실시예)를 도시하고, ◆표는 Al2O3막을 개재하지 않고 HfAlO막을 형성했을 경우(비교예)를 도시하고 있다. 도 10의 (a)의 HfAlO의 물리 막두께와 EOT 플롯의 절편(切片)에 의하면, Al2O3막을 개재하지 않고 HfAlO막을 형성했을 경우(◆표)에는, 약 0.3nm분의 EOT의 증막(增膜)이 있는 것을 알 수 있다. 이 증막은, 하부 전극으로서의 TiN막이 산화되어 형성된 TiO(N)막에 의한 용량분이라고 생각할 수 있다. 이에 반해, Al2O3막을 개재하여 HfAlO막을 형성했을 경우(●표)에는, EOT의 증막이 실질적으로 없고, 하부 전극으로서의 TiN막의 산화를 억제할 수 있는 것을 알 수 있다. 한편, 도 10의 (a)에 있어서, Al2O3막 있음(●표)의 직선(일점 쇄선)과 Al2O3막 없음(◆표)의 직선(파선)은 교차하고 있는데, HfAlO막 중의 Al 농도를 변화시키면 Al2O3막 있음(●표)의 직선의 기울기도 변하기 때문에, 양(兩) 직선이 교차하지 않도록 하는 것도 가능하다. 예컨대, HfAlO막의 Al 농도를 0%로 하면(HfAlO막 대신에 HfO2막을 이용하면), Al2O3막 있음(●표)의 직선의 기울기는 Al2O3막 없음(◆표)의 직선의 기울기보다 작게 되고, 양 직선은 교차하지 않게 되는 것이라고 생각할 수 있다.
도 10의 (b)는, 각 평가 샘플에 있어서의 TiN막 상에 형성한 Al2O3막의 막두께와 전극 간의 절연막의 EOT와의 관계를 도시된 그래프이다. 도 10의 (b)의 횡축은 Al2O3막의 막두께(nm)를 도시하고 있고, 종축은 전극 간의 절연막의 EOT(nm)를 도시하고 있다. 도 10의 (b)에 의하면, Al2O3막의 막두께를 0.1~0.3nm로 했을 경우(실시예)에는, TiN막 상에 Al2O3막을 개재하지 않고 HfAlO막을 형성했을 경우(도면에서, Al2O3막의 막두께가 제로인 경우)와 비교하여, 절연막(Al2O3막과 HfAlO막과의 적층막)의 합계의 물리 막두께가 Al2O3막의 분만큼 두꺼움에도 불구하고, 낮은 EOT를 얻을 수 있음을 알 수 있다. 또한, Al2O3막의 막두께가 0.3nm를 넘으면, Al2O3막을 형성하고 있지 않은 경우보다 EOT가 높아져버려[예컨대, 도 10의 (b)의 Al2O3막두께가 0.5nm, 1.0nm일 때의 EOT 참조], 유전율이 낮아지는 것을 알 수 있다. 또한, ALD법에 의한 1 회의 성막으로 형성 가능한 최저한의 막두께는 0.1nm 정도이다. 따라서, ALD법에 의해 성막하는 경우, Al2O3막의 막두께는 0.1~0.3nm로 하는 것이 바람직하다. 한편, 도 10의 (b)에서, Al2O3막의 막두께를 0.1~0.2nm로 하면, 보다 낮은 EOT를 얻을 수 있기 때문에 더욱 바람직하다.
도 11의 (a)는, 본 발명의 실시예에 있어서의 하부 전극의 산화 억제 모델을 도시된 모식도이며, 도 11의 (b)는 비교예에 따른 하부 전극의 산화 모델을 도시된 모식도이다. 상술한 바와 같이, 산화원으로서 H2O를 이용하여 HfAlO막을 형성하면, HfAlO막 중에는 미반응(未反應)의 OH가 잔류하는 경우가 있다. 잔류하고 있는 미반응의 OH는, HfAlO막을 예컨대 400~700℃로 가열하면 이탈한다. 여기서, 도 11의 (b)와 같이, TiN막 상에 Al2O3막을 개재하지 않고 HfAlO막을 형성했을 경우(비교예)에는, 열처리에 의해 HfAlO막으로부터 이탈한 미반응의 OH가, 하부 전극으로서의 TiN막에 도달하여 TiN막을 산화시키고, TiO(N) 층을 형성해버리는 경우가 있다. 이에 반해, 도 11의 (a)와 같이 TiN막 상에 Al2O3막을 개재하여 HfAlO막을 형성했을 경우(실시예)에는, Al2O3막이 OH의 투과를 억제하고, TiN막의 산화량이 억제된다(혹은 산화가 방지됨). 이것은, Al2O3막의 산소 투과성이, HfAlO막이나 HfO2막의 산소 투과성보다 낮기 때문이다. 한편, HfAlO막의 산소 투과성은 HfO2막의 산소 투과성보다 낮은데, 이것은 HfO2막에 첨가된 Al가 산소의 투과를 억제하기 때문이라고 생각할 수 있다.
한편, TiN막 상에 Al2O3막을 개재하여 HfAlO막을 형성하는 것에 따른 효과는, 상술한 TiN막의 산화 억제 효과만이 아니다. 즉, Al2O3막을 개재하여 HfAlO막을 형성함으로써, Al2O3막으로부터 HfAlO막으로의 Al의 도핑 효과를 얻을 수 있다.
Al2O3막으로부터 HfAlO막으로의 Al의 도핑 모델을 도 12에 도시한다. HfAlO막의 성막 후에 수행하는 열처리 공정(PDA) 시에, 그 처리 조건을 상술한 범위 내의 조건으로 하면, Al2O3막 중의 Al이, 열확산에 의해 HfAlO막 중에 도핑된다. 즉, 열처리 공정에 의해, HfAlO막 중의 Al 농도를 미세 조정할 수 있고, Al 농도를 높게 할 수 있다. 한편, HfAlO막의 성막 시에 있어서의 Al의 도핑량과, PDA 시에 있어서의 Al2O3막으로부터 HfAlO막으로의 Al의 도핑량의 합계가, PDA 후의 HfAlO막에 있어서의 Al의 토탈 도핑량이 된다. 그 때문에, HfAlO막의 성막 조건과 HfAlO막의 성막 시에 있어서의 Al의 도핑량과의 관계 및 PDA 조건과 PDA 시에 있어서의 Al2O3막으로부터 HfAlO막으로의 Al의 도핑량과의 관계를 사전에 구해 둠으로써, PDA 후의 HfAlO막 중의 Al 농도를 원하는 농도로 제어할 수 있다. 한편, HfAlO막의 성막 시에 있어서의 Al의 도핑량은, 성막 시에 있어서의 처리실 내 압력이나 TMA 공급 유량이나 TMA 공급 시간이나 제1 사이클(공정 S4a~S4d)의 반복 회수(回數)에 대한 제2 사이클(공정 S4e~S4h)의 삽입 회수 등을 조정함으로써 제어할 수 있다. 또한, 열처리 공정에 있어서의 Al2O3막으로부터 HfAlO막으로의 Al의 도핑량은, PDA 시에 있어서의 웨이퍼 온도, 처리실 내 압력, 어닐 시간 등을 조정함으로써 제어할 수 있다.
그리고, HfAlO막 중의 Al 농도를 제어함으로써, HfAlO막의 유전율을 제어할 수 있다. 예컨대, HfAlO막 중의 Al 농도를 4~5%로 함으로써, HfAlO막의 유전율을 35 정도까지 높일 수 있다.
한편, HfAlO막 대신에, HfO2막을 이용해도 동일한 효과를 얻을 수 있다. 즉, Al2O3막 형성 후, HfO2막을 형성하고, 그 후에 열처리 공정을 수행함으로써, Al2O3막 중의 Al가, 열확산에 의해 HfO2막 중에 도핑된다. 이에 의해 HfO2막은 HfAlO막이 된다. 이 경우도, 열처리 공정에 있어서의 Al2O3막으로부터 HfO2막으로의 Al의 도핑량을 사전에 측정해 둠으로써, 열처리 공정 후의 HfAlO막 중의 Al 농도를 제어할 수 있다.
또한, Al2O3막 대신에 AlN막을 이용해도 동일한 효과(하부 전극의 산화 억제 효과, Al의 도핑 효과)를 얻을 수 있다. 즉, 산소 확산 억제막으로서는, Al2O3막이나 AlN막 등의 Al를 포함하는 절연막을 이용하는 것이 좋다.
＜본 발명의 다른 실시예＞
상술한 실시예에서는, 기판 처리 장치(성막 장치)로서 한 번에 1 매의 기판을 처리하는 매엽식(枚葉式)의 ALD 장치를 이용하여 성막하는 예에 대해 설명했는데, 본 발명은 상술한 실시예에 한정되지 않는다. 예컨대, 기판 처리 장치로서 한 번에 복수 매의 기판을 처리하는 배치(batch)식의 종형(縱型) ALD 장치를 이용하여 성막하도록 해도 무방하다. 이하, 이 종형 ALD 장치에 대해 설명한다.
도 7은 본 실시예에서 바람직하게 이용되는 종형 ALD 장치의 종형 처리로(處理爐)의 개략 구성도이다. 도 7의 (a)는 처리로(302) 부분을 종단면으로 도시하고, 도 7의 (b)는 처리로(302) 부분을 도 7의 (a)의 A－A선 단면도로 도시한다.
도 7의 (a)에 도시된 바와 같이, 처리로(302)는 가열 수단(가열 기구)으로서의 히터(307)를 포함한다. 히터(307)는 원통 형상이며, 보지판으로서의 히터 베이스에 지지됨으로써 수직으로 설치되어 있다.
히터(307)의 내측에는, 히터(307)와 동심원 형상으로 반응관으로서의 프로세스 튜브(process tube, 303)가 배설(配設)되어 있다. 프로세스 튜브(303)는, 예컨대 석영(SiO2)이나 탄화 실리콘(SiC) 등의 내열성(耐熱性) 재료로 이루어지고, 상단이 폐색하고 하단이 개구한 원통 형상으로 형성되어 있다. 프로세스 튜브(303)의 통 중공부에는 처리실(301)이 형성되어 있고, 기판으로서의 웨이퍼(2)를, 후술하는 보트(317)에 의해 수평 자세에서 수직 방향에 다단으로 정렬한 상태로 수용 가능하게 구성되어 있다.
프로세스 튜브(303)의 하방에는, 프로세스 튜브(303)와 동심원 형상으로 매니폴드(manifold, 309)가 배설되어 있다. 매니폴드(309)는, 예컨대 스테인리스 등으로 이루어지고, 상단 및 하단이 개구한 원통 형상으로 형성되어 있다. 매니폴드(309)는 프로세스 튜브(303)에 계합(係合)하고 있고, 프로세스 튜브(303)를 지지하도록 설치되어 있다. 한편 매니폴드(309)와 프로세스 튜브(303)와의 사이에는, 씰 부재로서의 O링(320a)이 설치되어 있다. 매니폴드(309)가 히터 베이스에 지지됨으로써, 프로세스 튜브(303)는 수직으로 고정된 상태로 되어 있다. 프로세스 튜브(303)와 매니폴드(309)에 의해 반응 용기가 형성된다.
매니폴드(309)에는, 제1 가스 도입부로서의 제1 노즐(333a)과, 제2 가스 도입부로서의 제2 노즐(333b)이, 매니폴드(309)의 측벽을 관통하도록 접속되어 있다. 제1 노즐(333a)과 제2 노즐(333b)은 각각 수평부와 수직부를 갖는 L자형 형상이며, 수평부가 매니폴드(309)에 접속되고, 수직부가 프로세스 튜브(303)의 내벽과 웨이퍼(2)와의 사이에 있어서의 원호 형상의 공간에, 프로세스 튜브(303)의 하부로부터 상부의 내벽을 따라서, 웨이퍼(2)의 적재 방향을 향해 입상(立上)하도록 설치되어 있다. 제1 노즐(333a), 제2 노즐(333b)의 수직부의 측면에는, 가스를 공급하는 공급공인 제1 가스 공급공(348a), 제2 가스 공급공(348b)이 각각 설치되어 있다. 이 제1 가스 공급공(348a), 제2 가스 공급공(348b)은, 각각 하부로부터 상부에 걸쳐서 동일한 개구 면적을 갖고, 동일한 개구 피치로 설치되어 있다.
제1 노즐(333a), 제2 노즐(333b)에 접속되는 가스 공급계는, 상술한 실시예와 동일하다. 다만, 본 실시예에서는, 제1 노즐(333a)에 제1 원료 가스 공급관(213h) 및 제2 원료 가스 공급관(213a)이 접속되고, 제2 노즐(333b)에 H2O 가스 공급관(213o)이 접속되는 점이, 상술한 실시예와 다르다. 즉, 본 실시예에서는, 원료 가스(TDMA Hf 가스, TMA 가스)와 산화원(H2O)을, 다른 노즐에 의해 공급한다. 한편, 각 원료 가스를 다른 노즐에 의해 더 공급하도록 해도 무방하다.
매니폴드(309)에는, 처리실(301) 내의 분위기를 배기하는 배기관(331)이 설치되어 있다. 배기관(331)에는, 압력 검출기로서의 압력 센서(345) 및 압력 조정기로서의 APC(Auto　Pressure　Controller) 밸브(342)를 개재하여, 진공 배기 장치로서의 진공 펌프(346)가 접속되어 있고, 압력 센서(345)에 의해 검출된 압력 정보에 근거하여 APC 밸브(342)를 조정함으로써, 처리실(301) 내의 압력이 소정의 압력(진공도)이 되도록 진공 배기할 수 있게 구성되어 있다. 한편, APC 밸브(342)는 밸브를 개폐하여 처리실(301) 내의 진공 배기·진공 배기 정지를 할 수 있고, 나아가 밸브 개도(開度)를 조정하여 처리실(301) 내의 압력을 조정할 수 있도록 구성되어 있는 개폐밸브이다.
매니폴드(309)의 하방에는, 매니폴드(309)의 하단 개구를 기밀하게 폐색 가능한 노구(爐口) 덮개로서의 씰 캡(seal cap, 319)이 설치되어 있다. 씰 캡(319)은 매니폴드(309)의 하단에 수직 방향 하측으로부터 당접(當接)되도록 되어 있다. 씰 캡(319)은, 예컨대 스테인리스 등의 금속으로 이루어지고, 원반 형상으로 형성되어 있다. 씰 캡(319)의 상면에는, 매니폴드(309)의 하단과 당접하는 씰 부재로서의 O링(320b)이 설치되어 있다. 씰 캡(319)의 처리실(301)과 반대측에는, 후술하는 보트(317)를 회전시키는 회전 기구(367)가 설치되어 있다. 회전 기구(367)의 회전축(355)은, 씰 캡(319)을 관통하여, 보트(317)에 접속되어 있고, 보트(317)를 회전시킴으로써 웨이퍼(2)를 회전시키도록 구성되어 있다. 씰 캡(319)은 프로세스 튜브(303)의 외부에 배치된 승강 기구로서의 보트 엘리베이터(315)에 의해, 수직 방향으로 승강되도록 구성되어 있고, 이에 의해 보트(317)를 처리실(301) 내에 대해 반입 반출하는 것이 가능하게 되어 있다.
기판 보지구(保持具)로서의 보트(317)는, 예컨대 석영이나 탄화규소 등의 내열 재료로 이루어지고, 복수 매의 웨이퍼(2)를 수평 자세이면서 서로 중심을 가지런히 한 상태로 정렬시켜 다단으로 보지하도록 구성되어 있다. 한편, 보트(317)의 하부에는, 예컨대 석영이나 탄화규소 등의 내열 재료로 이루어지는 단열 부재(318)가 설치되어 있고, 히터(307)로부터의 열이 씰 캡(319)측에 전달되기 어렵도록 구성되어 있다. 프로세스 튜브(303) 내에는, 온도 검출기로서의 온도 센서(363)가 설치되어 있고, 온도 센서(363)에 의해 검출된 온도 정보에 근거하여 히터(307)로의 통전 상태를 조정함으로써, 처리실(301) 내의 온도가 소정의 온도 분포가 되도록 구성되어 있다. 온도 센서(363)는 제1 노즐(333a) 및 제2 노즐(333b)과 마찬가지로, 프로세스 튜브(303)의 내벽을 따라 설치되어 있다.
제어부(제어 수단)인 컨트롤러(380)는, APC 밸브(342), 히터(307), 온도 센서(363), 진공 펌프(346), 회전 기구(367), 보트 엘리베이터(315), 밸브(vh1~vh6, va1~va6, vo3~vo6), 액체 유량 컨트롤러(221h, 221a), 유량 컨트롤러(225h, 225a, 221o, 224h, 224a, 224o) 등의 동작을 제어한다.
다음에, 상기 구성에 따른 종형 ALD 장치의 처리로(302)를 이용하여, 반도체 장치의 제조 공정의 일 공정으로서, ALD법에 의해 웨이퍼(2) 상에 박막을 형성하는 기판 처리 공정에 대해 설명한다. 한편, 이하의 설명에 있어서, 종형 ALD 장치를 구성하는 각 부의 동작은 컨트롤러(380)에 의해 제어된다.
복수 매의 웨이퍼(2)를 보트(317)에 장전(wafer charge)한다. 그리고, 도 7의 (a)에 도시된 바와 같이, 복수 매의 웨이퍼(2)를 보지한 보트(317)를, 보트 엘리베이터(315)에 의해 들어 올려 처리실(301) 내에 반입(boat load)한다. 이 상태에서, 씰 캡(319)은 O링(320b)을 개재하여 매니폴드(309)의 하단을 씰한 상태가 된다.
처리실(301) 내부가 원하는 압력(진공도)이 되도록, 진공 펌프(346)에 의해 처리실(301) 내부를 진공 배기한다. 이 때, 처리실(301) 내의 압력을 압력 센서(345)로 측정하고, 이 측정된 압력에 근거하여, APC 밸브(342)를 피드백 제어한다. 또한, 처리실(301) 내부가 원하는 온도가 되도록, 히터(307)에 의해 가열한다. 이 때, 처리실(301) 내부가 원하는 온도 분포가 되도록, 온도 센서(363)가 검출한 온도 정보에 근거하여 히터(307)로의 통전 상태를 피드백 제어한다. 계속해서, 회전 기구(367)에 의해 보트(317)를 회전시킴으로써, 웨이퍼(2)를 회전시킨다.
그 후, 예컨대 상술한 실시예와 마찬가지로, Al2O3막 형성 공정(S3) 및 HfAlO막 형성 공정(S4)을 실시함으로써, 웨이퍼(2) 상에 소정 막두께의 Al2O3막 및 HfAlO막을 형성한다.
그 후, 보트 엘리베이터(315)에 의해 씰 캡(319)을 하강시켜, 매니폴드(309)의 하단을 개구시킴과 동시에, 소정 막두께의 Al2O3막 및 HfAlO막이 형성된 후의 웨이퍼(2)를, 보트(317)에 보지시킨 상태에서 매니폴드(309)의 하단으로부터 프로세스 튜브(303)의 외부에 반출(boat unload)한다. 그 후, 처리 완료된 웨이퍼(2)를 보트(317)로부터 꺼낸다(wafer discharge). 처리 완료된 웨이퍼(2)는, 이후, 열처리 장치에 반송되고, 열처리 공정이 수행되게 된다.
본 실시예에 있어서도, 상술한 실시예와 동일한 효과를 발휘한다. 즉, 하부 전극의 즉, 하부 전극의 산화에 의한 전기 특성의 열화(劣化)를 억제하고, 예컨대 캐패시터 용량의 감소 등을 회피할 수 있다. 또한, 열처리에 의한 Al2O3막으로부터 HfAlO막으로의 Al 도핑 효과도 얻을 수 있고, HfAlO막 중의 Al 농도의 미세 조정이 가능하게 되며, 유전율을 제어하는 것도 가능하게 된다. 나아가서는, 반도체 장치의 생산성을 향상시키는 것도 가능하게 된다.
＜본 발명의 또 다른 실시예＞
이상, 본 발명의 실시예를 구체적으로 설명했는데, 본 발명은 상술한 실시예에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예컨대, 상술한 실시예에서는, 고유전율 절연막으로서 HfAlO막을 형성하는 경우에 대해 설명했는데, 본 발명은 상술한 실시예에 한정되지 않는다. 즉, 하부 전극 상에 Al2O3막을 형성한 후, HfO2막, ZrO2막, TiO2막, Nb2O5막, Ta2O5막, SrTiO막, BaSrTiO막, PZT막 등의 고유전율 절연막을 형성하는 경우에도, 본 발명은 바람직하게 적용 가능하다.
또한, 산화원으로서 H2O 가스를 이용하는 경우에 한정하지 않고, O3가스나, 플라즈마로 활성화한 산소 함유 물질을 이용하는 경우에도, 본 발명은 바람직하게 적용 가능하다. 다만, Al2O3막 형성 공정(S3)에서는, 성막 시에 있어서의 하부 전극의 산화를 방지하기 위해서, 산화원으로서는 H2O를 이용하는 것이 바람직하다. H2O는, O3나 플라즈마로 활성화한 산소 함유 물질에 비해 산화력이 작기 때문에, 산화원으로서 H2O를 이용함으로써, 성막 시에 있어서의 하부 전극의 산화를 유효하게 방지할 수 있다. 이에 대해, HfAlO막 형성 공정(S4)에서는, 하부 전극 상에 산화 억제층으로서의 Al2O3막이 형성되어 있기 때문에, 산화원으로서 O3나 플라즈마로 활성화한 산소 함유 물질을 이용하더라도, 하부 전극이 산화되는 경우는 없다.
또한, 산화원 대신에 질화원(질화 가스)을 이용하고, 하부 전극 상에 질화 알루미늄막(AlN막) 등의 산소 투과성이 낮은 막을 형성한 후, HfAlO막, HfO2막, ZrO2막, TiO2막, Nb2O5막, Ta2O5막, SrTiO막, BaSrTiO막, PZT막 등의 고유전율 절연막을 형성하는 경우에도, 본 발명은 바람직하게 적용 가능하다.
또한, 상술한 실시예에서는, 매엽식 콜드 월 타입의 제1 처리 유닛과, 램프 가열 타입의 제2 처리 유닛을 구비한 클러스터형 기판 처리 장치를 이용하는 경우를 예로 들어 설명했는데, 본 발명은 이러한 형태에 한정되지 않는다. 예컨대, 매엽식 핫 월 타입의 처리 유닛이나 배치(batch)식 핫 월 타입의 처리 유닛을 제공한 기판 처리 장치나 기판 처리 시스템을 이용하는 경우에도 바람직하게 적용 가능하다. 그리고, 성막 공정과 열처리 공정을 동일 처리로에서 수행하는 기판 처리 장치를 이용하는 경우에도, 본 발명은 바람직하게 적용 가능하다.
또한, 상술한 실시예에서는, 하부 전극(TiN)과 고유전율 절연막(HfAlO)과의 사이에 Al를 포함하는 절연막(Al2O3)을 삽입하는 예에 대해 설명했는데, 도 13에 도시된 바와 같이, 상부 전극(TiN)과 고유전율 절연막(HfAlO)과의 사이에 Al를 포함하는 절연막(Al2O3)을 삽입하도록 해도 무방하다. 이 경우, 예컨대, TiN막의 형성, TiN막 상으로의 제1 Al2O3막(이하, 하부 Al2O3막이라고도 함)의 형성, 제1 Al2O3막 상으로의 HfAlO막의 형성, HfAlO막 상으로의 제2 Al2O3막(이하, 상부 Al2O3막이라고도 함)의 형성, PDA, PDA 후의 제2 Al2O3막 상으로의 TiN막의 형성을 차례로 수행하게 된다. 상부 Al2O3막의 막두께는, 하부 Al2O3막의 막두께와 마찬가지로, 0.1~0.3nm로 하는 것이 바람직하다.
도 13의 구조에 의하면, PDA 시에 있어서의 하부 전극(TiN)의 산화 억제 효과뿐 아니라, 상부 전극(TiN) 형성 시나 상부 전극(TiN) 형성 후의 다른 공정에 있어서의 HfAlO막으로의 열 부하에 기인하는 상부 전극(TiN)의 산화를 억제하는 효과도 얻을 수 있게 된다. 또한, PDA 시에 있어서의 하부 Al2O3막으로부터 HfAlO막으로의 Al 도핑 효과뿐 아니라, 상부 Al2O3막으로부터 HfAlO막으로의 Al 도핑 효과도 얻을 수 있게 된다.
이 경우, HfAlO막의 성막 시에 있어서의 Al의 도핑량과, PDA 시에 있어서의 하부 Al2O3막으로부터 HfAlO막으로의 Al의 도핑량과, PDA 시에 있어서의 상부 Al2O3막으로부터 HfAlO막으로의 Al의 도핑량의 합계가, PDA 후의 HfAlO막에 있어서의 Al의 토탈(total) 도핑량이 된다. 그 때문에, HfAlO막의 성막 조건과 HfAlO막의 성막 시에 있어서의 Al의 도핑량과의 관계, PDA 조건과 PDA 시에 있어서의 하부 Al2O3막으로부터 HfAlO막으로의 Al의 도핑량과의 관계 및 PDA 조건과 PDA 시에 있어서의 상부 Al2O3막으로부터 HfAlO막으로의 Al의 도핑량과의 관계를 사전에 구해 둠으로써, PDA 후의 HfAlO막 중의 Al 농도를 원하는 농도로 제어할 수 있다. 한편, HfAlO막의 성막 시나 PDA 시에 있어서의 Al의 도핑량의 제어는 상술한 실시예와 동일하게 수행할 수 있다.
＜본 발명의 바람직한 형태＞
이하, 본 발명의 바람직한 형태에 대해 부기한다.
본 발명의 일 형태에 의하면,
기판을 수용한 처리실 내에 알루미늄 원료를 공급하여 배기하는 공정과 상기 처리실 내에 산화원 또는 질화원을 공급하여 배기하는 공정을 교대로 수행함으로써, 기판 표면에 형성된 전극막 상에 알루미늄을 포함하는 절연막을 형성하는 공정과,
상기 처리실 내에 원료를 공급하여 배기하는 공정과 상기 처리실 내에 산화원을 공급하여 배기하는 공정을 교대로 수행함으로써, 상기 알루미늄을 포함하는 절연막 상에, 상기 알루미늄을 포함하는 절연막과는 다른 고유전율 절연막을 형성하는 공정과,
상기 고유전율 절연막이 형성된 상기 기판에 대해서 열처리를 수행하는 공정
을 포함하는 반도체 장치의 제조 방법이 제공된다.
바람직하게는, 상기 알루미늄을 포함하는 절연막이, 산화 알류미늄막 또는 질화 알루미늄막이다.
또한 바람직하게는, 상기 알루미늄을 포함하는 절연막이 산화 알류미늄막이며 그 막두께가 0.1~0.3nm이다.
또한 바람직하게는, 상기 알루미늄을 포함하는 절연막이 산화 알류미늄막이며 그 막두께가 0.1~0.2nm이다.
또한 바람직하게는, 상기 알루미늄을 포함하는 절연막을 형성하는 공정에서는, 상기 산화원으로서 H2O를 이용하고, 상기 알루미늄을 포함하는 절연막으로서 산화 알류미늄막을 형성한다.
또한 바람직하게는, 상기 고유전율 절연막을 형성하는 공정에서는, 상기 산화원으로서 H2O, O3 또는 플라즈마로 활성화한 산소 함유 물질을 이용한다.
또한 바람직하게는, 상기 열처리를 수행하는 공정에서는, 상기 알루미늄을 포함하는 절연막 중의 알루미늄을 상기 고유전율 절연막 중에 도핑시킨다.
또한 바람직하게는, 상기 열처리를 수행하는 공정에서는, 열처리 조건을 조정함으로써, 상기 알루미늄을 포함하는 절연막 중으로부터 상기 고유전율 절연막 중으로의 알루미늄의 도핑량을 제어한다.
또한 바람직하게는, 상기 열처리를 수행하는 공정에서는, 열처리 조건을 조정함으로써, 상기 열처리 후의 상기 고유전율 절연막 중의 알루미늄 농도가 소정의 농도가 되도록 제어한다.
또한 바람직하게는, 상기 고유전율 절연막이 하프늄 또는 지르코늄을 포함하는 막이다.
본 발명의 다른 형태에 의하면,
기판 표면에 형성된 전극막 상에 알루미늄을 포함하는 절연막을 형성하는 공정과,
상기 알루미늄을 포함하는 절연막 상에, 상기 알루미늄을 포함하는 절연막과는 다른 고유전율 절연막을 형성하는 공정과,
상기 고유전율 절연막이 형성된 기판에 대해서 열처리를 수행하는 공정
을 포함하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 또 다른 형태에 의하면,
기판을 처리하는 처리실과,
상기 처리실 내에 알루미늄 원료를 공급하는 알루미늄 원료 공급계와,
상기 처리실 내에 원료를 공급하는 원료 공급계와,
상기 처리실 내에 산화원 또는 질화원을 공급하는 산화원 또는 질화원 공급계와,
상기 처리실 내를 배기하는 배기계와,
기판을 수용한 처리실 내로의 알루미늄 원료의 공급 및 배기와, 상기 처리실 내로의 산화원 또는 질화원의 공급 및 배기를 교대로 수행함으로써, 기판 표면에 형성된 전극막 상에 알루미늄을 포함하는 절연막을 형성하고, 상기 처리실 내로의 상기 원료의 공급 및 배기와, 상기 처리실 내로의 산화원의 공급 및 배기를 교대로 수행함으로써, 상기 알루미늄을 포함하는 절연막 상에, 상기 알루미늄을 포함하는 절연막과는 다른 고유전율 절연막을 형성하도록, 상기 알루미늄 원료 공급계, 상기 원료 공급계, 상기 산화원 또는 질화원 공급계 및 상기 배기계를 제어하는 컨트롤러를 포함하는 기판 처리 장치와,
상기 고유전율 절연막이 형성된 상기 기판에 대해서 열처리를 수행하는 열처리 장치
를 포함하는 기판 처리 시스템이 제공된다.
2 : 웨이퍼(기판) 10 : 클러스터 장치(기판 처리 장치)
201 : 처리실 280 : 컨트롤러

Claims (15)

  1. 기판을 수용한 처리실 내에 알루미늄 원료를 공급하여 배기하는 공정과 상기 처리실 내에 산화원 또는 질화원을 공급하여 배기하는 공정을 교대로 수행함으로써, 기판 표면에 형성된 전극막 상에 알루미늄을 포함하는 절연막을 형성하는 공정과,
    상기 처리실 내에 원료를 공급하여 배기하는 공정과 상기 처리실 내에 산화원을 공급하여 배기하는 공정을 교대로 수행함으로써, 상기 알루미늄을 포함하는 절연막 상에, 상기 알루미늄을 포함하는 절연막과는 다른 고유전율 절연막을 형성하는 공정과,
    상기 고유전율 절연막이 형성된 상기 기판에 대해서 열처리를 수행하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 알루미늄을 포함하는 절연막이, 산화 알류미늄막 또는 질화 알루미늄막인 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 알루미늄을 포함하는 절연막이 산화 알류미늄막이며, 그 막두께가 0.1~0.3nm인 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 알루미늄을 포함하는 절연막이 산화 알류미늄막이며, 그 막두께가 0.1~0.2nm인 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 알루미늄을 포함하는 절연막을 형성하는 공정에서는, 상기 산화원으로서 H2O를 이용하고, 상기 알루미늄을 포함하는 절연막으로서 산화 알류미늄막을 형성하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 상기 고유전율 절연막을 형성하는 공정에서는, 상기 산화원으로서 H2O, O3 또는 플라즈마로 활성화한 산소 함유 물질을 이용하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서, 상기 열처리를 수행하는 공정에서는, 상기 알루미늄을 포함하는 절연막 중의 알루미늄을 상기 고유전율 절연막 중에 도핑시키는 반도체 장치의 제조 방법.
  8. 제1항에 있어서, 상기 열처리를 수행하는 공정에서는, 열처리 조건을 조정함으로써, 상기 알루미늄을 포함하는 절연막 중으로부터 상기 고유전율 절연막 중으로의 알루미늄의 도핑량을 제어하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서, 상기 열처리를 수행하는 공정에서는, 열처리 조건을 조정함으로써, 상기 열처리 후의 상기 고유전율 절연막 중의 알루미늄 농도가 소정의 농도가 되도록 제어하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서, 상기 고유전율 절연막이 하프늄 또는 지르코늄을 포함하는 막인 반도체 장치의 제조 방법.
  11. 제1항에 있어서, 상기 전극막이 TiN막이고, 상기 알루미늄을 포함하는 절연막이 Al2O3막 또는 AlN막이며, 상기 고유전율 절연막이 HfAlO막, HfO2막, ZrO2막, TiO2막, Nb2O5막, Ta2O5막, SrTiO막, BaSrTiO막, 또는, PZT막인 반도체 장치의 제조 방법.
  12. 제1항에 있어서, 상기 전극막이 TiN막이고, 상기 알루미늄을 포함하는 절연막이 Al2O3막이며, 상기 고유전율 절연막이, HfAlO막, HfO2막, 또는, ZrO2막인 반도체 장치의 제조 방법.
  13. 　제1항에 있어서, 상기 전극막이 TiN막이고, 상기 알루미늄을 포함하는 절연막이 Al2O3막이며, 상기 고유전율 절연막이 HfAlO막인 반도체 장치의 제조 방법.
  14. 기판 표면에 형성된 전극막 상에 알루미늄을 포함하는 절연막을 형성하는 공정과,
    상기 알루미늄을 포함하는 절연막 상에, 상기 알루미늄을 포함하는 절연막과는 다른 고유전율 절연막을 형성하는 공정과,
    상기 고유전율 절연막이 형성된 기판에 대해서 열처리를 수행하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  15. 기판을 처리하는 처리실과,
    상기 처리실 내에 알루미늄 원료를 공급하는 알루미늄 원료 공급계와,
    상기 처리실 내에 원료를 공급하는 원료 공급계와,
    상기 처리실 내에 산화원 또는 질화원을 공급하는 산화원 또는 질화원 공급계와,
    상기 처리실 내를 배기하는 배기계와,
    기판을 수용한 처리실 내로의 알루미늄 원료의 공급 및 배기와, 상기 처리실 내로의 산화원 또는 질화원의 공급 및 배기를 교대로 수행함으로써, 기판 표면에 형성된 전극막 상에 알루미늄을 포함하는 절연막을 형성하고, 상기 처리실 내로의 상기 원료의 공급 및 배기와, 상기 처리실 내로의 산화원의 공급 및 배기를 교대로 수행함으로써, 상기 알루미늄을 포함하는 절연막 상에, 상기 알루미늄을 포함하는 절연막과는 다른 고유전율 절연막을 형성하도록, 상기 알루미늄 원료 공급계, 상기 원료 공급계, 상기 산화원 또는 질화원 공급계 및 상기 배기계를 제어하는 컨트롤러를 포함하는 제1 처리 유닛과,
    상기 고유전율 절연막이 형성된 상기 기판에 대해서 열처리를 수행하는 제2 처리 유닛
    을 포함하는 기판 처리 시스템.
KR1020100061914A 2009-07-01 2010-06-29 반도체 장치의 제조 방법 및 기판 처리 시스템 KR101146512B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-157235 2009-07-01
JP2009157235A JP5410174B2 (ja) 2009-07-01 2009-07-01 半導体装置の製造方法、基板処理方法および基板処理システム

Publications (2)

Publication Number Publication Date
KR20110002428A true KR20110002428A (ko) 2011-01-07
KR101146512B1 KR101146512B1 (ko) 2012-05-29

Family

ID=43412920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100061914A KR101146512B1 (ko) 2009-07-01 2010-06-29 반도체 장치의 제조 방법 및 기판 처리 시스템

Country Status (4)

Country Link
US (1) US8404603B2 (ko)
JP (1) JP5410174B2 (ko)
KR (1) KR101146512B1 (ko)
TW (1) TWI440091B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011485A (ko) * 2017-07-25 2019-02-07 주성엔지니어링(주) 기판 처리 장치 및 기판 처리 방법
KR20220119346A (ko) * 2016-12-08 2022-08-29 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 열처리 장치

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7883745B2 (en) * 2007-07-30 2011-02-08 Micron Technology, Inc. Chemical vaporizer for material deposition systems and associated methods
JP2012126976A (ja) * 2010-12-16 2012-07-05 Ulvac Japan Ltd 真空成膜装置及び成膜方法
US8324118B2 (en) * 2011-03-28 2012-12-04 United Microelectronics Corp. Manufacturing method of metal gate structure
TWI502634B (zh) * 2011-03-29 2015-10-01 United Microelectronics Corp 金屬閘極結構及其製作方法
KR101910978B1 (ko) * 2011-06-22 2018-10-24 삼성전자주식회사 나노 센서 및 그의 제조 방법
JP5959307B2 (ja) * 2011-06-22 2016-08-02 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6145626B2 (ja) * 2013-05-01 2017-06-14 株式会社昭和真空 成膜方法
US9552979B2 (en) * 2013-05-31 2017-01-24 Asm Ip Holding B.V. Cyclic aluminum nitride deposition in a batch reactor
JP6202681B2 (ja) * 2014-03-26 2017-09-27 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
JP5800969B1 (ja) * 2014-08-27 2015-10-28 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラム、記録媒体
JP2016134569A (ja) * 2015-01-21 2016-07-25 株式会社東芝 半導体製造装置
KR102350588B1 (ko) * 2015-07-07 2022-01-14 삼성전자 주식회사 인젝터를 갖는 박막 형성 장치
JP6955073B2 (ja) * 2016-12-08 2021-10-27 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP2018133410A (ja) * 2017-02-14 2018-08-23 東芝メモリ株式会社 記憶装置
JP7296410B2 (ja) * 2018-07-17 2023-06-22 エーエスエムエル ネザーランズ ビー．ブイ． 粒子ビーム検査装置
US10998205B2 (en) * 2018-09-14 2021-05-04 Kokusai Electric Corporation Substrate processing apparatus and manufacturing method of semiconductor device
US10529602B1 (en) * 2018-11-13 2020-01-07 Applied Materials, Inc. Method and apparatus for substrate fabrication
FI130051B (en) 2019-04-25 2023-01-13 Beneq Oy DEVICE AND METHOD
US20210032750A1 (en) * 2019-07-31 2021-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Deposition apparatus and method of forming metal oxide layer using the same
JP7096279B2 (ja) 2020-03-25 2022-07-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラム、および基板処理方法
FR3112422B1 (fr) * 2020-07-09 2022-08-12 Commissariat Energie Atomique Procédé de réalisation d’une couche diélectrique sur une structure en matériaux III-V

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4026908B2 (ja) 1998-01-12 2007-12-26 沖電気工業株式会社 半導体素子の製造方法
JP2000299444A (ja) 1999-04-12 2000-10-24 Hitachi Ltd 半導体装置およびその製造方法
US20020015855A1 (en) * 2000-06-16 2002-02-07 Talex Sajoto System and method for depositing high dielectric constant materials and compatible conductive materials
US6660660B2 (en) 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
KR100555543B1 (ko) 2003-06-24 2006-03-03 삼성전자주식회사 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
JP4722501B2 (ja) * 2004-01-29 2011-07-13 三星電子株式会社 半導体素子の多層誘電体構造物、半導体及びその製造方法
US20060153995A1 (en) * 2004-05-21 2006-07-13 Applied Materials, Inc. Method for fabricating a dielectric stack
KR100728962B1 (ko) * 2004-11-08 2007-06-15 주식회사 하이닉스반도체 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
US7491431B2 (en) * 2004-12-20 2009-02-17 Nanogram Corporation Dense coating formation by reactive deposition
JP2005184024A (ja) * 2005-02-02 2005-07-07 Nec Electronics Corp 半導体装置およびその製造方法
KR100980126B1 (ko) 2005-08-02 2010-09-03 도쿄엘렉트론가부시키가이샤 성막 방법, 성막 장치 및 기억매체
KR100722772B1 (ko) * 2006-05-03 2007-05-30 삼성전자주식회사 박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법
US7432548B2 (en) * 2006-08-31 2008-10-07 Micron Technology, Inc. Silicon lanthanide oxynitride films
JP2008166563A (ja) * 2006-12-28 2008-07-17 Elpida Memory Inc 半導体装置および半導体装置の製造方法
US7910446B2 (en) * 2007-07-16 2011-03-22 Applied Materials, Inc. Integrated scheme for forming inter-poly dielectrics for non-volatile memory devices
JP2009049068A (ja) * 2007-08-14 2009-03-05 Elpida Memory Inc キャパシタ及びその製造方法とキャパシタの製造装置及び半導体記憶装置
JP2009059889A (ja) * 2007-08-31 2009-03-19 Elpida Memory Inc キャパシタ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220119346A (ko) * 2016-12-08 2022-08-29 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 열처리 장치
KR20190011485A (ko) * 2017-07-25 2019-02-07 주성엔지니어링(주) 기판 처리 장치 및 기판 처리 방법

Also Published As

Publication number Publication date
TWI440091B (zh) 2014-06-01
JP2011014704A (ja) 2011-01-20
US20110003482A1 (en) 2011-01-06
KR101146512B1 (ko) 2012-05-29
US8404603B2 (en) 2013-03-26
JP5410174B2 (ja) 2014-02-05
TW201120957A (en) 2011-06-16

Similar Documents

Publication Publication Date Title
KR101146512B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 시스템
KR101177366B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR101638386B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
US9653301B2 (en) Semiconductor device having electrode made of high work function material, method and apparatus for manufacturing the same
US8685866B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
KR101097753B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR101210456B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
US20140242810A1 (en) Substrate processing apparatus and method of supplying and exhausting gas
JP5801916B2 (ja) 半導体装置の製造方法、基板処理方法、および基板処理装置
JP2012104569A (ja) 半導体装置の製造方法及び基板処理装置
JP2011066345A (ja) 半導体装置の製造方法及び基板処理システム
JP2011134909A (ja) 半導体装置の製造方法及び基板処理システム
JP2012059834A (ja) 半導体装置の製造方法
JP5944549B2 (ja) 半導体装置の製造方法、基板処理装置および半導体装置
JP2012064857A (ja) 半導体装置の製造方法及び基板処理装置
JP2010212391A (ja) 半導体装置の製造方法及び基板処理装置
JP5174975B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
JP2009170711A (ja) 半導体装置の製造方法及び基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 7