JP2018133410A - 記憶装置 - Google Patents
記憶装置 Download PDFInfo
- Publication number
- JP2018133410A JP2018133410A JP2017025259A JP2017025259A JP2018133410A JP 2018133410 A JP2018133410 A JP 2018133410A JP 2017025259 A JP2017025259 A JP 2017025259A JP 2017025259 A JP2017025259 A JP 2017025259A JP 2018133410 A JP2018133410 A JP 2018133410A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- storage device
- resistance change
- change film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000010936 titanium Substances 0.000 claims abstract description 28
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 14
- 239000001301 oxygen Substances 0.000 claims abstract description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims 3
- 229910052782 aluminium Inorganic materials 0.000 claims 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 3
- 229910052735 hafnium Inorganic materials 0.000 claims 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims 3
- 229910052746 lanthanum Inorganic materials 0.000 claims 3
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims 3
- 150000002739 metals Chemical class 0.000 claims 3
- 229910052726 zirconium Inorganic materials 0.000 claims 3
- 239000010410 layer Substances 0.000 description 128
- 230000004888 barrier function Effects 0.000 description 44
- 238000009792 diffusion process Methods 0.000 description 44
- 230000002265 prevention Effects 0.000 description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 30
- 239000000463 material Substances 0.000 description 5
- 229910021341 titanium silicide Inorganic materials 0.000 description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- -1 oxygen ions Chemical class 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
- H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0071—Write using write potential applied to access device gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】メモリセルの信頼性が高い記憶装置を提供する。【解決手段】記憶装置は、第1方向に延びる第1配線と、前記第1方向に対して交差した第2方向に延び、金属を含む第2配線と、前記第1配線と前記第2配線との間に設けられた第1抵抗変化膜と、を備える。前記第1抵抗変化膜は、チタン及び酸素を含む第1層と、前記第1層と前記第2配線との間に設けられ、抵抗率が前記第1層の抵抗率よりも高い第2層と、前記第1層と前記第2層との間に設けられた第3層と、前記第2層と前記第2配線との間に設けられた第4層と、を有する。前記第3層とチタンは、前記第2層とチタンよりも反応しにくい。前記第4層と前記金属は、前記第2層と前記金属よりも反応しにくい。【選択図】図2
Description
実施形態は、記憶装置に関する。
近年、相互に直交した方向に延びる2種類の配線の間に抵抗変化膜を接続した記憶装置が提案されている。これにより、2端子型のメモリセルを3次元的に集積させることができ、大容量化を図ることができる。このような記憶装置においては、メモリセルの信頼性が課題となる。
実施形態の目的は、メモリセルの信頼性が高い記憶装置を提供することである。
実施形態に係る記憶装置は、第1方向に延びる第1配線と、前記第1方向に対して交差した第2方向に延び、金属を含む第2配線と、前記第1配線と前記第2配線との間に設けられた第1抵抗変化膜と、を備える。前記第1抵抗変化膜は、チタン及び酸素を含む第1層と、前記第1層と前記第2配線との間に設けられ、抵抗率が前記第1層の抵抗率よりも高い第2層と、前記第1層と前記第2層との間に設けられた第3層と、前記第2層と前記第2配線との間に設けられた第4層と、を有する。前記第3層とチタンは、前記第2層とチタンよりも反応しにくい。前記第4層と前記金属は、前記第2層と前記金属よりも反応しにくい。
(第1の実施形態)
先ず、第1の実施形態について説明する。
図1は、本実施形態に係る記憶装置を示す斜視図である。
図2は、本実施形態に係る記憶装置のメモリセルを示す断面図である。
先ず、第1の実施形態について説明する。
図1は、本実施形態に係る記憶装置を示す斜視図である。
図2は、本実施形態に係る記憶装置のメモリセルを示す断面図である。
図1に示すように、本実施形態に係る記憶装置1においては、複数本のグローバルビット線11が設けられている。グローバルビット線11は、例えば、シリコン基板(図示せず)の上層部分が素子分離絶縁体(図示せず)によって区画されて形成されているか、又は、シリコン基板上に絶縁膜(図示せず)が設けられ、その上に、ポリシリコンが堆積されて形成されている。
以下、本明細書においては、XYZ直交座標系を採用する。グローバルビット線11が延びる方向を「X方向」とし、グローバルビット線11の配列方向を「Y方向」とする。また、X方向及びY方向に対して直交する方向を「Z方向」とする。Z方向のうちの一方を「上」ともいい、他方を「下」ともいうが、この表現は便宜的なものであり、重力の方向とは無関係である。
各グローバルビット線11上には、複数のシリコン部材12が設けられている。Z方向から見て、シリコン部材12はX方向及びY方向に沿ってマトリクス状に配列されている。各シリコン部材12の形状はZ方向を長手方向とし、上面及び下面はそれぞれ、辺がX方向及びY方向に延びる矩形であり、上面が下面よりも小さい四角錐台形である。そして、X方向に沿って1列に配列された複数本のシリコン部材12の下端12aが、1本のグローバルビット線11に共通接続されている。
各シリコン部材12においては、下、すなわち、グローバルビット線11側から、上に向かって、n+形部分13、p−形部分14、n+形部分15がZ方向に沿ってこの順に配列されている。なお、n形とp形の関係は逆になってもよい。
X方向におけるシリコン部材12間には、Y方向に延びる2本のゲート電極16が設けられている。ゲート電極16は例えばチタン窒化物(TiN)により形成されている。なお、ゲート電極16はポリシリコンによって形成されていてもよい。X方向から見て、ゲート電極16は、n+形部分13の上部、p−形部分14の全体、n+形部分15の下部と重なっている。
シリコン部材12とゲート電極16との間には、例えばシリコン酸化物からなるゲート絶縁膜17が設けられている。n+形部分13、p−形部分14及びn+形部分15を含むシリコン部材12、ゲート絶縁膜17、並びに、シリコン部材12を挟む一対のゲート電極16により、例えばnチャネル形のTFT19が構成されている。TFT19は、電流の導通及び遮断を切り替えるスイッチング素子である。
シリコン部材12上には、例えばチタン窒化物(TiN)からなるローカルビット線21が設けられている。ローカルビット線21はZ方向に延びており、その形状は、例えば四角柱形である。すなわち、ローカルビット線21の長手方向はZ方向であり、ローカルビット線21のZ方向における長さは、X方向における長さ及びY方向における長さよりも長い。
ローカルビット線21の下端21aはシリコン部材12の上端12bに接続されている。各ローカルビット線21は各シリコン部材12の直上域に配置されているため、記憶装置1全体では、複数本のローカルビット線21がX方向及びY方向に沿ってマトリクス状に配列されている。
ローカルビット線21のX方向に向いた両側面21c上には、抵抗変化膜22が設けられている。抵抗変化膜22は、印加される電圧又は電流によって抵抗状態が変化する膜である。抵抗変化膜22はローカルビット線21に沿ってZ方向に延びている。
X方向において隣り合うローカルビット線21間には、Y方向に延びるワード線23が複数本設けられており、Z方向において相互に離隔して配列されている。Y方向から見て、ワード線23はX方向及びZ方向に沿ってマトリクス状に配列されている。ワード線23は、例えば、チタン窒化物(TiN)により形成されている。抵抗変化膜22は、ローカルビット線21とZ方向に沿って配列された複数本のワード線23との間に接続されている。
図2に示すように、ローカルビット線21とワード線23との交差部分毎に、抵抗変化膜22を介してメモリセルMCが構成される。メモリセルMCは、X方向、Y方向及びZ方向に沿って三次元マトリクス状に配列されている。なお、図2においては、図示の便宜上、抵抗変化膜22を他の構成要素と比較して厚く描いている。
Z方向において隣り合うワード線23間のスペースには、例えばシリコン酸化物(SiO)からなる層間絶縁膜24が設けられている。これにより、ワード線23及び層間絶縁膜24は、Z方向に沿って交互に配列されている。
抵抗変化膜22は、BMC(Band Modulated Conductive Cell)膜である。抵抗変化膜22においては、ローカルビット線21側からワード線23側に向かって、スイッチング層26、拡散防止層27、バリア層28及び拡散防止層29がこの順に積層されている。例えば、スイッチング層26はローカルビット線21に接しており、拡散防止層29はワード線23に接している。
スイッチング層26はチタン(Ti)及び酸素(O)を含み、例えば、チタン酸化物(TiO2)により形成されている。なお、本明細書においては、物質名の後に化学式を例示する場合があるが、その物質の組成比は例示した比には限定されない。例えば、スイッチング層26を形成するチタン酸化物におけるチタン原子数と酸素原子数との比は(1:2)には限定されず、例えば、(1:1.8)等であってもよい。スイッチング層26の厚さ、すなわち、X方向の長さは、例えば、5〜10nm(ナノメートル)である。スイッチング層26はベーカンシー(点欠陥)を含み、内部を酸素イオン(O2−)が移動可能である。これにより、スイッチング層26は擬似的にn形半導体のような挙動を示し、ある程度の導電性を実現している。
拡散防止層27及び29は、金属酸化物又はシリコン窒化物(Si3N4)等の絶縁材料により形成されている。金属酸化物は、例えば、アルミニウム酸化物(Al2O3)、ハフニウム酸化物(HfO2)、ジルコニウム酸化物(ZrO2)、又はランタン酸化物(La2O3)である。拡散防止層27を形成する材料とチタンは、バリア層28を形成する材料とチタンよりも反応しにくい。拡散防止層29を形成する材料とワード線23に含まれる金属、例えばチタンは、バリア層28を形成する材料とワード線23に含まれる金属、例えばチタンとよりも反応しにくい。例えば、拡散防止層27及び29は、アルミニウム酸化物により形成されている。拡散防止層27及び29は、スイッチング層26及びバリア層28よりも薄い。拡散防止層27及び29の厚さは、それぞれ例えば1nm以下であり、例えば0.3〜0.5nmである。
バリア層28は、アンドープのアモルファスシリコン(aSi)により形成されている。バリア層28の抵抗率はスイッチング層26の抵抗率よりも高い。バリア層28はスイッチング層26よりも薄い。バリア層28の厚さは例えば2〜8nmであり、例えば3nmである。
次に、本実施形態に係る記憶装置の動作について説明する。
図3は、本実施形態に係る記憶装置のメモリセルのバンド構造を示す図である。
なお、直感的な理解を助けるために、図3には材料の一例を示している。
図3は、本実施形態に係る記憶装置のメモリセルのバンド構造を示す図である。
なお、直感的な理解を助けるために、図3には材料の一例を示している。
図1及び図2に示すように、セット動作の際には、記憶装置1の駆動回路(図示せず)が、選択されたグローバルビット線11に例えば接地電位(0V)を印加する。また、選択されたゲート電極16にオン電位を印加し、TFT19を導通状態とする。これにより、選択されたローカルビット線21にTFT19を介して接地電位(0V)が印加される。一方、駆動回路は、選択されたワード線23に正の書込電位を印加する。これにより、メモリセルMCが「低抵抗状態」となる。
この理由は以下のように推定されている。すなわち、あるメモリセルMCにおいて、ローカルビット線21を負極とし、ワード線23を正極とする電圧が印加されると、スイッチング層26内において、酸素イオンが拡散防止層27の近傍に集まり、ベーカンシーが減少する。この結果、図3に「低抵抗状態」として示すように、スイッチング層26における拡散防止層27側の部分のバンドがチタン酸化物の本来のバンドに近くなるため、電流が流れやすくなると考えられる。
一方、図1及び図2に示すように、リセット動作の際には、記憶装置1の駆動回路(図示せず)が、選択されたグローバルビット線11に正の書込電位を印加する。また、選択されたゲート電極16にオン電位を印加し、TFT19を導通状態とする。これにより、選択されたローカルビット線21にTFT19を介して正の書込電位が印加される。一方、駆動回路は、選択されたワード線23に例えば接地電位(0V)を印加する。これにより、メモリセルMCが「高抵抗状態」となる。
この理由は以下のように推定されている。すなわち、あるメモリセルMCにおいて、ローカルビット線21を正極とし、ワード線23を負極とする電圧が印加されると、スイッチング層26内において、酸素イオンが拡散防止層27の近傍から離れ、ベーカンシーが増加する。この結果、図3に「高抵抗状態」として示すように、スイッチング層26における拡散防止層27側の部分のバンドがチタン酸化物の本来のバンドから変位し、拡散防止層27とのエネルギー準位差が大きくなり、電流が流れにくくなると考えられる。
このように、記憶装置1においては、ローカルビット線21とワード線23との間に所定の電圧を印加することにより、スイッチング層26内において酸素イオンを移動させて、抵抗変化膜22の抵抗状態を「低抵抗状態」と「高抵抗状態」との間で切り替えることができる。この結果、メモリセルMCにデータを書き込むことができる。また、抵抗変化膜22に電流を流して抵抗変化膜22の抵抗値を測定することにより、メモリセルMCに書き込まれたデータを読み出すことができる。
このとき、拡散防止層27が、スイッチング層26に含まれるチタンのバリア層28内への拡散、及び、バリア層28に含まれるシリコンのスイッチング層26内への拡散を抑制する。これにより、チタンとシリコンが反応してチタンシリサイドが形成されることを抑制できる。また、拡散防止層27の厚さを1nm以下とすることにより、抵抗変化膜22の抵抗値が高くなりすぎることを回避できる。
また、拡散防止層29が、バリア層28に含まれるシリコンのワード線23内への拡散、及び、ワード線23に含まれるチタンのバリア層28内への拡散を抑制する。これにより、シリコンとチタンが反応してチタンシリサイドが形成されることを抑制できる。また、拡散防止層29の厚さを1nm以下とすることにより、抵抗変化膜22の抵抗値が高くなりすぎることを回避できる。
次に、本実施形態の効果について説明する。
本実施形態に係る記憶装置1においては、スイッチング層26とバリア層28との間に拡散防止層27を設けることにより、メモリセルMCのセット動作、リセット動作及び読出動作に伴って抵抗変化膜22内に電流が流れ、ジュール熱が発生しても、スイッチング層26に含まれるチタンとバリア層28に含まれるシリコンが反応してチタンシリサイドが形成されることを抑制し、抵抗変化膜22内に短絡経路が生じることを防止できる。
本実施形態に係る記憶装置1においては、スイッチング層26とバリア層28との間に拡散防止層27を設けることにより、メモリセルMCのセット動作、リセット動作及び読出動作に伴って抵抗変化膜22内に電流が流れ、ジュール熱が発生しても、スイッチング層26に含まれるチタンとバリア層28に含まれるシリコンが反応してチタンシリサイドが形成されることを抑制し、抵抗変化膜22内に短絡経路が生じることを防止できる。
また、バリア層28とワード線23との間に拡散防止層29を設けることにより、抵抗変化膜22内に電流が流れジュール熱が発生しても、バリア層28に含まれるシリコンとワード線23に含まれるチタンとが反応してチタンシリサイドが形成されることを抑制し、抵抗変化膜22内に短絡経路が生じることを防止できる。
このように、本実施形態においては、拡散防止層27及び拡散防止層29を設けることにより、記憶装置1の駆動に伴って抵抗変化膜22内に繰り返し電流が流されても、抵抗変化膜22内にチタンシリサイドが形成されることを抑制できる。この結果、長期間にわたってメモリセルMCの信頼性を維持することができる。
なお、ワード線23はタングステン(W)等のチタン窒化物以外の金属材料により形成されていてもよい。この場合は、拡散防止層29は、ワード線23に含まれるタングステン等の金属が、バリア層28内に拡散することを抑制し、金属シリサイドが形成されることを抑制する。
(第2の実施形態)
次に、第2の実施形態について説明する。
図4は、本実施形態に係る記憶装置のメモリセルを示す断面図である。
次に、第2の実施形態について説明する。
図4は、本実施形態に係る記憶装置のメモリセルを示す断面図である。
図4に示すように、本実施形態に係る記憶装置2は、前述の第1の実施形態に係る記憶装置1(図2参照)と比較して、抵抗変化膜22の構成が異なっている。すなわち、記憶装置2の抵抗変化膜22においては、記憶装置1の抵抗変化膜22と比較して、バリア層28(図2参照)の替わりにバリア層32が設けられており、拡散防止層27及び29(図2参照)が設けられていない。バリア層32はスイッチング層26とワード線23との間に配置されている。スイッチング層26の構成は、第1の実施形態と同様である。
バリア層32は、炭素を含有したシリコン(Si−C)により形成されている。バリア層32の炭素濃度は、例えば、1〜50at%である。炭素濃度が50at%の炭素含有シリコンは、シリコン炭化物(SiC)である。バリア層32の抵抗率はスイッチング層26の抵抗率よりも高い。バリア層32の厚さは例えば2〜8nmであり、例えば3nmである。
本実施形態に係る記憶装置2においては、バリア層32に含まれる炭素原子が、バリア層32に含まれるシリコン原子の移動を阻止する。これにより、バリア層32に含まれるシリコンがスイッチング層26内及びワード線23内に拡散することを抑制できると共に、スイッチング層26及びワード線23に含まれるチタンがバリア層32内に拡散することを抑制できる。この結果、長期間にわたってメモリセルMCの信頼性を維持することができる。
本実施形態に係る上記以外の構成及び動作は、前述の第1の実施形態と同様である。
本実施形態に係る上記以外の構成及び動作は、前述の第1の実施形態と同様である。
(第3の実施形態)
次に、第3の実施形態について説明する。
図5は、本実施形態に係る記憶装置のメモリセルを示す断面図である。
次に、第3の実施形態について説明する。
図5は、本実施形態に係る記憶装置のメモリセルを示す断面図である。
図5に示すように、本実施形態は、前述の第1の実施形態と第2の実施形態を組み合わせた例である。すなわち、本実施形態に係る記憶装置3においては、前述の第2の実施形態に係る記憶装置2(図4参照)の構成に加えて、拡散防止層27及び拡散防止層29が設けられている。
本実施形態によれば、第2の実施形態と比較して、拡散防止層27及び拡散防止層29が設けられているため、バリア層32に含まれるシリコンがスイッチング層26内及びワード線23内に拡散すること、並びに、スイッチング層26及びワード線23に含まれるチタンがバリア層32内に拡散することを、より効果的に抑制することができる。この結果、メモリセルMCの信頼性がより向上する。
本実施形態に係る上記以外の構成、動作及び効果は、前述の第2の実施形態と同様である。なお、拡散防止層27及び拡散防止層29は、いずれか一方のみが設けられていてもよい。
本実施形態に係る上記以外の構成、動作及び効果は、前述の第2の実施形態と同様である。なお、拡散防止層27及び拡散防止層29は、いずれか一方のみが設けられていてもよい。
(第4の実施形態)
次に、第4の実施形態について説明する。
図6は、本実施形態に係る記憶装置のメモリセルを示す断面図である。
次に、第4の実施形態について説明する。
図6は、本実施形態に係る記憶装置のメモリセルを示す断面図である。
図6に示すように、本実施形態に係る記憶装置4は、前述の第1の実施形態に係る記憶装置1(図2参照)と比較して、抵抗変化膜22の構成が異なっている。すなわち、記憶装置4の抵抗変化膜22においては、記憶装置1の抵抗変化膜22と比較して、バリア層28(図2参照)の替わりにバリア層34が設けられており、拡散防止層27及び29(図2参照)が設けられていない。バリア層34はスイッチング層26とワード線23との間に配置されている。
バリア層34は、ダイヤモンドにより形成されている。バリア層34の抵抗率はスイッチング層26の抵抗率よりも高い。バリア層34の厚さは例えば2〜8nmであり、例えば3nmである。
本実施形態に係る記憶装置4においては、バリア層34にはシリコンが含まれていないため、バリア層34からスイッチング層26内及びワード線23内にシリコンが拡散することがない。また、スイッチング層26及びワード線23に含まれるチタンも、バリア層34内に拡散しにくい。これにより、長期間にわたってメモリセルMCの信頼性を維持することができる。
本実施形態に係る上記以外の構成及び動作は、前述の第1の実施形態と同様である。
本実施形態に係る上記以外の構成及び動作は、前述の第1の実施形態と同様である。
(第5の実施形態)
次に、第5の実施形態について説明する。
図7は、本実施形態に係る記憶装置のメモリセルを示す断面図である。
次に、第5の実施形態について説明する。
図7は、本実施形態に係る記憶装置のメモリセルを示す断面図である。
図7に示すように、本実施形態は、前述の第1の実施形態と第4の実施形態を組み合わせた例である。すなわち、本実施形態に係る記憶装置5においては、前述の第4の実施形態に係る記憶装置4(図6参照)の構成に加えて、拡散防止層27及び拡散防止層29が設けられている。
本実施形態によれば、第4の実施形態と比較して、拡散防止層27及び拡散防止層29が設けられているため、バリア層34に含まれる炭素がスイッチング層26内及びワード線23内に拡散すること、並びに、スイッチング層26及びワード線23に含まれるチタンがバリア層34内に拡散することを、より効果的に抑制できる。これにより、メモリセルMCの信頼性がより向上する。
本実施形態に係る上記以外の構成、動作及び効果は、前述の第4の実施形態と同様である。なお、拡散防止層27及び拡散防止層29は、いずれか一方のみが設けられていてもよい。
本実施形態に係る上記以外の構成、動作及び効果は、前述の第4の実施形態と同様である。なお、拡散防止層27及び拡散防止層29は、いずれか一方のみが設けられていてもよい。
以上説明した実施形態によれば、メモリセルの信頼性が高い記憶装置を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の実施形態は、相互に組み合わせて実施することもできる。
1、2、3、4、5:記憶装置、11:グローバルビット線、12:シリコン部材、12a:下端、12b:上端、13:n+形部分、14:p−形部分、15:n+形部分、16:ゲート電極、17:ゲート絶縁膜、19:TFT、21:ローカルビット線、21a:下端、21c:側面、22:抵抗変化膜、23:ワード線、24:層間絶縁膜、26:スイッチング層、27:拡散防止層、28:バリア層、29:拡散防止層、32:バリア層、34:バリア層、MC:メモリセル
Claims (20)
- 第1方向に延びる第1配線と、
前記第1方向に対して交差した第2方向に延び、金属を含む第2配線と、
前記第1配線と前記第2配線との間に設けられた第1抵抗変化膜と、
を備え、
前記第1抵抗変化膜は、
チタン及び酸素を含む第1層と、
前記第1層と前記第2配線との間に設けられ、抵抗率が前記第1層の抵抗率よりも高い第2層と、
前記第1層と前記第2層との間に設けられた第3層と、
前記第2層と前記第2配線との間に設けられた第4層と、
を有し、
前記第3層とチタンは、前記第2層とチタンよりも反応しにくく、
前記第4層と前記金属は、前記第2層と前記金属よりも反応しにくい記憶装置。 - 前記第2層はシリコンを含む請求項1記載の記憶装置。
- 前記第2層はアモルファスシリコンからなる請求項2記載の記憶装置。
- 前記第2層は炭素を含む請求項2記載の記憶装置。
- 前記第2層はダイヤモンドを含む請求項1記載の記憶装置。
- 前記第3層及び前記第4層は、金属及び酸素を含む請求項1〜5のいずれか1つに記載の記憶装置。
- 前記第3層及び前記第4層は、アルミニウム、ハフニウム、ジルコニウム及びランタンからなる群より選択された1以上の金属を含む請求項1〜5のいずれか1つに記載の記憶装置。
- 前記第2層は前記第1層よりも薄く、前記第3層及び前記第4層は前記第2層よりも薄い請求項1〜7のいずれか1つに記載の記憶装置。
- 第1方向に延びる第1配線と、
前記第1方向に対して交差した第2方向に延び、金属を含む第2配線と、
前記第1配線と前記第2配線との間に設けられた第1抵抗変化膜と、
を備え、
前記第1抵抗変化膜は、
チタン及び酸素を含む第1層と、
前記第1層と前記第2配線との間に設けられ、シリコン及び炭素を含む第2層と、
を有した記憶装置。 - 第1方向に延びる第1配線と、
前記第1方向に対して交差した第2方向に延び、金属を含む第2配線と、
前記第1配線と前記第2配線との間に設けられた第1抵抗変化膜と、
を備え、
前記第1抵抗変化膜は、
チタン及び酸素を含む第1層と、
前記第1層と前記第2配線との間に設けられ、ダイヤモンドを含む第2層と、
を有した記憶装置。 - 前記第2層は前記第1層よりも薄い請求項9または10に記載の記憶装置。
- 前記第1抵抗変化膜は、前記第1層と前記第2層との間に設けられ、前記第1層及び前記第2層よりも薄く、金属及び酸素を含む第3層をさらに有した請求項9〜11のいずれか1つに記載の記憶装置。
- 前記第3層は、アルミニウム、ハフニウム、ジルコニウム及びランタンからなる群より選択された1以上の金属を含む請求項12記載の記憶装置。
- 前記第1抵抗変化膜は、前記第2層と前記第2配線との間に設けられ、前記第1層及び前記第2層よりも薄く、金属及び酸素を含む第4層をさらに有した請求項9〜13のいずれか1つに記載の記憶装置。
- 前記第4層は、アルミニウム、ハフニウム、ジルコニウム及びランタンからなる群より選択された1以上の金属を含む請求項14記載の記憶装置。
- 前記第2方向に延びる第3配線をさらに備え、
前記第2配線と前記第3配線は前記第1方向に沿って配列されており、
前記第1抵抗変化膜は、前記第1配線と前記第3配線の間にも配置されている請求項1〜15のいずれか1つに記載の記憶装置。 - 前記第1方向に延びる第4配線と、
前記第4配線と前記第2配線との間に設けられた第2抵抗変化膜と、
をさらに備え、
前記第1配線と前記第4配線は前記第2方向に沿って配列されており、
前記第2抵抗変化膜は、
チタン及び酸素を含む第1層と、
前記第1層と前記第2配線との間に設けられ、抵抗率が前記第1層の抵抗率よりも高い第2層と、
を有した請求項1〜16のいずれか1つに記載の記憶装置。 - 前記第1方向に対して交差した方向に延びる第5配線と、
前記第1配線と前記第5配線との間に接続された第1半導体部材と、
前記第5配線が延びる方向に対して交差した方向に延びる第6配線と、
前記第1半導体部材と前記第6配線との間に設けられた第1絶縁膜と、
をさらに備えた請求項1〜17のいずれか1つに記載の記憶装置。 - 前記第1方向に延びる第7配線と、
前記第7配線と前記第2配線との間に設けられた第3抵抗変化膜と、
前記第7配線と前記第5配線との間に接続された第2半導体部材と、
前記第5配線が延びる方向に対して交差した方向に延びる第8配線と、
前記第2半導体部材と前記第8配線との間に設けられた第2絶縁膜と、
をさらに備えた請求項18記載の記憶装置。 - 前記第5配線は、前記第1方向及び前記第2方向を含む平面に対して交差した第3方向に延び、
前記第6配線は前記第2方向に延びる請求項18または19に記載の記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017025259A JP2018133410A (ja) | 2017-02-14 | 2017-02-14 | 記憶装置 |
US15/695,450 US20180233664A1 (en) | 2017-02-14 | 2017-09-05 | Memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017025259A JP2018133410A (ja) | 2017-02-14 | 2017-02-14 | 記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018133410A true JP2018133410A (ja) | 2018-08-23 |
Family
ID=63105357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017025259A Pending JP2018133410A (ja) | 2017-02-14 | 2017-02-14 | 記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20180233664A1 (ja) |
JP (1) | JP2018133410A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110660822A (zh) * | 2018-06-29 | 2020-01-07 | 三星电子株式会社 | 可变电阻存储器装置 |
US20200295083A1 (en) * | 2019-03-15 | 2020-09-17 | Macronix International Co., Ltd. | Barrier layer for selector devices and memory devices using same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5410174B2 (ja) * | 2009-07-01 | 2014-02-05 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法および基板処理システム |
US20180166559A1 (en) * | 2016-12-13 | 2018-06-14 | Sandisk Technologies Llc | Methods and apparatus for three-dimensional nonvolatile memory |
-
2017
- 2017-02-14 JP JP2017025259A patent/JP2018133410A/ja active Pending
- 2017-09-05 US US15/695,450 patent/US20180233664A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20180233664A1 (en) | 2018-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9171887B2 (en) | Semiconductor device and method of manufacturing same | |
TWI543337B (zh) | 電阻式隨機存取記憶裝置 | |
JP5537524B2 (ja) | 抵抗変化メモリ | |
TWI688061B (zh) | 記憶體裝置及其製造方法 | |
TW201742235A (zh) | 鐵電裝置及形成鐵電裝置之方法 | |
US8264866B2 (en) | Nonvolatile memory device and method for manufacturing same | |
TWI478322B (zh) | 唯讀記憶體單元陣列 | |
KR102261983B1 (ko) | 복합형 트랜지스터 | |
TW202111708A (zh) | 半導體記憶裝置 | |
US9368721B1 (en) | Diamond like carbon (DLC) as a thermal sink in a selector stack for non-volatile memory application | |
TW201505220A (zh) | 電阻性記憶體結構 | |
WO2017052584A1 (en) | High retention resistive random access memory | |
JP2013162086A (ja) | 不揮発性抵抗変化素子 | |
US10224374B2 (en) | Memory device | |
JP2016192478A (ja) | 記憶装置 | |
TWI569419B (zh) | 含有金屬硫屬化物之裝置 | |
JP5422675B2 (ja) | 不揮発性半導体記憶装置 | |
JP2018133410A (ja) | 記憶装置 | |
US9190614B2 (en) | Non-volatile memory device | |
TWI683366B (zh) | 電阻變化元件及記憶裝置 | |
US20170365605A1 (en) | Non-volatile schottky barrier field effect transistor | |
US20150263278A1 (en) | Memory device | |
US10283706B2 (en) | Memory device | |
US10727277B2 (en) | Storage device | |
JP2014195111A (ja) | 不揮発性抵抗変化素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170620 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |