JP5422675B2 - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP5422675B2
JP5422675B2 JP2011551622A JP2011551622A JP5422675B2 JP 5422675 B2 JP5422675 B2 JP 5422675B2 JP 2011551622 A JP2011551622 A JP 2011551622A JP 2011551622 A JP2011551622 A JP 2011551622A JP 5422675 B2 JP5422675 B2 JP 5422675B2
Authority
JP
Japan
Prior art keywords
insulating film
film
wiring
semiconductor memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011551622A
Other languages
English (en)
Other versions
JPWO2011092821A1 (ja
Inventor
直樹 安田
大介 松下
浩一 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JPWO2011092821A1 publication Critical patent/JPWO2011092821A1/ja
Application granted granted Critical
Publication of JP5422675B2 publication Critical patent/JP5422675B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays

Description

本発明は、互いに交差する配線の交差部に、可変抵抗素子及びダイオード素子の積層構造からなるメモリセル部を有する不揮発性半導体記憶装置に関する。
近年、浮遊ゲート型ＮＡＮＤフラッシュメモリの後継候補となる新規メモリ素子の１つとして抵抗変化メモリ（Resistive Random Access Memory：ＲｅＲＡＭ）の研究開発が進められている。このＲｅＲＡＭのセルアレイは、可変抵抗素子とダイオード素子を直列に接続したものを配線間（ワード線とビット線の交点）に配置するクロスポイント構造をとることが多い。さらに、クロスポイント構造のセルアレイを積層化して３次元構造を形成することで、大容量の不揮発性半導体記憶装置を構成することができる。
クロスポイント構造のセルアレイは、電圧を印加して選択セルの抵抗値を読み出す際に、非選択セルを流れる電流を抑制する必要がある。そのため、ワード線とビット線の交点に可変抵抗素子と非オーミック素子（ダイオード）を直列に接続した構造を挿入する。とりわけ、可変抵抗素子がユニポーラ動作を行う場合には、非選択素子の逆方向電流を抑制する目的で、十分な整流性を持ったダイオードを導入する必要がある。
ＲｅＲＡＭセルアレイのダイオード素子には、一般にｐｉｎダイオードが用いられている。この場合、ダイオードの膜厚が厚く、メモリセル全体のアスペクト比が大きくなる。そのため、セルアレイを微細化することが極めて困難であった。そこで最近、ワード線とビット線との間に、可変抵抗素子とＭＩＭ（metal/insulator/metal）ダイオードを直列にして配置した構成が報告されている（例えば、特許文献１参照）。
しかし、ＲｅＲＡＭセルアレイのダイオード素子にＭＩＭダイオードを用いた場合、次のような問題を招いた。即ち、ＭＩＭダイオードが絶縁膜を挟んでいるために、大きな順方向電流を得ることが難しい。また、ＭＩＭダイオードは順方向電流と逆方向電流の差が生じにくく、十分な整流性が得られないという問題もあった。
米国特許出願公開第６７５３５６１号明細書（２００４年）
R. Ohba et al., IEDM Tech. Dig. p.959 (2006) （N. Yasuda, K. Muraoka, M. Koike and H. Satake, "The Relation between Dielectric Constant and Film Composition of Ultra-Thin Silicon Oxynitride Films: Experimental Evaluation and Analysis of Nonlinearity," Extended Abstracts of the 2001 International Conference on Solid State Devices and Materials, pp.486-487 (2001)）
本発明の目的は、膜厚方向の高さを抑えながら整流特性に優れたダイオードを実現することができ、ＲｅＲＡＭセルアレイの微細化及び特性向上をはかり得る不揮発性半導体記憶装置を提供することにある。
本発明の一態様は、基板上に複数の第１の配線が相互に平行配置された第１の配線層と、前記第１の配線層とは離間して設けられ、前記第１の配線と交差するように複数の第２の配線が相互に平行配置された第２の配線層と、前記第１の配線と第２の配線との交差部分にそれぞれ配置され、抵抗値の異なる状態を情報として記憶する可変抵抗素子と整流性を有するダイオード素子とを積層して形成されたメモリセル部と、を備え、前記ダイオード素子は、前記第１の配線層側から順に第１の絶縁膜、導電性微粒子を含む導電性微粒子層、及び第２の絶縁膜を含む積層構造を備えており、前記第２の絶縁膜の物理膜厚が前記第１の絶縁膜の物理膜厚よりも厚く、且つ前記第２の絶縁膜の誘電率が前記第１の絶縁膜の誘電率よりも大きいことを特徴とする。
本発明によれば、ＲｅＲＡＭセルアレイのダイオード素子を、第１の絶縁膜、導電性微粒子層、及び第２の絶縁膜を積層したＭＩＭ構造とし、第２の絶縁膜の物理膜厚を第１の絶縁膜の物理膜厚よりも厚く、且つ第２の絶縁膜の誘電率を第１の絶縁膜の誘電率よりも大きくすることにより、膜厚方向の高さを抑えながら整流特性に優れたダイオードを実現することができ、ＲｅＲＡＭセルアレイの微細化及び特性向上をはかることができる。
本発明の不揮発性半導体記憶装置に用いるメモリセル部の構成を説明するための模式図。 図１のメモリセル部におけるダイオードの伝導帯のエネルギーバンド図。 Ｓｉ構造サイズと基底状態エネルギーΔＥ（ｅＶ）との関係を示す図。 トンネル絶縁膜を有するデバイス構造における順方向電流の電界依存性を示す図。 極薄ＳｉＯ2 膜（単層膜）の電流−電界特性の膜厚依存性を示す図。 下側絶縁膜の膜厚に対するダイオードの順方向電流の変化を示す図。 上側絶縁膜にＡｌ2 Ｏ3 とＳｉＯ2 を用いた場合の、ダイオードの順方向及び逆方向の電流−電界特性を示す図。 第１の実施形態に係わる不揮発性半導体記憶装置のメモリセルアレイの構成を示す斜視図。 図８のメモリセルアレイに用いたメモリセル部の構成を示す断面図。 上側絶縁膜の膜厚を変化させた場合のダイオードの逆方向電流特性を示す図。 ダイオード素子の上側絶縁膜として用いられる材料の例を示す図。 第２の実施形態に係わる不揮発性半導体記憶装置に用いたメモリセル部の構成を示す断面図。 第２の実施形態の変形例に係わるメモリセル部の構成を示す断面図。 第２の実施形態の別の変形例に係わるメモリセル部の構成を示す断面図。 第３の実施形態に係わる不揮発性半導体記憶装置に用いたメモリセル部の構成を示す断面図。 第３の実施形態の変形例に係わるメモリセル部の構成を示す断面図。 第４の実施形態に係わる不揮発性半導体記憶装置に用いたメモリセル部の構成を示す断面図。 第５の実施形態に係わる不揮発性半導体記憶装置に用いたメモリセル部の構成を示す断面図。 本発明の変形例に係わる不揮発性半導体記憶装置のメモリセルアレイの構成を示す斜視図。 図１９のメモリセルアレイに用いたメモリセル部の構成を示す断面図。 本発明の別の変形例に係わる不揮発性半導体記憶装置のメモリセルアレイの構成を示す斜視図。
（本発明の原理）
最初に、本発明の不揮発性半導体記憶装置に用いるメモリセル部のダイオードの概念について、図１を用いて説明する。ワード線（第１の配線層）として機能する下側電極１０の上に、下側絶縁膜（bottom oxide：第１の絶縁膜）２１、導電性の微粒子を含む微粒子層２２、及び上側絶縁膜（top oxide：第２の絶縁膜）２３を積層することによりＭＩＭダイオード素子２０が形成されている。上側絶縁膜２３上に中間電極３０が配置され、その上に可変抵抗膜（可変抵抗素子）４０が配置され、更にその上にビット線（第２の配線層）として機能する上側電極５０が配置されている。
ここで、下側絶縁膜２１と上側絶縁膜２３の膜厚（物理膜厚：以下、単に膜厚と記す場合は物理膜厚を指すことにする）を比べると、上側絶縁膜２３の方が厚い。また、下側絶縁膜２１と上側絶縁膜２３の誘電率を比べると、上側絶縁膜２３の方が高い。なお、上記の構造の中で中間電極３０は省略される場合もある。また、上記の各電極（下側電極１０，中間電極３０，上側電極５０）の表面に、絶縁膜２１，２３及び可変抵抗膜４０との反応防止のためのバリアメタルを配置する場合がある。
このようなダイオード構造を用いると、順方向電流の増大と逆方向電流の抑制を同時に達成することができる。以下に、その原理を説明する。
図２は、図１の構造のメモリセル部におけるダイオードの伝導帯のエネルギーバンド図である。絶縁膜２１，２３中に挟まれた微粒子層２２中の導電性の微粒子は、その粒径が数ｎｍ程度まで小さくなると、量子効果とクーロンブロッケイド効果によってエネルギー準位が伝導帯端から上昇する。図２では、その量をΔＥと表記した。
このようにエネルギー準位が上昇する場合、下側絶縁膜２１をトンネリングで通過して導電性微粒子のエネルギー準位に入った電子は、上側絶縁膜２３を通過する際に、エネルギー準位の上昇分ΔＥだけ上側絶縁膜２３の伝導帯バリアハイトを実効的に低く感じる。これは、（非特許文献１）にも開示されている。即ち、上側絶縁膜２３の本来のバリアハイトをφｂとすれば、導電性微粒子を用いたトンネル絶縁膜では上側絶縁膜２３の実効的なバリアハイトは（φｂ−ΔＥ）となる。そのため、下側電極１０から電子が注入されるダイオードの順方向動作においてトンネル電流が増大する効果が得られる。
この効果は、下側電極１０から下側絶縁膜２１へのキャリアの熱的励起が必要でない電界領域（中電界領域）で現れる。但し、電界がもっと高くなると、このようにして増大したトンネル電流は、最後は下側絶縁膜のトンネリング・レートで律速されることになる。通常、可変抵抗膜４０のセット／リセット動作に必要な電流密度は極めて大きいので、ダイオードの順方向電流は高電界領域（下側絶縁膜２１で電流が律速される領域）を用いることになる。従って、下側絶縁膜２１の膜厚を適切に薄くすることで、ダイオードの順方向電流が増大した状態で可変抵抗膜４０のセット／リセット動作を行うことができる。
一方では、非選択メモリセルの逆方向リーク電流を抑制するためには、電子が注入される上側絶縁膜２３の膜厚は下側絶縁膜２１に比べて厚い方が良い。上側絶縁膜２３の膜厚を十分に厚くすれば、逆方向リーク電流は上側絶縁膜２３だけで決まる。この状態においては、上側絶縁膜２３の誘電率を下側絶縁膜２１よりも高くすれば、さらに逆方向リーク電流を抑制することができる。このような状態の場合に、上側絶縁膜２３の誘電率を高くすることが逆方向電流の低減に効果を発揮すると共に、順方向電流の劣化という副作用が現れないかが懸念される。しかし、先に述べたように、要求される順方向電流は極めて大きく、下側絶縁膜２１で電流が律速される領域で動作させるため、上側絶縁膜２３の誘電率を大きくすることは順方向電流の抑制にさほど影響を与えない。以上が、本発明の基本的な原理である。
なお、上記の説明において、「導電性の微粒子」とは、半導体若しくは金属で形成された微粒子のことを言う。また、金属というのは自由電子を供給することのできる材料を指す広義の意味で用いている。
ここで、参考のために、導電性微粒子にＳｉを用いる場合のエネルギー上昇量ΔＥをＳｉ微粒子のサイズ（粒径）の関数として計算しておく。この関数関係は、導電性微粒子の大きさを決めるのに必須となる。
図３は、Ｓｉ微粒子の膜厚方向のサイズ（粒径）、及び参照材料としての単結晶Ｓｉ薄膜の膜厚の関数としてエネルギー上昇量(基底状態エネルギー）：ΔＥ（ｅＶ）を計算した結果を示している。この計算結果から、単結晶Ｓｉの均一薄膜の代わりにＳｉ微粒子を用いればΔＥが格段に大きくなることが分かる。
Ｓｉ微粒子のサイズ（粒径）は０．７ｎｍから３．０ｎｍの範囲にあることが望ましい。何故ならば、ΔＥの下限は、熱エネルギーよりも十分に大きいという条件（〜１０ｋＢＴ＝０．３ｅＶ）から決まり、ΔＥの上限はＳｉＯ2 とＳｉ間の伝導帯バンドオフセット（〜３ｅＶ）未満であることから決まるからである。０．３ｅＶ＜ΔＥ＜３ｅＶを満たすＳｉ微粒子の粒径の範囲は、図３を参照して、おおよそ０．７ｎｍから３．０ｎｍの範囲となる。以上のような望ましい粒径の範囲は、他の半導体材料、金属材料で微粒子を作製する場合の望ましい範囲ともおおよそ一致する。なお、Ｓｉ−Ｓｉ結合長が約０．２ｎｍであることから、Ｓｉ微粒子の粒径の絶対的な下限は０．２ｎｍである。
（電流−電界特性の計算例：順方向電流）
図４は、トンネル絶縁膜を有するデバイス構造における電流−電界特性を示す図である。この図４は、導電性微粒子を含むトンネル絶縁膜で順方向電流の増大がどのように起こるかを例示する目的で示すものである。本計算例のデバイス構造は、下側電極と、その上に下側絶縁膜としての膜厚１ｎｍのＳｉＯ2 、その上に導電性微粒子としての粒径１ｎｍのＳｉ微粒子、その上に上側絶縁膜としての厚さ３ｎｍのＳｉＯ2 、その上に上側電極を配置した構造である。このデバイスの下側電極から電子を注入する際の電流−電界特性は、ＷＫＢ（Wentzel-Kramers-Brillouin）法で見積もった。なお、以下では、実効電界（ＳｉＯ2 換算電界）をＥeff と表示する。
図４において、低電界領域（５ＭＶ／ｃｍ＜Ｅeff ＜１０ＭＶ／ｃｍ）では本デバイス構造（図の凡例で「Ｓｉ微粒子」）を流れる電流は、下側絶縁膜の膜厚が薄いにも拘わらず、厚いＳｉＯ2 膜のＦＮ（Fowler-Nordheim）トンネル電流と同程度に抑えられている。その理由は、先に図２で示したように、低電界領域では下側電極からＳｉ微粒子の基底エネルギー準位までにエネルギー差（ポテンシャル差）があり、下側電極において熱的に励起されたキャリアのみがＳｉ微粒子のエネルギー準位に到達することができるからである。
次に、中電界領域（10MV/cm ＜ Ｅeff ＜ 13MV/cm）では、中間のエネルギー準位に入った電子に対する上側絶縁膜のバリア高さが実効的に低く、Ｓｉ微粒子の効果が顕著に現れる（バリア高さの低い上側絶縁膜が電流の律速段階になる）ので、厚いＳｉＯ2 膜のＦＮトンネル電流と比べて、本デバイス構造のトンネル電流は、電界に対する増加率が大きい。
最後に、高電界領域（13MV/cm ＜ Ｅeff ）では、中電界領域に比べて電流の電界に対する増加レートが緩くなる。この領域の電流−電界特性は、下側絶縁膜と等しい膜厚（１ｎｍ）のＳｉＯ2 単層膜に対する電流−電界特性と一致している。このことは、高電界領域では下側絶縁膜を介してＳｉ微粒子のエネルギー準位に電子が入ってくる過程が電流量を決める律速段階になっていることを示す。
ところで、可変抵抗膜のセット／リセット動作で要求される電流レベルは、典型的には１０4 〜１０5Ａ／ｃｍ2 程度であり、極めて大きい。そのため、ダイオードの順方向の動作は、「高電界領域」、即ち下側絶縁膜で電流が律速される電界領域で行われると考えてよい。従って、ダイオードの順方向電流の要求仕様を満たすためには、下側絶縁膜の膜厚を薄くし、高電界領域における電流を確保する必要がある。
図５は、単層の極薄ＳｉＯ2 膜（０．６〜２．０ｎｍ）の電流−電界特性の膜厚依存性を示す図である。先に述べたように、「高電界領域」では下側絶縁膜だけで電流値が決まるので、図５のように、単層ＳｉＯ2 膜の電流特性の膜厚依存性から、順方向電流の仕様を満たすのに必要な下側絶縁膜の膜厚を見積もることができる。その際に重要なことは、このような絶縁膜をＲｅＲＡＭのダイオードの一部として用いる場合、絶縁破壊を起こさない電界領域で使用しなければならないということである。
ＲｅＲＡＭのダイオードの信頼性に関しては今後、調査をしていく必要があるが、ＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Si）のような不揮発性メモリのトンネル絶縁膜がＥeff ＝１５ＭＶ／ｃｍ程度の実効電界で絶縁破壊を起こさずに動作していることを参照すれば、この程度の電界までの範囲でＲｅＲＡＭのダイオードを動作させると絶縁膜の破壊を避けられると推定される。そこで、実効電界１５ＭＶ／ｃｍにおける電流とＳｉＯ2 膜厚の関係を用いて、ダイオードの順方向電流の要求仕様を満たす下側絶縁膜の膜厚を見積もった。その結果を、図６に示す。
順方向電流の要求仕様は典型的には１０4Ａ／ｃｍ2 以上であり、この電流密度に対応する膜厚は０．８７ｎｍとなる。ＳｉＯ2 膜には１原子層程度のラフネスがあることを考慮すれば、１０4Ａ／ｃｍ2 以上という電流密度を１５ＭＶ／ｃｍで達成することのできる膜厚は、概ね０．９ｎｍ以下とすべきである。以上のことから、本発明でも、ＲｅＲＡＭのダイオードの順方向電流の要求仕様を満たすことのできる下側絶縁膜の膜厚は、概ね０．９ｎｍ以下とすべきことが分かる。
なお、上記の考察は下側絶縁膜がＳｉＯ2 膜の場合についてであった。ＳｉＯ2 膜の代わりにシリコン酸窒化膜を用いる場合の電流の実効電界（ＳｉＯ2 換算電界）に対する特性は、ＷＫＢ法で見積もったところ、ＳｉＯ2 の場合と殆ど変わらない。従って、シリコン酸窒化膜を用いる場合の下側絶縁膜の膜厚の上限は、電気膜厚（ＥＯＴ：ＳｉＯ2 換算膜厚）で０．９ｎｍ以下とすべきである。なお、シリコン酸窒化膜のＥＯＴ算出に必要な膜組成（窒素濃度）と誘電率の関係は、例えば（非特許文献２）を参照すれば見出すことができる。
（電流−電界特性の計算例：逆方向電流）
図１のダイオードの逆方向電流は、順方向電流とは逆に、上側絶縁膜から電子を注入する場合に相当する。本発明では、上側絶縁膜の誘電率を下側絶縁膜の誘電率よりも大きくすることによって逆方向電流を大幅に抑制する。さらに、上側絶縁膜を十分に厚くし、導電性微粒子が逆方向電流に与える影響（電流の増大）を抑制するのが望ましい。
ところで、逆方向電流を抑制するために導入した高誘電率の上側絶縁膜が、順方向電流の増大に対して悪影響を与えるのではないかという懸念があり得る。しかし、以下に示すように、典型的な本発明の膜構造に対してＷＫＢ法で見積もった電流−電界特性をみると、高誘電率の上側絶縁膜の導入は、順方向電流の劣化を殆ど引き起こさないことが分かる。
図７（ａ）は、下側絶縁膜として厚さ０．６ｎｍのＳｉＯ2 、導電性微粒子として１．６ｎｍの径のＳｉ微結晶、上側絶縁膜として厚さ５．０ｎｍのＡｌ2 Ｏ3 を用いたトンネル絶縁膜ダイオードの「順方向」の電流−電界特性を示すである。また、図７（ｂ）は、上記と同じ材料、厚さの絶縁膜を用いた場合のトンネル絶縁膜ダイオードの「逆方向」の電流−電界特性を示す図である。比較のために、上側絶縁膜として厚さ５．０ｎｍのＳｉＯ2 を用いた場合の「逆方向」の電流−電界特性も示している。
図７（ｂ）から分かるように、上側絶縁膜として誘電率の高い絶縁膜を導入した場合の逆方向電流は、上側絶縁膜がＳｉＯ2 の場合と比べて何桁も小さく抑えられている。一方、これらの構造に対応する順方向の電流−電界特性をみると（図７（ａ））、上側絶縁膜に高誘電率の絶縁膜を導入すれば中電界領域の順方向電流に若干の減少が見られるが、順方向電流の要求仕様に対応する高電界領域では両者ともに下側絶縁膜で律速された電流量になる。そのため、上側絶縁膜が high-k 絶縁膜であってもＳｉＯ2 であってもほぼ等しい電界で同じ順方向電流量が得られる。即ち、上側絶縁膜の誘電率を上げることで逆方向電流を顕著に抑制できるが、順方向電流は殆ど影響を受けないという著しい効果が得られる。
（本発明の原理に関するまとめ）
以上が本発明の原理の説明である。即ち本発明は、前記図１に示すように、導電性微粒子を含有する微粒子層（トンネル絶縁膜）を用いてＲｅＲＡＭのダイオードを構成することに特徴がある。導電性微粒子を境にして可変抵抗素子４０側に配置された絶縁膜２３を「上側絶縁膜」、また、可変抵抗素子４０とは反対側に配置された絶縁膜２１を「下側絶縁膜」と定義している。
このとき、下側絶縁膜２１と上側絶縁膜２３の膜厚を比べると、上側絶縁膜２３の方が厚い。また、下側絶縁膜２１と上側絶縁膜２３の誘電率を比べると、上側絶縁膜２３の方が高いことに特徴がある。典型的な順方向電流の要求仕様に対応した下側絶縁膜２１の膜厚としては、０．３ｎｍ以上で０．９ｎｍ以下の範囲にするのが望ましい。このような膜構造を採ることで、ダイオードの順方向電流を増大させると共に、順方向電流を劣化させずに逆方向電流を抑制することが可能となる。ここで、導電性の微粒子とは、半導体若しくは金属で形成された微粒子のことを言い、先に説明したように、その径が０．７ｎｍから３．０ｎｍの範囲にあるのが望ましい。
なお、本発明はダイオード素子を構成する絶縁膜に特徴があるので、その両端の電極としては導電性材料を幅広く用いることができる。そのため、本発明の実施形態においては、両電極の材料の組み合わせとして、金属層／金属層、金属層／半導体層、半導体層／半導体層など、様々な場合があり得る。なお、この場合の金属というのは、電気伝導に寄与する自由電子を持った材料のことを広く意味する。従って、金属層としては単体金属元素以外に、金属窒化物、金属珪化物、金属炭化物など導電性を有するものを幅広く用いることができる。また、半導体層としては、Ｓｉ，Ｇｅなどの単体半導体、及びＧａＮなどの化合物半導体を広く用いることができる。勿論、導電性を増すために半導体にドーパント不純物を添加したものも、本発明の電極としての半導体層に含まれる。
また、本発明は主として可変抵抗素子がユニポーラ動作をすることを想定したものであり、本発明のダイオード素子は順方向電流と逆方向電流の大きさの差が顕著であり、十分な整流性を持つようにしたものである。しかし、本発明の適用範囲は、可変抵抗素子がユニポーラ動作をする場合に限らず、バイポーラ動作をする場合にも拡張することが可能である。バイポーラ素子の場合は電流−電界特性が対称なものが求められるので、例えば、本発明のダイオード素子を互いに極性が反対方向になるようにして直列に接続した形で用いることができる。この接続の形式は、本発明のダイオード素子のカソード同士を接続するか、アノード同士を接続することで実現される。
これ以降は、図面を参照しつつ本発明の実施形態について具体的に説明する。また、以下に説明する図面において、符号が一致するものは、同じものを示しており、重複した説明は省略する。
（第１の実施形態）
図８は、本発明の第１の実施形態に係わる不揮発性半導体記憶装置のメモリセルアレイの構成を示す斜視図である。図中の１はＳｉ基板、２はＳｉＯ2 膜、３はメモリセル部、１０は第１の配線（下側電極）、５０は第２の配線（上側電極）、１００は第１の配線層、５００は第２の配線層を示している。
Ｓｉ基板１上に複数の第１の配線１０を相互に平行配置して第１の配線層１００が形成されている。この第１の配線層１００は、Ｓｉ基板１の表面部をワード線（ＷＬ）となる部分だけ除いて選択酸化することにより形成されている。第１の配線層１００とは離間して、第１の配線層１００の各配線１０と交差するように複数の第２の配線５０が相互に平行配置されて第２の配線層５００が設けられている。この第２の配線層５００はビット線（ＢＬ）となるものである。
第１の配線層１００と第２の配線層５００を構成する各配線１０，５０の交差部分にそれぞれメモリセル部３が設けられている。メモリセル部３は、抵抗値の異なる状態を情報として記憶する可変抵抗素子と整流性を有するダイオード素子とを積層して形成されたものである。このようにメモリセルアレイは、下側電極１０と上側電極５０との間の交点にメモリセル部３が挟まれたクロスポイント構造となっている。
図９に、本実施形態に用いた具体的なメモリセル部の構造を示す。ワード線としての第１の配線層１００の一部をなす下側電極１０はｎ+ 型Ｓｉ層で形成され、その上に導電性微粒子層２２を絶縁膜２１，２３で挟んだＭＩＭ構造のダイオード素子２０が設けられている。即ち、Ｓｉ層１０上に下側絶縁膜２１としての膜厚０．６ｎｍのＳｉＯ2 膜が設けられ、その上に導電性微粒子として１．６ｎｍの粒径を持つＳｉ微粒子（Ｓｉ微結晶）からなる微粒子層２２が設けられ、その上に上側絶縁膜２３としての膜厚５ｎｍのＡｌ2 Ｏ3 膜が設けられている。なお、微粒子層２２はＳｉ微粒子が単一層に分散されたものであり、隣接するＳｉ微粒子間には、下側絶縁膜２１又は上側絶縁膜２３の一部が入り込んでいる。
上側絶縁膜２３上には中間の導電性電極３０としてのＴｉＮ膜が設けられ、その上に可変抵抗膜４０が設けられている。可変抵抗膜４０は、電圧，電流、又は熱，化学エネルギー等で抵抗を変化させることができ、抵抗値の異なる状態を情報として記憶するものである。可変抵抗膜４０上には、第２の配線層５００の一部をなす上側電極５０としてＴｉＮ膜が積層されている。
本実施形態において、微粒子層２２におけるＳｉ微粒子の粒径は０．７ｎｍから３．０ｎｍの範囲にあることが望ましい。前記図３で示したように、エネルギー準位の上昇量ΔＥはＳｉ微粒子の径の関数である。ΔＥの下限は、熱エネルギーよりも十分に大きいという条件（典型的には〜１０ｋＢＴ、常温で０．３ｅＶ）から決まる。また、ΔＥの上限はＳｉＯ2 とＳｉ間の伝導帯バンドオフセット（〜３ｅＶ）未満であることから決まってしまう。この０．３ｅＶ＜ΔＥ＜３ｅＶを満たすＳｉ微粒子の径の範囲は、図３を参照すれば、おおよそ０．７ｎｍから３．０ｎｍの範囲となる。なお、この種のダイオードにおいては導電性微粒子の膜厚方向に対する長さが重要であるため、Ｓｉ微粒子の径は膜厚方向に対する直径（長さ）とすべきである。また、Ｓｉ微粒子が完全な球形でない場合は、その体積と等しい体積を持つ球の直径に置き換えて寸法の評価を行っても良い。また、この望ましい径の範囲は、Ｓｉ微粒子に限らず、他の導電性材料の微粒子でも概ね同じ範囲である。
Ｓｉ微粒子の下側に配置された下側絶縁膜２１の膜厚の望ましい膜厚の範囲は、次のように考えることができる。下側絶縁膜２１にシリコン酸化膜を用いる場合は、その膜厚が０．３ｎｍ以上、０．９ｎｍ以下の範囲にあるのが望ましい。何故ならば、絶縁膜を形成するためには、原子の結合を形成する要請から最低限０．３ｎｍが必要である。さらに、先に説明したように、順方向電流の仕様を満たすためには、典型的な順方向電流の要求仕様に対しては下側絶縁膜の膜厚を０．９ｎｍ以下にする必要があるからである。
また、Ｓｉ微粒子の上側に配置された上側絶縁膜２３の膜厚の範囲については、以下のように考察される。図１０は、下側電極１０の上に下側絶縁膜２３としての厚さ０．６ｎｍのＳｉＯ2 、その上に導電性微粒子として径が１．６ｎｍのＳｉ微結晶、その上に上側絶縁膜２３としてのＡｌ2 Ｏ3 、その上に導電性電極３０を積層した構造において、上側絶縁膜２３としてのＡｌ2 Ｏ3 の膜厚を３ｎｍから８ｎｍまでの範囲で変化させ、ダイオードの逆方向電流をＷＫＢ法で見積もった結果を示す。この図から分かるように、Ａｌ2 Ｏ3 の膜厚が８ｎｍであるとＡｌ2 Ｏ3 のＦＮトンネル電流が得られる。Ａｌ2 Ｏ3 の膜厚が８ｎｍよりも大きい場合（例えば１０ｎｍ）も同様にＦＮトンネル電流の特性が得られる（不図示）。一方、Ａｌ2 Ｏ3 膜厚が５ｎｍになると中電界領域に電流の裾が見え始める。この電流の裾はＡｌ2 Ｏ3 膜厚が４ｎｍ以下になると顕著になり、Ａｌ2 Ｏ3 を上側絶縁膜２３に導入した効果が失われてしまう。なお、図１０の横軸は実効電界（ＳｉＯ2 換算電界）で表示されている。
以上の結果から、本実施形態のダイオード構造の場合、上側絶縁膜２３としてのＡｌ2 Ｏ3 膜の望ましい膜厚範囲の下限は５ｎｍであると言える。一方、Ａｌ2 Ｏ3 膜の望ましい膜厚範囲の上限についてであるが、Ａｌ2 Ｏ3 膜厚が厚くなると印加電圧が大きくなり過ぎ、電源電圧の昇圧回路に負担が生じることを考慮する必要がある。そのため、例えば実効電界Ｅeff ＝１５ＭＶ／ｃｍでＡｌ2 Ｏ3 部分にかかる電圧を１０Ｖ程度或いはそれ以下に抑制しようとすれば、Ａｌ2 Ｏ3 の電気膜厚（ＥＯＴ）を約６．５ｎｍ未満、実際の膜厚（物理膜厚）では１８ｎｍ未満にするのが望ましい。以上の考察をまとめると、上側絶縁膜２３としてのＡｌ2 Ｏ3 膜の望ましい膜厚範囲は、５ｎｍ以上、１８ｎｍ未満となる。
なお、上側絶縁膜２３の膜厚範囲の下限は、逆方向バイアスをかけた場合に導電性微粒子としてのＳｉ微結晶が電子の直接トンネリング距離内に見えないという条件から決まる。従って、上側絶縁膜２３がＡｌ2 Ｏ3 以外の場合も、同様の考察から上側絶縁膜２３の望ましい膜厚範囲の下限を決めることができる。
上側絶縁膜２３として用いる高誘電率（high-k）絶縁膜としてはＡｌ2 Ｏ3 以外にも様々な材料があり得る。一例としては、Ｈｆ，Ｚｒ，Ｌａ，Ｃｅ，Ｙ，Ｔｉ等の金属の酸化物、酸窒化物、アルミネート、シリケート、アルミニウム・シリケートなどである。さらに、それらの膜の性能と信頼性を向上させるために、窒素を添加してもよい。図１１に、ダイオード素子の上側絶縁膜２３として用いられる材料の例を纏めて示す。
なお、アルミネート、シリケート、アルミニウム・シリケートの組成は変更可能であるため、構成元素のみで表示している。
最後に、ダイオード素子の絶縁膜の上下に配置された電極の仕事関数について考察を行う。本実施形態では、下側絶縁膜２１（ＳｉＯ2 ）に接する下側電極１０（ワード線電極）界面に仕事関数が比較的小さいｎ+ 型Ｓｉ（約４ｅＶ）を使っている。仕事関数の小さい電極を用いることで、下側電極１０から下側絶縁膜２１（ＳｉＯ2 ）への電子注入効率を高くし、順方向電流を増大させることができる。一方、上側絶縁膜２３（Ａｌ2 Ｏ3 ）に接する電極３０としては仕事関数が約４．６ｅＶと比較的大きいＴｉＮを使っている。これは、仕事関数の大きい電極を用いることで、上側絶縁膜（Ａｌ2 Ｏ3 ）２３へのキャリア注入効率を低くし、逆方向電流を抑制することを意図しているからである。以上のように、ダイオード素子の上部電極３０の仕事関数は、下側電極（ビット線電極）１０の仕事関数よりも大きくするのが望ましい。但し、プロセス及びコストの都合上、ダイオード素子の上下電極を同じ材料で構成するのを排除するものではない。
次に、本実施形態のダイオード構造の主要部分の作製方法について簡単に説明する。下側絶縁膜２１は、Ｓｉ基板表面にケミカル酸化膜を形成することで作製することができる。また、Ｓｉ微粒子はアモルファスＳｉを堆積した後にアニールを行うことによって形成する。Ｓｉ微粒子の粒径はアニール前に堆積したアモルファスＳｉの膜厚に対する依存性が大きいことに注意する必要がある。また、Ｓｉ微粒子上の上側絶縁膜２３としてのＡｌ2 Ｏ3 は、ＴＭＡ（Ａｌ（ＣＨ3)3）とＯ3 若しくはＨ2 Ｏを用いたＡＬＤ（atomic layer deposition）などの方法で作製することができる。
このように本実施形態によれば、ＲｅＲＡＭセルアレイのダイオード素子を、下側絶縁膜２１、導電性微粒子層２２、及び上側絶縁膜２３を積層したＭＩＭ構造とし、上側絶縁膜２３の膜厚を下側絶縁膜２１の膜厚よりも厚く、且つ上側絶縁膜２３の誘電率を下側絶縁膜２１の誘電率よりも大きくすることにより、膜厚方向の高さを抑えながら整流特性に優れたダイオードを実現することができる。従って、ＲｅＲＡＭセルアレイの微細化及び特性向上をはかることができる。
（第２の実施形態）
図１２は、本発明の第２の実施形態に係わる不揮発性半導体記憶装置に用いたメモリセル部の構成を示す断面図である。
ワード線の一部をなす下側電極（ｎ+ 型Ｓｉ層）１０の上に、第１の実施形態と同様に、下側絶縁膜２１としてのＳｉＯ2 膜が設けられ、その上にＳｉ微粒子を有する微粒子層２２が設けられている。微粒子層２２上に、第１の実施形態とは異なり、膜厚５ｎｍのＡｌ2 Ｏ3 膜２１１、膜厚５ｎｍのＳｉＯ2 膜２１２、膜厚５ｎｍのＡｌ2 Ｏ3 膜２１３からなる積層膜が設けられている。上側絶縁膜２３としての積層膜上には、第１の実施形態と同様に、導電性電極としてのＴｉＮ膜３０、可変抵抗膜４０、及びビット線の一部をなす上側電極５０としてのＴｉＮ膜が形成されている。
この第２の実施形態は、第１の実施形態における上側絶縁膜２３を積層膜で代替したことに特徴がある。上側絶縁膜２３を積層膜に換える利点は、単層膜では発現できない電流特性の性能を実現することにある。例えば、積層膜としてＡｌ2 Ｏ3 ／ＳｉＯ2 ／Ａｌ2 Ｏ3 構造を用いる場合、Ａｌ2 Ｏ3 単層膜に比べて低電界リーク電流、高電界リーク電流を共に抑制できるという特徴が得られる。
高電界リーク電流を抑制することは、ダイオード動作において逆方向電流を抑制することを意味する。また、積層膜を用いることで通過するキャリア（電子）の散乱確率を増大させることができ、ダイオードの信頼性を向上させる効果が得られる。何故ならば、積層膜を構成する各絶縁膜の界面が散乱体として機能し、電子エネルギーが減少することが期待されるからである。
一方、低電界リーク電流は、主として高誘電体絶縁膜の誘電緩和（遅い分極）に由来するものである。即ち、電圧印加後に、遅い分極のために高誘電体絶縁膜の容量が経時変化を起こし、その結果としてメモリセルの外部に電流が流れる。この容量変化は何桁もの時間領域に及ぶので、ＲｅＲＡＭセルアレイにおいて配線層の電位の不均一性を生じる原因となる。ところが、Ａｌ2 Ｏ3 単層膜を用いる代わりに、Ａｌ2 Ｏ3 ／ＳｉＯ2 ／Ａｌ2 Ｏ3 積層膜を用いればＡｌ2 Ｏ3 の膜厚（体積）が小さくなる。その結果として、高誘電率絶縁膜の遅い分極を抑制することができる。従って、このような高誘電率絶縁膜と通常の絶縁膜（ＳｉＯ2 ，ＳｉＯＮなど）の積層膜を用いれば、誘電緩和（遅い分極）に起因するＲｅＲＡＭアレイの不均一性を低減する効果が得られる。
なお、上側絶縁膜２３を積層構造にする別の例としては、図１３に示すように、上側絶縁膜２３の構成をＳｉＯ2 ／Ｓｉ3 Ｎ4 ／ＳｉＯ2 積層膜（ＯＮＯ膜）としてもよい。即ち、微粒子層２２上に、膜厚５ｎｍのＳｉＯ2 膜２２１、膜厚３ｎｍのＳｉ3 Ｎ4 膜２２２、膜厚５ｎｍのＳｉＯ2 膜２２３からなるＯＮＯ積層膜が設けられている。
ＯＮＯ積層膜は、例えば浮遊ゲート型のフラッシュメモリセルのインターポリ絶縁膜として今までに実績があり、上側絶縁膜２３として単層のＳｉＯ2 膜を用いるよりもリーク電流を抑制できる。また、この変形例では金属酸化物を用いた高誘電体絶縁膜を用いないので、遅い分極に起因するリーク電流若しくは容量変化が生じない。従って、均一性の高い安定したＲｅＲＡＭセルアレイを形成することが可能である。
また、上側絶縁膜２３を積層構造にする更に別の例としては、図１４に示すように、Ｓｉ3 Ｎ4 ／ＳｉＯ2 ／Ｓｉ3 Ｎ4 ／ＳｉＯ2 ／Ｓｉ3 Ｎ4 積層膜（ＮＯＮＯＮ膜）としても良い。即ち、微粒子層２２上に、３ｎｍのシリコン窒化膜２３１、５ｎｍのシリコン酸化膜２３２、３ｎｍのシリコン窒化膜２３３、５ｎｍのシリコン酸化膜２３４、３ｎｍのシリコン窒化膜２３５からなる積層膜（ＮＯＮＯＮ膜）が配置されている。
ＮＯＮＯＮ積層膜は、例えば浮遊ゲート型フラッシュメモリセルのインターポリ絶縁膜としての使用が知られており、上側絶縁膜として単層のＳｉＯ2 膜よりもリーク電流を抑制することができる。さらに、図１３に示したＯＮＯ積層膜と比較してもリーク電流を減らすことができる。その理由は、先に提示したＡＯＡ膜の場合と同様の原理に基づくものである。即ち、誘電率の高い材料を電極に接して配置すれば、電極からのキャリア注入量を減らすことができる。
また、この変形例では金属酸化物を用いた高誘電体絶縁膜を用いてないので、遅い分極に起因するリーク電流若しくは容量変化が生じないことは、ＯＮＯ膜の場合と同様である。従って、この変形例を用いれば、均一性の高い安定したＲｅＲＡＭセルアレイを形成することができる。
（第３の実施形態）
図１５は、本発明の第３の実施形態に係わる不揮発性半導体記憶装置に用いたメモリセル部の構成を示す断面図である。
ワード線の一部をなす下側電極（ｎ+ 型Ｓｉ層）１０の上に、下側絶縁膜として膜厚０．７ｎｍのシリコン酸窒化膜６１が配置されている。その上に、第１の実施形態と同様に、微粒子層２２，Ａｌ2 Ｏ3 からなる上側絶縁膜２３、導電性電極３０としてのＴｉＮ膜、可変抵抗膜４０、及びビット線の一部をなす電極５０としてのＴｉＮ膜が積層されている。
この第３の実施形態は、第１の実施形態における下側絶縁膜をシリコン酸化膜２１からシリコン酸窒化膜６１に代えたことに特徴がある。下側絶縁膜をシリコン酸窒化膜６１に換える利点は、信頼性の向上を図ることにある。窒素の導入は、Ｓｉ／ＳｉＯ2 界面特性の劣化を防ぐ効果があり、ダイオードの耐久性を向上させる効果が得られる。
なお、上側絶縁膜２３のＡｌ2 Ｏ3 の膜厚については、第１の実施形態の場合と概ね同様の議論が成り立つ。従って、上側絶縁膜２３としてのＡｌ2 Ｏ3 の膜厚の望ましい範囲は５ｎｍ以上１８ｎｍ未満である。
なお、第３の実施形態では上側絶縁膜２３をＡｌ2 Ｏ3 としているが、上側絶縁膜２３は必ずしもＡｌ2 Ｏ3 である必要はない。第１の実施形態で指摘したように、Ｈｆ，Ｚｒ，Ｌａ，Ｃｅ，Ｙ，Ｔｉなどの金属の酸化物、酸窒化物、アルミネート、シリケート、アルミ・シリケートなど様々な材料を用いることができる。また、第２の実施形態及びその変形例のように、上側絶縁膜２３としてＡＯＡ膜、ＯＮＯ膜、ＮＯＮＯＮ膜など様々な積層膜を用いてもよい。但し、シリコン酸化膜，シリコン酸窒化膜，シリコン窒化膜のうちの少なくとも２種を用いた積層膜とした場合、上側絶縁膜２３の誘電率を下側絶縁膜６１のそれよりも高くするために、上側絶縁膜２３の膜厚方向の平均窒素濃度を下側絶縁膜６１の膜厚方向の平均窒素濃度よりも高くする必要がある。
図１６に、上側絶縁膜２３としてＮＯＮＯＮ膜を用いた例を示す。上側絶縁膜２３は、微粒子層２２側から順に膜厚３ｎｍのＳｉ3 Ｎ4 膜２４１、膜厚５ｎｍのＳｉＯ2 膜２４２、膜厚３ｎｍのＳｉ3 Ｎ4 膜２４３、膜厚５ｎｍのＳｉＯ2 膜２４４、膜厚３ｎｍのＳｉ3 Ｎ4 膜２４５を積層して形成されている。
ここで、ＳｉＯＮからなる下側絶縁膜６１の平均膜組成は、例えば（ＳｉＯ2 )x（Ｓｉ3 Ｎ4 )1-x において、ｘ＝０．８とする。なお、欠陥形成の抑制のためには、０．７５＜ｘ≦１が望ましい。また、下側絶縁膜６１は、ＮＯオキシ化、若しくはプラズマ窒化、或いは両者の組み合わせで形成可能である。
上側絶縁膜２３の膜厚構成から、ＳｉＯ2 の合計膜厚が１０ｎｍ、Ｓｉ3 Ｎ4 の合計膜厚が９ｎｍである。従って、等価的な「平均膜組成」は（ＳｉＯ2 )x（Ｓｉ3 Ｎ4)1-x において
ｘ＝１０／（１０＋９）＝０．５３
となる。
平均窒素濃度は、全体の原子数のうちのＮ原子の割合
４（１−ｘ）／（７−４ｘ）×１００（％）
で与えられることから、下側絶縁膜６１の平均窒素濃度は２１％、上側絶縁膜２３の平均窒素濃度は３９％となる。つまり、上側絶縁膜２３の膜厚方向の平均窒素濃度が下側絶縁膜６１の膜厚方向の平均窒素濃度よりも高くなり、上側絶縁膜２３の誘電率の方が下側絶縁膜６１のそれよりも高くなっている。
（第４の実施形態）
図１７は、本発明の第４の実施形態に係わる不揮発性半導体記憶装置に用いたメモリセル部の構成を示す断面図である。
ワード線の一部をなす下側電極（ｎ+ 型Ｓｉ層）１０の上に、第１の実施形態と同様に、下側絶縁膜２１としてのシリコン酸化膜、微粒子層２２、上側絶縁膜２３としてのＡｌ2 Ｏ3 膜２３が設けられている。そして、上側絶縁膜２３上に、第１の実施形態とは異なり、導電性電極として厚さ２０ｎｍのＳｉ膜３１０が設けられている。Ｓｉ膜３１０上には、第１の実施形態と同様に、可変抵抗膜４０及び上側電極５０としてのＴｉＮ膜が積層されている。ここで、Ｓｉ膜３１０にはドーパント不純物をドープしていない。
この第４の実施形態は、第１の実施形態における中間の導電性電極ＴｉＮ膜３０をＳｉ膜３１０で置き換えたことに特徴がある。中間の導電性電極をＳｉ膜３１０に換える利点は、逆方向の耐圧を高くすることにある。即ち、この実施形態を用いることで逆方向電流を抑制しつつ、逆方向耐圧の高いダイオードが得られる。
なお、本実施形態では中間の導電性電極としてのＳｉ膜３１０上に可変抵抗膜４０が配置されているが、Ｓｉ膜３１０と可変抵抗膜４０との間に薄い金属層（ＴｉＮなど）を挟んでも構わない。また、本実施形態では上側絶縁膜２３は必ずしもＡｌ2 Ｏ3 である必要はなく、第１の実施形態と同様の変形が可能である。また、逆方向耐圧の劣化が問題とならない範囲で、Ｓｉ膜３１０にはドーパント不純物を、例えば１０17ｃｍ-3以下の範囲でドープしても良い。
（第５の実施形態）
図１８は、本発明の第５の実施形態に係わる不揮発性半導体記憶装置に用いたメモリセル部の構成を示す断面図である。
ワード線の一部をなす下側電極１１０としてＳｉの代わりにＴｉＮ層が用いられている。ＴｉＮ層１１０上には、第１の実施形態と同様に、下側絶縁膜２１としてのシリコン酸化膜２１、微粒子層２２、上側絶縁膜２３としてのＡｌ2 Ｏ3 膜が設けられている。さらに、その上には導電性電極３０としてＴｉＮ膜、可変抵抗膜４０、及び上側電極５０としてのＴｉＮ膜が積層されている。
この第５の実施形態は、第１の実施形態における下側の導電性電極をｎ+ 型Ｓｉ膜１０からＴｉＮ膜１１０に置き換えたことに特徴がある。下側電極として金属電極（金属窒化物等の導電性材料を含む）を用いた場合の利点は、必ずしもＳｉ基板上にメモリを作製する必要がなく、また、容易に３次元立体構造を作製することが可能であることにある。
（その他）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、導電性微粒子としてＳｉ微結晶を用いた例を示したが、導電性微粒子は必ずしもＳｉに限ることはない。Ｓｉの他に、Ｇｅ，ＧａＮなどの半導体、シリコンゲルマニウム，シリコンカーバイトなどの半導体材料を用いてもよい。さらに、これらの材料にドーパント不純物を添加したものを使っても構わない。また、導電性微粒子は必ずしも半導体である必要はなく、導電性を有する金属、金属窒化物、金属炭化物、金属珪化物などを幅広く用いることができる。
また、下側絶縁膜は必ずしも膜厚方向に均一な組成を有する必要はなく、原子層レベルでの組成制御ができるならば、下側絶縁膜としてシリコン酸化膜／シリコン窒化膜／シリコン酸化膜などの積層構造を用いても構わない。さらに、メモリセル部及び各配線層を形成するための下地基板としては、半導体基板そのものを用いても良いし、半導体基板上に層間絶縁膜を形成したものを用いても良い。さらにまた、絶縁性の基板を用いることも可能である。
また、下側電極は必ずしもｎ+ 型シリコンである必要はなく、導電性を有する金属、金属窒化物、金属炭化物、金属珪化物などを幅広く用いることができる。例えば、下側電極として、タングステン若しくは窒化チタン（ＴｉＮ）などを用いてもよい。さらに、上側電極に関しても、下側電極と同様に金属、半導体の中から選ばれる様々な材料を用いることができる。
また、本発明の考え方は、単一層のクロスポイント構造のメモリセルアレイに用いるだけでなく、そのようなメモリセルアレイを積層した３次元構造のメモリセルにも適用することができる。
図１９は、第１の配線層１００、メモリセル部３、第２の配線層５００、メモリセル部３、第１の配線層１００を一つの単位とし、この単位を積層することで３次元構造を構成した例である。図２０に示すように、ダイオード素子２０及び可変抵抗素子４０からなるメモリセル部３はビット線５００を挟んで上下対称な構造になっている。なお、図には示さないが、最下層の第１の配線層１００と基板１との間には層間絶縁膜が設けられている。
このような構成では、一つの配線が共有するセルの数が多くなり、パフォーマンスの悪化，非選択セルのディスターブ等、信頼性の劣化に対する対策が必要となるが、レイヤー数が少なくなり、コスト的なメリットが得られるので、ファイル・メモリとしての応用に向いている。
図２１は、第１の配線層１００、メモリセル部３、第２の配線層５００の積層構造を２層に積層した例である。下側の積層構造と上側の積層構造とは電気的に分離されている。この構成では、配線層が多くなりコストが高くなるが、一つの配線にぶら下がるセルが図１９の半分なので、高速動作に向いており、また信頼性の面でも優れている。
このように、３次元構造を形成する際の配線層の積層の仕方は、以上の２つの例以外にも様々なケースが考えられる。本発明のダイオードは、基本的に何れの３次元構造でも適用が可能である。
さらにまた、本発明は、メモリセルのダイオードの要素技術に関わる発明であり、メモリセルの回路レベルでの接続の仕方には依存しない。従って、クロスポイント構造のメモリセルアレイに本発明の技術を適用するだけに限らず、その他のセルアレイ構造にも適用することができる。
さらにまた、本発明のダイオード構造は必ずしもユニポーラ型の可変抵抗素子に適用するだけとも限らない。例えば、バイポーラ型の可変抵抗素子であっても、本発明のダイオード２つを極性が逆方向になるように直列に接続して用いるなどの方法で使用することも可能である。即ち、本発明はダイオード構造に関するものであり、ダイオードの接続のしかたに制約を加えるものではない。
その他、本発明は、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。さらに、上述の実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
１…Ｓｉ基板
２…ＳｉＯ2 膜（選択酸化膜）
３…メモリセル
１０…第１の配線（下側電極）
２０…ダイオード素子
２１…下側絶縁膜（第１の絶縁膜）
２２…導電性微粒子層
２３…上側絶縁膜（第２の絶縁膜）
３０…導電性電極（中間電極）
４０…可変抵抗膜（可変抵抗素子）
５０…第２の配線（上側電極）
６１…シリコン酸窒化膜（第１の絶縁膜）
１００…ワード線（第１の配線層）
１１０…ＴｉＮ膜（下側電極）
２１１，２１３…Ａｌ2 Ｏ3 膜
２１２，２２１，２２３，２３２，２３４…ＳｉＯ2 膜
２２２，２３１，２３３，２３５…Ｓｉ3 Ｎ4 膜
３１０…Ｓｉ層（中間電極）
５００…ビット線（第２の配線層）

Claims (15)

  1. 基板上に複数の第１の配線が相互に平行配置された第１の配線層と、
    前記第１の配線層とは離間して設けられ、前記第１の配線と交差するように複数の第２の配線が相互に平行配置された第２の配線層と、
    前記第１の配線と第２の配線との交差部分にそれぞれ配置され、抵抗値の異なる状態を情報として記憶する可変抵抗素子と整流性を有するダイオード素子とを積層して形成されたメモリセル部と、
    を備え、
    前記ダイオード素子は、前記第１の配線層側から順に第１の絶縁膜、導電性微粒子を含む導電性微粒子層、及び第２の絶縁膜を含む積層構造を備えており、前記第２の絶縁膜の物理膜厚が前記第１の絶縁膜の物理膜厚よりも厚く、且つ前記第２の絶縁膜の誘電率が前記第１の絶縁膜の誘電率よりも大きいことを特徴とする不揮発性半導体記憶装置。
  2. 前記第１の絶縁膜は前記第１の配線層に直接接続され、前記第２の絶縁膜は直接又は導電性電極を介して前記可変抵抗素子に接続されていることを特徴とする請求項１記載の不揮発性半導体記憶装置。
  3. 前記第１の絶縁膜はシリコン酸化膜であり、該シリコン酸化膜の物理膜厚は０．３ｎｍ以上０．９ｎｍ以下の範囲にあることを特徴とする請求項１記載の不揮発性半導体記憶装置。
  4. 前記第１の絶縁膜はシリコン酸窒化膜であり、該シリコン酸窒化膜の下限は物理膜厚で０．３ｎｍであり、且つ上限は電気膜厚で０．９ｎｍであることを特徴とする請求項１記載の不揮発性半導体記憶装置。
  5. 前記導電性微粒子層はシリコン微粒子で形成され、前記導電性微粒子層の膜厚方向に対する前記シリコン微粒子の径（サイズ）は０．７ｎｍ以上３．０ｎｍ以下の範囲にあることを特徴とする請求項１記載の不揮発性半導体記憶装置。
  6. 前記第２の絶縁膜は、アルミナ、又はアルミナとシリコン酸化膜の積層膜で形成されることを特徴とする請求項１記載の不揮発性半導体記憶装置。
  7. 前記第２の絶縁膜は、シリコン酸窒化膜，シリコン窒化膜の何れか、又はシリコン酸化膜，シリコン窒化膜，シリコン酸化膜の積層膜で構成されることを特徴とする請求項１記載の不揮発性半導体記憶装置。
  8. 前記第１の絶縁膜はシリコン酸化膜若しくはシリコン酸窒化膜で形成され、前記第２の絶縁膜は、シリコン酸窒化膜，シリコン窒化膜の何れか、又はシリコン酸化膜，シリコン酸窒化膜，シリコン窒化膜のうちの少なくとも２種の積層膜で形成され、前記第２の絶縁膜の膜厚方向の平均窒素濃度が前記第１の絶縁膜の膜厚方向の平均窒素濃度よりも高いことを特徴とする請求項１記載の不揮発性半導体記憶装置。
  9. 前記第１の絶縁膜は前記第１の配線層に直接接続され、前記第２の絶縁膜はＳｉ層を介して前記可変抵抗素子に接続されていることを特徴とする請求項１記載の不揮発性半導体記憶装置。
  10. 前記第２の絶縁膜は、Ｈｆ，Ｚｒ，Ｌａ，Ｃｅの酸化物、酸窒化物、アルミネート、シリケート、アルミニウム・シリケートのうちの何れか、又はこれらの積層膜で形成されることを特徴とする請求項１記載の不揮発性半導体記憶装置。
  11. 前記第１の配線は、ＴｉＮであることを特徴とする請求項１記載の不揮発性半導体記憶装置。
  12. 前記第１の絶縁膜は前記第１の配線に接続され、前記第２の絶縁膜は導電性電極を介して前記可変抵抗素子に接続され、
    前記導電性電極を構成する材料の仕事関数は、前記第１の配線を構成する材料の仕事関数よりも大きいことを特徴とする請求項１記載の不揮発性半導体記憶装置。
  13. 前記第２の配線を構成する材料と、前記第１の配線を構成する材料とは同じであることを特徴とする請求項１記載の不揮発性半導体記憶装置。
  14. 基板上に複数の第１の配線が相互に平行配置された第１の配線層と、
    前記第１の配線層とは離間して設けられ、前記第１の配線と交差するように複数の第２の配線が相互に平行配置された第２の配線層と、
    前記第２の配線層とは離間して設けられ、前記第２の配線と交差するように複数の第３の配線が相互に平行配置された第３の配線層と、
    前記第１の配線と第２の配線との交差部分、前記第２の配線と前記第３の配線の交差部分にそれぞれ配置され、抵抗値の異なる状態を情報として記憶する可変抵抗素子と整流性を有するダイオード素子とを積層して形成されたメモリセル部と、
    を備え、
    前記ダイオード素子は、下層側から上層側の順に第１の絶縁膜、導電性微粒子を含む導電性微粒子層、及び第２の絶縁膜を含む積層構造を備えており、前記第２の絶縁膜の物理膜厚が前記第１の絶縁膜の物理膜厚よりも厚く、且つ前記第２の絶縁膜の誘電率が前記第１の絶縁膜の誘電率よりも大きいことを特徴とする不揮発性半導体記憶装置。
  15. 基板上に積層された複数のメモリセルユニットを備えた不揮発性半導体記憶装置であって、
    前記各メモリセルユニットは、複数の第１の配線を相互に平行配置することで構成された第１の配線層と、前記第１の配線層とは離間して設けられた、前記第１の配線と交差するように複数の第２の配線を相互に平行配置することで構成された第２の配線層と、前記第１の配線と第２の配線との交差部分にそれぞれ配置され、抵抗値の異なる状態を情報として記憶する可変抵抗素子と整流性を有するダイオード素子とを積層することで構成されたメモリセル部と、を備え、
    前記ダイオード素子は、前記第１の配線層側から順に第１の絶縁膜、導電性微粒子を含む導電性微粒子層、及び第２の絶縁膜を含む積層構造を備えており、前記第２の絶縁膜の物理膜厚が前記第１の絶縁膜の物理膜厚よりも厚く、且つ前記第２の絶縁膜の誘電率が前記第１の絶縁膜の誘電率よりも大きいことを特徴とする不揮発性半導体記憶装置。
JP2011551622A 2010-01-28 2010-01-28 不揮発性半導体記憶装置 Expired - Fee Related JP5422675B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/051141 WO2011092821A1 (ja) 2010-01-28 2010-01-28 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
JPWO2011092821A1 JPWO2011092821A1 (ja) 2013-05-30
JP5422675B2 true JP5422675B2 (ja) 2014-02-19

Family

ID=44318831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011551622A Expired - Fee Related JP5422675B2 (ja) 2010-01-28 2010-01-28 不揮発性半導体記憶装置

Country Status (3)

Country Link
US (1) US8559216B2 (ja)
JP (1) JP5422675B2 (ja)
WO (1) WO2011092821A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101525419B1 (ko) * 2014-02-27 2015-06-09 충남대학교산학협력단 음의 고정 산화막 전하 밀도 제어를 위한 다층 산화막 및 그 제조 방법 그리고 이를 이용한 반도체 소자 및 그 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5591676B2 (ja) * 2010-12-14 2014-09-17 株式会社東芝 半導体記憶装置
TWI543337B (zh) 2013-03-19 2016-07-21 東芝股份有限公司 電阻式隨機存取記憶裝置
US8860182B1 (en) * 2013-03-22 2014-10-14 Kabushiki Kaisha Toshiba Resistance random access memory device
JP6415956B2 (ja) * 2014-12-09 2018-10-31 東芝メモリ株式会社 半導体記憶装置及びその制御方法
DE102020114866A1 (de) 2020-06-04 2021-12-09 Jungheinrich Aktiengesellschaft System zum Energiemanagement von batteriegespeisten Flurförderzeugen

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347422A (ja) * 1992-06-16 1993-12-27 Fujitsu Ltd 二安定ダイオード
JPH0697466A (ja) * 1992-09-17 1994-04-08 Fujitsu Ltd 共鳴トンネルダイオード及びその製造方法
JP2007165873A (ja) * 2005-12-12 2007-06-28 Hitachi Global Storage Technologies Netherlands Bv 単極抵抗ランダムアクセスメモリ（ｒｒａｍ）デバイス、および垂直スタックアーキテクチャ
WO2010026625A1 (ja) * 2008-09-02 2010-03-11 株式会社 東芝 不揮発性半導体記憶装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753561B1 (en) 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US7606059B2 (en) * 2003-03-18 2009-10-20 Kabushiki Kaisha Toshiba Three-dimensional programmable resistance memory device with a read/write circuit stacked under a memory cell array
JP4907174B2 (ja) 2006-01-11 2012-03-28 シャープ株式会社 共鳴トンネル素子及びその製造方法並びに記憶素子
WO2010026624A1 (ja) 2008-09-02 2010-03-11 株式会社 東芝 不揮発性半導体記憶装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347422A (ja) * 1992-06-16 1993-12-27 Fujitsu Ltd 二安定ダイオード
JPH0697466A (ja) * 1992-09-17 1994-04-08 Fujitsu Ltd 共鳴トンネルダイオード及びその製造方法
JP2007165873A (ja) * 2005-12-12 2007-06-28 Hitachi Global Storage Technologies Netherlands Bv 単極抵抗ランダムアクセスメモリ（ｒｒａｍ）デバイス、および垂直スタックアーキテクチャ
WO2010026625A1 (ja) * 2008-09-02 2010-03-11 株式会社 東芝 不揮発性半導体記憶装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JPN6010022932; Ｑ．　Ｗａｎ，ｅｔ　ａｌ: 'Ｒｅｓｏｎａｎｔ　ｔｕｎｎｅｌｉｎｇ　ｏｆ　Ｓｉ　ｎａｎｏｃｒｙｓｔａｌｓ　ｅｍｂｅｄｄｅｄ　ｉｎ　Ａｌ２Ｏ３　ｍａｔｒｉｘ　ｓｙｎｔｈｅｓｉｚｅｄ　ｂｙ　ｖａｃｕｕｍ　ｅｌｅｃｔｒｏｎ-ｂｅａｍ　ｃ' Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ Ｖｏｌ．８１，Ｎｏ．３, 20020715, ｐ．５３８-５４０, Ａｍｅｒｉｃａｎ　Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｐｈｙｓｉｃｓ *
JPN6010022933; Ｅｄｗａｒｄ　Ｈ．，ｅｔ　ａｌ: 'Ｅｌｅｃｔｒｉｃａｌ　ｐｒｏｐｅｒｔｉｅｓ　ｏｆ　ａ　ｓｉｌｉｃｏｎ　ｑｕａｎｔｕｍ　ｄｏｔ　ｄｉｏｄｅ' Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ Ｖｏｌ．７４，Ｎｏ．６, 199309, ｐ．４０２０-４０２５, Ａｍｅｒｉｃａｎ　Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｐｈｙｓｉｃｓ *
JPN6010022934; Ｃｈａｎｇ-Ｈｅｅ　Ｃｈｏ，ｅｔ　ａｌ: 'Ｒｏｏｍ-ｔｅｍｐｅｒａｔｕｒｅ　Ｃｏｕｌｏｍｂ　ｂｌｏｃｋａｄｅ　ｅｆｆｅｃｔ　ｉｎ　ｓｉｌｉｃｏｎ　ｑｕａｎｔｕｍ　ｄｏｔｓ　ｉｎ　ｓｉｌｉｃｏｎ　ｎｉｔｒｉｄｅ　ｆｉｌｍｓ' Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ Ｖｏｌ．８９, 20060707, ０１３１１６, Ａｍｅｒｉｃａｎ　Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｐｈｙｓｉｃｓ *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101525419B1 (ko) * 2014-02-27 2015-06-09 충남대학교산학협력단 음의 고정 산화막 전하 밀도 제어를 위한 다층 산화막 및 그 제조 방법 그리고 이를 이용한 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US8559216B2 (en) 2013-10-15
JPWO2011092821A1 (ja) 2013-05-30
WO2011092821A1 (ja) 2011-08-04
US20120319077A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
US9029187B1 (en) Using multi-layer MIMCAPs with defective barrier layers as selector element for a cross bar memory array
KR101145332B1 (ko) 스위칭 장치 및 이를 구비한 메모리 장치
KR101283539B1 (ko) 역전 구조의 비휘발성 메모리 소자, 그 스택 모듈 및 그제조 방법
JP5422675B2 (ja) 不揮発性半導体記憶装置
US8264866B2 (en) Nonvolatile memory device and method for manufacturing same
JP5783961B2 (ja) 不揮発性記憶装置
US9865809B2 (en) Nonvolatile resistance change element
TW201032315A (en) Three-dimensional semiconductor structure and method of fabricating the same
US8937830B2 (en) Semiconductor memory device
US20150137062A1 (en) Mimcaps with quantum wells as selector elements for crossbar memory arrays
KR20110033032A (ko) 반도체 기억 장치
US9246092B1 (en) Tunneling barrier creation in MSM stack as a selector device for non-volatile memory application
US9831290B2 (en) Semiconductor memory device having local bit line with insulation layer formed therein
KR101926862B1 (ko) 가변 저항체 및 저항형 메모리 소자
JP6761840B2 (ja) セルの信頼性を向上させるための垂直集積型３次元フラッシュメモリおよびその製造方法
US9190614B2 (en) Non-volatile memory device
US20180233664A1 (en) Memory device
KR101471971B1 (ko) 다층 터널 배리어 선택 소자를 이용한 비선형 저항 스위칭 메모리 소자 및 그 제조방법
JP2013077603A (ja) メモリ装置
JP5755782B2 (ja) 不揮発性抵抗変化素子
JP7145495B2 (ja) 不揮発性記憶素子
KR100998256B1 (ko) 수직형 비휘발성 메모리 소자 및 그 제조방법
US20230238460A1 (en) Transistor
KR20080104958A (ko) 불휘발성 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

LAPS Cancellation because of no payment of annual fees