KR20110001882A

KR20110001882A - 메모리 리맵 정보를 저장하는 비휘발성 메모리

Info

Publication number: KR20110001882A
Application number: KR1020100050111A
Authority: KR
Inventors: 구르키랫 빌링; 스텝픈 바우어스; 마크 레인원더; 사무엘 데이비드 포스트
Original assignee: 뉴모닉스 비.브이. 액팅 쓰루 잇츠 스위스 브랜치
Priority date: 2009-06-30
Filing date: 2010-05-28
Publication date: 2011-01-06
Also published as: US8412987B2; TW201126329A; CN101937374A; KR101647845B1; JP5996838B2; TWI484330B; DE102010030745A1; US20100332895A1; CN101937374B; JP2011040051A; DE102010030745B4

Abstract

본 발명은 메모리 장치를 리맵핑(remapping)하는 것과 관련된 것이다. 본 발명의 일 태양에 따른 시스템은 메모리 장치에 관한 리맵 정보(remap information)를 대표하는 디지털 신호들을 콘텐트 어드레서블 메모리(CAM: Content Addressable Memory)에 저장하는 컨트롤러를 포함하며, 상기 컨트롤러는 상기 콘텐트 어드레서블 메모리(CAM)에 저장된 리맵 정보가 업데이트될 경우, 상기 콘텐트 어드레서블 메모리(CAM)에 저장된 리맵 정보의 적어도 일부를 비휘발성, 이산-어드레서블 메모리(nonvolatile, discretely-addressable memory)에 저장하도록 적용된다.

Description

메모리 리맵 정보를 저장하는 비휘발성 메모리{Non-Volatile Memory to store Memory Remap Information}

본 발명은 메모리 장치를 리맵핑(remapping)하는 것과 관련된 것이다.

메모리 장치는 예를 들어, 컴퓨터, 휴대폰, PDA, 데이터이력기록기(data logger), 항법장치 등과 같은 많은 유형의 전자 장치들에 적용된다. 전술한 전자 장치들 가운데, 다양한 유형의 비휘발성 메모리 장치들, 예를 들어, NAND 플래시 메모리나 NOR 플래시 메모리, SRAM, DRAM, 상변화 메모리(PCM: Phase Change Memory) 등이 적용된다. 일반적으로, 쓰기 프로세스(writing process) 또는 프로그래밍 프로세스(programming process)는 상기 메모리 장치들에 정보를 저장하기 위해 사용되며, 읽기 프로세스(read process)는 저장된 정보를 검색(retieve)하기 위해 사용된다.

전술한 비휘발성 메모리 장치들은 메모리 셀들(memory cells)을 포함할 수 있고, 상기 메모리 셀들은 시간이 지남에 따라 점차 악화되어, 그에 따라 상기 메모리 셀에 접속할 때, 읽기 에러(read error) 및/또는 쓰기 에러(write error)가 발생할 가능성을 증가시키는 결과를 초래할 수 있다. 또한, 예를 들어, 제조 결함 및/또는 메모리 장치 제조의 한계로 인한 에러들이 발생될 수 있다. 전술한 에러들은 나중에 메모리 장치 내에서 정정(correct)될 수도 있지만, 예를 들어, 에러들의 숫자가 증가함에 따라 그와 같은 에러의 정정이 어려워지거나 불가능해질 수 있다.

본 발명은 전술한 종래 기술의 문제점을 해소하기 위한 것이다.

본 발명의 일 태양에 따른 시스템은 메모리 장치에 관한 리맵 정보(remap information)를 대표하는 디지털 신호들을 콘텐트 어드레서블 메모리(CAM: Content Addressable Memory)에 저장하는 컨트롤러를 포함하며, 상기 컨트롤러는 상기 콘텐트 어드레서블 메모리(CAM)에 저장된 리맵 정보가 업데이트될 경우, 상기 콘텐트 어드레서블 메모리(CAM)에 저장된 리맵 정보의 적어도 일부를 비휘발성, 이산-어드레서블 메모리(nonvolatile, discretely-addressable memory)에 저장하도록 적용될 수 있다.

상기 시스템은, 상기 메모리 장치로부터 읽혀진 데이터를 대표하는 디지털 신호들을 수신하고, 상기 데이터를 대표하는 신호들과 연관된 비트 에러율(bit error rate) 및/또는 비트 에러들의 개수를 판별하는 ECC 디코더(Error Correction Coding decoder)를 더 포함할 수 있고, 상기 컨트롤러는 적어도 부분적으로 상기 비트 에러율 및/또는 비트 에러들의 개수가 에러 임계값(error threshold)을 충족하는지 아니면 초과하는지 여부를 기초로 상기 리맵 정보를 저장하도록 적용될 수 있다.

상기 비휘발성, 이산-어드레서블 메모리는 상-변화 메모리(PCM: Phase-Change Memory)를 포함할 수 있다.

상기 리맵 정보는 하나 또는 그 이상의 리맵 어드레스들(remap addresses)의 테이블들을 포함할 수 있다.

상기 비휘발성, 이산-어드레서블 메모리는 읽기/쓰기 프로세스 동안, 실시간(on-the-fly)으로 새로운 리맵 정보에 대해 업데이트될 수 있다.

상기 콘텐트 어드레서블 메모리(CAM) 및 상기 비휘발성, 이산-어드레서블 메모리는 실질적으로 서로 동시성을 가질 수 있다.

상기 비휘발성, 이산-어드레서블 메모리는 제2의 콘텐트 어드레서블 메모리(CAM)를 포함할 수 있다.

본 발명의 다른 태양에 따른 시스템은 하나 또는 그 이상의 애플리케이션(system application)을 실행하고, 메모리 장치로부터의/메모리 장치에의 읽기/쓰기를 위한 호스트(host); 상기 메모리 장치로부터 읽혀진 데이터를 대표하는 디지털 신호들을 수신하고, 상기 데이터를 대표하는 신호들과 연관된 비트 에러율(bit error rate) 및/또는 비트 에러들의 개수를 판별하는 ECC 디코더(Error Correction Coding decoder); 및 적어도 부분적으로 상기 비트 에러율 및/또는 비트 에러들의 개수가 에러 임계값(error threshold)을 충족하는지 아니면 초과하는지 여부를 기초로 상기 메모리 장치의 리맵핑된 어드레스를 대표하는 디지털 신호들을 콘텐트 어드레서블 메모리(CAM: Content Addressable Memory)에 저장하는 리맵 컨트롤러(remap controller)를 포함하며, 상기 콘텐트 어드레서블 메모리(CAM)는 상-변화 메모리(PCM: Phase-Change Memory)를 포함할 수 있다.

본 발명의 또 다른 태양에 따른 방법은 메모리 장치로부터 읽혀진 데이터를 대표하는 디지털 신호들과 연관된 비트 에러율(bit error rate) 및/또는 비트 에러들의 개수를 판별하는 단계; 및 상기 메모리 장치에 관한 리맵 정보(remap information)를 대표하는 디지털 신호들을 비휘발성, 이산-어드레서블 메모리(nonvolatile, discretely-addressable memory)에 저장하는 단계를 포함하며, 상기 리맵 정보는 적어도 부분적으로 상기 비트 에러율 및/또는 비트 에러들의 개수가 에러 임계값(error threshold)을 충족하는지 아니면 초과하는지 여부에 기초한다.

전술한 바와 같은 본 발명은 예를 들어, 현재 외면되고 있는, 신뢰성이 부족한 테스트 결과를 갖는 다이(die) 또는 상변화 메모리 다이(PCM die)와 같이, 상대적으로 신뢰성이 덜한 기술들을 수반하는 저장 장치들의 성공적인 이용을 제공한다. 또한, 본 발명은 저장 장치의 수명을 상대적으로 적은 메모리 셀들의 수명이 아니라, 대부분의 메모리 셀들의 수명으로 연장할 수 있다.

전술한 구성적 특징 및 그에 따른 작용효과나 그 이외의 본 발명의 다른 특징들 및 이점들은 첨부된 도면들을 참조로 한 이하의 설명을 통해 더욱 명확해질 것이다.

이하, 첨부된 도면들에 대해 간략히 설명하며, 따로 명기하지 않는 한, 도면들 전체에 걸쳐 동일 도면부호들은 동일 요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 메모리 구성의 개략도이다.
도 2는 본 발명의 일 실시예에 따른 메모리 읽기 프로세스(memory read process)의 흐름도이다.
도 3은 본 발명의 다른 실시예에 따른 메모리 읽기 프로세스의 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 컴퓨팅 시스템(computing system) 및 메모리 장치의 개략적 블록 다이어그램이다.
도 5는 본 발명의 다른 실시예에 따른 메모리 읽기 프로세스의 흐름도이다.
도 6은 본 발명의 또 다른 실시예에 따른 메모리 읽기 프로세스의 흐름도이다.
도 7은 본 발명의 일 실시예에 따른 벡터 리맵 테이블(vector remap table)의 개략도이다.
도 8은 본 발명의 일 실시예에 따른 메모리 시스템의 개략적 블록 다이어그램이다.
도 9는 본 발명의 다른 실시예에 따른 컴퓨팅 시스템 및 메모리 장치의 개략적 블록 다이어그램이다.

일 실시예에 있어서, 메모리 장치에 관한 리맵 정보(remap information)는 비휘발성, 이산-어드레서블 메모리(nonvolatile, discretely-addressable memory)에 보전될 수 있다. 전술한 리맵 정보는 예를 들어, 읽기/쓰기 요청(read/write request)의 일부로서 프로세서에 의해 제공되는 어드레스를 대체하도록 리맵 어드레스를 제공하는 리맵 벡터들(remap vectors)을 포함할 수 있다. 여기서, 이산-어드레서블 메모리는 예를 들어, 동시에 블록들(blocks) 및/또는 섹터들(sectors)에 쓰여질 필요가 없으며, 개별적으로 어드레스되거나 비교적 작은 그룹들로 어드레스될 수 있는 메모리 셀들을 포함할 수 있다. 예를 들어, NOR 플래시-타입 메모리(NOR flash-type memory)에 데이터를 쓰는(writing) 것은, 쓰여지게 될 데이터가 오직 하나 또는 두 개의 메모리 셀들의 메모리 공간을 필요로 하는 경우라도, 많은 블록의 메모리 셀들에 쓰는 것을 수반할 수 있다. 다른 실시예에 있어서, 전술한 리맵 정보와 같은 데이터를 상-변화 메모리(PCM: phase-change memory)에 쓰는 것은 단순히, 쓰여지게 될 데이터의 메모리 사이즈와 실질적으로 일치하는 메모리 셀들에 쓰는 것을 수반할 수 있다.

리맵 정보를 전술한 바와 같은 비휘발성, 이산-어드레서블 메모리에 보전(maintaining)하는 것은 리맵핑될 메모리의 특정 영역들의 더 세밀한 제어(finer-grained control)를 제공할 수 있다. 예를 들어, 전술한 비휘발성, 이산-어드레서블 메모리는 메모리 공간의 상대적으로 작은 부분들에 리맵 벡터들을 저장하는 이산 어드레싱(discrete addressing)을 허용한다. 반대로, 비 이산-어드레서블 메모리(non discretely-addressable memory)는 예를 들어, 단순히 단일의 리맵 벡터를 저장하는 것이 메모리 장치의 상대적으로 큰 부분을 차지하도록 하는 블록 및/또는 섹터 어드레싱(block and/or sector addressing)을 이용할 수 있다. 또한, 블록 및/또는 섹터 어드레싱을 이용하는 메모리는 이산-어드레서블 메모리와 비교하여 증가된 쓰기-시간(write-time)의 양을 초래하는 이후의 쓰기 프로세스를 위해 메모리 블록 및/또는 섹터를 비교하는 삭제 프로세스를 수반할 수 있다. 따라서, 리맵 정보를 비휘발성, 이산-어드레서블 메모리에 저장 및 보전하는 것은 메모리 장치의 메모리 공간 활용을 향상시키고, 쓰기 프로세스에 수반되는 시간의 양을 줄이는 한 가지 방법을 제공할 수 있다. 일 실행에 있어서, 전술한 바와 같은 비휘발성 메모리는 전원이 꺼지는 경우에도 리맵 정보를 저장할 수 있기 때문에, 리맵 정보를 비휘발성, 이산-어드레서블 메모리에 보전하는 것은 전술한 리맵 정보에 적합한 휘발성 메모리 장치의 이용을 허용할 수 있다. 따라서 리맵 정보를 비휘발성, 이산-어드레서블 메모리에 저장 및 보전하는 것은 예를 들어, NAND 플래시 메모리나 NOR 플래시 메모리, SRAM, DRAM, 상변화 메모리(PCM) 등과 같은 메모리의 타입을 선택함에 있어서 증진된 유연성을 허용할 수 있다.

일 실행에 있어서, 리맵 정보에 적합한 메모리 장치는 물리적으로 비휘발성, 이산-어드레서블 메모리를 포함할 수 있어, 단일의 다이(die) 또는 집적회로칩이 메모리 장치 및 비휘발성, 이산-어드레서블 메모리를 모두 포함할 수 있게 된다. 그러나, 전술한 실행에 있어서, 메모리 장치는 비휘발성, 이산-어드레서블 메모리와 구별되며, 전술한 메모리 장치와 비휘발성, 이산-어드레서블 메모리는 프로세서 및/또는 메모리 컨트롤러를 통해 별개로 액세스(access)될 수 있다. 예를 들어, 메모리 장치에 관한 리맵 정보를 저장하기 위해 이용되는 비휘발성, 이산-어드레서블 메모리는 상기 메모리 장치에 마련될 수 있지만, 여전히 상기 메모리 장치와는 구별된다. 전술한 바와 같은 실시예에 있어서의 메모리 장치는 다중 메모리 다이(multiple memory die)를 포함하는 메모리 모듈을 포함할 수 있다. 상기 메모리 다이는 단일 프로세서 및/또는 메모리 컨트롤러를 통해 액세스될 수 있는 반면, 리맵 정보를 저장하기 위해 이용되는 비휘발성, 이산-어드레서블 메모리는 분리된 프로세서 및/또는 메모리 컨트롤러를 통해 액세스될 수 있다. 물론, 전술한 바와 같이, 비휘발성, 이산-어드레서블 메모리에 리맵 정보를 보전(maintaining)하는 것의 상세내용 및 이점들은 단지 예들에 불과하며, 본 발명의 특허청구범위를 제한하는 것은 아니다.

메모리 장치에 관한 리맵 정보를 비휘발성, 이산-어드레서블 메모리에 저장 및 보전하는 것은 또한 예를 들어, 상기 리맵 정보를 메모리 장치 내에 보전하는 것과 비교하여 감소된 레이턴시(latency) 및/또는 증가된 가용 메모리 용량의 이용을 가능하게 한다. 일 실행에 있어서, 전술한 리맵 정보는 예를 들어, 프로세서에 의해 개시된 읽기/쓰기 프로세스들과 같은 런-타임 프로세스들(run-time processes)이 수행되는 동안, 실시간(on-the-fly)으로 생성될 수 있고, 메모리 장치로부터 읽혀진 데이터는 전술한 바와 같이, 에러들에 대한 검사가 이루어질 수 있다. 다른 실행에 있어서, 메모리 장치의 에러가 발생되기 쉬운 부분들에 대한 스캐닝(scanning)을 포함하는 초기화 프로세스가 시스템에 의해 수행될 수 있다. 물론, 전술한 바와 같이, 비휘발성, 이산-어드레서블 메모리에 리맵 정보를 보전하는 것의 상세내용 및 이점들은 단지 예들에 불과하며, 본 발명의 특허청구범위를 제한하는 것은 아니다.

일 실시예에 있어서, 메모리 장치는 메모리 셀들(memory cells)을 포함할 수 있고, 상기 메모리 셀들은 시간이 지남에 따라 점차 악화되어, 그에 따라 상기 메모리 장치를 읽을 때, 하나 또는 그 이상의 에러들이 발생할 가능성을 증가시키는 결과를 초래할 수 있다. 메모리 장치는 또한 제조 결과로서 결함이 있는 메모리 셀들 및/또는 미미한 기능의 메모리 셀들을 포함할 수 있다. 전술한 에러들은 예를 들어, 에러 정정 코드(ECC: Error Correction Code) 또는 다른 알고리즘을 이용하는 컴퓨팅 시스템 내부의 몇몇 구역에서 정정될 수 있다. 시스템 관점에서, 에러가 발생되기 쉬운 셀들을 계속 이용할 것인지 여부에 대한 결정이 이루어질 수 있다. 이하에서 상세히 설명되는 바와 같이, 전술한 결정은 예를 들면, 적어도 부분적으로 메모리 장치의 설계 단계에서 정해지는 에러 임계값(error threshold)과 전술한 에러들의 개수에 대한 비교 결과에 기초하여 이루어질 수 있다. 일 실행에 있어서, 특정 메모리 셀들의 이용은 그러한 셀들이 과도한 개수의 에러들을 보이기 전에 중단될 수 있다. 즉, 메모리 셀들이 에러 임계값에 도달하는 에러들의 개수를 유발할 경우, 그와 같이 에러들이 발생되기 쉬운 메모리 셀들은 그 이용이 중단될 수 있다. 예를 들어, 메모리 셀들의 이용을 중단할 것인지 여부를 결정하기 위해, 전술한 에러 임계값에 도달할 필요는 없다. 따라서, 에러들의 개수가 에러 임계값에 도달하는지를 관찰하는 것은, 특정 메모리 셀들이 곧 과도한 에러들을 발생시켜, 예를 들어 실제 제대로 작동하지 않게 되기 전에, 그와 같이 에러들이 발생되기 쉬운 메모리 셀들의 이용이 중단될 것을 예측하는 한 방법이 될 수 있다. 특정 메모리 셀들의 사용이 중단될 경우, 메모리 셀들의 교체는 메모리 장치의 전체 용량을 유지하는 방식으로 이루어질 수 있다.

따라서, 일 실시예에 있어서, 메모리 장치의 용량 크기를 유지하는 프로세스는 전체 시스템 메모리 공간(예를 들면, 저장 장치 용량)의 손실없이, 에러가 발생되기 쉬운 메모리 위치(memory location)를 올바르게 작동하는 메모리 위치로 리맵핑(remapping)하는 것을 포함할 수 있다. 전술한 리맵핑은 적어도 부분적으로, 에러가 발생되기 쉬운 메모리 위치로부터의 읽기 결과로 발생되는 에러들의 양 및/또는 빈도수에 관한 정보에 기초하여 이루어질 수 있다. 여기서, 메모리 위치는 예를 들어, 읽기 및/또는 쓰기 프로세스를 통해, 메모리 위치 및/또는 메모리 부분(memory portion)을 식별하는 어드레스를 이용하여 액세스될 수 있는 메모리 장치의 일 부분을 가리킨다. 이하에서 상세히 설명되는 바와 같이, 예를 들어, ECC 디코더(ECC(Error Correction Coding) decoder)는 메모리의 특정 부분을 읽는 것과 연관된 비트 에러율(BER: bit error rate) 및/또는 비트 에러들의 개수를 판별하는데 이용될 수 있다. 그 후, 상기 비트 에러율(BER) 및/또는 비트 에러들의 개수는 예를 들어, 수용가능한 에러들의 개수에 대한 실질적인 한계를 포함하는 에러 임계값과 비교되어질 수 있다. 전술한 비교의 결과에 따라, 에러들을 발생시키는 메모리의 특정 부분을 폐기(retire)할지 여부에 관한 결정이 이루어질 수 있다.

특정 실시예에 있어서, 메모리 장치의 일 부분을 폐기하는 프로세스는 메모리 장치의 폐기될 부분에 저장된 데이터를 대표하는 디지털 신호들을 상기 메모리 장치의 다른 부분으로 이동시키거나 옮기는 것을 포함할 수 있다. 일 실행(implementation)에 있어서, 전술한 바와 같이, 메모리 장치의 폐기될 부분에 저장된 데이터를 대표하는 디지털 신호들을 상기 메모리 장치의 스페어 부분(spare portion)으로 이동될 수 있다. 예를 들면, 상기 스페어 부분은, 이하에서 더욱 상세히 설명되는 바와 같이, 초기에 상기 메모리 장치의 전체 용량의 일부로 여겨지거나 인식된 것은 아닌 메모리 장치의 물리적 위치(physical location)를 포함할 수 있다. 메모리 장치의 일 부분을 폐기하는 프로세스는 또한 상기 메모리 장치의 폐기될 부분의 어드레스를 대응하는 상기 메모리 장치의 새로운 스페어 부분의 어드레스로 리맵핑(remapping)하는 것을 포함할 수 있다. 전술한 바와 같이 리맵핑된 어드레스들은 예를 들어, 비휘발성, 이산-어드레서블 메모리에 저장될 수 있다. 물론, 전술한 바와 같은 프로세스들은 단지 예들에 불과하며, 본 발명의 특허청구범위를 제한하는 것은 아니다.

일 실시예에 있어서, 전술한 바와 같은 프로세스는 상-변화 메모리 장치(phase-change memory(PCM) device)를 포함하는 메모리 장치를 수반할 수 있다. 따라서, 상기 상-변화 메모리(PCM)의 부분들에 의해 발생된 비트 에러율(BER) 및/또는 비트 에러들의 개수가 증가할 수 있다. 전술한 에러들은 어느 정도는 예를 들어, 전술한 ECC 디코더 및/또는 다른 에러 정정 알고리즘을 이용하여 정정될 수 있다. 그러나, 많은 에러들이 증가하여 전술한 에러 정정 기술의 역량을 초과할 수 있다. 따라서, 전술한 메모리 부분들이 과도한 개수의 에러들을 발생시켰거나 발생시키기 시작하는 조짐이 보이면, 즉시 그러한 메모리 부분들을 폐기할 수 있게 하는 것이 바람직하다.

전술한 바와 같은 실시예들은 예를 들어, 현재 외면되고 있는, 신뢰성이 부족한 테스트 결과를 갖는 다이(die) 또는 상변화 메모리 다이(PCM die)와 같이, 상대적으로 신뢰성이 덜한 기술들을 수반하는 저장 장치들의 성공적인 이용을 제공한다. 또한, 본 발명은 저장 장치의 수명을 상대적으로 적은 메모리 셀들의 수명이 아니라, 대부분의 메모리 셀들의 수명으로 연장할 수 있다.

도 1은 본 발명의 일 실시예에 따른 메모리 구성의 개략도이다. 메모리 장치(100)는 메인 메모리(main memory: 110)와 스페어 메모리(spare memory: 120)로 분할될 수 있다. 상기 메모리 장치(100)는 예를 들어, NAND 플래시 메모리나 NOR 플래시 메모리, SRAM, DRAM 또는 상-변화 메모리(PCM)를 포함할 수 있다. 상기 메모리 장치(100)는 사용자-어드레서블 메모리 공간(user-addressable momory space)을 포함할 수 있고, 상기 사용자-어드레서블 메모리 공간은 전술한 메인 및 스페어 메모리 부분들 및/또는 서로 인접하거나 그렇지 않을 수 있으며, 하나의 장치에 존재하거나 그렇지 않을 수 있는 하나 또는 그 이상의 다른 메모리 부분들을 포함한다. 상기 메인 메모리(110)와 스페어 메모리(120)는 예를 들어, 읽기 프로세스, 쓰기 프로세스 및/또는 삭제 프로세스에 의해 액세스(access)될 수 있는 독립된 어드레서블 공간(addressable space)을 포함할 수 있다.

본 발명의 일 실시예에 따르면, 상기 메모리 장치(100)의 하나 또는 그 이상의 부분들은 상기 메모리 장치(100)의 특정 상태(particular state)에 의해 표현되는 데이터 및/또는 정보를 나타내는 신호들을 저장할 수 있다. 예를 들어, 데이터 및/또는 정보를 나타내는 전자 신호는 데이터 및/또는 정보를 2진수 정보(1 및 0)로 표시하도록 상기 메모리 장치(100)의 전술한 부분들의 상태를 변화시킴으로써 메모리 장치의 일 부분에 "저장"될 수 있다. 따라서 특정 실행에 있어서, 데이터 및/또는 정보를 나타내는 신호들을 저장하기 위한 전술한 바와 같은 메모리의 일 부분의 상태 변화는 메모리 장치(100)의 다른 상태로의 변환(transformation)을 구성한다.

상기 메모리 장치(100)는 초기에 상기 메모리 장치(100)의 완전한 가용 용량에 대응하는 메인 메모리(110)를 포함하도록 구성될 수 있다. 그와 같은 초기 구성은 메모리 장치 용량을 판별하는데 있어서 포함될 필요가 없는 스페어 메모리(120)를 추가로 포함할 수 있다. 그러나, 예를 들어, 읽기/쓰기 프로세스 과정 중, 메인 메모리 부분들이 무용하게 되거나 과잉의 에러들을 초래하는 경우, 상기 스페어 메모리(120)가 상기 메인 메모리(110)의 부분들을 대체하도록 이용될 수 있다. 물론, 전술한 바와 같은 메모리 장치 구성은 단지 일 예에 불과하며, 본 발명의 특허청구범위를 제한하는 것은 아니다.

도 2는 본 발명의 일 실시예에 따른 메모리 읽기/쓰기 프로세스(memory read/write process: 200)의 흐름도이다. 단계 220에서는, 예를 들어, 저장된 데이터가 읽혀지거나 쓰여질 수 있는 하나 또는 그 이상의 메모리 위치들을 각각 식별하는 하나 또는 그 이상의 읽기/쓰기 어드레스들(read/write addresses)을 제공하는 프로세서(미도시)에 의해 실행되는 시스템 애플리케이션(system application)에 의해, 메모리 장치의 일 부분을 읽거나 그 일 부분에 쓰기 위한 읽기/쓰기 프로세스가 개시될 수 있다. 단계 230에서, 전술한 바와 같은 읽기/쓰기 어드레스는 적어도 부분적으로, 상기 읽기/쓰기 어드레스가 폐기되는 메모리 위치에 대응하는지 여부를 기초로 하여 미리 선택된 데이터 경로를 따라 데이터 읽기/쓰기 프로세스를 안내할 수 있다. 상기 실시예에 있어서, 메모리 장치는 예를 들어, 도 1에 도시된 메모리 장치(100)와 같이, 메인 메모리 부분과 스페어 메모리 부분을 포함할 수 있다. 특정 실행에 있어서, 스페어 메모리 부분은 폐기되는 메인 메모리 부분 대신에 이용될 수 있다. 전술한 메모리 위치가 폐기되지 않는 경우에 있어서, 데이터 경로는 단계 240에서, 프로세서에 의해 전송된 어드레스에 대응하는 메인 메모리 부분에 있는 위치로 데이터 읽기/쓰기 프로세스를 향하게 할 수 있다. 전술한 바와 같은 프로세스의 경로 설정(directing)은 예를 들어, 멀티플렉서(multiplexer)와 같이, 적절히 스위칭된 하드웨어 스위칭 요소(hardware switching component)에 의해 수행될 수 있다. 예를 들면, 상기 프로세서에 의해 전송된 어드레스에 대응하는 메인 메모리 부분으로 이끄는 데이터 경로를 선택하기 위한 일 신호가 상기 하드웨어 스위칭 요소에 적용될 수 있다. 상기 하드웨어 스위칭 요소에 의해 선택된 다른 데이터 경로들은 예를 들어, 스페어 메모리 부분과 같은 메모리 장치의 다른 부분들로 이끄는 개개의 데이터 경로들을 포함할 수 있다.

그 결과, 단계 250에서, 상기 프로세서에 의해 전송된 읽기/쓰기 어드레스는 메모리 장치의 메인 메모리 부분으로부터의 읽기 또는 거기에의 쓰기를 위해 이용될 수 있다. 그 후, 단계 260에서, 상기 메모리 장치의 읽기 어드레스로부터 읽혀진 데이터는 예를 들어, ECC 디코더 및/또는 다른 에러 정정 기술들과 같은 에러-검사 하드웨어(error-checking hardware) 및/또는 소프트웨어로 제공될 수 있다. 상기 메모리 장치에 데이터를 쓰는 경우에 있어서는, 성공적인 쓰기 작업(write operation)을 확인하기 위한 이후의 읽기 프로세스가 수행될 수 있다: 전술한 읽기 데이터는 이후에 예를 들어, ECC 디코더 및/또는 다른 에러 정정 기술들과 같은 에러-검사 하드웨어 및/또는 소프트웨어로 제공될 수 있다.

메모리 위치가 폐기된 경우에 있어서, 데이터 경로는 단계 245에서, 프로세서에 의해 전송된 어드레스에 대응하는 메모리 위치를 대신하여 스페어 메모리 부분에 있는 위치로 데이터 읽기/쓰기 프로세스를 향하게 할 수 있다. 전술한 바와 같은 프로세스의 경로 설정(directing)은 예를 들어, 멀티플렉서와 같이, 적절히 스위칭된 하드웨어 스위칭 요소(hardware switching component)에 의해 수행될 수 있다. 특히, 상기 프로세서에 의해 전송된 어드레스에 대응하는 스페어 메모리 부분으로 이끄는 데이터 경로를 선택하기 위한 일 신호가 상기 하드웨어 스위칭 요소에 적용될 수 있다. 상기 하드웨어 스위칭 요소에 의해 선택된 다른 데이터 경로들은 예를 들어, 메인 메모리 부분 및/또는 다른 스페어 메모리 부분들과 같은 메모리 장치의 다른 부분들로 이끄는 개개의 데이터 경로들을 포함할 수 있다.

그 결과, 단계 255에서, 상기 프로세서에 의해 전송된 읽기/쓰기 어드레스는, 비록 원래 메인 메모리 부분의 어드레스로 향한 것이지만, 상기 메모리 장치의 스페어 메모리 부분으로 방향이 바뀌어질 수 있다. 그 후, 단계 260에서, 상기 스페어 메모리 부분으로부터 읽혀진 또는 거기에 쓰여진 데이터는 예를 들어, ECC 디코더 및/또는 다른 에러 정정 기술들과 같은 에러-검사 하드웨어 및/또는 소프트웨어로 제공될 수 있다. 상기 메모리 장치에 데이터를 쓰는 경우에 있어서는, 성공적인 쓰기 작업을 확인하기 위한 이후의 읽기 프로세스가 수행될 수 있다: 전술한 읽기 데이터는 이후에 예를 들어, ECC 디코더 및/또는 다른 에러 정정 기술들과 같은 에러-검사 하드웨어 및/또는 소프트웨어로 제공될 수 있다. 물론, 전술한 바와 같은 메모리 읽기 프로세스들은 단지 예들에 불과하며, 본 발명의 특허청구범위를 제한하는 것은 아니다.

도 3은 본 발명의 일 실시예에 따른 메모리 읽기/쓰기 프로세스(300)의 흐름도이다. 단계 310에서는, 예를 들어, 저장된 데이터가 읽혀지거나 쓰여지게 될 하나 또는 그 이상의 메모리 위치들을 각각 식별하도록 하나 또는 그 이상의 읽기/쓰기 어드레스들을 제공하는 시스템 애플리케이션에 의해, 메모리 장치의 일 부분에 대한 읽기 또는 쓰기를 위한 읽기/쓰기 프로세스가 개시될 수 있다. 예를 들어, 읽기 데이터를 패리티 검사(parity checking)하는 것에 의해, ECC 하드웨어 및/또는 소프트웨어가 읽기 데이터에 있는 에러들의 검사 및/또는 정정에 이용될 수 있다. 그 후, 단계 320에서와 같이, 메모리 읽기/쓰기 프로세스에서 발생된 에러들의 개수가 판별하도록, 처음의 읽기 데이터는 정정된 읽기 데이터와 비교될 수 있다. 전술한 에러들의 개수는 비트 에러율(BER: bit error rate)로 표현될 수 있으며, 이것은 예를 들면, 읽기 비트(read bits)의 총 개수에 대한 에러 비트(error bits) 개수의 비율을 포함할 수 있다. 메모리 장치의 일 부분으로부터의 읽기(reading)에 기인하는 비트 에러율(BER) 또는 에러들의 개수는, 용인될 수 있는 최대 비트 에러율(BER) 또는 용인될 수 있는 최대 에러들의 개수를 나타내는 값을 포함하는 에러 임계값과 비교될 수 있고, 예를 들어, 상기 에러 임계값을 초과하는 추가적인 에러들은 성공적으로 정정되지 않을 수 있다: 전술한 바와 같은 에러 임계값은, 예를 들어, 도 1에 도시된 메모리 장치(100)와 같은 특정 메모리 장치에서 정정될 수 있는 비트 에러율(BER) 또는 에러들의 개수의 상한(upper limit)을 실질적으로 대표하는 수(number)를 포함할 수 있다. 전술한 바와 같은 에러 임계값 이하에서는, ECC 하드웨어 및/또는 소프트웨어를 통해 읽기 에러들(read errors)을 정정할 수 있다. 그러나, 전술한 바와 같은 에러 임계값을 초과하는 경우, 읽기 에러들이 모두 정정되지는 못할 가능성이 비교적 높다.

단계 330에서는, 적어도 부분적으로, 메모리의 일 부분으로부터 읽은 결과가 과도한 에러들을 포함하는지 여부에 기초하여, 메모리의 일 부분을 폐기(retire)할지 여부에 대한 결정이 이루어진다. 에러들의 개수가 에러 임계값 이하인 경우, 전술한 메모리의 일 부분을 폐기하지 않는 것으로 결정이 나고, 읽기/쓰기 프로세스(300)는 단계 335로 넘어간다. 여기서, 일 신호가 하드웨어 스위칭 요소(hardware switching component)에 제공될 수 있고, 그에 따라 상기 읽기/쓰기 프로세스를 위해 데이터가 전송되는 루트(route) 또는 경로는 원래의 메인 메모리 부분으로 향하게 될 수 있다. 다음, 단계 340에서는, 예를 들어, 원래의 메인 메모리 부분에 쓰여지게 될 읽기 데이터 또는 쓰기 데이터를 요청한 애플리케이션(application)에 읽기 데이터가 제공될 수 있다.

반면, 에러들의 개수가 에러 임계값을 초과하는 경우, 전술한 메모리의 일 부분을 폐기하는 것으로 결정이 나고, 읽기/쓰기 프로세스(300)는 단계 350으로 넘어가게 되며, 그 단계에서는, 예를 들면, 과도한 에러들을 초래하는 메모리의 일 부분을 폐기하기 위한 프로세스가 시작될 수 있다. 특정 실행(implementation)에 있어서, 전술한 바와 같이 폐기될 메모리 부분에 저장된 데이터는, 상기 읽기/쓰기 프로세스를 위해 이용된 데이터 루트가 원래의 메인 메모리 부분으로 향하게 될 수 있도록, 하드웨어 스위칭 요소에 일 신호를 제공하는 것에 의해 한 번 더 읽혀질 수 있다. 다음, 단계 360에서는, 일 신호가 하드웨어 스위칭 요소에 제공될 수 있고, 그에 따라 후속의 읽기 및/또는 쓰기 프로세스들을 위해 이용되는 데이터 루트는 원래의 메인 메모리 부분을 대신하기 위해 이용되는 스페어 메모리 부분으로 향하게 될 수 있다. 다음, 단계 340에서는, 예를 들어, 스페어 메모리 부분에 쓰여지게 될 읽기 데이터 또는 쓰기 데이터를 요청한 애플리케이션(application)에 읽기 데이터가 제공될 수 있다. 물론, 전술한 바와 같은 메모리 읽기 프로세스들은 단지 예들에 불과하며, 본 발명의 특허청구범위를 제한하는 것은 아니다.

도 4는 예를 들어, 도 1을 통해 설명한 바와 같이, 메인 메모리 부분(450)과 스페어 메모리 부분(460)으로 분할될 수 있는 메모리 장치(455)를 포함하는 본 발명의 일 실시예에 따른 컴퓨팅 시스템(computing system: 400)의 실시예를 설명하는 개략적 다이어그램이다. 상기 컴퓨팅 시스템(400)은 상기 메모리 장치(455)를 운영관리하도록 구성될 수 있는 장치, 기구(appliance) 및/또는 기계를 대표하는 것일 수 있다. 일 예(그러나 이것으로 제한되는 것은 아님)로서, 상기 컴퓨팅 시스템(400)은 데스크탑 컴퓨터(desktop computer), 랩탑 컴퓨터(laptop computer), 워크스테이션(workstation), 서버 장치(server device) 등과 같은 하나 또는 그 이상의 컴퓨팅 장치들 및/또는 플랫폼들; PDA(Personal Digital Assistant), 이동통신장치 등과 같은 하나 또는 그 이상의 개인 컴퓨팅 또는 통신 장치들이나 기구들; 데이터베이스 또는 데이터 저장 서비스 제공자/시스템 등과 같은 컴퓨팅 시스템 및/또는 관련 서비스 제공자; 및/또는 이들의 조합을 포함할 수 있다. 상기 컴퓨팅 시스템(400)에 있는 다양한 장치들의 일부나 모두 및 추가로 설명될 프로세스들 및 방법들은 하드웨어, 펌웨어(firmware), 소프트웨어 또는 이들의 조합을 포함하거나 또는 이용함으로써 실행될 수 있다. 따라서, 일 예(그러나 이것으로 제한되는 것은 아님)로서, 상기 컴퓨팅 시스템(400)은 하드웨어 스위칭 요소(470), 메모리 컨트롤러(435), 에러 검출 및 메모리 폐기 결정 요소(440)(이하, 편의상 '에러 검출 요소')를 통해 메모리(455)와 작동적으로 연결되는 적어도 하나의 프로세싱 유닛(410)을 포함할 수 있다. 상기 프로세싱 유닛(410)은 데이터 컴퓨팅 처리나 프로세스의 적어도 일부를 수행하도록 구성될 수 있는 하나 또는 그 이상의 회로들을 대표한다. 일 예(그러나 이것으로 제한되는 것은 아님)로서, 상기 프로세싱 유닛(410)은 하나 또는 그 이상의 프로세서, 컨트롤러, 마이크로프로세서, 마이크로컨트롤러, ASIC(Application Specific Integrated Circuit), 디지털 신호 프로세서, PLD(Programmable Logic Device), FPGA(Field Programmable Gate Array) 등이나 이들의 조합을 포함할 수 있다. 상기 프로세싱 유닛(410)은 예를 들어, 읽기, 쓰기 및/또는 삭제와 같은 메모리 관련 작업들에 대한 프로세스를 수행하기 위해 메모리 컨트롤러(435)와 통신할 수 있다. 상기 프로세싱 유닛(410)은 메모리 컨트롤러(435)와 통신할 수 있도록 구성된 운영 체제를 포함할 수 있다. 예를 들어, 전술한 운영 체제는 어드레스 출력 포트(415) 및/또는 데이터 읽기/쓰기 포트(420)를 통해 메모리 컨트롤러(435)로 보내어지는 명령들(commands)을 생성할 수 있다. 전술한 명령들은 예를 들면, 메모리(455)에 대응하는 메모리 어드레스를 포함할 수 있다.

상기 컴퓨팅 시스템(400)은 예를 들어, 사람 및/또는 기계 입력들을 받아들이거나 도입하도록 구성될 수 있는 하나 또는 그 이상의 장치들이나 특징들 및/또는 사람 및/또는 기계 출력들을 넘겨주거나 제공하도록 구성될 수 있는 하나 또는 그 이상의 장치들이나 특징들을 대표하는 입/출력부(480)를 포함할 수 있다. 일 예(그러나 이것으로 제한되는 것은 아님)로서, 상기 입/출력부(480)는 디스플레이, 스피커, 키보드, 마우스, 트랙볼(trackball), 터치 스크린, 데이터 포트 등을 포함할 수 있다.

상기 메모리 컨트롤러(435)는 하드웨어 스위칭 요소(470)를 통해 메모리(455)의 다양한 부분들로 이끄는 다중 데이터 경로들(475) 가운데서 선택하기 위해 이용되는 정보를 유지하는 비휘발성, 이산-어드레서블 메모리(nonvolatile, discretely-addressable memory: 430)를 포함할 수 있다. 일 실시예에 있어서, 상기 비휘발성, 이산-어드레서블 메모리는 상-변화 메모리(PCM)를 포함할 수 있다. 전술한 정보는 예를 들면, 특정 데이터 경로들(475)을 선택하기 위한 특정 메모리 선택 값들과 관련된 메모리 어드레스들의 테이블을 포함할 수 있다. 상기 프로세싱 유닛(410)이 읽기/쓰기 작업의 부분으로서의 어드레스를 제공하는 경우, 상기 비휘발성, 이산-어드레서블 메모리(430)는 상기 어드레스를 특정 데이터 경로를 선택하기 위한 특정 메모리 선택 값과 연관시키는데 이용될 수 있다. 여기서, 예를 들어, 메인 메모리(450) 또는 스페어 메모리(460) 어느 하나로의 데이터 경로를 선정하는 선택이 이루어질 수 있다. 전술한 선택은 앞서 설명한 바와 같이, 적어도 부분적으로, 읽기/쓰기 프로세스에서 제공된 어드레스와 연관된 메모리(455)의 위치가 폐기되었는지 여부에 기초하여 이루어질 수 있다. 특정 실시예에서, 상기 프로세싱 유닛(410)은 읽기 작업의 부분으로서의 어드레스를 제공할 수 있다. 메모리 컨트롤러(435)에 의해 수신된 상기 어드레스는 상기 비휘발성, 이산-어드레서블 메모리(430)에 보전된 특정 메모리 선택 값과 연관될 수 있다. 후술되는 바와 같이, 전술한 메모리 선택 값은 적어도 부분적으로, 상기 에러 검출 요소(440)에 의해 제공된 정보를 기초로 수립될 수 있다. 전술한 메모리 선택 값은 이후 다중 데이터 경로들(475) 가운데서 메모리로 이끄는 일 데이터 경로를 선택하도록 하드웨어 스위칭 요소(470)로 제공될 수 있다. 상기 실시예에서, 전술한 어드레스는 이전에 폐기된 메모리(455)의 위치에 대응한다. 따라서, 비휘발성, 이산-어드레서블 메모리(430)는 상기 어드레스를, 하드웨어 스위칭 요소(470)로 제공될 경우 스페어 메모리(460)에 있는 위치로 이끄는 데이터 경로를 선택하게 하는 메모리 선택 값과 연관시킨다. 비록, 도 4에는 다중 데이터 경로들(475)을 대표하는 두 개의 데이터 경로들이 도시되어 있지만, 데이터 경로들의 개수는 달라질 수 있다. 또한, 상기 하드웨어 스위칭 요소(470) 역시 한 번에 하나의 데이터 경로만을 선택하는 것으로 제한될 필요가 없다. 마찬가지로, 상기 메모리(455)의 다른 부분으로 이어지는 다양한 개수의 데이터 경로들의 조합이 가능하며, 상기 메모리(455)는 예를 들어, 함께 또는 개별적으로 패키징된 하나 또는 그 이상의 메모리 장치들을 포함할 수 있다. 상기 메모리(455)는 데이터 저장 장치를 대표한다. 상기 메모리(455)는 예를 들어, 디스크 드라이브, 광학 디스크 드라이브, 테이프 드라이브, 고체상태 메모리 드라이브(solid state memory drive) 등을 포함할 수 있다. 따라서, 전술한 구성들은 단지 예들에 불과하며, 본 발명의 특허청구범위를 제한하는 것은 아니다.

전술한 바와 같이, 상-변화 메모리(PCM)와 같은 비휘발성, 이산-어드레서블 메모리(430)는 적어도 부분적으로, 상기 에러 검출 요소(440)에 의해 제공된 정보를 기초로 정보를 수립 및 보전할 수 있다. 일 실시예에 있어서, 상기 메모리(455)로부터 읽혀진 데이터는 상기 메모리(455)의 특정 부분을 읽는 것과 연관된 비트 에러율 및/또는 비트 에러들의 개수를 결정하도록 에러들을 검사할 수 있는 에러 검출 요소(440)로 제공될 수 있다. 그와 같은 에러 정보는 이후 예를 들어, 상기 비트 에러율 및/또는 비트 에러들의 개수를 에러 임계값과 비교하는 메모리 컨트롤러(435)로 제공될 수 있다. 전술한 비교 결과에 따라, 메모리의 특정 부분을 폐기할지 여부에 대한 결정이 이루어질 수 있다. 따라서, 메모리의 특정 부분의 어드레스는, 상기 하드웨어 스위칭 요소(470)로 제공될 경우 메모리의 적절한 부분으로 이끄는 데이터 경로를 선택하기 위해 이용될 수 있는 메모리 선택 값과 연관될 수 있다. 전술한 바와 같이, 상기 비휘발성, 이산-어드레서블 메모리(430)는 특정 메모리 어드레스들과 연관된 메모리 선택 값들을 보전할 수 있다.

도 4에 도시된 바와 같이, 상기 컴퓨팅 시스템(400)은 예를 들어, 메모리 컨트롤러(435), 비휘발성, 이산-어드레서블 메모리(430), 하드웨어 스위칭 요소(470) 및/또는 메모리(455)를 포함하는 하드웨어부(490)를 포함할 수 있다. 특정 실시예에 있어서, 메모리 장치의 일 부분에 대한 폐기 및/또는 메인 또는 스페어 메모리로부터의 읽기나 메인 또는 스페어 메모리에의 쓰기에 대한 결정은 읽기/쓰기 명령들을 내리는 프로세싱 유닛(410)에 관하여 투과성인(transparent) 프로세스를 포함할 수 있다. 따라서 상기 프로세싱 유닛(410)은 에러들을 유발하는 메모리의 특정 부분으로부터 읽혀진 데이터를 수신하거나 처리할 필요가 없다. 대신, 그와 같은 에러들은 에러 검출 요소(440)에 의해 수신 및 검출될 수 있고, 이후 상기 에러 검출 요소(440)는 그와 같은 에러 정보를 전술한 바와 같이 메모리 컨트롤러(435)에 제공할 수 있다. 그 후, 상기 메모리 컨트롤러(435)는 메모리(455)의 특정 부분을 폐기할지 여부에 대해 결정할 수 있고, 그와 같은 결정은 예를 들어, 프로세싱 유닛(410)의 관여 없이, 상기 하드웨어부(490) 내에서 이루어질 수 있다. 또한, 상기 메모리 컨트롤러(435)는 적어도 부분적으로, 상기 비휘발성, 이산-어드레서블 메모리(430)에 저장된 정보를 대표하는 신호들에 따라 메인 또는 스페어 메모리로부터의 읽기나 메인 또는 스페어 메모리에의 쓰기에 대해 결정할 수 있다. 전술한 결정 역시, 프로세싱 유닛(410)의 관여 없이, 상기 하드웨어부(490) 내에서 이루어질 수 있다. 따라서, 전술한 바와 같이, 프로세서는 예를 들어, 읽기/쓰기 명령들을 처리할 때, 메모리 맵(memory maps)의 인지 및/또는 메모리 맵과의 공동 작업을 위한 소프트웨어 프로세스들로 인한 부담을 받을 필요가 없다. 물론, 전술한 바와 같은 프로세스들은 단지 예들에 불과하며, 본 발명의 특허청구범위를 제한하는 것은 아니다.

도 5는 본 발명의 다른 실시예에 따른 메모리 읽기/쓰기 프로세스(500)의 흐름도이다. 단계 505에서, 예를 들어, 저장된 데이터가 읽혀지거나 쓰여질 수 있는 하나 또는 그 이상의 메모리 위치들을 각각 식별하도록 하나 또는 그 이상의 읽기/쓰기 어드레스들(read/write addresses)을 제공하는 시스템 애플리케이션(system application)에 의해, 메모리 장치의 일 부분으로부터의 읽기 또는 거기에의 쓰기를 위한 읽기/쓰기 프로세스가 개시될 수 있다. 단계 510에서, 전술한 하나 또는 그 이상의 읽기/쓰기 어드레스들은 예를 들어, 콘텐트 어드레서블 메모리(CAM: Content Addressable Memory)로 제공될 수 있고, 거기에서 상기 읽기/쓰기 어드레스들에 대응하는 가능한 리맵핑된 어드레스들(possible remapped addresses)을 위한 조사(search)가 수행될 수 있다. 일 실행에 있어서, 상기 콘텐트 어드레서블 메모리(CAM)는 상-변화 메모리(PCM)와 같은 비휘발성, 이산-어드레서블 메모리를 포함할 수 있다. 전술한 콘텐트 어드레서블 메모리(CAM)는 원래의 어드레스들을 대응하는 리맵핑된 어드레스들과 연관시키는 데이터베이스 및/또는 테이블을 대표하는 디지털 신호들을 저장할 수 있다. 따라서, 단계 530에서, 전술한 콘텐트 어드레서블 메모리(CAM)를 조사(search)하는 것에 의해, 들어오는 원래의 읽기/쓰기 어드레스가 상기 콘텐트 어드레서블 메모리(CAM)에 저장된 대응하는 리맵핑된 어드레스와 연관된 것인지 여부에 대한 판별이 이루어질 수 있다. 원래의 특정 읽기/쓰기 어드레스와 연관된 리맵핑된 어드레스가 없는 것으로 판별될 경우, 상기 읽기/쓰기 프로세스(500)는 단계 540으로 넘어가며, 원래의 읽기/쓰기 어드레스가 출력된다. 그 결과, 단계 550에서, 상기 원래의 읽기/쓰기 어드레스가 메모리 장치로부터의 읽기 또는 거기에의 쓰기를 위해 이용될 수 있다. 그 후, 단계 560에서, 상기 메모리 장치의 원래의 읽기/쓰기 어드레스로부터 읽혀지거나 거기에 쓰여진 데이터는 예를 들어, ECC 디코더 및/또는 다른 에러 정정 기술들과 같은 에러-검사 하드웨어 및/또는 소프트웨어로 제공될 수 있다.

반대로, 단계 530에서, 들어오는 원래의 읽기/쓰기 어드레스가 대응하는 리맵핑된 어드레스를 갖는 것으로 판별될 경우, 상기 읽기/쓰기 프로세스(500)는 단계 545로 넘어가며, 원래의 특정 읽기/쓰기 어드레스에 대응하는 리맵핑된 어드레스가 전송될 수 있다. 그 결과, 단계 555에서, 리맵핑된 읽기/쓰기 어드레스가 메모리 장치로부터의 읽기 또는 거기에의 쓰기를 위해 이용될 수 있다. 일 실행에 있어서, 리맵핑된 어드레스가 이용될 경우, 상기 메모리 장치의 스페어 부분이 읽혀지거나 쓰여지게 될 수 있으나, 그러한 제한은 단지 일 예에 불과하다. 그 후, 단계 560에서, 상기 메모리 장치의 리맵핑된 읽기/쓰기 어드레스로부터 읽혀지거나 거기에 쓰여진 데이터는 예를 들어, ECC 디코더 및/또는 다른 에러 정정 기술들과 같은 에러-검사 하드웨어 및/또는 소프트웨어로 제공될 수 있다. 물론, 전술한 바와 같은 메모리 읽기/쓰기 프로세스들은 단지 예들에 불과하며, 본 발명의 특허청구범위를 제한하는 것은 아니다.

도 6은 본 발명의 일 실시예에 따른 메모리 읽기 프로세스(memory read process: 600)의 흐름도이다. 단계 605에서는, 예를 들어, 데이터를 대표하는 저장된 신호들이 읽혀질 수 있는 하나 또는 그 이상의 메모리 위치들을 각각 식별하도록 하나 또는 그 이상의 읽기 어드레스들(read addresses)을 제공하는 시스템 애플리케이션(system application)에 의해, 메모리 장치의 일 부분에 저장된 정보를 나타내는 신호들을 읽는 읽기 프로세스가 개시될 수 있다. 예를 들어, 읽기 데이터를 패리티 검사(parity checking)하는 것에 의해, ECC 하드웨어 및/또는 소프트웨어가 읽기 데이터에 있는 에러들의 검사 및/또는 정정에 이용될 수 있다. 그 후, 단계 610에서와 같이, 처음의 읽기 데이터는 정정된 읽기 데이터와 비교될 수 있고, 그에 따라 메모리 읽기 프로세스에서 발생된 에러들의 개수가 판별된다. 전술한 에러들의 개수는 비트 에러율(BER)로 표현될 수 있으며, 이것은 예를 들면, 읽기 비트(read bits)의 총 개수에 대한 에러 비트(error bits) 개수의 비율을 포함할 수 있다. 단계 620에서는, 메모리 장치의 일 부분으로부터의 정보를 나타내는 신호에서 기인하는 비트 에러율(BER) 또는 에러들의 개수는 용인될 수 있는 최대 비트 에러율(BER) 또는 용인될 수 있는 최대 에러들의 개수를 나타내는 값을 포함하는 에러 임계값과 비교될 수 있고, 예를 들어, 상기 에러 임계값을 초과하는 추가적인 에러들은 성공적으로 정정되지 않을 수 있다. 전술한 바와 같은 에러 임계값은, 예를 들어, 도 1에 도시된 메모리 장치(100)와 같은 특정 메모리 장치에서 용인될 수 있는 비트 에러율(BER) 또는 에러들의 개수의 상한(upper limit)을 실질적으로 대표하는 수(number)를 포함할 수 있다. 전술한 바와 같은 에러 임계값 이하에서는, ECC 하드웨어 및/또는 소프트웨어를 통해 읽기 에러들(read errors)을 정정할 수 있다. 그러나, 전술한 바와 같은 에러 임계값을 초과하는 경우, 읽기 에러들이 모두 정정되지는 못할 가능성이 비교적 높다.

단계 630에서는, 적어도 부분적으로, 메모리의 일 부분으로부터 읽은 결과가 과도한 에러들을 포함하는지 여부에 기초하여, 메모리 장치의 일 부분을 폐기(retire)할지 여부에 대한 결정이 이루어진다. 에러들의 개수가 에러 임계값 이하인 경우, 읽기 프로세스(600)는 단계 640으로 넘어가며, 그 단계에서, 예를 들어, 읽기 데이터는 상기 읽기 데이터를 요청한 애플리케이션(application)으로 제공될 수 있다. 반면, 에러들의 개수가 에러 임계값을 초과하는 경우, 읽기 프로세스(600)는 단계 650으로 넘어가며, 그 단계에서는, 예를 들면, 과도한 에러들을 초래한 메모리의 일 부분을 폐기하기 위한 프로세스가 시작될 수 있다. 특정 실행(particular implementation)에 있어서, 에러가 발생되기 쉬운 메모리 부분에 초기 저장된 데이터는 기능적이고 건전한 것으로 알려진 다른 메모리 부분으로 이동될 수 있다. 전술한 새 메모리 부분은 예를 들어, 도 1에 도시된 스페어 메모리(120)와 같은 스페어 메모리의 일 부분을 포함할 수 있다. 단계 660에서는, 상기 데이터의 원래 메모리 위치를 식별하도록 하기 위한 일 메모리 어드레스(memory address) 또는 복수의 메모리 어드레스가 리맵핑되어, 상기 데이터가 새로 위치된 새 메모리 부분이 식별될 수 있도록 한다. 일 실행에 있어서, 상기 리맵핑(remapping)은 예를 들어, 벡터(vector)를 매개로 원래의 어드레스에 대응하는 새 어드레스를 할당하는 것을 포함할 수 있고, 그에 따라 원래의 어드레스에 대한 콜(call)은 새로 위치된 데이터의 위치를 명시하는 새 어드레스로 돌려질 수 있다. 단계 670에서, 전술한 리맵핑된 어드레스들에 관한 정보는 이후, 콘텐트 어드레서블 메모리(CAM)에 저장된 리맵 정보(remap information)의 업데이트를 위해 콘텐트 어드레서블 메모리(CAM)로 제공될 수 있으며, 전술한 정보는 후술되는 벡터 리맵 테이블(vector remap table)로서 저장될 수 있다. 단계 680에서는, 상기 콘텐트 어드레서블 메모리(CAM)로 제공되는 하나 또는 그 이상의 리맵핑된 어드레스들에 대응하여 업데이트된 정보가 상-변화 메모리(PCM)와 같은 비휘발성, 이산-어드레서블 메모리로 제공될 수 있다. 예를 들어, 메모리 컨트롤러는 메모리 장치에 관한 리맵 정보를 대표하는 디지털 신호들을 콘텐트 어드레서블 메모리(CAM)로 제공할 수 있고, 상기 콘텐트 어드레서블 메모리(CAM)에 저장된 리맵 정보가 업데이트된 것인 경우, 전술한 메모리 컨트롤러는 상기 콘텐트 어드레서블 메모리(CAM)에 저장된 리맵 정보의 적어도 일부를 비휘발성, 이산-어드레서블 메모리에 복사할 수 있다. 일 실행에 있어서, 상기 업데이트된 정보는 예를 들어, 프로세서에 의해 개시된 전술한 읽기/쓰기 프로세스들과 같은 런-타임 프로세스들(run-time processes)이 수행되는 동안, 실시간(on-the-fly)으로 비휘발성, 이산-어드레서블 메모리로 제공될 수 있다. 다른 실행에 있어서, 메모리 장치의 에러가 발생되기 쉬운 부분들에 대한 스캐닝(scanning)을 포함하는 초기화 프로세스가 시스템에 의해 수행될 수 있다.

특정 실행에 있어서, 상-변화 메모리(PCM) 또는 다른 비휘발성, 이산-어드레서블 메모리는 이하에서 더욱 상세히 설명되는 바와 같이, 콘텐트 어드레서블 메모리(CAM)에 저장된 리맵 정보 및/또는 다른 콘텐트들에 대하여 주기적으로 업데이트될 수 있다. 에러가 발생되기 쉬운 메모리 부분의 리맵핑 후, 상기 읽기 프로세스(600)는 단계 640으로 넘어가게 되며, 그 단계에서, 예를 들어, 읽기 데이터는 상기 읽기 데이터를 요청한 애플리케이션(application)으로 제공될 수 있다. 물론, 전술한 바와 같은 메모리 읽기 프로세스는 단지 일 예에 불과하며, 본 발명의 특허청구범위를 제한하는 것은 아니다.

도 7은 본 발명의 일 실시예에 따른 벡터 리맵 테이블(700)의 개략도이다. 상기 테이블(700)에 포함된 정보는, 다른 실행들에 있어서는, 테이블에 포팻될 필요가 없다. 전술한 정보는 예를 들면, 그러한 정보를 조직(organizing)하기 위한 어레이(array) 또는 다른 수단을 포함할 수 있다. 전술한 정보 및 그에 관한 조직화는 예를 들어, 상-변화 메모리(PCM)와 같은 비휘발성, 이산-어드레서블 메모리에 전술한 정보를 대표하는 디지털 신호들로서 저장될 수 있다. 세로행(column: 710)은 addr1, addr2, addr3 등과 같은 원래 어드레스들(original addresses: 740)의 리스트를 포함할 수 있고; 세로행(720)은 상기 세로행(710)의 목록에 기재된 대응되는 원래 어드레스들이 리맵핑되었는지 여부에 관한 정보를 포함할 수 있으며; 세로행(730)은 addr1', addr2', addr3' 등과 같이, 상기 세로행(710)의 목록에 기재된 원래 어드레스들(740)에 대응하는 리맵핑된 어드레스들(750)의 리스트를 포함할 수 있다.

일 실행에 있어서, 상기 원래 어드레스들(740)은 하나 또는 그 이상의 어드레스들의 위치에서 메모리 장치(100)에 저장된 정보에 대해 묻는(inquiring) 애플리케이션 및/또는 시스템에 의한 읽기/쓰기 요청(read/write request)에 포함된 하나 또는 그 이상의 어드레스들을 포함할 수 있다. 상기 세로행(720)은 상기 원래 어드레스(740)가 리맵핑되었는지 여부를 설명하는 메타데이터(metadata)를 포함할 수 있다. 전술한 리맵핑이 이루어진 경우, 상기 세로행(730)은 원래 어드레스(740)에 대응하는 리맵핑된 어드레스(750)를 포함할 수 있다. 도 1에 따른 예로 설명하면, addr1, addr5, addr7 및 addr8은 각각 addr1', addr5', addr7' 및 addr8'로 리맵핑된 반면, addr2, addr3, addr4 및 addr6은 리맵핑되지 않았다. 여기서, 리맵핑되지 않은 원래 어드레스들은 상기 세로행(730)에 리맵핑된 대응되는 어드레스를 갖지 않는다. 다른 실행에 있어서, 리맵핑된 어드레스(750)의 존재는 예를 들면, 특정의 원래 어드레스(740)에 대한 리맵핑이 이루어졌음을 나타내기에 충분하기 때문에, 상태를 나타내는 상기 세로행(720)은 상기 테이블(700)에 포함될 필요가 없다. 물론, 전술한 바와 같은 벡터 리맵 테이블 및 리맵 정보를 저장하는 기타 포맷들은 단지 예들에 불과하며, 본 발명의 특허청구범위를 제한하는 것은 아니다.

도 8은 본 발명의 일 실시예에 따른 메모리 시스템(800)의 개략적 블록 다이어그램이다. 컨트롤러(810)는 데이터를 읽을 수 있는 메모리 장치(825)의 위치를 명시하는 어드레스를 포함하는 읽기 요청(read request: 805)을 가리키는 하나 또는 그 이상의 신호들을 수신하도록 구성될 수 있다. 상기 메모리 장치(825)는 예를 들어, 전술한 바와 같은 메인 메모리(820)와 스페어 메모리(830)를 포함할 수 있다. 전술한 읽기 요청들을 수반하여 들어오는 어드레스들은 콘텐트 어드레서블 메모리(815)를 통과할 수 있고, 상기 콘텐트 어드레서블 메모리(815)에서, 상기 어드레스들은 원래의 어드레스들과 연관된 리맵핑된 어드레스들을 포함하는 콘텐트 어드레서블 메모리(815)에 저장된 콘텐트들과 비교되어질 수 있다. 특정 실행에 있어서, 리맵핑 프로세스들은 사용자에 의해 시스템 레벨에서 생성된 특정 명령들 및/또는 신호들 없이 진행되며, 그에 따라 전술한 읽기 요청들을 수반하여 들어오는 어드레스들은 항상 원래의 어드레스들을 포함할 수 있다. 전술한 어드레스들은 오직 콘텐트 어드레서블 메모리의 조사 이후의 리맵핑된 어드레스들과 연관될 수 있다. 즉, 상기 콘텐트 어드레서블 메모리(815)는 원래의 어드레스 공간으로부터 리맵핑된 어드레스 공간으로의 이전(translation)을 제공한다. 그와 같은 방식으로, 컨트롤러(810)는 읽기 요청(805)이 리맵핑된 어드레스를 포함하는지 여부를 판별할 수 있다. 전술한 판별 결과에 따라, 상기 컨트롤러(810)는 데이터를 읽도록 상기 읽기 요청(805)을 메인 메모리(820) 또는 스페어 메모리(830) 중 어느 하나로 보낼 수 있다. 예를 들어, 읽기 요청(805)의 어드레스가 리맵핑되지 않았다면, 상기 컨트롤러(810)는 읽기 요청(805)을 메인 메모리(820)로 보내지만, 읽기 요청(805)의 어드레스가 리맵핑되었다면, 상기 컨트롤러(810)는 읽기 요청(805)을 수정하여 스페어 메모리(830)로 보내지게 될 리맵핑된 어드레스를 포함하게 할 수 있다. 그 후, 메인 메모리(820) 또는 스페어 메모리(830)는 예를 들어, 에러 카운터(error counter) 또는 ECC 디코더를 포함할 수 있는 에러 검출 블록(error detection block: 840)으로 읽기 데이터(835)를 제공할 수 있다. 일 실시예에서, ECC 디코더를 포함하는 에러 검출 블록(840)은 메모리 장치(825)의 다이 요소(die element)에 배치될 수 있다. 다른 실시예에서, ECC 디코더를 포함하는 에러 검출 블록(840)은 예를 들어, 애플리케이션(application)과 같은 시스템 레벨(system level)로 제공될 수 있다. 상기 에러 검출 블록(840)은 읽기 데이터(835)에 존재하는 에러들의 검출 및/또는 정정을 수행할 수 있고, 그와 같이 검출된 에러들을 비트 에러율(BER) 및/또는 비트 에러들의 개수로 표시할 수 있다. 따라서, 상기 에러 검출 블록(840)은 읽기 요청(805)을 들여온 애플리케이션 및/또는 호스트 시스템(host system)과 같은 엔티티(entity)에 정정된 읽기 데이터(845)를 제공할 수 있다. 상기 에러 검출 블록(840)은 또한 읽기 데이터(835)에 존재하는 에러들의 개수에 관한 정보를 비교 엔진(compare engine: 850)에 제공할 수 있다. 상기 에러 검출 블록(840)이 메모리 장치(825)의 다이 요소(die element)에 배치된 ECC 디코더를 포함하는 경우에 있어서, 에러 정보는 시스템 레벨에서 비교 엔진 애플리케이션에 의해 이용될 수 있다. 일 실행에 있어서, 예를 들어, ECC 디코더는 검출된 에러들의 개수를 에러 임계값과 비교할 수 있는 비교 엔진(850)에 의한 액세스(access)를 이용할 수 있는 에러 정보 기록장치(error information register)를 포함할 수 있다.

앞서 설명한 바와 같이, 전술한 에러 임계값은 수용가능한 비트 에러율(BER) 또는 에러들의 개수에 대한 한계(limit)를 포함할 수 있다. 상기 비교 엔진(850)은 전술한 비교의 결과(860)를 컨트롤러(810)에 제공할 수 있다. 적어도 부분적으로 전술한 비교 결과에 기초하여, 상기 컨트롤러(810)는 메모리 장치(825)의 특정 부분을 폐기(retire)할지 여부를 결정할 수 있다. 예를 들어, 전술한 비교 결과가 읽기 프로세스 동안 메모리 장치(825)의 특정 부분이 과도한 개수의 비트 에러들을 유발한 것으로 나타난 경우, 상기 컨트롤러(810)는 에러가 발생되기 쉬운 메모리 부분을 폐기하는 프로세스를 시작할 수 있다. 전술한 폐기 프로세스는 폐기될 메모리 부분에 저장된 데이터를 메모리의 다른 부분으로 이동시키는 것을 포함할 수 있다. 예를 들면, 데이터를 대표하는 디지털 신호들은 메인 메모리(820)의 특정 부분으로부터 이동되어 스페어 메모리(830)에 저장될 수 있다. 따라서, 상기 컨트롤러(810)는 폐기될 메모리 부분을 식별시켰던 어드레스를 이동된 데이터를 수용하는 새로운 메모리 부분을 식별시키는 어드레스로 수정할 수 있다. 전술한 바와 같이 수정된, 리맵핑된 어드레스는 이후 콘텐트 어드레서블 메모리(815)에 쓰여질 수 있고, 전술한 바와 같이, 원래의 어드레스와 연관될 수 있다. 전술한 바와 같은 메모리 폐기 프로세스는 예를 들어, 읽기 요청(805)을 들여온 애플리케이션 및/또는 호스트 시스템에 대하여 매끄럽게(seamlessly) 일어날 수 있다. 일 실행에 있어서, 예를 들어, 상-변화 메모리(PCM)와 같은 비휘발성, 이산-어드레서블 메모리(818)는 콘텐트 어드레서블 메모리(815)에 저장된 리맵 정보를 지원(back up)하기 위해 이용될 수 있다. 예를 들어, 상기 비휘발성, 이산-어드레서블 메모리(818)는 때때로, 가끔, 주기적으로 및/또는 매시간 업데이트될 수 있고, 상기 콘텐트 어드레서블 메모리(815)는 새로운 리맵 정보로 업데이트될 수 있다. 일 실시예에 있어서, 상기 비휘발성, 이산-어드레서블 메모리(818)는 예를 들어, 읽기 요청(805)에 의해 개시된 읽기 프로세스와 같은 런-타임 프로세스들(run-time processes) 동안, 실시간(on-the-fly)으로 업데이트될 수 있다. 전술한 바와 같은 비휘발성, 이산-어드레서블 메모리(818)의 업데이트가 실질적으로 상기 콘텐트 어드레서블 메모리(815)의 모든 업데이트를 위해 실행되는 경우에 있어서, 상기 비휘발성, 이산-어드레서블 메모리와 콘텐트 어드레서블 메모리는 서로 실질적으로 동시성을 갖는다. 즉, 전술한 각 메모리는 실질적으로 유사한 리맵 정보를 포함하게 된다. 전술한 동시성은 메모리 시스템(800)에 공급되는 전력이 차단되는 경우에 유용하며, 휘발성인 상기 콘텐트 어드레서블 메모리(815)가 리맵 정보를 잃게 되더라도, 상기 비휘발성, 이산-어드레서블 메모리(818)는 그와 같은 리맵 정보를 보전할 수 있다. 물론, 전술한 바와 같은 메모리 시스템의 실행은 단지 일 예에 불과하며, 본 발명의 특허청구범위를 제한하는 것은 아니다.

도 9는 예를 들어, 전술한 바와 같이 메인 부분과 스페어 부분으로 분할될 수 있는 메모리 장치(910)를 포함하는 컴퓨팅 시스템(computing system: 900)의 일 실시예를 설명하는 개략적 다이어그램이다. 컴퓨팅 장치(904)는 메모리 장치(910)를 운영관리하도록 구성될 수 있는 기구(appliance) 및/또는 기계와 같은 장치를 대표하는 것일 수 있다. 메모리 장치(910)는 메모리 컨트롤러(915) 및 메모리(922)를 포함할 수 있다. 일 예(그러나 이것으로 제한되는 것은 아님)로서, 상기 컴퓨팅 장치(904)는 데스크탑 컴퓨터(desktop computer), 랩탑 컴퓨터(laptop computer), 워크스테이션(workstation), 서버 장치(server device) 등과 같은 하나 또는 그 이상의 컴퓨팅 장치들 및/또는 플랫폼들; PDA(Personal Digital Assistant), 이동통신장치 등과 같은 하나 또는 그 이상의 개인 컴퓨팅 또는 통신 장치들이나 기구들; 데이터베이스 또는 데이터 저장 서비스 제공자/시스템 등과 같은 컴퓨팅 시스템 및/또는 관련 서비스 제공자; 및/또는 이들의 조합을 포함할 수 있다.

상기 컴퓨팅 시스템(900)에 있는 다양한 장치들의 일부나 모두 및 추가로 설명될 프로세스들 및 방법들은 하드웨어, 펌웨어(firmware), 소프트웨어 또는 이들의 조합을 포함하거나 또는 이용함으로써 실행될 수 있다. 따라서, 일 예(그러나 이것으로 제한되는 것은 아님)로서, 상기 컴퓨팅 장치(904)는 버스(bus: 940)를 통해 메모리(922) 및 호스트나 메모리 컨트롤러(915)와 작동적으로 연결되는 적어도 하나의 프로세싱 유닛(920)을 포함할 수 있다. 상기 프로세싱 유닛(920)은 데이터 컴퓨팅 처리나 프로세스의 적어도 일부를 수행하도록 구성될 수 있는 하나 또는 그 이상의 회로들을 대표한다. 일 예(그러나 이것으로 제한되는 것은 아님)로서, 상기 프로세싱 유닛(920)은 하나 또는 그 이상의 프로세서, 컨트롤러, 마이크로프로세서, 마이크로컨트롤러, ASIC(Application Specific Integrated Circuit), 디지털 신호 프로세서, PLD(Programmable Logic Device), FPGA(Field Programmable Gate Array) 등이나 이들의 조합을 포함할 수 있다. 상기 프로세싱 유닛(920)은 예를 들어, 전술한 메모리 분할 프로세스뿐만 아니라, 읽기, 쓰기 및/또는 삭제와 같은 메모리 관련 작업들에 대한 프로세스를 수행하기 위해 메모리 컨트롤러(915)와 통신할 수 있다. 상기 프로세싱 유닛(920)은 메모리 컨트롤러(915)와 통신할 수 있도록 구성된 운영 체제를 포함할 수 있다. 예를 들어, 전술한 운영 체제는 버스(bus: 940)를 통해 메모리 컨트롤러(915)로 보내어지는 명령들(commands)을 생성할 수 있다. 전술한 명령들은 예를 들면, 메모리(922)의 적어도 일부를 분할하는 명령, 분할된 특정 부분들에 하나 또는 그 이상의 특성들(attributes)을 결부시키는 명령 및 적어도 부분적으로, 프로그램되거나 저장될 데이터의 유형에 따라 분할된 특정 부분을 프로그램하는 명령을 포함할 수 있다.

상기 메모리(922)는 데이터 저장 장치를 대표한다. 상기 메모리(922)는 예를 들어, 주 메모리(primary memory: 924) 및/또는 부 메모리(secondary memory: 926)를 포함할 수 있다. 특정 실시예에 있어서, 상기 메모리(922)는 적어도 부분적으로 하나 또는 그 이상의 메모리 특성들 및/또는 전술한 바와 같은 메모리 운영관리 프로세스에 따라 분할될 수 있는 메모리를 포함한다. 상기 주 메모리(924)는 예를 들어, 랜덤 액세스 메모리(random access memory), 읽기전용 메모리(read only memory) 등을 포함할 수 있다. 상기 실시예에서 프로세싱 유닛(920)으로부터 분리된 것으로 설명되었으나, 상기 주 메모리(924)의 모두 또는 일부는 상기 프로세싱 유닛(920) 내에 마련되거나 또는 상기 프로세싱 유닛(920)과 연결될 수 있음에 유의해야 한다.

상기 부 메모리(926)는 예를 들어, 상기 주 메모리와 동일 또는 유사한 유형의 메모리 및/또는 예를 들어, 디스크 드라이브, 광학 디스크 드라이브, 테이프 드라이브, 고체상태 메모리 드라이브(solid state memory drive) 등과 같은 하나 또는 그 이상의 데이터 저장 장치들이나 시스템들을 포함할 수 있다. 특정 실행에 있어서, 상기 부 메모리(926)는 컴퓨터-판독가능 매체(computer-readable medium: 928)를 운영상 잘 받아들이거나 상기 컴퓨터-판독가능 매체(928)에 연결되도록 구성될 수 있다. 상기 컴퓨터-판독가능 매체(928)는 예를 들어, 상기 컴퓨팅 시스템(900)에 있는 하나 또는 그 이상의 장치들을 위한 접근가능한 데이터, 코드 및/또는 명령어들을 만들거나 가질 수 있는 매체를 포함할 수 있다.

상기 컴퓨팅 장치(904)는 예를 들어, 입/출력 장치(932)를 포함할 수 있다. 상기 입/출력 장치(932)는 사람 및/또는 기계 입력들을 받아들이거나 도입하도록 구성될 수 있는 하나 또는 그 이상의 장치들이나 특징들 및/또는 사람 및/또는 기계 출력들을 넘겨주거나 제공하도록 구성될 수 있는 하나 또는 그 이상의 장치들이나 특징들을 대표한다. 일 예(그러나 이것으로 제한되는 것은 아님)로서, 상기 입/출력 장치(932)는 디스플레이, 스피커, 키보드, 마우스, 트랙볼(trackball), 터치 스크린, 데이터 포트 등을 포함할 수 있다.

전술한 상세한 설명에 있어서, 본 발명의 완전한 이해를 돕기 위해 상세한 다양한 실시예들이 설명되었다. 그러나, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자(이하, '당업자')라면, 전술한 상세한 다양한 실시예들 없이도 본 명세서의 특허청구범위에 기재된 발명들을 실시할 수 있을 것이다. 본 발명을 흐리게 하지 않도록 당업자가 파악할 수 있는 다른 예들, 방법들, 장치들 또는 시스템들은 상세히 설명하지 않았다.

전술한 상세한 설명의 몇몇 부분들은 특정 장치나 특수한 목적의 컴퓨팅 장치 또는 플랫폼의 메모리에 저장된 2진법의 디지털 신호들에 기초한 연산(operation)의 알고리즘이나 기호적 표현(symbolic representation)의 관점에서 표현되었다. 상기 특정 장치 등은 그것이 프로그램 소프트웨어로부터의 명령에 따라 특정 연산을 수행하도록 프로그램된 것이기만 하면, 일반 목적의 컴퓨터를 포함한다. 알고리즘 기술(algorithmic description) 또는 기호적 표현은 신호 프로세싱 또는 그와 관련된 기술분야의 당업자에 의해 이용되는 기술들(techniques)의 예이다. 여기서, 알고리즘은 일반적으로 원하는 결과를 가져오는 연산 또는 유사한 신호 프로세싱의 일관된 시퀀스(self-consistent sequence)인 것으로 간주된다. 문맥에서, 연산 또는 프로세싱은 물리량(physical quantities)의 물리적 조작(physical manipulation)을 수반한다. 반드시 그런 것은 아니지만, 일반적으로, 상기 물리량은 저장, 전송, 결합, 비교 또는 다른 조작이 이루어질 수 있는 전기신호나 자기신호의 형태를 취할 수 있다. 대체로 일반적인 용법의 이유 때문에, 때때로 전술한 신호들을 비트(bits), 데이터, 값(values), 요소(elements), 기호(symbols), 문자(characters), 용어(terms), 숫자(numbers) 등으로 부르는 것이 편리하다는 것이 증명되었다. 그러나, 전술한 모든 용어들이나 그와 유사한 용어들은 적절한 물리량들과 연관되어야 하며, 단지 편리한 라벨(label)에 불과하는 것에 유념해야 한다. 특별히 다르게 언급되지 않는 한, 이하의 논의로부터 명확한 바와 같이, "프로세싱", "컴퓨팅(computing)", "계산(calculating)", "판별(또는 결정)(determining)" 등과 같은 용어들은 특수 목적의 컴퓨터나 그와 유사한 특수 목적의 컴퓨팅 장치와 같은 특정 장치의 작용이나 프로세스를 가리킨다. 일 실시예에 있어서, 전술한 특수 목적의 컴퓨터나 특수 목적의 컴퓨팅 장치는 하나 또는 그 이상의 특수 기능들을 수행하기 위한 명령들로 프로그램된 일반 목적의 컴퓨터를 포함할 수 있다. 따라서, 본 명세서의 문맥에서, 전술한 특수 목적의 컴퓨터나 그와 유사한 특수 목적의 컴퓨팅 장치는 그와 같은 특수 목적의 컴퓨터나 그와 유사한 특수 목적의 컴퓨팅 장치의 메모리, 기록장치(register), 다른 정보 저장장치, 전송장치, 디스플레이 장치 등에 있는 전자 또는 자기 물리량으로 대표되는 신호들을 조작 또는 변형할 수 있다.

본 명세서에서 사용된 "및", "및/또는", "또는"은 적어도 부분적으로 그것이 사용된 문맥에 따라 다양한 의미를 포함할 수 있다. 일반적으로, A, B 또는 C와 같이, 어떤 리스트를 상기시키기 위해 사용되는 경우, "또는" 뿐만 아니라 "및/또는"은 포함적인 의미로 사용되어 A, B 및 C를 의미하도록 의도된 것일 뿐만 아니라, 배타적인 의미로 사용되어 A, B 또는 C를 의미하도록 의도된 것이다. "일 실시예"는 그 실시예와 관련하여 설명된 특수한 특징, 구조, 또는 특성이 청구된 청구항에 따른 발명의 적어도 일 실시예에 포함됨을 의미한다. 따라서, "일 실시예에 있어서" 또는 "일 실시예"라는 어구가 모두 반드시 동일한 실시예를 가리키는 것은 아니다. 또한, 상기 특수한 특징들, 구조들, 또는 특성들은 하나 또는 그 이상의 실시예들에서 조합될 수 있다. 전술한 실시예들은 디지털 신호들을 이용하여 운영되는 기계들, 장치들, 엔진들, 또는 기구들을 포함할 수 있다. 상기 신호들은 전자 신호들, 광학 신호들, 전자기 신호들, 또는 서로 다른 위치들 사이에서 정보를 제공하는 다른 형태의 에너지를 포함할 수 있다.

지금까지 본 발명의 다양한 실시예들이 상세히 설명되었지만, 당업자라면 본 발명으로부터 벗어나지 않는 다양한 다른 변형들이 만들어질 수 있음을 이해할 수 있을 것이다. 또한, 전술한 본 발명의 중심 개념으로부터 벗어나는 일 없이, 특수한 상황을 본 발명의 가르침에 조화시키는 많은 수정들이 만들어질 수 있다. 따라서, 본 발명은 전술한 특정 실시예들로 제한되지 않으며, 오히려 청구된 청구항에 따른 발명 및 그와 동등한 것들의 범위 내에 속하는 모든 실시예들을 포함하는 것으로 해석되어야 할 것이다.

Claims

메모리 장치에 관한 리맵 정보(remap information)를 대표하는 디지털 신호들을 콘텐트 어드레서블 메모리(CAM: Content Addressable Memory)에 저장하는 컨트롤러를 포함하며, 상기 컨트롤러는 상기 콘텐트 어드레서블 메모리(CAM)에 저장된 리맵 정보가 업데이트될 경우, 상기 콘텐트 어드레서블 메모리(CAM)에 저장된 리맵 정보의 적어도 일부를 비휘발성, 이산-어드레서블 메모리(nonvolatile, discretely-addressable memory)에 저장하도록 적용되는 것을 특징으로 하는 시스템.
제1항에 있어서,
상기 메모리 장치로부터 읽혀진 데이터를 대표하는 디지털 신호들을 수신하고, 상기 데이터를 대표하는 신호들과 연관된 비트 에러율(bit error rate) 및/또는 비트 에러들의 개수를 판별하는 ECC 디코더(Error Correction Coding decoder)를 더 포함하고, 상기 컨트롤러는 적어도 부분적으로 상기 비트 에러율 및/또는 비트 에러들의 개수가 에러 임계값(error threshold)을 충족하는지 아니면 초과하는지 여부를 기초로 상기 리맵 정보를 저장하도록 적용되는 것을 특징으로 하는 시스템.
제1항에 있어서,
상기 비휘발성, 이산-어드레서블 메모리는 상-변화 메모리(PCM: Phase-Change Memory)를 포함하는 것을 특징으로 하는 시스템.
제1항에 있어서,
상기 리맵 정보는 하나 또는 그 이상의 리맵 어드레스들(remap addresses)의 테이블들을 포함하는 것을 특징으로 하는 시스템.
제1항에 있어서,
상기 비휘발성, 이산-어드레서블 메모리는 읽기/쓰기 프로세스 동안, 실시간(on-the-fly)으로 새로운 리맵 정보에 대해 업데이트될 수 있는 것을 특징으로 하는 시스템.
제1항에 있어서,
상기 콘텐트 어드레서블 메모리(CAM) 및 상기 비휘발성, 이산-어드레서블 메모리는 실질적으로 서로 동시성을 갖는 것을 특징으로 하는 시스템.
제1항에 있어서,
상기 비휘발성, 이산-어드레서블 메모리는 제2의 콘텐트 어드레서블 메모리(CAM)를 포함하는 것을 특징으로 하는 시스템.
메모리 장치로부터 읽혀진 데이터를 대표하는 디지털 신호들과 연관된 비트 에러율(bit error rate) 및/또는 비트 에러들의 개수를 판별하는 단계; 및
상기 메모리 장치에 관한 리맵 정보(remap information)를 대표하는 디지털 신호들을 비휘발성, 이산-어드레서블 메모리(nonvolatile, discretely-addressable memory)에 저장하는 단계를 포함하며,
상기 리맵 정보는 적어도 부분적으로 상기 비트 에러율 및/또는 비트 에러들의 개수가 에러 임계값(error threshold)을 충족하는지 아니면 초과하는지 여부에 기초한 것인 것을 특징으로 하는 방법.
제8항에 있어서,
상기 비휘발성, 이산-어드레서블 메모리는 상-변화 메모리(PCM: Phase-Change Memory)를 포함하는 것을 특징으로 하는 방법.
제8항에 있어서,
상기 리맵 정보는 하나 또는 그 이상의 리맵 어드레스들(remap addresses)의 테이블들을 포함하는 것을 특징으로 하는 방법.
제8항에 있어서,
상기 비휘발성, 이산-어드레서블 메모리는 읽기/쓰기 프로세스 동안, 실시간(on-the-fly)으로 새로운 리맵 정보에 대해 업데이트될 수 있는 것을 특징으로 하는 방법.
제8항에 있어서,
상기 비휘발성, 이산-어드레서블 메모리는 콘텐트 어드레서블 메모리(CAM: Content Addressable Memory)를 포함하는 것을 특징으로 하는 방법.
제10항에 있어서,
상기 메모리 장치는 메인 메모리 부분과 스페어 메모리 부분을 포함하며, 상기 리맵 어드레스들은 상기 스페어 메모리 부분에 있는 메모리 위치에 대응하는 것을 특징으로 하는 방법.
제8항에 있어서,
상기 저장 단계는 상기 비휘발성, 이산-어드레서블 메모리의 일 부분에 상기 리맵 정보를 쓰는(writing) 것을 더 포함하며, 상기 일 부분은 실질적으로 상기 리맵 정보와 동일한 사이즈인 것을 특징으로 하는 방법.
하나 또는 그 이상의 애플리케이션(system application)을 실행하고, 메모리 장치로부터의/메모리 장치에의 읽기/쓰기를 위한 호스트(host);
상기 메모리 장치로부터 읽혀진 데이터를 대표하는 디지털 신호들을 수신하고, 상기 데이터를 대표하는 신호들과 연관된 비트 에러율(bit error rate) 및/또는 비트 에러들의 개수를 판별하는 ECC 디코더(Error Correction Coding decoder); 및
적어도 부분적으로 상기 비트 에러율 및/또는 비트 에러들의 개수가 에러 임계값(error threshold)을 충족하는지 아니면 초과하는지 여부를 기초로 상기 메모리 장치의 리맵핑된 어드레스를 대표하는 디지털 신호들을 콘텐트 어드레서블 메모리(CAM: Content Addressable Memory)에 저장하는 리맵 컨트롤러(remap controller)를 포함하며,
상기 콘텐트 어드레서블 메모리(CAM)는 상-변화 메모리(PCM: Phase-Change Memory)를 포함하는 것을 특징으로 하는 시스템.
제15항에 있어서,
상기 콘텐트 어드레서블 메모리(CAM)는 읽기 어드레스(read address)를 대표하는 디지털 신호들을 수신하고, 상기 읽기 어드레스가 상기 콘텐트 어드레서블 메모리(CAM)에 저장된 리맵핑된 어드레스에 대응하는지 여부에 반응하는 신호를 대표하는 디지털 신호들을 전송하도록 적용되는 것을 특징으로 하는 시스템.
제16항에 있어서,
상기 메모리 장치로부터의 읽기를 위해 이용되는 어드레스로 상기 읽기 어드레스 또는 상기 리맵핑된 어드레스를 선택하는 선택부를 더 포함하며, 상기 선택은 적어도 부분적으로 전송되는 상기 디지털 신호를 기초로 하는 것을 특징으로 하는 시스템.
제15항에 있어서,
상기 메모리 장치는 메인 메모리 부분과 스페어 메모리 부분을 포함하며, 상기 리맵핑된 어드레스는 상기 스페어 메모리 부분에 있는 메모리 위치에 대응하는 것을 특징으로 하는 시스템.
제18항에 있어서,
상기 메모리 장치는 상기 ECC 디코더 및 상-변화 메모리를 더 포함하는 것을 특징으로 하는 시스템.
제15항에 있어서,
상기 비트 에러율 및/또는 상기 비트 에러들의 개수는 적어도 부분적으로 메모리의 물리적 저하(physical degradation)와 밀접하게 관련되는 것을 특징으로 하는 시스템.