DE102010030745B4

DE102010030745B4 - Nicht-flüchtiger Speicher zum Speichern von Speicher-Umabbildungs-Informationen

Info

Publication number: DE102010030745B4
Application number: DE102010030745.9A
Authority: DE
Inventors: Gurkirat Billing; Stephen Bowers; Mark Leinwander; Samuel David Post
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 2009-06-30
Filing date: 2010-06-30
Publication date: 2015-02-19
Anticipated expiration: 2030-07-01
Also published as: CN101937374B; TWI484330B; KR101647845B1; JP2011040051A; JP5996838B2; TW201126329A; KR20110001882A; CN101937374A; DE102010030745A1; US8412987B2; US20100332895A1

Abstract

Verfahren zum Ausführen eines Lese-/Schreibprozesses zum Lesen aus oder Schreiben in einen Teil einer Speichereinheit (100, 455, 825), wobei durch eine Lese-/Schreibadresse eine Speicherstelle identifiziert wird, aus der gespeicherte Daten zu lesen sind oder in die sie zu schreiben sind, wobei eine Anzahl von Fehlerbits, die bei dem Lese-/schreibprozess an der Speicherstelle auftreten, als eine Bitfehlerrate ausgedrückt wird, die ein Verhältnis der Anzahl der Fehlerbits zu der Gesamtzahl gelesener Bits umfasst, wobei die Anzahl der Fehlerbits durch eine Fehlerdetektionskomponente (440, 840), die aus dem Speicher gelesene Daten auf Fehler prüfen kann, bestimmt wird, wobei, wenn die Anzahl der Fehlerbits über einem Fehlerschwellenwert liegt, ein Zurückziehen des Teils des Speichers (100, 455, 825), der zu zu vielen Fehlern führt, begonnen wird, und wobei anfänglich in dem Teil des Speichers (100, 455, 825), wo ein Fehler aufgetreten ist, gespeicherte Daten zu einem anderen Teil des Speichers (100, 455, 825) verlagert werden, von dem bekannt ist, dass er funktionsfähig ist, wobei ein Speichercontroller (435, 810) Umabbildungsinformationen, die in einem inhaltsadressierbaren Speicher (CAM) (815) gespeichert sind, bezüglich einer Adresse des Teils des Speichers (100, 455, 825), wo Fehler aufgetreten sind, aktualisiert, wodurch ein Aufruf der Adresse zu einer neuen Adresse umgelenkt wird, die eine Speicherstelle verlagerter Daten des fehleranfälligen Teils des Speichers (100, 455, 825) spezifiziert, wobei der Speichercontroller (435, 819) bei jeder Aktualisierung des inhaltsadressierbaren Speichers (CAM) (815) die in dem CAM (815) gespeicherte aktualisierte Umabbildungsinformation in einen nichtflüchtigen diskret adressierbaren Speicher (818) kopiert, sodass der nichtflüchtige diskret adressierbare Speicher (818) und der inhaltsadressierbare Speicher synchron (815) sind.

Description

STAND DER TECHNIK
Technisches Gebiet:
Das hier Offenbarte betrifft das Umabbilden von Speichereinheiten.
Informationen:
Speichereinheiten werden in vielen Arten von elektronischen Geräten verwendet, wie zum Beispiel in Computern, Mobiltelefonen, PDA, Datenprotokollierern und Navigationsgeräten, um nur einige wenige Beispiele zu nennen. Bei solchen elektronischen Geräten können verschiedene Arten von nichtflüchtigen Speichereinheiten verwendet werden, wie zum Beispiel NAND- oder NOR-Flash-Speicher, SRAM-, DRAM- und Phasenänderungsspeicher, um nur einige wenige Beispiele zu nennen. Im allgemeinen können Schreib- oder Programmierprozesse verwendet werden, um Informationen in solchen Speichereinheiten zu speichern, während ein Leseprozeß verwendet werden kann, um gespeicherte Informationen abzurufen.
Solche nichtflüchtigen Speichereinheiten können Speicherzellen umfassen, die sich mit der Zeit langsam verschlechtern, so daß eine zunehmende Wahrscheinlichkeit entsteht, daß beim Zugreifen auf eine solche Speicherzelle ein Lese- und/oder Schreibfehler auftreten kann. Fehler können sich auch aus Herstellungsdefekten und/oder Randwertkonstruktionen einer Speichereinheit ergeben, um nur einige wenige Beispiele zu nennen. Obwohl solche Fehler später zum Beispiel in einer Speichereinheit korrigiert werden können, kann eine solche Fehlerkorrektur mit zunehmender Anzahl von Fehlern schwierig oder unmöglich werden.
In der US 6,236,602 B1 ist ein rekonfigurierbarer Speicher, der einen Controller 40, einen Spalten-CAM 42, einen Reihen-CAM 43 und einen Bit-CAM 60 beinhaltet, beschrieben. Der Controller verwendet ein Fehlerkorrekturschema, um Fehler in dem Spalten-CAM und Reihen-CAM zu detektieren und schreibt die in den fehlerhaften Spalten und Reihen abgespeicherten Daten in freigehaltene und ungenutzte Reihen und Spalten um. Allerdings wird die neue Adresse der gespeicherten Daten nicht zusätzlich abgespeichert, so dass sie möglicherweise verloren gehen kann und dann die Daten nicht mehr auffindbar sind.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Lösung zu schaffen, die ein fehlerfreies Abspeichern von Daten in nichtflüchtigen Speichermedien, die aufgrund ihrer physikalischen Beschaffenheiten einem natürlichen Alterungsprozess ausgesetzt sind, zu ermöglichen. Es soll vermieden werden, dass beim Zugreifen auf Speicherzellen von nichtflüchtigen Speichermedien Lese- und/oder Schreibfehler auftreten.
Bei einem Verfahren zum Ausführen eines Lese-/Schreibprozesses zum Lesen aus oder Schreiben in einen Teil einer Speicherzelle wird diese Aufgabe erfindungsgemäß dadurch gelöst, dass durch eine Lese-/Schreibadresse eine Speicherstelle identifiziert wird, aus der gespeicherte Daten zu lesen sind oder in die sie zu schreiben sind, wobei eine Anzahl von Fehlerbits, die bei dem Lese-/schreibprozess an der Speicherstelle auftreten, als eine Bitfehlerrate ausgedrückt wird, die ein Verhältnis der Anzahl der Fehlerbits zu der Gesamtzahl gelesener Bits umfasst, wobei die Anzahl der Fehlerbits durch eine Fehlerdetektionskomponente, die aus dem Speicher gelesene Daten auf Fehler prüfen kann, bestimmt wird, wobei, wenn die Anzahl der Fehlerbits über einem Fehlerschwellenwert liegt, ein Zurückziehen des Teils des Speichers, der zu zu vielen Fehlern führt, begonnen wird, und wobei anfänglich in dem Teil des Speichers, wo ein Fehler aufgetreten ist, gespeicherte Daten zu einem anderen Teil des Speichers verlagert werden, von dem bekannt ist, dass er funktionsfähig ist, wobei ein Speichercontroller Umabbildungs-informationen, die in einem inhaltsadressierbaren Speicher (CAM) gespeichert sind, bezüglich einer Adresse des Teils des Speichers, wo Fehler aufgetreten sind, aktualisiert, wodurch ein Aufruf der Adresse zu einer neuen Adresse umgelenkt wird, die eine Speicherstelle verlagerter Daten des fehleranfälligen Teils des Speichers spezifiziert, wobei der Speichercontroller bei jeder Aktualisierung des inhaltsadressierbaren Speichers (CAM) die in dem CAM gespeicherte aktualisierte Umabbildungsinformation in einen nichtflüchtigen diskret adressierbaren Speicher kopiert, sodass der nichtflüchtige diskret adressierbare Speicher und der inhaltsadressierbare Speicher synchron sind.
Des Weiteren wird die Aufgabe gelöst durch ein System zur Durchführung des erfindungsgemäßen Verfahrens, umfassend einen Host zum Lesen bzw. Schreiben aus einer Speichereinheit bzw. in diese und zum Ausführen einer oder mehrerer Anwendungen; eine Speichereinheit; einen inhaltsadressierbaren Speicher (CAM); einen nichtflüchtigen diskret adressierbaren Speicher; einen Decodierer für Fehlerkorrekturcodierung (ECC) zum Empfangen von Digitalsignalen, die aus der Speichereinheit gelesene Daten repräsentieren, und zum Bestimmen einer Bitfehlerrate und/oder einer Anzahl von Bitfehlern, die mit den die Daten repräsentierenden gelesenen Signalen assoziiert ist, einen Speichercontroller zum Speichern von Digitalsignalen, die umabgebildete Adressen der Speichereinheit repräsentieren, in dem inhaltsadressierbaren Speicher (CAM) mindestens teilweise abhängig davon, ob die Bitfehlerrate und/oder die Anzahl der Bitfehler eine Fehlerschwelle erreicht oder übersteigt, wobei der CAM einen Phasenänderungsspeicher (PCM) umfasst, wobei der Speichercontroller dafür ausgelegt ist, mindestens einen Teil der in dem inhaltsadressierbaren Speicher (CAM) gespeicherten Umabbildungsinformationen in dem nichtflüchtigen diskret adressierbaren Speicher abzuspeichern, wenn die in dem inhaltsadressierbaren Speicher (CAM) gespeicherten Umabbildungsinformationen aktualisiert werden, so dass der nichtflüchtige diskret adressierbare Speicher und der inhaltsadressierbare Speicher synchron sind.
Zweckmäßige Ausgestaltungen und vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der jeweiligen Unteransprüche.
KURZE BESCHREIBUNG DER FIGUREN
Nichteinschränkende und nichterschöpfende Ausführungsformen werden mit Bezug auf die folgenden Figuren beschrieben, wobei gleiche Bezugszahlen in den verschiedenen Figuren durchweg gleiche Teile bezeichnen, sofern es nicht anders angegeben ist.
1 ist eine schematische Ansicht einer Speicherkonfiguration gemäß einer Ausführungsform.
2 ist ein Flußdiagramm eines Speicherleseprozesses gemäß einer Ausführungsform.
3 ist ein Flußdiagramm eines Speicherleseprozesses gemäß einer anderen Ausführungsform.
4 ist ein schematisches Blockdiagramm eines Datenverarbeitungssystems und einer Speichereinheit gemäß einer Ausführungsform.
5 ist ein Flußdiagramm eines Speicherleseprozesses gemäß einer Ausführungsform.
6 ist ein Flußdiagramm eines Speicherleseprozesses gemäß einer anderen Ausführungsform.
7 ist eine schematische Ansicht einer Vektor-Umabbildungstabelle gemäß einer Ausführungsform.
8 ist ein schematisches Blockdiagramm eines Speichersystems gemäß einer Ausführungsform.
9 ist ein schematisches Blockdiagramm eines Datenverarbeitungssystems und einer Speichereinheit gemäß einer Ausführungsform.
AUSFÜHRLICHE BESCHREIBUNG
In der vorliegenden Beschreibung bedeutet ein Verweis auf „eine Ausführungsform”, daß ein bestimmtes Merkmal, eine bestimmte Struktur oder ein bestimmtes Charakteristikum, die in Verbindung mit der Ausführungsform beschrieben werden, in mindestens einer Ausführungsform des Beanspruchten enthalten ist. Das Erscheinen des Ausdrucks „bei einer Ausführungsform” oder „eine Ausführungsform” an verschiedenen Stellen in der vorliegenden Beschreibung bezieht sich somit nicht unbedingt immer auf dieselbe Ausführungsform. Ferner können die bestimmten Merkmale, Strukturen oder Charakteristiken in einer oder mehreren Ausführungsformen kombiniert werden.
Bei einer Ausführungsform können Umabbildungsinformationen bezüglich einer Speichereinheit in einem nichtflüchtigen diskret adressierbaren Speicher geführt werden. Solche Umabbildungsinformationen können Umabbildungsvektoren umfassen, die eine Umabbildungsadresse zum Ersatz einer durch einen Prozessor bereitgestellten Adresse zum Beispiel als Teil einer an die Speichereinheit gerichteten Lese-/Schreibanforderung bereitstellen. Hierbei kann ein diskret adressierbarer Speicher zum Beispiel Speicherzellen umfassen, die nicht in Blöcken und/oder Sektoren auf einmal beschrieben werden müssen, sondern individuell oder in relativ kleinen Gruppen adressiert werden können. Zum Beispiel kann beim Schreiben von Daten in einen Speicher des NOR-Flash-Typs in einen großen Block von Speicherzellen geschrieben werden, auch wenn die zu schreibenden Daten nur einen Speicherplatz von einer oder zwei Speicherzellen erfordern. Bei einem anderen Beispiel kann beim Schreiben von Daten, wie zum Beispiel Umabbildungsinformationen, in einen Phasenänderungsspeicher (PCM) lediglich in eine Anzahl von Speicherzellen geschrieben werden, die im wesentlichen mit der Speichergröße der zu schreibenden Daten übereinstimmt.
Das Führen von Umabbildungsinformationen in einem solchen nichtflüchtigen diskret adressierbaren Speicher kann eine feinstufigere Steuerung bestimmter umzuabbildender Bereiche des Speichers gewährleisten. Zum Beispiel kann ein solcher nichtflüchtiger diskret adressierbarer Speicher diskrete Adressierung erlauben, um Umabbildungsvektoren in relativ kleinen Teilen eines Speicherplatzes zu speichern. Im Gegensatz dazu kann ein nicht diskret adressierbarer Speicher Block- und/oder Sektoradressierung benutzen, so daß zum Beispiel das Speichern lediglich eines einzigen Umabbildungsvektors einen relativ großen Teil der Speichereinheit einnehmen kann. Zusätzlich kann ein Block- und/oder Sektoradressierung benutzender Speicher einen Löschprozeß verwenden, um einen Speicherblock und/oder -sektor für einen nachfolgenden Schreibprozeß vorzubereiten, was im Vergleich zu einem diskret adressierbaren Speicher zu einer vergrößerten Schreibzeit führt. Das Speichern und Führen der Umabbildungsinformationen in einem nichtflüchtigen diskret adressierbaren Speicher kann dementsprechend eine Möglichkeit bereitstellen, die Speicherplatzausnutzung der Speichereinheit zu verbessern sowie die bei einem Schreibprozeß benötigte Zeit zu verringern. Bei einer Implementierung kann das Führen von Umabbildungsinformationen in einem nichtflüchtigen diskret adressierbaren Speicher die Verwendung einer flüchtigen Speichereinheit erlauben, die solche Umabbildungsinformationen betreffen, da ein solcher nichtflüchtiger Speicher solche Umabbildungsinformationen sogar während eines Abschaltens speichern kann. Dementsprechend kann das Speichern und Führen von Umabbildungsinformationen in einem nichtflüchtigen diskret adressierbaren Speicher eine vergrößerte Flexibilität bei der Auswahl des Speichertyps, wie zum Beispiel NAND- oder NOR-Flash-Speicher, SRAM, DRAM und PCM, um nur einige wenige Beispiele zu nennen, erlauben.
Bei einer Implementierung kann eine Speichereinheit, die Umabbildungsinformationen betreffen, physisch einen nichtflüchtigen diskret adressierbaren Speicher umfassen, so daß ein einziger Chip oder integrierter Schaltungschip sowohl eine Speichereinheit als auch einen nichtflüchtigen diskret adressierbaren Speicher umfaßt. Bei einer solchen Implementierung kann eine Speichereinheit jedoch von einem nichtflüchtigen diskret adressierbaren Speicher verschieden sein, so daß separat durch einen Prozessor und/oder Speichercontroller auf eine solche Speichereinheit und einen nichtflüchtigen diskret adressierbaren Speicher zugegriffen werden kann. Zum Beispiel kann ein nichtflüchtiger diskret adressierbarer Speicher, der zum Speichern von Umabbildungsinformationen bezüglich einer Speichereinheit verwendet wird, sich auf der Speichereinheit befinden, aber immer noch von einer solchen Speichereinheit verschieden sein. Als Fortsetzung des Beispiels kann eine solche Speichereinheit ein Speichermodul umfassen, das mehrere Speicherchips enthält; während über einen einzigen Prozessor und/oder Speichercontroller auf den Speicherchip zugegriffen werden kann, kann durch einen separaten Prozessor und/oder Speichercontroller auf einen zum Speichern von Umabbildungsinformationen verwendeten nichtflüchtigen diskret adressierbaren Speicher zugegriffen werden. Solche Einzelheiten und Vorteile des Führens von Umabbildungsinformationen auf einem nichtflüchtigen diskret adressierbaren Speicher sind natürlich lediglich Beispiele, und das Beanspruchte ist nicht darauf beschränkt.
Das Speichern und Führen von Umabbildungsinformationen bezüglich einer Speichereinheit auf einem nichtflüchtigen diskret adressierbaren Speicher kann auch zu einer reduzierten Latenzzeit und/oder eine erhöhte Nutzung verfügbarer Speicherkapazität im Vergleich zu dem Führen von Umabbildungsinformationen zum Beispiel in der Speichereinheit führen. Bei einer Implementierung können solche Umabbildungsinformationen im Fluge erzeugt werden, zum Beispiel während Laufzeitprozessen, wie zum Beispiel durch einen Prozessor eingeleitete Lese-/Schreibprozesse, wobei aus einer Speichereinheit gelesene Daten, wie nachfolgend beschrieben, auf Fehler geprüft werden. Bei einer anderen Implementierung kann durch ein System ein Initialisierungsprozeß durchgeführt werden, um ein Scannen nach fehleranfälligen Teilen einer Speichereinheit zu beinhalten. Wiederum sind solche Einzelheiten und Vorteile des Führens von Umabbildungsinformationen in einem nichtflüchtigen diskret adressierbaren Speicher lediglich Beispiele, und das Beanspruchte ist nicht darauf beschränkt.
Bei einer Ausführungsform kann eine Speichereinheit Speicherzellen umfassen, die sich mit der Zeit langsam verschlechtern, so daß eine vergrößerte Wahrscheinlichkeit entstehen kann, daß während des Lesens einer solchen Speichereinheit ein oder mehrere Fehler auftreten können. Eine Speichereinheit kann auch als Folge ihrer Herstellung defekte und/oder marginal-funktionsfähige Speicherzellen umfassen.
Solche Fehler können zum Beispiel in mehreren Bereichen innerhalb eines Datenverarbeitungssystems unter Verwendung von Fehlerkorrekturcodes (ECC) oder anderen solchen Techniken korrigiert werden. Von einer Systemperspektive aus gesehen, kann eine Bestimmung erfolgen, ob solche fehleranfälligen Zellen weiter benutzt werden sollen oder nicht. Wie später ausführlicher erläutert werden wird, kann eine solche Bestimmung mindestens teilweise auf einem Vergleich der Anzahl solcher Fehler mit einer Fehlerschwelle basieren, die zum Beispiel während einer Entwurfsphase einer Speichereinheit definiert werden kann. Bei einer Implementierung kann die Benutzung bestimmter Speicherzellen ausgesetzt werden, bevor solche Zellen eine zu große Anzahl von Fehlern zeigen. Anders ausgedrückt, kann die Benutzung fehleranfälliger Speicherzellen ausgesetzt werden, wenn solche Speicherzellen eine Anzahl von Fehlern produzieren, die sich einer Fehlerschwelle nähert. Eine solche Schwelle muß zum Beispiel nicht erreicht werden, um zu bestimmen, daß die Benutzung von Speicherzellen ausgesetzt werden kann. Die Beobachtung, daß eine Anzahl von Fehlern sich einer Fehlerschwelle nähert, kann dementsprechend eine Möglichkeit darstellen, vorherzusagen, daß bestimmte Speicherzellen bald zu viele Fehler produzieren werden, so daß zum Beispiel die Benutzung solcher fehleranfälligen Speicherzellen gestoppt werden kann, bevor eine kritische Fehlfunktion der Speicherzellen tatsächlich beginnt. Wenn die Benutzung von bestimmten Speicherzellen ausgesetzt werden soll, können Ersatzspeicherzellen auf eine Weise ausgewählt werden, die eine Gesamtspeichereinheitskapazität aufrechterhält.
Bei einer Ausführungsform kann dementsprechend ein Prozeß zum Aufrechterhalten einer Größenkapazität einer Speichereinheit das Umabbilden einer fehleranfälligen Speicherstelle auf eine ordnungsgemäß funktionierende Speicherstelle ohne Verlust von Gesamtsystemspeicherplatz (z. B. Kapazität der Speichereinheit) umfassen. Eine solche Umabbildung kann mindestens teilweise auf Informationen bezüglich einer Quantität und/oder Häufigkeit von als Ergebnis des Lesens aus einer fehleranfälligen Speicherstelle auftretenden Fehlern basieren. Hierbei bedeutet Speicherstelle einen Teil einer Speichereinheit, auf den z. B. über einen Lese- und/oder Schreibprozeß zugegriffen werden kann, wobei eine Adresse oder Adressen verwendet werden, um eine solche Speicherstelle und/oder einen solchen Teil zu identifizieren. Wie später ausführlicher erläutert werden wird, kann zum Beispiel eine ECC-Maschine verwendet werden, um eine Bitfehlerrate und/oder die Anzahl von Bitfehlern zu bestimmen, die mit dem Lesen eines bestimmten Teils eines Speichers assoziiert ist. Danach können die Bitfehlerrate und/oder die Anzahl der Bitfehler mit einer Fehlerschwelle verglichen werden, die zum Beispiel eine wesentliche Grenze für eine annehmbare Anzahl von Fehlern umfassen kann. Abhängig von einem Ergebnis eines solchen Vergleichs kann eine Entscheidung erfolgen, ob der bestimmte Teil des Speichers, der die Fehler produziert, zurückgezogen, z. B. nicht weiter benutzt, werden soll.
Bei einer bestimmten Ausführungsform kann ein Prozeß zum Zurückziehen eines Teils einer Speichereinheit das Verlagern von Digitalsignalen, die in dem zurückzuziehenden Teil der Speichereinheit gespeicherte Daten repräsentieren, zu einem anderen Teil der Speichereinheit umfassen. Bei einer Implementierung können solche von einem zurückgezogenen Teil einer Speichereinheit umgeordnete Daten repräsentierenden Digitalsignale zu einem Ersatzteil der Speichereinheit verlagert werden. Zum Beispiel kann ein solcher Ersatzteil des Speichers eine physische Stelle der Speichereinheit umfassen, die anfänglich nicht als Teil der vollen Kapazität der Speichereinheit anerkannt oder betrachtet wird, wie später ausführlicher erläutert werden wird. Ein Prozeß des Zurückziehens eines Teils einer Speichereinheit kann auch eine Umabbildung einer Adresse eines zurückzuziehenden Teils der Speichereinheit umfassen, um eine Adresse eines neuen Ersatzteils der Speichereinheit zu entsprechen. Solche umabgebildeten Adressen können, wie oben angegeben, zum Beispiel in einem nichtflüchtigen diskret adressierbaren Speicher gespeichert werden. Natürlich sind solche Prozesse lediglich Beispiele, und das Beanspruchte ist nicht darauf beschränkt.
Bei einer Ausführungsform kann bei einem Prozeß, wie zum Beispiel dem oben beschriebenen, eine Speichereinheit beteiligt sein, die eine Einheit umfaßt. Wenn ein PCM altert, können dementsprechend eine Bitfehlerrate und/oder eine Anzahl von Bitfehlern, die durch Teile des PCM produziert wird, zunehmen. Solche Fehler können bis zu einem gewissen Grad zum Beispiel unter Verwendung einer ECC-Maschine und/oder anderer solcher Fehlerkorrekturtechniken korrigiert werden. Eine Anzahl von Fehlern kann jedoch bis über eine Fähigkeit solcher Fehlerkorrekturtechniken hinaus zunehmen. Deshalb kann es wünschenswert sein, solche Speicherteile zurückzuziehen, wenn ein Trend angezeigt wird, daß solche Speicherteile eine zu große Anzahl von Fehlern produziert haben oder anfangen, diese zu produzieren.
Ausführungsformen, wie zum Beispiel die oben beschriebenen, können eine erfolgreiche Verwendung von Speicherungseinheiten unter Verwendung relativ wenig zuverlässiger Technologien erlauben. Zum Beispiel kann unter Verwendung von hier beschriebenen Ausführungsformen ein Chip verwendet werden, der zuvor als unbenutzbar betrachtet wurde. Außerdem können solche Ausführungsformen eine Lebensdauer einer Speicherungseinheit auf die eines Großteils ihrer Speicherzellen, statt die Lebensdauer relativ weniger ihrer Speicherzellen, verlängern.
1 ist eine schematische Ansicht einer Speicherkonfiguration gemäß einer Ausführungsform. Eine Speichereinheit 100 kann in einen Hauptspeicher 110 und einen Ersatzspeicher 120 aufgeteilt werden. Die Speichereinheit 100 kann NAND- oder NOR-Flash-Speicher, SRAM, DRAM oder PCM umfassen, um nur einige wenige Beispiele zu nennen. Die Speichereinheit 100 kann einen benutzeradressierbaren Speicherplatz umfassen, der solche Haupt- und Ersatzspeicherteile und/oder einen oder mehrere andere Speicherteile enthält, die miteinander zusammenhängend sein können oder auch nicht und auf einer einzigen Einheit angeordnet sein können oder auch nicht. Der Hauptspeicher 110 und der Ersatzspeicher 120 können unabhängige adressierbare Plätze umfassen, auf die zum Beispiel durch Lese-, Schreib- und/oder Löschprozesse zugegriffen werden kann.
Gemäß einer Ausführungsform können ein oder mehrere Teile der Speichereinheit 100 Signale speichern, die Daten und/oder Informationen repräsentieren, so wie sie durch einen bestimmten Zustand der Speichereinheit 100 ausgedrückt werden. Zum Beispiel kann ein Daten und/oder Informationen repräsentierendes elektronisches Signal in einem Teil der Speichereinheit „gespeichert” werden, indem der Zustand solcher Teile der Speichereinheit 100 beeinflußt oder geändert wird, um Daten und/oder Informationen als Binärinformationen (zum Beispiel Einsen und Nullen) darzustellen. Bei einer bestimmten Implementierung stellt dementsprechend eine solche Änderung des Zustands des Teils des Speichers zum Speichern eines Daten und/oder Informationen repräsentierenden Signals eine Transformation der Speichereinheit 100 in einen anderen Zustand oder eine andere Sache dar.
Die Speichereinheit 100 kann dafür konfiguriert werden, anfänglich Hauptspeicher 110 zu umfassen, der der voll benutzbaren Kapazität der Speichereinheit 100 entspricht. Eine solche anfängliche Konfiguration kann zusätzlich Ersatzspeicher 120 umfassen, der bei der Bestimmung der Kapazität der Speichereinheit nicht eingeschlossen werden muß. Wenn Teile des Hauptspeichers unbenutzbar werden oder zum Beispiel während Lese-/Schreibprozessen zu einer zu großen Anzahl von Fehlern führen, kann der Ersatzspeicher 120 jedoch verwendet werden, um Teile des Hauptspeichers 110 zu ersetzen. Natürlich sind Einzelheiten einer solchen Speicherkonfiguration lediglich Beispiele, und das Beanspruchte ist nicht darauf beschränkt.
2 ist ein Flußdiagramm eines Speicherlese-/-schreibprozesses 200 gemäß einer Ausführungsform. Im Block 220 kann ein Lese-/Schreibprozeß zum Lesen oder Schreiben in einem Teil einer Speichereinheit, zum Beispiel durch eine Systemanwendung, eingeleitet werden, die durch einen hier nicht gezeigten Prozessor ausgeführt wird, der eine oder mehrere Lese-/Schreibadressen bereitstellt, um jeweils eine oder mehrere Speicherstellen zu identifizieren, auf denen gespeicherte Daten zu lesen sind oder in die zu schreiben ist. Beginnend im Block 230 kann eine solche Lese-/Schreibadresse einen Datenlese-/-schreibprozeß entlang eines Datenpfads lenken, der zuvor mindestens teilweise abhängig davon ausgewählt wurde, ob die Lese-/Schreibadresse einer Speicherstelle entspricht, die zurückgezogen wurde. In dem vorliegenden Beispiel kann eine Speichereinheit einen Hauptspeicherteil und einen Ersatzspeicherteil umfassen, wie zum Beispiel die in 1 gezeigte Speichereinheit 100. Bei einer bestimmten Implementierung kann ein Ersatzspeicherteil anstelle eines Hauptspeicherteils verwendet werden, der zurückgezogen wird. Falls eine solche Speicherstelle nicht zurückgezogen wurde, kann im Block 240 der Datenpfad einen Datenlese-/-schreibprozeß zu einer Stelle in einem Hauptspeicherteil lenken, der einer durch einen Prozessor gesendeten Adresse entspricht. Ein solches Lenken kann durch eine geeignet geschaltete Hardware-Schaltkomponente, wie zum Beispiel einen Multiplexer, durchgeführt werden. Zum Beispiel kann ein Signal an eine Hardware-Schaltkomponente angelegt werden, um einen Datenpfad auszuwählen, der zu einem Hauptspeicherteil führt, der einer durch den Prozessor gesendeten Adresse entspricht. Andere durch die Hardware-Schaltkomponente ausgewählte Datenpfade können individuelle Datenpfade umfassen, die zu verschiedenen Teilen einer Speichereinheit, wie zum Beispiel einem Ersatzspeicherteil, führen.
Als Ergebnis kann im Block 250 die durch den Prozessor gesendete Lese-/Schreibadresse verwendet werden, um aus dem Hauptspeicherteil der Speichereinheit zu lesen oder in diesen zu schreiben. Danach können im Block 260 aus der gelesenen Adresse der Speichereinheit gelesene Daten Fehlerprüfhardware und/oder -software, wie zum Beispiel einem ECC-Decodierer und/oder anderen solchen Fehlerkorrekturtechniken, zugeführt werden. Im Fall des Schreibens von Daten in die Speichereinheit kann ein nachfolgender Leseprozeß zum Verifizieren einer erfolgreichen Schreiboperation durchgeführt werden: solche gelesenen Daten können dann Fehlerprüfhardware und/oder -software, wie zum Beispiel einem ECC-Decodierer und/oder anderen solchen Fehlerkorrekturtechniken, zugeführt werden.
Falls eine Speicherstelle zurückgezogen wurde, kann im Block 245 ein Datenpfad einen Datenlese-/-schreibprozeß zu einer Stelle in einem Ersatzspeicherteil anstelle einer Speicherstelle, die einer durch einen Prozessor gesendeten Adresse entspricht, lenken. Eine solche Pfadlenkung kann durch eine geeignete geschaltete Hardware-Schaltkomponente, wie zum Beispiel einen Multiplexer, durchgeführt werden. Insbesondere kann ein Signal an eine solche Hardware-Schaltkomponente angelegt werden, um einen Datenpfad auszuwählen, der zu einem Ersatzspeicherteil führt, der einer durch einen Prozessor gesendeten Adresse entspricht. Andere durch die Hardware-Schaltkomponente ausgewählte Datenpfade können individuelle Datenpfade umfassen, die zu verschiedenen Teilen einer Speichereinheit führen, wie zum Beispiel einem Hauptspeicherteil und/oder anderen Ersatzspeicherteilen.
Als Ergebnis kann im Block 255 die durch den Prozessor gesendete Lese-/Schreibadresse, obwohl sie ursprünglich an eine Adresse eines Hauptspeicherteils gerichtet war, zu einem Ersatzspeicherteil der Speichereinheit umgelenkt werden. Danach können im Block 260 aus dem Ersatzspeicherteil gelesene oder in diesen geschriebene Daten Fehlerprüfhardware und/oder -software, wie zum Beispiel einem ECC-Decodierer und/oder anderen solchen Fehlerkorrekturtechniken, zugeführt werden. Im Fall des Schreibens von Daten in die Speichereinheit kann ein nachfolgender Leseprozeß zum Verifizieren einer erfolgreichen Schreiboperation durchgeführt werden: solche gelesenen Daten können dann Fehlerprüfhardware und/oder -software, wie zum Beispiel einem ECC-Decodierer und/oder anderen solchen Fehlerkorrekturtechniken, zugeführt werden. Natürlich sind Einzelheiten eines solchen Speicherleseprozesses lediglich Beispiele, und das Beanspruchte ist nicht darauf beschränkt.
3 ist ein Flußdiagramm eines Speicherlese-/Schreibprozesses 300 gemäß einer Ausführungsform. Im Block 310 kann ein Lese-/Schreibprozeß zum Lesen oder Schreiben in einem Teil einer Speichereinheit zum Beispiel durch eine Systemanwendung eingeleitet werden, die eine oder mehrere Lese-/Schreibadressen bereitstellt, um jeweils eine oder mehrere Speicherstellen zu identifizieren, aus denen gespeicherte Daten zu lesen sind oder in die zu schreiben ist. ECC-Hardware und/oder -Software kann zum Beispiel durch Paritätsprüfung gelesener Daten verwendet werden, um Fehler in gelesenen Daten zu prüfen und/oder zu korrigieren. Danach können anfänglich gelesene Daten mit korrigierten gelesenen Daten verglichen werden, um die Anzahl der Fehler zu bestimmen, die bei dem Speicherlese-/-schreibprozeß aufgetreten sind, wie im Block 320. Eine solche Anzahl von Fehlern kann als Bitfehlerrate (BER) ausgedrückt werden, die zum Beispiel ein Verhältnis der Anzahl der Fehlerbit zu der Gesamtzahl gelesener Bit umfassen kann. Eine BER oder Anzahl von Fehlern, die sich aus dem Lesen aus einem Teil einer Speichereinheit ergibt, kann mit einem Fehlerschwellenwert verglichen werden, der einen Wert umfassen kann, der eine maximal annehmbare BER oder eine maximal annehmbare Anzahl von Fehlern repräsentiert, über die hinaus zum Beispiel zusätzliche Fehler nicht erfolgreich korrigiert werden können: ein solcher Fehlerschwellenwert kann zum Beispiel eine Zahl umfassen, die eine wesentliche Obergrenze einer BER oder einer Anzahl von Fehlern darstellt, die für eine bestimmte Speichereinheit, wie zum Beispiel die in 1 gezeigte Speichereinheit 100, korrigierbar sind. Bei oder unter einem solchen Fehlerschwellenwert kann ECC-Hardware und/oder -Software in der Lage sein, Lesefehler zu korrigieren. Aber über einer solchen Fehlerschwelle kann eine relativ hohe Wahrscheinlichkeit bestehen, daß nicht alle Lesefehler korrigierbar sind.
Im Block 330 erfolgt eine Entscheidung, ob ein Teil des Speichers zurückzuziehen ist, mindestens teilweise abhängig davon, ob das Lesen aus einem solchen Teil des Speichers zu zu vielen Fehlern führt. Wenn eine solche Anzahl von Fehlern bei oder unter einer Fehlerschwelle liegt, kann eine Entscheidung erfolgen, einen solchen Teil des Speichers nicht zurückzuziehen, und der Lese-/Schreibprozeß 300 kann zum Block 335 voranschreiten. Hier kann einer Hardware-Schaltkomponente ein Signal zugeführt werden, so daß eine Route oder ein Pfad, worauf Daten für den Lese-/Schreibprozeß gesendet werden, zu einem ursprünglichen Hauptspeicherteil gelenkt werden kann. Als nächstes können im Block 340 zum Beispiel gelesene Daten einer Anwendung zugeführt werden, die die gelesenen Daten angefordert hat, oder Schreibdaten können in einen ursprünglichen Hauptspeicherteil geschrieben werden.
Wenn dagegen eine solche Anzahl von Fehlern über einer Fehlerschwelle liegt, kann eine Entscheidung erfolgen, einen Teil des Speichers zurückzuziehen, und der Lese-/Schreibprozeß 300 kann zu dem Block 350 voranschreiten, in dem zum Beispiel ein Prozeß zum Zurückziehen eines solchen Teils des Speichers, der zu zu vielen Fehlern führt, beginnen kann. Bei einer bestimmten Implementierung können in einem solchen zurückzuziehenden Speicherteil gespeicherte Daten ein weiteres Mal gelesen werden, indem einer Hardware-Schaltkomponente ein Signal zugeführt wird, so daß eine für den Lese-/Schreibprozeß verwendete Datenroute zu einem ursprünglichen Hauptspeicherteil gelenkt werden kann. Als nächstes kann im Block 360 der Hardware-Schaltkomponente ein Signal zugeführt werden, so daß eine für nachfolgende Lese- und/oder Schreibprozesse verwendete Datenroute zu einem Ersatzspeicherteil gelenkt werden kann, der verwendet wird, um den ursprünglichen Hauptspeicherteil zu ersetzen. Als nächstes können in Block 340 zum Beispiel gelesene Daten einer Anwendung zugeführt werden, die die gelesenen Daten angefordert hat, oder Schreibdaten können in einen Ersatzspeicherteil geschrieben werden. Einzelheiten eines solchen Speicherleseprozesses sind natürlich lediglich Beispiele, und das Beanspruchte ist nicht darauf beschränkt.
4 ist ein schematisches Diagramm einer Ausführungsform eines Datenverarbeitungssystems 400 mit einer Speichereinheit 455, die wie oben zum Beispiel mit Bezug auf 1 besprochen in einen Hauptteil 450 und einen Ersatzteil 460 aufgeteilt werden kann. Ein Datenverarbeitungssystem 400 kann eine beliebige Einheit, Vorrichtung und/oder Maschine repräsentieren, die dafür konfigurierbar sein kann, die Speichereinheit 455 zu verwalten. Als Beispiel, aber nicht als Einschränkung, kann das Datenverarbeitungssystem 400 folgendes umfassen: eine oder mehrere Datenverarbeitungseinheiten und/oder -plattformen, wie zum Beispiel einen Desktop-Computer, einen Laptop-Computer, eine Workstation, eine Servereinheit oder dergleichen; eine oder mehrere persönliche Datenverarbeitungs- oder Kommunikationseinheiten oder -vorrichtungen, wie zum Beispiel einen Personal Digital Assistant, ein Mobilkommunikationsgerät oder dergleichen; ein Datenverarbeitungssystem und/oder assoziierte Dienstanbieterfähigkeit, wie zum Beispiel einen Datenbank- oder Datenspeicherungsdienstanbieter bzw. ein System; und/oder beliebige Kombinationen davon.
Es wird anerkannt, daß alle oder Teile der verschiedenen in dem Datenverarbeitungssystem 400 gezeigten Anordnungen und die hier weiter beschriebenen Prozesse und Verfahren unter Verwendung von oder anderweitigem Einbezug von Hardware, Firmware, Software oder einer beliebigen Kombination davon implementiert werden können. Als Beispiel, aber nicht als Beschränkung, kann das Datenverarbeitungssystem 400 somit folgendes umfassen: mindestens eine Verarbeitungseinheit 410, die wirksam durch eine Hardware-Schaltkomponente 470 mit dem Speicher 455 gekoppelt ist, einen Speichercontroller 435 und eine Fehlerdetektions- und Speicherzurückzieh-Bestimmungskomponente 440 (die im folgenden der Einfachheit halber als „Fehlerdetektionskomponente” bezeichnet wird). Die Verarbeitungseinheit 410 kann eine oder mehrere Schaltungen repräsentieren, die dafür konfigurierbar sind, mindestens einen Teil einer Datenverarbeitungsprozedur oder eines Prozesses auszuführen. Als Beispiel, aber nicht als Beschränkung, kann die Verarbeitungseinheit 410 folgendes umfassen: einen oder mehrere Prozessoren, Controller, Mikroprozessoren, Mikrocontroller, anwendungsspezifische integrierte Schaltungen, digitale Signalprozessoren, programmierbare Logikanordnungen, am Einsatzort programmierbare Gate-Arrays und dergleichen oder eine beliebige Kombination davon. Die Verarbeitungseinheit 410 kann mit dem Speichercontroller 435 kommunizieren, um speicherbezogene Operationen zu verarbeiten, wie zum Beispiel Lesen, Schreiben und/oder Löschen. Die Verarbeitungseinheit 410 kann ein Betriebssystem umfassen, das dafür ausgelegt ist, mit dem Speichercontroller 435 zu kommunizieren. Ein solches Betriebssystem kann zum Beispiel Befehle erzeugen, die über den Adressenausgabeport 415 und/oder den Datenlese-/-schreibport 420 zu dem Speichercontroller 435 zu senden sind. Solche Befehle können zum Beispiel eine dem Speicher 455 entsprechende Speicheradresse umfassen.
Das Datenverarbeitungssystem 400 kann zum Beispiel einen Eingangs-/Ausgangsteil 480 umfassen, der ein/eine oder mehrere Anordnungen oder Merkmale repräsentieren kann, die dafür konfigurierbar sind, menschliche Eingaben und/oder Maschineneingaben anzunehmen oder anderweitig einzuführen, und/oder ein/eine oder mehrere Anordnungen oder Merkmale, die dafür konfigurierbar sind, menschliche Ausgaben und/oder Maschinenausgaben abzuliefern oder anderweitig bereitzustellen. Als Beispiel, aber nicht als Beschränkung, kann der Eingangs-/Ausgangsteil 480 ein Display, einen Lautsprecher, eine Tastatur, eine Maus, einen Trackball, einen Berührungsschirm, einen Datenport usw. in wirksamer Konfiguration umfassen.
Der Speichercontroller 435 kann einen nichtflüchtigen diskret adressierbaren Speicher 430 umfassen, um Informationen zu führen, die dazu zu verwenden sind, über die Hardware-Schaltkomponente 470 zwischen mehreren zu verschiedenen Teilen des Speichers 455 führenden Datenpfaden 475 auszuwählen. Bei einer Ausführungsform kann ein diskret adressierbarer Speicher PCM umfassen. Zum Beispiel können solche Informationen eine Tabelle von mit bestimmten Speicherauswahlwerten assoziierten Speicheradressen zur Auswahl bestimmter Datenpfade 475 umfassen; wenn die Verarbeitungseinheit 410 als Teil einer Lese-/Schreiboperation eine Adresse präsentiert, kann der nichtflüchtige diskret adressierbare Speicher 430 verwendet werden, um die Adresse zur Auswahl eines bestimmten Datenpfads zu dem Speicher mit einem bestimmten Speicherauswahlwert zu assoziieren. Hierbei kann zum Beispiel eine Auswahl erfolgen, um einen Datenpfad entweder zum Hauptspeicher 450 oder zum Ersatzspeicher 460 zu wählen. Eine solche Auswahl kann, wie oben angegeben, mindestens teilweise abhängig davon erfolgen, ob eine Stelle des Speichers 455, die mit einer in einem Lese-/Schreibprozeß präsentierten Adresse assoziiert ist, zurückgezogen wurde. Um die durch ein konkretes Beispiel zu veranschaulichen, kann die Verarbeitungseinheit 410 als Teil einer Leseoperation eine Adresse präsentieren. Die durch den Speichercontroller 435 empfangene Adresse kann dann mit einem in dem nichtflüchtigen diskret adressierbaren Speicher 430 geführten bestimmten Speicherauswahlwert assoziiert werden. Wie nachfolgend erläutert wird, kann ein solcher Speicherauswahlwert mindestens teilweise auf der Basis von durch die Fehlerdetektionskomponente 440 bereitgestellten Informationen eingerichtet worden sein. Ein solcher Speicherauswahlwert kann dann der Hardware-Schaltkomponente 470 zugeführt werden, um aus mehreren Datenpfaden 475 einen Datenpfad zum Speicher auszuwählen. In dem vorliegenden konkreten Beispiel entspricht die Adresse einer zuvor zurückgezogenen Stelle des Speichers 455. Dementsprechend kann das Register 430 die Adresse mit einem Speicherauswahlwert assoziieren, der, wenn er der Hardware-Schaltkomponente 470 vorgelegt wird, einen Datenpfad auswählen kann, der zu einer Stelle in dem Ersatzspeicher 460 führt. Obwohl zwei Datenpfade gezeigt sind, um die mehreren Datenpfade 475 in 4 zu repräsentieren, ist zu beachten, daß eine beliebige Anzahl von Datenpfaden möglich sein kann. Außerdem muß die Hardware-Schaltkomponente 470 nicht auf die Auswahl von nur einem Datenpfad auf einmal begrenzt sein. Ähnlich sind Kombinationen einschließlich einer beliebigen Anzahl von Datenpfaden zu einem beliebigen Teil des Speichers 455 möglich, wobei der Speicher 455 zum Beispiel eine oder mehrere zusammen oder individuell gekapselte Speichereinheiten umfassen kann. Der Speicher 455 kann einen beliebigen Datenspeicherungsmechanismus repräsentieren. Der Speicher 455 kann zum Beispiel ein Festplattenlaufwerk, ein optisches Laufwerk, ein Bandlaufwerk, ein Halbleiter-Speicherlaufwerk usw. umfassen. Dementsprechend sind die hier beschriebenen Konfigurationen lediglich Beispiele, und das Beanspruchte ist nicht darauf beschränkt.
Wie oben angegeben, kann nichtflüchtiger diskret adressierbarer Speicher 430, wie zum Beispiel PCM, Informationen einrichten und führen, die mindestens teilweise auf durch die Fehlerdetektionskomponente 440 bereitgestellten Informationen basieren. Bei einer Ausführungsform können aus dem Speicher 455 gelesene Daten der Fehlerdetektionskomponente 440 zugeführt werden, die auf Fehler prüfen kann, um eine Bitfehlerrate und/oder die Anzahl der Bitfehler, die mit dem Lesen eines bestimmten Teils des Speichers 455 assoziiert ist, zu bestimmen. Solche Fehlerinformationen können dann dem Speichercontroller 435 zugeführt werden, der die Bitfehlerrate und/oder Anzahl der Bitfehler zum Beispiel mit einer Fehlerschwelle vergleichen kann. Abhängig von einem Ergebnis eines solchen Vergleichs kann eine Entscheidung darüber erfolgen, ob der bestimmte Teil des Speichers zurückgezogen wird. Dementsprechend kann die Adresse des bestimmten Teils des Speichers mit einem Speicherauswahlwert assoziiert werden, der, wenn er der Hardware-Schaltkomponente 470 vorgelegt wird, verwendet werden kann, um einen Datenpfad zu einem geeigneten Teil des Speichers auszuwählen. Wie oben beschrieben, kann nichtflüchtiger diskret adressierbarer Speicher 430 solche mit bestimmten Speicheradressen assoziierten Speicherauswahlwerte führen.
Wie in 4 gezeigt, kann das Datenverarbeitungssystem 400 einen Hardwareteil 490 umfassen, der zum Beispiel den Speichercontroller 435, den nichtflüchtigen diskret adressierbaren Speicher 430, die Hardware-Schaltkomponente 470 und/oder den Speicher 455 umfaßt. Bei einer bestimmten Ausführungsform kann das Zurückziehen eines Teils einer Speichereinheit und/oder das Bestimmen, ob aus Haupt- oder Ersatzspeicher zu lesen oder darin zu schreiben ist, einen Prozeß umfassen, der mit Bezug auf die Verarbeitungseinheit 410, die Lese-/Schreibanweisungen ausgeben kann, transparent ist. Dementsprechend muß die Prozessoreinheit 410 aus einem bestimmten Teil des Speichers, der Fehler produziert, gelesene Daten weder empfangen noch verarbeiten. Statt dessen können solche Fehler abgefangen und durch die Fehlerdetektionskomponente 440 detektiert werden, die dann, wie oben beschrieben, dem Speichercontroller 435 Fehlerinformationen zuführen kann. Danach kann der Speichercontroller 435 bestimmen, ob ein bestimmter Teil des Speichers 455 zurückgezogen werden sollte, wobei eine solche Bestimmung in dem Hardwareteil 490 und ohne Teilnahme zum Beispiel der Verarbeitungseinheit 410 erfolgen kann. Zusätzlich kann der Speichercontroller 435 mindestens teilweise abhängig von Signalen, die in dem nichtflüchtigen diskret adressierbaren Speicher 430 gespeicherte Informationen repräsentieren, bestimmen, ob aus Haupt- oder Ersatzspeicher zu lesen oder darin zu schreiben ist. Wieder kann eine solche Bestimmung in dem Hardwareteil 490 und ohne Beteiligung der Verarbeitungseinheit 410 erfolgen. Wie oben angegeben, muß ein Prozessor dementsprechend zum Beispiel während des Verarbeitens von Lese-/Schreibanweisungen nicht mit Softwareprozessen zum Umorganisieren von und/oder Arbeiten mit Speicherabbildungen belastet werden. Natürlich sind solche Prozesse lediglich Beispiele, und das Beanspruchte ist nicht darauf beschränkt.
5 ist ein Flußdiagramm eines Speicherlese-/-schreibprozesses 500 gemäß einer Ausführungsform. Im Block 505 kann ein Lese-/Schreibprozeß zum Lesen aus einem Teil einer Speichereinheit oder zum Schreiben darin, zum Beispiel durch eine Systemanwendung, eingeleitet werden, die eine oder mehrere Lese-/Schreibadressen bereitstellt, um jeweils eine oder mehrere Speicherstellen zu identifizieren, aus denen gespeicherte Daten zu lesen sind oder in die zu schreiben ist. Im Block 510 können eine oder mehrere solche Lese-/Schreibadressen zum Beispiel einem inhaltsadressierbaren Speicher (CAM) zugeführt werden, wobei eine Suche nach möglichen umabgebildeten Adressen, die den bereitgestellten Lese-/Schreibadressen entsprechen, durchgeführt werden kann. Bei einer Implementierung kann ein CAM einen nichtflüchtigen diskret adressierbaren Speicher, wie zum Beispiel einen PCM, umfassen. Ein solcher CAM kann Digitalsignale speichern, die eine Datenbank und/oder Tabelle repräsentieren, die ursprüngliche Adressen mit entsprechenden umabgebildeten Adressen assoziiert. Durch Durchsuchen eines solchen CAM kann dementsprechend im Block 530 eine Bestimmung erfolgen, ob eine ankommende ursprüngliche Lese-/Schreibadresse mit einer in dem CAM gespeicherten entsprechenden umabgebildeten Adresse assoziiert ist. Wenn nicht, wobei eine Suche nach einer mit einer bestimmten ursprünglichen Lese-/Schreibadresse assoziierten umabgebildeten Adresse ein Nullergebnis zurückgibt, kann der Lese-/Schreibprozeß 500 zum Block 540 voranschreiten, in dem die ursprüngliche Lese-/Schreibadresse ausgegeben werden kann. Als Ergebnis kann im Block 550 die ursprüngliche Lese-/Schreibadresse verwendet werden, um aus einer Speichereinheit zu lesen oder in diese zu schreiben. Nachfolgend können im Block 560 aus der ursprünglichen Lese-/Schreibadresse der Speichereinheit zu lesende oder in diese zu schreibende Daten einer Fehlerprüfhardware und/oder -software zugeführt werden, wie zum Beispiel einem ECC-Decodierer und/oder anderen solchen Fehlerkorrekturtechniken.
Wenn dagegen im Block 530 bestimmt wird, daß eine ankommende ursprüngliche Lese-/Schreibadresse eine entsprechende umabgebildete Adresse aufweist, kann der Lese-/Schreibprozeß 500 zum Block 545 voranschreiten, in dem eine umabgebildete Adresse, die einer bestimmten ursprünglichen Lese-/Schreibadresse entspricht, gesendet werden kann. Als Ergebnis kann im Block 555 die umabgebildete Lese-/Schreibadresse verwendet werden, um aus einer Speichereinheit zu lesen oder in diese zu schreiben. Bei einer Implementierung kann ein Ersatzteil der Speichereinheit gelesen oder geschrieben werden, wenn eine umabgebildete Adresse benutzt wird, eine solche Beschränkung ist jedoch lediglich ein Beispiel. Danach können im Block 560 aus der umabgebildeten Lese-/Schreibadresse der Speichereinheit gelesene oder in diese geschriebene Daten einer Fehlerprüfhardware und/oder -software zugeführt werden, wie zum Beispiel einem ECC-Decodierer und/oder anderen solchen Fehlerkorrekturtechniken. Natürlich sind Einzelheiten eines solchen Speicherlese-/-schreibprozesses lediglich Beispiele, und das Beanspruchte ist nicht darauf beschränkt.
6 ist ein Flußdiagramm eines Speicherleseprozesses 600 gemäß einer Ausführungsform. Im Block 605 kann ein Leseprozeß zum Lesen von in einem Teil einer Speichereinheit gespeicherte Informationen repräsentierenden Lesesignalen, zum Beispiel durch eine Systemanwendung, eingeleitet werden, die eine oder mehrere Leseadressen bereitstellt, um jeweils eine oder mehrere Speicherstellen zu identifizieren, aus denen Daten repräsentierende gespeicherte Signale zu lesen sind. ECC-Hardware und/oder -Software kann durch Paritätsprüfung gelesener Daten verwendet werden, um Fehler in gelesenen Daten zu prüfen und/oder zu korrigieren. Danach können anfänglich gelesene Daten mit korrigierten gelesenen Daten verglichen werden und somit die Anzahl der Fehler bestimmt werden, die in dem Speicherleseprozeß aufgetreten sind, wie im Block 610. Eine solche Anzahl von Fehlern kann als eine Bitfehlerrate (BER) ausgedrückt werden, die zum Beispiel ein Verhältnis der Anzahl der Fehlerbit zu der Gesamtzahl gelesener Bit umfassen kann. Im Block 620 kann eine BER oder Anzahl von Fehlern, die sich aus dem Lesen aus einem Teil einer Speichereinheit ergibt, mit einem Fehlerschwellenwert verglichen werden, der einen Wert umfassen kann, der eine maximal annehmbare BER oder maximale annehmbare Anzahl von Fehlern repräsentiert, über den hinaus zum Beispiel zusätzliche Fehler nicht erfolgreich korrigiert werden können: ein solcher Fehlerschwellenwert kann eine Zahl umfassen, die eine wesentliche Obergrenze einer BER oder Anzahl von Fehlern repräsentiert, die für eine bestimmte Speichereinheit, wie zum Beispiel die in 1 gezeigte Speichereinheit 100, annehmbar ist. Bei oder unter einem solchen Fehlerschwellenwert kann ECC-Hardware und/oder -Software in der Lage sein, Lesefehler zu korrigieren. Aber über einer solchen Fehlerschwelle kann eine relativ hohe Wahrscheinlichkeit bestehen, daß mindestens bestimmte Lesefehler nicht korrigierbar sein können.
Im Block 630 wird mindestens teilweise abhängig davon, ob das Lesen aus einem solchen Teil des Speichers zu zu vielen Fehlern führt, eine Entscheidung getroffen, ob ein Teil einer Speichereinheit zurückgezogen wird. Wenn eine solche Anzahl von Fehlern bei oder unter einer Fehlerschwelle liegt, kann der Leseprozeß 600 zum Block 640 voranschreiten, in dem zum Beispiel gelesene Daten einer Anwendung zugeführt werden können, die die gelesenen Daten angefordert hat. Wenn dagegen eine solche Anzahl von Fehlern über einer Fehlerschwelle liegt, kann der Leseprozeß 600 zum Block 650 voranschreiten, in dem zum Beispiel ein Prozeß, einen Teil des Speichers, der zu zu vielen Fehlern führt, zurückzuziehen, beginnen kann. Bei einer bestimmten Implementierung können anfänglich in einem solchen fehleranfälligen Speicherteil gespeicherte Daten zu einem anderen Speicherteil verlagert werden, von dem bekannt ist, daß er funktionsfähig und/oder gesund ist. Ein solcher neuer Speicherteil kann einen Teil von Ersatzspeicher, wie zum Beispiel den in 1 gezeigten Ersatzspeicher 120, umfassen. Im Block 660 kann eine Speicheradresse oder können mehrere Speicheradressen zum Identifizieren der ursprünglichen Speicherstelle(n) der Daten umabgebildet werden, um den neuen Speicherteil zu identifizieren, zu dem Daten verlagert werden. Bei einer Implementierung kann die Umabbildung umfassen, eine neue Adresse so zuzuweisen, daß sie zum Beispiel über einen Vektor einer ursprünglichen Adresse entspricht, so daß ein Aufruf der ursprünglichen Adresse zu einer neuen Adresse umgelenkt werden kann, die die Stelle verlagerter Daten spezifiziert. Im Block 670 können dann Informationen bezüglich solcher umabgebildeter Adressen einem CAM zugeführt werden, um in dem CAM gespeicherte Umabbildungsinformationen zu aktualisieren, wobei solche Informationen als eine Vektor-Umabbildungstabelle gespeichert werden können, wie später ausführlicher beschrieben wird. Im Block 680 können als Reaktion darauf, daß dem CAM eine oder mehrere umabgebildete Adressen zugeführt werden, aktualisierte Informationen auch einem nichtflüchtigen diskret adressierbaren Speicher, wie zum Beispiel einem PCM, zugeführt werden. Zum Beispiel kann ein Speichercontroller Digitalsignale, die Umabbildungsinformationen bezüglich einer Speichereinheit repräsentieren, einem CAM zuführen, wobei ein solcher Speichercontroller mindestens einen Teil der in dem CAM gespeicherten Umabbildungsinformationen in einen nichtflüchtigen diskret adressierbaren Speicher kopieren kann, wenn die in dem CAM gespeicherten Umabbildungsinformationen aktualisiert werden. Bei einer Implementierung können solche aktualisierten Informationen einem nichtflüchtigen diskret adressierbaren Speicher im Fluge zum Beispiel während Laufzeitprozessen, wie zum Beispiel durch einen Prozessor eingeleiteten Lese-/Schreibprozessen, zugeführt werden. Bei einer anderen Implementierung kann ein Initialisierungsprozeß durch ein System durchgeführt werden, um Scannen nach fehleranfälligen Teilen einer Speichereinheit einzuschließen.
Bei einer bestimmten Implementierung kann ein PCM oder ein anderer nichtflüchtiger diskret adressierbarer Speicher periodisch mit Umabbildungsinformationen und/oder anderen in einem CAM gespeicherten Inhalten aktualisiert werden, wie nachfolgend ausführlicher besprochen werden wird. Nach der Umabbildung eines fehleranfälligen Teils des Speichers kann der Leseprozeß 600 zum Block 640 voranschreiten, in dem gelesene Daten zum Beispiel einer Anwendung zugeführt werden können, die die gelesenen Daten angefordert hat. Natürlich sind Einzelheiten eines solchen Speicherleseprozesses lediglich Beispiele, und das Beanspruchte ist nicht darauf beschränkt.
7 ist eine schematische Ansicht einer Vektor-Umabbildungstabelle 700 gemäß einer Ausführungsform. In der Tabelle 700 enthaltene Informationen müssen bei anderen Implementierungen nicht in einer Tabelle formatiert sein; solche Informationen können zum Beispiel ein Array oder ein anderes Mittel zum Organisieren solcher Informationen umfassen. Solche Informationen und die Organisation bezüglich dieser können als solche Informationen repräsentierende Digitalsignale in einem nichtflüchtigen diskret adressierbaren Speicher, wie zum Beispiel einem PCM, gespeichert werden. Die Spalte 710 kann eine Liste von ursprünglichen Adressen 740 umfassen, wie zum Beispiel addr1, addr2, addr3 und so weiter; die Statusspalte 720 kann Informationen darüber, ob eine entsprechende ursprüngliche Adresse, die in der Spalte 710 aufgelistet ist, umabgebildet wurde, umfassen; und Spalte 730 kann eine Liste umabgebildeter Adressen umfassen, wie zum Beispiel addr1', addr2', addr3' und so weiter, die den in der Spalte 710 aufgelisteten ursprünglichen Adressen 740 entsprechen.
Bei einer Implementierung können die ursprünglichen Adressen 740 eine oder mehrere Adressen umfassen, die in einer Lese-/Schreibanforderung durch eine Anwendung und/oder ein System enthalten sind, die bzw. das über in der Speichereinheit 100 an der Stelle der einen oder mehreren Adressen gespeicherte Informationen anfragt. Die Statusspalte 720 kann Metadaten umfassen, um zu beschreiben, ob eine ursprüngliche Adresse 740 umabgebildet wurde. Wenn eine solche Umabbildung aufgetreten ist, kann Spalte 730 dann eine umabgebildete Adresse 750 umfassen, die einer ursprünglichen Adresse 740 entspricht. Zur Veranschaulichung durch ein Beispiel gemäß 1 wurden addr1, addr5, addr7 und addr8 auf addr1', addr5', addr7' bzw. addr8' umabgebildet, während addr2, addr3, addr4 und addr6 nicht umabgebildet wurden.
Hierbei weisen ursprüngliche Adressen, die nicht umabgebildet wurden, keine entsprechende umabgebildete Adresse in der Spalte 730 auf. Bei einer anderen Implementierung muß die Statusspalte 720 nicht in der Tabelle 700 enthalten sein, da eine Anwesenheit einer umabgebildeten Adresse 750 ausreichen kann, um anzuzeigen, daß Umabbildung zum Beispiel für eine bestimmte ursprüngliche Adresse 740 stattgefunden hat. Natürlich sind Einzelheiten einer solchen Vektor-Umabbildungstabelle und anderer Formate des Speicherns von Umabbildungsinformationen lediglich Beispiele, und das Beanspruchte ist nicht darauf beschränkt.
8 ist ein Blockdiagramm eines Speichersystems 800 gemäß einer Ausführungsform. Ein Controller 810 kann dafür konfiguriert werden, ein oder mehrere Signale zu empfangen, die eine Leseanforderung 805 anzeigen, die eine Adresse umfaßt, die eine Stelle einer Speicheranordnung 825 spezifiziert, aus der Daten zu lesen sind. Die Speichereinheit 825 kann zum Beispiel, wie oben beschrieben, Hauptspeicher 820 und Ersatzspeicher 830 umfassen. Ankommende Adressen, die Leseanforderungen begleiten, können durch einen CAM 815 geleitet werden, in dem solche Adressen mit in dem CAM 815 gespeicherten Inhalten verglichen werden können, die mit ursprünglichen Adressen assoziierte umabgebildete Adressen umfassen können. Bei einer bestimmten Implementierung erfolgen Umabbildungsprozesse ohne bestimmte Anweisungen und/oder Signale, die durch einen Benutzer auf einer Systemebene erzeugt werden, so daß ankommende Adressen, die Leseanforderungen begleiten, immer ursprüngliche Adressen umfassen können; solche Adressen können nur einer CAM-Suche nachfolgend mit ihren assoziierten umabgebildeten Adressen assoziiert werden. Anders ausgedrückt, kann der CAM 815 eine Übersetzung aus einem ursprünglichen Adressenraum in einen umabgebildeten Adressenraum gewährleisten. Auf solche Weise kann der Controller 810 bestimmen, ob die Leseanforderung 805 eine Adresse umfaßt, die umabgebildet wurde. Abhängig von einer solchen Bestimmung kann der Controller 810 die Leseanforderung 805 entweder zu dem Hauptspeicher 820 oder zu dem Ersatzspeicher 830 lenken, um Daten zu lesen. Wenn zum Beispiel die Adresse der Leseanforderung 805 nicht umabgebildet wurde, kann der Controller 810 die Leseanforderung zu dem Hauptspeicher 820 weiterleiten, während, wenn eine solche Adresse umabgebildet wurde, der Controller 810 die Leseanforderung 805 dann so modifizieren kann, daß sie eine umabgebildete Adresse umfaßt, die zu dem Ersatzspeicher 820 gelenkt werden kann. Danach kann entweder der Hauptspeicher 820 oder der Ersatzspeicher 830 gelesene Daten 835 einem Fehlerdetektionsblock 840 zuführen, der zum Beispiel einen Fehlerzähler und/oder einen ECC-Decodierer umfassen kann. Bei einer Ausführungsform kann der einen ECC-Decodierer umfassende Fehlerdetektionsblock 840 in einem Chipelement der Speichereinheit 825 angeordnet sein. Bei einer anderen Ausführungsform kann der einen ECC-Decodierer umfassende Fehlerdetektionsblock 840 auf einer Systemebene, wie zum Beispiel in einer Anwendung, bereitgestellt werden. Der Fehlerdetektionsblock 840 kann etwaige in den gelesenen Daten 835 anwesende Fehler detektieren und/oder korrigieren und kann solche detektierten Fehler als eine BER und/oder eine Anzahl von Bitfehlern ausdrücken. Dementsprechend kann der Fehlerdetektionsblock 840 korrigierte gelesene Daten 845 einer Entität zuführen, die die Leseanforderung 805 eingeführt hat, wie zum Beispiel einer Anwendung und/oder einem Hostsystem. Der Fehlerdetektionsblock 840 kann auch Informationen bezüglich der Anzahl von in den gelesenen Daten 835 anwesenden Fehlern einer Vergleichsmaschine 850 zuführen. Falls der Fehlerdetektionsblock 840 einen in einem Chipelement der Speichereinheit 825 angeordneten ECC-Decodierer umfaßt, können solche Fehlerinformationen durch eine Vergleichsmaschinen-Anwendung auf einer Systemebene zugänglich sein. Bei einer Implementierung kann ein ECC-Decodierer zum Beispiel ein für Zugang durch die Vergleichsmaschine 850 verfügbares Fehlerinformationsregister umfassen, das die Anzahl detektierter Fehler mit einer Fehlerschwelle vergleichen kann.
Wie oben erläutert, kann eine solche Fehlerschwelle eine Grenze für eine annehmbare BER oder Anzahl von Fehlern umfassen. Die Vergleichsmaschine 850 kann Ergebnisse 860 eines solchen Vergleichs dem Controller 810 zuführen. Mindestens teilweise auf der Basis solcher Vergleichsergebnisse kann der Controller 810 bestimmen, ob ein bestimmter Teil der Speichereinheit 825 zurückzuziehen ist. Wenn ein solcher Vergleich anzeigt, daß ein bestimmter Teil der Speichereinheit 825 während eines Leseprozesses zum Beispiel zu einer zu großen Anzahl von Bitfehlern geführt hat, kann der Controller 810 dann einen Prozeß zum Zurückziehen des fehleranfälligen Teils des Speichers einleiten. Ein solcher Zurückziehprozeß kann umfassen, in dem sich zurückziehenden Teil des Speichers gespeicherte Daten zu einem anderen Teil des Speichers zu verschieben. Zum Beispiel können Digitalsignale, die Daten repräsentieren, aus einem bestimmten Teil des Hauptspeichers 820 bewegt werden, um in dem Ersatzspeicher 830 gespeichert zu werden. Dementsprechend kann der Controller 810 eine Adresse, die den sich zurückziehenden Teil des Speichers identifiziert, in eine Adresse modifizieren, die den neuen Teil des Speichers, der die verschobenen Daten enthalten soll, identifiziert. Eine solche modifizierte umabgebildete Adresse kann dann in den CAM 815 geschrieben werden, in dem sie, wie oben beschrieben, mit der ursprünglichen Adresse assoziiert werden kann. Ein solcher Speicherzurückziehprozeß kann mit Bezug auf eine Anwendung und/oder ein Hostsystem, die bzw. das zum Beispiel die Leseanforderung 805 eingeführt hat, nahtlos erfolgen. Bei einer Implementierung kann ein nichtflüchtiger diskret adressierbarer Speicher 818, wie zum Beispiel ein PCM, benutzt werden, um in dem CAM 815 gespeicherte Umabbildungsinformationen zu sichern. Zum Beispiel kann der nichtflüchtige diskret adressierbare Speicher 818 von Zeit zu Zeit, gelegentlich, periodisch und/oder jedesmal, wenn der CAM 815 mit neuen Umabbildungsinformationen aktualisiert wird, aktualisiert werden. Bei einer Ausführungsform kann der nichtflüchtige diskret adressierbare Speicher 818 im Fluge zum Beispiel während Laufzeitprozessen, wie zum Beispiel einem durch die Leseanforderung 805 eingeleiteten Leseprozeß, aktualisiert werden. Falls eine solche Aktualisierung des nichtflüchtigen diskret adressierbaren Speichers 818 im wesentlichen für jede Aktualisierung des CAM 815 erfolgt, können der nichtflüchtige diskret adressierbare Speicher und der CAM beide im wesentlichen synchron miteinander sein. Das heißt, jeder der Speicher kann im wesentlichen ähnliche Umabbildungsinformationen enthalten. Eine solche Synchronizität kann während einer Unterbrechung der Stromversorgung des Speichersystems 800 nützlich sein, wobei ein flüchtiger CAM 815 Umabbildungsinformationen verlieren kann, während der nichtflüchtige diskret adressierbare Speicher 818 solche Informationen behalten kann. Natürlich ist eine solche Implementierung eines Speichersystems lediglich ein Beispiel, und das Beanspruchte ist nicht darauf beschränkt.
9 ist ein schematisches Diagramm einer beispielhaften Ausführungsform eines Datenverarbeitungssystems 900, das eine Speichereinheit 910 enthält, die zum Beispiel, wie oben besprochen, in einen Haupt- und einen Ersatzteil aufgeteilt werden kann. Eine Datenverarbeitungseinheit 904 kann eine beliebige Einheit, Vorrichtung und/oder Maschine repräsentieren, die dafür konfigurierbar sein kann, die Speichereinheit 910 zu verwalten. Die Speichereinheit 910 kann einen Speichercontroller 915 und einen Speicher 992 umfassen. Als Beispiel, aber nicht als Beschränkung, kann die Datenverarbeitungseinheit 904 folgendes umfassen: eine oder mehrere Datenverarbeitungseinheiten und/oder -plattformen, wie zum Beispiel einen Desktop-Computer, einen Laptop-Computer, eine Workstation, eine Servereinheit oder dergleichen; eine oder mehrere persönliche Datenverarbeitungs- oder Kommunikationseinheiten oder -vorrichtungen, wie zum Beispiel einen Personal Digital Assistant, ein Mobilkommunikationsgerät oder dergleichen; ein Datenverarbeitungssystem und/oder assoziierte Dienstanbieterfähigkeit, wie zum Beispiel eine Datenbank oder ein Datenspeicherungsdienstanbieter bzw. -system; und/oder eine beliebige Kombination davon.
Es wird anerkannt, daß alle oder Teile der verschiedenen in dem System 900 gezeigten Anordnungen bzw. Einheiten und die hier weiter beschriebenen Prozesse und Verfahren unter Verwendung oder anderweitigem Einbezug von Hardware, Firmware, Software oder einer beliebigen Kombination davon implementiert werden können. Als Beispiel, aber nicht als Beschränkung, kann die Datenverarbeitungseinheit 904 mindestens eine Verarbeitungseinheit 920 umfassen, die durch einen Bus 940 und einen Host- oder Speichercontroller 915 wirksam mit dem Speicher 922 gekoppelt ist. Die Verarbeitungseinheit 920 repräsentiert eine oder mehrere Schaltungen, die dafür konfigurierbar sind, mindestens einen Teil einer Datenverarbeitungsprozedur oder eines Datenverarbeitungsprozesses auszuführen. Als Beispiel, aber nicht als Beschränkung, kann die Verarbeitungseinheit 920 folgendes umfassen: einen oder mehrere Prozessoren, Controller, Mikroprozessoren, Mikrocontroller, anwendungsspezifische integrierte Schaltungen, digitale Signalprozessoren, programmierbare Logikanordnungen, am Einsatzort programmierbare Gate-Arrays und dergleichen oder eine beliebige Kombination davon. Die Verarbeitungseinheit 920 kann mit dem Speichercontroller 915 kommunizieren, um speicherbezogene Operationen zu verarbeiten, wie zum Beispiel Lesen, Schreiben und/oder Löschen sowie oben besprochene Speicheraufteilungsprozesse. Die Verarbeitungseinheit 920 kann ein Betriebssystem umfassen, das dafür ausgelegt ist, mit dem Speichercontroller 915 zu kommunizieren. Ein solches Betriebssystem kann zum Beispiel Befehle erzeugen, die über den Bus 940 zu dem Speichercontroller 915 zu senden sind. Solche Befehle können zum Beispiel Anweisungen zum Aufteilen mindestens eines Teils des Speichers 922, zum Assoziieren eines oder mehrerer Attribute mit bestimmten Aufteilungen und zum Programmieren einer bestimmten Aufteilung mindestens teilweise auf der Basis des Typs der zu programmierenden und zu speichernden Daten enthalten.
Der Speicher 922 stellt einen beliebigen Datenspeicherungsmechanismus dar. Der Speicher 922 kann zum Beispiel einen primären Speicher 924 und/oder einen sekundären Speicher 926 umfassen. Bei einer bestimmten Ausführungsform kann der Speicher 922 Speicher umfassen, der mindestens teilweise auf der Basis eines oder mehrerer Attribute des Speichers und/oder eines Speicherverwaltungsprozesses, wie oben beschrieben, aufgeteilt werden kann. Der primäre Speicher 924 kann zum Beispiel Direktzugriffsspeicher, Nurlesespeicher usw. umfassen. Obwohl er in diesem Beispiel als von der Verarbeitungseinheit 920 getrennt dargestellt ist, versteht sich, daß der primäre Speicher 924 vollständig oder teilweise in der Verarbeitungseinheit 920 bereitgestellt oder anderweitig mit dieser zusammen angeordnet bzw. gekoppelt werden kann.
Der sekundäre Speicher 926 kann zum Beispiel denselben oder einen ähnlichen Typ von Speicher wie der primäre Speicher umfassen und/oder ein/eine oder mehrere Datenspeicherungseinheiten oder -systeme, wie zum Beispiel ein Plattenlaufwerk, ein optisches Laufwerk, ein Bandlaufwerk, ein Halbleiter-Speicherlaufwerk usw. Bei bestimmten Implementierungen kann der sekundäre Speicher 926 wirksam ein computerlesbares Medium 928 aufnehmen oder anderweitig dafür konfigurierbar sein, mit diesem gekoppelt zu werden. Das computerlesbare Medium 928 kann zum Beispiel ein beliebiges Medium umfassen, das Daten, Code und/oder Anweisungen für eine oder mehrere der Einheiten in dem System 900 tragen und/oder zugänglich machen kann.
Die Datenverarbeitungseinheit 904 kann zum Beispiel einen Eingang/Ausgang 932 umfassen. Der Eingang/Ausgang 932 repräsentiert ein/eine oder mehrere Anordnungen oder Merkmale, die dafür konfigurierbar sein können, menschliche Eingaben und/oder Maschineneingaben anzunehmen oder anderweitig einzuführen, und/oder ein/eine oder mehrere Anordnungen oder Merkmale, die konfigurierbar sein können, um menschliche Ausgaben und/oder Maschinenausgaben abzuliefern oder anderweitig bereitzustellen. Als Beispiel, aber nicht als Beschränkung, kann die Eingangs-/Ausgangsanordnung 932 ein Display, einen Lautsprecher, eine Tastatur, eine Maus, einen Trackball, einen Berührungsschirm, einen Datenport usw. mit wirksamer Konfiguration umfassen.
In der obigen ausführlichen Beschreibung werden zahlreiche spezifische Einzelheiten dargelegt, um ein umfassendes Verständnis des Beanspruchten zu gewährleisten. Für Fachleute ist jedoch erkennbar, daß das Beanspruchte ohne diese spezifischen Einzelheiten ausgeübt werden kann. In anderen Fällen wurden Verfahren, Vorrichtungen oder Systeme, die Durchschnittsfachleuten bekannt wären, nicht ausführlich beschrieben, um so das Beanspruchte nicht zu verdecken.
Bestimmte Teile der obigen ausführlichen Beschreibung werden in Form von Algorithmen oder symbolischen Darstellungen von Operationen an binären Digitalsignalen dargestellt, die in einem Speicher einer spezifischen Vorrichtung oder Spezial-Datenverarbeitungseinheit oder -plattform gespeichert sind. Im Kontext der vorliegenden konkreten Beschreibung umfaßt der Ausdruck spezifische Vorrichtung oder dergleichen einen Vielzweckcomputer, sobald er dafür programmiert ist, bestimmte Operationen gemäß Anweisungen aus Programmsoftware auszuführen. Algorithmische Beschreibungen oder symbolische Darstellungen sind Beispiele für Techniken, die von Durchschnittsfachleuten auf dem Gebiet der Signalverarbeitung oder verwandten Gebieten verwendet werden, um anderen Fachleuten das Wesentliche ihrer Arbeit zu vermitteln. Ein Algorithmus wird hier und allgemein als eine in sich stimmige Sequenz von Operationen oder ähnliche Signalverarbeitung betrachtet, die zu einem gewünschten Ergebnis führt. In diesem Kontext umfassen Operationen oder Verarbeitung physische Manipulation physischer Größen. Typischerweise, aber nicht unbedingt, können solche Größen die Form von elektrischen oder magnetischen Signalen annehmen, die gespeichert, transferiert, kombiniert, verglichen oder anderweitig manipuliert werden können. Es hat sich manchmal als zweckmäßig erwiesen, hauptsächlich aus Gründen der üblichen Verwendung solche Signale als Bit, Daten, Werte, Elemente, Symbole, Zeichen, Terme, Zahlen, Ziffern oder dergleichen zu bezeichnen. Es versteht sich jedoch, daß alle diese oder ähnliche Ausdrücke mit geeigneten physikalischen Größen zu assoziieren sind und lediglich zweckmäßige Kennzeichnungen sind. Sofern es nicht spezifisch anders erwähnt wird, so wie es aus der folgenden Besprechung hervorgeht, versteht sich, daß in der gesamten vorliegenden Beschreibung Besprechungen, die Ausdrücke wie „Verarbeitung”, „Datenverarbeitung”, „Berechnung”, „Bestimmung” oder dergleichen benutzen, auf Aktionen oder Prozesse einer spezifischen Vorrichtung, wie zum Beispiel eines Spezial-Computers oder einer ähnlichen elektronischen Spezial-Datenverarbeitungseinheit, verweisen. In einem Beispiel kann ein solcher Spezial-Computer oder eine solche elektronische Spezial-Datenverarbeitungseinheit einen Vielzweckcomputer umfassen, der mit Anweisungen zum Ausführen einer oder mehrerer spezifischer Funktionen programmiert wird. Im Kontext der vorliegenden Beschreibung ist ein Spezial-Computer oder eine ähnliche elektronische Spezial-Datenverarbeitungseinheit deshalb in der Lage, Signale zu manipulieren oder zu transformieren, die typischerweise als physikalische elektronische oder magnetische Größen in Speichern, Registern oder anderen Informationsspeichereinheiten, Übertragungseinheiten oder Anzeigeeinheiten des Spezial-Computers oder der ähnlichen elektronischen Spezial-Datenverarbeitungseinheit repräsentiert werden.
Die hier verwendeten Ausdrücke „und”, „und/oder” und „oder” können vielfältige Bedeutungen umfassen, die mindestens teilweise von dem Kontext abhängen werden, in dem sie verwendet werden. Typischerweise soll „und/oder” sowie „oder” bei Verwendung zum Assoziieren einer Liste, wie zum Beispiel A, B oder C, A, B und C, hier im einschließenden Sinne verwendet, sowie A, B oder C, hier im ausschließenden Sinne verwendet, bedeuten. Der Verweis in der gesamten vorliegenden Beschreibung auf „eine Ausführungsform” bedeutet, daß ein bestimmtes Merkmal, eine bestimmte Struktur oder ein bestimmtes Charakteristikum, die in Verbindung mit der Ausführungsform beschrieben werden, in mindestens einer Ausführungsform des Beanspruchten enthalten ist. Das Erscheinen des Ausdrucks „bei einer Ausführungsform” oder „eine Ausführungsform” an verschiedenen Stellen in der gesamten vorliegenden Beschreibung bezieht sich somit nicht immer unbedingt auf dieselbe Ausführungsform. Ferner können die bestimmten Merkmale, Strukturen oder Charakteristika in einer oder mehreren Ausführungsformen kombiniert werden. Die hier beschriebenen Ausführungsformen können Einheiten, Anordnungen, Maschinen oder Vorrichtungen umfassen, die unter Verwendung von Digitalsignalen operieren. Solche Signale können elektronische Signale, optische Signale, elektromagnetische Signale oder eine beliebige Form von Energie umfassen, die Informationen zwischen Orten bereitstellt.
Obwohl das Dargestellte und Beschriebene zur Zeit als beispielhafte Ausführungsformen betrachtet wird, ist für Fachleute erkennbar, daß verschiedene andere Modifikationen vorgenommen und Äquivalente substituiert werden können, ohne von dem Beanspruchten abzuweichen. Zusätzlich können viele Modifikationen vorgenommen werden, um eine bestimmte Situation an die Lehren des Beanspruchten anzupassen, ohne von dem hier beschriebenen zentralen Konzept abzuweichen. Deshalb ist es beabsichtigt, daß das Beanspruchte nicht auf die bestimmten offenbarten Ausführungsformen beschränkt wird, sondern daß das derart Beanspruchte auch alle Ausführungsformen einschließt, die in den Schutzumfang der angefügten Ansprüche und ihrer Äquivalente fallen.

Claims

Verfahren zum Ausführen eines Lese-/Schreibprozesses zum Lesen aus oder Schreiben in einen Teil einer Speichereinheit (100, 455, 825), wobei durch eine Lese-/Schreibadresse eine Speicherstelle identifiziert wird, aus der gespeicherte Daten zu lesen sind oder in die sie zu schreiben sind, wobei eine Anzahl von Fehlerbits, die bei dem Lese-/schreibprozess an der Speicherstelle auftreten, als eine Bitfehlerrate ausgedrückt wird, die ein Verhältnis der Anzahl der Fehlerbits zu der Gesamtzahl gelesener Bits umfasst, wobei die Anzahl der Fehlerbits durch eine Fehlerdetektionskomponente (440, 840), die aus dem Speicher gelesene Daten auf Fehler prüfen kann, bestimmt wird, wobei, wenn die Anzahl der Fehlerbits über einem Fehlerschwellenwert liegt, ein Zurückziehen des Teils des Speichers (100, 455, 825), der zu zu vielen Fehlern führt, begonnen wird, und wobei anfänglich in dem Teil des Speichers (100, 455, 825), wo ein Fehler aufgetreten ist, gespeicherte Daten zu einem anderen Teil des Speichers (100, 455, 825) verlagert werden, von dem bekannt ist, dass er funktionsfähig ist, wobei ein Speichercontroller (435, 810) Umabbildungsinformationen, die in einem inhaltsadressierbaren Speicher (CAM) (815) gespeichert sind, bezüglich einer Adresse des Teils des Speichers (100, 455, 825), wo Fehler aufgetreten sind, aktualisiert, wodurch ein Aufruf der Adresse zu einer neuen Adresse umgelenkt wird, die eine Speicherstelle verlagerter Daten des fehleranfälligen Teils des Speichers (100, 455, 825) spezifiziert, wobei der Speichercontroller (435, 819) bei jeder Aktualisierung des inhaltsadressierbaren Speichers (CAM) (815) die in dem CAM (815) gespeicherte aktualisierte Umabbildungsinformation in einen nichtflüchtigen diskret adressierbaren Speicher (818) kopiert, sodass der nichtflüchtige diskret adressierbare Speicher (818) und der inhaltsadressierbare Speicher synchron (815) sind.
Verfahren nach Anspruch 1, wobei der nichtflüchtige diskret adressierbare Speicher (818) einen Phasenänderungsspeicher (PCM) umfaßt.
Verfahren nach Anspruch 1, wobei die Umabbildungsinformationen eine oder mehrere Tabellen von Umabbildungsadressen umfassen.
Verfahren nach Anspruch 1, wobei der nichtflüchtige diskret adressierbare Speicher (818) mit neuen Umabbildungsinformationen im Fluge während eines an die Speichereinheit (100, 455, 825) gerichteten Lese-/Schreibprozesses aktualisiert werden kann.
Verfahren nach Anspruch 1, wobei der nichtflüchtige diskret adressierbare Speicher (818) einen inhaltsadressierbaren Speicher (CAM) umfaßt.
Verfahren nach Anspruch 3, wobei die Speichereinheit (100, 455, 825) einen Hauptspeicherteil (110) und einen Ersatzspeicherteil (120) umfaßt und wobei die Umabbildungsadressen einer Speicherstelle in dem Ersatzspeicherteil entsprechen.
Verfahren nach Anspruch 1, wobei das Speichern ferner das Schreiben der Umabbildungsinformationen in einen Teil des nichtflüchtigen diskret adressierbaren Speichers (818) umfaßt, wobei der Teil im Wesentlichen dieselbe Größe wie die Umabbildungsinformationen aufweist.
System, ausgebildet zur Durchführung des Verfahrens nach Anspruch 1, umfassend: einen Host zum Lesen bzw. Schreiben aus einer Speichereinheit bzw. in diese und zum Ausführen einer oder mehrerer Anwendungen; eine Speichereinheit (100, 455, 825); einen inhaltsadressierbaren Speicher (CAM) (815); einen nichtflüchtigen diskret adressierbaren Speicher (818); einen Decodierer für Fehlerkorrekturcodierung (ECC) zum Empfangen von Digitalsignalen, die aus der Speichereinheit (100, 455, 825) gelesene Daten repräsentieren, und zum Bestimmen einer Bitfehlerrate und/oder einer Anzahl von Bitfehlern, die mit den die Daten repräsentierenden gelesenen Signalen assoziiert ist, einen Speichercontroller (435, 810) zum Speichern von Digitalsignalen, die umabgebildete Adressen der Speichereinheit (100, 455, 825) repräsentieren, in dem inhaltsadressierbaren Speicher (CAM) (815) mindestens teilweise abhängig davon, ob die Bitfehlerrate und/oder die Anzahl der Bitfehler eine Fehlerschwelle erreicht oder übersteigt, wobei der CAM (815) einen Phasenänderungsspeicher (PCM) umfasst, wobei der Speichercontroller (435, 810) dafür ausgelegt ist, mindestens einen Teil der in dem inhaltsadressierbaren Speicher (CAM) (815) gespeicherten Umabbildungsinformationen in dem nichtflüchtigen diskret adressierbaren Speicher (818) abzuspeichern, wenn die in dem inhaltsadressierbaren Speicher (CAM) (815) gespeicherten Umabbildungsinformationen aktualisiert werden, so dass der nichtflüchtige diskret adressierbare Speicher (818) und der inhaltsadressierbare Speicher (815) synchron sind.
System nach Anspruch 8, wobei der inhaltsadressierbare Speicher (CAM) (815) dafür ausgelegt ist, Digitalsignale zu empfangen, die eine Leseadresse repräsentieren, und Digitalsignale zu senden, die ein Signal repräsentieren, das mindestens teilweise darauf reagiert, ob die Leseadresse der in dem inhaltsadressierbaren Speicher (CAM) (815) gespeicherten umabgebildeten Adresse entspricht.
System nach Anspruch 9, ferner umfassend: einen Auswahlteil zum Auswählen entweder der Leseadresse oder der umabgebildeten Adresse zur Verwendung als eine Adresse zum Lesen aus der Speichereinheit (100, 455, 825), wobei die Auswahl mindestens teilweise auf dem Signal basiert.
System nach Anspruch 8, wobei die Speichereinheit (100, 455, 825) einen Hauptspeicherteil (110) und einen Ersatzspeicherteil (120) umfaßt und wobei die umabgebildete Adresse einer Speicherstelle in dem Ersatzspeicherteil (120) entspricht.
System nach Anspruch 11, wobei die Speichereinheit (100, 455, 825) ferner den ECC-Decodierer und einen Phasenänderungsspeicherteil umfaßt.
System nach Anspruch 8, wobei die Bitfehlerrate und/oder die Anzahl der Bitfehler mindestens teilweise auf eine physische Verschlechterung des Speichers (100, 455, 825) reagieren.
System nach Anspruch 8, wobei die Umabbildungsinformationen eine oder mehrere Tabellen von Umabbildungsadressen umfassen.
System nach Anspruch 8, wobei der nichtflüchtige diskret adressierbare Speicher (818) mit neuen Umabbildungsinformationen im Fluge während eines an die Speichereinheit (100, 455, 825) gerichteten Lese-/Schreibprozesses aktualisiert werden kann.
System nach Anspruch 8, wobei der nichtflüchtige diskret adressierbare Speicher (818) einen zweiten inhaltsadressierbaren Speicher (CAM) umfaßt.