KR20100132916A - 가융 링크 - Google Patents

Abstract

가융 링크는 가융 금속 도체로 형성된 제 1 저항부와 제 2 저항부를 가진 용융부를 포함하고 있다. 제 1 저항부는 제 2 저항부와의 연결부 근처에 구비된 그리고 과전류에 의해 가열될 때 용융되어 절단되는 가융부를 가지고 있다. 가융 링크는 또한 용용점이 가용 금속 도체의 용융점보다 낮고, 그리고 과전류에 의해 가열될 때 합금상의 형성을 위해 가융부 내로 분산되도록 용융되는 금속 칩, 그리고 금속 칩을 유지하기 위해서 가융부 근처에 구비되어 있는 홀딩부를 포함하고 있고 있다. 온도가 레어 단락 회로 범위에서 과전류에 의해 증가하는 용융부의 열 집중부가 가융부를 제외한 제 1 저항부의 부분으로 전환되도록 제 1 저항부와 제 2 저항부의 저항값의 비율이 설정되어 있다.

Description

가융 링크{FUSIBLE LINK}

본 발명은 가융 링크에 관한 것이고, 더욱 상세히는 레어 단락 회로(rare-short-circuit)에서 과전류에 의해 용융되지않거나 녹지않는 가융 링크에 관한 것이다.

종래에는, 가융 링크(F/L)는 전기 전도도가 200% 이상인 과전류가 흐르는 모터 로드 회로와 같은 전기 회로를 위한 보호 퓨즈로서 사용되었다. 이러한 목적을 위해, 전기 전도도가 200% 이상인 버스트(burst) 전류가 발생할 때 이러한 전기 회로를 효과적으로 보호하기 위해 가융 링크가 필요했다. 말하자면, 전류 범위는 경계값을 근거로 나누어져있다. 경계값에서 흐르는 전류는 규정값의 두배이다. 완전 단락 회로(dead-short-circuit) 범위는 경계값 보다 더 큰 전류 범위이고 그리고 레어 단락 회로 범위는 경계값 보다 작은 전류 범위이다. 완전 단락 회로와 레어 단락 회로 양자를 위해 유효한 특성을 가진 퓨즈가 요구된다.

완전 단락 회로가 나타나면서 대량의 과전류가 흐를 때, 회로가 손상되거나 또는 부하 회로에 연결된 납 와이어가 끊어지거나 증발해버리기 전에 부하 회로의 중단을 보장하기 위해서 가융 링크가 필요하다. 또한, 예를 들면, 모터 비히클의 전동 윈도우가 개폐될 때, 200% 이하의 전기 전도도를 가진 중간 전류 범위에서 모터 로크 전류가 약 10초 정도 회로를 통해 흐를지만, 전류는 모터 로크 전류가 빈번하게 흐를지라도 회로는 쉽게 중단되는 것이 방지될 필요가 있다.

상기 설명한 것과 같은 특성을 가진 퓨즈로서, 서로 대향하고 있는 한쌍의 연결부, 그리고 연결부 중의 하나의 중간부에 구비되어 있고 그리고 부착부를 둘러싸므로서 금속 칩을 고정하는 가융 소자부(용융부)를 포함하는 퓨즈가 제안되어 있다(예를 들면 선행기술 1 참조). 여기에서, 금속 칩은 저융점 금속을 선형 형상으로 추출하고 이것을 소정의 길이로 절단하는 선형 재료이고, 그리고 가융 소자부는 플레이트 형상의 가융 금속 도체로 만들어진다. 가융 소자부의 베이스 재료는 도체 와이어를 구성하는 구리 합금이고, 그리고 가용 소자부는 대량의 전류가 다른 부분보다 작은 단면적을 흐를 때 순간적으로 용융되도록 만들어져 있다. 한편, 금속 칩의 재료는 용융점이 구리(Cu) 보다 낮은 주석(Sn)이고, 그리고 통전될 때, 금속 칩은 가열되고 용융되어 합금상(alloy phase)의 형성을 위하여 가융 소자부 내에서 분산된다. 그러므로, 중간 전류 범위로의 작은 전류 범위에서, 가융 소자부는 그 저항이 베이스 금속을 구성하는 구리 합금의 저항보다 높은 합금상에서 용융한다. 이러한 방식으로, 주석 및 그 주성분으로서 주석을 포함하는 합금과 같은 저융점 금속을 가진 퓨즈는 주석의 질량에 따라 전도 전류에 대하여 용융 시간이 변경된다. 종래에는, 이러한 타입의 퓨즈는 솔리드 금속 칩을 이용하였고, 그리고 그 용융특성은 이용되는 솔리드 금속 칩의 치수를 변경하므로서 제어하였다.

하지만, 상기한 종래의 퓨즈에서, 레어 단락 회로 범위(예를 들면, 전기 전도도가 110% 정도인 작은 전류 범위)에서 전기 전도도를 가진 과전류가 흐를 때, 주석의 분산은 줄열(Joule heat)에 의해 진행되고 그리고 합금상이 형성되어, 퓨즈는 용융되기 쉽게 되거나, 또는 용융되도록 가열된다. 이 때문에, 퓨즈가 장시간(예를 들면, 10시간 이상) 용융되지않고 유지되기는 어렵게 되었다.

일본 특허 공개 JP-A-166453호

본 발명은 이러한 상황하에서 이루어진 것이고, 그 목적은 레어 단락 회로 범위에서 과전류가 흐를 때 용융되는 것을 방지하는 용융 특성을 가진 가융 링크를 제공하는 것이다.

상기 목적을 달성하기 위해서, 본 발명에 따라서, 가융 링크는,

가융 금속 도체로 형성된 제 1 저항부와 제 2 저항부를 가진 용융부;

용용점이 가용 금속 도체의 용융점보다 낮고, 그리고 과전류에 의해 가열될 때 합금상의 형성을 위해 가융부 내로 분산되도록 용융되는 금속 칩; 그리고

금속 칩을 유지하기 위해서 가융부 근처에 구비되어 있는 홀딩부;를 포함하고 있고,

제 1 저항부는 제 2 저항부와의 연결부 근처에 구비된 그리고 과전류에 의해 가열될 때 용융되어 절단되는 가융부를 가지고 있고,

온도가 레어 단락 회로 범위에서 과전류에 의해 증가하는 용융부의 열 집중부가 가융부를 제외한 제 1 저항부의 부분으로 전환되도록 제 1 저항부와 제 2 저항부의 저항값의 비율이 설정되어 있다.

바람직하게, 가융부를 제외한 제 1 저항부의 부분에서 발생한 열이 용융부에서 발생한 열보다 온도가 높도록 제 1 저항부에 대한 제 2 저항부의 저항값의 비율이 설정되어 있다.

바람직하게, 제 1 저항부의 저항값에 대한 제 2 저항부의 저항값의 비율이 2대1 내지 5대1의 범위에 있다.

바람직하게, 레어 단락 회로 범위에서 과전류의 전기 전도도가 규정값의 110%이다.

바람직하게, 제 1 저항부의 저항값에 대한 제 2 저항부의 저항값의 비율에 근거해서, 완전 단락 회로 범위에서 과전류가 흐르는 경우에, 퀵 블로우 특성이 설정된다. 또한, 완전 단락 회로 범위에서 과전류의 전기 전도도가 레어 단락 회로에서 과전류의 전기 전도도 보다 크다.

바람직하게, 용융부의 단면적은 가융부를 제외한 제 1 저항부의 부분 보다 작다.

본 발명에 따라서, 레어 단락 회로 범위에서 과전류가 흐를 때 가융부가 용융되지않는 용융 특성을 가진 가융 링크가 제공된다.

본 발명의 상기 목적 및 장점은 첨부 도면을 참조한 바람직한 예시적인 실시예의 설명으로부터 더욱 잘 나타날 것이다.
도 1은 본 발명의 실시예에 따른 가융 링크의 예시적인 평면도;
도 2는 본 발명의 실시예에 따른 가융 링크의 예시적인 평면도;
도 3은 종래의 가융 링크의 예시적인 평면도;
도 4는 본 발명의 실시예에 따른 가융 링크의 열 집중부의 시프트를 설명하는 표;
도 5는 종래의 가융 링크와 본 발명의 실시예에 따른 가융 링크의 용융 특성을 도시하는 그래프; 그리고
도 6은 본 발명의 실시예에 따른 가융 링크가 용융될 때까지 소비되는 시간과 저항값의 변화 사이의 관계를 도시하는 그래프이다.

이하, 본 발명의 실시예를 첨부 도면을 참조하여 설명한다. 첨부 도면에서, 동일하거나 유사한 부재는 동일하거나 유사한 참조 번호를 부여했다. 하지만, 도면은 예시적인 것이고, 상부에서 본 두께와 치수 사이의 관계 그리고 각각의 층의 두께 비율은 실제로 다를 수 있다. 결론적으로, 특정 두께 및 다른 치수는 아래 설명을 참조하여 판단되어야 한다. 또한, 동일한 치수관계 또는 비율은 물론 첨부된 도면 사이에서 다르게 예시될 수 있다.

(실시예)

도 1 및 도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 가융 링크는 용융부(1), 저 용융점 금속 칩(32), 그리고 홀딩부(30)를 포함하고 있다. 용융부(1)는 제 1 저항부(10) 및 제 2 저항부(20)를 가지고 있다. 제 1 저항부(10)와 제 2 저항부(20)는 각각 가융 도체로 형성되어 있다. 용융부(1)는 제 1 저항부(10)가 제 2 저항부(20)에 연결되는 연결부 근처에 구비되어 있다. 가융부(12)는 가융부(12)가 과전류로 가열될 때 녹아서 파손되도록 되어 있다. 저 용융점 금속 칩(32)은 그 용융점이 가융 금속 도체의 용융점보다 낮아서 저 용융점 금속 칩(32)이 과전류로 가열될 때 합금상의 형성을 위해 가융부(12) 내로 분산되도록 용융된다. 홀딩부(30)는 가융부(12)에 근접하게 구비되고 그리고 저 용융점 금속 칩(32)을 지지한다. 제 1 저항부(10)와 제 2 저항부(20)의 저항값은 그 온도가 레어 단락 회로 범위에서 과전류에 의해 증가하는 용융부(1)의 열 집중부가 가융부(12)를 제외한 제 1 저항부(10)의 일부(비가융부(13))로 전환되도록 비율이 정해진다. 예를 들면, 제 1 저항부(10)는 제 1 저항부(10)의 저항값을 설정하도록 크랭크(crank) 부분을 가진 긴 형상으로 형성되어 있다. 결과적으로, 열이 제 1 저항부(10)의 센터부분에서 발생하고, 그리고 센터부분에 집중된 열은 가융부(12)로부터 비가융부(13)로 전환된다.

용융부(1)로, 가융 금속 도체가 판 형상으로 성형되어 제 1 저항부(10)와 제 2 저항부(20)를 형성한다. 용융부(1)의 베이스 금속은 도체 와이어를 구성하는 구리(Cu)의 합금이다. 제 1 저항부(10)에 제공된 가융부(12)는 제 1 저항부(10)의 와이어링보다 더 작은 단면적을 가진다. 저 용융점 금속 칩(32)은 과전류에 의해 용융되도록 가열되고 그리고 합금상의 형성을 위해 가융부(12) 내로 분산된다. 가융부(12)에 형성된 합금상은 용융부(1)의 구리(Cu) 합금보다 더 높은 저항을 가지고 있다. 가융부(12)의 합금상은 레어 단락 회로 범위에서 과전류가 흐르면 가열되고 용융된다. 레어 단락 회로 범위는 도전 전류의 200% 정도, 즉 정격 전류의 2배 정도까지 의 전기 전도도에서 중간 범위로부터 작은 전류 범위까지이다.

저 용융점 금속 칩(32)은 가융 금속 도체로 분산되기 위해 과전류에 의해 용융되도록 가열되어 합금상을 형성하는 칩이다. 저 용융점 금속 칩(32)의 재료는 주석(Sn) 등인데, 그 용융점이 가융 금속 도체를 만드는 구리보다 더 낮다. 저 용융점 금속 칩(32)은 과전류에 의해 용융부(1)에서 생성된 열을 흡수하도록 용융부(1) 보다 더 큰 열전도성을 가지고 있다.

홀딩부(30)는 저 용융점 금속 칩(32) 주위를 그 양쪽으로부터 말고 그리고 주름을 잡아서 저 용융점 금속 칩(32)을 용융부(1)에 유지하도록 원통형으로 형성되어 있다. 홀딩부(30)는 저 용융점 금속 칩(32)에 주름을 잡아서 접촉 표면을 형성하고 그리고 접촉 표면을 통해서 저 용융점 금속 칩(32)에 전류와 가열이 이루어진다. 용융부(1)의 재질과 동일한 재질이 홀딩부의 재질로서 채택될 수 있다. 홀딩부(30)가 용융부(1)와 동일한 재질로 만들어지는 경우에, 홀딩부(30)는 용융부(1)와 일체로 성형될 수 있다.

아래에서, 본 발명의 실시예에 따라서 레어 단락 회로 범위에서 과전류가 가융 링크에 흐를 때 야기되는 용융 특성을 설명한다.

본 발명의 실시예에 따른 가융 링크에서, 제 1 저항부(10)와 제 2 저항부(20)의 저항값은 용융부(1)의 열 집중부의 전환을 가능하게 하는 비율로 설정되어 있는데, 그 온도는 레어 단락 회로 범위에서 과전류에 의해 가융부(12)를 제외한 제 1 저항부(10)의 부분(비가융부(13))으로 증가한다. 저항 비율은 가융부(12)를 제외한 제 1 저항부(10)의 부분(비가융부(13))에의 열 집중부의 전환을 가능하게 한다. 저항값의 비율에서, 제 1 저항부(10)의 저항값은 제 2 저항부(20)의 저항값보다 큰데, 예를 들면, 제 1 저항부(20)에 대한 제 2 저항부(10)의 저항값의 비율은 2대1 내지 5대1의 범위에 있다. 제 1 저항부(10) 및 제 2 저항부(20)의 저항값을 세팅하므로서 제 1 저항부(20)의 저항값에 대한 제2 저항부(10)의 저항값은 2대1 내지 5대1의 범위에 있는데, 도 2에 도시한 바와 같이, 저 용융점 금속 칩(32)이 배치된 위치의 근처에 구비된 범위(B)에서의 열은 열 분산 기능을 가진 열 분산부(40)로 전달될 수 있다. 결과적으로, 저 용융점 금속 칩(32)이 배치되는 위치의 근처에 배열된 범위(B)의 온도는 감소하여 저 용융점 금속 칩(32)의 용융점 이하가 된다.

특정 실시예로서, 도 4는 저항값의 비율이 설정되어 있지않은 도 3의 종래의 가융 링크에서 저 용융점 금속 칩(32)이 배열된 위치에 근접하게 배치된 범위(A)의 온도와 본 실시예에 따른 가융 링크에서, 저 용융점 금속 칩(32)이 배치된 위치에 배치된 범위(B)의 온도 사이에서의 비교 결과를 도시하고 있다.

도 4에 도시된 표에서 알 수 있는 바와 같이, 종래의 가융 링크에서 범위(A)의 온도가 240℃인데, 이것은 그 저융점 금속 칩(32)이 주석으로 형성된 경우에 분산 증진 온도인 220℃를 초과한다. 한편, 본 실시예에 따라서 가융 링크의 범위(B)에서의 온도가 180℃인데, 이것은 여전히 저융점 금속 칩(32)의 분산 증진 온도에 도달하지않는다. 하지만, 본 실시예에 따른 가융 링크에서, 가융부(12)를 제외한 제 1 저항부(10)의 범위(C)에서의 온도가 240℃에 도달하는데, 이것은 범위(B)로부터 범위(C)까지 열 집중부의 전환이 발생한다는 것을 의미한다. 말하자면, 열 집중부는 가융부(12)로부터 가융부(12)를 제외한 제 1 저항부(10)까지 전환된다.

다음, 도 5는 본 발명의 실시예에 따른 가융 링크와 종래의 가융 링크의 용융 특성 사이의 비교의 결과를 도시한다. 도 5에서, 제 1 저항부(10)의 저항값에 대한 제 2 저항부(20)의 저항값의 비율은 2대1 이상의 범위이다.

도 5에 도시한 바와 같이, 전기 전도도가 110%일 때, 본 발명의 실시예에 따른 가융 링크가 용융하는데 1000000초 정도 걸리는데, 이에 반해 종래의 가융 링크가 용융하는데 10000초 정도만 걸린다. 한편, 그 전기 전도도가 200% 이상인 완전 단락 회로 범위에서 과전류가 흐를 때, 본 실시예에 따른 가융 링크는 종래의 가융 링크보다 더 짧은 용융 시간에 용융되고, 그리고 이것은 신속한 블로우(blow) 특성이 이전의 가융 링크를 위해 설정될 수 있다는 것을 의미한다.

또한, 제 1 저항부(20)의 저항값에 대한 제 2 저항부(10)의 저항값의 비율은 1대1 내지 5대1로 설정되어, 용융 특성은 가융부(12)의 저항값과 제 1 저항부(10)의 비가융부(13) 사이의 비율을 변경하므로서 또한 설정될 수 있다. 특정 실시예로서, 도 6은 전기 전도도가 110%일 때, 제 1 저항부(20)의 저항값에 대한 제 2 저항부(10)의 저항값의 비율이 1대1 내지 5대1인 상태에서 가융부(12)의 저항값에 대한 비가융부(13)의 저항값의 비율이 1대1로부터 5대1로 단계적으로 변할 때 가융부(12)가 용융하기 전에 소비한 시간을 도시하고 있다.

도 6의 그래프에서 도시하는 바와 같이, 본 실시예에 따른 가융 잉크는 제 1 저항부(20)의 저항값에 대한 제 2 저항부(10)의 저항값의 비율이 1대1 내지 5대1의 범위에 있는 상태에서, 제 1 저항부(10)의 비율이 더 커질수록 가융부(12)의 저항값에 대한 비가융부(13)의 저항값의 임의의 비율의 용융 시간이 더 길어진다. 또한, 도 6은 가융부(12)의 저항값에 대한 비가융부(13)의 저항값의 비율이 1대1 내지 5대1로 변한 상태에서 가융부(12)의 비율이 작을수록 가융 링크는 더 신속히 블로우되는 특징을 갖는 실시예에 따른 가융 링크를 도시하고 있다.

본 실시예의 가융 링크에 따라서, 그 온도가 레어 단락 회로 범위에서 과전류(특히, 전기 전도도가 110% 정도에 있는 과전류)에 의해 증가하는 가융부(12)의 열 집중부가 가융부(12)를 제외한 제 1 저항부(10)의 범위로 전환될 수 있으므로, 레어 단락 회로 범위에서 과전류가 흐를때, 가융 링크가 장시간 용융되지않는 용융 특성을 실현할 수 있다.

또한, 전기 전도도가 110% 이상인 경우에, 특히 완전 단락 회로 범위에서 과전류가 200% 이상 흐르는 경우, 본 발명의 실시예에 따른 가융 링크와 종래의 가융 링크는 주석 등으로 형성되는 저융점 금속 칩(32)의 분산에 의해 영향을 받지않는다. 하지만, 전기 전도도가 200% 이상인 완전 단락 회로 범위에서 과전류인 경우에, 본 발명의 실시예에 따른 가융 링크로, 신속한 블로우 특성이 설정될 수 있는데, 용융 시간은 종래의 가융 링크의 용융 시간보다 더 짧게 된다.

(다른 실시예)

본 발명을 실시예를 근거로 설명하였는데, 명세서에 기재된 실시예의 설명과 예시 그리고 본 발명의 개시의 부분을 구성하는 첨부 도면을 근거로 설명하였지만, 이들은 본 발명을 한정하는 것으로서의 구성이 아니다. 당업자라면 여러 가지 변형, 실시예 및 기술이 본 발명의 개시로부터 이루어질 수 있다는 것은 자명하다.

예를 들면, 본 실시예에서 제 1 저항부(10) 및 제 2 저항부(20)의 저항값이 가융부(12)를 제외한 제 1 저항부(10)의 범위까지 레어 단락 회로 범위에서 과전류에 의해 그 온도가 증가하는 가융부(12)의 열 집중부의 전환을 가능하게 하는 비율로 설정된다. 저항 비율을 설정하기 위한 방법의 일 예로서, 제 1 저항부(10)와 제 2 저항부(20)의 단면적이 동일한 경우에, 원하는 저항값 비율은 제 1 저항부(10)와 제 2 저항부(20)를 원하는 길이 비율로 형성하므로서 설정될 수 있다.

이러한 방식으로, 여기에 설명하지는 않았지만, 본 발명은 본 발명을 실행하는 여러 가지 형태를 포함한다는 것은 이해될 것이다. 결과적으로, 본 발명은 여기에 설명한 본 발명의 개시를 합리적으로 이해할 수 있는 특정 청구범위인 본 발명의 특정 기술구성에 의해서만 제한된다.

본 발명은 첨부된 일본 특허출원 2009-138991호를 근거로 한것이다.

Claims (6)

1. 가융 링크로서,
   가융 금속 도체로 형성된 제 1 저항부와 제 2 저항부를 가진 용융부;
   용용점이 가용 금속 도체의 용융점보다 낮고, 그리고 과전류에 의해 가열될 때 합금상의 형성을 위해 가융부 내로 분산되도록 용융되는 금속 칩; 그리고
   금속 칩을 유지하기 위해서 가융부 근처에 구비되어 있는 홀딩부;를 포함하고 있고,
   제 1 저항부는 제 2 저항부와의 연결부 근처에 구비된 그리고 과전류에 의해 가열될 때 용융되어 절단되는 가융부를 가지고 있고,
   온도가 레어 단락 회로 범위에서 과전류에 의해 증가하는 용융부의 열 집중부가 가융부를 제외한 제 1 저항부의 부분으로 전환되도록 제 1 저항부와 제 2 저항부의 저항값의 비율이 설정되는 것을 특징으로 하는 가융 링크.
2. 제 1 항에 있어서, 가융부를 제외한 제 1 저항부의 부분에서 발생한 열이 용융부에서 발생한 열보다 온도가 높도록 제 1 저항부에 대한 제 2 저항부의 저항값의 비율이 설정되는 것을 특징으로 하는 가융 링크.
3. 제 1 항에 있어서, 제 1 저항부의 저항값에
   대한 제 2 저항부의 저항값의 비율이 2대1 내지 5대1의 범위에 있는 것을 특징으로 하는 가융 링크.
4. 제 1 항에 있어서, 레어 단락 회로 범위에서 과전류의 전기 전도도가 규정값의 110%인 것을 특징으로 하는 가융 링크.
5. 제 1 항에 있어서, 제 1 저항부의 저항값에 대한 제 2 저항부의 저항값의 비율에 근거해서, 완전 단락 회로 범위에서 과전류가 흐르는 경우에, 퀵 블로우 특성이 설정되고,
   완전 단락 회로 범위에서 과전류의 전기 전도도가 레어 단락 회로에서 과전류의 전기 전도도 보다 큰 것을 특징으로 하는 가융 링크.
6. 제 1 항에 있어서, 용융부의 단면적은 가융부를 제외한 제 1 저항부의 부분 보다 작은 것을 특징으로 하는 가융 링크.

Images