KR20100122442A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20100122442A
KR20100122442A KR1020100035662A KR20100035662A KR20100122442A KR 20100122442 A KR20100122442 A KR 20100122442A KR 1020100035662 A KR1020100035662 A KR 1020100035662A KR 20100035662 A KR20100035662 A KR 20100035662A KR 20100122442 A KR20100122442 A KR 20100122442A
Authority
KR
South Korea
Prior art keywords
transistor
gate
driving transistor
source
light emitting
Prior art date
Application number
KR1020100035662A
Other languages
English (en)
Inventor
테츠로 야마모토
카츠히데 우치노
히로시 사가와
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100122442A publication Critical patent/KR20100122442A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

표시 장치는 발광 소자와, 드레인과 소스 사이에 구동 전압이 인가됨으로써 상기 발광 소자에 대해 게이트와 소스 사이에 주어진 신호치에 응한 전류 인가를 행하고 산화물 반도체 재료를 이용한 2 이상의 트랜지스터가 직렬 접속된 멀티 게이트 구조가 되어 이루어지는 구동 트랜지스터와, 상기 구동 트랜지스터의 게이트와 소스 사이에 접속되고 입력된 신호치를 유지하는 보존 용량을 포함하고 매트릭스형상으로 배치된 복수의 화소 회로를 포함하는 화소 어레이; 및 발광 구동부를 구비한다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명은, 화소 회로가 매트릭스형상으로 배치된 화소 어레이를 갖는 표시 장치, 및 유기 일렉트로루미세선스 소자(유기 EL 소자)를 이용한 표시 장치에 관한 것이다.
유기 일렉트로루미세선스(EL : Electroluminescence) 발광 소자를 화소에 이용한 액티브 매트릭스 방식의 표시 장치에서는, 각 화소 회로 내부의 발광 소자에 흐르는 전류를, 화소 회로 내부에 마련한 능동 소자(일반적으로는 박막 트랜지스터 : TFT)에 의해 제어한다. 즉 유기 EL은 전류 발광 소자를 위해, EL 소자에 흐르는 전류량을 컨트롤함으로써 발색의 계조를 얻고 있다.
도 9의 A에 종래의 유기 EL 소자를 이용한 화소 회로의 예를 도시한다.
또한, 여기서는 하나의 화소 회로밖에 나타내고 있지 않지만, 실제의 표시 장치에서는, 도시하는 바와 같은 화소 회로가 m×n의 매트릭스형상으로 배열되고, 각 화소 회로가 수평 셀렉터(101), 기록 스캐너(102)에 의해 선택되여 구동되는 것이다.
이 화소 회로는, n채널 TFT에 의한 샘플링 트랜지스터(Ts), 보존 용량(Cs), p채널 TFT에 의한 구동 트랜지스터(Td), 유기 EL 소자(1)를 갖는다. 이 화소 회로는, 신호선(DTL)과 기록 제어선(WSL)의 교차부에 배치되고, 신호선(DTL)은 샘플링 트랜지스터(Ts)의 일단에 접속되고, 기록 제어선(WSL)은 샘플링 트랜지스터(Ts)의 게이트에 접속되어 있다.
구동 트랜지스터(Td) 및 유기 EL 소자(1)는, 전원 전위(Vcc)와 접지 전위의 사이에서 직렬로 접속되어 있다. 또한 샘플링 트랜지스터(Ts) 및 보존 용량(Cs)은, 구동 트랜지스터(Td)의 게이트에 접속되어 있다. 구동 트랜지스터(Td)의 게이트와 소스 사이 전압을 Vgs로 나타내고 있다.
이 화소 회로에서는, 기록 제어선(WSL)을 선택 상태로 하고, 신호선(DTL)에 휘도 신호에 응항 신호치를 인가하면, 샘플링 트랜지스터(Ts)가 도통하여 신호치가 보존 용량(Cs)에 기록된다. 보존 용량(Cs)에 기록된 신호치 전위가 구동 트랜지스터(Td)의 게이트 전위가 된다.
기록 제어선(WSL)을 비선택 상태로 하면, 신호선(DTL)과 구동 트랜지스터(Td)는 전기적에 분리되지만, 구동 트랜지스터(Td)의 게이트 전위는 보존 용량(Cs)에 의해 안정하게 유지된다. 그리고 전원 전위(Vcc)로부터 접지 전위를 향하여 구동 전류(Ids)가 구동 트랜지스터(Td) 및 유기 EL 소자(1)에 흐른다.
이 때 전류(Ids)는, 구동 트랜지스터(Td)의 게이트와 소스 사이 전압(Vgs)에 응한 값이 되고, 유기 EL 소자(1)는 그 전류치에 응한 휘도로 발광한다.
즉 이 화소 회로의 경우, 보존 용량(Cs)에 신호선(DTL)으로부터의 신호치 전위를 기록함에 의해 구동 트랜지스터(Td)의 게이트 인가 전압을 변화시켜서, 이로써 유기 EL 소자(1)에 흐르는 전류치를 컨트롤하여 발색의 계조를 얻는다.
p채널 TFT에 의한 구동 트랜지스터(Td)의 소스는 전원 Vcc에 접속되어 있고, 항상 포화 영역에서 동작하도록 설계되어 있기 때문에, 구동 트랜지스터(Td)는 다음의 식 1에 표시한 값을 갖는 정전류원이 된다.
Ids=(1/2)·μ·(W/L)·Cox·(Vgs-Vth)2 … (식 1)
단, Ids는 포화 영역에서 동작하는 트랜지스터의 드레인과 소스 사이에 흐르는 전류, μ는 이동도, W는 채널 폭, L은 채널 길이, Cox는 게이트 용량, Vth는 구동 트랜지스터(Td)의 임계치 전압을 나타내고 있다.
이 식 1로부터 분명한 바와 같이, 포화 영역에서는 트랜지스터의 드레인 전류(Ids)는 게이트와 소스 사이 전압(Vgs)에 의해 제어된다. 구동 트랜지스터(Td)는, 게이트와 소스 사이 전압(Vgs)가 일정하게 유지되기 때문에, 정전류원으로서 동작하고, 유기 EL 소자(1)를 일정한 휘도로 발광시킬 수 있다.
여기서 도 9의 B에, 유기 EL 소자의 전류-전압(I-V) 특성의 경시변화를 도시한다. 실선으로 도시하는 곡선이 초기상태시의 특성을 나타내고, 파선으로 도시하는 곡선이 경시변화 후의 특성을 나타내고 있다. 일반적으로, 유기 EL 소자의 I-V 특성은, 도시하는 바와 같이 시간이 경과하면 열화되어 버린다. 그리고 도 9의 A의 화소 회로에서는, 유기 EL 소자(1)의 경시변화와 함께, 구동 트랜지스터(Td)의 드레인 전압이 변화하여 간다. 그런데 도 9의 A의 화소 회로에서는 게이트와 소스 사이 전압(Vgs)이 일정하기 때문에, 유기 EL 소자(1)에는 일정량의 전류가 흐르고, 발광 휘도는 변화하지 않는다. 즉 안정된 계조 제어를 할 수 있다.
한편, 구동 트랜지스터(Td)를 n채널형의 TFT에 의해 구성할 수 있으면, TFT 작성에 있어서 종래의 어모퍼스 실리콘(a-Si) 프로세스를 이용하는 것이 가능해진다. 이로써, TFT 기판의 저비용화가 가능해진다.
도 10의 A는, 도 9의 A에 도시한 화소 회로의 p채널 TFT인 구동 트랜지스터(Td)를 n채널 TFT로 치환한 구성을 도시하고 있다.
이 화소 회로에서는, 구동 트랜지스터(Td)의 드레인측이 전원 전위(Vcc)에 접속되고, 소스는 유기 EL 소자(1)의 애노드에 접속되어 있고, 소스 팔로워 회로를 형성하고 있다.
그런데, 이와 같이 구동 트랜지스터(Td)를 n채널 TFT로 치환한 경우는, 소스가 유기 EL 소자(1)에 접속되어 버리기 때문에, 도 9의 B에 도시한 바와 같은 유기 EL 소자(1)의 경시변화와 함께 게이트와 소스 사이 전압(Vgs)가 변화하여 버린다. 이로써, 유기 EL 소자(1)에 흐르는 전류량이 변화하고, 그 결과 발광 휘도는 변화하여 버린다. 즉 적절한 계조 제어를 할 수가 없게 된다.
또한, 액티브 매트릭스형의 유기 EL 디스플레이는, 유기 EL 소자(1)의 특성 변동에 더하여, 화소 회로를 구성하는 n채널형 TFT의 임계치 전압도 경시적으로 변화한다. 전술의 식 1로부터 분명한 바와 같이, 구동 트랜지스터(Td)의 임계치 전압(Vth)이 변동하면, 드레인 전류(Ids)가 변화하여 버린다. 이로써, EL 소자에 흐르는 전류량이 변화하고, 그 결과 발광 휘도는 변화하여 버린다. 또한, 화소마다 구동 트랜지스터(Td)의 임계치, 이동도는 다르기 때문에, 식 1에 응하여, 전류치에 편차가 생기고, 발광 휘도도 화소마다 변화하여 버린다.
유기 EL 소자의 경시 열화, 구동 트랜지스터의 특성 편차에 의한 발광 휘도에의 영향을 막고, 또한 소자수가 적은 회로로서는, 도 10의 B에 도시하는 회로가 제안되어 있다.
이것은, 보존 용량(Cs)을 구동 트랜지스터(Td)의 게이트와 소스 사이에 접속하고 있다. 또한, 드라이브 스캐너(103)에 의해 전원 제어선(DSL)에, 구동 전압(Vcc)과 초기 전압(Vss)을 교대로 주는 구성으로 되어 있다. 즉, 구동 트랜지스터(Td)에 소정 타이밍에서 구동 전압(Vcc)과 초기 전압(Vss)을 주는 구성이다.
이 경우, 우선 드라이브 스캐너(103)가 전원 제어선(DSL)에 초기 전압(Vss)을 주고, 구동 트랜지스터(Td)의 소스 전위를 초기화한다. 그리고 수평 셀렉터(101)에 의해 신호선(DTL)에 기준치로서의 전위가 주어지고 있는 기간에, 기록 스캐너(102)가 샘플링 트랜지스터(Ts)를 도통시켜서 구동 트랜지스터(Td)의 게이트 전위를 기준치에 고정한다. 그 상태에서 드라이브 스캐너(103)에 의해, 구동 트랜지스터(Td)에의 구동 전압(Vcc)의 인가를 행함으로써, 보존 용량(Cs)에 구동 트랜지스터(Td)의 임계치 전압(Vth)을 보존시킨다. 즉 임계치 보정 동작이 행하여진다.
그 후, 수평 셀렉터(101)에 의해 신호선(DTL)에 신호치 전위가 주어지는 기간에, 기록 스캐너의 제어에 의해 샘플링 트랜지스터(Ts)를 도통시켜서, 신호치를 보존 용량(Cs)에 기록시킨다. 이 때, 구동 트랜지스터(Td)의 이동도 보정도 행하여진다.
그 후, 보존 용량(Cs)에 기록된 신호치에 응한 전류가 유기 EL 소자(1)에 흐름으로써, 신호치에 응한 휘도에 의한 발광이 행하여진다.
이 동작에 의해, 구동 트랜지스터(Td)의 임계치나 이동도의 편차의 영향이 캔슬된다. 또한 구동 트랜지스터(Td)의 게이트와 소스 사이 전압은 일정치에 유지되어 있기 때문에 유기 EL 소자(1)에 흐르는 전류는 변화하지 않는다. 따라서 유기 EL 소자(1)의 I-V 특성이 열화되어도, 일정 전류(Ids)가 항상 계속 흘러, 발광 휘도가 변화하는 일은 없다.
여기서, 구동 트랜지스터에 산화물 반도체를 이용한 경우에 관해 생각한다.
일반적으로 산화물 반도체란 트랜지스터의 채널 재료에 ZnO, IGZO 등과 같은 산화물을 사용하고 있는 트랜지스터를 가리키다. 또한, 일반적으로 어모퍼스 실리콘 TFT와 비교하고 산화물 반도체 TFT의 임계치 전압은 작고(부(負)), 이동도는 큰(10 정도) 것이 특징이다.
이와 같은 산화물을 채널 재료에 이용한 트랜지스터는, 채널 내의 산소가 매우 중요한 역할을 다한다. 구체적으로는 채널 안의 산소 농도가 낮으면 트랜지스터 특성은 도 11에 점선으로 도시하는 바와 같이 오프 전류가 증대해, 정상적인 트랜지스터 특성을 하지 않다 된다는 문제가 있다.
이와 같은 문제를 대책 하기 위해서는, 트랜지스터를 작성할 때에 산소 어닐 등을 행함으로써 항상 채널에 산소를 공급하고, 채널로부터 산소가 이탈하는 것을 막는 것이 바람직하다.
그렇지만, 이와 같은 채널로부터의 산소 이탈은 트랜지스터를 작성할 때뿐만 아니라, 작성한 후도 계속적으로 발생하는 것이다.
도 12의 A, B에 트랜지스터의 구조례를 도시한다. 도 12의 A는 윗면에서 본 모식도, 도 12의 B는 단면 구조의 모식도이다. 도면과 같이 게이트 메탈(91), 게이트 절연막(92), 채널 재료(93), 스토퍼 절연막(94), 소스 메탈(95)를 갖고서 이루어진다. 또한 채널 폭을 W, 채널 길이를 L로 나타내고 있다.
이와 같은 구조에 있어서, 채널 재료(93)를 산화물로 한 경우, 산소가 빠져 버리는 부분은, 사선을 붙인부분, 즉 스토퍼 절연막(94)과 채널 재료(93)가 오버랩하고 있고, 또한 소스 메탈(95)이 오버랩하지 않은 부분이 대부분이다.
기본적으로 산화물 반도체는, 채널 재료(93)를 작성 후는 채널로부터 산소가 빠지는 것을 싫어하고, 비교적 저온에서 스토퍼 절연막(94)를 작성하고 있다. 이 때문에 스토퍼 절연막(94)의 막질(膜質)은 나쁘고, 채널로부터 산소가 빠지는 것을 막기가 어렵다.
그리고 이 때문에 채널로부터의 산소 빠짐이 많으면, 트랜지스터가 정상 동작을 행하는 기간이 짧아지고, 표시 장치의 수명을 저하시킨다.
또한, 전술한 바와 같이 산화물 반도체는 이동도가 크기 때문에, 필요 전류를 화소에 흘릴 때에 트랜지스터의 채널 폭(W)을 어모퍼스 실리콘의 경우에 비하여 작게 할 수 있다.
그러나, 채널 폭(W)은 어느 일정치보다 작게 할 수가 없기(프로세스의 배선룰에 의존한다) 때문에, 이에 대응하기 위해 채널 길이(L)를 크게 하여야 한다.
채널 길이(L)를 크게 하면, 상술한 산소가 빠지고 버리는 부분이 커져 버린다. 이 때문에, 트랜지스터를 작성할 때는 산소를 공급하는 것이 용이해지는 반면, 트랜지스터 작성 후는 패널의 고온 보존 등에서 트랜지스터의 특성이 크게 변화하여 버린다. 이 때문에 얼룩이나 꺼칠거림이라는 화질 불량이 발생하게 되어 버린다.
본 발명은 이와 같은 문제를 감안하여, 산화물 반도체를 이용한 경우에 있어서, 채널로부터의 산소 빠짐을 저감시키는 것을 목적으로 한다. 또한, 산화물 반도체를 이용한 화소 회로에 있어서, 상기한 바와 같은 임계치 보정, 이동도 보정을 포함하는 화소 동작이 적정하게 행하여지도록 한다.
본 발명의 표시 장치는, 적어도, 발광 소자와, 드레인과 소스 사이에 구동 전압이 인가됨으로써 상기 발광 소자에 대해 게이트와 소스 사이에 주어진 신호치에 응한 전류 인가를 행하는 구동 트랜지스터와, 상기 구동 트랜지스터의 게이트와 소스 사이에 접속되어 입력된 신호치를 유지하는 보존 용량을 가지며, 상기 구동 트랜지스터는, 산화물 반도체 재료를 이용한 2 이상의 트랜지스터가 직렬 접속된 멀티 게이트 구조가 되어 이루어지는 화소 회로가, 매트릭스형상으로 배치된 화소 어레이와, 상기 화소 어레이의 각 화소 회로의 상기 보존 용량에 신호치를 주어서, 각 화소 회로의 발광 소자에 신호치에 응한 휘도의 발광을 행하게 하는 발광 구동부를 구비한다.
또한 상기 화소 회로는, 상기 발광 구동부로부터 공급되는 신호치를 상기 보존 용량에 주는 샘플링 트랜지스터를 구비하고, 상기 샘플링 트랜지스터도, 산화물 반도체 재료를 이용한 2 이상의 트랜지스터가 직렬 접속된 멀티 게이트 구조로 되어 있다.
또한 상기 발광 구동부는, 상기 화소 어레이상에서 열(列) 형상으로 배설되는 각 신호선에, 상기 신호치 및 기준치로서의 전위를 공급하는 신호 셀렉터와, 상기 화소 어레이상에서 행 형상으로 배설되는 각 기록 제어선을 구동하여, 상기 신호선의 전위를 상기 화소 회로에 도입시키는 기록 스캐너와, 상기 화소 어레이상에서 행 형상으로 배설되는 각 전원 제어선을 이용하여, 상기 화소 회로의 상기 구동 트랜지스터에의 구동 전압의 인가를 행하는 구동 제어 스캐너를 구비한다. 그리고 상기 샘플링 트랜지스터는, 그 게이트가 상기 기록 제어선에 접속되고, 소스 및 드레인의 한쪽이 상기 신호선에 접속되고, 다른쪽이 상기 구동 트랜지스터의 게이트에 접속되어 있다.
또한 상기 화소 회로는, 1사이클의 발광 동작으로서, 상기 신호 셀렉터에 의해 상기 신호선에 상기 기준치로서의 전위가 주어지고 있는 기간에, 상기 기록 스캐너의 제어에 의해 상기 샘플링 트랜지스터가 도통함으로써, 상기 구동 트랜지스터의 게이트 전위가 상기 기준치에 고정되고, 그 상태에서 상기 구동 제어 스캐너에 의해, 상기 구동 트랜지스터에의 구동 전압의 인가가 행하여짐으로써, 상기 멀티 게이트 구조의 구동 트랜지스터의 임계치 보정 동작이 행하여지고, 또한 상기 신호 셀렉터에 의해 상기 신호선에 상기 신호치로서의 전위가 주어지고 있는 기간에, 상기 기록 스캐너의 제어에 의해 상기 샘플링 트랜지스터가 도통함으로써, 상기 신호치가 상기 보존 용량에 기록됨과 함께, 상기 멀티 게이트 구조의 구동 트랜지스터의 이동도 보정 동작이 행하여지고, 상기 신호치의 기록 및 이동도 보정 후에, 상기 보존 용량에 기록된 신호치에 응한 전류가 상기 구동 트랜지스터로부터 상기 발광 소자에 흐름으로써, 상기 신호치에 응한 휘도에 의한 상기 발광 소자의 발광이 행하여진다.
또한 상기 발광 소자는, 유기 일렉트로루미세선스 발광 소자이다.
또한 본 발명의 표시 장치는, 유기 일렉트로루미세선스 발광 소자와, 드레인과 소스 사이에 구동 전압이 인가됨으로써 상기 유기 일렉트로루미세선스 발광 소자에 대해 게이트와 소스 사이에 주어진 신호치에 응한 전류 인가를 행하는 구동 트랜지스터를, 적어도 포함하는 복수의 트랜지스터와, 상기 구동 트랜지스터의 게이트와 소스 사이에 접속되고 입력된 신호치를 유지하는 보존 용량을 가지며, 상기 복수의 트랜지스터의 전부는, 산화물 반도체 재료를 이용한 2 이상의 트랜지스터가 직렬 접속된 멀티 게이트 구조로 되어 있는 화소 회로가, 매트릭스형상으로 배치된 화소 어레이와, 상기 화소 어레이의 각 화소 회로의 상기 보존 용량에 신호치를 주고, 각 화소 회로의 발광 소자에 신호치에 응한 휘도의 발광을 행하게 하는 발광 구동부를 구비한다.
이들의 본 발명에서는, 산화물 반도체 재료를 이용한 트랜지스터를 채용하는 화소 회로를 전제로 한다. 그리고, 구동 트랜지스터나, 신호 기록을 위한 샘플링 트랜지스터, 보존 용량, 유기 EL 소자 등의 발광 소자를 포함하는 화소 회로에 있어서, 적어도 구동 트랜지스터를 2개 이상의 트랜지스터가 직렬로 접속된 멀티 게이트 구조를 형성하고 있는 것으로 한다. 예를 들면 2개의 트랜지스터가 직렬로 접속된 더블 게이트 구조로 한다. 또는 구동 트랜지스터와 샘플링 트랜지스터의 양쪽, 또는 화소 회로 내의 모든 트랜지스터가 멀티 게이트 구조(예를 들면 더블 게이트 구조)로 되어 있는 것으로 한다.
산화물 반도체에 있어서 멀티 게이트 구조를 이용함으로써, 싱글 게이트 구조와 동등한 채널 폭, 채널 길이의 전류 공급 능력을 갖게 할 때에, 산소 빠짐이 생기는 영역을 좁혀서, 채널 재료로부터의 산소 빠짐을 저감할 수 있다.
또한 산화물 반도체 트랜지스터의 싱글 게이트 구조에서 생길 우려가 있는 임계치 보정, 이동도 보정할 때의 부적절한 동작을 해소할 수 있다.
본 발명에 의하면, 산화물 반도체를 이용한 트랜지스터를 화소 회로에서 채용하는 경우에, 채널 재료로부터의 산소 빠짐을 저감할 수 있고, 이에 의해 트랜지스터의 정상 동작 기간을 길게 하고, 표시 장치의 장수명화를 실현할 수 있다.
또한 적어도 구동 트랜지스터를 2개 이상의 트랜지스터가 직렬 접속된 멀티 게이트 구조로 함으로써, 구동 트랜지스터의 채널층에 포함되는 산소가 채널로부터 이탈하여 버리는 것을 막을 수 있고, 얼룩이나 꺼칠거림이라는 구동 트랜지스터의 특성에 의존하는 화질 불량을 대책하는 것이 가능하다.
또한, 구동 트랜지스터를 멀티 게이트 구조로 함으로써, 임계치 전압을 싱글 게이트와 비교하여 보다 크게 할 수 있고, 이동도 보정 동작할 때에 발광 소자에 인가되는 전압이 그 발광 소자의 임계치 전압을 넘지 않도록 하는 것이 가능해진다. 이 때문에 정상적인 이동도 보정 동작을 실행시키기 위한 대책도 필요가 없고, 저비용화가 실현 가능하다.
도 1은 본 발명의 실시의 형태의 표시 장치의 구성의 설명도.
도 2는 도 1의 표시 장치의 화소 회로의 설명도.
도 3의 A 및 B는 종래 기술 화소 회로의 싱글 게이트 구조와 도 2의 화소 회로의 더블 게이트 구조를 나타내는 개략도.
도 4는 도 3의 A에도시된 싱글 게이트 구조인 경우의 화소 회로 동작의 타이밍 차트.
도 5는 도 3의 B에 도시된 더블 게이트 구조인 경우의 화소 회로 동작의 타이밍 차트.
도 6의 A 내지 C는 도 3의 A 및 B에 도시된 화소 회로의 동작 설명을 위한 등가 회로의 회로도.
도 7의 A 및 C는 도 3의 A 및 B에 도시된 화소 회로의 동작 설명을 위한 등가 회로의 회로도이고, 도 7의 B는 회로의 특성을 설명하는 개략도.
도 8의 A 및 C는 도 3의 A 및 B에 도시된 화소 회로의 동작 설명을 위한 등가 회로의 회로도이고, 도 8의 B는 회로의 특성을 설명하는 개략도.
도 9의 A는 종래의 화소 회로를 도시하는 블록도이고, 및 도 9의 B는 A의 화소 회로의 EL 소자의 I-V 특성의 경시 변화를 도시하는 도면.
도 10의 A 및 B는 종래의 화소 회로의 블록도.
도 11은 산소 농도에 따른 트랜지스터의 전류 특성을 설명하는 도면.
도 12의 A 및 B는 싱글 게이트 구조의 트랜지스터의 상면도 및 교차 단면도.
이하, 본 발명의 실시의 형태에 관해 다음의 순서로 설명한다.
[1. 표시 장치 및 화소 회로의 구성]
[2. 더블 게이트 구조]
[3. 임계치 보정 및 이동도 보정을 행하는 화소 회로 동작]
[1. 표시 장치 및 화소 회로의 구성]
도 1에 실시의 형태의 유기 EL 표시 장치의 구성을 도시한다.
이 유기 EL 표시 장치는, 유기 EL 소자를 발광 소자로 하고, 액티브 매트릭스 방식으로 발광 구동을 행하는 화소 회로(10)을 포함하는 것이다.
도시하는 바와 같이, 유기 EL 표시 장치는, 다수의 화소 회로(10)가 열방향과 행방향(m행×n열)에 매트릭스형상으로 배열된 화소 어레이(20)를 갖는다. 또한, 화소 회로(10)의 각각은, R(적), G(녹), B(청)의 어느 하나의 발광 화소가 되고, 각 색의 화소 회로(10)가 소정 규칙으로 배열되어 컬러 표시 장치가 구성된다.
각 화소 회로(10)을 발광 구동하기 위한 구성으로서, 수평 셀렉터(11), 드라이브 스캐너(12), 기록 스캐너(13)을 구비한다.
또한 수평 셀렉터(11)에 의해 선택되고, 표시 데이터로서의 휘도 신호의 신호치(계조 치)에 응한 전압을 화소 회로(10)에 공급하는 신호선(DTL1, DTL2 …)이, 화소 어레이상에서 열방향으로 배치되어 있다. 신호선(DTL1, DTL2 …)은, 화소 어레이(20)에서 매트릭스 배치된 화소 회로(10)의 열수분만큼 배치된다.
또한 화소 어레이(20)상에 있어서, 행방향으로 기록 제어선(WSL1, WSL2 …), 전원 제어선(DSL1, DSL2 …)이 배치되어 있다. 이들의 기록 제어선(WSL) 및 전원 제어선(DSL)은, 각각, 화소 어레이(20)에서 매트릭스 배치된 화소 회로(10)의 행수분만쿰 배치된다.
기록 제어선(WSL)(WSL1, WSL2 …)은 기록 스캐너(13)에 의해 구동된다. 기록 스캐너(13)는, 설정된 소정의 타이밍에서, 행 형상으로 배설된 각 기록 제어선(WSL1, WSL2 …)에 순차적으로, 주사 펄스(WS)(WS1, WS2 …)를 공급하여, 화소 회로(10)를 행 단위로 선순차 주사한다.
전원 제어선(DSL)(DSL1, DSL2 …)은 드라이브 스캐너(12)에 의해 구동된다. 드라이브 스캐너(12)는, 기록 스캐너(13)에 의한 선순차 주사에 맞추어서, 행 형상으로 배설된 각 전원 제어선(DSL1, DSL2 …)에 구동 전위(Vcc), 초기 전위(Vss)의 2치로 전환되는 전원 전압으로서의 전원 펄스(DS)(DS1, DS2 …)를 공급한다.
또한 드라이브 스캐너(12), 기록 스캐너(13)은, 클록(ck) 및 스타트 펄스(sp)에 의거하여, 주사 펄스(WS), 전원 펄스(DS)의 타이밍을 설정한다.
수평 셀렉터(11)는, 기록 스캐너(13)에 의한 선순차 주사에 맞추어서, 열방향으로 배치된 신호선(DTL1, DTL2 …)에 대해, 화소 회로(10)에 대한 입력 신호로서의 신호치 전위(Vsig)와 기준치 전위(Vofs)를 공급한다.
도 2에 화소 회로(10)의 구성례를 도시하고 있다. 이 화소 회로(10)가, 도 1의 구성에서의 화소 회로(10)와 같이 매트릭스 배치된다. 또한, 도 2에서는 간략화를 위해, 신호선(DTL)과 기록 제어선(WSL) 및 전원 제어선(DSL)이 교차하는 부분에 배치된 하나의 화소 회로(10)만을 도시하고 있다.
이 화소 회로(10)는, 발광 소자인 유기 EL 소자(1)와, 1개의 보존 용량(Cs)과, 샘플링 트랜지스터(Ts), 구동 트랜지스터(Td)로서의 박막 트랜지스터(TFT)로 구성되어 있다.
여기서 샘플링 트랜지스터(Ts), 구동 트랜지스터(Td)는 n채널 TFT이지만, 산화물 반도체를 채널 재료에 이용하는 2개의 트랜지스터에 의한 더블 게이트 구조로 되어 있다.
예를 들면 산화물 반도체로서 ZnO, IGZO 등과 같은 산화물을 트랜지스터의 채널 재료에 사용하고 있다.
그리고 구동 트랜지스터(Td)는, 산화물 반도체에 의한 트랜지스터(Td1, Td2)가 직렬 접속되어 구성된다.
또한 샘플링 트랜지스터(Ts)도, 산화물 반도체에 의한 트랜지스터(Ts1, Ts2)가 직렬 접속되어 구성된다.
이하, 실시의 형태의 화소 회로(10)의 설명에 있어서 「구동 트랜지스터(Td)」라고 할 때는, 트랜지스터(Td1, Td2)에 의한 직렬 접속 구성의 전체를 가리키는 것으로 한다. 또한 실시의 형태의 화소 회로(10)의 설명에 있어 「샘플링 트랜지스터(Ts)」라고 할 때는, 트랜지스터(Ts1, Ts2)에 의한 직렬 접속 구성의 전체를 가리키는 것으로 한다.
보존 용량(Cs)은, 한쪽의 단자가 구동 트랜지스터(Td)의 소스(트랜지스터(Td2)측의 소스)에 접속되고, 다른쪽의 단자가 마찬가지로 구동 트랜지스터(Td)의 게이트(트랜지스터(Td1, Td2)의 공통 게이트)에 접속되어 있다.
화소 회로(10)의 발광 소자는 예를 들면 다이오드 구조의 유기 EL 소자(1)가 되고, 애노드와 캐소드를 구비하고 있다. 유기 EL 소자(1)의 애노드는 구동 트랜지스터(Td)의 소스에 접속되고, 캐소드는 소정의 배선(캐소드 전위(Vcat))에 접속되어 있다.
샘플링 트랜지스터(Ts)(트랜지스터(Ts1, Ts2))는, 그 드레인과 소스의 일단이 신호선(DTL)에 접속되고, 타단이 구동 트랜지스터(Td)의 게이트에 접속된다. 또한 샘플링 트랜지스터(Ts)의 게이트(트랜지스터(Ts1, Ts2)의 공통 게이트)는 기록 제어선(WSL)에 접속되어 있다.
구동 트랜지스터(Td)의 드레인(트랜지스터(Td1)측의 드레인)은 전원 제어선(DSL)에 접속되어 있다.
유기 EL 소자(1)의 발광 구동은, 기본적으로는 다음과 같이 된다.
신호선(DTL)에 신호 전위(Vsig)가 인가된 타이밍에서, 샘플링 트랜지스터(Ts)가 기록 제어선(WSL)에 의해 기록 스캐너(13)로부터 주어지는 주사 펄스(WS)에 의해 도통된다. 이로써 신호선(DTL)으로부터의 입력 신호(Vsig)가 보존 용량(Cs)에 기록된다. 구동 트랜지스터(Td)는, 드라이브 스캐너(12)에 의해 구동 전위(Vcc)가 주어져 있는 전원 제어선(DSL)으로부터의 전류 공급에 의해, 보존 용량(Cs)에 유지된 신호 전위에 응한 전류(IEL)를 유기 EL 소자(1)에 흘려서, 유기 EL 소자(1)를 발광시킨다.
즉, 각 프레임 기간에서, 화소 회로(10)에 신호치(계조치)(Vsig)가 보존 용량(Cs)에 기록되는 동작이 행하여지는데, 이로써 표시하여야 할 계조에 응하여 구동 트랜지스터(Td)의 게이트와 소스 사이 전압(Vgs)이 정해진다. 구동 트랜지스터(Td)는 포화 영역에서 동작함으로써 유기 EL 소자(1)에 대해 정전류원으로서 기능하고, 게이트와 소스 사이 전압(Vgs)에 응한 전류(IEL)를 유기 EL 소자(1)에 흘린다. 이에 의해 유기 EL 소자(1)에서는, 계조치에 응한 휘도의 발광이 행하여진다.
[2. 더블 게이트 구조]
본 실시의 형태에서는 상기한 바와 같이 화소 회로(10) 내의 구동 트랜지스터(Td), 샘플링 트랜지스터(Ts)를, 산화물 반도체 재료를 이용한 트랜지스터의 직렬 접속에 의한 더블 게이트 구조로 하고 있다.
도 3의 A, B에, 싱글 게이트 구조와 더블 게이트 구조를 모식적으로 도시한다.
도 3의 A은 종래의 싱글 게이트 구조의 TFT를 상방에서 본 경우의 예이다. 여기서 채널 폭을 W, 채널 길이를 L로 하고 있다.
이것은 도 12에 도시한 것과 같은 구조이고, 게이트 메탈(91), 게이트 절연막(도 3에서는 도시하지 않는디 : 도 12의 B 참조), 채널 재료(93), 스토퍼 절연막(94), 소스 메탈(95)을 갖는다.
싱글 게이트 구조에 있어서 산소가 빠진다고 생각되는 부분의 면적은, 스토퍼 절연막(94)와 채널 재료(93)가 오버랩하고 있고, 게다가 소스 메탈(95)가 오버랩하지 않는 영역(사선부)이다.
도면과 같이 소스 메탈(95)이 오버랩하고 있는 부분의 길이를 「d」라고 하면, 사선부의 면적은, WL-2dW가 된다.
여기서, 채널 폭(W) 및 채널 길이(L)에 의한 트랜지스터 사이즈를, 이 도 3의 A의 싱글 게이트 구조의 경우와 동등하다고 한, 더블 게이트 구조의 예를 도 3의 B에 도시하고 있다.
이 경우, 채널 폭(W)은 같고, 각 트랜지스터의 채널 길이는 L/2이 된다. 그리고 이 경우도, 산소가 빠진다고 생각되는 부분의 면적은, 스토퍼 절연막(94)와 채널 재료(93)가 오버랩하고 있고, 게다가 소스 메탈(95)이 오버랩하지 않는 영역(각 트랜지스터의 사선 부)이다.
이 2개의 사선부를 합친 면적은, WL-4dW가 된다.
즉 싱글 게이트 구조의 경우와 비교하여 2dW만큼 산소가 빠진다고 상정되는 부분의 면적이 작아진다. 이 때문에 산소 빠짐이 저감된다.
즉 싱글 게이트 구조와 동등한 채널 폭, 채널 길이의 전류 공급 능력을 갖게 할 때에, 더블 게이트 구조를 이용함으로써, 산소 빠짐이 생기는 영역을 좁히여, 채널 재료로부터 산소가 빠짐을 저감할 수 있다.
이와 같은 이유로 산소 빠짐이 감소함으로서, 산화물 반도체를 이용한 트랜지스터(Td, Ts)가, 싱글 게이트 구조의 경우보다 장기간 정상 동작을 행할 수가 있고, 그로써 표시 장치의 장수명화가 실현된다.
또한, 트랜지스터 작성 후에 있어서 더블 게이트 구조의 쪽이 싱글 게이트 구조와 비교하여 고온 보존 등에서 트랜지스터의 특성이 크게 변화하여 버리는 일이 없기 때문에, 얼룩이나 꺼칠거림이라는 화질 불량의 발생 정도를 경감할 수 있다.
또한 본 예에서는, 샘플링 트랜지스터(Ts), 구동 트랜지스터(Td)를 함께 더블 게이트 구조로 하고 있지만, 적어도 구동 트랜지스터(Td)만에 관해 더블 게이트 구조로 하도록 하여도 좋다.
이것은, 구동 트랜지스터(Td)는, 그 특성 편차에 의해 유기 EL 소자(1)에 흘리 전류가 변화하여 버리고, 얼룩이나 꺼칠거림이라는 화질 불량에 직결하고 있음에 대해, 샘플링 트랜지스터(Ts)는 화질에의 영향이 작기 때문이다. 즉 샘플링 트랜지스터(Ts)는, 신호 전압을 화소 내에 입력할 때에 스위칭 소자로서 이용하기 때문에, 전류 특성이 다소 흐트러져도 오프리크 전류가 어느 정도 작으면 화질에 문제는 없다.
[3. 임계치 보정 및 이동도 보정을 행하는 화소 회로 동작]
본 실시의 형태에서는, 이상과 같이 더블 게이트 구조의 트랜지스터를 이용하지만, 이것에 의한 새로운 효과로서, 산화물 반도체를 이용한 구동 트랜지스터(Td)를 채용하는 경우의 화소 회로 동작을 적정화할 수 있다. 이하, 이 점에 관해 설명한다.
전술한 바와 같이 산화물 반도체는 일반적으로는 그 임계치 전압은 부(負)로 되어 있기 때문에, 임계치 보정 동작에 있어서 구동 트랜지스터(Td)의 소스 전위는 그 게이트 전위보다도 큰 값이 된다. 그 때문에 임계치 보정 동작, 이동도 보정 동작에 있어서 유기 EL 소자(1)에 걸리는 전압이 그 유기 EL 소자(1)의 임계치 전압(Vthel)를 용이하게 넘기 쉽고, 각각의 동작이 파탄하여 버릴 우려가 있다.
이 대책으로서 캐소드 전압(Vcat)를 미리 올려 두면 좋지만, 전원의 개수가 그 만큼 증가하여 버리고, 비용 업에 연결되어 버린다.
여기서 본 예와 같이 구동 트랜지스터(Td)를 더블 게이트 구조로 함으로써, 임계치 전압(Vth)을 싱글 게이트 구조보다도 크게할 수 있다. 이에 의해 임계치 보정 및 이동도 보정을 행하는 화소 회로 동작을 적정화할 수 있다.
도 4 내지 도 8에 의해, 우선 화소 회로 동작에 관해 설명한다.
설명을 위해, 도 4는 싱글 게이트 구조인 경우의 동작 파형을 도시하고, 본 실시의 형태의 더블 게이트 구조인 경우의 동작 파형은 도 5에 도시하고 있다.
도 4, 도 5에서는, 기록 제어선(WSL)을 통하여 기록 스캐너(13)에 의해 샘플링 트랜지스터(Ts)의 게이트에 주어지는 주사 펄스(WS)와, 전원 제어선(DSL)을 통하여 드라이브 스캐너(12)로부터 공급되는 전원 펄스(DS)를 나타내고 있다. 전원 펄스(DS)로서는 구동 전압(Vcc) 또는 초기 전압(Vss)이 주어진다.
또한, DTL 입력 신호로서, 수평 셀렉터(11)에 의해 신호선(DTL)에 주어지는 전위를 나타낸다. 해당 전위는 신호치(Vsig) 및 기준치(Vofs)에 의한 전위가 된다.
또한, Td 게이트, Td 소스로서, 구동 트랜지스터(Td)의 게이트 전압의 변화와 소스 전압의 변화를 나타내고 있다.
도 4에서는, Td 게이트, Td 소스로서, 실선으로 구동 트랜지스터(Td)에 디플리션 TFT를 이용한 경우, 1점 쇄선으로 구동 트랜지스터(Td)에 인핸스드 TFT를 이용한 경우를 각각 도시한다.
일반적인 유기 EL 소자(1)에서 이용되고 있는 것은 인핸스드 TFT이다. 임계치 전압(Vth)은 정(正)이 된다. 한편, 산화물 반도체의 트랜지스터는 디플리션 TFT이고, 임계치 전압(Vth)은 부가 된다.
또한 도 5에서는, Td 게이트, Td 소스로서, 더블 게이트 구조의 산화물 반도체에 의한 구동 트랜지스터(Td)(Td1+Td2)로서의 게이트 전압의 변화와 소스 전압의 변화를 나타내고 있다. 도 5의 A점이란, 도 2에 도시하는 트랜지스터(Td1, Td2)의 접속점이고, 이 A점의 전위 변화를 1점 쇄선으로 도시하고 있다.
도 6 내지 도 8에서의 등가 회로는, 이 도 4 또는 도 5의 동작 과정을 나타내는 것이다.
또한 도 6 내지 도 8에서의 등가 회로는, 싱글 게이트 구조의 경우도 더블 게이트 구조의 경우도 공통의 등가 회로로서 나타내고 있다. 따라서 이들의 등가 회로에서 나타내는 구동 트랜지스터(Td)는, 싱글 게이트 구조의 경우는 하나의 트랜지스터를, 또한 본 예의 더블 게이트 구조의 경우는 트랜지스터(Td1, Td2)의 직렬 접속을 통함하여 나타내고 있다고 이해되기 바란다. 샘플링 트랜지스터(Ts)에 대해서도 마찬가지이다.
기본적인 화소 회로 동작은, 싱글 게이트 구조의 경우도 더블 게이트 구조의 경우도 같기 때문에, 우선 화소 회로 동작을 도 5의 파형과, 도 6 내지 도 8의 등가 회로 및 특성도를 이용하여 설명한다.
여기서는 우선, 게이트 전압, 소스 전압으로서는, 도 4에 1점 쇄선으로 나타내는 종래의 인핸스드 TFT인 경우를 참조하기 바란다.
도 4의 시점(t0)까지는, 전(前) 프레임의 발광이 행하여지고 있다. 이 발광 상태의 등가 회로는 도 6의 A와 같이 된다. 전원 제어선(DSL)에는 구동 전압(Vcc)이 공급되어 있다. 샘플링 트랜지스터(Ts)는 오프한 상태이다. 이 때 구동 트랜지스터(Td)는 포화 영역에서 동작하도록 설정되어 있기 때문에, 유기 EL 소자(1)에 흐르는 전류(Ids)는 구동 트랜지스터(Td)의 게이트와 소스 사이 전압(Vgs)에 응하여, 상술한 식 1에 표시되는 값을 취한다.
도 4의 시점(t0)부터, 금회의 프레임의 발광을 위한 1사이클의 동작이 행하여진다. 이 1사이클은, 다음의 프레임에서의 시점(t0)에 상당하는 타이밍까지의 기간이 된다.
시점(t0)에서는, 드라이브 스캐너(12)가 전원 제어선(DSL)을 초기 전압(Vss)으로 한다.
초기 전압(Vss)은, 유기 EL 소자(1)의 임계치(Vthel)와 캐소드 전압(Vcat)의 합보다도 작게 설정되어 있다. 즉 Vss<Vthel+Vcat이다. 이로써 유기 EL 소자(1)는 소광하고, 도 6의 B와 같이, 전원 제어선(DSL)이 구동 트랜지스터(Td)의 소스가 된다. 이 때, 유기 EL 소자(1)의 애노드는 초기 전압(Vss)에 충전된다. 도 4에서 말하면, 구동 트랜지스터(Td)의 소스 전압은 초기 전압(Vss)까지 저하된다.
시점(t1)에서는, 수평 셀렉터(11)에 의해 신호선(DTL)이 기준치(Vofs)의 전위가 된다. 그 후 시점(t2)에서, 주사 펄스(WS)에 의해 샘플링 트랜지스터(Ts)가 온이 된다. 이에 의해, 구동 트랜지스터(Td)의 게이트 전위가 기준치(Vofs)의 전위가 된다(도 6의 C).
이 때, 구동 트랜지스터(Td)의 게이트와 소스 사이 전압은 Vofs-Vss라는 값을 취한다. 여기서, 구동 트랜지스터(Td)의 게이트 전위와 소스 전위를, 구동 트랜지스터(Td)의 임계치 전압(Vth)보다도 충분히 크게 하는 것이 임계치 보정 동작을 위한 준비가 된다. 따라서, Vofs-Vss>Vth가 되도록, 기준치(Vofs) 및 초기 전압(Vss)이 설정되어 있을 필요가 있다.
시점(t3 내지 t4)에서 임계치 보정 동작이 행하여진다.
이 경우, 전원 제어선(DSL)의 전원 펄스(DS)가 구동 전압(Vcc)이 된다. 이로써 유기 EL 소자(1)의 애노드가 구동 트랜지스터(Td)의 소스가 되고, 도 7의 A와 같이 전류가 흐른다.
유기 EL 소자(1)의 등가 회로는 도시하는 바와 같이 다이오드와 용량(Cel)으로 표시된다. 이 때문에, 유기 EL 소자(1)의 애노드 전위(Vel)에 관해, Vel≤Vcat+Vthel(유기 EL 소자(1)의 리크 전류가 구동 트랜지스터(Td)에 흐르는 전류보다도 꽤 작다)인 한, 구동 트랜지스터(Td)의 전류는 보존 용량(Cs)와 용량(Cel)를 충전하기 위해 쓰여진다.
이 때 애노드 전위(Vel)(구동 트랜지스터(Td)의 소스 전위)는, 시간과 함께 도 7의 B와 같이 상승하여 간다. 일정 시간 경과 후, 구동 트랜지스터(Td)의 게이트와 소스 사이 전압은 Vth라는 값을 취한다(구동 트랜지스터(Td)가 인핸스드 TFT인 경우, 도 4의 「Vth 정」)
이 때, Vel=Vofs-Vth≤Vcat+Vthel로 되어 있다. 그 후, 시점(t4)에서 주사 펄스(WS)가 하강하고, 샘플링 트랜지스터(Ts)가 오프가 되어 임계치 보정 동작을 완료한다(도 7의 C).
그리고 시점(t5)에서 신호선 전위가 Vsig로 된 후, 시점(t6)에서 주사 펄스(WS)가 상승하고, 샘플링 트랜지스터(Ts)가 온 하여, 구동 트랜지스터(Td)의 게이트에 신호치(Vsig)를 입력한다(도 8의 A).
신호치(Vsig)는 계조에 응한 전압으로 되어 있다. 구동 트랜지스터(Td)의 게이트 전위는 샘플링 트랜지스터(Ts)를 온 하고 있기 때문에 신호치(Vsig)의 전위가 되는데, 전원 제어선(DSL)이 구동 전압(Vcc)으로 되어 있음으로서 전류가 흐르고, 소스 전위는 시간과 함께 상승하여 간다.
이 때, 구동 트랜지스터(Td)의 소스 전압이 유기 EL 소자(1)의 임계치 전압(Vthel)과 캐소드 전압(Vcat)의 합을 넘지 않는다면(유기 EL 소자(1)의 리크 전류가 구동 트랜지스터(Td)에 흐르는 전류보다도 꽤 작으면), 구동 트랜지스터(Td)의 전류는 보존 용량(Cs)와 용량(Cel)를 충전하는데 사용된다.
그리고 이 때는, 구동 트랜지스터(Td)의 임계치 보정 동작은 완료하고 있기 때문에, 구동 트랜지스터(Td)가 흘리는 전류는 이동도(μ)를 반영한 것이 된다.
구체적으로 말하면, 이동도가 큰 것은 이 때의 전류량이 크고, 소스의 상승도 빠르다. 역으로 이동도가 작은 것은 전류량이 작고, 소스의 상승은 늦어진다. 도 8의 B에 이동도의 대소에 의한 소스 전압의 상승을 나타내고 있다.
이에 의해 구동 트랜지스터(Td)의 게이트와 소스 사이 전압은 이동도를 반영하여 작아지고, 일정 시간 경과 후에 완전히 이동도를 보정하는 Vgs가 된다.
이와 같이 시점(t6 내지 t7)은, 보존 용량(Cs)에의 신호치(Vsig)의 기록과 이동도 보정이 행하여진다.
그리고 시점(t7)에서는, 주사 펄스(WS)가 하강하고, 샘플링 트랜지스터(Ts)가 오프가 되어 신호치 기록이 종료되고, 유기 EL 소자(1)를 발광시킨다.
구동 트랜지스터(Td)의 게이트와 소스 사이 전압(Vgs)은 일정하기 때문에, 도 8의 C와 같이 구동 트랜지스터(Td)는 일정 전류(Ids')를 유기 EL 소자(1)에 흘린다. B점(유기 EL 소자(1)의 애노드 전위)(Vel)은, 유기 EL 소자(1)에 전류(Ids')가 흐르는 전압(Vx)까지 상승하고, 유기 EL 소자(1)는 발광한다.
그 후, 다음의 발광 사이클(다음의 프레임의 시점(t0))이 될 때까지, 발광이 계속된다. 또한, 신호선(DTL)은, 시점(t8)에서 기준치(Vofs)가 된다. 신호선(DTL)은, 그 후, 다음의 수평 라인의 화소 회로에 대해, 도 4의 시점(t1) 이후에 상당하는 동작에 대응하기 때문이다.
또한, 이와 같은 동작에 있어서, 유기 EL 소자(1)는 발광 시간이 길어지면 그 I-V 특성은 변화하여 버린다. 그 때문에 도면중 B점의 전위도 변화한다. 그렇지만, 구동 트랜지스터(Td)의 게이트와 소스 사이 전압(Vgs)는 일정치에 유지되어 있기 때문에, 유기 EL 소자(1)에 흐르는 전류는 변화하지 않는다. 따라서 유기 EL 소자(1)의 I-V 특성이 열화되어도, 일정 전류가 항상 계속 흐르고, EL 소자의 휘도가 변화하는 일은 없다.
이상의 동작에 있어서, 구동 트랜지스터(Td)가 인핸스드 TFT인 경우, 그 게이트 전위, 소스 전위는 도 4의 1점 쇄선으로 도시하는 바와 같이 변동하고, 정상적인 동작이 행하여지다.
그런데 산화물 반도체를 이용한 디플리션 TFT로서의 구동 트랜지스터(Td)를 채용한 경우, 그 게이트 전위, 소스 전위는 도 4의 실선으로 도시하는 바와 같이 변동한다.
즉, 디플리션 TFT로서의 구동 트랜지스터(Td)의 임계치 전압은 부로 되어 있기 때문에, 임계치 보정 동작에서 구동 트랜지스터(Td)의 소스 전위는 그 게이트 전위보다도 큰 값이 된다(도 4에 「Vth 부」로서 나타내는 부분).
단, 게이트와 소스 사이에 부의 임계치이 유지되어도, 그 것 자체는 문제가 아니다. 임계치 보정 동작은, 어디까지나 신호치(Vsig) 기록 전에 있어서, 게이트와 소스 사이 전압을 임계치 전압으로 함으로써, 각 화소의 구동 트랜지스터(Td)의 임계치의 편차를 캔슬하는 것이기 때문이다. 환언하면, 각 구동 트랜지스터(Td)의 고유의 임계치를 기준으로 하여 게이트와 소스 사이 전압을 신호치(Vsig)에 응한 것으로 하여, 이에 의해 신호치(Vsig)(게이트와 소스 사이 전압(Vgs))에 응한 전류를 유기 EL 소자(1)에 흘리기 위해서이기 때문이다.
문제가 되는 것은, 소스 전위가 게이트 전위보다 높아짐으로써, 그 후의 이동도 보정할 때에, 유기 EL 소자(1)에 전류가 흐르고 버리는(발광하여 버리는 ) 일이 생기기 쉬워지는 것이다.
이동도 보정은, 도 8의 A와 같이, 구동 전압(Vcc)이 주어진 구동 트랜지스터(Td)가 흘리는 전류가, 유기 EL 소자(1)에 흐르지 않고 보존 용량(Cs)과 용량(Cel)의 충전에 사용됨으로써 정상적으로 행하여진다.
그런데, 이 때의 전위 상승에 의해, 도 4의 파선원(破線圓)(R)의 부분으로 도시하는 바와 같이, 소스 전위가 유기 EL 소자(1)의 임계치(Vthel+Vcat)을 넘어 버리기 쉽다. 그러면, 이 시점에서 유기 EL 소자(1)에 전류가 흐르고(발광하고), 이동도 보정 동작이 정상적으로 작용하지 않게 된다.
상술한 바와 같이 이것을 대책하는 데는, 캐소드 전압(Vcat)를 미리 올려 두는 등이 필요해지지만, 그것에는 전원의 개수의 증가에 의한 비용 업이 생긴다.
이에 대해, 본 실시의 형태의 더블 게이트 구조인 경우의 동작에서는 도 5에 도시하는 바와 같이 정상 동작이 행하여진다. 또한, 1사이클의 기본적인 발광 동작은, 상술한 동작과 마찬가지이다.
여기서는, 게이트 전압, 소스 전압으로서 실선으로 도시하는 전위 변동은, 더블 게이트 구조에 의한 구동 트랜지스터(Td)(=Td1+Td2)의 전체로 본 전위 변동이다.
1점 쇄선은, 도 2에 도시한 A점, 즉 트랜지스터(Td1, Td2)의 접속점의 전위이다.
이 경우, 더블 게이트 구조임에 의해, 시점(t3, t4) 사이의 임계치 보정 동작에서는, A점의 전위가 유기 EL 소자(1)의 애노드 전위보다도 빨리 상승한다. 트랜지스터(Td2)측은 용량(Cs, Cel)에 접속되어 있기 때문이다. 그 때문에 트랜지스터(Td1)측의 임계치 보정이 우선 행하여진다(1점 쇄선).
그리고, 그 A점의 전위에 대해 유기 EL 소자(1)의 애노드 전위가 상승하는 것이 된다. 이 때에는, 전위 관계로부터, 유기 EL 소자(1)의 애노드 전위, 즉 구동 트랜지스터(Td) 전체로 본 소스 전위가, A점의 전위보다 높아지는 일은 있을 수 없다.
이 때문에, 개개의 트랜지스터(Td1, Td2)의 임계치 전압이 부의 값이엿다고 하여도, 구동 트랜지스터(Td) 전체로 보면, 보다 큰 임계치 전압이 된다. 예를 들면 도 5에 도시하는 바와 같이 정의 임계치 전압(Vth)이 된다. 게이트 전위는 기준치(Vofs)에 고정되어 있기 때문에, 임계치 전압이 큼으로써, 임계치 보정 동작 후의 소스 전위를 낮게 할 수 있다.
즉 임계치 보정 동작 종료시점에서의 유기 EL 소자(1)의 애노드 전위를, 싱글 게이트 구조의 경우보다도 낮은 전위로 할 수 있다.
그러면, 계속되는 시점(t6 내지 t7)의 신호치 기록 및 이동도 보정할 때에, 소스 전위(유기 EL 소자(1)의 애노드 전위)가, 유기 EL 소자(1)의 임계치(Vthel+Vcat)을 넘지 않도록 할 수가 있다. 그리고 유기 EL 소자(1)에 전류가 흐르지 않음으로서, 이동도 보정 동작이 정상적으로 행하여지게 된다.
이상의 것으로부터, 산화물 반도체 재료에 의한 트랜지스터를 이용한 경우에도, 회로 동작 적정화를 위해 캐소드 전압(Vcat)을 미리 올려 두는 것 같은 대책은 필요가 없고, 저비용화가 실현 가능하게 되어 있다.
또한, 여기서 캐소드 전압(Vcat)은 그라운드와 일치시키는 것이 바람직하다.
또한, 2개의 트랜지스터(Td1, Td2)중, 전원인 구동 전압(Vcc)에 가까운 트랜지스터(Td1)의 채널 길이(L)을 크게 하면, 보다 임계치 전압(Vth)을 크게 하는 효과를 얻을 수 있다. 이것은 채널 길이(L)이 클수록, 트랜지스터(Td1) 자체의 임계치 전압이 비교적 커지는 것에 기인한다.
이상 설명하여 온 바와 같이, 본 실시의 형태에서는, 화소 회로(10) 내의 구동 트랜지스터(Td), 샘플링 트랜지스터(Ts)로서, 산화물 반도체를 이용하는 경우에, 더블 게이트 구조로 함으로써, 산소 빠짐을 저감하고, 장수명화를 실현할 수 있다.
또한, 화소 회로의 구성으로서는, 3 이상의 트랜지스터를 이용하는 구성도 각종 존재하지만, 산화물 반도체를 채널 재료로 하는 트랜지스터를 이용하는 경우, 화소 회로 내의 모든 트랜지스터를 더블 게이트 구조로 하는 것이, 표시 장치의 장수명화에 특히 알맞다.
또한, 적어도 구동 트랜지스터(Td)를 더블 게이트 구조로 함으로써, 얼룩이나 꺼칠거림이라는 구동 트랜지스터(Td)의 특성에 의존하는 화질 불량을 대책할 수 있다.
또한, 구동 트랜지스터(Td)를 더블 게이트 구조로 함으로써, 임계치 전압을 싱글 게이트의 경우와 비교하여 보다 크게할 수 있고, 임계치 보정 동작, 이동도 보정 동작에 있어서 유기 EL 소자(1)에 인가되는 전압이 그 임계치 전압을 넘지 않도록 할 수 있다. 이 때문에 정상적인 임계치 보정 동작, 이동도 보정 동작이 실행되고, 특히 정상 동작을 보증하는 대책도 필요가 없고, 저비용화가 실현 가능하다.
또한, 실시의 형태에서는 더블 게이트 구조의 예를 기술하였지만, 본 발명은 예를 들면3 이상의 산화물 반도체를 이용한 트랜지스터를 직렬 접속한 구조 등도 채용 가능하다.
또한, 구동 트랜지스터(Td)의 임계치 전압이 부인 경우에 관해 기술하였지만, 본 발명은 정의 경우에 대해서도 적용 가능하다.
본 발명은 일본 특허출원 JP 2009-115193(2009.05.12)의 우선권 주장 출원이다.
본 발명의 실시예를 기술하였으나, 상기 실시예는 설명을 위한 것으로, 첨부된 청구범위의 본질 또는 범주 내에서 변경, 변형 등이 이루어질 수 있다.

Claims (6)

  1. 발광 소자와, 드레인과 소스 사이에 구동 전압이 인가됨으로써 상기 발광 소자에 대해 게이트와 소스 사이에 주어진 신호치에 응한 전류 인가를 행하고 산화물 반도체 재료를 이용한 2 이상의 트랜지스터가 직렬 접속된 멀티 게이트 구조가 되어 이루어지는 구동 트랜지스터와, 상기 구동 트랜지스터의 게이트와 소스 사이에 접속되고 입력된 신호치를 유지하는 보존 용량을 포함하고 매트릭스형상으로 배치된 복수의 화소 회로를 포함하는 화소 어레이와,
    상기 화소 어레이의 각 화소 회로의 상기 보존 용량에 신호치를 주어서, 각 화소 회로의 발광 소자에 신호치에 응한 휘도의 발광을 행하게 하는 발광 구동부를 구비한 것을 특징으로 하는 표시 장치.
  2. 제 1항에 있어서,
    상기 화소 회로는, 상기 발광 구동부로부터 공급되는 신호치를 상기 보존 용량에 주는 샘플링 트랜지스터를 구비하고,
    상기 샘플링 트랜지스터도, 산화물 반도체 재료를 이용한 2 이상의 트랜지스터가 직렬 접속된 멀티 게이트 구조로 되어 있는 것을 특징으로 하는 표시 장치.
  3. 제 2항에 있어서,
    상기 발광 구동부는,
    상기 화소 어레이상에서 열 형상으로 배설되는 각 신호선에, 상기 신호치 및 기준치로서의 전위를 공급하는 신호 셀렉터와,
    상기 화소 어레이상에서 행 형상으로 배설되는 각 기록 제어선을 구동하여, 상기 신호선의 전위를 상기 화소 회로에 도입시키는 기록 스캐너와,
    상기 화소 어레이상에서 행 형상으로 배설되는 각 전원 제어선을 이용하여, 상기 화소 회로의 상기 구동 트랜지스터에의 구동 전압의 인가를 행하는 구동 제어 스캐너를 구비하고,
    상기 샘플링 트랜지스터는, 그 게이트가 상기 기록 제어선에 접속되고, 소스 및 드레인의 한쪽이 상기 신호선에 접속되고, 다른쪽이 상기 구동 트랜지스터의 게이트에 접속되어 있는 것을 특징으로 하는 표시 장치.
  4. 제 3항에 있어서,
    상기 화소 회로는, 1사이클의 발광 동작으로서,
    상기 신호 셀렉터에 의해 상기 신호선에 상기 기준치로서의 전위가 주어지고 있는 기간에, 상기 기록 스캐너의 제어에 의해 상기 샘플링 트랜지스터가 도통함으로써, 상기 구동 트랜지스터의 게이트 전위가 상기 기준치에 고정되고, 그 상태에서 상기 구동 제어 스캐너에 의해, 상기 구동 트랜지스터에의 구동 전압의 인가가 행하여짐으로써, 상기 멀티 게이트 구조의 구동 트랜지스터의 임계치 보정 동작이 행하여지고,
    또한 상기 신호 셀렉터에 의해 상기 신호선에 상기 신호치로서의 전위가 주어지고 있는 기간에, 상기 기록 스캐너의 제어에 의해 상기 샘플링 트랜지스터가 도통함으로써, 상기 신호치가 상기 보존 용량에 기록됨과 함께, 상기 멀티 게이트 구조의 구동 트랜지스터의 이동도 보정 동작이 행하여지고,
    상기 신호치의 기록 및 이동도 보정 후에, 상기 보존 용량에 기록된 신호치에 응한 전류가 상기 구동 트랜지스터로부터 상기 발광 소자에 흐름으로써, 상기 신호치에 응한 휘도에 의한 상기 발광 소자의 발광이 행하여지는 것을 특징으로 하는 표시 장치.
  5. 제 1항에 있어서,
    상기 발광 소자는, 유기 일렉트로루미세선스 발광 소자인 것을 특징으로 하는 표시 장치.
  6. 유기 일렉트로루미세선스 발광 소자와, 드레인과 소스 사이에 구동 전압이 인가됨으로써 상기 유기 일렉트로루미세선스 발광 소자에 대해 게이트와 소스 사이에 주어진 신호치에 응한 전류 인가를 행하고 산화물 반도체 재료를 이용한 2 이상의 트랜지스터가 직렬 접속된 멀티 게이트 구조가 되어 이루어지는 복수의 구동 트랜지스터와, 상기 구동 트랜지스터의 게이트와 소스 사이에 접속되고 입력된 신호치를 유지하는 보존 용량을 포함하고 매트릭스형상으로 배치된 화소 어레이와,
    상기 화소 어레이의 각 화소 회로의 상기 보존 용량에 신호치를 주어서, 각 화소 회로의 발광 소자에 신호치에 응한 휘도의 발광을 행하게 한 발광 구동부를 구비한 것을 특징으로 하는 표시 장치.
KR1020100035662A 2009-05-12 2010-04-19 표시 장치 KR20100122442A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009115193A JP2010266490A (ja) 2009-05-12 2009-05-12 表示装置
JPJP-P-2009-115193 2009-05-12

Publications (1)

Publication Number Publication Date
KR20100122442A true KR20100122442A (ko) 2010-11-22

Family

ID=43068160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100035662A KR20100122442A (ko) 2009-05-12 2010-04-19 표시 장치

Country Status (5)

Country Link
US (1) US20100289832A1 (ko)
JP (1) JP2010266490A (ko)
KR (1) KR20100122442A (ko)
CN (1) CN101887684B (ko)
TW (1) TWI436334B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101318601B1 (ko) * 2010-12-01 2013-10-15 샤프 가부시키가이샤 Tft 기판 및 tft 기판의 제조 방법
KR20190017836A (ko) * 2010-12-24 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 회로 및 그 구동 방법, 및 기억 장치, 레지스터 회로, 표시 장치 및 전자 기기

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5839896B2 (ja) * 2010-09-09 2016-01-06 株式会社半導体エネルギー研究所 表示装置
JP2012256821A (ja) * 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
JP5958055B2 (ja) 2011-07-29 2016-07-27 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP2013057737A (ja) * 2011-09-07 2013-03-28 Sony Corp 表示パネルおよび表示装置
JP2013089302A (ja) * 2011-10-13 2013-05-13 Nippon Seiki Co Ltd 発光装置及び有機ｅｌ素子の駆動方法
JP2013089301A (ja) * 2011-10-13 2013-05-13 Nippon Seiki Co Ltd 発光装置及び有機ｅｌ素子の駆動方法
JP2013206994A (ja) * 2012-03-27 2013-10-07 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
JP2014160203A (ja) 2013-02-20 2014-09-04 Sony Corp 表示装置およびその駆動方法、並びに電子機器
TWI688102B (zh) 2013-10-10 2020-03-11 日商半導體能源研究所股份有限公司 半導體裝置
CN106663403B (zh) * 2014-06-10 2020-10-02 夏普株式会社 显示装置及其驱动方法
CN107077819B (zh) * 2014-09-19 2020-02-11 寇平公司 有源矩阵led像素驱动电路及布局方法
KR20170020571A (ko) 2015-08-12 2017-02-23 삼성디스플레이 주식회사 표시 장치
CN105489167B (zh) * 2015-12-07 2018-05-25 北京大学深圳研究生院 显示装置及其像素电路和驱动方法
CN105702210B (zh) * 2016-04-25 2018-03-27 上海天马微电子有限公司 有机发光像素驱动电路及其驱动方法
TWI696990B (zh) * 2017-02-22 2020-06-21 大陸商昆山國顯光電有限公司 像素驅動電路及其驅動方法和電晶體的版圖結構
CN108470544B (zh) * 2017-02-23 2020-09-22 昆山国显光电有限公司 一种像素驱动电路及其驱动方法、阵列基板和显示装置
TWI798308B (zh) * 2017-12-25 2023-04-11 日商半導體能源研究所股份有限公司 顯示器及包括該顯示器的電子裝置
CN113614824B (zh) * 2019-03-28 2024-01-09 夏普株式会社 显示装置及其驱动方法
CN110600488A (zh) * 2019-10-12 2019-12-20 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其驱动方法、显示装置
JP7253796B2 (ja) * 2019-10-28 2023-04-07 株式会社Joled 画素回路、及び、表示装置
CN110648629B (zh) * 2019-10-31 2023-09-22 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN111402809B (zh) * 2020-05-27 2022-05-17 武汉天马微电子有限公司 一种显示面板和显示装置
TW202244884A (zh) * 2021-04-30 2022-11-16 日商半導體能源研究所股份有限公司 顯示裝置
CN114299872B (zh) * 2022-01-04 2023-07-18 京东方科技集团股份有限公司 一种驱动电路及其驱动方法、显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3286152B2 (ja) * 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
US7088052B2 (en) * 2001-09-07 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the same
US6646307B1 (en) * 2002-02-21 2003-11-11 Advanced Micro Devices, Inc. MOSFET having a double gate
JP3956347B2 (ja) * 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
US6930328B2 (en) * 2002-04-11 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
DE50302629D1 (de) * 2002-11-19 2006-05-04 Slifox Holding Gmbh Halterung für musterelemente, insbesondere für musterkarten
TWI376670B (en) * 2003-04-07 2012-11-11 Samsung Display Co Ltd Display panel, method for manufacturing thereof, and display device having the same
JP4623939B2 (ja) * 2003-05-16 2011-02-02 株式会社半導体エネルギー研究所 表示装置
US7928945B2 (en) * 2003-05-16 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP2005309048A (ja) * 2004-04-21 2005-11-04 Sony Corp 表示装置
US7291886B2 (en) * 2004-06-21 2007-11-06 International Business Machines Corporation Hybrid substrate technology for high-mobility planar and multiple-gate MOSFETs
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2008151963A (ja) * 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
JP2008152096A (ja) * 2006-12-19 2008-07-03 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP4600780B2 (ja) * 2007-01-15 2010-12-15 ソニー株式会社 表示装置及びその駆動方法
TWI453711B (zh) * 2007-03-21 2014-09-21 Semiconductor Energy Lab 顯示裝置
JP4479755B2 (ja) * 2007-07-03 2010-06-09 ソニー株式会社 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101318601B1 (ko) * 2010-12-01 2013-10-15 샤프 가부시키가이샤 Tft 기판 및 tft 기판의 제조 방법
KR20190017836A (ko) * 2010-12-24 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 회로 및 그 구동 방법, 및 기억 장치, 레지스터 회로, 표시 장치 및 전자 기기

Also Published As

Publication number Publication date
TW201044353A (en) 2010-12-16
JP2010266490A (ja) 2010-11-25
US20100289832A1 (en) 2010-11-18
CN101887684A (zh) 2010-11-17
CN101887684B (zh) 2013-05-15
TWI436334B (zh) 2014-05-01

Similar Documents

Publication Publication Date Title
KR20100122442A (ko) 표시 장치
TWI424410B (zh) 顯示裝置及其驅動方法
US7764248B2 (en) Display and method for driving display
JP5157467B2 (ja) 自発光型表示装置およびその駆動方法
JP2006215275A (ja) 表示装置
JP2008203478A (ja) 表示装置とその駆動方法
US9336711B2 (en) Display device and display driving method
JP2009145594A (ja) 自発光型表示装置およびその駆動方法
JP2010008523A (ja) 表示装置
JP2008281671A (ja) 画素回路および表示装置
US11164521B2 (en) Pixel circuit and display device
JP2007108380A (ja) 表示装置および表示装置の駆動方法
JP2008158378A (ja) 表示装置及びその駆動方法
JP2018028590A (ja) 表示装置及び表示装置の駆動方法
US8633920B2 (en) Display device and display drive method
JP2010266493A (ja) 画素回路の駆動方法、表示装置
US20100085345A1 (en) Display apparatus and display driving method
JP2010107630A (ja) 画像表示装置及び画像表示装置の駆動方法
JP4501059B2 (ja) 画素回路及び表示装置
JP4687026B2 (ja) 表示装置および表示装置の駆動方法
JP2007108379A (ja) 画素回路、表示装置および表示装置の駆動方法
JP5789585B2 (ja) 表示装置および電子機器
US11270639B2 (en) Pixel circuit and display device
JP2008033073A (ja) 表示装置およびその製造方法
US20110169872A1 (en) Display apparatus and display driving method

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application