KR20100041751A - 반송방법 및 반송장치 - Google Patents

반송방법 및 반송장치 Download PDF

Info

Publication number
KR20100041751A
KR20100041751A KR1020107000302A KR20107000302A KR20100041751A KR 20100041751 A KR20100041751 A KR 20100041751A KR 1020107000302 A KR1020107000302 A KR 1020107000302A KR 20107000302 A KR20107000302 A KR 20107000302A KR 20100041751 A KR20100041751 A KR 20100041751A
Authority
KR
South Korea
Prior art keywords
possibility
pair
acceleration
conveyance
substrate
Prior art date
Application number
KR1020107000302A
Other languages
English (en)
Inventor
히데히로 마에다
가즈야 오카모토
야스아키 다나카
Original Assignee
가부시키가이샤 니콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니콘 filed Critical 가부시키가이샤 니콘
Publication of KR20100041751A publication Critical patent/KR20100041751A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25J—MANIPULATORS; CHAMBERS PROVIDED WITH MANIPULATION DEVICES
    • B25J11/00—Manipulators not otherwise provided for
    • B25J11/0095—Manipulators transporting wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25J—MANIPULATORS; CHAMBERS PROVIDED WITH MANIPULATION DEVICES
    • B25J9/00—Programme-controlled manipulators
    • B25J9/02—Programme-controlled manipulators characterised by movement of the arms, e.g. cartesian coordinate type
    • B25J9/04—Programme-controlled manipulators characterised by movement of the arms, e.g. cartesian coordinate type by rotating at least one arm, excluding the head movement itself, e.g. cylindrical coordinate type or polar coordinate type
    • B25J9/041—Cylindrical coordinate type
    • B25J9/042—Cylindrical coordinate type comprising an articulated arm
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25J—MANIPULATORS; CHAMBERS PROVIDED WITH MANIPULATION DEVICES
    • B25J9/00—Programme-controlled manipulators
    • B25J9/16—Programme controls
    • B25J9/1694—Programme controls characterised by use of sensors other than normal servo-feedback from position, speed or acceleration sensors, perception control, multi-sensor controlled systems, sensor fusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H01L21/67265—Position monitoring, e.g. misposition detection or presence detection of substrates stored in a container, a magazine, a carrier, a boat or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Robotics (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Control Of Conveyors (AREA)

Abstract

적층해야 할 기판을 보유지지하여 위치맞춤부에서 위치맞춤시켜 겹쳐진 한 쌍의 기판홀더를 위치맞춤부로부터 가압·가열부로 반송하는 동안에, 기판 사이에 문턱값 이상의 위치편차가 생길 가능성의 유무를 판단하여, 가능성이 있다고 판단한 경우에 한 쌍의 기판홀더를 가압·가열부와는 다른 영역으로 반송한다. 가능성은 기판홀더의 가속도에 의해 판단되어도 된다. 또, 가능성은 기판홀더를 반송하는 반송부의 가속도에 의해 판단되어도 된다. 또한, 가능성은 한 쌍의 기판홀더의 상대위치에 의해 판단되어도 된다. 더욱이 또한, 가능성은 한 쌍의 기판홀더를 반송하는 반송부와 한 쌍의 기판홀더의 한쪽과의 상대위치에 의해 판단되어도 된다.

Description

반송방법 및 반송장치{TRANSFER METHOD AND TRANSFER APPARATUS}
본 발명은 반송장치 및 반송방법에 관한 것이다. 더욱 상세하게는 적층형 3차원 반도체장치의 제조에 있어서의 기판홀더의 반송방법과, 당해 반송방법을 실시하는 장치에 관한 것이다. 또한, 본 출원은 하기의 일본출원에 관련한다. 문헌의 참조에 의한 포함이 인정되는 지정국에 대해서는 하기의 출원에 기재된 내용을 참조함으로써 본 출원에 포함되며, 본 출원의 일부로 한다.
일본국 특원2007-164081 출원일 2007년 6월 21일
웨이퍼 레벨로 적층된 적층형 3차원 반도체장치, MEMS 등의 입체적인 구조를 가지는 디바이스의 제조에서는 기판, 웨이퍼 등을 서로 접합하는 기술이 활성화되고 있다. 또, 그것을 위해 이용되는 장치의 개발도 진행되고 있다(예를 들면, 특허문헌 1 참조). 이와 같은 접합장치에서는 가(假)고정된 웨이퍼 적층체를 반송하는 경우에, 웨이퍼 사이에 위치편차가 생기지 않도록 하는 반송조건이 채용된다.
특허문헌1:일본국특개2005-302858호공보
접합장치의 반송조건으로는 어떠한 원인으로 2개의 웨이퍼의 위치맞춤 후에 위치편차가 생기고, 그대로 가압·가열처리에 의한 전극접합을 하면 적층된 반도체장치가 정상적으로 동작하지 않아, 반도체장치의 제조 수율(收率)이 저하하는 문제가 있다. 이 때문에 겹쳐진 웨이퍼를 위치편차 없이 반송하는 것이 요구됨과 동시에, 가압·가열처리 전에 웨이퍼 사이의 위치편차의 유무를 검출하는 것이 요구되고 있다.
상기 과제를 해결하기 위하여, 본 발명의 제1 형태로서, 적층해야 할 기판을 보유지지하여 위치맞춤부에서 위치맞춤시켜 겹쳐진 한 쌍의 기판홀더를 위치맞춤부로부터 가압·가열부로 반송하는 동안에 기판 사이에 문턱값 이상의 위치편차가 생길 가능성의 유무를 판단하여, 가능성이 있다고 판단한 경우에 한 쌍의 기판홀더를 가압·가열부와는 다른 영역으로 반송하는 반송방법이 제공된다.
또, 본 발명의 제2 형태로서, 적층해야 할 기판을 보유지지하여 위치맞춤부에서 위치맞춤시켜 겹쳐진 한 쌍의 기판홀더를 위치맞춤부로부터 가압·가열부로 반송하는 반송장치로서, 위치맞춤부로부터 가압·가열부로 반송하는 동안에 기판 사이에 문턱값 이상의 위치편차가 생길 가능성의 유무를 판단하여, 가능성이 있다고 판단한 경우에 한 쌍의 기판홀더를 가압·가열부와는 다른 영역으로 반송시키는 제어부를 구비한 반송장치가 제공된다.
상기의 발명의 개요는 본 발명의 필요한 특징의 전체를 열거한 것은 아니다. 또, 이러한 특징군의 서브 콤비네이션도 발명이 될 수 있다.
본 발명은, 반송에 수반하는 2개의 웨이퍼 사이의 위치편차의 가능성의 유무를 판정하여, 당해 가능성이 있는 경우에는 오퍼레이터에게 그 취지를 통지함과 동시에, 가압·가열공정 실시부에서의 처리를 실행하기 전에, 위치맞춤상태를 확인 등을 하여, 위치편차에 의한 적층형 3차원 반도체장치의 수율 악화를 방지할 수 있다. 또, 위치편차의 가능성이 없는 블록에 대해서는 처리를 계속시키므로, 반도체장치의 제조장치의 쓰로우풋을 향상시킬 수 있다.
도 1은 실시형태에 관한 적층형 3차원 반도체장치의 제조공정 플로우를 나타내는 도면이다.
도 2a는 제조장치의 한 공정의 개요를 나타내는 도면이다.
도 2b는 제조장치의 한 공정의 개요를 나타내는 도면이다.
도 2c는 제조장치의 한 공정의 개요를 나타내는 도면이다.
도 3a는 제조장치의 한 공정의 개요를 나타내는 도면이다.
도 3b는 제조장치의 한 공정의 개요를 나타내는 도면이다.
도 3c는 제조장치의 한 공정의 개요를 나타내는 도면이다.
도 4는 제조장치의 한 공정의 개요를 나타내는 도면이다.
도 5a는 반송장치(42)에 블록(27)이 탑재된 상태를 측면에서 나타내는 도면이다.
도 5b는 반송장치(42)에 블록(27)이 탑재된 상태를 도 5a에 나타내는 A방향에서 본 도면이다.
도 6은 반송장치(42)에 가해지는 가속도와 웨이퍼(11) 사이의 위치편차량과의 관계를 나타내는 그래프이다.
도 7은 제1 실시예의 변형예의 일례를 나타낸다.
도 8은 제2 실시예에 관한 반송장치(42)에 블록(27)이 탑재된 상태를 측면에서 나타내는 도면이다.
도 9는 제3 실시예에 관한 반송장치(42)에 블록(27)이 탑재된 상태를 측면에서 나타내는 도면이다.
도 10은 제4 실시예에 관한 반송장치(42)의 제어부(80)를 모식적으로 나타내는 도면이다.
도 11은 제5 실시예에 관한 반송장치(42)에 블록(27)이 탑재된 상태를 측면에서 나타내는 도면이다.
<발명을 실시하기 위한 바람직한 형태>
이하, 발명의 실시형태를 통해서 본 발명을 설명한다. 그렇지만, 이하의 실시형태는 청구의 범위에 관한 발명을 한정하는 것은 아니다. 또, 실시형태 중에서 설명되고 있는 특징의 조합의 전체가 발명의 해결수단에 필수인 것으로 한정하지 않는다.
도 1은 적층형 3차원 반도체장치의 제조공정을 나타내는 흐름도이다. 또, 도 2a, 도 2b, 도 2c, 도 3a, 도 3b, 도 3c 및 도 4는 도 1에 나타낸 제조공정의 각 단계에서의 제조장치 및 워크의 개요를 각각 나타내는 도면이다. 이하, 이러한 도면을 참조하면서 도 1에 나타내는 공정을 설명한다.
웨이퍼 준비 공정(S1) :
웨이퍼 준비 공정(S1)에서는, 도 2a에 나타내는 바와 같이, 최종적인 칩 형태로 한 경우에 실장(實裝)되는 회로소자가 형성된 웨이퍼(11)를 준비한다. 이 공정에서는 리소그래피 기술을 핵심으로 하여, 박막형성기술, 에칭기술, 불순물 확산기술 등에 의해, 웨이퍼(11)에 트랜지스터, 저항체, 캐패시터(capacitor), 배선, 관통전극 등을 포함하는 반도체장치(13)가 형성된 웨이퍼(11)를 만든다.
웨이퍼(11)는 적층되어 최종적으로 사용되는 형태의 IC칩을 형성하기 위해서 요구되는 층 수만큼의 매수가 준비된다. 웨이퍼(11)는 소요 층 수만큼을 미리 준비하고 나서 적층을 개시해도 되지만, 적층공정과 일부 평행하게 준비해도 된다.
웨이퍼 보유지지공정(S2) :
웨이퍼 보유지지공정(S2)에서는, 도 2b에 나타내는 바와 같이, 웨이퍼 홀더(21)상에 정전(靜電)흡착방식으로 웨이퍼(11)를 보유지지시킨다. 또 다른 웨이퍼 홀더(21)에 웨이퍼(11)를 보유지지시킴으로써, 겹쳐질 한 쌍의 웨이퍼(11) 쌍방이 웨이퍼 홀더(21)에 보유지지된다. 또한, 웨이퍼(11)의 보유지지방법은 정전흡착 이외 방법, 예를 들면 진공흡착 등으로 하여도 된다. 또, 보유지지시키는 웨이퍼(11)의 한쪽이 복수의 기판을 적층하여 접착함으로써 형성된 3차원 구조를 이미 가지는 경우도 있다.
또, 웨이퍼 보유지지공정(S2)에서는 웨이퍼 홀더(21)에 보유지지된 웨이퍼(11)상의 얼라이먼트 마크(23)와 웨이퍼 홀더(21)상의 기준 마크(25)를 현미경 등에 의해 각각 측정함으로써, 웨이퍼 홀더(21) 및 웨이퍼(11)의 위치관계가 기록된다. 이 기록은 다음 공정에서 사용된다. 또, 후술하는 바와 같이, 웨이퍼 홀더(21)의 위치편차가 생길 가능성의 유무를 판단하는 경우에도 사용된다.
웨이퍼 겹침공정(S3) :
웨이퍼 겹침공정(S3)에서는, 도 2c에 나타내는 바와 같이, 각각이 웨이퍼 홀더(21)에 보유지지된 한 쌍의 웨이퍼(11)를 서로 대면시킨 상태로 근접시킨다. 또, 웨이퍼 홀더(21)의 기준 마크(25)의 위치관계를 현미경(31)에 의해 관찰하여, 2개의 웨이퍼 홀더(21)상의 기준 마크(25, 25)의 위치관계가 측정된다.
여기서, 앞의 공정에서 기록되어 있는 웨이퍼 홀더(21) 및 웨이퍼(11)의 위치관계를 참조함으로써, 웨이퍼 홀더(21)의 기준 마크(25)와 웨이퍼(11)의 얼라이먼트 마크(23)와의 사이의 상대위치가 구해진다. 이 상대위치를 가미하여 한쪽의 웨이퍼 홀더(21)를 다른 쪽의 웨이퍼 홀더(21)에 대해서 적절한 양만큼 이동시킴으로써, 한 쌍의 웨이퍼(11)의 얼라이먼트 마크(23)가 서로 겹쳐진 상태로 할 수 있다. 또한, 웨이퍼 홀더(21)의 기준 마크(25)는 웨이퍼 홀더(21)의 이면으로부터 현미경(31) 등으로 관찰할 수 있도록 웨이퍼 홀더(21)에 형성된 오목모양 홈(33)에 배치된 박층화(薄層化)된 기판상에 형성된다.
웨이퍼 가고정공정(S4) :
웨이퍼 가고정공정(S4)에서는 위치맞춤된 2개의 웨이퍼(11)의 간격이 좁혀져 서로 겹쳐진다. 웨이퍼(11)가 겹쳐지면, 웨이퍼 홀더(21)의 외주부에 형성된 오목부(29)에 복수의 가고정장치(41)를 끼움으로써, 도 3a에 나타내는 바와 같이, 한 쌍의 웨이퍼 홀더(21)가 서로 가고정된다.
가고정장치(41)는 웨이퍼 홀더(21)의 웨이퍼(11)의 면에 대해서 수직인 힘을 미치지만, 이 면에 평행한 힘은 작용시키지 않는다. 이와 같이 하여, 2개의 웨이퍼(11)가 위치맞춤되고, 또한 웨이퍼(11)가 접촉한 상태로 가고정된 블록(27)이 완성된다.
반송공정, 웨이퍼 사이의 편차검출(S5) :
도 3b에 나타내는 바와 같이, 반도체장치의 제조장치(40)에서 가고정된 블록(27)은 겹침공정 실시부(45)로부터 가압·가열공정 실시부(47)로 반송된다. 블록(27)의 반송은 반송장치(42)의 반송암(43)이 담당한다. 이 반송의 기간, 즉, 블록(27)이 겹침공정 실시부(45)로부터 반출되고 나서, 가압·가열공정 실시부(47)로 반입되어 가압·가열공정이 개시될 때까지의 기간에 블록(27)에서 2개의 웨이퍼(11) 사이에 생기는 위치편차의 가능성이 후술하는 방법으로 검출된다.
또한, 반송장치(42)는 반송하는 블록(27)에서 웨이퍼 홀더(21) 및 웨이퍼(11)의 상호간에 위치편차가 생기지 않도록 반송암(43)의 동작을 제어하고 있다. 그럼에도 불구하고 위치편차가 생기는 것은 반송장치(42)보다도 상위의 제어계가 어떠한 이상을 검출한 경우에 반송장치(42)를 긴급정지시키는 경우가 있기 때문이다.
이와 같은 경우, 반송장치(42)의 상태 여하에 관계없이 동작은 즉시 정지되므로, 반송중의 웨이퍼 홀더(21) 및 웨이퍼(11)에 큰 가속도가 생기는 경우가 있다. 또, 어떠한 이유로 전원이 갑자기 차단된 경우도 반송장치(42)의 제어가 무효인 상태로 반송암(43)이 정지하므로, 웨이퍼 홀더(21) 및 웨이퍼(11)에 큰 가속도가 생기는 경우가 있다.
또, 반송장치(42)가 개별적으로 제어된 복수의 액츄에이터를 구비하는 경우에는 개개의 액츄에이터가 웨이퍼 홀더(21)의 위치편차가 생기지 않도록 제어되고 있다. 그렇지만, 액츄에이터 각각의 허용오차(tolerance)가 중첩되어, 반송되고 있는 웨이퍼 홀더(21)에 설정을 넘는 가속도가 생기는 경우가 있으므로, 블록(27)에 큰 가속도가 걸리는 경우가 있다.
이와 같은 경우에, 예를 들면 반송암 선단부(60)에 가속도센서(64)를 설치하여, 블록(27)에 실제로 가해지고 있는 가속도를 검출함으로써, 위치편차의 가능성의 유무를 검출할 수 있다. 또 반대로, 반송장치(42)의 제어계가 어떠한 이상을 검출한 경우에도 가속도센서(64)의 출력을 참조함으로써, 당해 이상이 블록(27)에 영향을 미치고 있는지 여부를 알 수 있다.
위치편차 가능성의 유무판정(S6) :
위치편차 유무판정(S6)에서는 검출된 위치편차의 가능성의 유무가 판정된다. 검출된 가속도가 문턱값보다도 낮고, 위치편차를 일으킬 가능성이 없으면, 다음의 가압·가열공정(S7)으로 진행된다. 환언하면, 가속도에 근거하는 위치편차의 가능성의 유무판정은 가압·가열공정이 개시되기 직전이라도 된다. 이것에 의해, 위치편차가 생긴 블록(27)에 대해서 가압·가열공정을 실시하여, 수율을 저하시키는 것이 방지된다.
한편, 검출의 결과, 2개의 웨이퍼(11)에 위치편차가 발생하여, 적층접합에서 요구되는 위치맞춤 정밀도가 확보되어 있지 않을 가능성이 있는 경우에는 가압·가열공정(S7)으로는 진행되지 않고, 예를 들면, 겹침공정 실시부(45)에 블록(27)을 되돌려 스텝 (S3)으로부터 스텝 (S5)의 공정이 재실행된다. 이것에 의해, 웨이퍼(11)의 위치맞춤 정밀도가 유지된다.
또한, 위치편차가 발생하고 있을 가능성이 있는 블록(27)에 대해서는 가압·가열공정 실시부(47)를 향하여 반송하는 것 자체를 중지해도 된다. 또, 블록(27)을 반송하는 한편으로, 가압·가열공정 실시부(47)의 동작을 정지시켜도 된다. 이것에 의해, 위치편차가 생길 가능성을 가지는 블록(27)을 반송경로로부터 취출하여, 후술하는 다른 영역으로 반송할 수 있다.
또, 반송장치(42)에 의해서, 당해 블록(27)을 가압·가열공정 실시부(47)와는 다른 영역으로 반송시켜도 된다. 이 경우, 반송한 블록(27)은 가압·가열공정을 실행하지 않고, 전용의 웨이퍼 카셋트 등에 축적하도록 해도 된다. 또한, 위치편차가 생길 가능성을 가지는 블록(27)이 가압·가열공정 실시부(47)와는 다른 영역으로 반송된 경우, 스텝 (S3)으로부터 스텝 (S5)까지의 공정은 다른 웨이퍼(11)에 대해서 실행해도 된다.
왜냐하면, 위치편차가 발생하고 있을 가능성이 검출되었다고 해도 실제로는 블록(27)에 위치편차가 발생하고 있지 않은 경우가 있다. 이와 같은 위치편차가 생기지 않은 블록(27)은 위치편차의 유무를 검사하여 겹침공정을 재실행하는 일 없이, 가압·가열공정으로 넘길 수 있다. 이것에 의해, 겹침공정의 재실행의 회수를 저감시켜, 적층형 반도체장치 제조의 쓰로우풋(throughput)을 향상시킬 수 있다.
또, 겹침공정에서 웨이퍼(11) 상태가 변화하고 있는 경우, 예를 들면, 접합되는 면의 표면 성상(性狀)이 변화하고 있는 경우에는 위치편차가 검출된 블록(27)에 대해서 그대로 위치맞춤공정을 재실행할 수 없는 경우도 있다. 이와 같은 경우는 웨이퍼(11)의 표면을 연마하는 등의 처리를 한 후에 겹침공정이 재실행된다. 이것에 의해, 겹침공정을 재실행된 블록(27)의 품질을 향상시켜, 적층형 반도체장치 제조의 수율을 더욱 향상시킬 수 있다.
가압·가열공정(S7) :
가압·가열공정 실시부(47)로 반송된 블록(27)은, 도 3c에 나타내는, 가압·가열공정 실시부(47)에 장전되어 가압·가열공정 실시부(47)의 하부가압판(48)과 상부가압판(49)의 평행도의 조정이 이루어지고, 상부가압판(49)이, 예를 들면 유압실린더에 의해 하부가압판(48)을 향하여 가압된다. 2개의 웨이퍼(11)가 웨이퍼 홀더(21)를 통하여 가압된 후, 웨이퍼 홀더(21)에 내장된 히터에 의해 웨이퍼(11)가 가열되고, 전극이 접합되어 웨이퍼 적층체(50)(도 4 참조)가 형성된다.
또한, 가압·가열공정에서의 웨이퍼(11) 상호의 접합에는 접착재 등이 이용되는 경우도 있다. 그러한 경우는 가압·가열공정 실시부(47)에서의 블록(27)의 가열을 생략할 수도 있다.
또, 가압·가열공정 실시부(47)는 그 자체의 내부에서도 블록(27)을 반송하는 구조를 가지는 경우가 있다. 이 때문에, 가압·가열공정 실시부(47)로 반입된 후에도 블록(27)에 위치편차가 생기는 경우가 있을 수 있다. 그래서, 가압의 처리를 개시하기 전에 위치편차의 가능성을 검사하는 단계를 마련해도 된다.
여기서 위치편차의 가능성이 검출된 경우는 가압·가열공정 실시부(47)의 동작을 정지시켜, 가압·가열공정을 실시하는 일 없이 다른 영역으로 블록(27)을 반출해도 된다. 또, 상기 가압·가열공정 실시부(47)의 반송부를 이용하여 블록(27)을 반출시켜도 된다. 반출된 블록(27)은 이미 설명한 경우와 마찬가지로, 위치맞춤을 재실행하거나, 검사 등에 구비하여 소정의 영역으로 반송하여 축적해도 된다. 이것에 의해, 적층형 반도체장치의 제조 수율을 향상시킬 수 있다.
다이싱(dicing) 공정(S8) :
소정의 층수의 웨이퍼(11)가 적층되어 전극이 접합된 웨이퍼 적층체(50)는, 도 4에 나타내는 바와 같이, 개개의 칩(51)으로 다이싱에 의해 분리된다. 또한, 다이싱은 공지의 다이싱 블레이드에 의해, 예를 들면 도 4와 같이 웨이퍼 적층체(50)를 파선에 따라서 절단함으로써 달성된다.
이상 서술한 바와 같이, 실시형태에 관한 적층형 3차원 반도체장치의 제조장치와 제조방법에 의하면, 겁쳐진 웨이퍼(11)를 반송하는 동안에 생기는 위치편차의 가능성을 검출하여 공정을 변화시킴으로써, 반송중의 위치편차에 기인하는 접합 불량이 초래하는 적층형 3차원 반도체장치의 수율 저하를 방지할 수 있다.
이와 같이 하여, 적층해야 할 웨이퍼(11)를 보유지지하여 겹침공정 실시부(45)에서 위치맞춤시켜 겹쳐진 한 쌍의 웨이퍼 홀더(21)를 겹침공정 실시부(45)로부터 가압·가열공정 실시부(47)로 반송하는 동안에 웨이퍼(11) 사이에 문턱값 이상의 위치편차가 생길 가능성을 판단하여, 가능성이 높다고 판단된 경우에 한 쌍의 웨이퍼 홀더(21)를 겹침공정 실시부(45)와는 다른 영역으로 반송하는 반송방법이 실시된다.
다음으로, 위치편차의 가능성을 검출하는 반송방법 및 반송장치에 대한 실시예를 도면을 참조하면서 설명한다. 또한, 이하의 설명에 있어서, 여기까지의 설명에서 이미 나온 부재에 대해서는 동일한 참조번호를 부여하여 중복하는 설명을 생략한다.
(제1 실시예)
도 5a 및 도 5b는 제1 실시예에 관한 위치편차를 검출하는 반송장치(42)를 나타내는 도면이다. 도 5a 및 도 5b에서는 도 3b에 나타내는 반송장치(42)에 블록(27)이 탑재된 상태를 나타내고 있다. 도 5a는 측면에서, 도 5b는 도 5a를 A방향에서 본 모습을 각각 나타낸다.
도 5a 및 도 5b에 나타내는 상태에서는 도 3b에 나타내는 겹침공정 실시부(45)에서 2개의 웨이퍼(11)가 위치맞춤되고 또한 양웨이퍼(11)의 표면이 서로 접촉한 상태로 가고정장치(41)에서 가고정된 블록(27)이 반송암 선단부(60)에 놓여 있다.
반송암 선단부(60)는 하부지지판(61), 상부누름판(62) 및 하부지지판(61) 및 상부누름판(62)을 지지하는 지주판(63)을 가지고 있다. 상부누름판(62)은 지주판(63)에 도 5a 중의 화살표의 방향(도 5a의 지면(紙面)에 대해서 상하방향)으로 이동한다.
적층해야 할 2개의 웨이퍼(11)는 각각의 웨이퍼 홀더(21)에 정전흡착법, 진공흡착법 등에 의해 보유지지되어, 상술한 공정에 의해 2개의 웨이퍼(11)가 위치맞춤된다.
양웨이퍼(11)의 위치맞춤 후, 가고정장치(41)에 의해 웨이퍼 홀더(21)가 가고정되어 블록(27)이 된다. 블록(27)은 반송암 선단부(60)의 하부지지판(61)에 정전흡착력 또는 진공흡착력에 의해 고정된다.
하부지지판(61)에 블록(27)이 고정되면, 블록(27)을 사이에 두는 형태로 상부누름판(62)이 상부로부터 가압력을 가한다. 이것으로 블록(27)을 도 3b에 나타내는 겹침공정 실시부(45)로부터 가압·가열공정 실시부(47)로 반송할 수 있는 상태가 된다. 또한, 블록(27)을 하부지지판(61)과 상부누름판(62)에 의해 사이에 두면서, 상부누름판(62)에 정전흡착력 또는 진공흡착력을 부가하여 블록(27)을 고정하도록 구성해도 된다.
반송암(43)(도 3b 참조)으로 블록(27)을 반송할 때, 반송암(43)의 이동개시, 이동중 혹은 이동이 정지한 경우에 가속도가 발생한다. 블록(27)에 걸리는 가속도가 큰 경우, 도 6을 참조하여 후술하는 바와 같이, 가고정된 블록(27)의 2개의 웨이퍼(11)에 상대적 위치편차가 발생할 가능성이 높아진다. 위치편차를 일으킨 웨이퍼(11)를 그대로 접합하면, 웨이퍼(11) 상호간에 전극이 접속되지 않고 접합이 고정되어 버린다. 이 때문에, 3차원 반도체장치의 수율이 낮아진다. 이것에 대해서, 제1 실시예에서는 반송시에 발생하는 가속도에 근거하여 위치편차를 검출한다.
제1 실시예에서는 반송시의 반송암 선단부(60)의 가속도를 검출하기 위한 가속도센서(64)가 하부지지판(61)의 블록(27)을 얹어놓는 면에서 지주판(63)의 근방에 배치되어 있다. 이 가속도센서(64)는 반송되는 동안에 블록(27)에 가해지는 가속도를 검출한다. 가속도센서(64)로 검출된 가속도는 제어장치로 전달되며, 제어장치에서 도 6에 나타내는 사전에 계측된 가속도와 위치편차량의 관계로부터 위치편차가 생길 가능성의 유무가 판정된다.
도 6은 반송장치(42)의 반송암(43)에 가해지는 가속도와 웨이퍼 사이에 생기는 위치편차량과의 상관관계를 실험적으로 측정한 결과에 근거하여 나타내는 그래프이다. 도시한 바와 같이, 블록(27)에 가해진 가속도와 위치편차와의 사이에는 상관관계가 있다. 따라서, 가속도센서(64)가 검출한 가속도를 미리 정한 문턱값과 비교함으로써, 블록(27)에 위치편차가 생길 가능성이 있는 것을 검지할 수 있다.
또한, 사전에 측정된 가속도와 위치편차량과의 관계로부터 반송중에 검출된 가속도의 문턱값과 비교함으로써 위치편차의 가능성을 검출하여, 가능성이 있는 경우는 당해 블록(27)에 대한 가압·가열공정(S7)은 실행하지 않는다. 위치편차가 생길 가능성이 있는 블록(27)은 가압·가열공정 실시부(47) 이외의 영역으로 반송하여, 예를 들면, 위치편차가 생기고 있는지 여부를 검사해도 된다.
이것에 의해, 위치편차가 생기지 않은 것이 판단된 경우는 재차 가압·가열공정 실시부(47)로 반송하여 가압·가열공정(S7)을 실행할 수 있다. 또, 위치편차가 생기고 있는 경우는 재차 겹침공정을 다시 함으로써, 위치편차에 의한 수율 저하를 방지할 수 있다. 또한, 위치편차가 생긴 블록(27)을 분해하여, 웨이퍼(11)를 연마하는 등, 어떠한 가공을 한 후에 재차 겹침공정을 다시 할 수도 있다.
또한, 제품의 수율을 더욱 향상시킬 수 있다. 또, 위치편차가 생기지 않았던 블록(27)은 위치맞춤하지 않고 그대로 가압·가열공정을 재개할 수 있으므로, 적층형 3차원 반도체장치의 제조에 있어서의 쓰로우풋을 향상시킬 수도 있다. 이렇게 하여, 겹침공정 실시부(45)로부터 가압·가열공정 실시부(47)로의 반송중에 발생하는 양웨이퍼(11)의 위치편차에 의한 수율 악화를 방지할 수 있다.
또한, 가속도센서(64)는 2개 있는 하부지지판(61, 61) 중 적어도 한쪽에 배치되어 있으면 반송시의 가속도를 검출할 수 있다. 또, 가속도센서(64)는 하부지지판(61) 이외의 부분, 예를 들면 지주판(63) 혹은 상부누름판(62)에 배치해도 동일한 효과를 나타낼 수 있다. 또한, 가속도센서(64)는 도 3b의 지면에 평행한 X-Y방향의 가속도 외에 당해 지면에 직교하는 Z방향의 가속도를 검출해도 된다.
또, 위치편차 가능성의 판정(S6)은 가압·가열공정(S7)이 개시될 때까지의 임의의 기간에 실행할 수 있다. 따라서, 예를 들면, 검출결과를 상시 감시하여, 블록(27)이 가압·가열공정 실시부(47)에 도달하기 전이라도 위치편차가 생길 가능성이 있는 가속도가 검출된 경우는 가압·가열공정 실시부(47)로의 반송을 중단하고, 블록(27)을 즉시 검사 혹은 재차의 겹침공정으로 반송하도록 제어해도 된다.
(제1 실시예의 변형예)
도 7은 제1 실시예의 변형예의 일례를 나타낸다. 이하에 설명하는 부분을 제외하고는 실시예 1과 공통의 구조를 가지므로 중복하는 설명은 생략한다.
이 변형예에서는, 가속도센서(64)는 블록(27)을 구성하는 2개의 웨이퍼 홀더(21)의 적어도 한쪽의 외주 부분에 배치된다. 도 7에는 양쪽의 웨이퍼 홀더(21)에 가속도센서(64)가 장착된 예를 나타낸다.
본 변형예의 경우도, 상기와 마찬가지로, 제어장치에 기억되어 있는 도 6에 나타내는 가속도 대(對) 위치편차량의 관계로부터 검출된 가속도에 대응하는 위치편차의 가능성을 검출한다. 이것에 의해, 반송시의 위치편차에 의한 수율 악화를 방지할 수 있다.
또한, 상기 실시예 1 및 변형예에서의 가속도센서(64)로서는, 예를 들면 반도체의 왜(歪)저항소자를 이용한 것 등 공지의 가속도센서를 사용할 수 있다. 다만, 웨이퍼 홀더(21)에 가속도센서(64)를 장착한 경우, 가압·가열공정(S7)에서 가속도센서(64)도 가열되므로, 내열성이 높은 가속도센서(64)를 이용하는 것이 바람직하다. 또, 도 6에 나타내는 가속도 대 위치편차량의 관계는 제어장치의 메모리에 변환테이블로 하여 기억시켜도 된다. 또, 근사함수로 하여 기억해도 된다.
(제2 실시예)
도 8은 제2 실시예에 관한 위치편차를 검출할 수 있는 반송장치(42)를 나타내는 도면이며, 도 3b에 나타내는 반송장치(42)에 블록(27)이 탑재되어 있는 상태를 측면에서 나타내는 도면이다. 도 8에서 반송장치(42)의 구성은 상기 제1 실시예의 구성과 동일하므로, 중복하는 설명은 생략한다.
제2 실시예에서는 2개의 웨이퍼 홀더(71, 72) 중 한쪽의 웨이퍼 홀더(71)에는 기준면(73)이 형성되어 있고, 이 기준면(73)과 다른 쪽의 웨이퍼 홀더(72)의 기준면(74) 사이의 간격을 측정하기 위해서 갭 센서(75)가 기준면(73)에 배치되어 있다. 갭 센서(75)로서는, 예를 들면 정전(靜電)용량의 변화에 의해 갭의 변화를 검출하는 센서, 삼각측량법을 이용한 광센서 등의 일반적인 센서를 사용할 수 있다.
제2 실시예에 의하면, 겹쳐진 2개의 웨이퍼(11) 사이의 상대적 위치편차량을 갭 센서(75)에서 직접적으로 측정할 수 있으므로, 상기 제1 실시예에 비해 위치편차의 측정오차를 작게 할 수 있다.
갭 센서(75)에서 검출된 위치편차가 문턱값 이상의 경우에는 블록(27)을 겹침공정 실시부(45)로 되돌려, 재차 위치맞춤을 다시 한 후 가압·가열공정 실시부(47)로 반송함으로써 수율 악화를 방지할 수 있다.
또한, 상기 제1 실시예, 제1 실시예의 변형예 및 제2 실시예에서는, 블록(27)을 구성하는 2개의 웨이퍼 홀더의 위치편차는 블록(27)을 겹침공정 실시부(45)로부터 가압·가열공정 실시부(47)로 반송하는 반송중에 연속하여 검출을 계속할 수 있어, 위치편차량이 문턱값을 넘은 시점에서 블록(27)을 겹침공정 실시부(45)로 되돌려 재위치맞춤을 할 수 있다. 이것에 의해, 위치편차가 발생했을 때의 다시 하는 시간을 단축할 수 있어 처리능력의 저하를 억제할 수 있다.
(제3 실시예)
도 9는 제3 실시예에 관한 위치편차를 검출하는 반송장치(42)를 나타내는 도면이며, 도 3b에 나타내는 반송장치(42)에 블록(27)이 탑재되어 있는 상태를 측면으로부터 본 도면이다. 또한, 반송장치(42)의 구성은 상기 제1 실시예의 구성과 동일하여 설명을 생략한다.
도 9에서 실시형태의 도 2c에서 설명한 2매의 웨이퍼(11)를 겹치는 경우, 웨이퍼 홀더(21)상의 기준 마크(25, 25)를 관찰하여 웨이퍼 상호의 위치관계를 구하여 웨이퍼(11) 사이의 위치를 조정한다. 제3 실시예에서는 겹침에 이용한 2개의 기준 마크(25, 25) 사이의 위치관계를 겹침공정 실시부(45)로부터 가압·가열공정 실시부(47)로 반송 후에, 가압·가열공정 실시부(47)에 배치된 현미경(76)에 의해 관찰함으로써, 반송에 수반하는 2개의 웨이퍼(11) 사이의 위치편차를 검출한다. 이것은 가압·가열공정 실시부(47)에 현미경(76)을 배치하면 충분하므로 코스트적으로 유리하게 된다.
(제4 실시예)
도 10은 제4 실시예에 관한 반송장치(42)의 제어부(80)를 모식적으로 나타내는 도면이다. 또한, 반송장치(42) 자체의 구조는 다른 실시예에서의 구조와 공통되므로 중복하는 설명은 생략한다. 도시와 같이, 반송장치(42)는 제어부(80) 및 반송암 구동부(90)를 구비한다.
제어부(80)는 서보 제어부(82), 가속도 산출부(84), 판단부(86) 및 목표위치 보유지지부(88)를 가진다. 반송암 구동부(90)는 반송암(43)의 각부를 동작시키는 액츄에이터(92)와, 동작한 액츄에이터(92)의 동작량을 계측하는 엔코더(94)를 가진다. 액츄에이터(92)는 작동유체의 압력 또는 전력에 의해 구동된다. 엔코더(94)는 리니어 엔코더, 로터리 엔코더 등을 이용하여 형성할 수 있다.
제어부(80)에서 목표위치 보유지지부(88)에는 반송암(43)이 도달해야 할 위치를 나타내는 정보가 보유지지된다. 서보 제어부(82)는 목표위치 보유지지부(88)로부터 획득한 목표위치와, 엔코더(94)로부터 수신한 액츄에이터(92)의 동작량을 비교하여, 액츄에이터(92)에 구동전력을 공급한다. 이것에 의해, 액츄에이터(92)는 반송암(43)을 목표위치에 정확하게 도달시킨다.
또, 제어부(80)에서 엔코더(94)로부터 전달된 액츄에이터(92)의 이동량은 가속도 산출부(84)에도 수신된다. 가속도 산출부(84)는 예를 들면, 이동량을 나타내는 정보를 미분연산함으로써, 반송암(43)에 생긴 가속도를 산출할 수 있다. 판단부(86)는 가속도 산출부(84)로부터 얻은 반송암(43)의 가속도에 근거하여, 반송암(43)이 반송하는 블록(27)에서 생기는 웨이퍼(11)의 위치편차의 가능성을 판단할 수 있다.
판단부(86)에 의해, 반송암(43)에서 블록(27)에 주어진 문턱값보다 큰 가속도가 가해진 것이 검출된 경우, 판단부(86)는 목표위치 보유지지부(88)에 가압·가열공정 실시부(47)와는 다른 영역의 위치를 목표위치로서 설정한다. 이것에 의해, 검사, 재가공, 폐기 등을 실시하는 영역에 블록(27)을 반송시킬 수 있다.
또, 상기와 같은 제어부(80)에 제1 실시예의 가속도센서(64)를 가할 수도 있다. 즉, 서보 제어부(82)는 블록(27)에서 웨이퍼(11)의 위치편차가 생기지 않는 범위에서 반송장치(42)가 이동하도록 반송암 구동부(90)를 제어하고 있다. 다만, 반송장치(42)는 각각이 가동의 복수의 관절 등을 가지며, 반송암 선단부(60)에서의 가속도가 서보 제어부(82)에서 상정되어 있는 가속도와 일치하는 것으로는 한정되지 않는다.
이 때문에, 서보 제어부(82)가 정상적인 제어를 하고 있는 경우라도 반송암 선단부(60)의 가속도가 웨이퍼(11)에 위치편차를 일으키게 하는 가속도를 넘는 경우가 있다. 그래서, 반송암 선단부(60)에 가속도센서(64)를 추가하여, 반송암 선단부(60)의 현실의 가속도를 검출한다.
이 경우에, 가속도 산출부(84)의 출력이 문턱값을 넘지 않아도 가속도센서(64)의 검출값이 문턱값을 넘고 있는 경우는 위치편차의 가능성이 있다고 판단할 수 있다. 반대로, 가속도 산출부(84)의 출력이 문턱값을 넘고 있어도 가속도센서(64)의 검출값이 문턱값을 넘지 않은 경우는 위치편차가 생길 가능성은 없다고 판단하여, 가압·가열공정을 개시시킬 수 있다. 이와 같이, 반송의 이상을 포함하는 이상이 검지된 경우도 가능성이 없다고 판단된 한 쌍의 웨이퍼 홀더(21)는 가압·가열공정 실시부(47)까지 반송해도 된다. 이것에 의해, 위치편차의 가능성의 유무를 더욱 확실히 판단할 수 있다.
도 11은 제5 실시예에 관한 반송장치(42)에 블록(27)이 탑재된 상태를 측면에서 나타내는 도면이다. 또한, 실시예의 구조와 공통된 부분에 대해서 중복하는 설명은 생략한다. 도시한 바와 같이, 반송장치(42)는 하부지지판(61)의 상면에 기준 마크(96)를 가진다. 따라서, 하부지지판(61)의 기준 마크(96)과 반송암 선단부(60)에 탑재된 웨이퍼 홀더(21)의 기준 마크(25)와의 상대위치를 계측함으로써, 웨이퍼(11)에 생긴 위치편차를 검출할 수 있다.
기준 마크(25, 96)의 상대위치의 검출은, 제3 실시예에서, 2개의 웨이퍼 홀더(21)의 기준 마크(25)의 상대위치를 검출한 경우와 마찬가지로, 현미경(31)을 이용하여 실행할 수 있다. 즉, 반송장치(42)에 의한 블록(27)의 반송을 개시하기 전과 반송 후에, 기준 마크(25, 96)의 상대위치를 각각 계측함으로써, 반송중에 생긴 블록(27)의 위치편차를 알 수 있다. 이것에 의해, 블록(27)에서 웨이퍼(11)가 위치편차를 일으킬 가능성의 유무를 알 수 있다.
또한, 반송암 선단부(60)에 형성하는 기준 마크(96)는 웨이퍼(11)의 얼라이먼트 마크(23)와 같이, 현미경으로 검출하는 마크 패턴에 제한되지 않는다. 즉, 기준 마크(96)를 검출하는 현미경(31)을 대신하여, 자기센서, 전계(電界)센서, 정전용량센서, 간섭계 등을 이용함으로써, 기준 마크(96)를 자석, 일렉트렛(electret), 반사경 등으로 대체할 수 있다. 또, 현미경(31)을 대신하여 촬상장치를 이용하여, 반송암 선단부(60) 자체의 영상으로부터 상대위치를 검출할 수도 있다.
이상 설명한 바와 같이, 반송에 수반하는 2개의 웨이퍼(11) 사이의 위치편차의 가능성의 유무를 판정하여, 당해 가능성이 있는 경우에는 오퍼레이터에게 그 취지를 통지함과 동시에, 가압·가열공정 실시부(47)에서의 처리를 실행하기 전에, 위치맞춤상태를 확인 등을 하여, 위치편차에 의한 적층형 3차원 반도체장치의 수율 악화를 방지할 수 있다. 또, 위치편차의 가능성이 없는 블록(27)에 대해서는 처리를 계속시키므로, 반도체장치의 제조장치의 쓰로우풋을 향상시킬 수 있다.
이것에 의해, 반송에 수반하는 웨이퍼 사이의 위치편차를 검출하여, 제조되는 반도체장치의 웨이퍼 사이의 접합불량에 의한 수율 악화를 방지할 수 있다. 또한, 상기 설명에서는 반도체장치의 겹침에 대해 설명했지만, 반도체장치 이외의 기판의 접합에서도 상기의 방법 및 장치를 사용할 수 있는 것은 말할 것도 없다.
이상, 본 발명을 실시형태를 이용하여 설명했지만, 본 발명의 기술적 범위는 상기 실시형태에 기재의 범위에는 한정되지 않는다. 또, 상기 실시형태에 다양한 변경 또는 개량을 추가할 수 있는 것이 당업자에게 명확하다. 또한, 변경 또는 개량을 추가한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것은 청구의 범위의 기재로부터 분명하다.
11 웨이퍼, 13 반도체장치, 21 웨이퍼 홀더, 23 얼라이먼트(alignment) 마크, 25, 96 기준 마크, 27 블록, 29 오목부, 31, 76 현미경, 33 오목모양 홈, 40 반도체장치의 제조장치, 42 반송장치, 41 가고정장치, 43 반송암, 45 겹침공정 실시부, 47 가압·가열공정 실시부, 48 하부가압판, 49 상부가압판, 50 웨이퍼 적층체, 51 칩, 60 반송암 선단부, 61 하부지지판, 62 상부누름판, 63 지주(支柱)판, 64 가속도센서, 71, 72 웨이퍼 홀더, 73, 74 기준면, 75 갭 센서, 80 제어부, 82 서보(servo) 제어부, 84 가속도 산출부, 86 판단부, 88 목표위치 보유지지부, 90 반송암 구동부, 92 액츄에이터, 94 엔코더

Claims (14)

  1. 적층해야 할 기판을 보유지지하여 위치맞춤부에서 위치맞춤시켜 겹쳐진 한 쌍의 기판홀더를 상기 위치맞춤부로부터 가압부로 반송하는 동안에, 상기 기판 사이에 문턱값 이상의 위치편차가 생길 가능성의 유무를 판단하여, 상기 가능성이 있다고 판단한 경우에 상기 한 쌍의 기판홀더를 상기 가압부와는 다른 영역으로 반송하는 반송방법.
  2. 청구항 1에 있어서,
    상기 가능성은 상기 기판홀더의 가속도에 의해 판단되는 반송방법.
  3. 청구항 1에 있어서,
    상기 가능성은 상기 기판홀더를 반송하는 반송부의 가속도에 의해 판단되는 반송방법.
  4. 청구항 1에 있어서,
    상기 가능성은 상기 한 쌍의 기판홀더의 상대위치에 의해 판단되는 반송방법.
  5. 청구항 1에 있어서,
    상기 가능성은 상기 한 쌍의 기판홀더를 반송하는 반송부와 상기 한 쌍의 기판홀더의 한쪽과의 상대위치에 의해 판단되는 반송방법.
  6. 청구항 1 내지 5 중 어느 한 항에 있어서,
    반송의 이상을 포함하는 이상이 검지된 경우도 상기 가능성이 없다고 판단된 상기 한 쌍의 기판홀더를 상기 가압부까지 반송하여 상기 기판을 압착시키는 반송방법.
  7. 적층해야 할 기판을 보유지지하여 위치맞춤부에서 위치맞춤시켜 겹쳐진 한 쌍의 기판홀더를 상기 위치맞춤부로부터 가압·가열부로 반송하는 반송장치로서,
    상기 위치맞춤부로부터 상기 가압·가열부로 반송하는 동안에, 상기 기판 사이에 문턱값 이상의 위치편차가 생길 가능성의 유무를 판단하여, 상기 가능성이 있다고 판단한 경우에 상기 한 쌍의 기판홀더를 상기 가압·가열부와는 다른 영역으로 반송시키는 제어부를 구비한 반송장치.
  8. 청구항 7에 있어서,
    상기 제어부는 상기 기판홀더에 장착된 가속도센서에 의해 검출된 상기 기판홀더의 가속도에 의해 상기 가능성이 있다고 판단하는 반송장치.
  9. 청구항 7에 있어서,
    상기 제어부는 상기 한 쌍의 기판을 반송하는 반송부에 장착된 가속도센서에 의해 검출된 상기 기판홀더의 가속도에 의해 상기 가능성이 있다고 판단하는 반송장치.
  10. 청구항 7에 있어서,
    상기 제어부는 서보 제어부를 포함하고, 상기 서보 제어부의 엔코더에 의해 검출된 상기 기판홀더의 가속도에 의해 상기 가능성이 있다고 판단하는 반송장치.
  11. 청구항 7에 있어서,
    상기 제어부는 상기 기판홀더에 장착된 갭 센서에 의해 검출된 상기 한 쌍의 기판홀더 사이의 상대위치에 의해 상기 가능성이 있다고 판단하는 반송장치.
  12. 청구항 7에 있어서,
    상기 제어부는 상기 한 쌍의 기판홀더의 각각의 위치로부터 산출된 상기 한 쌍의 기판홀더 사이의 상대위치에 의해 상기 가능성이 있다고 판단하는 반송장치.
  13. 청구항 7에 있어서,
    상기 제어부는 상기 한 쌍의 기판을 반송하는 반송부와 상기 한 쌍의 기판홀더의 한쪽과의 상대위치에 의해 상기 가능성이 있다고 판단하는 반송장치.
  14. 청구항 7 내지 13 중 어느 한 항에 있어서,
    상기 제어부는 반송의 이상을 포함하는 이상이 검지된 경우도 상기 가능성이 없다고 판단된 상기 한 쌍의 기판홀더를 상기 가압·가열부까지 반송시키는 반송장치.
KR1020107000302A 2007-06-21 2008-06-19 반송방법 및 반송장치 KR20100041751A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-164081 2007-06-21
JP2007164081 2007-06-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020157014268A Division KR20150067393A (ko) 2007-06-21 2008-06-19 웨이퍼 접합방법, 웨이퍼 접합장치 및 웨이퍼 홀더

Publications (1)

Publication Number Publication Date
KR20100041751A true KR20100041751A (ko) 2010-04-22

Family

ID=40156310

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157014268A KR20150067393A (ko) 2007-06-21 2008-06-19 웨이퍼 접합방법, 웨이퍼 접합장치 및 웨이퍼 홀더
KR1020107000302A KR20100041751A (ko) 2007-06-21 2008-06-19 반송방법 및 반송장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020157014268A KR20150067393A (ko) 2007-06-21 2008-06-19 웨이퍼 접합방법, 웨이퍼 접합장치 및 웨이퍼 홀더

Country Status (5)

Country Link
US (3) US8244399B2 (ko)
JP (2) JP5375607B2 (ko)
KR (2) KR20150067393A (ko)
TW (1) TWI533394B (ko)
WO (1) WO2008156152A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007086064A2 (en) * 2006-01-27 2007-08-02 Camtek Ltd Diced wafer adaptor and a method for transferring a diced wafer
TWI478272B (zh) * 2007-08-15 2015-03-21 尼康股份有限公司 A positioning device, a bonding device, a laminated substrate manufacturing device, an exposure device, and a positioning method
JP5732631B2 (ja) 2009-09-18 2015-06-10 ボンドテック株式会社 接合装置および接合方法
JP5549339B2 (ja) * 2010-04-12 2014-07-16 株式会社ニコン 基板相対位置検出方法、積層デバイス製造方法および検出装置
DE102010048043A1 (de) * 2010-10-15 2012-04-19 Ev Group Gmbh Vorrichtung und Verfahren zur Prozessierung von Wafern
JP5854375B2 (ja) * 2010-12-24 2016-02-09 ボンドテック株式会社 接合装置および接合方法
JP6031754B2 (ja) * 2011-12-12 2016-11-24 株式会社ニコン 基板重ね合わせ方法、積層半導体装置の製造方法、及び、基板重ね合わせ装置
JP5696076B2 (ja) * 2012-03-21 2015-04-08 株式会社東芝 半導体装置の検査装置及び半導体装置の検査方法
JP6105982B2 (ja) * 2012-09-21 2017-03-29 株式会社Ｓｃｒｅｅｎホールディングス スケジュール作成装置、基板処理装置、スケジュール作成プログラム、スケジュール作成方法、および基板処理方法
CN104756227B (zh) * 2012-10-26 2019-01-08 株式会社尼康 基板对位装置、基板贴合装置、基板对位方法、层叠半导体装置的制造方法、以及基板贴合方法
ES2693512T3 (es) * 2013-07-29 2018-12-12 Siemens Aktiengesellschaft Dispositivo de agarre de pala
JP6363854B2 (ja) * 2014-03-11 2018-07-25 キヤノン株式会社 形成方法、および物品の製造方法
JP6305887B2 (ja) * 2014-09-16 2018-04-04 東芝メモリ株式会社 半導体装置の製造方法及び半導体製造装置
CN104362107B (zh) * 2014-10-23 2017-03-01 浙江中纳晶微电子科技有限公司 晶圆真空键合机及键合方法
US10825705B2 (en) * 2015-05-15 2020-11-03 Suss Microtec Lithography Gmbh Apparatus, system, and method for handling aligned wafer pairs
FR3039926A1 (fr) * 2015-08-04 2017-02-10 Commissariat Energie Atomique Procede d'assemblage de dispositifs electroniques
JP6874692B2 (ja) * 2015-12-28 2021-05-19 株式会社ニコン 基板貼り合わせ装置および基板貼り合わせ方法
JP6670185B2 (ja) 2016-06-15 2020-03-18 東京応化工業株式会社 重ね合わせ装置、貼付装置、重ね合わせ方法および貼付方法
JP6727048B2 (ja) * 2016-07-12 2020-07-22 東京エレクトロン株式会社 基板搬送装置および接合システム
JP6473116B2 (ja) * 2016-09-30 2019-02-20 ボンドテック株式会社 アライメント装置およびアライメント方法
US10410892B2 (en) * 2016-11-18 2019-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method of semiconductor wafer bonding and system thereof
JP6574410B2 (ja) * 2016-12-07 2019-09-11 日本電信電話株式会社 半導体デバイスのウェハ接合方法
US10497667B2 (en) * 2017-09-26 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for bond wave propagation control
EP3833164A1 (en) * 2019-12-05 2021-06-09 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Compensating misalignment of component carrier feature by modifying target design concerning correlated component carrier feature
NL1043633B1 (nl) * 2020-04-14 2021-10-26 Integrated Mech Solutions B V Inrichting en werkwijze voor het vervaardigen van voortbrengsels

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563798A (en) * 1994-04-05 1996-10-08 Applied Materials, Inc. Wafer positioning system
US6636313B2 (en) * 2002-01-12 2003-10-21 Taiwan Semiconductor Manufacturing Co. Ltd Method of measuring photoresist and bump misalignment
JP4028752B2 (ja) * 2002-04-24 2007-12-26 キヤノンアネルバ株式会社 統合型液晶ディスプレイパネル組立装置及び基板重ね合わせ装置
JP2003324055A (ja) * 2002-04-30 2003-11-14 Canon Inc 管理システム及び装置及び方法並びに露光装置及びその制御方法
US7243003B2 (en) * 2002-08-31 2007-07-10 Applied Materials, Inc. Substrate carrier handler that unloads substrate carriers directly from a moving conveyor
KR101015778B1 (ko) * 2003-06-03 2011-02-22 도쿄엘렉트론가부시키가이샤 기판 처리장치 및 기판 수수 위치의 조정 방법
WO2005054147A1 (ja) 2003-12-02 2005-06-16 Bondtech Inc. 接合方法及びこの方法により作成されるデバイス並びに接合装置
JP4695014B2 (ja) * 2003-12-02 2011-06-08 ボンドテック株式会社 接合方法及びこの方法により作成されるデバイス並びに接合装置
JP4626160B2 (ja) * 2004-03-04 2011-02-02 株式会社ニコン ウェハ重ね合わせ方法及びウェハ重ね合わせ装置
JP4821091B2 (ja) * 2004-04-08 2011-11-24 株式会社ニコン ウェハの接合装置
WO2006001282A1 (ja) * 2004-06-25 2006-01-05 Nikon Corporation 位置決め装置、位置決め方法、露光装置、露光方法、及びデバイスの製造方法
JP4569956B2 (ja) * 2005-01-24 2010-10-27 東京エレクトロン株式会社 基板処理装置の復旧処理方法，基板処理装置，プログラム
US7364922B2 (en) * 2005-01-24 2008-04-29 Tokyo Electron Limited Automated semiconductor wafer salvage during processing
JP2006278396A (ja) * 2005-03-28 2006-10-12 Tokyo Electron Ltd 処理装置及びプログラム
US20060249859A1 (en) * 2005-05-05 2006-11-09 Eiles Travis M Metrology system and method for stacked wafer alignment
JP2006332563A (ja) * 2005-05-30 2006-12-07 Nikon Corp ウェハ搬送装置、ウェハ積層体搬送装置及び積層型半導体装置製造方法
JP2007059640A (ja) * 2005-08-25 2007-03-08 Olympus Corp 外観検査装置
JP4892225B2 (ja) * 2005-10-28 2012-03-07 株式会社日立ハイテクノロジーズ 真空処理方法、真空搬送装置および半導体処理装置
US8057153B2 (en) * 2006-09-05 2011-11-15 Tokyo Electron Limited Substrate transfer device, substrate processing apparatus and substrate transfer method
KR20090046172A (ko) * 2007-11-05 2009-05-11 주식회사 동부하이텍 기판 본딩장치 및 기판 본딩방법

Also Published As

Publication number Publication date
US8244399B2 (en) 2012-08-14
JP5375607B2 (ja) 2013-12-25
US20100168908A1 (en) 2010-07-01
JP5729440B2 (ja) 2015-06-03
KR20150067393A (ko) 2015-06-17
US20120330459A1 (en) 2012-12-27
WO2008156152A1 (ja) 2008-12-24
US8489227B2 (en) 2013-07-16
TW200913120A (en) 2009-03-16
TWI533394B (zh) 2016-05-11
US20130274915A1 (en) 2013-10-17
JPWO2008156152A1 (ja) 2010-08-26
JP2014057070A (ja) 2014-03-27

Similar Documents

Publication Publication Date Title
KR20100041751A (ko) 반송방법 및 반송장치
JP5359873B2 (ja) 基板貼り合わせ方法、位置決め方法、積層基板製造装置、位置決め装置及び露光装置
JP5434658B2 (ja) 積層装置および積層方法
JP5454310B2 (ja) 基板貼り合わせ装置および基板貼り合わせ方法
JP5549339B2 (ja) 基板相対位置検出方法、積層デバイス製造方法および検出装置
JP5370903B2 (ja) 基板貼り合わせ方法
KR20210024078A (ko) 접합 방법 및 접합 장치
JP5943030B2 (ja) 基板重ね合わせ装置、基板重ね合わせ方法、及びデバイスの製造方法
JP5531508B2 (ja) 基板重ね合わせ装置、基板重ね合わせ方法、及びデバイスの製造方法
JP5626710B2 (ja) 基板貼り合わせ方法及び基板貼り合わせ装置
JP2009194264A (ja) 基板貼り合わせ装置
JP5549335B2 (ja) 基板観察装置およびデバイスの製造方法
JP2008258368A (ja) 基板接合装置および基板接合方法
JP5423862B2 (ja) 積層半導体素子製造方法および積層半導体素子製造装置
JP5724182B2 (ja) 基板処理装置および積層半導体装置製造方法
JP2009272388A (ja) 積層半導体素子製造方法および積層半導体素子製造装置
KR20240016197A (ko) 접합장치, 접합방법, 추정방법, 및 물품의 제조방법
JP5720761B2 (ja) 積層半導体素子製造方法および積層半導体素子製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent
J201 Request for trial against refusal decision
J501 Disposition of invalidation of trial