JP6574410B2 - 半導体デバイスのウェハ接合方法 - Google Patents
半導体デバイスのウェハ接合方法 Download PDFInfo
- Publication number
- JP6574410B2 JP6574410B2 JP2016237641A JP2016237641A JP6574410B2 JP 6574410 B2 JP6574410 B2 JP 6574410B2 JP 2016237641 A JP2016237641 A JP 2016237641A JP 2016237641 A JP2016237641 A JP 2016237641A JP 6574410 B2 JP6574410 B2 JP 6574410B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- glass substrate
- alignment
- bonded
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
103−1、103−2、203−1、203−2、307、409−1、409−2 IR光源
104−1、104−2、204−1、204−2、308、410−1、410−2 IRカメラ
105−1、105−2、106−1、106−2、305、306、407−1、407−2、408−1、408−2 アライメント用マーク
303、304、403、404 ガラス基板
309 接着剤
405−1、405−2、406−1、406−2 i線ステッパ用マーク
411、412 犠牲層
413−1、413−2、419 接着剤
Claims (3)
- 半導体露光装置用マークが形成された第1のウェハを、第1のガラス基板に固定するステップと、
前記第1のガラス基板上に、縮小投影型半導体露光装置を用いて前記半導体露光装置用マークを基準としたアライメント用マークを、少なくとも2カ所形成するステップと、
半導体露光装置用マークが形成された第2のウェハを、第2のガラス基板に固定するステップと、
前記第2のガラス基板上に、縮小投影型半導体露光装置を用いて前記半導体露光装置用マークを基準としたアライメント用マークを、前記第1のガラス基板上のアライメント用マークに対応する位置に形成するステップと、
前記アライメント用マークを透過したIR光源からの透過光の画像認識により、前記第1のウェハと前記第2のウェハとの位置合わせを行うステップと、
前記第1のウェハと前記第2のウェハとの接合を行うステップと
を含むことを特徴とする半導体デバイスのウェハ接合方法。 - 前記第1のガラス基板の前記第1のウェハとの接合部、及び前記第2のガラス基板の前記第2のウェハとの接合部には、それぞれ犠牲層が形成され、
前記第1のウェハと前記第2のウェハとの接合を行った後に、それぞれの前記犠牲層を除去するステップをさらに含むことを特徴とする請求項1に記載の半導体デバイスのウェハ接合方法。 - 前記第1のウェハは、前記第1のガラス基板の中央に配置され、前記第2のウェハは、前記第2のガラス基板の中央に配置されることを特徴とする請求項1又は2に記載の半導体デバイスのウェハ接合方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016237641A JP6574410B2 (ja) | 2016-12-07 | 2016-12-07 | 半導体デバイスのウェハ接合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016237641A JP6574410B2 (ja) | 2016-12-07 | 2016-12-07 | 半導体デバイスのウェハ接合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018093140A JP2018093140A (ja) | 2018-06-14 |
JP6574410B2 true JP6574410B2 (ja) | 2019-09-11 |
Family
ID=62565677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016237641A Active JP6574410B2 (ja) | 2016-12-07 | 2016-12-07 | 半導体デバイスのウェハ接合方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6574410B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022032825A1 (zh) * | 2020-08-13 | 2022-02-17 | 武汉新芯集成电路制造有限公司 | 具有对准标识的晶圆组件及其形成方法、晶圆对准方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109904105B (zh) * | 2019-01-29 | 2021-03-30 | 长江存储科技有限责任公司 | 晶圆键合装置以及晶圆对准方法 |
CN110600414A (zh) * | 2019-08-01 | 2019-12-20 | 中国科学院微电子研究所 | 晶圆异构对准方法及装置 |
JP2021027301A (ja) * | 2019-08-08 | 2021-02-22 | 信越半導体株式会社 | 半導体基板の仮接合方法 |
CN110767590A (zh) * | 2019-10-31 | 2020-02-07 | 长春长光圆辰微电子技术有限公司 | 一种用硅片凹口对准键合两片硅片的方法 |
CN111584415A (zh) * | 2020-06-22 | 2020-08-25 | 中国科学院长春光学精密机械与物理研究所 | 一种用于晶圆键合的对准系统 |
CN114188250A (zh) * | 2021-12-14 | 2022-03-15 | 深圳双十科技股份有限公司 | 一种led芯片晶圆封装对位装置及对位方法 |
CN115831842A (zh) * | 2022-11-16 | 2023-03-21 | 拓荆键科(海宁)半导体设备有限公司 | 一种多个晶圆的对准方法、装置及系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI533394B (zh) * | 2007-06-21 | 2016-05-11 | 尼康股份有限公司 | Conveying method and conveying device |
EP2858112A4 (en) * | 2012-05-30 | 2016-04-13 | Olympus Corp | METHODS OF MANUFACTURING IMAGING DEVICE, AND SEMICONDUCTOR DEVICE |
-
2016
- 2016-12-07 JP JP2016237641A patent/JP6574410B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022032825A1 (zh) * | 2020-08-13 | 2022-02-17 | 武汉新芯集成电路制造有限公司 | 具有对准标识的晶圆组件及其形成方法、晶圆对准方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2018093140A (ja) | 2018-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6574410B2 (ja) | 半導体デバイスのウェハ接合方法 | |
US11409059B1 (en) | Techniques to combine two integrated photonic substrates | |
US9568679B2 (en) | Lens array optical coupling to photonic chip | |
EP3189541B1 (en) | Method of bonding chips to a semiconductor wafer | |
US11385404B2 (en) | Markup system for optical system, carrier substrate, and method for manufacturing of same | |
TWI577003B (zh) | 用於相機製造之晶圓級接合方法 | |
JP2020533632A (ja) | 単一側面で結合を行うフォトニックチップのハイブリッド集積化 | |
CN111199951B (zh) | 半导体器件及其制作方法、对位标记的制作方法 | |
TW200815942A (en) | Wafer-level alignment of optical elements | |
US20170003463A1 (en) | Passive placement of a laser on a photonic chip | |
JP2019186317A (ja) | 受光素子および素子の製造方法 | |
US8952454B2 (en) | SOI wafer and method of manufacturing the same | |
US20140370624A1 (en) | Wafer alignment and bonding tool for 3d integration | |
JP5449041B2 (ja) | 光デバイスの製造方法 | |
US11726263B2 (en) | Optical system, optical components, and method for manufacturing an optical system | |
US20220120976A1 (en) | System, Device and Method for Aligning and Attaching Optical Fibers | |
JP2022181482A (ja) | 光デバイス接続方法、光デバイス接続構造及び光デバイス接続システム | |
US20140348513A1 (en) | Optical assembly for optical communication systems | |
JP4219677B2 (ja) | 光学装置の製造方法 | |
KR20110039187A (ko) | 노광장치 및 노광방법 | |
JP2009545163A (ja) | 接触リソグラフィのための位置合わせ | |
CN107978543A (zh) | 包括反射光学元件的接合头组件、相关接合机器和相关方法 | |
JP5738394B2 (ja) | 光デバイスの製造方法 | |
KR20040090660A (ko) | 광수동 정렬용 각진 홈을 이용한 플립칩 본딩방법 및 광모듈 | |
Wakeel et al. | Micro-transfer printing of thick optical components using a tether-free UV-curable approach |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190813 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190816 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6574410 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |