CN107978543A - 包括反射光学元件的接合头组件、相关接合机器和相关方法 - Google Patents
包括反射光学元件的接合头组件、相关接合机器和相关方法 Download PDFInfo
- Publication number
- CN107978543A CN107978543A CN201711009554.8A CN201711009554A CN107978543A CN 107978543 A CN107978543 A CN 107978543A CN 201711009554 A CN201711009554 A CN 201711009554A CN 107978543 A CN107978543 A CN 107978543A
- Authority
- CN
- China
- Prior art keywords
- engagement
- semiconductor element
- head assembly
- optical devices
- reflective optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000002131 composite material Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 230000011514 reflex Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 210000000239 visual pathway Anatomy 0.000 description 4
- 230000004400 visual pathway Effects 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75302—Shape
- H01L2224/75303—Shape of the pressing surface
- H01L2224/75305—Shape of the pressing surface comprising protrusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75753—Means for optical alignment, e.g. sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8012—Aligning
- H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8012—Aligning
- H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/80132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
提供了用于接合机器的接合头组件。接合头组件包括用于将半导体元件接合到衬底的主体部分和接合工具。接合工具被固定到主体部分。接合头组件还包括由接合头组件承载的至少一个反射光学元件。所述至少一个反射光学元件被配置为沿着接合机器的光学路径来放置,使得接合机器的视觉系统被配置为:在将半导体元件接合到衬底之前,当由接合工具承载时,观察半导体元件的部分。
Description
相关申请的交叉引用
本申请要求于2016年10月25日递交的美国临时专利申请第62/412,344号的权益,该申请的内容通过引用并入本文。
技术领域
本发明涉及用于半导体元件接合机器的接合头组件,并且更具体地涉及包括诸如棱镜元件之类的反射光学元件的这样的接合头组件。
背景技术
在半导体封装工业中,接合机器(例如,管芯附接机器、热压接合机器、倒装芯片接合机器等)用于将半导体元件(例如,半导体管芯)接合到衬底。
结合半导体元件与衬底的接合,视觉系统典型地用于将半导体元件(要接合的)与衬底对齐。换句话说,可以使用视觉系统来对半导体元件和/或衬底上的基准标志(或其它标记)进行成像,以在接合之前确保适当的对齐。
在某些应用中,视觉系统可以包括仰视/俯视镜头,其中,镜头能够观察半导体元件(位于视觉系统上方)和衬底(位于视觉系统下方)中的每一者。图1是这样的常规接合机器的示例。
图1是示出接合机器100(例如,热压接合机器)的方框图。接合机器100包括用于支撑衬底104的支撑结构102。如图1中所示,衬底104包括基准标志104a。接合机器100还包括接合头组件108。接合工具110被包括在接合头组件108中,并且被固定到接合头组件108的主体部分108a。接合工具110承载被配置为使用接合工具110来接合到衬底104的半导体元件112(例如,半导体管芯112)。如图1中所示,半导体112包括基准标志112a。
接合机器110还包括视觉系统106。视觉系统106包括,例如,用于对衬底104和半导体元件112的部分进行成像的镜头和其它成像元件。特别是,视觉系统106是被配置为执行以下操作的仰视/俯视视觉系统:(ⅰ)使用视觉路径106a来对半导体112的部分进行成像,以及(ⅱ)使用视觉路径106b来对衬底104的部分进行成像。如本领域技术人员将意识到的,视觉系统106合意地对基准104a和基准112a进行成像,以用于将半导体元件112准确地放置到衬底104上。
遗憾的是,在某些应用中(例如如图1中所示),由接合工具承载的半导体元件上的基准标志是使用仰视/俯视镜头不可见的。再次参考图1,因为基准112a位于与接合工具110相邻的半导体元件112的表面上,并且不朝向视觉系统106,所以基准112a可能不能使用视觉系统106来成像。
因此,会期望提供用于对半导体元件进行成像的改进的接合机器,所述半导体元件在诸如图1中所示的配置中由接合工具来承载。
发明内容
根据本发明的示例性实施例,提供了用于接合机器的接合头组件。接合头组件包括用于将半导体元件接合到衬底的主体部分和接合工具。接合工具被固定到主体部分。接合头组件还包括由接合头组件承载的至少一个反射光学元件。所述至少一个反射光学元件被配置为沿着接合机器的光学路径来放置,使得接合机器的视觉系统被配置为:在将半导体元件接合到衬底之前,当由接合工具承载时,观察半导体元件的部分。
根据本发明的另一个示例性实施例,提供了用于将半导体元件接合到衬底的接合机器。接合机器包括用于支撑衬底的支撑结构;用于对半导体元件进行成像的视觉系统;以及如上所述的接合头组件。
根据本发明的又一个示例性实施例,提供了接合半导体元件的方法。方法包括以下步骤:(ⅰ)承载具有接合工具的半导体元件;(ⅱ)提供接合头组件,接合头组件包括接合工具,接合头组件承载至少一个反射光学元件;(ⅲ)使用接合机器的视觉系统,通过将光从视觉系统反射到反射光学元件、从反射光学元件反射到标记、以及从标记反射回到视觉系统,来对半导体元件的标记进行成像;(ⅳ)处理来自视觉系统的至少一个图像;(ⅴ)在步骤(ⅳ)之后,使用与在步骤(ⅳ)期间处理的至少一个图像相关的信息,来调整半导体元件与衬底之间的相对对齐;以及(ⅵ)使用接合工具来在接合机器上将半导体元件接合到衬底。
附图说明
当结合附图来阅读时,最好根据以下具体实施方式来理解本发明。要强调的是,根据惯例,附图的各种特征是不按比例的。相反地,为了清楚,各种特征的尺寸是任意地扩大或减小的。以下各图包括在附图中:
图1是常规接合机器的方框图;
图2A-2B是根据本发明的示例性实施例的接合机器的方框图;以及
图3A-3C是根据本发明的示例性实施例的接合机器的接合头组件的方框图。
具体实施方式
如本文中使用的,术语“半导体元件”旨在指代包括(或被配置为在之后的步骤包括)半导体芯片或管芯的任何结构。除了其它的之外,示例性半导体元件包括半导体裸管芯、衬底上半导体管芯(例如,引线框架、PCB、载体、半导体芯片、半导体晶片、BGA衬底、半导体元件等)、封装的半导体器件、倒装半导体器件、嵌入在衬底中的管芯、半导体管芯的叠置体。另外,半导体元件可以包括被配置为接合或以其它方式包括在半导体封装中的元件(例如,要接合在叠置的管芯构造中的间隔体、衬底等)。
如本文使用的,术语“衬底”和“工件”旨在指代半导体元件可以接合到(例如,热压地接合、超声地接合、热超声地接合、管芯接合等)的任何结构。示例性衬底包括,例如引线框架、PCB、载流子、半导体芯片、半导体晶片、BGA衬底、半导体元件等。
本发明的某些示例性方面与接合机器(例如,管芯附接机器、热压接合机器、倒装接合机器等)的接合头组件有关。
根据本发明的某些示例性实施例,提供了用于执行面朝上的扇出型晶片级封装(FOWLP)的接合头组件(包括接合工具)。在这样的过程中,接合工具将半导体元件(例如,管芯)放置和附接到衬底或晶片。例如如图2A-2B中所示,利用一个或多个光学基准来在上表面上标志放置管芯。过程包含基于这些光学基准的位置来定位管芯。
当运行面朝上应用时(例如如图2A-2B中所示),接合机器可能遇到可能出现的任何差错;例如,当半导体元件(例如,半导体管芯)从传送工具(例如,用于将半导体元件从源极取出的诸如晶片的选取工具)转移到放置工具时。本文描述的本发明的方面允许了改进的最终接合放置准确度,因此改进了接合机器的产出。本发明的方面与提供当由放置工具支撑时从视觉系统(例如,分场视觉系统)到管芯的顶侧的光学路径相关。
根据本发明,反射光学元件(例如,诸如道威棱镜元件之类的棱镜元件、多棱镜元件等)被包括在接合机器的接合头组件中,使得视觉路径在视觉系统(例如,仰视镜头)和位于面朝接合工具的半导体元件的表面上的基准(或其它标记)之间提供。图2A-2B是这样的构造的示例。
在图2A-2B中的每个图中,示出了具有类似于上文关于图1示出和描述的那些数字的相似元件。例如,在图1中,衬底标号为104,在图2A-2B中,衬底标号为204。要理解的是遍及各图的这些元件是相同的,或大体上相同的。
在图2A中,提供了作为接合机器200的接合头组件208中的一部分的两个反射光学元件214。在图2A中,这些元件被固定到接合工具210;然而,可以由接合头组件208的另一部分来承载反射光学元件。例如,在图2B中,反射光学元件214’由接合头组件208的主体部分208a来承载。
在图2A-2B中的每个图中,提供了视觉系统206、206’与基准标志212a、212a’之间的视觉路径206a、206a’。更具体地,参考图2A,来自视觉系统206的光被反射光学元件208的表面反射,直到这样的光对基准标志212a进行成像为止,并且随后出于确定半导体元件212的位置信息的目的,反射回视觉系统206。
如将由本领域技术人员意识到的是,可以结合本发明来使用各种类型的反射光学元件(所述反射光学元件可以是至少部分透射的)。一个这样类型的反射光学元件是棱镜元件。棱镜元件的示例包括道威棱镜元件和复合棱镜元件(例如,包括组合在一起的多个棱镜元件的棱镜元件)。
图3A是示出了两个道威棱镜元件214的示例,所述道威棱镜元件214提供了视觉系统(为了简洁未示出)与相关的基准212a之间的期望光学路径206a。图3B-3C是示出了提供期望的光学路径的复合棱镜元件的示例。特定地参考图3B,反射光学元件314是包括第一部分314a和第二部分314b的复合棱镜元件。例如,第一部分314a可以是五棱镜,以及第二部分314b可以是直角棱镜。类似地,图3C示出了为复合棱镜的反射光学元件414,其包括第一部分414a和第二部分414b,其中,第一部分414a可以是五棱镜,并且第二部分414b可以是直角棱镜。在这样的复合棱镜元件中,个体部分可以相对于彼此固定,或在相关的结构(例如,接合工具的某个部分或接合头组件的某个其它支撑结构)上彼此相邻放置。
通过附图中所示出的以及以上所述的本发明的方面,反射光学元件从放置器(placer)视觉系统来反射光,以看到在面朝上半导体元件上的基准标志或其它标记。当由接合工具(或接合头组件的其它部分)来承载时,反射光学元件相对于彼此可以位于相反的角落,使得可以看到两个角落基准标记的图像。玻璃接合管芯可以用于得知由棱镜造成的偏移。
本文所述的“棱镜”工具概念允许了当半导体元件在放置工具(例如,接合工具)上时,接合机器看到在面朝上半导体元件上的特征。可以使用本地对齐或使用与正面朝下全局对齐管芯相同的策略来放置面朝上管芯。
本发明还可以体现为包括诸如以下步骤的接合半导体元件的方法:(ⅰ)承载具有放置器/接合工具的半导体元件,在半导体元件的侧面上的基准标志(或感兴趣的其它标记)面朝(和相邻于)放置器/接合工具的接触表面的情况下,半导体元件在“面朝上”的方向上被承载;(ⅱ)如本文所示和所述的,(通过接合工具或接合头组件的另一部分)提供承载至少一个反射光学元件的接合头组件;(ⅲ)使用接合机器的视觉系统,通过将光从视觉系统反射到反射光学元件、反射到相关标志或其它标记、以及反射回到视觉系统,来对半导体元件的标记进行成像;(ⅳ)例如,使用计算机和接合机器的(或由接合机器可接入的)图像处理软件,来处理来自视觉系统的图像;以及(ⅴ)在步骤(ⅳ)之后,使用与至少一个图像相关的信息,来调整半导体元件与衬底之间的相对对齐;以及(ⅵ)使用接合工具来在接合机器上将半导体元件接合到衬底。当然,如由本领域技术人员理解的,可以省略上述的某些步骤;可以增加某些额外的步骤;以及可以改变步骤的顺序。另外,方法可以包括闭环过程,在步骤(ⅴ)之后,凭借所述闭环过程,重复步骤(ⅲ)和步骤(ⅳ)直到实现了相对对齐的预定水平的准确度为止。
根据本发明的示例性方面,在成像期间,在接合头组件中(例如接合工具上)包括的一个或多个反射光学元件(例如,诸如本文所述的棱镜)实际上可以与要接合的半导体元件(例如,管芯)接触。在特定的示例中,反射光学元件(例如,棱镜)可以限定一个或多个孔,通过所述孔可以抽成真空。在对半导体元件上的标记进行成像之前,半导体元件可以与反射光学元件(使用真空的)进行接触,并且执行成像过程。这样的技术(和结构)可以具有针对小型半导体元件(例如,非常小的管芯)的特定的适用性。
尽管结合对“反射”光学元件的使用已经描述了本发明,但是要理解的是整个元件可以不是反射的,而是元件包括至少一个反射表面。如从图中(例如,图2A-2B和图3A-3C)清楚可见,各种光学元件可以具有“透射”性质,其中,光传输穿过元件的部分,并且随后被元件的其它表面反射。
尽管主要关于面朝上FOWLP应用已经描述了本发明,但是其并不限于此。本发明的教导适用于各种类型的应用,其中,对朝向承载元件的接合工具的(例如,面朝上方向的)半导体元件的一部分的成像是期望的。
尽管本文参考特定实施例来示出和描述了本发明,但是本发明不旨在受限于示出的细节。相反,可以在权利要求书的等效物的见识和范围内并且在不脱离本发明的情况下进行对细节的各种修改。
Claims (20)
1.一种用于接合机器的接合头组件,所述接合头组件包括:
主体部分;
接合工具,其用于将半导体元件接合到衬底,所述接合工具被固定到所述主体部分;以及
至少一个反射光学元件,其由所述接合头组件来承载,所述至少一个反射光学元件被配置为沿着所述接合机器的光学路径来放置,使得所述接合机器的视觉系统被配置为:在将所述半导体元件接合到所述衬底之前,当所述半导体元件由所述接合工具承载时,观察所述半导体元件的部分。
2.根据权利要求1所述的接合头组件,其中,所述至少一个反射光学元件由所述接合工具来承载。
3.根据权利要求1所述的接合头组件,其中,所述至少一个反射光学元件由所述接合头组件的另一部分来承载。
4.根据权利要求1所述的接合头组件,其中,所述至少一个反射光学元件包括棱镜元件。
5.根据权利要求1所述的接合头组件,其中,所述至少一个反射光学元件包括被布置为复合棱镜元件的多个棱镜元件。
6.根据权利要求1所述的接合头组件,其中,所述至少一个反射光学元件包括道威棱镜、五棱镜和直角棱镜中的至少一种。
7.根据权利要求1所述的接合头组件,其中,被配置为由所述视觉系统来观察的所述半导体元件的所述部分包括所述半导体元件的朝向所述接合工具的接触表面的部分。
8.根据权利要求1所述的接合头组件,其中,被配置为由所述视觉系统来观察的所述半导体元件的所述部分包括所述半导体元件的面朝上部分。
9.一种用于将半导体元件接合到衬底的接合机器,所述接合机器包括:
(a)支撑结构,其用于支撑所述衬底;
(b)视觉系统,其用于对所述半导体元件进行成像;以及
(c)接合头组件,所述接合头组件包括(ⅰ)主体部分,(ⅱ)接合工具,其用于将所述半导体元件接合到所述衬底,其中,所述接合工具被固定到所述主体部分,以及(ⅲ)至少一个反射光学元件,其由所述接合头组件来承载,所述至少一个反射光学元件被配置为沿着所述接合机器的光学路径来放置,使得所述视觉系统被配置为:在将所述半导体元件接合到所述衬底之前,当所述半导体元件由所述接合工具承载时,观察所述半导体元件的部分。
10.根据权利要求9所述的接合机器,其中,所述至少一个反射光学元件由所述接合工具来承载。
11.根据权利要求9所述的接合机器,其中,所述至少一个反射光学元件由所述接合头组件的另一部分来承载。
12.根据权利要求9所述的接合机器,其中,所述至少一个反射光学元件包括棱镜元件。
13.根据权利要求9所述的接合机器,其中,所述至少一个反射光学元件包括被布置为复合棱镜元件的多个棱镜元件。
14.根据权利要求9所述的接合机器,其中,所述至少一个反射光学元件包括道威棱镜、五棱镜和直角棱镜中的至少一种。
15.根据权利要求9所述的接合机器,其中,被配置为由所述视觉系统来观察的所述半导体元件的所述部分包括所述半导体元件的朝向所述接合工具的接触表面的部分。
16.根据权利要求9所述的接合机器,其中,被配置为由所述视觉系统来观察的所述半导体元件的所述部分包括所述半导体元件的面朝上部分。
17.一种接合半导体元件的方法,所述方法包括以下步骤:
(ⅰ)用接合工具来承载半导体元件;
(ⅱ)提供接合头组件,其包括所述接合工具,所述接合头组件承载至少一个反射光学元件;
(ⅲ)使用所述接合机器的视觉系统,通过将光从所述视觉系统反射到所述反射光学元件、从所述反射光学元件反射到标记、以及从所述标记反射回到所述视觉系统,来对所述半导体元件的所述标记进行成像;
(ⅳ)处理来自所述视觉系统的至少一个图像;
(ⅴ)在步骤(ⅳ)之后,使用与在步骤(ⅳ)期间处理的所述至少一个图像相关的信息,来调整所述半导体元件与衬底之间的相对对齐;以及
(ⅵ)使用所述接合工具来在所述接合机器上将所述半导体元件接合到所述衬底。
18.根据权利要求17所述的方法,其中,在步骤(ⅴ)之后,重复步骤(ⅲ)和步骤(ⅳ),直到实现了所述相对对齐的预定水平的准确度为止。
19.根据权利要求17所述的方法,步骤(ⅱ)包括在所述接合工具上承载至少一个反射光学元件。
20.根据权利要求17所述的方法,步骤(ⅱ)包括在所述接合头组件的不同于所述接合工具的部分上承载至少一个反射光学元件。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662412344P | 2016-10-25 | 2016-10-25 | |
US62/412,344 | 2016-10-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107978543A true CN107978543A (zh) | 2018-05-01 |
CN107978543B CN107978543B (zh) | 2023-08-04 |
Family
ID=61969860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711009554.8A Active CN107978543B (zh) | 2016-10-25 | 2017-10-25 | 包括反射光学元件的接合头组件、相关接合机器和相关方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11031367B2 (zh) |
CN (1) | CN107978543B (zh) |
TW (1) | TWI750242B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI580511B (zh) * | 2014-06-10 | 2017-05-01 | Shinkawa Kk | A bonding device, and a method of estimating the placement position of the engagement tool |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969540A (ja) * | 1995-08-30 | 1997-03-11 | Shibuya Kogyo Co Ltd | チップ画像認識装置 |
US6636301B1 (en) * | 2000-08-10 | 2003-10-21 | Kla-Tencor Corporation | Multiple beam inspection apparatus and method |
US20040061346A1 (en) * | 2002-09-30 | 2004-04-01 | Intel Corporation | System and method for performing simultaneous precision die bond of photonic components onto a single substrate |
US20150049334A1 (en) * | 2013-08-16 | 2015-02-19 | Metal Industries Research&Development Centre | Optical image capturing module, aligning method, and observing method |
CN104515773A (zh) * | 2013-09-03 | 2015-04-15 | 库利克和索夫工业公司 | 用于利用结构光测量半导体器件元件的物理特性的系统和方法 |
CN104701198A (zh) * | 2013-12-03 | 2015-06-10 | 库利克和索夫工业公司 | 确定和调节半导体元件结合相关平行度级别的系统和方法 |
CN105977184A (zh) * | 2015-03-11 | 2016-09-28 | 捷进科技有限公司 | 接合装置及接合方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1037237A (en) * | 1976-10-01 | 1978-08-29 | Jean M. Dupuis | Apparatus for preforming wire leads and alignment for bonding |
JP3967518B2 (ja) | 2000-03-06 | 2007-08-29 | 株式会社新川 | オフセット測定方法、ツール位置検出方法およびボンディング装置 |
US7527186B2 (en) | 2001-07-24 | 2009-05-05 | Kulicke And Soffa Industries, Inc. | Method and apparatus for mapping a position of a capillary tool tip using a prism |
-
2017
- 2017-10-20 US US15/789,065 patent/US11031367B2/en active Active
- 2017-10-24 TW TW106136477A patent/TWI750242B/zh active
- 2017-10-25 CN CN201711009554.8A patent/CN107978543B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969540A (ja) * | 1995-08-30 | 1997-03-11 | Shibuya Kogyo Co Ltd | チップ画像認識装置 |
US6636301B1 (en) * | 2000-08-10 | 2003-10-21 | Kla-Tencor Corporation | Multiple beam inspection apparatus and method |
US20040061346A1 (en) * | 2002-09-30 | 2004-04-01 | Intel Corporation | System and method for performing simultaneous precision die bond of photonic components onto a single substrate |
US20150049334A1 (en) * | 2013-08-16 | 2015-02-19 | Metal Industries Research&Development Centre | Optical image capturing module, aligning method, and observing method |
CN104515773A (zh) * | 2013-09-03 | 2015-04-15 | 库利克和索夫工业公司 | 用于利用结构光测量半导体器件元件的物理特性的系统和方法 |
CN104701198A (zh) * | 2013-12-03 | 2015-06-10 | 库利克和索夫工业公司 | 确定和调节半导体元件结合相关平行度级别的系统和方法 |
CN105977184A (zh) * | 2015-03-11 | 2016-09-28 | 捷进科技有限公司 | 接合装置及接合方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201816927A (zh) | 2018-05-01 |
TWI750242B (zh) | 2021-12-21 |
US20180114767A1 (en) | 2018-04-26 |
US11031367B2 (en) | 2021-06-08 |
CN107978543B (zh) | 2023-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10852492B1 (en) | Techniques to combine two integrated photonic substrates | |
CN105116614B (zh) | 一种背光模组的组装治具及组装方法 | |
TW202002149A (zh) | 對準的方法、處理工具以及用於晶圓級對準的方法 | |
SG156635A1 (en) | Exposure apparatus and device manufacturing method | |
KR102132094B1 (ko) | 전자 부품 실장 장치 및 전자 부품 실장 방법 | |
TWI603424B (zh) | Plate with alignment mark | |
KR102130112B1 (ko) | 입체 영상화 센서 장치 및 입체 영상화에 사용되는 영상 센서의 쌍들을 제작하는 방법 | |
JP2015190826A (ja) | 基板検査装置 | |
TWI617932B (zh) | 配線資料之生成裝置、生成方法及描繪系統 | |
CN107978543A (zh) | 包括反射光学元件的接合头组件、相关接合机器和相关方法 | |
JP5018004B2 (ja) | 顕微鏡、マーク検出方法、ウェハ接合装置、および、積層3次元半導体装置の製造方法 | |
TWI801437B (zh) | 積層基板之製造方法、積層基板之製造裝置、及記錄有積層基板之製造程序之電腦可讀取媒介 | |
JP2019523420A (ja) | 基板アライメント用マシンビジョンシステム及びアライメント装置 | |
KR20150124074A (ko) | 소수성 표면을 이용한 칩 패키징 방법 및 칩 패키지 | |
Böttger et al. | Fully automated hybrid diode laser assembly using high precision active alignment | |
CA2187961A1 (en) | Method and apparatus for alignment and bonding | |
JP2006100656A (ja) | ウェハ積層時の重ね合わせ方法 | |
TWI283023B (en) | Wafer level packaging process | |
KR102336342B1 (ko) | 반도체 소자를 본딩하기 위한 시스템과 방법 | |
US20130192435A1 (en) | Wafer cutting method and device | |
JP2016092093A (ja) | 部品実装装置 | |
KR20200073482A (ko) | 기판 접합 장치. | |
Bernabé et al. | Packaging and test of photonic integrated circuits (PICs) | |
US20230163095A1 (en) | Die bonding systems, and methods of using the same | |
EP4210090A1 (en) | A method of aligning and placing an electronic component and a system for aligning and placing an electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |