KR20100037161A - 저 누설 및 데이터 보유 회로소자 - Google Patents
저 누설 및 데이터 보유 회로소자 Download PDFInfo
- Publication number
- KR20100037161A KR20100037161A KR1020107004248A KR20107004248A KR20100037161A KR 20100037161 A KR20100037161 A KR 20100037161A KR 1020107004248 A KR1020107004248 A KR 1020107004248A KR 20107004248 A KR20107004248 A KR 20107004248A KR 20100037161 A KR20100037161 A KR 20100037161A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- sleep
- voltage
- level shifter
- power
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
Description
도 2는 본 발명의 예시적인 구현에서 전력 공급기를 구비한 집적 회로의 예시이다.
도 3은 본 발명의 예시적인 구현에서 아이솔레이션 게이트 및 D 플립 플롭을 구비한 파워 아일랜드 매니저의 예시이다.
도 4는 본 발명의 예시적인 구현에서 파워 아일랜드 매니저의 예시이다.
도 5는 본 발명의 예시적인 구현에서 플립 플롭 회로소자의 D/Q 부분의 예시이다.
도 6은 본 발명의 예시적인 구현에서 플립 플롭 회로소자의 CK 부분의 예시이다.
도 7a는 본 발명의 예시적인 구현에서 OFF 노드를 위한 슬립 트랜지스터의 예시이다.
도 7b는 본 발명의 예시적인 구현에서 SB 노드를 위한 슬립 트랜지스터의 예시이다.
도 7c는 본 발명의 예시적인 구현에서 SB를 노드를 위한 중간 임피던스 트랜지스터의 예시이다.
도 8a는 본 발명의 예시적인 구현에서 마스터 래치 내 3상 인버터를 위한 회로소자의 예시이다.
도 8b는 본 발명의 예시적인 구현에서 슬레이브 래치 내 3상 인버터를 위한 회로소자의 예시이다.
도 9는 본 발명의 예시적인 구현에서 HOLDB 및 SLEEPB 신호의 예시이다.
도 10은 본 발명의 예시적인 구현에서 저 누설 및 데이터 보유를 위한 회로소자의 예시이다.
도 11은 본 발명의 예시적인 구현에서 슬레이브 래치 회로소자의 예시이다.
도 12는 본 발명의 예시적인 구현에서 I/O 패드용 레벨 시프터를 위한 회로소자의 예시이다.
IN | INB | OUT |
0 | 0 | 마지막 상태 유지 |
0 | 1 | 0 |
1 | 0 | 1 |
1 | 1 | 위반 |
SLEEPB | IN | INB | OUT |
1 | 0 | 0 | 상태 유지 (데이터 보유) |
1 | 0 | 1 | 0 |
1 | 1 | 0 | 1 |
1 | 1 | 1 | 위반 |
0 | X | X | 상태 유지 |
212: 클록 매니저
220, 222, 224: 파워 아일랜드 매니저
240: 전력 공급 매니저
280: 전력 공급기
340: 슬립 발생기
360: D 플립 플롭
510: 마스터 래치 회로소자
530: 슬레이브 래치 회로소자
1110, 1120: 스택 트랜지스터
Claims (30)
- 집적 회로로서,
공통 그라운드 단자와 제1 및 제2 전력 공급 단자를 포함하는 단자들;
칩 코어 로직과 인터페이스하도록 구성되는 입/출력 패드 셀 내에 구축되는 레벨 시프터 - 상기 레벨 시프터는 상기 제1 전력 공급 단자 및 상기 공통 그라운드 단자로 인해 정의되는 전압 레벨들로부터의 이진 데이터를 상기 제2 전력 공급 단자 및 상기 공통 그라운드 단자로 인해 정의되는 전압 레벨들로 변형하도록 구성되고, 상기 레벨 시프터는 슬립 트랜지스터 및 입력 트랜지스터들을 가지고, 상기 슬립 트랜지스터는 상기 공통 그라운드 단자와 전기적으로 직렬 연결되고, 상기 입력 트랜지스터들은 상기 제1 전력 공급 단자 및 상기 공통 그라운드 단자로 인해 정의되는 전압 레벨들에서의 입력들로 인해 구동됨 -; 및
상기 슬립 트랜지스터를 사용하는 상기 레벨 시프터로 인해 소모되는 전력을 제어하도록 구성되는 파워 관리 회로소자
를 포함하는 집적 회로. - 제1항에 있어서,
상기 제2 전력 공급 단자는 상기 제1 전력 공급 단자보다 높은 전압을 제공하는 집적 회로. - 제1항에 있어서,
상기 슬립 트랜지스터는 파워 다운 모드를 인에이블시키는 집적 회로. - 제3항에 있어서,
상기 슬립 트랜지스터는 상기 공통 그라운드 단자와 연결된 n채널 트랜지스터인 집적 회로. - 제4항에 있어서,
상기 파워 관리 회로소자는 상기 파워 다운 모드가 아닌 경우 상기 제1 전력 공급 단자로부터의 전압을 상기 슬립 트랜지스터에 인가하는 집적 회로. - 제4항에 있어서,
상기 파워 관리 회로소자는 상기 파워 다운 모드에서 상기 공통 그라운드 단자의 전압 레벨보다 낮은 전압을 상기 슬립 트랜지스터에 인가하는 집적 회로. - 제4항에 있어서,
상기 파워 관리 회로소자는 상기 파워 다운 모드가 아닌 경우 상기 제1 전력 공급 단자의 전압 레벨보다 큰 전압을 상기 슬립 트랜지스터에 인가하는 집적 회로. - 제3항에 있어서,
상기 레벨 시프터는 상기 파워 다운 모드에서 데이터를 유지하는 집적 회로. - 제1항에 있어서,
상기 레벨 시프터는 레벨 시프트된 데이터를 래칭하는 집적 회로. - 제1항에 있어서,
상기 레벨 시프터 입력 트랜지스터들은 얇은 게이트 트랜지스터들인 집적 회로. - 제1항에 있어서,
상기 레벨 시프터는 교차-결합된 캐스코드 디바이스들(cross-coupled cascode devices) 및 교차-결합된 출력 래칭 디바이스들(cross-coupled output latching devices)을 포함하는 집적 회로. - 제11항에 있어서,
상기 입력 트랜지스터들은 얇은 게이트 트랜지스터들이고 상기 교차-결합된 출력 래칭 디바이스들은 두꺼운 게이트 트랜지스터들을 포함하는 집적 회로. - 제11항에 있어서,
상기 레벨 시프터의 출력단 내에 구축되는 SRAM(static random access memory) 셀을 더 포함하는 집적 회로. - 제13항에 있어서,
상기 레벨 시프터의 입력들이 상기 제1 전력 공급 단자의 전압에 동시에 이르는 것을 방지하는 인버터를 더 포함하는 집적 회로. - 제13항에 있어서,
상기 입력 트랜지스터들은 상기 제1 전력 공급 단자의 전압보다 높은 전압들을 견디도록 구성되는 집적 회로. - 집적 회로로서,
공통 그라운드 단자와 제1 및 제2 전력 공급 단자를 포함하는 단자들;
상기 제1 전력 공급 단자 및 상기 공통 그라운드 단자로 인해 정의되는 전압 레벨들로부터 상기 제2 전력 공급 단자 및 상기 공통 그라운드 단자로 인해 정의되는 전압 레벨들로 시프트된 데이터를 래칭하도록 구성되는 레벨 시프터 - 상기 레벨 시프터는 슬립 트랜지스터 및 입력 트랜지스터들을 가지고, 상기 슬립 트랜지스터는 상기 공통 그라운드 단자와 전기적으로 직렬 연결되고, 상기 입력 트랜지스터들은 상기 제1 전력 공급 단자 및 상기 공통 그라운드 단자로 인해 정의되는 전압 레벨들에서의 입력들로 인해 구동됨 -; 및
상기 슬립 트랜지스터를 사용하는 상기 레벨 시프터로 인해 소모되는 전력을 제어하도록 구성되는 파워 관리 회로소자
를 포함하는 집적 회로. - 제16항에 있어서,
상기 제2 전력 공급 단자는 상기 제1 전력 공급 단자보다 높은 전압을 제공하는 집적 회로. - 제16항에 있어서,
상기 레벨 시프터는 칩 코어 로직과 인터페이스하도록 구성되는 입/출력 패드 셀 내에 구축되는 집적 회로. - 제16항에 있어서,
상기 슬립 트랜지스터는 파워 다운 모드를 인에이블시키는 집적 회로. - 제19항에 있어서,
상기 슬립 트랜지스터는 상기 공통 그라운드 단자와 연결된 n채널 트랜지스터인 집적 회로. - 제20항에 있어서,
상기 파워 관리 회로소자는 상기 파워 다운 모드가 아닌 경우 상기 제1 전력 공급 단자로부터의 전압을 상기 슬립 트랜지스터에 인가하는 집적 회로. - 제20항에 있어서,
상기 파워 관리 회로소자는 상기 파워 다운 모드에서 상기 공통 그라운드 단자의 전압 레벨보다 낮은 전압을 상기 슬립 트랜지스터에 인가하는 집적 회로. - 제20항에 있어서,
상기 파워 관리 회로소자는 상기 파워 다운 모드가 아닌 경우 상기 제1 전력 공급 단자의 전압 레벨보다 큰 전압을 상기 슬립 트랜지스터에 인가하는 집적 회로. - 제19항에 있어서,
상기 레벨 시프터는 상기 파워 다운 모드에서 데이터를 유지하는 집적 회로. - 제16항에 있어서,
상기 레벨 시프터 입력 트랜지스터들은 얇은 게이트 트랜지스터들인 집적 회로. - 제16항에 있어서,
상기 레벨 시프터는 교차-결합된 캐스코드 디바이스들 및 교차-결합된 출력 래칭 디바이스들을 포함하는 집적 회로. - 제26항에 있어서,
상기 입력 트랜지스터들은 얇은 게이트 트랜지스터들이고 상기 교차-결합된 출력 래칭 디바이스들은 두꺼운 게이트 트랜지스터들을 포함하는 집적 회로. - 제26항에 있어서,
상기 레벨 시프터의 출력단 내에 구축되는 SRAM 셀을 더 포함하는 집적 회로. - 제28항에 있어서,
상기 레벨 시프터의 입력들이 상기 제1 전력 공급 단자의 전압에 동시에 이르는 것을 방지하는 인버터를 더 포함하는 집적 회로. - 제28항에 있어서,
상기 입력 트랜지스터들은 상기 제1 전력 공급 단자의 전압보다 높은 전압들을 견디도록 구성되는 집적 회로.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US54657404P | 2004-02-19 | 2004-02-19 | |
US60/546,574 | 2004-02-19 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020067016624A Division KR100984406B1 (ko) | 2004-02-19 | 2005-01-20 | 저 누설 및 데이터 보유 회로소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100037161A true KR20100037161A (ko) | 2010-04-08 |
KR100999213B1 KR100999213B1 (ko) | 2010-12-07 |
Family
ID=34910791
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020067016624A KR100984406B1 (ko) | 2004-02-19 | 2005-01-20 | 저 누설 및 데이터 보유 회로소자 |
KR1020107004248A KR100999213B1 (ko) | 2004-02-19 | 2005-01-20 | 저 누설 및 데이터 보유 회로소자 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020067016624A KR100984406B1 (ko) | 2004-02-19 | 2005-01-20 | 저 누설 및 데이터 보유 회로소자 |
Country Status (6)
Country | Link |
---|---|
EP (3) | EP2387156A3 (ko) |
JP (3) | JP2007536771A (ko) |
KR (2) | KR100984406B1 (ko) |
CN (2) | CN102055439B (ko) |
CA (2) | CA2595375A1 (ko) |
WO (1) | WO2005081758A2 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014163616A1 (en) * | 2013-04-02 | 2014-10-09 | Hewlett-Packard Development Company, L.P. | State-retaining logic cell |
KR101470858B1 (ko) * | 2014-07-23 | 2014-12-09 | 주식회사 한국화이어텍 | 유무기 복합 하이브리드 수지 및 이를 이용한 코팅재 조성물 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010282411A (ja) * | 2009-06-04 | 2010-12-16 | Renesas Electronics Corp | 半導体集積回路、半導体集積回路の内部状態退避回復方法 |
US8004922B2 (en) * | 2009-06-05 | 2011-08-23 | Nxp B.V. | Power island with independent power characteristics for memory and logic |
US8564331B2 (en) * | 2011-05-13 | 2013-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8824215B2 (en) * | 2011-09-12 | 2014-09-02 | Arm Limited | Data storage circuit that retains state during precharge |
CN104517645B (zh) * | 2014-05-16 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | 闪存低速读模式控制电路 |
CN104639104B (zh) * | 2015-02-06 | 2017-03-22 | 中国人民解放军国防科学技术大学 | 功能模块级多阈值低功耗控制装置及方法 |
US11599185B2 (en) * | 2015-07-22 | 2023-03-07 | Synopsys, Inc. | Internet of things (IoT) power and performance management technique and circuit methodology |
US9859893B1 (en) * | 2016-06-30 | 2018-01-02 | Qualcomm Incorporated | High speed voltage level shifter |
CN108347241B (zh) * | 2018-01-31 | 2021-09-07 | 京微齐力(北京)科技有限公司 | 一种低功耗多路选择器的结构 |
CN108447514A (zh) * | 2018-04-02 | 2018-08-24 | 睿力集成电路有限公司 | 半导体存储器、休眠定态逻辑电路及其休眠定态方法 |
TWI674754B (zh) * | 2018-12-28 | 2019-10-11 | 新唐科技股份有限公司 | 資料保持電路 |
CN111049513B (zh) * | 2019-11-29 | 2023-08-08 | 北京时代民芯科技有限公司 | 一种带冷备份功能的轨到轨总线保持电路 |
CN112859991B (zh) * | 2021-04-23 | 2021-07-30 | 深圳市拓尔微电子有限责任公司 | 电压处理电路和控制电压处理电路的方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07105174A (ja) * | 1993-10-07 | 1995-04-21 | Hitachi Ltd | 1チップマイクロコンピュータ |
JPH09261013A (ja) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | Dフリップフロップ回路 |
JPH10261946A (ja) * | 1997-03-19 | 1998-09-29 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH11214962A (ja) * | 1997-11-19 | 1999-08-06 | Mitsubishi Electric Corp | 半導体集積回路装置 |
KR100321976B1 (ko) * | 1997-12-29 | 2002-05-13 | 윤종용 | 인텔프로세서를위한오류허용전압조절모듈회로 |
DE19811353C1 (de) * | 1998-03-16 | 1999-07-22 | Siemens Ag | Schaltungsanordnung zur Reduzierung des Leckstromes |
JP2000013215A (ja) * | 1998-04-20 | 2000-01-14 | Nec Corp | 半導体集積回路 |
JP3341681B2 (ja) * | 1998-06-12 | 2002-11-05 | 日本電気株式会社 | 半導体集積論理回路 |
JP3499748B2 (ja) * | 1998-06-12 | 2004-02-23 | Necエレクトロニクス株式会社 | 順序回路 |
US20020000872A1 (en) * | 1998-09-11 | 2002-01-03 | Yibin Ye | Method and apparatus for reducing standby leakage current using a leakage control transistor that receives boosted gate drive during an active mode |
JP2000332598A (ja) * | 1999-05-17 | 2000-11-30 | Mitsubishi Electric Corp | ランダムロジック回路 |
KR20010080575A (ko) * | 1999-09-28 | 2001-08-22 | 롤페스 요하네스 게라투스 알베르투스 | 액티브 모드와 슬립 모드에서 동작 가능한 전자 디지털 회로 |
JP2001284530A (ja) * | 2000-03-29 | 2001-10-12 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
US6522171B2 (en) * | 2001-01-11 | 2003-02-18 | International Business Machines Corporation | Method of reducing sub-threshold leakage in circuits during standby mode |
JP2003110022A (ja) * | 2001-09-28 | 2003-04-11 | Mitsubishi Electric Corp | 半導体集積回路 |
US6538471B1 (en) * | 2001-10-10 | 2003-03-25 | International Business Machines Corporation | Multi-threshold flip-flop circuit having an outside feedback |
EP1331736A1 (en) * | 2002-01-29 | 2003-07-30 | Texas Instruments France | Flip-flop with reduced leakage current |
US6998895B2 (en) * | 2002-10-29 | 2006-02-14 | Qualcomm, Incorporated | System for reducing leakage in integrated circuits during sleep mode |
-
2005
- 2005-01-20 CN CN201010558923.0A patent/CN102055439B/zh active Active
- 2005-01-20 JP JP2006554101A patent/JP2007536771A/ja not_active Withdrawn
- 2005-01-20 EP EP11177203.4A patent/EP2387156A3/en not_active Ceased
- 2005-01-20 CA CA002595375A patent/CA2595375A1/en not_active Abandoned
- 2005-01-20 KR KR1020067016624A patent/KR100984406B1/ko active IP Right Grant
- 2005-01-20 EP EP05711776.4A patent/EP1743422B1/en active Active
- 2005-01-20 KR KR1020107004248A patent/KR100999213B1/ko active IP Right Grant
- 2005-01-20 CA CA2738882A patent/CA2738882C/en active Active
- 2005-01-20 EP EP19170964.1A patent/EP3537607B1/en active Active
- 2005-01-20 CN CN2005800054871A patent/CN1969457B/zh active Active
- 2005-01-20 WO PCT/US2005/001938 patent/WO2005081758A2/en active Application Filing
-
2011
- 2011-09-30 JP JP2011217253A patent/JP2012039644A/ja not_active Withdrawn
-
2013
- 2013-04-30 JP JP2013095072A patent/JP5671577B2/ja active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014163616A1 (en) * | 2013-04-02 | 2014-10-09 | Hewlett-Packard Development Company, L.P. | State-retaining logic cell |
US9742403B2 (en) | 2013-04-02 | 2017-08-22 | Hewlett Packard Enterprise Development Lp | State-retaining logic cell |
KR101470858B1 (ko) * | 2014-07-23 | 2014-12-09 | 주식회사 한국화이어텍 | 유무기 복합 하이브리드 수지 및 이를 이용한 코팅재 조성물 |
Also Published As
Publication number | Publication date |
---|---|
KR100984406B1 (ko) | 2010-09-29 |
KR20070031276A (ko) | 2007-03-19 |
EP2387156A3 (en) | 2013-05-29 |
EP1743422A4 (en) | 2009-05-20 |
CN1969457A (zh) | 2007-05-23 |
CN102055439A (zh) | 2011-05-11 |
CN1969457B (zh) | 2010-12-29 |
EP1743422A2 (en) | 2007-01-17 |
EP3537607B1 (en) | 2022-11-23 |
JP2013179660A (ja) | 2013-09-09 |
EP3537607A1 (en) | 2019-09-11 |
CA2738882A1 (en) | 2005-09-09 |
WO2005081758A2 (en) | 2005-09-09 |
CA2595375A1 (en) | 2005-09-09 |
JP2012039644A (ja) | 2012-02-23 |
EP2387156A2 (en) | 2011-11-16 |
EP1743422B1 (en) | 2019-08-07 |
CA2738882C (en) | 2016-01-12 |
JP2007536771A (ja) | 2007-12-13 |
CN102055439B (zh) | 2015-04-15 |
KR100999213B1 (ko) | 2010-12-07 |
WO2005081758A3 (en) | 2006-12-07 |
JP5671577B2 (ja) | 2015-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100999213B1 (ko) | 저 누설 및 데이터 보유 회로소자 | |
US7940081B2 (en) | Low leakage and data retention circuitry | |
KR100292595B1 (ko) | 저 전력 및 작은 영역의 슬립 모드를 갖는 반도체 집적 회로 | |
US8242826B2 (en) | Retention flip-flop | |
KR100363768B1 (ko) | 반도체 집적회로 장치 | |
JPH0253965B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
N231 | Notification of change of applicant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131202 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20141126 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20161028 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20171027 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191029 Year of fee payment: 10 |