KR20100016737A - 발광 다이오드 패키지 및 그 제조방법 - Google Patents

발광 다이오드 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20100016737A
KR20100016737A KR1020080076339A KR20080076339A KR20100016737A KR 20100016737 A KR20100016737 A KR 20100016737A KR 1020080076339 A KR1020080076339 A KR 1020080076339A KR 20080076339 A KR20080076339 A KR 20080076339A KR 20100016737 A KR20100016737 A KR 20100016737A
Authority
KR
South Korea
Prior art keywords
led chip
metal
metal substrate
light emitting
emitting diode
Prior art date
Application number
KR1020080076339A
Other languages
English (en)
Other versions
KR100958024B1 (ko
Inventor
신상현
최석문
이영기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080076339A priority Critical patent/KR100958024B1/ko
Priority to US12/238,663 priority patent/US8610146B2/en
Publication of KR20100016737A publication Critical patent/KR20100016737A/ko
Application granted granted Critical
Publication of KR100958024B1 publication Critical patent/KR100958024B1/ko
Priority to US14/106,446 priority patent/US20140103386A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 발광 다이오드 패키지 및 그 제조방법에 관한 것으로서, 1개 이상의 비아홀이 형성된 금속기판; 상기 비아홀의 내측면을 포함한 상기 금속기판의 표면에 형성된 절연층; 상기 절연층 상에 형성되고, 전기적으로 서로 분리된 복수의 금속패턴; 및 상기 금속패턴 상에 실장된 LED 칩;을 포함하는 발광 다이오드 패키지를 제공하고, 또한 본 발명은 상기 발광 다이오드 패키지의 제조방법을 제공한다.
LED 칩, 알루미늄, 아노다이징, 비아홀

Description

발광 다이오드 패키지 및 그 제조방법{Light emitting diode package and method of manufacturing the same}
본 발명은 발광 다이오드 패키지 및 그 제조방법에 관한 것으로서, 보다 상세하게는 아노다이징 처리된 알루미늄 기판 상에 LED 칩을 실장하는 발광 다이오드 패키지 및 그 제조방법에 관한 것이다.
일반적으로 발광 다이오드(light emitting diode)는 낮은 소비전력, 고휘도 등의 여러 장점 때문에 광원으로서 널리 사용되고 있다.
특히 최근 발광 다이오드는 조명 장치 및 LCD(liquid crystal display)용 백라이트(back light) 장치로 채용되고 있으며, 이와 같은 발광 다이오드는 조명 장치 등 각종 장치에 장착되기 용이한 패키지 형태로 제공되는데, 발광 다이오드 패키지는 발광 다이오드의 보호 및 장치와의 연결 구조뿐만 아니라, 발광 다이오드로부터 발생된 열을 방출시키기 위한 방열 성능도 중요한 평가 기준이 된다.
높은 방열 성능은 일반 조명장치 및 LCD용 백라이트와 같이 고출력 발광 다 이오드가 요구되는 분야에서 보다 중요하게 요구되는 패키지 조건이다.
즉, 발광 다이오드 패키지에서 발광 다이오드의 성능과 수명은 그 작동 온도가 높아짐에 따라 지수적으로 감소될 수 있고, 발광 다이오드의 작동 온도가 일정 온도 이상 높아지게 되면 패키지가 변색될 수 있기 때문에 최적의 작동 온도가 유지될 수 있도록 발광 다이오드로부터 발생된 열을 충분히 방출할 수 있어야 한다.
이에 따라 최근에는 구조를 간소화하고 방열 성능을 향상시켜 성능 및 수명을 연장시킬 수 있도록 한 발광 다이오드 패키지에 관한 여러 가지 검토가 이루어지고 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, 비아홀이 형성된 알루미늄 기판 상에 아노다이징 처리를 함으로써 패키지의 방열 성능 및 광특성을 향상시키고, 저전력 뿐만 아니라 고전력 LED 칩도 사용할 수 있는 발광 다이오드 패키지 및 그 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 제1 실시예에 의한 발광 다이오드 패키지는, 1개 이상의 비아홀이 형성된 금속기판; 상기 비아홀의 내측면을 포함한 상기 금속기판의 표면에 형성된 절연층; 상기 절연층 상에 형성되고, 전기적으로 서로 분리된 복수의 금속패턴; 및 상기 금속패턴 상에 실장된 LED 칩;을 포함할 수 있다.
여기서, 상기 복수의 금속패턴 중에서 상기 LED 칩이 실장된 금속패턴은, 상기 절연층의 일부분이 제거되어 노출된 상기 금속기판의 상면에 형성될 수 있다.
그리고, 상기 복수의 금속패턴 중에서 상기 금속기판의 하면에 형성되는 금속패턴 중에 어느 하나의 금속패턴은, 상기 절연층의 일부분이 제거되어 노출된 상기 금속기판의 하면에 형성될 수 있다.
또한, 상기 LED 칩과 상기 LED 칩이 실장되지 않은 금속패턴 간을 전기적으로 접속시키는 와이어;를 더 포함할 수 있으며, 이때 상기 LED 칩은 수직 전극 구 조의 LED 칩일 수 있다.
또한, 상기 LED 칩과 상기 LED 칩이 실장되지 않은 금속패턴 간을 전기적으로 접속시키는 제1 와이어; 및 상기 LED 칩과 상기 LED 칩이 실장된 금속패턴 간을 전기적으로 접속시키는 제2 와이어;를 더 포함할 수 있으며, 이때 상기 LED 칩은 수평 전극 구조의 LED 칩일 수 있다.
또한, 상기 LED 칩과 상기 LED 칩이 실장되지 않은 금속패턴 간을 전기적으로 접속시키는 제1 및 제2 와이어;를 더 포함할 수도 있으며, 이때 상기 제1 와이어 또는 상기 제2 와이어와 접속되는 상기 금속패턴은, 상기 절연층의 일부분이 제거되어 노출된 상기 금속기판의 상면에 형성된 것일 수 있다.
또한, 상기 복수의 금속패턴 중에서 상기 LED 칩이 실장된 금속패턴은, 상기 절연층 및 상기 금속기판의 일부분이 제거되어 형성된 캐비티의 상면에 형성될 수 있다.
또한, 상기 LED 칩을 덮는 몰딩부;를 더 포함할 수 있고, 상기 몰딩부는, 실리콘 레진, 에폭시 레진 및 에폭시 몰딩 컴파운드(EMC) 중 어느 하나로 이루어질 수 있다.
또한, 상기 몰딩부는, 인젝션 몰딩, 트랜스퍼 몰딩 및 핀 게이트 몰딩 중 어느 하나의 방식으로 형성될 수 있으며, 사다리꼴, 사각형 및 반구형 중 어느 하나의 단면형상을 가질 수 있다.
또한, 상기 금속기판은 알루미늄으로 이루어질 수 있다.
또한, 상기 절연층은 아노다이징 처리로 형성될 수 있고, 이때 상기 아노다 이징 처리는 유기산, 황산 및 이들의 혼합산 중 어느 하나를 사용할 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 제1 실시예에 의한 발광 다이오드 패키지의 제조방법은, 금속기판의 내부를 관통하는 복수의 비아홀을 형성하는 단계; 상기 비아홀을 포함한 상기 금속기판의 표면에 절연층을 형성하는 단계; 상기 절연층의 일부를 제거하여, 상기 금속기판의 상면 및 하면의 일부분을 각각 노출시키는 단계; 상기 노출된 금속기판 부분을 포함한 상기 절연층 상에 금속층을 형성하는 단계; 상기 금속층을 패터닝하여, 상기 노출된 금속기판 부분과, 상기 절연층 상에 전기적으로 서로 분리된 복수의 금속패턴을 형성하는 단계; 상기 금속패턴 상에 LED 칩을 실장하는 단계; 및 상기 LED을 1개 구비하고, 상기 비아홀을 1개 이상씩 구비하도록 상기 금속기판을 절단하는 단계;를 포함할 수 있다.
여기서, 상기 LED 칩은, 상기 노출된 금속기판의 상면에 형성된 금속패턴 상에 실장할 수 있다.
또한, 상기 LED 칩을 실장하는 단계 이후에, 상기 LED 칩과 상기 금속패턴 간을 전기적으로 접속시키는 와이어를 형성하는 단계; 및 상기 LED 칩 및 상기 와이어를 덮는 몰딩부를 형성하는 단계;를 더 포함할 수 있다.
또한, 상기 절연층의 일부를 제거하여, 상기 금속기판의 상면 및 하면의 일부를 각각 노출시키는 단계 이후에, 상기 노출된 금속기판의 상면을 식각하여 소정 깊이의 캐비티를 형성하는 단계;를 더 포함할 수 있다.
또한, 상기 금속기판을 절단하는 단계에서, 다이싱 블레이드 또는 절삭 금형 을 사용하여 절단할 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 제2 실시예에 의한 발광 다이오드 패키지는, 2개 이상의 비아홀이 형성된 금속기판; 상기 비아홀의 내측면을 포함한 상기 금속기판의 표면에 형성된 절연층; 상기 절연층 상에 형성되고, 전기적으로 서로 분리된 복수의 금속패턴; 및 상기 금속패턴 상에 실장된 LED 칩;을 포함할 수 있다.
여기서, 상기 복수의 금속패턴 중에서 상기 LED 칩이 실장된 금속패턴은, 상기 절연층의 일부분이 제거되어 노출된 상기 금속기판의 상면에 형성될 수 있다.
또한, 상기 복수의 금속패턴 중에서 상기 LED 칩이 실장된 금속패턴은, 상기 절연층 및 상기 금속기판의 일부분이 제거되어 형성된 캐비티의 상면에 형성될 수 있다.
또한, 상기 LED 칩과 상기 LED 칩이 실장되지 않은 금속패턴 간을 전기적으로 접속시키는 와이어;를 더 포함할 수 있다. 이때, 상기 LED 칩은 수직 전극 구조의 LED 칩일 수 있다.
또한, 상기 LED 칩과 상기 LED 칩이 실장되지 않은 금속패턴 간을 전기적으로 접속시키는 제1 및 제2 와이어;를 더 포함할 수 있으며, 이때 상기 LED 칩은 수평 전극 구조의 LED 칩일 수 있다.
또한, 상기 LED 칩의 하면에 한 쌍의 접속수단이 형성되어 있고, 상기 각각의 접속수단이 상기 전기적으로 서로 분리된 금속패턴에 각각 전기적으로 접속될 수 있고, 이때 상기 LED 칩은 플립칩 구조의 LED 칩일 수 있다.
또한, 상기 LED 칩을 덮는 몰딩부;를 더 포함할 수 있다.
또한, 상기 금속기판은, 상기 LED 칩이 실장되는 위치에 소정 깊이의 캐비티가 구비될 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 제2 실시예에 의한 발광 다이오드 패키지의 제조방법은, 금속기판의 내부를 관통하는 복수의 비아홀을 형성하는 단계; 상기 비아홀을 포함한 상기 금속기판의 표면에 절연층을 형성하는 단계; 상기 절연층 상에 금속층을 형성하는 단계; 상기 금속층을 패터닝하여 전기적으로 서로 분리된 복수의 금속패턴을 형성하는 단계; 상기 금속패턴 상에 LED 칩을 실장하는 단계; 및 상기 LED 칩을 1개 구비하고, 상기 비아홀을 2개 이상씩 구비하도록 상기 금속기판을 절단하는 단계;를 포함할 수 있다.
여기서, 상기 LED 칩을 실장하는 단계 이후에, 상기 LED 칩과 상기 LED 칩이 실장되지 않은 금속패턴 간을 전기적으로 접속시키는 와이어를 형성하는 단계; 및 상기 LED 칩 및 상기 와이어를 덮는 몰딩부를 형성하는 단계;를 더 포함할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 발광 다이오드 패키지 및 그 제조방법에 의하면, 알루미늄 재질의 금속기판 상에 LED 칩을 실장함으로써, 상기 LED 칩에서 발생하는 열이 상기 금속기판을 통해 외부로 효과적으로 방출될 수 있으므로, 발광 다이오드 패키지의 방열 성능을 향상시킬 수 있다.
따라서, 본 발명은 발열량이 비교적 적은 저전력 LED 칩 뿐만 아니라 발열량이 비교적 큰 고전력 LED 칩도 사용할 수 있으며, 발광 다이오드 패키지의 광특성 을 향상시키고 수명을 연장시킬 수 있는 효과가 있다.
본 발명에 따른 발광 다이오드 패키지 및 그 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
< 제1 실시예 >
제1 실시예에 따른 발광 다이오드 패키지의 구조
도 1 내지 도 4를 참조하여 본 발명의 제1 실시예에 따른 발광 다이오드 패키지에 대하여 상세히 설명한다.
먼저, 도 1 및 도 2는 본 발명의 제1 실시예에 따른 발광 다이오드 패키지의 구조를 나타낸 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 발광 다이오드 패키지는, 1개 이상의 비아홀(110)이 형성된 금속기판(100)과, 상기 비아홀(110)의 내측면을 포함한 상기 금속기판(100)의 표면에 형성된 절연층(120)과, 상기 절연 층(120) 상에 형성되고, 전기적으로 서로 분리된 복수의 금속패턴(130) 및 상기 금속패턴(130) 상에 실장된 LED 칩(140)을 포함한다.
상기 금속기판(100)은 열전도도가 우수한 재료, 예컨대 알루미늄(Al) 등의 금속으로 이루어질 수 있다.
상기 절연층(120)은 산화피막층(Al2O3)으로서, 상기한 바와 같이 알루미늄으로 이루어진 금속기판(100) 상에 아노다이징(anodizing) 처리를 통해 형성할 수 있다. 이때, 상기 아노다이징 처리는 유기산, 황산 또는 이들의 혼합산 등을 사용하여 진행할 수 있다.
상기 알루미늄은 비교적 저가로 손쉽게 얻을 수 있는 금속 재료일 뿐만 아니라 열전도도가 매우 우수한 장점이 있다. 또한, 상기 아노다이징 처리를 통해 얻는 산화피막층(Al2O3)도 약 10 내지 30 W/mK의 비교적 높은 열전도도를 가지며, 얇은 두께로 형성 가능하여 낮은 열 저항을 구현할 수 있는 장점이 있다.
따라서, 상기 금속기판(100)은 종래의 구리 또는 세라믹 재질 등의 기판에 비하여 우수한 방열 성능을 가질 수 있다. 뿐만 아니라, 알루미늄을 아노다이징 처리하는 공정은 비교적 용이한 공정이며, 그 공정 비용 및 시간도 비교적 저렴하고 짧은 이점이 있다.
상기 비아홀(110)은 드릴, 펀칭 또는 에칭 등의 방식에 의해 형성될 수 있으며, 상기 금속기판(100)의 상면 및 하면에 형성된 금속패턴(130) 간을 전기적으로 접속시키는 수단으로 사용될 수 있다.
상기 비아홀(110)은, 상기 비아홀(110)의 내측면 상에 형성되는 절연층(120)과 금속패턴(130)에 의해 완전 매립되어 있을 수도 있으나, 도 1에서와 같이 상기 비아홀(110)의 내측면을 따라 절연층(120) 및 금속패턴(130)이 차례로 얇게 형성되어, 상기 비아홀(110)의 내부가 완전히 매립되어 있지 않을 수도 있다. 이 경우, 상기 비아홀(110)의 내부 공간은 비아홀 매립 물질(135)에 의해 매립될 수 있다. 상기 비아홀 매립 물질(135)은, 금속 등과 같은 전도성 물질로 이루어질 수도 있고, 또는 에폭시 등과 같은 비전도성 물질로 이루어질 수도 있다.
상기 복수의 금속패턴(130) 중에서 상기 LED 칩(140)이 실장되는 금속패턴(130)은, 도면에 도시된 바와 같이 상기 절연층(120)의 일부분이 제거되어 노출된 금속기판(100)의 상면에 형성된 것이 바람직하다. 이때, 상기 LED 칩(140)은 상술한 바와 같이 금속기판(100)의 상면에 형성된 금속패턴(130) 상에 실장될 수도 있지만, 상기 금속기판(100)의 상면에 형성된 금속패턴(130)과 이에 인접하는 절연층(120) 상에 걸쳐서 실장될 수도 있다.
이와 같이, 상기 LED 칩(140)이 실장되는 금속패턴(130)을 상기 절연층(120) 상에 형성하지 않고, 상기 금속기판(100)의 상면과 직접적으로 접속시킴으로써, 상기 LED 칩(140)으로부터 발생되는 열을 외부로 효과적으로 방출시킬 수 있게 된다.
또한, 상기 금속기판(100)의 하부에는, 상기 LED 칩(140)이 실장된 부분과 대응하는 위치에 금속패턴(130)이 형성되어 있을 수 있으며, 이는 상기 LED 칩(140)으로부터 발생되는 열을 효과적으로 방출시켜 주는 역할을 한다.
이때, 상기 LED 칩(140)과 대응하도록 금속기판(100)의 하부에 형성된 금속 패턴(130)은, 도 1에 도시된 바와 같이 그와 인접하는 금속패턴(130)과 전기적으로 분리되어 열방출의 역할만 할 수도 있으나, 도 2에 도시된 바와 같이 일측으로 연장되어 인접하는 다른 금속패턴(130)과 서로 전기적으로 연결되어 열방출의 역할과 전극으로서의 역할을 함께 할 수도 있다.
여기서, 상기 LED 칩(140)은, 수직 전극 구조의 LED 칩일 수 있다. 이 경우, 상기 LED 칩(140)의 어느 한 전극(도시안함)은 상기 LED 칩(140)이 실장된 금속패턴(130)과 직접 전기적으로 접속되고, 다른 한 전극(도시안함)은 와이어(150)를 통해 상기 LED 칩(140)이 실장되지 않은 금속패턴(130)과 전기적으로 접속될 수 있다. 이때, 상기 와이어(150)를 통해 LED 칩(140)과 접속되는 금속패턴(130)은 비아홀(110)의 내부를 통해 금속기판(100)의 하면에까지 연장 형성되어 있다.
상기 와이어(150)는 금, 알루미늄 또는 구리 등으로 이루어질 수 있다.
상기 금속기판(100)의 상부에는, 상기 LED 칩(140) 및 와이어(150)를 덮는 몰딩부(160)가 형성되어 있다.
상기 몰딩부(160)는, 실리콘 레진, 에폭시 레진 또는 에폭시 몰딩 컴파운드(EMC) 등을 사용하여, 인젝션 몰딩, 트랜스퍼 몰딩 또는 핀 게이트 몰딩 방식 등을 통해 원하는 형상으로 형성될 수 있다.
이때, 상기 몰딩부(160)는 도면에 도시된 바와 같은 반구형을 포함하여 여러 가지 단면형상, 예컨대 사다리꼴 또는 사각형 등으로 형성될 수 있다.
도 3 및 도 4는 본 발명의 제1 실시예에 따른 발광 다이오드 패키지에 수평 전극 구조의 LED 칩을 실장한 예를 나타낸 단면도이다.
본 발명의 제1 실시예에 있어서, LED 칩(140)으로서 상술한 바와 같은 수직 전극 구조의 LED 칩을 사용하는 대신, 수평 전극 구조의 LED 칩을 사용할 수도 있으며, 이 경우 도 3에 도시된 바와 같이, 수평 전극 구조 LED 칩(140)의 어느 한 전극(도시안함)은 제1 와이어(150a)를 통해 상기 LED(140) 칩이 실장되지 않은 금속패턴(130)과 전기적으로 접속되고, 다른 한 전극(도시안함)은 제2 와이어(150b)를 통해 상기 LED 칩(140)이 실장된 금속패턴(130)과 전기적으로 접속될 수 있다.
이때, 상기 제2 와이어(150b)는, 상술한 바와 같이 상기 LED 칩(140)이 실장된 금속패턴(130)과 전기적으로 접속되는 대신에, 도 4에 도시된 바와 같이, 상기 LED 칩(140)이 실장되지 않은 별도의 금속패턴(130)과 전기적으로 접속될 수 있다. 여기서, 상기 제2 와이어(도 4의 도면부호 "150b" 참조)와 접속되는 별도의 금속패턴(130)은, 상기 절연층(120)의 일부분이 제거되어 노출된 금속기판(100)의 상면에 형성된 것일 수 있다.
이러한 본 발명의 제1 실시예에 따른 발광 다이오드 패키지는, 상기 비아홀(110)에 연결된 금속패턴(130) 및 상기 금속기판(100)이, LED 칩(140)과 전기적으로 접속되는 각각의 전극으로 사용되는 것으로서, 상기 금속기판(100)의 하면에 형성되는 금속패턴(130) 중에 어느 하나의 금속패턴(130)은, 상기 절연층(120)의 일부분이 제거되어 노출된 상기 금속기판(100)의 하면에 형성됨으로써, 상기 금속기판(100)과 직접적으로 접속되는 것이 바람직하다.
상술한 바와 같은 본 발명의 제1 실시예에 따른 발광 다이오드 패키지는, 비아홀(110)이 형성된 알루미늄 재질의 금속기판(100)을 사용함으로써 우수한 방열 효과를 얻을 수 있으므로, 발열량이 비교적 적은 저전력 LED 칩 뿐만 아니라 발열량이 비교적 큰 고전력 LED 칩도 사용할 수 있고, 발광 다이오드 패키지의 광특성을 향상시킬 수 있다.
또한, 상기 금속기판(100) 상에 아노다이징 처리를 통해 절연층(120)을 형성함으로써, 상기 절연층(120)이 상기 금속기판(100)과 일체로 형성되어 패키지의 내구성이 향상될 수 있는 장점이 있다.
한편, 도 5는 본 발명의 제1 실시예의 변형예를 나타낸 단면도로서, 도 5에 도시된 바와 같이, 상기 복수의 금속패턴(130) 중에서 상기 LED 칩(140)이 실장된 금속패턴(130)은, 상기 절연층(120) 및 상기 금속기판(100)의 일부분이 제거되어 형성된 캐비티(105)의 상면에 형성될 수도 있다.
상기 캐비티(105) 내에 LED 칩(140)이 실장될 경우, 상기 LED 칩(140) 하부의 금속기판(100) 두께가 감소되는 바, 상기 LED 칩(140)의 열방출 경로가 단축되어 발광 다이오드 패키지의 열방출 능력을 더욱 향상시킬 수 있는 장점이 있다.
제1 실시예에 따른 발광 다이오드 패키지의 제조방법
이하, 도 6 내지 도 12를 참조하여 본 발명의 제1 실시예에 따른 발광 다이오드 패키지의 제조방법에 대하여 상세히 설명한다.
도 6 내지 도 12는 본 발명의 제1 실시예에 따른 발광 다이오드 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 평면도이다.
도 6에 도시된 바와 같이, 금속기판(100)을 준비한다.
상기 금속기판(100)은, 표면에 존재하는 유기물 등과 같은 오염물의 세정 단계를 거친 알루미늄 원판일 수 있다.
상기 금속기판(100)은 도면에 도시된 바와 같은 정사각형이 될 수 있으며, 가공된 알루미늄 원판에 따라 직사각형 또는 원형 등의 다양한 형상을 가질 수 있다. 상기 금속기판(100)의 두께는 공정 및 공정 진행 후 제품의 신뢰성을 고려하여 약 0.1 ㎜ 이상일 수 있다.
다음으로, 도 7에 도시된 바와 같이, 상기 금속기판(100)의 내부를 관통하는 복수의 비아홀(110)을 형성한다. 상기 비아홀(110)은 상술한 바와 같이 드릴, 펀칭 또는 에칭 등의 방식에 의해 형성될 수 있다.
그런 다음, 도 8에 도시된 바와 같이, 상기 비아홀(110)을 포함한 상기 금속기판(100)의 표면에, 아노다이징 처리를 통해 절연층(120)을 형성한다.
그 다음에, 도 9a 및 9b에 도시된 바와 같이, 상기 절연층(120)의 일부를 제거하여, 상기 금속기판(100)의 상면 및 하면의 일부분을 각각 노출시킨다. 상기 절연층(120)의 제거는, 에칭 공정 등에 의해 이루어질 수 있다.
여기서, 상기 금속기판(100)의 상면 및 하면의 일부를 각각 노출시킨 후, 상기 노출된 금속기판(100)의 상면을 추가로 식각하여, 앞서의 도 5에 도시된 바와 같은 소정 깊이를 갖는 캐비티(105)를 형성할 수도 있다.
이때, 도 9a는 금속기판(100)의 상면 일부분이 노출된 상태를 나타낸 것이고, 도 9b는 금속기판(100)의 하면 일부분이 노출된 상태를 나타낸 것이다.
다음으로, 도 10에 도시된 바와 같이, 상기 노출된 금속기판(100) 부분을 포 함한 상기 절연층(120) 상에 금속층(130a)을 형성한다. 상기 금속층(130a)은 전해 도금, 무전해 도금, 또는 금속 증착 등의 방식으로 형성될 수 있다.
이때 상기 금속층(130a)을 형성하는 과정에서, 상기 비아홀(110)의 내부가 상기 금속층(130a)에 의해 완전히 매립될 수도 있으나, 상기 금속층(130a)이 비아홀(110)의 내측면을 따라 얇게 형성되어 상기 비아홀(110)의 내부가 완전히 매립되지 않을 수도 있다. 이처럼 비아홀(110)이 완전 매립되지 않을 경우, 상기 비아홀(110)의 내부 공간을 비아홀 매립 물질(135)로 채우는 공정을 추가로 수행할 수도 있고, 수행하지 않을 수도 있다. 상기 비아홀 매립 물질(135)은, 전도성 또는 비전도성 물질로 이루어질 수 있다.
그 다음에, 도 11에 도시된 바와 같이, 상기 금속층(130a)을 패터닝하여, 상기 노출된 금속기판(100)의 상면 및 하면 부분과, 상기 절연층(120) 상에 전기적으로 서로 분리된 복수의 금속패턴(130)을 형성한다.
그런 다음, 도 12에 도시된 바와 같이, 상기 금속패턴(130) 상에 LED 칩(140)을 실장한다. 이때 상기 LED 칩(140)은, 상기 노출된 금속기판(100)의 상면에 형성된 금속패턴(130) 상에 실장하는 것이 바람직하다.
상기 LED 칩(140)의 실장시, 상기 LED 칩(140)이 실장될 금속패턴(130) 상에 실버 페이스트, 투명 에폭시 또는 솔더 등을 도포한 후, 상기 LED 칩(140)을 마운팅하고 일정 온도에서 열처리하여 다이본딩하는 방법이나, 무플럭스 또는 플럭스를 사용한 공융접합 방법 등이 사용될 수 있다.
이와 같이, 상기 금속기판(100)의 상면과 직접적으로 접속된 금속패턴(130) 상에 상기 LED 칩(140)을 실장함으로써, 상기 LED 칩(140)으로부터 발생되는 열을 상기 금속기판(100)을 통해 외부로 효과적으로 방출시킬 수 있게 된다.
다음으로, 상기 LED 칩(140)과 상기 LED 칩(140)이 실장되지 않은 금속패턴(130) 간을 전기적으로 접속시키는 와이어(150)를 형성한다. 이 후에, 도면에 도시하지는 않았으나, 상기 금속기판(100) 상부에 상기 LED 칩(140) 및 상기 와이어(150)를 덮는 몰딩부(도 1의 도면부호 "160" 참조)를 형성한다.
그런 다음, 다이싱 라인을 따라 상기 금속기판(100)을 절단하여, 상기 LED 칩(140)을 1개 구비하고, 상기 비아홀(110)을 1개 이상씩 구비하는 단위 발광 다이오드 패키지를 제작한다. 상기 금속기판(100)의 절단시, 다이싱 블레이드 또는 절삭 금형 등을 사용할 수 있다.
< 제2 실시예 >
제2 실시예에 따른 발광 다이오드 패키지의 구조
도 13 내지 도 20을 참조하여 본 발명의 제2 실시예에 따른 발광 다이오드 패키지에 대하여 상세히 설명한다. 다만, 제2 실시예의 구성 중 제1 실시예와 동일한 부분에 대한 설명은 생략하고, 제2 실시예에서 달라지는 구성에 대해서만 상술하기로 한다.
도 13은 본 발명의 제2 실시예에 따른 발광 다이오드 패키지의 구조를 나타낸 단면도이고, 도 14 내지 도 18은 본 발명의 제2 실시예의 변형예들을 나타낸 단면도이다.
우선, 도 13에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 발광 다이오드 패키지는, 제1 실시예에 따른 발광 다이오드 패키지와 대부분의 구성이 동일하고, 다만 비아홀(110)이 2개 이상 형성되어 있다는 점에서만 제1 실시예와 다르다.
즉, 본 발명의 제2 실시예에 따른 발광 다이오드 패키지는, 2개 이상의 비아홀(110)이 형성된 금속기판(100)과, 상기 비아홀(110)의 내측면을 포함한 상기 금속기판(100)의 표면에 형성된 절연층(120)과, 상기 절연층(120) 상에 형성되고, 전기적으로 서로 분리된 복수의 금속패턴(130) 및 상기 금속패턴(130) 상에 실장된 LED 칩(140)을 포함한다.
상기 금속기판(100)은 알루미늄 등으로 이루어질 수 있고, 상기 절연층(120)은 아노다이징 처리를 통해 형성되는 산화피막층(Al2O3 ,) 등으로 이루어질 수 있다.
이때, 상기 금속기판(100)은, 도 14에 도시된 바와 같이, 상기 LED 칩(140)이 실장되는 위치에 소정 깊이의 캐비티(105)가 구비될 수도 있다. 이와 같이, 상기 금속기판(100)에 캐비티(105)가 구비되는 경우, LED 칩(140) 하부의 금속기판(100) 두께가 감소되어 상기 LED 칩(140)에서 발생되는 열이 금속기판(100)을 통해 외부로 방출되는 방열 효과를 증대시킬 수 있는 장점이 있다.
그리고, 상기 금속기판(100)의 하부에는, 상기 LED 칩(140)이 실장된 부분과 대응하는 위치에 금속패턴(130)이 형성되어 있을 수 있으며, 이는 상기 LED 칩(140)으로부터 발생되는 열을 효과적으로 방출시켜 주는 역할을 한다.
여기서, 상기 LED 칩(140)과 대응하도록 금속기판(100)의 하부에 형성된 금 속패턴(130)은, 앞서의 도 13에 도시된 바와 같이 그와 인접하는 금속패턴(130)과 전기적으로 분리되어 열방출의 역할만 할 수도 있으나, 도 15에 도시된 바와 같이 일측으로 연장되어 인접하는 다른 금속패턴(130)과 서로 전기적으로 연결되어 열방출의 역할과 전극으로서의 역할을 함께 할 수도 있다.
또한, 상기 LED 칩(140)과 대응하도록 금속기판(100)의 하부에 형성된 금속패턴(130)은, 앞서의 도 13에서와 같이 금속기판(100) 하부의 절연층(120) 상에 형성될 수도 있으나, 도 16에 도시된 바와 같이, 상기 절연층(120)의 일부분이 제거되어 노출된 상기 금속기판(100)의 하면에 직접 닿도록 형성될 수도 있으며, 이 경우 열방출 효과를 더욱 증대시킬 수 있는 장점이 있다.
한편, 상기 복수의 금속패턴(130) 중에서 상기 LED 칩(140)이 실장된 금속패턴(130)은, 도 13에 도시된 바와 같이 상기 절연층(120)의 상면에 형성될 수도 있지만, 도 17에 도시된 바와 같이, 상기 절연층(120)의 일부분이 제거되어 노출된 상기 금속기판(100)의 상면에 형성될 수도 있다. 이 경우, 상기 LED 칩(140)이 실장된 금속패턴(130)이 상기 금속기판(100)의 상면에 직접 전기적으로 접속됨으로써, 상기 LED 칩(140)에서 발생하는 열을 상기 금속기판(100)을 통해 외부로 더욱 효과적으로 방출할 수 있다.
또한, 상기 LED 칩(140)이 실장된 금속패턴(130)은, 도 18에 도시된 바와 같이 상기 절연층(120) 및 상기 금속기판(100)의 일부분이 제거되어 형성된 캐비티(105)의 상면에 형성될 수 있다.
상기 LED 칩(140)이 캐비티(105) 내에 실장될 경우, 상기 LED 칩(140) 하부 의 금속기판(100) 두께가 감소되므로 상기 LED 칩(140)에서 발생되는 열이 금속기판(100)을 통해 외부로 방출되는 방열 효과를 최대화할 수 있는 장점이 있다.
여기서, 상기 LED 칩(140)은, 수직 전극 구조, 수평 전극 구조 또는 플립칩 구조의 LED 칩일 수 있다.
먼저, 상기 LED 칩(140)이 수직 전극 구조일 경우, 앞서의 도 13 내지 도 18에 도시된 바와 같이, 상기 LED 칩(140)의 어느 한 전극(도시안함)은 상기 LED 칩(140)이 실장된 금속패턴(130)과 직접 전기적으로 접속되고, 다른 한 전극(도시안함)은 와이어(150)를 통해 상기 LED 칩(140)이 실장되지 않은 금속패턴(130)과 전기적으로 접속될 수 있다.
상기 금속기판(100)의 상부에는, 상기 LED 칩(140) 및 와이어(150)를 덮는 몰딩부(160)가 형성된다.
도 19는 본 발명의 제2 실시예에 따른 발광 다이오드 패키지에 수평 전극 구조의 LED 칩을 실장한 예를 나타낸 단면도이고, 도 20은 본 발명의 제2 실시예에 따른 발광 다이오드 패키지에 플립칩 구조의 LED 칩을 실장한 예를 나타낸 단면도이다.
그리고, 상기 LED 칩(140)이 수평 전극 구조일 경우, 도 19에 도시된 바와 같이, 수평 전극 구조 LED 칩(140)의 어느 한 전극(도시안함)은 제1 와이어(150a)를 통해, 다른 한 전극(도시안함)은 제2 와이어(150b)를 통해 각각 상기 LED(140) 칩이 실장되지 않은 금속패턴(130)과 전기적으로 접속될 수 있다.
또한, 상기 LED 칩(140)이 플립칩 구조일 경우, 도 20에 도시된 바와 같이, 상기 LED 칩(140)의 하면에는, 상기 LED 칩(140)의 전극(도시안함)과 각각 전기적으로 접속된 한 쌍의 접속수단(145)이 형성되고, 상기 각각의 접속수단(145)은 전기적으로 서로 분리된 금속패턴(130)에 각각 전기적으로 접속될 수 있다.
여기서, 상기 접속수단(145)은, 솔더볼, 범프 또는 패드 등으로 이루어질 수 있다.
상술한 바와 같은 본 발명의 제2 실시예에 따른 발광 다이오드 패키지에 의하면, 아노다이징 처리된 알루미늄 재질의 금속기판 상에 LED 칩을 실장함으로써, 본 발명의 제1 실시예에서와 동일한 작용 및 효과를 얻을 수 있다.
제2 실시예에 따른 발광 다이오드 패키지의 제조방법
이하, 도 21 내지 도 26을 참조하여 본 발명의 제2 실시예에 따른 발광 다이오드 패키지의 제조방법에 대하여 설명하기로 한다. 다만 제2 실시예의 구성 중 제1 실시예와 동일한 부분에 대한 설명은 생략하고, 제2 실시예에서 달라지는 구성에 대해서만 상술하기로 한다.
도 21 내지 도 26는 본 발명의 제2 실시예에 따른 발광 다이오드 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 평면도이다.
먼저, 도 21에 도시된 바와 같이, 금속기판(100)을 준비한다.
다음으로, 도 22에 도시된 바와 같이, 상기 금속기판(100)의 내부를 관통하는 복수의 비아홀(110)을 형성한다.
그런 다음, 도 23에 도시된 바와 같이, 상기 비아홀(110)을 포함한 상기 금 속기판(100)의 표면에, 아노다이징 처리를 통해 절연층(120)을 형성한다.
그 다음에, 도 24에 도시된 바와 같이, 상기 절연층(120) 상에 금속층(130a)을 형성한다.
이때, 상기 금속층(130a)을 형성하는 과정에서, 상기 금속층(130a)에 의해 상기 비아홀(110)이 완전 매립되지 않을 경우, 상기 비아홀(110)의 내부 공간을 비아홀 매립 물질(135)로 채우는 공정을 추가로 수행할 수도 있다.
다음으로, 도 25에 도시된 바와 같이, 상기 금속층(130a)을 패터닝하여, 상기 절연층(120) 상에 전기적으로 서로 분리된 복수의 금속패턴(130)을 형성한다.
그런 다음, 도 26에 도시된 바와 같이, 상기 금속패턴(130) 상에 LED 칩(140)을 실장한 후, 상기 LED 칩(140)과 상기 LED 칩(140)이 실장되지 않은 금속패턴(130) 간을 전기적으로 접속시키는 와이어(150)를 형성한다.
이 후, 도면에 도시하지는 않았으나, 상기 금속기판(100) 상부에 상기 LED 칩(140) 및 상기 와이어(150)를 덮는 몰딩부(도 13의 도면부호 "160" 참조)를 형성한다.
그런 다음, 다이싱 라인을 따란 상기 금속기판(100)을 절단하여, 상기 LED 칩(140)을 1개 구비하고, 상기 비아홀(110)을 2개 이상씩 구비하는 단위 발광 다이오드 패키지를 제작한다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1 및 도 2는 본 발명의 제1 실시예에 따른 발광 다이오드 패키지의 구조를 나타낸 단면도.
도 3 및 도 4는 본 발명의 제1 실시예에 따른 발광 다이오드 패키지에 수평 전극 구조의 LED 칩을 실장한 예를 나타낸 단면도.
도 5는 본 발명의 제1 실시예의 변형예를 나타낸 단면도.
도 6 내지 도 12는 본 발명의 제1 실시예에 따른 발광 다이오드 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 평면도.
도 13은 본 발명의 제2 실시예에 따른 발광 다이오드 패키지의 구조를 나타낸 단면도.
도 14 내지 도 18은 본 발명의 제2 실시예의 변형예들을 나타낸 단면도.
도 19는 본 발명의 제2 실시예에 따른 발광 다이오드 패키지에 수평 전극 구조의 LED 칩을 실장한 예를 나타낸 단면도.
도 20은 본 발명의 제2 실시예에 따른 발광 다이오드 패키지에 플립칩 구조의 LED 칩을 실장한 예를 나타낸 단면도.
도 21 내지 도 26은 본 발명의 제2 실시예에 따른 발광 다이오드 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 평면도.
< 도면의 주요 부분에 대한 부호의 설명 >
100: 금속기판 105: 캐비티
110: 비아홀 120: 절연층
130a: 금속층 130: 금속패턴
135: 비아홀 매립 물질 140: LED 칩
145: 접속수단 150: 와이어
150a,150b: 제1 및 제2 와이어 160: 몰딩부

Claims (41)

1개 이상의 비아홀이 형성된 금속기판;
상기 비아홀의 내측면을 포함한 상기 금속기판의 표면에 형성된 절연층;
상기 절연층 상에 형성되고, 전기적으로 서로 분리된 복수의 금속패턴; 및
상기 금속패턴 상에 실장된 LED 칩;
을 포함하는 발광 다이오드 패키지.
제1항에 있어서,
상기 복수의 금속패턴 중에서 상기 LED 칩이 실장된 금속패턴은,
상기 절연층의 일부분이 제거되어 노출된 상기 금속기판의 상면에 형성된 발광 다이오드 패키지.
제1항에 있어서,
상기 복수의 금속패턴 중에서 상기 금속기판의 하면에 형성되는 금속패턴 중에 어느 하나의 금속패턴은,
상기 절연층의 일부분이 제거되어 노출된 상기 금속기판의 하면에 형성된 발광 다이오드 패키지.
제1항에 있어서,
상기 LED 칩과 상기 LED 칩이 실장되지 않은 금속패턴 간을 전기적으로 접속시키는 와이어;를 더 포함하는 발광 다이오드 패키지.
제4항에 있어서,
상기 LED 칩은 수직 전극 구조의 LED 칩인 발광 다이오드 패키지.
제1항에 있어서,
상기 LED 칩과 상기 LED 칩이 실장되지 않은 금속패턴 간을 전기적으로 접속시키는 제1 와이어; 및
상기 LED 칩과 상기 LED 칩이 실장된 금속패턴 간을 전기적으로 접속시키는 제2 와이어;를 더 포함하는 발광 다이오드 패키지.
제1항에 있어서,
상기 LED 칩과 상기 LED 칩이 실장되지 않은 금속패턴 간을 전기적으로 접속 시키는 제1 및 제2 와이어;
를 더 포함하는 발광 다이오드 패키지.
제7항에 있어서,
상기 제1 와이어 또는 상기 제2 와이어와 접속되는 상기 금속패턴은, 상기 절연층의 일부분이 제거되어 노출된 상기 금속기판의 상면에 형성된 발광 다이오드 패키지.
제6항 또는 제7항에 있어서,
상기 LED 칩은 수평 전극 구조의 LED 칩인 발광 다이오드 패키지.
제1항에 있어서,
상기 복수의 금속패턴 중에서 상기 LED 칩이 실장된 금속패턴은,
상기 절연층 및 상기 금속기판의 일부분이 제거되어 형성된 캐비티의 상면에 형성된 발광 다이오드 패키지.
제1항에 있어서,
상기 LED 칩을 덮는 몰딩부;를 더 포함하는 발광 다이오드 패키지.
제11항에 있어서,
상기 몰딩부는, 실리콘 레진, 에폭시 레진 및 에폭시 몰딩 컴파운드(EMC) 중 어느 하나로 이루어지는 발광 다이오드 패키지.
제11항에 있어서,
상기 몰딩부는, 인젝션 몰딩, 트랜스퍼 몰딩 및 핀 게이트 몰딩 중 어느 하나의 방식으로 형성되는 발광 다이오드 패키지.
제11항에 있어서,
상기 몰딩부는, 사다리꼴, 사각형 및 반구형 중 어느 하나의 단면형상을 갖는 발광 다이오드 패키지.
제1항에 있어서,
상기 금속기판은 알루미늄으로 이루어진 발광 다이오드 패키지.
제1항에 있어서,
상기 절연층은 아노다이징 처리로 형성된 발광 다이오드 패키지.
제16항에 있어서,
상기 아노다이징 처리는 유기산, 황산 및 이들의 혼합산 중 어느 하나를 사용하는 발광 다이오드 패키지.
금속기판의 내부를 관통하는 복수의 비아홀을 형성하는 단계;
상기 비아홀을 포함한 상기 금속기판의 표면에 절연층을 형성하는 단계;
상기 절연층의 일부를 제거하여, 상기 금속기판의 상면 및 하면의 일부분을 각각 노출시키는 단계;
상기 노출된 금속기판 부분을 포함한 상기 절연층 상에 금속층을 형성하는 단계;
상기 금속층을 패터닝하여, 상기 노출된 금속기판 부분과, 상기 절연층 상에 전기적으로 서로 분리된 복수의 금속패턴을 형성하는 단계;
상기 금속패턴 상에 LED 칩을 실장하는 단계; 및
상기 LED 칩을 1개 구비하고, 상기 비아홀을 1개 이상씩 구비하도록 상기 금속기판을 절단하는 단계;
를 포함하는 발광 다이오드 패키지의 제조방법.
제18항에 있어서,
상기 LED 칩은, 상기 노출된 금속기판의 상면에 형성된 금속패턴 상에 실장하는 발광 다이오드 패키지의 제조방법.
제18항에 있어서,
상기 LED 칩을 실장하는 단계 이후에,
상기 LED 칩과 상기 금속패턴 간을 전기적으로 접속시키는 와이어를 형성하는 단계; 및
상기 LED 칩 및 상기 와이어를 덮는 몰딩부를 형성하는 단계;
를 더 포함하는 발광 다이오드 패키지의 제조방법.
제18항에 있어서,
상기 절연층의 일부를 제거하여, 상기 금속기판의 상면 및 하면의 일부를 각각 노출시키는 단계 이후에,
상기 노출된 금속기판의 상면을 식각하여 소정 깊이의 캐비티를 형성하는 단계;
를 더 포함하는 발광 다이오드 패키지의 제조방법.
제18항에 있어서,
상기 금속기판을 절단하는 단계에서,
다이싱 블레이드 또는 절삭 금형을 사용하여 절단하는 발광 다이오드 패키지의 제조방법.
제18항에 있어서,
상기 금속기판은 알루미늄으로 이루어진 발광 다이오드 패키지의 제조방법.
제18항에 있어서,
상기 절연층은 아노다이징 처리로 형성된 발광 다이오드 패키지의 제조방법.
2개 이상의 비아홀이 형성된 금속기판;
상기 비아홀의 내측면을 포함한 상기 금속기판의 표면에 형성된 절연층;
상기 절연층 상에 형성되고, 전기적으로 서로 분리된 복수의 금속패턴; 및
상기 금속패턴 상에 실장된 LED 칩;
을 포함하는 발광 다이오드 패키지.
제25항에 있어서,
상기 복수의 금속패턴 중에서 상기 LED 칩이 실장된 금속패턴은, 상기 절연층의 일부분이 제거되어 노출된 상기 금속기판의 상면에 형성된 발광 다이오드 패키지.
제25항에 있어서,
상기 복수의 금속패턴 중에서 상기 LED 칩이 실장된 금속패턴은, 상기 절연층 및 상기 금속기판의 일부분이 제거되어 형성된 캐비티의 상면에 형성된 발광 다이오드 패키지.
제25항에 있어서,
상기 LED 칩과 상기 LED 칩이 실장되지 않은 금속패턴 간을 전기적으로 접속시키는 와이어;를 더 포함하는 발광 다이오드 패키지.
제28항에 있어서,
상기 LED 칩은 수직 전극 구조의 LED 칩인 발광 다이오드 패키지.
제25항에 있어서,
상기 LED 칩과 상기 LED 칩이 실장되지 않은 금속패턴 간을 전기적으로 접속시키는 제1 및 제2 와이어;
를 더 포함하는 발광 다이오드 패키지.
제30항에 있어서,
상기 LED 칩은 수평 전극 구조의 LED 칩인 발광 다이오드 패키지.
제25항에 있어서,
상기 LED 칩의 하면에 한 쌍의 접속수단이 형성되어 있고, 상기 각각의 접속수단이 상기 전기적으로 서로 분리된 금속패턴에 각각 전기적으로 접속된 발광 다이오드 패키지.
제32항에 있어서,
상기 LED 칩은 플립칩 구조의 LED 칩인 발광 다이오드 패키지.
제25항에 있어서,
상기 LED 칩을 덮는 몰딩부;를 더 포함하는 발광 다이오드 패키지.
제25항에 있어서,
상기 금속기판은 알루미늄으로 이루어진 발광 다이오드 패키지.
제25항에 있어서,
상기 절연층은 아노다이징 처리로 형성된 발광 다이오드 패키지.
제25항에 있어서,
상기 금속기판은, 상기 LED 칩이 실장되는 위치에 소정 깊이의 캐비티가 구비된 발광 다이오드 패키지.
금속기판의 내부를 관통하는 복수의 비아홀을 형성하는 단계;
상기 비아홀을 포함한 상기 금속기판의 표면에 절연층을 형성하는 단계;
상기 절연층 상에 금속층을 형성하는 단계;
상기 금속층을 패터닝하여 전기적으로 서로 분리된 복수의 금속패턴을 형성하는 단계;
상기 금속패턴 상에 LED 칩을 실장하는 단계; 및
상기 LED 칩을 1개 구비하고, 상기 비아홀을 2개 이상씩 구비하도록 상기 금속기판을 절단하는 단계;
를 포함하는 발광 다이오드 패키지의 제조방법.
제38항에 있어서,
상기 LED 칩을 실장하는 단계 이후에,
상기 LED 칩과 상기 LED 칩이 실장되지 않은 금속패턴 간을 전기적으로 접속 시키는 와이어를 형성하는 단계; 및
상기 LED 칩 및 상기 와이어를 덮는 몰딩부를 형성하는 단계;
를 더 포함하는 발광 다이오드 패키지의 제조방법.
제38항에 있어서,
상기 금속기판은 알루미늄으로 이루어진 발광 다이오드 패키지의 제조방법.
제38항에 있어서,
상기 절연층은 아노다이징 처리로 형성된 발광 다이오드 패키지의 제조방법.
KR1020080076339A 2008-08-05 2008-08-05 발광 다이오드 패키지 및 그 제조방법 KR100958024B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080076339A KR100958024B1 (ko) 2008-08-05 2008-08-05 발광 다이오드 패키지 및 그 제조방법
US12/238,663 US8610146B2 (en) 2008-08-05 2008-09-26 Light emitting diode package and method of manufacturing the same
US14/106,446 US20140103386A1 (en) 2008-08-05 2013-12-13 Light emitting diode package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080076339A KR100958024B1 (ko) 2008-08-05 2008-08-05 발광 다이오드 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100016737A true KR20100016737A (ko) 2010-02-16
KR100958024B1 KR100958024B1 (ko) 2010-05-17

Family

ID=41652067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080076339A KR100958024B1 (ko) 2008-08-05 2008-08-05 발광 다이오드 패키지 및 그 제조방법

Country Status (2)

Country Link
US (2) US8610146B2 (ko)
KR (1) KR100958024B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101156699B1 (ko) * 2010-08-20 2012-06-14 (주) 이노비트 전자소자 실장용 금속기판의 제조방법 및 전자소자 패키지 제조방법
KR101288318B1 (ko) * 2012-03-08 2013-07-22 주식회사 엠디티 Ｓｉ 기판을 이용한 ＬＥＤ 소자 제조 방법
US8921879B2 (en) 2010-03-31 2014-12-30 Point Engineering Co., Ltd. Optical device and method for manufacturing same
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
US9847462B2 (en) 2013-10-29 2017-12-19 Point Engineering Co., Ltd. Array substrate for mounting chip and method for manufacturing the same
KR20190068112A (ko) * 2017-12-08 2019-06-18 엘지디스플레이 주식회사 베젤리스 마이크로led 표시장치

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047801B1 (ko) * 2008-12-29 2011-07-07 엘지이노텍 주식회사 발광 디바이스 패키지 및 그 제조방법
KR101545941B1 (ko) * 2009-01-07 2015-08-21 삼성디스플레이 주식회사 광원, 이를 갖는 광출사 모듈 및 백라이트 어셈블리
US10290788B2 (en) * 2009-11-24 2019-05-14 Luminus Devices, Inc. Systems and methods for managing heat from an LED
CN101924175B (zh) * 2010-07-12 2013-11-20 深圳大学 一种发光二极管封装装置及封装方法
DE102010045783A1 (de) * 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Trägersubstrat für ein optoelektronisches Bauelement, Verfahren zu dessen Herstellung und optoelektronisches Bauelement
KR101779205B1 (ko) * 2010-10-06 2017-09-26 엘지이노텍 주식회사 방열회로기판 및 이를 포함하는 발열소자 패키지
CN102456801A (zh) * 2010-10-20 2012-05-16 展晶科技(深圳)有限公司 发光二极管封装结构
TWI425681B (zh) * 2010-11-15 2014-02-01 Advanced Optoelectronic Tech 發光二極體製造方法
TW201230260A (en) * 2011-01-14 2012-07-16 Subtron Technology Co Ltd Package carrier and manufacturing method thereof
CN102811554A (zh) * 2011-06-02 2012-12-05 熊大曦 大功率电子器件模组用基板及其制备方法
KR101884599B1 (ko) * 2011-08-22 2018-08-02 엘지이노텍 주식회사 발광 소자 패키지, 이를 포함하는 조명 장치 및 조명 시스템
KR101772588B1 (ko) 2011-08-22 2017-09-13 한국전자통신연구원 클리어 컴파운드 에폭시로 몰딩한 ｍｉｔ 소자 및 그것을 포함하는 화재 감지 장치
CN102355796A (zh) * 2011-10-14 2012-02-15 格瑞电子（厦门）有限公司 一种新型铝基板的制造方法
CN103907249B (zh) * 2011-11-30 2015-02-25 松下电器产业株式会社 氮化物半导体发光装置
KR101332032B1 (ko) * 2011-12-21 2013-11-22 삼성전기주식회사 방열기판 및 방열기판의 제조방법
KR101268097B1 (ko) 2012-03-21 2013-05-29 주식회사 마이크로이즈 실리콘 기판을 이용한 발광다이오드 패키징 및 그 제조방법
JP6037293B2 (ja) * 2012-07-11 2016-12-07 パナソニックＩｐマネジメント株式会社 窒化物半導体発光装置
US9385289B2 (en) * 2012-11-28 2016-07-05 Lumens Co., Ltd. Light-emitting-device package and production method therefor
CN102945921A (zh) * 2012-11-29 2013-02-27 中山市澳克士照明电器有限公司 一种led基板散热装置
TWI501377B (zh) * 2012-11-30 2015-09-21 Unistars 半導體結構、半導體單元及其製造方法
JP2014157691A (ja) * 2013-02-14 2014-08-28 Panasonic Corp 発光装置及び照明用光源
KR101958418B1 (ko) * 2013-02-22 2019-03-14 삼성전자 주식회사 발광 소자 패키지
KR101437930B1 (ko) * 2013-05-15 2014-09-11 주식회사 루멘스 발광장치 및 그 제조방법
FR3011383B1 (fr) * 2013-09-30 2017-05-26 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
TW201526310A (zh) * 2013-12-20 2015-07-01 Genesis Photonics Inc 發光二極體之封裝結構
KR101557942B1 (ko) * 2014-01-08 2015-10-12 주식회사 루멘스 발광 소자 패키지 및 발광 소자 패키지의 제조 방법
KR101693423B1 (ko) 2015-05-19 2017-01-05 한국광기술원 Led 패키지 및 이의 제조방법
DE102015108345A1 (de) * 2015-05-27 2016-12-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
CN106972095A (zh) * 2017-05-26 2017-07-21 厦门市东太耀光电子有限公司 一种led晶片结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184544B1 (en) * 1998-01-29 2001-02-06 Rohm Co., Ltd. Semiconductor light emitting device with light reflective current diffusion layer
CN1464953A (zh) * 2001-08-09 2003-12-31 松下电器产业株式会社 Led照明装置和卡型led照明光源
US7737461B2 (en) * 2004-08-03 2010-06-15 Tokuyama Corporation Package for storing light emitting element and method for producing package for storing light emitting element
US20060124953A1 (en) * 2004-12-14 2006-06-15 Negley Gerald H Semiconductor light emitting device mounting substrates and packages including cavities and cover plates, and methods of packaging same
KR100593937B1 (ko) * 2005-03-30 2006-06-30 삼성전기주식회사 Ｓｉ기판을 이용한 ＬＥＤ 패키지 및 그 제조방법
KR100638881B1 (ko) * 2005-08-19 2006-10-27 삼성전기주식회사 금속 기판에 ｌｅｄ 패키지를 삽입한 ｌｅｄ 어셈블리
US7550319B2 (en) 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
US20070080360A1 (en) * 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
TWI294674B (en) * 2005-12-06 2008-03-11 Subtron Technology Co Ltd High thermal conducting circuit substrate and manufacturing process thereof
KR100819883B1 (ko) 2006-02-17 2008-04-07 삼성전자주식회사 발광소자 패키지 및 그 제조방법
KR100780196B1 (ko) 2006-02-27 2007-11-27 삼성전기주식회사 발광다이오드 패키지, 발광다이오드 패키지용 회로기판 및그 제조방법
KR100703218B1 (ko) * 2006-03-14 2007-04-09 삼성전기주식회사 발광다이오드 패키지
KR100735310B1 (ko) * 2006-04-21 2007-07-04 삼성전기주식회사 다층 반사 면 구조를 갖는 엘이디 패키지 및 그 제조방법
JP2008060542A (ja) 2006-08-03 2008-03-13 Toyoda Gosei Co Ltd 発光装置、発光装置の製造方法、及びこれを備えた光源装置
US20080266869A1 (en) * 2006-09-13 2008-10-30 Yun Tai LED module
TWI337400B (en) * 2007-06-14 2011-02-11 Subtron Technology Co Ltd Process and structure of thermal enhanced substrate
US8044427B2 (en) * 2008-06-24 2011-10-25 Dicon Fiberoptics, Inc. Light emitting diode submount with high thermal conductivity for high power operation
US20100001305A1 (en) * 2008-07-07 2010-01-07 Visera Technologies Company Limited Semiconductor devices and fabrication methods thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921879B2 (en) 2010-03-31 2014-12-30 Point Engineering Co., Ltd. Optical device and method for manufacturing same
US9214453B2 (en) 2010-03-31 2015-12-15 Point Engineering Co., Ltd. Optical device and method for manufacturing same
US9287243B2 (en) 2010-03-31 2016-03-15 Point Engineering Co., Ltd. Optical device and method for manufacturing same
US9666565B2 (en) 2010-03-31 2017-05-30 Point Engineering Co., Ltd. Optical device and method for manufacturing same
KR101156699B1 (ko) * 2010-08-20 2012-06-14 (주) 이노비트 전자소자 실장용 금속기판의 제조방법 및 전자소자 패키지 제조방법
KR101288318B1 (ko) * 2012-03-08 2013-07-22 주식회사 엠디티 Ｓｉ 기판을 이용한 ＬＥＤ 소자 제조 방법
US9847462B2 (en) 2013-10-29 2017-12-19 Point Engineering Co., Ltd. Array substrate for mounting chip and method for manufacturing the same
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
KR20190068112A (ko) * 2017-12-08 2019-06-18 엘지디스플레이 주식회사 베젤리스 마이크로led 표시장치

Also Published As

Publication number Publication date
US20100032705A1 (en) 2010-02-11
US8610146B2 (en) 2013-12-17
KR100958024B1 (ko) 2010-05-17
US20140103386A1 (en) 2014-04-17

Similar Documents

Publication Publication Date Title
KR100958024B1 (ko) 발광 다이오드 패키지 및 그 제조방법
KR100998010B1 (ko) 발광소자 패키지 및 그 제조방법
KR100735310B1 (ko) 다층 반사 면 구조를 갖는 엘이디 패키지 및 그 제조방법
US8044423B2 (en) Light emitting device package
US7264378B2 (en) Power surface mount light emitting die package
US8415780B2 (en) Package carrier and manufacturing method thereof
EP2479810B1 (en) Light-emitting device package and method of manufacturing the same
JP2009164583A (ja) 高出力ｌｅｄパッケージ及びその製造方法
CN102610735B (zh) 一种具有电热分离结构的发光器件及其制造方法
JP5940799B2 (ja) 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
JP2010530632A (ja) 金属ベースの光素子パッケージモジュールおよびその製造方法
JP2011228671A (ja) 発光ダイオードチップ収納用パッケージ及びその基体の製造方法
KR20090072941A (ko) 고출력 ｌｅｄ 패키지 및 그 제조방법
KR20130051206A (ko) 발광소자 모듈
KR101719692B1 (ko) 인쇄 회로 기판과 이의 제조방법 및 이를 이용한 ｌｅｄ 모듈과 ｌｅｄ 램프
US8461614B2 (en) Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device
JP2005175387A (ja) 光半導体パッケージ
KR101177896B1 (ko) 에스엠디 타입 엘이디 램프
KR101363980B1 (ko) 광 모듈 및 그 제조 방법
KR101166066B1 (ko) 발광다이오드 패키지
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
KR20090033592A (ko) 방열 특성이 향상된 ｌｅｄ 어레이 모듈
TWI483420B (zh) 發光二極體模組
KR101075612B1 (ko) Ｌｅｄ 패키지 및 그 제조방법
KR20170037907A (ko) 발광 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee