KR20100016139A - 활성 프로브 집적 회로를 이용한 전자 회로 테스팅 - Google Patents

활성 프로브 집적 회로를 이용한 전자 회로 테스팅 Download PDF

Info

Publication number
KR20100016139A
KR20100016139A KR1020097022897A KR20097022897A KR20100016139A KR 20100016139 A KR20100016139 A KR 20100016139A KR 1020097022897 A KR1020097022897 A KR 1020097022897A KR 20097022897 A KR20097022897 A KR 20097022897A KR 20100016139 A KR20100016139 A KR 20100016139A
Authority
KR
South Korea
Prior art keywords
probe
apic
dut
signal
test
Prior art date
Application number
KR1020097022897A
Other languages
English (en)
Other versions
KR101499047B1 (ko
Inventor
스티븐 스루프스키
브라이언 무어
크리스토퍼 브이. 셀라탐비
Original Assignee
스캐니메트릭스 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스캐니메트릭스 인크. filed Critical 스캐니메트릭스 인크.
Publication of KR20100016139A publication Critical patent/KR20100016139A/ko
Application granted granted Critical
Publication of KR101499047B1 publication Critical patent/KR101499047B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06722—Spring-loaded
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06727—Cantilever beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07385—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using switching of signals between probe tips and test bed, i.e. the standard contact matrix which in its turn connects to the tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/3025—Wireless interface with the DUT
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

자동 테스트 장비(automatic test equipment:ATE)와 피시험 장치(device under test:DUT) 사이에서 신호들의 송수신을 위한 방법 및 장치가 제공된다. 프로브 카드는 복수의 프로브 카드들과 연결되는 근접한 연관된 복수의 활성 프로브 집적 회로들(active probe integrated circuits:APICs)을 구비한다. 각각의 APIC는 프로브들을 통해 DUT 상의 하나 이상의 테스트 인터페이스 점들과 인터페이싱한다. 각각의 APIC는 상기 ATE와 DUT 사이에서 통신되는 신호들을 수신 및 처리한다. 상기 ATE에서 송신되는 낮은 정보의 콘텐츠 신호들은 상기 APIC에 바로 인접한 프로브로 송신하기 위해 높은 정보의 콘텐츠 신호들로 처리되고, 상기 DUT로부터 상기 APIC에 의해 수신된 높은 정보의 콘텐츠 또는 시간 중요 신호들은 상기 ATE로 낮은 정보의 콘텐츠 신호들로서 전송된다. 상기 APIC가 상기 프로브에 바로 인접하여 있기 때문에, 상기 DUT로부터의 신호에서 정보의 손실 및 왜곡이 최소화된다.
Figure P1020097022897
전자 회로 테스팅, 활성 프로브 집적 회로(APIC), 자동 테스트 장비(ATE), 피시험 장치(DUT), 프로브 배열

Description

활성 프로브 집적 회로를 이용한 전자 회로 테스팅{TESTING OF ELECTRONIC CIRCUITS USING AN ACTIVE PROBE INTEGRATED CIRCUIT}
활성 프로브 집적 회로(active probe integrated circuit:APIC)를 이용한 전자장치의 테스트 장치 및 방법.
집적 회로(IC) 장치들이 더욱 복잡해짐에 따라, 산업에서의 기술적 한계 및 테스트 비용에 관한 염려를 발생시킬 정도로 그 테스트 비용이 증가하고 있다. 따라서, 테스트 장치의 총비용을 줄이기 위한 노력이 계속되고 있다. 부품의 비용을 줄이기 위해 이러한 노력들이 계속되는 추세에 있다. 그러므로 근래 테스트 및 패키징(packaging)에 의한 낭비를 줄이는 데에 많은 관심을 기울이고 있고, 따라서 이는 계속해서 중요한 관심사가 될 것이다. 산업 및 시장의 데이터에 따르면 테스트 장비의 작동 및 유지가 전체 테스트 비용에서 많은 부분을 차지한다.
현재 알려진 그리고 제안된 해결법들 각각은 기술적인 한계들을 갖고 있다.
집적 회로들은 테스트 제어기와 테스트 헤드 사이에서 테스트 데이터를 전송함으로써 보통 한 번에 하나씩 테스트를 거치게 된다 (즉, 피시험 장치(device under test:DUT). 완성된 웨이퍼(wafer)를 테스트하기 위해 복수 터치다운들(touchdowns)을 실시한다. 신호가 이동하는 거리로 인해, 잠재적 잡음 간섭으로 신호의 질이 떨어진다. 복수 장치들을 동시에 테스트하기 위한 복수 채널 해결법은 낮은 신호 무결성(integrity) 또는 잠재적인 누화 간섭(cross-talk interference)으로 인해 신뢰도 쟁점들(issues)을 더 확보 및 구현하는 데에 비용이 많이 든다. 이와 같이 증가하는 테스트 비용 및 신뢰도 쟁점들로 인해, 동시 테스트를 위한 해결법들이 그 병렬성(장소의 수)에 제약을 받게 된다. 또한, 메모리 테스트와 같은 틈새 시장들에 자리를 잡는 데 일반적으로 제약을 받아왔다.
고속 및 혼합 신호 측정의 특성은 고속 장치들에 대해, 비용 면에서 효과적인 웨이퍼 테스트를 하기가 어렵다는 것을 의미한다. 웨이퍼 테스트 비용들을 줄이는 가장 효과적인 방법들 중 하나는 보다 높은 테스트 병렬성(parallelism)이다. 이러한 쟁점들이 웨이퍼, IC, 패키징 장치, 심지어는 패키징 장치의 스트립( strip) 또는 집합을 측정하는 지에 무관하게 사실이다. 그러나 종래의 장치들은 높은 수준의 병렬성 구현할 수 없거나 혹은 높은 비용을 들여야 구현할 수 있다.
신호 무결성 쟁점들, 고비용 고속 장비, 및 복잡한 프로브 카드 아키텍쳐는 모두 고병렬성 고속 웨이퍼 테스트에 반하도록 수행된다. 현재 고속 장치들은 보통 단일 장소 또는 x2 병렬성으로 테스트될 수 있다. 대안적으로, 일부 제조업자들은 그들의 고속 장치들에 대해 웨이퍼 수준에서 직류 전류 또는 저주파수 측정만을 실시할 것을 선택하도록 하여, 수용불가할 높은 패키지 양품률 손실(package yield loss)을 유발하도록 한다. 고속 테스트는 RF 또는 메모리 또는 직렬 유선 테스트를 포함한다.
복수 장소 테스트를 혁신적으로 증가시키는 진보된 프로브 카드를 위한 조달 소요 시간(procurement lead time)에 대해 산업적 관심이 모아지고 있다. 이는 산업에 있어 중요한 문제가 되고 있는데, 왜냐하면 상기 소요시간은 설계시 집적 회로설계의 제조 주기에 상당한 시간을 추가시킬 수 있어서 새로운 칩의 설계를 위한 시장으로의 시간에 있어서 중요한 요인이 되기 때문이다.
종래의 프로브 카드들은 일반적으로 각각의 프로브가 피시험장치(DUT)에서 특정 장소를 접촉하도록 위치되는 강성 설계를 갖는다. 자동 테스트 장비(automated test equipment:ATE)와 DUT사이의 신호들이 프로브들을 통해 전송을 위해 조절 또는 처리되도록 상기 프로브는 집적 회로(IC)에 연결될 수 있으며, 이는 미국특허 제6,747,469호의 루텐(Rutten)에 의해 개시되어 있다. 이러한 기술의 한계는 DUT 칩들의 다른 설계들이 수용불가할 높은 NRE(non-recurring engineering) 비용들을를 필요로 하는 전처리 IC(pre-conditioning IC:PCIC)의 다른 설계를 요하기 때문에 해결법이 비용면에서 효과적이지 못하다는 것이다.
상기 루텐의 PCIC는 IC 처리시 최종 제조단계들에 의해 맞춤화되어야 한다. 이러한 맞춤화(customization)는 IC 제조의 최종 금속 상호연결 층이며, 이는 설계, 도구, 자금 및 노하우(know-how)의 측면에 많은 투자를 필요로 한다. 이는 또한 PICI의 유용성을 고정하고 특정 DUT 설계들 및 특정 DUT 응용에 대한 이용성을 제한하게 된다.
또한, 상기 루텐의 접촉점들은 PCIC는 물론이고 DUT 패드들을 모두 물리적으로 맞추기 위해 맞춤화되어야 한다. 이러한 '거울(mirror)' 이미지 접촉개념은 맞춤 집적 회로를 획득할 필요로 인해 프로브 카드를 획득하는 데 수용불가하게 필요 한 소요시간을 증가시키며 PCIC를 계획 및 구성하기 전에 DUT에 대한 특정하고 자세한 사전 지식이 필요하기 때문에 이를 구현하는 데에 있어서 경제적으로 부담이 된다.
결국, 상기 루텐 실시예들은 상기 PCIC의 활성영역들 상에 위치된 프로브들의 기계적인 응력들에 의한 기타 응력유도된 고장 모드 및 다이(die) 균열로 인한 PCIC의 전자적인 고장으로 인해 PCIC의 수용불가할 높은 고장률에 취약하다.
미국특허 제2005027073 A1호는 프로브 카드 상에 위치된 프로그램가능한 FPGA 회로보드를 이용한 DUT의 테스트 방법을 개시하고 있다. 이 장치는 신호들을 분산시키기 위해 프로브 카드 상의 회로보드 및 IC를 이용한다. 고속 신호들을 분석하고 이를 테스터에 요구되는 고속 주파수 소스를 제거하기 위한 저속으로 변환하는 데에 아무런 처리도 이루어지지 않는다.
IBM Journal of Research and Development, vol. 47, No. 2/3, dated March/May 2003, pages 139-175에서 Harame 등은, "Design automation methodology and RF/analog modeling for RF CMOS and SiGe BiCMOS technologies."에서, 복합 RF 및 혼합신호 통신에 있어서의 무결성의 필요성을 개시하고 있다. 이들은 전자부품 시장이 급격히 팽창함에 따라, 높은 비용을 발생시키지 않고 높은 신뢰도 및 테스트 신호들 및 응답들에 있어서의 왜곡을 최소화하면서 보다 빠른 테스트가 요구되고 있다는 것을 보여주고 있다. 이러한 회로들은 웨이퍼 형태의 테스트 장치들을 위한 반도체 장치가 아닌 패키징 부품들의 테스트에 이용되는 로드 보드(load board) 상에 위치한 PCB 상에서 구현하기 위한 것이므로, 신호전송 및 PCB를 통한 열화 쟁점들(degradation issues)이 여전히 존재한다.
한 실시예에 따르면, 하나 이상의 다양한 프로브 배열들과 연결이 가능한 적어도 하나의 프로그램가능한 활성 프로브 집적 회로(APIC)를 포함하고, 상기 하나 이상의 프로브 배열들은 피시험 장치(DUT)에 적합하게 선택되며 상기 APIC는 하나의 프로브 배열 및 상기 DUT에 적합하도록 프로그램되는 프로브 카드가 제공된다.
또 다른 실시예에 따르면, 프로브 바디(body)에 결합되는 활성 프로브 집적 회로(APIC)를 구비한 상기 프로브 바디를 포함하는 피시험 장치(DUT)를 테스트하는 프로브가 제공된다.
또 다른 실시예에 따르면, 프로그램가능한 활성 프로브 집적 회로(APIC)를 제공하는 단계, 적어도 하나의 상기 APIC와 통신하여 구성가능한 프로브 배열을 제공하는 단계, 피시험 장치(DUT)를 특성화하는 단계, 상기 DUT의 특성화에 기초하여 적어도 하나의 상기 APIC를 재프로그래밍하는 단계, 및 상기 DUT의 특성화에 기초하여 상기 프로브 배열을 재구성하는 단계를 포함하는 프로브 카드 제조방법이 제공된다.
또 다른 실시예에 따르면, 활성 프로브 집적 회로(APIC) 장치들은 자동 테스트 장비(ATE) 테스터로부터의 제어 신호들을 신호 열화 및 손실들을 감소시키거나 제거하기 위해 하나 이상의 DUT들을 자극하기 위해 요구되는 신호들로 변환하고, 하나 이상의 DUT들로부터의 응답 신호들을 ATE로 보내지는 제어 신호들로 변환하기 위해 프로브 점들에 근접하게 위치된다. APIC 장치들은 들보(cantilever), 수직(vertical), MEMS, 및 비접촉 프로브와 같이, 다른 프로빙 기술들과 함께 이용될 수 있다. APIC 장치들을 사용하는 다른 장점은 그것이 고주파수 신호들을 DUT로 공급하기 위해 사용된다는 점이다. 대부분의 고속 및 고주파 처리는 저속 및 저비용 테스트 장비의 이용을 용이하게 하기 위해 APIC에 의해 수행된다. 접지-신호 조합, 접지-신호-접지 조합, 또는 접지-신호-신호-접지 조합과 같이, 향상된 프로브 구성과 결합하여 APIC 장치를 사용함으로써 성능 및 고주파 신호 무결성을 실현시킬 수 있다. 다른 실시예들은 (제한적이지는 않지만) 1) 단일 모놀리식(monolithic) 회로에 APIC 및 프로브 침을 형성하는 단계, 2) APIC를 프로브 침에 직접 부착하는 단계, 및 3) APIC를 프로브 침에 심는 단계를 포함한다.
이러한 특징들 및 기타 특징들은 첨부된 도면들을 참고로 하는 하기의 설명에 의해 보다 명확해질 것이며, 상기 도면들은 예시적으로 도시한 것일 뿐 어떠한 식으로든 본 발명을 제한하려고 의도된 것은 아니다.
도 1a는 접촉을 통한 테스트를 위해 DUT 상에 위치한 프로브 헤드의 프로파일로 개략도이고, 종래기술로 표시되었다.
도 1b는 종래의 테스트 시스템의 개략도이고, 종래기술로 표시되었다.
도 2는 DUT 상의 해당 접촉점들에 접촉시키기 위한 여러 개의 프로브들을 구비하는 프로브 헤드의 저면도이고, 종래기술로 표시되었다.
도 3a는 예시적 목적으로, 들보 프로브들을 이용한 프로브 헤드의 개략도이다.
도 3b는 단일 DUT 프로브 카드를 도시한 도면이다.
도 3c는 복수 DUT 프로브 카드를 도시한 도면이다.
도 3d는 단일 DUT를 테스트하는 복수 APIC들을 도시한 도면이다.
도 3e 내지 도 3g는 교대 쌍 접지 라인들을 구비한 APIC를 도시한 도면들이다.
도 4a는 프로브 카드의 제 1 실시예의 블럭도이다.
도 4b는 프로브 카드의 제 2 실시예의 블럭도이다.
도 4c는 프로브 카드의 제 3 실시예의 블럭도이다.
도 4d는 진보된 테스트 장비로/로부터 제어 신호들을 그리고 DUT로/로부터 자극 및 응답 신호들을 변환하기 위한 IC의 부품들을 도시한 블럭도이다.
도 5a 내지 도 5f는 DUT와 접촉하는 프로브와 IC의 상호 위치를 위한 구성들의 예들을 도시한 도면들이다.
도 6a는 제어 신호를 진보된 테스트 장비로/로부터 변환하고 자극 및 응답 신호를 DUT로/로부터 변환하기 위해 사용되는 입출력 포트를 구비한 칩 및 IC를 도시한 개략도이다.
도 6b는 도 6a에 도시한 칩의 측면도이다.
도 6c는 도 6a에 도시한 칩의 상면도이다.
도 6d는 도 6c에 도시한 칩의 저면도이다.
도 6e는 도 6d에 도시한 칩의 측면도이다.
도 6f는 피시험 회로에 가까운 직렬화 및 비직렬화 기능들을 제공하는 APIC 칩을 도시한 도면이다.
도 6g는 도 6f에 도시한 칩의 측면도이다.
도 6h는 피시험 회로에 가까운 직렬화 및 비직렬화 기능들은 물론이고 메모리 테스트 기능들을 제공하는 APIC 칩을 도시한 도면이다.
도 6i는 도 6h에 도시한 칩의 측면도이다.
도 6j는 모놀리식 APIC 및 프로브의 사시도이다.
도 6k는 분할 신호 처리기능을 갖는 프로브 및 모놀리식 APIC의 사시도이다.
도 6l은 모놀리식 APIC 및 프로브의 사시도이다.
도 6m은 분할 신호 처리기능을 갖는 프로브 및 모놀리식 APIC의 사시도이다.
도 7a는 DUT로부터 데이터를 해석하도록 설계된 칩의 부품들을 도시한 개략도이다.
도 7b는 소스측정 유닛(source measurement unit:SMU)을 포함하는 APIC를 도시한 도면이다.
도 8a는 버스를 통해 진보된 테스트 장비와 배선에 의한 각개 통신을 하는 복수의 칩들을 도시한 개략도이다.
도 8b는 진보된 테스트 장비 및 선택적으로 상호 연속적인 통신을 하는 복수의 칩들을 도시한 개략도이다.
도 8c는 버스를 통한 진보된 테스트 장비와의 통신 및 상호 간의 직렬통신을 하는 복수의 칩들을 도시한 개략도이다.
도 8d는 진보된 테스트 장비 및 선택적으로 상호 각개 무선 통신을 하는 복 수의 칩들을 도시한 개략도이다.
도 9a는 DUT와의 통신을 위한 고주파 신호로 변환된 진보된 테스트 장비로부터의 저주파 신호의 IC에서의 변환을 설명하는 도면이다.
도 9b는 진보된 테스트 장비와의 동일한 데이터 통신을 위한 저주파 신호로 IC에서 변환된 DUT로부터의 고주파 신호를 설명하는 도면이다.
도 9c는 IC에 의해 해석된 DUT로부터의 고주파 신호 및 진보된 테스트 장비와의 통신 테스트 결과들을 설명하는 도면이다.
도 10은 (a) 송신기 모드 또는 (b) 수신기 모드에서 활성 프로브 IC를 이용한 신호 변환들의 유형들을 도시한 도면이다.
도 11은 일련의 n개의 DUT들 중 하나의 DUT 상에서의 하나의 테스트의 연속적인 실시를 도시한 도면이다.
도 12는 DUT의 연속적인 테스트를 실시하기 위한 프로토콜을 도시한 도면이다.
도 13a는 활성 프로브들을 이용한 여러 개의 DUT들 상에서의 동시 및 병렬 실시 테스트를 예시하는 도면이다.
도 13b는 필요에 따라 구성될 수 있는 진보된 활성 프로브들을 이용한 여러 개의 DUT들 상에서의 동시 및 병렬 데스트를 예시하는 도면이다.
도 14는 활성 프로브들을 이용한 DUT의 연속적인 테스트를 위한 프로토콜을 도시한 도면이다.
도 15는 활성 프로브들을 이용한 여러 개의 DUT의 병렬 테스트를 위한 프로 토콜을 도시한 도면이다.
도 16은 단일 들보 프로브의 대표적인 모델을 도시한 도면이다.
도 17은 단일 들보 프로브의 삽입손실(dB) 대 주파수(GHz)를 도시한 그래프이다.
도 18은 균형이 잡힌 들보 프로브의 대표적인 모델을 도시한 도면이다.
도 19는 균형이 잡힌 들보 프로브의 삽입손실(dB) 대 주파수(GHz)를 도시한 그래프이다.
도 20은 단일 들보 프로브의 향상된 삽입손실(dB) 대 주파수(GHz)를 도시한 그래프이다.
도 21은 균형이 잡힌 들보 프로브의 향상된 삽입손실(dB) 대 주파수(GHz)를 도시한 그래프이다.
도 22a는 두 개의 접지들을 구비한 코브라(cobra) 프로브를 이용한 프로브 구성들을 도시한 사시도이다.
도 22b는 접지 가드(guard)들을 구비한 수직 프로브를 이용한 프로브 구성들을 도시한 사시도이다.
도 22c는 접지들과 터치패드들 사이의 에어 갭(air gap)(과장됨)에 의한 두 개의 접지 가드 절연 및 수직 프로브를 이용한 프로브 구성들을 도시한 사시도이다.
도 22d는 접지들과 터치패드들 사이의 절연체(과장됨)에 의한 두 개의 접지 가드 절연 및 수직 프로브를 이용한 프로브 구성을 도시한 사시도이다.
도 23a는 코브라 프로브들을 구비한 접지-신호-신호-접지 구성을 도시한 도면이다.
도 23b는 수직 프로브들을 구비한 접지-신호-신호-접지 구성을 도시한 도면이다.
이하에서 전자장치들, 특히 집적 회로들(ICs)을 테스트하기 위한 새로운 프로브 카드 구성에 관해 기술한다. 이 개념을 "활성 프로브"라 한다.
이러한 장치 및 방법의 원리들은 프로브에 적용할 수 있기 때문에, 제한적이지는 않지만, RF, 직렬화기/비직렬화기(SerDes), 메모리, 로직, 변수, 및 디지털 신호 처리, 및 아날로그 회로, 및 디지털 장치들과 같은 응용예들을 위한 것들을 포함한 여러 종류의 IC들을 테스트할 수 있다. 본원에서 논의되는 처리 및 장치는 고주파 신호들로서 RF를 이용한, RF 웨이퍼 테스트를 위한 활성 프로브를 갖는 프로브 카드를 이용하여 예를 들어 설명한다. 당업자는 본 발명을, 예를 들어 고속 디지털 회로, 네트워킹 회로, 마이크로프로세서, 고주파 회로, 고정밀도 아날로그, 저장장치, 및 혼합신호회로를 테스트하는 것과 같은 여러 응용예에 적용할 수 있슴을 인식할 것이다.
적용예의 한 예시적 예로서 RF를 이용함으로써, 종래의 프로브 카드들을 이용한 높은 병렬 RF 웨이퍼 테스트 능력에 반하여 작용하는 신호 무결성 쟁점, 고가의 RF 장비, 및 복잡한 프로브 카드의 구성을 해결함에 따라 RF 웨이퍼 테스트에 드는 비용을 상당히 절감하게 된다. 이러한 해결법은 주파수, 전력수준, 및 잡음 형태 등 고병렬화 웨이퍼 수준에서의 중요한 RF 인자들의 양질의 측정들을 가능케 한다. RF 응용을 물로, 본원에서 논의되는 내용이 기타 시그널링 및 IC 기술들에 관련해서도 이용될 수 있슴을 인식할 것이다.
도 1a, 도 1b, 및 도 2를 참고로 먼저 종래 기술에 대해 논의한다. 그 다음, 상기 장치의 도시된 실시예들은 도 3 내지 도 15를 참고로 하여 설명될 것이다.
도 1a는 집적 회로(IC)(106)와 통신하는 PCB 기판(104), IC(106), 및 복수의 접촉점들(108)을 구비한 테스트 헤드(102)를 포함하는 프로브 카드(10)를 갖는 진보된 테스트 시스템의 한 유형을 도시하고 있다. 신호들은 디지털, 고주파수, 고정밀도 아날로그, RF 및 전력경로들을 포함할 수 있는, 리드 라인들(lead lines:112)을 통해 도시된 자동 테스트 장비(ATE)와 같은 테스트 제어기로부터 기판(104)에 의해 수신된다. 이와 유사하게, 기판(104) 및 IC(106)는 전기적으로 통신된다. 접촉점들(108)은 탄성의 전기전도성 접촉 수단으로부터 선택될 수 있다. 접촉점들(108)은 DUT(116) 상의 접촉점들(114)의 배열의 거울 이미지인 배열에 위치되어, 프로브 카드(10)가 DUT(116)과 접촉할 때 접촉점들(108) 각각은 해당 접촉점들(114)과 접촉하므로 프로브 카드(10)와 DUT(116) 사이에 전기적 통신을 수립할 수 있다.
도 1a에 도시된 것을 포함하는 종래의 방법들 및 장치들은 시스템 구성에 있어 한계들을 가진다. 종래의 프로브 카드(10)는 특정 설계의 DUT(116)의 해당 접촉점들(114)을 거울반사하도록 특정 배열 내의 접촉점들(108)을 구비한다. 그러므 로, 종래의 프로브 카드(10)는 DUT(116)의 단지 하나의 레이아웃(layout)만을 테스트할 수 있다는 한계가 있다. 도 2에 도시한 바와 같이, 신호를 더 처리하는 데 필요한 신호왜곡을 가져오는, IC를 통한 송신을 위해 프로브 보드 상에서 신호의 라우팅이 많이 필요하다. 테스트들은 연속적으로 또는 낮은 병렬화로 실시될 필요가 있다.
도 1b는 ATE(110), ATE(110)를 제어하기 위한 컴퓨터 유닛(115), 및 테스트 제어유닛(111)을 포함하는 완성된 시스템을 도시한다. 테스트 제어 신호 및 테스트 데이터는 상기 리드 라인 및 프로브 카드를 통해 ATE(110) 및 DUT(117)로/로부터 전송된다. DUT(117)는 제어가능한 웨이퍼 스탠드(117) 상에 위치된다.
도 2를 참고하면, 프로브 카드(10)는 들보 프로브(124)의 먼 단부(distal end:122)에 위치한 복수의 접촉점들 및 RF 전자 회로(120)를 구비한다. 프로브 카드(10) 상의 하나 이상의 IC(106)에, 배선(126) 및 비아(via:128)를 따라 프로브(124)로/로부터 전기신호들이 통신된다.
도 1 및 도 2 에 도시된 유형의 장치의 한 예는 미국특허 제6,747,469에서 루텐(Rutten)에 의해 개시되었다. 루텐은 프로브 카드(10)를 포함하는 테스트 시스템을 제안하였는데, 여기서 접촉점(108)들은 예조정(preconditioning) 집적 회로(106)에 전기적으로 연결된다. 프로브 카드(10) 및 IC(106)의 기하형상 또는 물리적인 레이아웃 및 IC(106)의 구성은 한 종류 및, DUT(116)의 형상 또는 물리적인 레이아웃을 테스트하기 위해 특별히 설계된다. 따라서, 다른 DUT(116)을 테스트하는 경우, 다른 IC(106)는, 이러한 IC(106)의 구성 및 형상의 재설계가 요구되는 곳 또는 선택된 DUT(116)의 특정 구성에 대응되어 이용되어야 한다. 따라서, IC(106)의 설계와 관련한 초기개발비(NRE)는 제한된 수의 테스트에 의해 분할상환된다.
그러므로, 여러 개의 다른 종류들의 DUT(116)의 테스트들에 의해 분할상환될 수 있는 부품개발비용들에 대한 DUT(116)를 테스트하기 위한 방법 및 장치를 이용함으로써 생기는 비용이득이 있다.
도 3a를 참고하면, DUT(116)를 테스트하기 위한 프로브 카드(100)는 복수의 프로브(202) 및 복수의 활성 프로브 집적 회로들(APICs)(204)을 구비한다. APICs(204) 각각을 위한 복수 프로브 또는 각각의 프로브(202) 또는 일대일 방식의 복수 APICs(204)가 제공될 수 있다. 각 프로브(202)는 그들 사이로 연장하는 신호 와이어 길이를 최소화하기 위해 대응하는 APIC(204)에 인접한다. 그러므로, APIC(204)와 해당 프로브(202) 사이에 신호왜곡을 최소화할 수 있고, 따라서, 왜곡이 최소화된 신호가 DUT(116)로/로부터 송신된다. 각 APIC(204)는 DUT(116)에 특정 테스트를 실시하도록 설계되거나 또는 여러 테스트들 중 하나 이상의 테스트들을 실시하도록 설계될 수 있다.
도 3a는 들보 프로브(202)와 기판(220)의 사용 예를 도시하고 있다. 물론, 솔더 볼(solder ball), 마이크로스프링(microsprings), 및 비접촉 프로브는 물론 기타 전기전도성 탄성 접촉체 등과 같은 기타 형태의 프로브를 이용할 수도 있다. 또한, APIC(204)는 기판(또는 매개체)(220) 없이 프로브 카드(100)에 직접 장착될 수도 있다. 도시한 바와 같은 APIC(204)는 각 프로브(202)의 근접 단부(proximate end:210)에 위치된다. 물론, APIC(204)는 도 5에 도시하고 아래에 기재하는 바와 같이 프로브(202)에 상대적으로 다른 위치들에 위치될 수도 있다. APIC(204)는 기판(220)과 기판(218) 사이에서 전기 통신에 의해 통신할 수 있다. 대안적으로, 기판(220)은 기판(218)의 반대면에 위치한 부품들(도시 안됨)과 비아들(128)을 통해 전기적으로 통신할 수 있다.
프로브(202)는 이들을 재배치하여 구성될 수도 있다. 또한, 이들은 전기기계적으로 프로브를 작동시키거나 이들을 굽혀서 재구성될 수도 있다.
도 3b는 또 다른 실시예를 도시하고 있고, 여기서 프로브 카드(100)는 하나의 DUT(116)를 테스트하기 위해 복수의 프로브들(202) 및 APICs(204)를 구비한다.
도 3c는 또 다른 실시예를 도시하고 있고, 여기서 프로브 카드(100)는 하나 이상의 DUTs(116)를 테스트하기 위해 복수의 APICs(204) 및 프로브들(202)을 구비한다.
도 3d는 단일 DUT(도시 안됨)를 테스트하는 복수 APICs(204)를 도시하는 도면이다. 도 3e 내지 도 3g는 교대 쌍 접지 라인들을 구비한 APIC들을 도시하고 있다. 도 3e는 단일 접지(225)를 갖는 단일 프로브(202)를 도시하고, 도 3f는 이중 접지(225)를 갖는 단일 프로브(202)를 도시하며, 도 3g는 이중 접지(225)를 갖는 듀얼 프로브(202)를 도시하고 있다. 프로브 단부(202)에서의 이러한 유형들의 구성은 각각 GS, GSG, 및 GSSG로 알려져 있다.
도 4a 내지 도 4d는 다른 유형의 프로브들(202)을 포함하는 프로브 카드(100)의 네 가지 실시예들을 도시하는 블럭도이다. 물론, 상기 예들은 여러 개의 가용 구성을 예시할 목적으로 도시되었고, 제한적이지는 않음을 인식할 것이다. 예를 들면, 도시한 바와 같이, 프로브 카드(100)는 프로브 침(202), 무선 프로브(202A), 및 무선 통신을 가능케 하는 안테나(222)를 포함할 수 있고, 상기 안테나는 활성 프로브(204)에 장착되거나 혹은 그렇지 않을 수도 있다.
도 5a 내지 도 5f는 프로브(202)와 해당 APIC(204) 또는 프로브(202)와 APIC(204)를 갖는 해당 기판(220)의 조합의 상대적인 위치에 대한 여섯 가지 선택을 도시하고 있다. 기계적 지지부(206), 일반적으로 에폭시 레진(epoxy resin)은 들보 프로브(202)를 기판(208)에 고정한다. APIC(204)는 도 5a에 도시한 바와 같이 프로브(202)의 근접 단부(210)에, 도 5b에 도시한 바와 같이 기계적 지지부(206) 내에, 도 5d에 도시한 바와 같이 기계적 지지부(206) 상에, 도 5c에 도시한 바와 같이 기계적 지지부(206)에 인접하게, 또는 기계적 지지부(206)와 프로브(202)의 먼 단부(212) 사이에 위치될 수 있다. 도 5a 내지 도 5d에서, 프로브(202)는 먼 단부(212)가 DUT(116) 상의 선택적 접촉점(114)과 접촉할 수 있도록 위치된다. 도 5e는 APIC(204)가 각 APIC(204)에 위치된 안테나(222) 및 DUT(116)의 접촉점(114) 상의 안테나(222)를 통해 DUT(116)과 비접촉 통신하도록 한 예를 도시하고 있다. 본 실시예에서, APIC(204)는 DUT(116)의 비접촉 테스트를 위한 기판(220)의 하나의 부품일 수 있다. 대안적으로, 안테나(222)는 APIC(204)와 DUT(116) 사이의 통신을 용이하게 하기 위해 기판(220) 상에 위치될 수 있다. 본 실시예에서, 기판(220)이 DUT(116)에 근접하면, 신호들은 기판(220)과 DUT(116) 상에 위치된 안테나(222)를 통해 ATE(110)와 DUT(116) 사이에서 전송된다. 도 5f는 또 다른 실시예를 도시하고 있는데, 여기서 프로브(202)의 먼 단부(212)에 위치한 APIC(204)는 전기적 통신을 위해 DUT(116)에 접촉하는 접촉부(202B)를 구비한다. 도 5g는 또 다른 실시예를 도시하고 있는데, 여기서 프로브(202)의 먼 단부에 있는 기판(220)은 전기적 통신을 위해 DUT(116)에 접촉하는 접촉부(202B)를 구비한다.
도 6a 내지 도 6i는 입출력 포트를 갖는 프로브 및 진보된 테스트 장비와 제어 신호를 통신하고 DUT와 자극 및 응답 신호를 통신하는 IC의 다른 실시예를 도시하는 개략도이다.
도 6a 내지 도 6c를 참고하면, 기판(220)은 테스터 인터페이스(214), DUT 인터페이스(216), 및 신호 테스트 프로세서(224)가 될 수 있는 APIC(204)를 구비한다. 그러므로, APIC(204)의 DUT 인터페이스(216)는 APIC(204)와 DUT(116) 사이의 자극 (예를 들어, 고주파) 신호(218)를 통신하기 위해 프로브(202)에 전기적으로 연결된다. 테스터 인터페이스(214)는 배선 연결을 전기적으로 이용하고 및/또는 라디오 주파수 또는 빛을 이용하여 송신되는 무선 신호에 의해, APIC(204)와 ATE(110) 사이의 제어 신호(예를 들어, 저주파 아날로그, 디지털, 또는 디지털 및 아날로그 신호들의 조합)를 통신하기 위한 것이다. 신호 테스트 프로세서(224)는 ATE(110)로부터 수신된 신호(219)를 프로브(202)를 통한 DUT(116)로의 송신을 위한 신호(218)로 변환하고, DUT(116)로부터 수신된 신호(218)를 ATE(110)으로의 송신을 위한 신호(219)로 변환한다. 상기 시퀀싱(sequencing)은 도 9a 내지 도 9c에 도시되어 있다. 상기 신호들(218, 219)은 저주파, 고주파, 라디오 주파, 저정밀도, 고정밀도, 직류, 또는 디지털일 수 있다.
DUT 인터페이스(216)는 도 6b에 도시한 것과 같이 전기적 통신을 위해 배선 된 안테나 및 기판(220) 상의 MEMS 프로브(202C)일 수 있고, 또는 이들의 조합일 수 있다. 대안적으로 APIC(204)는 "플립칩(flip chip)" 방향성을 가질 수 있고, 솔더 볼 또는 당업자들에게 잘 알려진 다른 수단을 이용하여 기판(220)에 전기적으로 연결될 수 있다.
도 6d 및 도 6e는, 도 6a 내지 도 6c에 도시한 것과 유사하게, 복수의 입출력 포트를 갖는 집적 고속 프로브 구조 및 진보된 장비와 제어 신호를 통신하고 DUT(116)와 자극 및 응답 신호를 통신하는 IC의 또 다른 실시예를 도시한 도면이다. 도 6d 및 도 6e에 도시한 실시예에서, 일체로 형성된 프로브(202d)는 알려진 많은 MEMS 제조 기술을 이용하여 APIC(204)의 바디로부터 생성된다. 이러한 기술들은 제조시 마이크로 단위로 제조된 프로브 팁 구조체(probe tip structure:202d)를 첨가하거나, 또는 공제(subtractive) 처리들을 이용하여 마이크로 단위의 프로브 팁 구조체를 생성하는 데 이용할 수 있다. 프로브 팁(202d)은 APIC(204)의 바디로부터 생성된 변형 프로브 접촉부를 구비한다.
도 6f 및 도 6g는 기판(220)과 APIC(204)를 구비하는 APIC 칩의 또 다른 실시예를 도시한 도면으로, 피시험 회로에 가까운 직렬화 및 비직렬화 기능을 제공한다. 본 실시예에서, APIC(204)는 ATE(110)측의 인터페이스를 위해 복수 병렬 저속신호를 위한 전기적 통신 채널(219a)을 구비하고, DUT(116)측은 직렬 고속 라인(218)을 구비한다. 라인들(219a, 202a)은 ATE(110)와의 인터페이스를 위한 복수 신호 채널들을 나타낸다.
도 6h 및 도 6i는 피시험 회로에 가까운 직렬화 및 비직렬화 기능은 물론 메 모리 테스트 기능을 제공하는 APIC(204) 칩의 또 다른 실시예를 도시한 도면들이다. 이 경우, APIC(204)는 ATE(110)측 인터페이스를 위한 복수 병렬 저속 신호를 구비하고, DUT(116)측은 직렬 고속 라인을 구비한다. 본 실시예에서, 부품(220a)은 고속의 메모리 테스트 패턴을 DUT(116)에 제공한다. 이는 저속 라인이 APIC(204)와 상호작용할 수 있도록 하고, 메모리 테스트는 테스터로부터 덜어질 수 있다. 항목(224a)은 APIC(204) IC 내의 메모리 테스트 블록이다.
도 6j는 모놀리식 APIC 및 하나의 모놀리식 실리콘으로부터 알려진 기술을 이용하여 구성되는 프로브의 사시도이다. 이 경우, 프로브 팁 및 아암(arm), 그리고 바디는 제조 및 신호 처리시 고도의 체적 정확도를 가능케 하는 요소를 처리하는 APIC와 일체로 형성된다.
도 6k는 모놀리식 APIC 및 분할 신호처리를 위한 프로브를 도시하고, 이는 프로브, 프로브 아암, 및 APIC 처리 요소의 모놀리식 구성에 의해 가능해진다. 이러한 구성은 두 개의 레벨 처리 APIC를 생성하고, 여기서 APIC 요소(204A)는 ATE 장비에 인터페이싱하는 후단부이며, APIC 요소(204B)는 팁 단부에서 신호를 처리하기 위한 전단부이다. 이는 실질적으로 신호손실 및 잡음이 없는 고충실도 신호처리를 가능하게 한다. 모놀리식 구성을 갖는 APIC의 이점은 동일한 기초 APIC 기판으로부터 다양한 형태의 프로브를 생산할 수 있도록 한다. 분할 처리의 한 실시예는 APIC(204B)에 있는 예증폭기(pre-amplifier)일 수 있고, APIC(204A)는 디지털 신호 처리를 포함할 수 있다. 이는 RF, 메모리, 및 SerDes 등을 포함하는 다양한 응용예에 이용할 수 있다.
도 6l은 모놀리식 APIC 및 모놀리식 APIC의 프로브측 상의 직선 레버 아암을 구비한 프로브를 도시한 사시도이다. 이것은 DUT의 기술에 기초하여 상기 아암의 길이가 DUT 프로브의 손상을 최소화하도록 생성될 수 있다는 점에서 유용성을 갖는다.
도 6m은 모놀리식 APIC 및 직선 레버아암 프로브를 구비한 분할 신호처리를 갖는 프로브를 도시한 사시도이다.
도 6j 내지 도 6m은 APIC의 대량생산을 위한 방법을 도시하고 있다. 향상된 신호처리는 물론, 모놀리식 요소들은 프로브 카드 내에 보다 용이하게 장착될 수 있는데, 이는 각각의 프로브 침들을 조종하는 데 보다 용이한 모놀리식 요소의 '핸들' 때문이다.
구현할 수 있는 각종 실시예들에 의한 장치는 고속 RF 신호에 적용하는 것에만 국한되는 것은 아니다. 본원에서 설명하는 장치는 APIC IC가 특정 응용예를 최적화하도록 설계될 수 있는 여러 개의 응용 영역들에 대한 이점들을 제공한다.
도 6f 및 도 6g는 SerDes가, 장치가 현재 기술들에 대해 이점들을 제공할 수 있는 적용 영역인 경우를 도시하고 있다. 이 경우, 초고속 SerDes 신호들은 리 초고속 신호를 표준 ATE를 이용하여 효과적으로 테스트할 수 있도록 하는 APIC 장치에 의해 조절된다. 본 실시예의 APIC(204)는 저속 ATE(110)가 저속 신호를 프로브 카드를 통해 ATE(110)로 보냄으로써 이용될 수 있도록 하는 근거리 직렬화 또는 비직렬화기능을 조절, 증폭, 또는 제공한다.
RF 또는 SerDes 인터페이싱과 실질적으로 유사한 방식으로, APIC(204)는 정 적 또는 동적 RAM과 같은 메모리 시스템에 이용되는 고속 신호와 인터페이스하도록 설계할 수 있다. 이러한 장치들은 테스터들로부터의 신호들의 속도에 대해 매우 높은 요구들을 갖는다. 이 경우, 적어도 하나의 APIC(204)가 DUT(116) 내에서의 초고속 신호 및 레벨 테스트를 제공할 수 있다. 이러한 응용 영역은 도 6h 및 도 6i에 도시한 저속 테스트를 가능하게 하기 위해 SerDes는 물론 메모리 테스트를 위한 소정의 지능을 제공하는 APIC(204)로부터 이익을 얻을 수 있다.
유사하게, 장치들의 인자 테스트를 용이하게 하도록 APIC(204)의 다른 실시예들을 설계할 수 있다. 이는 전력 공급 라인들을 제공, 조절, 및 감지하는 APIC를 포함할 수 있다. 현재, 인자 테스트는 프로브 카드 및 ATE 속도의 제한에 의해 저주파수에 한정된다. 이에 비해, 이러한 응용을 위해, APIC(204)는 일반적인 ATE 기반구조를 이용하여 초고속 인자 테스트를 가능케 한다. 이러한 제한들은 또한 패키징 테스트 또는 스트립 테스트를 제한한다. APIC의 응용으로서, 패키징 또는 스트립 테스트를 위한 신호 테스트가 향상될 수 있다. 일반적으로 단지, 특화된 프로브 카드들 및 단일 위치들만을 사용할 수 있다. APIC(204)로, 복수 고속 인자테스트를 실시할 수 있다. SerDes와 유사한 방식으로, APIC IC는 인자 측정 또는 조절을 포함하도록 설계할 수 있다. 이의 한 예로서 저속 방법들을 이용하여 고속 인자들을 얻기 어려운 고속 트랜지스터 테스트가 있다.
도 7b는 APIC의 또 다른 실시예를 도시하고, 이 경우, 상기 APIC는 보통 ATE 장비 상에 위치되는 소스 측정 유닛(SMU)(244a)을 포함한다. 본 실시예에서, SMU(244a)는 APIC(204)와 결합되거나 혹은 이것의 일부가 되어, 긴 신호 송신으로 부터의 보다 빠르고 더 낮은 간섭을 제공한다.
상기 예는 APIC 기술을 웨이퍼 또는 IC에 이용하는 이점을 보여주고, 이득이되는 응용 영역은 진보된 패키징화이다. 진보된 패키징화에서, 복수 IC들은 모듈을 형성하거나 복합 IC를 구성하도록 서로 결합된다. 이러한 패키징화 기술은 저속 테스트에 국한된다. APIC는 이러한 장치의 고속 테스트에 이용할 수 있다. 응용예들은 재분배 칩 패키징(redistributed chip package:RCP)과 같이 신호를 재분배하는 패키징 기술들은 물론 여러 종류의 활성 또는 비활성 기판의 SIP(System in Package) 또는 기판 상의 칩, 또는 박판 패키징을 포함한다. 복수 IC들의 스트립 테스트는 또 다른 응용예들이다. 이 경우, APIC(204)의 적절한 예는 고속 및 중속, 및/또는 저속의 처리중 또는 최종 패키징된 부분들의 테스트에 이용할 수 있고, 따라서 현재 가능한 것을 능가하는 적용범위를 제공한다.
또 다른 선택은 칩-인-칩(chip-in-chip)으로 부품을 구성하는 것이다.
유용하게, APIC(204)는 도 7a, 도 7b, 도 8a, 도 8b, 도 8c, 및 도 8d에 도시한 실시예에서와 같이 프로그램이 가능하다. 도 7a는 프로그램가능한 APIC(204)의 부품을 개략적으로 도시하고 있다. 또 도 7a 및 도 7b는 APIC(204)가 전력 조절/모니터링, RF 시그널링 및 전환/모니터링, 고속 신호 직렬 시그널링, 또는 고속 메모리 인터페이스 조절 등 다양한 처리를 실시할 수 있는 하나의 IC 바디 내의 요소들을 처리 및 조절하는 신호를 포함할 수 있슴을 예시한다. 이러한 기능들은 개별적으로 구성할 필요는 없지만 ATE 인터페이스 신호(219)를 통해 활성화되도록 제어할 수 있다.
도 7b는 도 7a에 도시한 비교기(244) 대한 소스 측정 유닛(SMU)(244a)을 포함하는 APIC(204)의 또 다른 실시예를 도시하고 있다. 도 8a는 고속 버스(250)를 통해 ATE(110)와 개별적으로 통신하는 일련의 APIC(204)를 개략적으로 도시하고 있다. 도 8b는 ATC(110)와 직렬로 연결된 일련의 APIC(204)를 도시하고 있다. 도 8c는 버스(250)를 통해 ATE(110)와 통신하고, 또한 서로 통신하는 일련의 APIC(204)를 도시하고 있다. 도 8d는 APIC 사이의 통신 신호(219a) 및 ATE 프로브 카드 신호를 위한 무선 인터페이스를 도시하고 있다.
도 7a를 참고하면, 기판(220)은 테스터 인터페이스(214), DUT 인터페이스(216), 신호조절(224)용으로 프로그램된 APIC(204), 메모리(240), 제어기(242), 비교기(244), 및 A/D-D/A 스위칭 능력(246)을 포함할 수 있다.
바람직하게, 기판(220)은 도 7a에 개략적으로 도시한 부품을 구비한다. ATE(110)는 특정 테스트 또는 테스트들을 실시하도록 각각의 APIC(204)를 프로그램하기 위해 신호를 보낸다. 각 프로브(202)는 다른 해당 APIC(204)와 통신한다. 각각의 해당 APIC(204)는 특정 테스트 또는 테스트들을 실시하도록 개별적으로 프로그램될 수 있고, 따라서 여러 개의 프로브들(202)을 이용하여 하나 이상의 DUT(116)에 대한 여러 개의 테스트를 병렬로 실시할 수 있다. 예를 들어, ATE(110)는 하나의 특정 APIC(204)가 저잡음 증폭기, 고주파신호 생성기, I/O 셀, 또는 기타 기능을 하도록 프로그램할 수 있다. 동시에, ATE(110)는 또 다른 APIC(204)가 다른 기능을 하도록 프로그램할 수 있다. 이러한 방식으로, ATE(110)는 하나 이상의 DUT(116)에 여러 가지 다른 테스트를 실시하도록 여러 개의 APICs(204)를 시퀀싱 및 프로그램할 수 있다.
여러 개의 테스트를 병렬로 실시하는 ATE(110)의 능력은 종래의 모든 시스템을 이용하는 것보다 테스트 헤드(200)를 이용하는 것으로 가능하다. 종래에, ATE(110)는 DUT(116)에 테스트를 연속해서 실시했었다.
본원에서 대부분 고속 배선 신호들에 관해 기술하였지만, 상기 장치는 배선에 의한 시스템에 국한되지 않는다. 대안적으로, APIC(204)는 무선 ATE 인터페이스에 의해 구현할 수도 있다. 도 8d는 복수 APICs(204)과 ATE 프로브 카드 사이의 무선 인터페이스 연결을 도시하고, 또한 통신 신호(219a)를 도시하고 있다. 물론, 이 링크 버스를 통해 무선 통신을 실시할 수 있을 뿐만 아니라, APIC(204) 및 이와 연결된 DUT(116)에 전력을 공급할 수 있다. RF 전력은 내외부 사용을 위해 APIC(204) 내의 DC 전력으로 변화될 수 있다. 이는 높은 절연율 및 신호 무결성을 제공하므로, 배선 기술들에 비해 APIC(204)에 대한 보다 많은 응용예들을 가능케 한다.
APIC(204)가 DUT(116)로부터의 응답을 해석하도록 프로그램된 경우에 또 다른 이점을 얻을 수 있다. 도 9a 내지 도 9c 를 참고하면, 도 7a에 도시된 구성을 갖는 기판(220)을 사용하는 경우, 기판(220)은 DUT(116)로부터의 입력(도 9a) 및 출력신호(도 9b), 표준 데이터에 대한 DUT(116)로부터의 데이터, 또는 기타 해석기능을 비교하도록 프로그램될 수 있다. APIC(204)는 DUT(116)로부터의 데이터를 분석하여 그 분석 결과를 ATE(110)로 보낸다. 그러므로, DUT(116)으로부터 모든 데이터를 ATE(110)로 보낼 필요가 없고, 결과적으로 송신 시간 및 신호 대역폭을 절 감하게 된다. 예를 들면, DUT(116)에 실행된 테스트가 간단한 통과/실패 결과를 가져올 수 있다. 이 경우, APIC(204)는 이러한 결과를 초래한 복수의 데이터 대신, ATE(110) 기능의 시간 절약 및 보다 신속한 테스트 배열 결과를, 도 9c에 도시한 바와 같이 ATE(110)로 송신한다.
도 10a는 송신 모드에서 APIC(204)를 이용하여 ATE(110)로부터 DUT(116)로 신호를 보내는 신호 변환의 예들을 도시하고 있다. 도 10b는 수신기 모드에서 APIC(204)를 이용하여 DUT(116)로부터 ATE(110)로 신호를 보내는 신호 변환의 예들을 도시하고 있다.
도 11은 고속 ATE일 수 있는 테스트 장비를 이용하지만, 향상된 신호 변환/조절을 제공하기 위해 APIC를 이용한 여러 DUT(116)의 테스트를 개략적으로 도시하고 있다.
도 12는 종래 테스트 장비를 이용하여 DUT(116)의 테스트를 실시하기 위한 하나의 프로토콜을 도시하고 있다. 임의 한 시점에 하나 또는 아주 적은 수의 DUT(116)에 테스트들이 실시될 필요가 있고, 만약 하나 이상의 테스트가 필요한 경우, 이러한 테스트들은 연속적으로 실시된다. 결과는 테스트가 시간소비형 프로세스라는 것이다.
도 13a 및 도 13b는 여러 DUT들(116)의 동시 및 병렬 테스트를 위해 각각 APIC(204)를 갖는 복수의 활성 프로브들(202)의 사용 예를 도시하고 있다. 선택적으로, 여러 개의 DUT들(116)에 하나의 테스트를 실시할 수 있거나, 또는 임의 하나의 DUT(116)에 여러 개의 테스트들을 실시할 수 있으며, 또는 여러 개의 DUT 들(116)에 여러 개의 테스트들을 병렬로 실시할 수 있다.
도 14는 종래에 활성 프로브들(202)을 이용하여 여러 개의 DUT들(116)을 연속적으로 테스트하기 위한 하나의 프로토콜을 도시하고 있다. 도 15는 복수의 활성 프로브들(202)을 이용하여 여러 개의 DUT(116)에 대한 동시 및 병렬 테스트를 위한 하나의 프로토콜을 도시하고 있다.
도 16을 참고하면, 단일 들보 프로브(300)가 예시되어 있다. 상기 들보 프로브(300)는 일반적으로 지지 아암(302) 및 접촉 침(304)을 포함한다. 상기 지지 아암(302)은 베이스 단부(306)에서 테스트 유닛 구조에 부착되어 있다. 접촉 침(304)은 지지 아암(302)의 먼 단부(308)에 부착되어 DUT에 접촉하기 위한 프로브 단부(310)로 연장한다. 이는 접촉 프로브들을 이용하여 웨이퍼를 테스트하는 전류수단을 나타내는 기본선이다. 도 16은 프로브 구조의 대표적인 모델이지만, 이에 국한되지는 않는다. 단일 들보 프로브(300)는 300Ω의 임피던스를 갖는다. 이는 보통 소스 임피던스가 50Ω인 소스에 의해 구동되고, RF 부품을 접속하기 위해 산업에서 이용되는 표준 임피던스인 부하저항 50Ω에 의해 종료된다. 이는 매우 양호한 고주파 특성을 갖는 동축선의 임피던스에 일치한다. 50Ω의 저항은 또한 양호한 고주파 특성을 갖는 동평면 웨이브 가이드(co-planar wave guide)와 유사하다. 그러므로, 임피던스 일치는 종래의 표준 테스트 프로브 카드들을 이용한 고속 신호들의 테스트에서 쟁점이다. 또한, 슬루(slew) 및 기초 대역폭이 현재 기술들에서 문제를 일으킬 수도 있다. 만약 단일 프로브(300)를 이용하는 경우, 고주파수에서 상당한 신호손실이 있고 특성 임피던스가 바람직한 50Ω에 일치하지 않게 된다. 이는 도 17로부터 알 수 있고, 상기 도면은 고주파수에서 단일 들보 프로브 침의 자극 및 상기 프로브 침에 대한 소스 및 부하에서의 임피던스의 불일치를 도시하고 있다.
도 18에 도시한 바와 같은 신호 프로브에 근접한 접지반환(ground return)을 포함함으로써 향상을 가져올 수 있다. "균형된 들보" 프로브(320)는 균형된 송신라인으로 모델링될 수 있도록 형성되고, 웨이퍼와 프로브 카드 사이에서 신호 에너지를 전송한다. 균형된 프로브(320)의 특성 임피던스는 200Ω이다. 만약 소스저항 50Ω의 소스에 의해 구동되고 부하저항 50Ω의 부하에 의해 종료된다면, 도 19에 도시한 모의 실험에서 볼 수 있는 바와 같이 단일 프로브의 경우에 대해 향상이 있게 된다. 신호 프로브에 가장 가까운 신호 반환 프로브가 DUT(116)를 접촉할 필요는 없고, 그 대신 도 22에 도시한 바와 같이 작은 갭(gap)(324)에 의해 또는 절연체(326)와 연결될 수 있다.
다른 종류의 프로브 침들을 사용할 수도 있다. 예를 들면, 도 22a, 도 22b, 도 22c 및 도 22d에 도시한 바와 같이, 일반적으로 접지가드(332)를 구비한 수직(328) 또는 "코브라형" 프로브들(330)을 이용함으로써 고주파수에서 성능을 향상시킬 수 있다. 유사하게, 성능을 향상시키기 위해 마이크로 머신의 프로브 침들 및 멤브레인(membrane) 프로브 침들을 이용할 수도 있다.
이러한 접근은 또는 도 23에 도시한 바와 같은 '이중' 프로브 또는 균형된 라인들과 같이, 복수 프로브 상황들에서도 효과가 있다.
도 20을 참고하면, 단일 들보 프로브가 특성 임피던스 300Ω으로 모델링 및 모의실험되어, 소스 저항 300Ω의 소스에 의해 구동되고 부하 저항 300Ω의 부하에 의해 종료되었다. 상기 소스 및 부하 저항은 프로브의 특성 임피던스와 동일하지만 이는 제한적이지는 않다. 예를 들면, 소스 임피던스는 50Ω일 수 있고 부하 임피던스는 300Ω일 수 있다. 후자의 경우는 APIC가 프로브 침과 인터페이스되도록 설계되고 APIC의 임피던스가 프로브 침의 임피던스(이 경우 300Ω)와 일치하는 경우에 구현할 수 있다. 도 20을 참고하면, 5GHz에서, 소스에 일치되는 라인을 이용하는 경우 삽입 손실이 향상되고 부하가 -9dB 내지-1.5dB이다.
유사하게, 균형된 들보 프로브의 성능을 향상시킬 수 있다. 도 21을 참고하면, 균형된 들보 프로브는 특성 임피던스 200Ω으로 모델링 및 모의실험되어, 소스저항 200Ω의 전압소스에 의해 구동되고 부하저항 200Ω의 부하에 의해 종료되었다. 상기 소스 및 부하 저항들이 프로브의 특성 임피던스와 동일하지만 이에 제한적이지는 않음을 유의한다. 예를 들면, 소스 임피던스는 50Ω일 수 있고 부하 임피던스는 200Ω일 수 있다. 후자의 경우는 APIC가 프로브 침과 인터페이스되도록 설계되며 APIC의 임피던스가 프로브 침의 임피던스(이 경우 200Ω)와 일치하는 경우에 구현할 수 있다. 도 21을 참고하면, 소스에 일치되는 라인을 사용하여 삽입 손실이 5GHz에서 향상되고 부하는 -4dB 내지-0.1 dB이다.
여러 테스트들의 병렬 동작의 조합 및 DUT 테스트로부터의 보다 급속한 데이터 수집, 및 보고는 새롭고 큰 병렬 분산 테스트의 전형이다. 조합시, 복수 프로브들(202) 및 관련 복수 APICs(204)를 동시에 이용하는 복수 테스트들을 실행하는 능력 및 DUT(116)로부터의 데이터를 해석하여 그 테스트 결과를 ATE(110)로 송신하 는 APIC(204)의 능력은 각 DUT(116)를 테스트하는 시간을 상당히 줄여준다.
도 5에 도시한 구성의 또 다른 이점은 많은 칩들(220)에 대한 개발 및 생산가의 분할상환을 통한 비용절감 및 이에 따른 테스트 당 비용의 절감이다. 종래 시스템들의 단점은, 도 1에 도시한 바와 같이, DUT(116)의 각 설계를 테스트하기 위해 기판(104) 및 IC(106)를 포함하는 칩을 설계해야 한다는 것이다. 이에 비해, 도 5에 도시한 바와 같이 각 프로브(202)가 별도의 기판(220)에 접촉하고 있기 때문에, 여러 다른 종류의 DUT(116)를 테스트하기 위한 기판(220)의 구성이 공통적이 될 수 있다. 테스트 헤드(200)는 복수의 APICs(204)를 구비하고, 이들 각각은 개별적으로 프로그램될 수 있고, 또한 별도의 프로브들(202)이 여러 병렬 테스트들을 DUT(116)에 대해 수행하도록 프로그램된다. 테스트 헤드(200) 상의 프로브들(202)은 DUT(116)의 각각의 필요 접촉점들(114)과의 접촉을 가능케 하는 공간적 배치를 갖는다.
상술된 장치를 사용함으로써 여러 가지 이점들이 생긴다. RF 또는 기타 측정 및 소싱 회로를 프로브들에 매우 근접한 프로브 카드 상의 위치들로 이동시킴으로써 웨이퍼 테스트 환경을 상당히 간단하게 할 수 있다. 예를 들어 실리콘 및 SiGe 회로들 상의 집적 RF 부품들은 상기 프로브 카드 상에서 바로 필요한 소싱 및 측정 기능들을 수행한다. 활성 프로브의 구조에 의해, 단지 DC, 디지털, 및 전력신호들만이 ATE 시스템으로 라우팅될 필요가 있다. 이로 인해 저가의 ATE 구성을 구현할 수 있고, 보다 단순한 케이블링 및, 예를 들어, 적어도 64배 병렬화까지의 보다 높은 테스트 병렬화가 가능하게 된다. 상기 활성 프로브들은 많은 다른 종래의 프로브 카드 기술들에 이용될 수 있다. 또한, 이러한 특성들로 인해 적어도 열 배까지 더 빠른 DUT 테스트가 가능한다.
APIC 장치들이 DUT에 매우 근접해 있기 때문에, DUT로/로부터의 상기 고속/RF 신호들을 ATE로/로부터 저속/DC 신호들로 변환할 수 있다. 이로써, APIC가 고속/RF 데이터 변환 및 처리를 실행할 수 있기 때문에, 고속 및 고주파수 테스트를 위해 경제적 저속 테스터들의 사용을 가능케 한다.
프로브 헤드들 상에 위치한 APIC들은 잡음 및 채널 간섭에 대한 잠재성을 감소시킨다. 상기 APIC는 ATE와 DUT 사이에서 구성가능한 신호의 변환을 제공한다. 선택적으로, 신호 열화, 팬아웃(fan out) 및 잡음 간섭을 제거하기 위해 RF 대신에 ATE와 APIC 장치들 사이에서 디지털 또는 아날로그 채널들을 이용할 수 있다. 선택적으로, 테스트 데이터 처리 및 분석의 주요 부품들은 APIC에 의해 수행될 수 있고, 따라서 단지 제한된 데이터 신호만이 ATE와 APIC 사이에 통신될 필요가 있으므로, 신호 정보 콘텐츠를 줄일 수 있다. 이로써 저속 테스터 및 병렬 테스트를 위한 복수 APIC 장치들의 병렬 연결, 터치다운 당 단일 장치에 대한 주요 비용의 이점, 및 전체 웨이퍼 테스트 시간의 절감이 가능케 한다. APIC들은 ATE로부터의 신호들을 DUT들에 의해 이해될 수 있는 포맷으로 변환하고, 그 반대도 성립한다. 현재 시장에서 사용되고 있는 해결법보다 높은 신뢰도를 제공하기 위해 프로브 헤더 팁에 가까운 APIC를 이용함으로써 또 다른 이점이 생긴다. 진보된 해결법들을 위해 APIC 장치들의 구성가능성, 프로그램가능성, 및 향상된 제어를 위한 보다 진보 된 버젼들의 APIC를 위해 아날로그 대신에, 디지털 신호들을 사용할 수 있다.
APIC들은 임피던스들을 일치시키기 위해 이용할 수도 있다. 예를 들면, APIC는 APIC에 필요한 RF 프로브의 특성 임피던스를 일치시키도록 특별히 설계될 수 있다. 이러한 임피던스 일치는 향상된 신호 충실도 및 무결성으로 결과되는 삽입 손실을 상당히 줄일 수 있도록 한다.
본 명세서에서, 용어 "포함하는(comprising)"은 이 말 뒤에 나오는 항목들이 포함되지만 특별히 언급하지 않은 항목들이 배제되지는 않는다는 의미로서 비제한적으로 사용하고 있다. 문맥이 단지 하나의 요소만을 명백히 의미하지 않는 이상, 부정관사 "a"가 붙은 요소는 하나 이상의 요소들이 존재할 수 있다는 가능성을 배제하지 않는다.
하기의 청구항은 특별히 상기한 내용, 개념상 동일한 내용, 및 명백히 대체가능한 내용을 포함하는 것으로 해석한다. 청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 상기 실시예에 대한 다양한 변경 및 수정이 가능하다는 것을 당업자에게 있어서는 명백한 사실이다. 도시한 실시예는 예시적인 것일 뿐이며 본 발명을 제한하지는 않는다. 본 발명은 하기의 청구범위 내에서, 특정 도시 및 기술된 예 이외에 다른 방식으로 구현될 수 있다.

Claims (57)

  1. 프로브 배열(probe array)과 연결되는 적어도 하나의 재프로그램가능한 활성 프로브 집적 회로(active probe integrated circuit:APIC)를 포함하고, 상기 프로브 배열은 피시험 장치(device under test:DUT)에 적합하게 물리적으로 재구성될 수 있으며, 상기 APIC는 상기 프로브 배열 및 상기 DUT에 적합하도록 원하는 신호 변환을 수행하거나, 전력을 상기 DUT에 제공하거나, 또는 원하는 신호 변환을 수행하여 전력을 상기 DUT에 제공하기 위해 프로그램된, 프로브 카드.
  2. 제 1 항에 있어서,
    상기 프로브 배열은 상기 프로브 배열 내에서 프로브들을 재위치시키거나, 생기 프로브 배열 내의 프로브들을 작동시키거나, 또는 상기 프로브 배열 내의 프로브들을 굽혀서 물리적으로 재구성가능한, 프로브 카드.
  3. 제 1 항에 있어서, 하나 이상의 프로브 배열을 포함하고, 각 프로브 배열은 적어도 하나 이상의 APIC에 연결되는, 프로브 카드.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 APIC는 상기 프로브 배열 내의 적어도 하나의 프로브와 일체로 형성되는, 프로브 카드.
  5. 제 4 항에 있어서,
    하나 이상의 APIC가 상기 프로브 배열 내의 적어도 하나의 프로브와 일체로 형성되어, 동작시, 상기 적어도 하나의 프로브는 복수 기능 처리 능력을 제공하는, 프로브 카드.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 프로브 배열 내의 해당 프로브는 상기 APIC에 바로 인접하는, 프로브 카드.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    적어도 하나의 제어 신호 채널을 추가로 포함하고,
    동작시, 상기 프로브 배열은 상기 APIC로부터 상기 DUT로 테스트 신호를 송신하고 상기 DUT로부터 상기 APIC로 테스트 응답 신호를 송신하며,
    상기 제어 신호 채널은 테스트 제어기로부터 상기 APIC로 제어 신호를 송신하고, 상기 APIC로부터 상기 테스트 제어기로 제어 응답 신호를 송신하는, 프로브 카드
  8. 제 7 항에 있어서,
    상기 APIC는 상기 테스트 제어기로부터의 상기 제어 신호를 고주파 테스트 신호로 변환하는, 프로브 카드.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 테스트 신호 및 상기 테스트 응답 신호는 RF 신호, 아날로그 신호, 및 디지털 신호로 이루어진 그룹으로부터 선택되고, 상기 제어 신호 및 상기 제어 응답 신호는 RF 신호보다 낮은 주파수를 갖는 신호들인, 프로브 카드.
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제어 신호 채널은 무선 채널인, 프로브 카드.
  11. 제 7 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 테스트 제어기는 자동 테스트 장비인, 프로브 카드.
  12. 제 7 항 내지 제 11 항 중 어느 한 항에 있어서,
    적어도 하나의 APIC 및 적어도 하나의 제어 신호 채널과 연관된 적어도 하나의 테스터 인터페이스; 및
    상기 DUT 및 상기 적어도 하나의 APIC와 연관된 적어도 하나의 DUT 인터페이스로서, 상기 DUT 인터페이스는 신호 테스트 처리기를, 상기 신호 테스트 처리기 APIC 와 상기 DUT 사이의 고주파 신호들의 통신을 위한 적어도 하나의 프로브에 전기적으로 연결시키는, 상기 적어도 하나의 DUT 인터페이스를 추가로 포함하고,
    상기 테스터 인터페이스는 상기 제어 신호 채널을 통해 저주파수, 고주파수, 라디오 주파수, 저정밀도, 고정밀도, DC, 디지털, 및 디지털과 아날로그 신호들의 조합 중 하나를 송신하도록 구성된, 프로브 카드.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 프로브 배열은 하나 이상의 프로브를 굽히거나, 하나 이상의 프로브를 작동시키거나, 또는 하나 이상의 프로브를 제거 및 재위치시킴으로써 재구성이 가능한, 프로브 카드.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 프로브 배열은 하나 이상의 프로브를 포함하는, 프로브 카드.
  15. 제 14 항에 있어서,
    상기 프로브들 중 적어도 하나의 프로브가 하나 이상의 APIC와 연관되는, 프로브 카드.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    하나 이상의 APIC를 포함하고,
    각각의 APIC는 적어도 하나의 특정 테스트를 상기 DUT에 실시하도록 프로그램되는, 프로브 카드.
  17. 제 14 항 또는 제 15 항에 있어서,
    각각의 프로브는 들보(cantilever) 프로브, 수직(vertical) 프로브, 코브라(cobra) 프로브, 솔더 볼(solder ball), 마이크로스프링(microspring), 및 탄성 접촉체 중 하나인, 프로브 카드.
  18. 제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
    적어도 하나의 프로브는 비접촉 프로브인, 프로브 카드.
  19. 제 18 항에 있어서,
    상기 비접촉 프로브는 연관 APIC 상의 안테나를 포함하고, 상기 안테나는 상기 DUT의 안테나 지점과 통신하도록 구성되는, 프로브 카드.
  20. 제 1 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 APIC는 상기 연관 프로브의 근접 단부(proximate end), 상기 연관 프로브의 먼 단부(distal end), 또는 상기 연관 프로브의 상기 근접 단부와 상기 먼 단부 사이에 위치되는, 프로브 카드.
  21. 제 1 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 제어 신호 채널은 전기 채널, RF 채널, 및 광 채널 중 하나인, 프로브 카드.
  22. 제 1 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 제어 신호 채널은 유선, 안테나, 전기 통신을 위해 배선된 MEMS 프로브, 및 이들의 조합들을 포함하는, 프로브 카드.
  23. 제 1 항 내지 제 22 항 중 어느 한 항에 있어서, 상기 APIC는 플립칩(flipchip) 구성인, 프로브 카드.
  24. 제 1 항 내지 제 23 항 중 어느 한 항에 있어서,
    적어도 하나의 다른 APIC와 통신하는 적어도 하나의 APIC를 포함하는, 프로브 카드.
  25. 제 24 항에 있어서,
    상기 적어도 하나의 APIC는 적어도 하나의 다른 APIC와 무선 통신하는, 프로브 카드.
  26. 제 1 항 내지 제 25 항 중 어느 한 항에 있어서,
    전력을 공급하는 것은 전력을 조절하는 것을 포함하는, 프로브 카드.
  27. 프로브 바디(body); 및
    상기 프로브 바디와 일체로 형성되는 집적 회로를 포함하는, 피시험 장치(DUT)를 테스트하기 위한 프로브.
  28. 제 27 항에 있어서,
    상기 집적 회로는 활성 프로브 집적 회로(APIC)이고, 상기 APIC는 원하는 신호 변환을 수행하거나, 전력을 상기 DUT에 제공하거나, 또는 원하는 신호 변환을 수행하여 전력을 상기 DUT로 제공하도록 구성된, DUT를 테스트하기 위한 프로브.
  29. 제 28 항에 있어서,
    상기 프로브는 들보 프로브, 수직 프로브, 코브라 프로브, 솔더 볼, 마이크로스프링, 및 탄성 접촉체 중 하나인, DUT를 테스트하기 위한 프로브.
  30. 제 28 항 또는 제 29 항에 있어서,
    상기 프로브 바디는 상기 프로브 바디에 결합된 하나 이상의 APIC를 구비하여, 동작시, 상기 프로브가 복수 기능 처리 능력을 제공하도록 하는, DUT를 테스트하기 위한 프로브.
  31. 제 28 항 내지 제 30 항 중 어느 한 항의 적어도 하나의 프로브; 및
    테스트 제어기로부터 상기 APIC로 제어 신호를 송신하기 위한 적어도 하나의 제어 신호 채널을 포함하고,
    상기 프로브는 상기 APIC로부터 상기 DUT로 테스트 신호를 송신하고 상기 DUT로부터 상기 APIC로 테스트 응답 신호를 송신하며,
    상기 제어 신호 채널은 테스트 제어기로부터 상기 APIC로 제어 신호를 송신하고 상기 APIC로부터 상기 테스트 제어기로 제어 응답 신호를 송신하는, 프로브 카드.
  32. 제 31 항에 있어서,
    상기 APIC는 상기 테스트 제어기로부터의 상기 제어 신호를 고주파 테스트 신호로 변환하도록 구성되는, 프로브 카드.
  33. 제 31 항 또는 제 32 항에 있어서,
    상기 테스트 신호 및 상기 테스트 응답 신호는, RF 신호, 아날로그 신호, 및 디지털 신호로 이루어진 그룹으로부터 선택되고, 상기 제어 신호 및 상기 제어 응답 신호는 RF 신호보다 낮은 주파수의 신호들인, 프로브 카드.
  34. 제 30 항 내지 제 32 항 중 어느 한 항에 있어서,
    재구성가능한 프로브들의 배열을 포함하는, 프로브 카드.
  35. 제 34 항에 있어서,
    상기 프로브 배열은 하나 이상의 프로브를 굽히거나, 하나 이상의 프로브를 작동시키거나, 또는 하나 이상의 프로브를 제거 및 재위치시킴으로써 재구성이 가능한, 프로브 카드.
  36. 제 31 항 내지 제 35 항 중 어느 한 항에 있어서,
    적어도 하나의 APIC 및 적어도 하나의 제어 신호 채널과 연관된 적어도 하나의 테스터 인터페이스; 및
    상기 DUT 및 상기 적어도 하나의 APIC와 연관된 적어도 하나의 DUT 인터페이스로서, 상기 DUT 인터페이스는 신호 테스트 처리기를, 상기 신호 테스트 처리기 APIC 와 상기 DUT 사이의 고주파 신호들의 통신을 위한 적어도 하나의 프로브에 전기적으로 연결시키는, 상기 적어도 하나의 DUT 인터페이스를 추가로 포함하고,
    상기 테스터 인터페이스는 상기 제어 신호 채널을 통해 저주파수, 고주파수, 라디오 주파수, 저정밀도, 고정밀도, DC, 디지털 및 디지털과 아날로그 신호들의 조합 중 하나를 송신하도록 구성되는, 프로브 카드.
  37. 제 31 항 내지 제 36 항 중 어느 한 항에 있어서,
    상기 제어 신호 채널은 전기 채널, RF 채널, 및 광 채널 중 하나인, 프로브 카드.
  38. 제 31 항 내지 제 37 항 중 어느 한 항에 있어서,
    상기 제어 신호 채널은 유선, 안테나, 전기 통신을 위해 배선된 MEMS 프로브, 및 이들의 조합들을 포함하는, 프로브 카드.
  39. 제 31 항 내지 제 38 항 중 어느 한 항에 있어서,
    상기 프로브 카드는 플립칩 구성인, 프로브 카드.
  40. 프로브 카드 제조 방법에 있어서,
    프로그램가능한 활성 프로브 집적 회로(APIC)를 제공하는 단계;
    적어도 하나의 상기 APIC와 통신하여 구성가능한 프로브 배열을 제공하는 단계;
    피시험 장치(DUT)를 특성화하는 단계;
    원하는 신호 변환을 수행하거나, 전력을 상기 DUT에 제공하거나, 또는 원하는 신호 변환을 수행하여 상기 DUT의 특성에 기초하여 상기 DUT에 전력을 제공하기 위해 상기 적어도 하나의 APIC를 재프로그래밍하는 단계; 및
    상기 DUT의 특성에 기초하여 상기 프로브 배열을 물리적으로 재구성하는 단계를 포함하는, 프로브 카드 제조 방법.
  41. 제 40 항에 있어서,
    적어도 하나의 APIC는 상기 프로브 배열 내의 프로브와 일체로 형성되는, 프로브 카드 제조 방법.
  42. 제 40 항에 있어서,
    하나 이상의 APIC가 상기 프로브 배열 내의 프로브와 일체로 형성되어, 동작시, 상기 프로브가 복수 기능 처리 능력을 제공하도록 하는, 프로브 카드 제조 방법.
  43. 제 40 항에 있어서,
    상기 프로브 배열 내의 상기 적어도 하나의 프로브는 상기 APIC에 바로 인접하게 제공되는, 프로브 카드 제조 방법.
  44. 제 40 항 내지 제 43 항 중 어느 한 항에 있어서,
    적어도 하나의 제어 신호 채널을 제공하는 단계;
    상기 제어 신호 채널을 통해 테스트 제어기로부터 상기 APIC로 제어 신호를 송신하는 단계;
    상기 제어 신호에 응답하여 상기 프로브 배열 내의 적어도 하나의 프로브를 통해 상기 APIC로부터 상기 DUT로 테스트 신호를 송신하는 단계;
    상기 테스트 신호에 응답하여 상기 프로브 배열 내의 적어도 하나의 프로브를 통해 상기 DUT로부터 상기 APIC로 테스트 응답 신호를 송신하는 단계; 및
    상기 제어 신호 채널을 통해 상기 APIC로부터 상기 테스트 제어기로 제어 응답 신호를 송신하는 단계를 추가로 포함하는, 프로브 카드 제조 방법.
  45. 제 44 항에 있어서,
    상기 테스트 신호의 송신 단계는 상기 테스트 제어기로부터의 상기 제어 신호를 고주파 테스트 신호로 변환하는 단계를 포함하는, 프로브 카드 제조 방법.
  46. 제 44 항 또는 제 45 항에 있어서,
    상기 테스트 신호 및 상기 테스트 응답 신호 중 적어도 하나를 송신하는 단계는 RF 신호, 아날로그 신호, 디지털 신호로 이루어진 그룹으로부터 선택된 신호를 송신하는 단계를 포함하고, 상기 제어 신호 및 상기 제어 응답 신호는 RF 신호보다 낮은 주파수를 갖는 신호들인, 프로브 카드 제조 방법.
  47. 제 40 항 내지 제 46 항 중 어느 한 항에 있어서,
    상기 프로브 배열을 재구성하는 단계는 하나 이상의 프로브를 굽히거나, 또는 하나 이상의 프로브를 제거 및 재위치시키는 단계를 포함하는, 프로브 카드 제조 방법.
  48. 제 40 항 내지 제 47 항 중 어느 한 항에 있어서,
    상기 프로브 배열은 하나 이상의 프로브를 포함하는, 프로브 카드 제조 방법.
  49. 제 48 항에 있어서,
    프로브들 중 적어도 하나의 프로브는 하나 이상의 APIC와 연관되는, 프로브 카드 제조 방법.
  50. 제 40 내지 제 49 항 중 어느 한 항에 있어서,
    하나 이상의 APIC가 제공되고, 각각의 APIC는 적어도 하나의 특정 테스트를 상기 DUT에 실행하도록 프로그램된, 프로브 카드 제조 방법.
  51. 제 49 항 또는 제 50 항에 있어서,
    각각의 프로브는 들보 프로브, 수직 프로브, 코브라 프로브, 솔더 볼, 마이크로스프링, 및 탄성 접촉체 중 하나인, 프로브 카드 제조 방법.
  52. 제 40 항 내지 제 51 항 중 어느 한 항에 있어서,
    적어도 하나의 프로브는 비접촉 프로브인, 프로브 카드 제조 방법.
  53. 제 52 항에 있어서,
    상기 비접촉 프로브는 연관 APIC 상의 안테나를 포함하고, 상기 안테나는 상기 DUT의 접촉점과 통신하도록 구성되는, 프로브 카드 제조 방법.
  54. 제 40 항 내지 제 53 항 중 어느 한 항에 있어서,
    상기 APIC는 상기 연관 프로브의 근접 단부, 상기 연관 프로브의 먼 단부, 또는 상기 연관 프로브의 상기 근접 단부와 상기 먼 단부 사이에 위치되는, 프로브 카드 제조 방법.
  55. 제 40 항 내지 제 54 항 중 어느 한 항에 있어서,
    상기 제어 신호 채널은 전기 채널, RF 채널, 및 광 채널 중 하나인, 프로브 카드 제조 방법.
  56. 제 40 항 내지 제 55 항 중 어느 한 항에 있어서,
    상기 제어 신호 채널은 유선, 안테나, 전기 통신을 위해 배선된 MEMS 프로브, 및 이들의 조합을 포함하는, 프로브 카드 제조 방법.
  57. 제 40 항 내지 제 56 항 중 어느 한 항에 있어서,
    상기 APIC는 플립칩 구성인, 프로브 카드 제조 방법.
KR1020097022897A 2007-04-03 2008-04-03 활성 프로브 집적 회로를 이용한 전자 회로 테스팅 KR101499047B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US92168107P 2007-04-03 2007-04-03
US60/921,681 2007-04-03
US94138407P 2007-06-01 2007-06-01
US60/941,384 2007-06-01
PCT/CA2008/000609 WO2008119179A1 (en) 2007-04-03 2008-04-03 Testing of electronic circuits using an active probe integrated circuit

Publications (2)

Publication Number Publication Date
KR20100016139A true KR20100016139A (ko) 2010-02-12
KR101499047B1 KR101499047B1 (ko) 2015-03-05

Family

ID=39807762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097022897A KR101499047B1 (ko) 2007-04-03 2008-04-03 활성 프로브 집적 회로를 이용한 전자 회로 테스팅

Country Status (6)

Country Link
US (2) US8928343B2 (ko)
EP (1) EP2135096B1 (ko)
JP (2) JP5572084B2 (ko)
KR (1) KR101499047B1 (ko)
CN (1) CN101680914A (ko)
WO (1) WO2008119179A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150088706A (ko) * 2014-01-24 2015-08-03 시트로닉스 테크놀로지 코퍼레이션 자동 테스트 장비에 대한 집적 회로 테스트 인터페이스

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101647302B1 (ko) * 2009-11-26 2016-08-10 삼성전자주식회사 프로브 카드 및 이를 포함하는 테스트 장치
US9658252B2 (en) * 2011-02-21 2017-05-23 United Microelectronics Corp. Probe insertion auxiliary and method of probe insertion
WO2012125606A2 (en) * 2011-03-16 2012-09-20 Formfactor, Inc. Wireless probe card verification system and method
CN102571225B (zh) * 2011-06-30 2014-04-30 上海雷迪埃电子有限公司 射频功率自检测试装置及测试方法
ITMI20111415A1 (it) * 2011-07-28 2013-01-29 St Microelectronics Srl Sistema di scheda di misura (probe card) per il testing senza fili (wireless) di dispositivi integrati
JP5509190B2 (ja) * 2011-12-26 2014-06-04 シャープ株式会社 光学試験装置およびプローブカード
US8937794B2 (en) * 2012-09-28 2015-01-20 Intel Corporation Sort probe over current protection mechanism
US9952279B2 (en) * 2012-12-21 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for three dimensional integrated circuit testing
TWI471570B (zh) * 2012-12-26 2015-02-01 Mpi Corp High frequency probe card
US9230682B2 (en) * 2012-12-26 2016-01-05 Broadcom Corporation Method and system for automated device testing
US9599657B2 (en) 2013-01-03 2017-03-21 Globalfoundries Inc. High power radio frequency (RF) in-line wafer testing
CN103267940B (zh) * 2013-05-06 2016-08-10 上海华岭集成电路技术股份有限公司 多模块平行测试系统
US10114040B1 (en) 2013-12-20 2018-10-30 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration High/low temperature contactless radio frequency probes
US9606178B2 (en) * 2014-03-06 2017-03-28 Texas Instruments Incorporated Parametric test program generator
US11041900B2 (en) * 2014-03-26 2021-06-22 Teradyne, Inc. Equi-resistant probe distribution for high-accuracy voltage measurements at the wafer level
US10698020B2 (en) * 2014-03-26 2020-06-30 Teradyne, Inc. Current regulation for accurate and low-cost voltage measurements at the wafer level
KR20150142142A (ko) * 2014-06-10 2015-12-22 솔브레인이엔지 주식회사 Display 장비 검사 Noise 제거방안
CN104297713B (zh) * 2014-10-09 2017-07-11 中国船舶重工集团公司第七0九研究所 集成电路测试系统加载板校准系统
US9641217B2 (en) * 2014-11-14 2017-05-02 International Business Machines Corporation Tracking asset computing devices
JP6416600B2 (ja) 2014-11-28 2018-10-31 株式会社アドバンテスト 測定装置
JP6416601B2 (ja) 2014-11-28 2018-10-31 株式会社アドバンテスト 測定装置
US20160209237A1 (en) * 2015-01-19 2016-07-21 General Electric Company Sensor simulator and system for testing rotatable sensor signal transmitters
CN106409707B (zh) * 2015-07-28 2020-11-27 中芯国际集成电路制造(上海)有限公司 非接触式射频芯片晶元测试方法及装置
US10048348B2 (en) * 2015-08-05 2018-08-14 Teradyne, Inc. MEM relay assembly for calibrating automated test equipment
US9952255B2 (en) 2015-10-30 2018-04-24 Texas Instruments Incorporated Magnetically shielded probe card
TWI617811B (zh) * 2016-04-22 2018-03-11 新特系統股份有限公司 探針卡
US10598697B2 (en) 2017-01-12 2020-03-24 Formfactor, Inc. Shielding for vertical probe heads
BR112019014658A2 (pt) 2017-01-17 2020-05-26 Tutela Tech Ltd sistema e método para avaliar desempenho de dispositivo sem fio e/ou rede sem fio
US11069952B2 (en) * 2017-04-26 2021-07-20 Nokomis, Inc. Electronics card insitu testing apparatus and method utilizing unintended RF emission features
US10241146B2 (en) * 2017-05-01 2019-03-26 Advantest Corporation Test system and method
DE102017209443A1 (de) * 2017-06-02 2018-12-06 Feinmetall Gmbh Kontaktmodul zur elektrischen Berührungskontaktierung eines Bauteils und Kontaktsystem
US11041880B2 (en) * 2017-12-01 2021-06-22 Tektronix, Inc. Contactless coupling between test and measurement system and a device under test
US10852343B2 (en) * 2018-12-27 2020-12-01 Proplus Electronics Co., Ltd. Noise measurement system
JP7337503B2 (ja) * 2019-01-15 2023-09-04 株式会社アドバンテスト 試験装置
CN112540282A (zh) * 2019-09-20 2021-03-23 中华精测科技股份有限公司 测试装置
CN113748349A (zh) * 2020-03-26 2021-12-03 爱德万测试公司 用于测试高频部件、特别是被测硅光子装置的测试设施
CN111504766B (zh) * 2020-05-08 2020-11-03 强一半导体（苏州）有限公司 一种mems探针单转轴对称弯曲测试结构及其俯仰臂
JP2023535406A (ja) * 2020-07-20 2023-08-17 テクトロニクス・インコーポレイテッド 再構成変更可能な処理コンポーネントを有する試験測定装置アクセサリ
CN112595955A (zh) * 2020-11-26 2021-04-02 中国计量大学 一种量子芯片检测治具及检测系统
US11598803B1 (en) * 2021-06-21 2023-03-07 Litepoint Corporation System and method for compensating for power loss due to a radio frequency (RF) signal probe mismatch in conductive signal testing
CN115112929A (zh) * 2022-06-30 2022-09-27 上海泽丰半导体科技有限公司 混合型探针卡的制作方法及探针卡
CN115201529A (zh) * 2022-07-29 2022-10-18 海宁理万集成电路有限公司 一种新的并行半导体参数测试系统

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6181645A (ja) * 1984-09-28 1986-04-25 Nec Corp 自動探針装置
JPH077791B2 (ja) * 1986-10-29 1995-01-30 東京エレクトロン株式会社 プロ−ブ装置
JPS63151041A (ja) * 1986-12-16 1988-06-23 Mitsubishi Electric Corp プロ−ブカ−ド
JP2547406B2 (ja) * 1987-01-21 1996-10-23 東京エレクトロン株式会社 多品種測定装置
US5323107A (en) * 1991-04-15 1994-06-21 Hitachi America, Ltd. Active probe card
US6058497A (en) 1992-11-20 2000-05-02 Micron Technology, Inc. Testing and burn-in of IC chips using radio frequency transmission
US6525555B1 (en) 1993-11-16 2003-02-25 Formfactor, Inc. Wafer-level burn-in and test
US5642054A (en) 1995-08-08 1997-06-24 Hughes Aircraft Company Active circuit multi-port membrane probe for full wafer testing
US6551844B1 (en) 1997-01-15 2003-04-22 Formfactor, Inc. Test assembly including a test die for testing a semiconductor product die
US5764655A (en) 1997-07-02 1998-06-09 International Business Machines Corporation Built in self test with memory
US6331782B1 (en) 1998-03-23 2001-12-18 Conexant Systems, Inc. Method and apparatus for wireless testing of integrated circuits
US6412086B1 (en) 1998-06-01 2002-06-25 Intermec Ip Corp. Radio frequency identification transponder integrated circuit having a serially loaded test mode register
KR100548103B1 (ko) * 1998-12-31 2006-02-02 폼팩터, 인크. 반도체 제품 다이 테스트용 테스트 다이를 포함하는테스트 장치 및 반도체 제품 다이 테스트 방법
US6625682B1 (en) 1999-05-25 2003-09-23 Intel Corporation Electromagnetically-coupled bus system
US6449308B1 (en) 1999-05-25 2002-09-10 Intel Corporation High-speed digital distribution system
US6400173B1 (en) * 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device
US6262600B1 (en) 2000-02-14 2001-07-17 Analog Devices, Inc. Isolator for transmitting logic signals across an isolation barrier
CA2308820A1 (en) 2000-05-15 2001-11-15 The Governors Of The University Of Alberta Wireless radio frequency technique design and method for testing of integrated circuits and wafers
US6573801B1 (en) 2000-11-15 2003-06-03 Intel Corporation Electromagnetic coupler
DE10060438B4 (de) * 2000-12-05 2004-09-09 Infineon Technologies Ag Testanordnung zum parallelen Test einer Mehrzahl von integrierten Schaltkreisen und Testverfahren
US6882239B2 (en) 2001-05-08 2005-04-19 Formfactor, Inc. Electromagnetically coupled interconnect system
US7057518B2 (en) 2001-06-22 2006-06-06 Schmidt Dominik J Systems and methods for testing wireless devices
TW546858B (en) 2001-07-11 2003-08-11 Formfactor Inc Method of manufacturing a probe card
US6495396B1 (en) 2001-08-29 2002-12-17 Sun Microsystems, Inc. Method of coupling and aligning semiconductor devices including multi-chip semiconductor devices
US6747469B2 (en) * 2001-11-08 2004-06-08 Koninklijke Philips Electronics N.V. Preconditioning integrated circuit for integrated circuit testing
US20030115517A1 (en) * 2001-12-18 2003-06-19 Rutten Ivo Wilhelmus Johaooes Marie Microprocessor-based probe for integrated circuit testing
CA2404183C (en) 2002-09-19 2008-09-02 Scanimetrics Inc. Non-contact tester for integrated circuits
US6747473B2 (en) * 2002-09-23 2004-06-08 Lsi Logic Corporation Device under interface card with on-board testing
TWI255520B (en) * 2003-05-01 2006-05-21 Celerity Res Inc Device probing using a matching device
TWI222993B (en) 2003-08-01 2004-11-01 Ind Tech Res Inst Organometallic polymeric photonic bandgap materials
JP2005069712A (ja) * 2003-08-27 2005-03-17 Japan Electronic Materials Corp プローブカード及びそれに使用する接触子
US8581610B2 (en) 2004-04-21 2013-11-12 Charles A Miller Method of designing an application specific probe card test system
JP2006138705A (ja) * 2004-11-11 2006-06-01 Yamaha Corp プローブカード及びそれを用いた検査方法
JP2006138787A (ja) * 2004-11-15 2006-06-01 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路装置テストシステムおよびプローブカード
US7245134B2 (en) * 2005-01-31 2007-07-17 Formfactor, Inc. Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes
JP2006319125A (ja) * 2005-05-12 2006-11-24 Fuji Photo Film Co Ltd ウェハ検査方法及びその装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150088706A (ko) * 2014-01-24 2015-08-03 시트로닉스 테크놀로지 코퍼레이션 자동 테스트 장비에 대한 집적 회로 테스트 인터페이스
US9435863B2 (en) 2014-01-24 2016-09-06 Sitronix Technology Corp. Integrated circuit testing interface on automatic test equipment

Also Published As

Publication number Publication date
KR101499047B1 (ko) 2015-03-05
JP2013257334A (ja) 2013-12-26
EP2135096A4 (en) 2012-05-02
JP5572084B2 (ja) 2014-08-13
EP2135096B1 (en) 2014-09-10
JP2010523945A (ja) 2010-07-15
EP2135096A1 (en) 2009-12-23
US20150276805A1 (en) 2015-10-01
WO2008119179A1 (en) 2008-10-09
WO2008119179B1 (en) 2008-12-04
CN101680914A (zh) 2010-03-24
US8928343B2 (en) 2015-01-06
US20100164519A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
KR101499047B1 (ko) 활성 프로브 집적 회로를 이용한 전자 회로 테스팅
US8373429B2 (en) Method and apparatus for interrogating an electronic component
US8390307B2 (en) Method and apparatus for interrogating an electronic component
US6911835B2 (en) High performance probe system
US7046027B2 (en) Interface apparatus for semiconductor device tester
US8149901B2 (en) Channel switching circuit
KR101177133B1 (ko) 모의 웨이퍼, 시스템 및 자동 테스트 장비를 조정하는 방법
SG190582A1 (en) Probe card
CN101315411A (zh) 用于测试电路组合的系统、方法和装置
TW202001270A (zh) 具有分布資源的測試系統
US20050289415A1 (en) Intelligent probe chips/heads
US7372287B2 (en) Semiconductor device testing apparatus and device interface board
US6433628B1 (en) Wafer testable integrated circuit
Barber et al. A bare-chip probe for high I/O, high speed testing
JP2003050262A (ja) 高周波ｉｃソケット、半導体試験装置および半導体試験方法ならびに半導体装置の製造方法
WO2023221265A1 (zh) 相控阵芯片测试系统架构
JP2001291749A (ja) プローブカード及びそれを用いたチップ領域ソート方法
JPH0754817B2 (ja) 半導体検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee