KR20100014849A - 실리콘막용 ｃｍｐ 슬러리 - Google Patents

실리콘막용 ｃｍｐ 슬러리 Download PDF

Info

Publication number
KR20100014849A
KR20100014849A KR1020097017743A KR20097017743A KR20100014849A KR 20100014849 A KR20100014849 A KR 20100014849A KR 1020097017743 A KR1020097017743 A KR 1020097017743A KR 20097017743 A KR20097017743 A KR 20097017743A KR 20100014849 A KR20100014849 A KR 20100014849A
Authority
KR
South Korea
Prior art keywords
film
polishing rate
silicon
cmp slurry
polishing
Prior art date
Application number
KR1020097017743A
Other languages
English (en)
Inventor
타케노리 나리타
마사야 니시야마
토라노스케 아시자와
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20100014849A publication Critical patent/KR20100014849A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

반도체소자의 제조비용 저감, 수율 향상이 가능한, 셀프얼라인먼트 방식에 의한 콘택트 플러그 형성을 위한 CMP를, 1종류의 슬러리로 실시하기 위해서 필요한, 실리콘막, 실리콘 질화막, 실리콘 산화막의 연마 속도와 연마 속도비가 얻어지는 실리콘막용 CMP 슬러리이며, 연마 입자, 양이온성 계면활성제 및 물을 함유하여 이루어지는 pH6.0~8.0의 실리콘막용 CMP 슬러리이다.
반도체소자, 셀프얼라인먼트 방식, 콘택트 플러그 형성, 양이온성 계면활성제

Description

실리콘막용 ＣＭＰ 슬러리{CMP SLURRY FOR SILICON FILM}
본 발명은, 콘택트 플러그 형성에 사용되는 실리콘막의 CMP(Chemical Mechanical Polishing)에 있어서, 적은 공정수로, 우수한 평탄성과 웨이퍼면내 균일성을 얻을 수 있는 실리콘막용 CMP 슬러리에 관한 것이다.
반도체소자의 고집적화 때문에, 특히 DRAM, SRAM과 같은 메모리 소자에서는, MOS 트랜지스터의 소스 및 드레인과 상층 배선의 접속 때문에, 셀프얼라인먼트(self-alignment) 방식에 의한 콘택트 플러그의 형성이 필수로 되고 있다. 도 1에, 셀프얼라인먼트 방식으로 콘택트홀을 형성한 후, 도전재가 되는 폴리실리콘막을 웨이퍼 전면에 형성했을 때의 반도체소자의 단면의 모식도를 나타낸다. 도 1에 있어서, 1은 실리콘 기판, 2는 게이트 절연막, 3은 게이트 구조를 나타낸다. 게이트 구조(3)는, 도전층 위에 절연막의 게이트 캡층(4)을 가진 구조로 되어 있다. 게이트의 도전층에는, 금속 실리사이드(9)와 폴리실리콘(10)으로 이루어지는 2층 구조가 사용되고, 게이트 캡층(4)에는 실리콘 질화막이 사용된다. 5는 게이트 스페이서, 6은 에치 스토퍼(etch stopper)를 나타내고, 게이트 스페이서(5) 및 에치 스토퍼(6)에는 실리콘 질화막이 사용된다. 7은 절연막을 나타내고, 절연막(7)에는 실리콘 산화막 또는 BPSG막 등이 사용된다.
콘택트홀은, 포토레지스트(photoresist)를 사용한 드라이 에칭에 의해, 절연막(7)을 제거하는 것으로 형성된다. 8은 콘택트 플러그의 도전재가 되는 폴리실리콘막을 나타낸다.
콘택트 플러그를 형성하기 위해서는, 폴리실리콘막(8)의 불필요한 부분을 CMP에 의해서 제거하고, 또한 콘택트홀간의 단락(短絡)을 방지하기 위해, 게이트 캡층(4)도 일부 제거할 필요가 있다. 단, 게이트 캡층(4)은 CMP 후에도 남길 필요가 있기 때문에, 게이트 캡층(4)을 구성하는 실리콘 질화막의 연마 속도는 너무 빨라선 안 된다. 따라서, 폴리실리콘막과 실리콘 질화막의 연마 속도비, 즉, 폴리실리콘막의 연마 속도: 실리콘 질화막의 연마 속도는 5~50:1이 적절하다.
게이트 캡층(4)의 일부를 제거하고, 폴리실리콘막(8)의 불필요한 부분을 완전하게 제거하기 위한 오버 연마는, 절연막(7)이 노출한 상태로 행해진다. 이 때, 절연막(7)의 연마 속도가 크면, 게이트 캡층(4)이 소실하고, 게이트의 도전층까지 연마가 진행하여, 디바이스의 수율이나 신뢰성의 저하를 초래한다. 그 때문에, 절연막(7)을 구성하는 실리콘 산화막의 연마 속도가, 게이트 캡층(4)을 구성하는 실리콘 질화막에 대해서 충분히 작고, CMP가 거의 정지하는 것이 필요하다. 단, 실리콘 산화막이 전혀 연마되지 않으면, 반대로 평탄성을 해친다. 그 때문에, 실리콘 산화막의 연마 속도는, 실리콘 질화막의 1/3~1/20이 적절하다. CMP 후의 반도체소자의 단면도를 도 2에 나타낸다.
도 1에 나타내는 것과 같은 반도체소자에 있어서, 폴리실리콘막(8)의 막두께는 100~400nm, 게이트 캡층(4)의 막두께는 10~100nm정도이다. 이러한 경우에, CMP 를 1종류의 슬러리로 실시하기 위해서는, 폴리실리콘막의 연마 속도는 100~300nm/분, 실리콘 질화막의 연마 속도는 5.0~30nm/분, 실리콘 산화막의 연마 속도는 0.3~3nm/분이 적절하고, 폴리실리콘막과 실리콘 질화막의 연마 속도비, 즉, 폴리실리콘막의 연마 속도: 실리콘 질화막의 연마 속도는 5~50:1, 실리콘 질화막과 실리콘 산화막의 연마 속도비, 즉, 실리콘 질화막의 연마 속도: 실리콘 산화막의 연마 속도는 3~20:1이 적절하다.
그러나, 종래의 기술에서는, 폴리실리콘막, 실리콘 질화막, 실리콘 산화막에 대하여, 1종류의 슬러리로 상기의 연마 속도와 연마 속도비를 얻을 수 있는 슬러리는 없었다. 그 때문에, 2종류의 슬러리를 사용하여 2단계의 CMP를 실시하는 등의 방법이 필요하게 되어, 프로세스 비용의 증대가 커지는 문제로 되고 있었다.
미국특허출원공개 제2006/0105569호 명세서에는, 폴리실리콘막의 연마 속도:실리콘 질화막의 연마 속도:실리콘 산화막의 연마 속도가, 1:1:1~4:1:1이 되는 CMP 조건에서 1종류의 슬러리로 CMP를 실시하는 방법이 나타내져 있다. 그러나, 이 방법에서는, 실리콘 질화막과 실리콘 산화막의 연마 속도비, 즉, 실리콘 질화막의 연마 속도:실리콘 산화막의 연마 속도가 1:1로 작기 때문에, 실리콘 산화막이 CMP의 정지층이 되지 않고, 연마량의 제어가 어렵다고 생각된다.
일본특허공개공보 제2002-305167호에는, 폴리에틸렌이민과 콜린 유도체를 포함하는 연마액을 사용하는 방법이 제안되어 있다. 이 연마액에서는, 폴리실리콘막의 연마 속도 600nm/분, 실리콘 산화막의 연마 속도 15.2nm/분, 실리콘 질화막의 연마 속도 33.4nm/분이 얻어지는 것으로 되어 있다. 그러나, 이 방법에서도, 실리 콘 질화막과 실리콘 산화막의 연마 속도비, 즉, 실리콘 질화막의 연마 속도:실리콘 산화막의 연마 속도가 2.2:1로 작기 때문에, 실리콘 산화막이 CMP의 정지층이 되지 않고, 연마량의 제어가 어렵다고 생각된다.
일본특허공보 제3457144호에는, 염기성 유기 화합물을 포함하는 폴리실리콘 연마용 조성물을 사용하는 방법이 나타내져 있다. 이 방법에서는, 폴리실리콘막과 실리콘 산화막의 연마 속도비가 크지만, 실리콘 질화막의 연마 속도가 늦기 때문에, 콘택트 플러그 형성의 CMP를 1종류의 슬러리로 실시하는 것은 불가능하다.
일본특허공보 제3190742호에는, 인산을 포함하는 연마제를 사용하여 실리콘 질화막을 연마하는 방법이 나타내져 있다. 이 방법에서는, 실리콘 질화막의 연마 속도는 120nm/분, 실리콘 산화막의 연마 속도는 15nm/분이며, 실리콘 질화막에 대한 실리콘 산화막의 연마 속도비는 충분히 작지만, 폴리실리콘막의 연마 속도가 70nm/분으로 늦다. 그 때문에, 이 경우도, 콘택트 플러그 형성의 CMP를 1종류의 슬러리로 실시하는 것은 불가능하다.
이와 같이, 콘택트 플러그 형성의 CMP를 1종류의 슬러리로 실시가능한 CMP 슬러리는 종래 기술에서는 얻어지고 있지 않다.
본 발명의 과제는, 셀프얼라인먼트 방식에 의한 콘택트 플러그 형성을 위한 CMP를 1종류의 슬러리로 실시할 수 있는 실리콘막용 CMP 슬러리를 제공하는 것이고, 또한, 반도체소자의 제조비용 저감이 가능한 실리콘막용 CMP 슬러리를 제공하는 것이다.
발명의 개시
본 발명은, 양이온성 계면활성제를 사용하는 것으로 상기 과제를 해결하는 실리콘막용 CMP 슬러리에 관한 것이다. 또한, 본 발명의 다른 측면으로는, 연마 입자(砥粒), 양이온성 계면활성제 및 물을 함유하고, pH를 최적 범위로 조정하여 이루어지는 실리콘막용 CMP 슬러리에 관한 것이다.
본 발명의 실리콘막용 CMP 슬러리에 의하면, 실리콘막, 실리콘 질화막, 실리콘 산화막의 각 막을 적절한 연마 속도와 연마 속도비로 CMP할 수 있기 때문에, 반도체소자의 셀프얼라인먼트 콘택트 플러그 형성을 위한 CMP를 1종류의 슬러리로 실시할 수 있다. 그에 따라, 반도체소자의 제조비용 저감이 가능하다.
발명을 실시하기 위한 최선의 형태
이하에 발명을 실시하기 위한 최선의 형태에 관하여 상술한다.
본 발명의 실리콘막용 CMP 슬러리는, 그 실시형태의 하나로서, 연마 입자, 양이온성 계면활성제 및 물을 함유하는 것이고, 폴리실리콘막 또는 비정질(amorphous) 실리콘막 등의 실리콘막의 CMP에 유용하다.
본 발명에서 사용되는 연마 입자는, 실리카, 알루미나, 세리아, 지르코니아, 티타니아, 게르마니아 등이 예시된다. 이들 연마 입자 중에는 실리카가 바람직하고, 특히 콜로이달 실리카는 입경이 작은 연마 입자를 저비용으로 얻을 수 있고, 연마손상을 저감할 수 있는 점에서 바람직하다.
연마손상의 발생은 LSI의 수율을 저하시키기 때문에, 미세화한 LSI일수록 연마손상의 저감의 요구가 심해지고 있다. 따라서, 연마 입자의 평균 입경으로서, CMP 슬러리 제작 전의 연마 입자의 2차 입자의 평균 입경은, 바람직하게는 5~150nm, 보다 바람직하게는 10~100nm이다. 또한, CMP 슬러리 제작 후의 연마 입자의 2차 입자의 평균 입경은, 바람직하게는 5~200nm, 보다 바람직하게는 10~150nm이다. CMP 슬러리 제작 전후에 있어서의 연마 입자의 2차 입자의 평균 입경이 상기 범위를 벗어나는 경우는, 연마손상이 발생하기 쉬워질 가능성이 있다. 그래서, CMP 슬러리 제작 후란, CMP 슬러리 제작으로부터 약 24시간 경과 후를 가리킨다. 또한, 연마 입자의 2차 입자의 평균 입경은, 동적(動的) 광산란법에 의해 측정할 수 있다. 구체적으로는, 벡크만-쿨터(Beckman Coulter) 제의 서브 미크론 입자 애널라이저 N5 등에 의해 측정할 수 있다.
실리콘막용 CMP 슬러리 중의 연마 입자의 농도는, 바람직하게는 0.1~10중량%, 보다 바람직하게는 0.5~5중량%이다. 상기 연마 입자의 농도가 0.1중량% 미만인 경우는 실리콘막의 연마 속도가 늦어지는 경향이 있고, 10중량%를 초과하는 경우는 연마손상이 발생하기 쉬워지는 경향이 있다.
본 발명에서는, 양이온성 계면활성제를 사용하는 것에 의해, 실리콘막의 높은 연마 속도, 실리콘 산화막에 대한 실리콘 질화막의 충분한 연마 속도비, 실리콘 질화막에 대한 실리콘막의 충분한 연마 속도비를 얻을 수 있다. 또한, 이러한 효과를 얻기 위해서 최적인 pH는 6.0~8.0의 중성 영역이며, pH가 상기 범위에 있는 것에 의해, 실리콘 질화막의 연마 속도가 실리콘 산화막의 연마 속도보다 빨라지고, 실리콘 산화막의 연마 속도에 대한 실리콘 질화막의 연마 속도비가 커져, 실리콘 질화막의 연마 선택성을 높이는 것이 용이해진다. pH가 8.0보다 크면, 실리콘막의 연마 속도는 빨라지지만, 실리콘 질화막의 연마 속도가 실리콘 산화막의 연마 속도도 보다 늦어지기 때문에, 결과적으로 적절한 연마 속도비가 얻어지지 않는다. pH가 6.0 미만인 경우는, 실리콘막의 연마 속도가 늦어지고, 실리콘 질화막의 연마 속도에 대한 실리콘막의 연마 속도비가 작아진다. 또한, 각각의 막의 바람직한 연마 속도 및 바람직한 연마 속도비에 관해서는 후술한다.
본 발명에서 사용되는 양이온성 계면활성제로서는, 분자내에 친수 부분과 소수 부분을 가지는 화학적 구조를 가지고, 친수 부분이 CMP 슬러리 중에서 양이온으로 되는 것이면 특별히 제한은 없지만, 예를 들면, 지방족아민 또는 그 염, 지방족 암모늄염 등을 들 수 있다.
상기 지방족 암모늄염으로서는, 하기 일반식(1)로 표시되는 화합물을 사용하는 것이 바람직하다.
[R1N(R2)3]+X- …(1)
(식 중, R1은 주쇄(主鎖)의 탄소수가 8~18인 1가의 알킬기, R2는 각각 독립적으로 1가의 치환기를 나타낸다.)
상기 일반식(1)로 표시되는 지방족 암모늄염은, R1으로서 장쇄의 1가의 알킬기를 가지고, 실리콘막의 연마 속도와 슬러리의 보존 안정성의 점에서, R1은 주쇄의 탄소수가 8~18인 1가의 알킬기가 바람직하고, 10~16인 1가의 알킬기가 보다 바람직하다. 상기 탄소수가 너무 적으면 실리콘막의 연마 속도가 늦어지는 경향이 있기 때문에, 8 이상이 바람직하고, 10 이상이 보다 바람직하다. 상기 탄소수가 너무 크면 CMP 슬러리의 안정성이 나빠지는 경향이 있기 때문에, 18 이하가 바람직하고, 16 이하가 보다 바람직하다. 상기 일반식(1)에 있어서, X는 양이온 부분에 대한 마이너스 이온으로 되는 것이면 특별히 제한은 없지만, 예를 들면, Cl, Br, NO3, CH3COO, OH 등을 들 수 있다. 또한, 상기 일반식(1)로 표시되는 지방족 암모늄염은, 최종적으로 CMP 슬러리 중에서 일반식(1)로 표시되는 화합물로 되어 있으면 좋고, CMP 슬러리 중에서 [R1N(R2)3]+로 되는 물질과 X-로 되는 물질을 수중에서 혼합하는 것으로 얻어도 좋다. 테트라에틸암모늄히드록사이드와 같은, 장쇄 알킬기를 가지지 않는 4급 암모늄염을 사용한 경우는, 특히 pH6.0~8.0의 중성 영역에 있어서, 실리콘막의 연마 속도가 늦어지고, 실리콘 산화막의 연마 속도가 빨라져 버린다.
상기 일반식(1)로 표시되는 지방족 암모늄염은, 실리콘막의 연마 속도, 실리콘 질화막에 대한 실리콘막의 연마 속도비, 실리콘 산화막에 대한 실리콘 질화막의 연마 속도비의 점에서, R2가 메틸기인 하기 일반식(2)로 표시되는 알킬트리메틸암모늄인 것이 보다 바람직하다.
[CnH2n +1N(CH3)3]+X- …(2)
(식 중, n은 8~18의 정수이다.)
또한, 상기 일반식(1)로 표시되는 지방족 암모늄염으로서, R1이 주쇄의 탄소수가 8~18인 1가의 알킬기이며, R2의 하나가 R1과 같고 그 밖은 메틸기인 디알킬디메틸암모늄, R2의 하나가 벤질기, 그 밖은 메틸기인 알킬디메틸벤질암모늄을 사용하는 것도 바람직하다.
상기 지방 아민 또는 그 염으로서는, 모노아민, 디아민 또는 그들의 염이 바람직하다. 지방족 디아민으로서는, 하기 일반식(3)으로 표시되는 화합물을 사용하는 것이 바람직하다.
H2N-R3-NH2 …(3)
(식 중, R3은 주쇄의 탄소수가 8~18인 2가의 알킬기를 나타낸다.)
또한, 지방족 암모늄의 염으로서는, 하기 일반식(4)로 표시되는 메토늄 화합물을 사용하는 것이 바람직하다.
((CH3)3N-R3-N(CH3)3)2+2X- …(4)
(식 중, R3은 주쇄의 탄소수가 8~18인 2가의 알킬기를 나타낸다.)
상기 일반식(3) 또는 (4)로 표시되는 화합물은, 일반식(1)로 표시되는 화합물과 동등한 특성이 얻어지지만, CMP 슬러리의 거품이 이는 것(泡立)을 저감 할 수 있는 점에서 우수하다. 상기 일반식(3) 또는 (4)에 있어서, R3은 주쇄의 탄소수가 너무 적으면 실리콘막의 연마 속도가 늦어지는 경향이 있기 때문에, 8 이상이 바람직하고, 10 이상이 보다 바람직하다. 상기 탄소수가 너무 크면 CMP 슬러리의 안정성이 나빠지는 경향이 있기 때문에, 18 이하가 바람직하고, 16 이하가 보다 바람직하다. 상기 일반식(4)에 있어서 X는, 양이온 부분에 대한 마이너스 이온이 되는 것이면 특별히 제한은 없지만, 예를 들면, Cl, Br, NO3, CH3COO, OH 등을 들 수 있다.
본 발명에서 사용되는 양이온성 계면활성제의 구체적인 예로서는, 브롬화옥틸트리메틸암모늄, 브롬화데실트리메틸암모늄, 염화라우릴트리메틸암모늄, 염화미리스틸트리메틸암모늄, 염화세틸트리메틸암모늄, 브롬화스테아릴트리메틸암모늄 등의 지방족 암모늄염; 옥틸아민, 데실아민, 도데실아민, 1,8-디아미노옥탄, 1,10-디아미노데칸, 1,12-디아미노도데칸, 1,14-디아미노테트라데칸, 1,16-디아미노헥사데칸 등의 지방족아민; 염화옥타메토늄, 브롬화데카메토늄, 브롬화도데카메토늄, 염화테트라데카메토늄, 염화헥사데카메토늄 등의 메토늄 화합물; 등을 들 수 있다.
실리콘막용 CMP 슬러리 중의 양이온성 계면활성제의 농도는, 바람직하게는 1~1000ppm, 보다 바람직하게는 5~500ppm이다(ppm은 모두 중량 환산이다). 상기 양이온성 계면활성제의 농도가 1ppm 미만인 경우는, 실리콘막의 연마 속도가 늦어져, 실리콘 질화막의 연마 속도에 대한 실리콘막의 연마 속도비가 저하하는 경향이 있고, 1000ppm를 초과하는 경우는, 연마 입자의 응집이 일어나고, CMP 슬러리의 보존 안정성이 악화되는 경향이 있다.
본 발명에 있어서는, 양이온성 계면활성제를 첨가하는 것으로, pH6.0~8.0의 중성 영역에 있어서, 실리콘막의 높은 연마 속도와, 실리콘 산화막의 낮은 연마 속도를 달성할 수 있고, 실리콘 질화막의 연마 속도에 대한 실리콘막의 연마 속도비, 및 실리콘 질화막의 연마 속도에 대한 실리콘 산화막의 연마 속도비를 적절한 것으로 할 수 있다.
본 발명의 실리콘막용 CMP 슬러리는, 연마 입자가 수중에 슬러리상으로 분산한 것이다. 물의 배합량은 상술한 각종 성분의 합계량에 대한 잔분이 된다.
실리콘막용 CMP 슬러리의 pH는 6.0~8.0이며, 바람직하게는 6.2~7.8이다. 본 발명의 실리콘막용 CMP 슬러리는, pH가 6.0~8.0의 영역에서는, pH가 낮을수록 실리콘 질화막의 연마 속도가 빨라지는데 대하여, 실리콘막의 연마 속도 및 실리콘 산화막의 연마 속도의 변화는 작다. 그 때문에, pH를 조정하는 것에 의해, 각 연마막의 연마 속도비를 용이하게 조절하는 것이 가능하다. 상기 실리콘막용 CMP 슬러리의 pH가 6.0 미만인 경우는, 실리콘막의 연마 속도가 늦어지고, 실리콘 질화막의 연마 속도가 빨라지기 때문에, 적절한 연마 속도비가 얻어지지 않는다. 상기 pH가 8.0을 초과하는 경우는, 실리콘 질화막의 연마 속도가 실리콘 산화막의 연마 속도보다도 늦어져, 적절한 연마 속도비가 얻어지지 않는다. CMP 슬러리의 pH는 pH미터를 사용하는 것에 의해 측정할 수 있다.
실리콘막용 CMP 슬러리의 pH의 조정에는, 필요에 따라 적절한 산, 알칼리를 사용할 수 있다. 산으로서는 특별히 제한은 없고, 염산, 질산, 황산 등의 무기산, 옥살산, 아세트산, 사과산 등의 유기산을 사용할 수 있다. 알칼리라 해도 특별히 제한은 없고, 암모니아, 아민, 4급 암모늄히드록사이드, 수산화칼륨 등을 사용할 수 있다. 상기 산 또는 알칼리의 배합량은 적당히 선택되지만, 통상, 실리콘막용 CMP 슬러리에 대하여 1~1000ppm이다.
상기 특허공보 제3457144호에 개시되어 있는 염기성 유기 화합물을 포함하는 슬러리에서는, 실리콘막의 높은 연마 속도와 실리콘 산화막이 낮은 연마 속도를 얻는 것이 가능하지만, pH가 6.0 미만이면 실리콘막의 연마 속도가 늦어지고, pH가 8을 초과하면 실리콘 질화막의 연마 속도가 늦어져, 적절한 연마 속도비를 얻는 것은 불가능하다.
본 발명의 실리콘막용 CMP 슬러리는, 양이온성 계면활성제 및 pH조정용으로 사용하는 산 또는 알칼리의 첨가량이 미량이기 때문에, 연마 입자의 응집이 일어나기 어렵고, 보존 안정성이 뛰어나다.
또한, 본 발명의 실리콘막용 CMP 슬러리는, CMP 슬러리의 성분을 농축해도 안정하기 때문에, 사용시에 희석하여 사용하는 방법도 가능하다. 그에 따라, CMP 슬러리의 비용을 더욱 저감하는 것이 가능하다.
셀프얼라인먼트 방식에 의한 콘택트 플러그 형성시의 실리콘막의 CMP 공정에서는, 실리콘막, 실리콘 질화막, 실리콘 산화막의 각 막의 두께에 맞추어, 각 막의 적절한 연마 속도 및 연마 속도비가 얻어지도록 연마 조건을 조절할 필요가 있다. 그러나, 각 막의 연마 속도는, 막질이나, 연마 패드의 종류, 연마 장치의 종류 등 다양한 요인에 의해 변화한다고 생각된다. 그러한 요인에 대해서, 연마 압력이나 연마 정반의 회전수 등의 연마 조건에 의해서 조절 가능한 범위는 한정되기 때문에, 연마 조건의 최적화만으로, 각 막의 적절한 연마 속도 및 연마 속도비를 얻는 것은 곤란하다. 따라서, CMP 슬러리에 의한 연마 속도 및 연마 속도비의 조절은, 필수이다.
본 발명의 실리콘막용 CMP 슬러리에서는, pH의 조정에 따라, 실리콘막의 연마 속도와 실리콘 산화막의 연마 속도를 거의 일정하게 유지하면서, 실리콘 질화막의 연마 속도만을 조절할 수 있기 때문에, 각 막의 연마 속도비의 조절이 용이해지고, 적절한 연마 속도와 연마 속도비를 용이하게 달성하는 것이 가능해진다.
다음에 본 발명의 실리콘막용 CMP 슬러리를 사용하는 경우에 있어서, 각 막의 적절한 연마 속도에 관하여 설명한다. 실리콘막의 연마 속도 R(pSi)는, 100nm/분 이상인 것이 바람직하고, 100~300nm/분인 것이 보다 바람직하고, 110~250nm/분인 것이 더욱 바람직하다. 상기 실리콘막의 연마 속도 R(pSi)가 100nm/분 미만인 경우는, 연마 시간이 길어지기 때문에, 생산성이 저하하고, 300nm/분을 초과하는 경우는, 과잉 연마에 의해 평탄성이 악화되는 경향이 있다. 실리콘 질화막의 연마 속도 R(SiN)는, 5.0~30nm/분인 것이 바람직하고, 5.0~20nm/분인 것이 보다 바람직하다. 상기 실리콘 질화막의 연마 속도 R(SiN)가 5.Onm/분 미만인 경우는, 실리콘 질화막의 연마 시간을 길게 할 필요가 있기 때문에, 생산성이 저하하는 경향이 있고, 30nm/분을 초과하는 경우는, 과잉 연마에 의해 평탄성이 악화되는 경향이 있다. 실리콘 산화막의 연마 속도 R(SiO2)는, 0.3~3nm/분인 것이 바람직하고, 0.3~2.5nm/분인 것이 보다 바람직하다. 상기 실리콘 산화막의 연마 속도 R(SiO2)가 0.3nm/분 미만인 경우는, 실리콘막 표면의 자연 산화막이 연마되기 어렵기 때문에, 실리콘막의 연마 시간이 길어져, 생산성이 저하하는 경향이 있고, 3nm/분을 초과하는 경우는, 과잉 연마에 의해 평탄성이 악화되는 경향이 있다.
또한, 본 발명의 실리콘막용 CMP 슬러리를 사용하는 경우에 있어서, 각 막의 적절한 연마 속도비는, 하기식(5) 및 (6)을 양쪽 모두 동시에 만족시키는 것이 바람직하다.
R(pSi)/R(SiN)＞5 …(5)
R(SiN)/R(SiO2)＞2 …(6)
상기 식(5)는, 실리콘 질화막의 연마 속도에 대한 실리콘막의 연마 속도비를 나타내는 것이고, R(pSi)/R(SiN)의 값은 5보다 큰 것이 바람직하고, 5보다 크고 50 이하인 것이 보다 바람직하고, 9 이상 50 이하인 것이 특히 바람직하다. 상기 R(pSi)/R(SiN)의 값이 5 이하인 경우는, 불필요한 폴리실리콘막을 제거하기 위해 오버 연마할 경우에, 실리콘 질화막이 과잉으로 연마되어, 평탄성이 저하하는 경향이 있다. 상기 식(6)은, 실리콘 산화막의 연마 속도에 대한 실리콘 질화막의 연마 속도비를 나타내는 것이고, R(SiN)/R(SiO2)의 값은 2보다 큰 것이 바람직하고, 2보다 크고 20 이하인 것이 보다 바람직하고, 2.5 이상 20 이하인 것이 특히 바람직하다. 상기 R(SiN)/R(SiO2)의 값이 2 이하인 경우는, 평탄성이 악화되는 경향이 있다
본 발명의 실리콘막용 CMP 슬러리를 사용한 CMP 연마 방법은, 상기 본 발명의 실리콘막용 CMP 슬러리를 사용하여 실리콘막, 실리콘 질화막 및 실리콘 산화막을 포함하는 피연마막이 형성된 기판을 연마한다. 연마 대상인 피연마막은 실리콘막, 실리콘 질화막 및 실리콘 산화막이며, 이들 각각의 막은 단층이어도 적층이어도 상관없다. 본 발명에 있어서 실리콘막은, 폴리실리콘막 또는 비정질 실리콘막이다.
기판으로서는, 반도체 장치의 제조에 관한 기판, 예를 들면 회로 소자와 배선 패턴이 형성된 단계의 반도체 기판, 회로 소자가 형성된 단계의 반도체 기판 등의 반도체 기판 상에, 절연층이 형성된 기판 등을 들 수 있다.
피연마막의 연마는 화학 기계 연마에 의해 행해지고, 구체적으로는, 피연마면이 형성된 기판을 연마 정반의 연마포(패드) 상에 압압한 상태에서, 본 발명의 실리콘막용 CMP 슬러리를 공급하면서 연마 정반과 기판을 상대적으로 움직임으로써 피연마면을 연마한다.
연마하는 장치로서는, 예를 들면 연마포에 의해 연마하는 경우, 연마되는 기판을 유지할 수 있는 홀더와, 회전수가 변경가능한 모터 등에 접속하고, 연마포를 붙일 수 있는 정반을 가지는 일반적인 연마 장치를 사용할 수 있다. 예를 들면, 어플라이드 머테리알즈(Applied Materials) 제의 Mirra를 사용할 수 있다.
연마포로서는, 일반적인 부직포, 발포 폴리우레탄, 다공질 불소 수지 등을 사용할 수 있고, 특별히 제한이 없다. 연마 조건에는 제한은 없지만, 정반의 회전 속도는 기판이 튀지 않도록 130rpm 이하가 바람직하다. 피연마면을 가지는 기판의 연마포에의 압부(押付) 압력(연마 압력)이 3~60kPa인 것이 바람직하고, CMP 속도의 피연마면내 균일성 및 패턴의 평탄성을 만족하기 위해서는, 6~40kPa인 것이 보다 바람직하다.
연마하고 있는 동안, 연마포에는 실리콘막용 CMP 슬러리를 펌프 등으로 연속적으로 공급한다. 실리콘막용 CMP 슬러리의 공급량에 제한은 없지만, 연마포의 표면이 항상 실리콘막용 CMP 슬러리로 덮여 있는 것이 바람직하다.
연마 종료 후의 기판은, 유수 중에서 잘 세정 후, 스핀 드라이 등을 사용하여 기판상에 부착한 물방울을 떨어뜨리고 나서 건조시키는 것이 바람직하다. 연마포의 표면 상태를 항상 동일하게 하여 CMP를 실시하기 때문에, 연마 전에 연마포의 컨디셔닝 공정을 넣는 것이 바람직하다. 예를 들면, 다이아몬드 입자가 붙은 드레서를 사용하여 적어도 물을 포함하는 액으로 연마포의 컨디셔닝을 실시한다. 계속하여 본 발명에 의한 CMP 연마 공정을 실시하고, 더욱, 기판 세정 공정을 추가하는 것이 바람직하다.
본 발명의 실리콘막용 CMP 슬러리를 사용하여, 도 1에 나타내는 바와 같은 단면을 가지는 반도체소자의 CMP를 실시하면, 폴리실리콘막(8)이 연마된 후, 게이트 캡층(4) 및 절연막(7)이 노출한다. 그 후는 적절한 오버 연마를 실시한다. 본 발명의 실리콘막용 CMP 슬러리를 사용하는 CMP에서는, 폴리실리콘막(8)의 연마 속도, 게이트 캡층(4)의 연마 속도, 절연막(7)의 연마 속도, 게이트 캡층(4)의 연마 속도에 대한 폴리실리콘막(8)의 연마 속도비, 절연막(7)의 연마 속도에 대한 게이트 캡층(4)의 연마 속도비의 각각이 적절하기 때문에, 도 2에 나타내는 바와 같이, 게이트 도전층을 노출하는 일 없이 게이트 캡층(4)을 일부 제거하고, 불필요한 폴리실리콘막(8)을 완전하게 제거할 수 있다. 따라서, 1종류의 슬러리를 사용한 CMP로, 양호한 평탄성과 피연마면내 균일성을 얻을 수 있고, 반도체소자의 제조 비용의 저감, 수율의 향상, 신뢰성의 향상이 가능하다.
[도 1] 도 1은, CMP 전의 반도체소자를 나타내는 단면도이다.
[도 2] 도 2는, CMP 후의 반도체소자를 나타내는 단면도이다.
이하, 본 발명의 실시예를 설명한다. 본 발명은 이들 실시예에 의해 제한되는 것은 아니다.
실시예 1~15
실시예 1~15는, 물, 콜로이달 실리카, 표 1 또는 2에 나타내는 양이온성 계면활성제를 혼합 후, 사과산을 첨가하여 표 1 또는 2의 pH가 되도록 조정하여 CMP 슬러리를 제작했다. pH는, pH미터(동아 DKK주식회사 제의 형번(型番) HM-21P)로 측정했다. 구체적으로는, 표준 완충액(프탈산염 pH완충액 pH: 4.01(25℃), 중성 인산염 pH완충액 pH6.86(25℃), 붕산염 표준액 pH: 9.18(25℃))을 사용하여, 3점 교정한 후, 전극을 CMP 슬러리에 넣고, 10분 이상 경과해서 안정된 후의 값을 측정했다.
CMP 슬러리 중의 콜로이달 실리카의 농도는 3중량%로 했다. 콜로이달 실리카의 2차 입자의 평균 입경은 CMP 슬러리 제작 전이 10nm정도, 슬러리 제작 후는 20nm정도이며, 이 평균 입경은 슬러리 제작 후 1개월 실온 방치한 후에도 대부분 변화하지 않았다. 평균 입경은 서브 미크론 입자 애널라이저 N5(벡크만-쿨터 제)를 사용하여 측정했다.
CMP 슬러리 중의 양이온성 계면활성제의 농도는, 실시예 1~13이 100ppm, 실시예 14 및 15가 40ppm이다(ppm은 모두 중량 환산). 또한, CMP 슬러리의 pH를 표 1 또는 2의 값이 되도록 사용한 사과산의 배합량은, CMP 슬러리 중 5~100ppm 사이였다.
폴리실리콘막, 실리콘 질화막, 실리콘 산화막이 형성된 이하에 나타내는 각 웨이퍼를 사용하고, 상기 실시예 1~15의 각 CMP 슬러리를 정반에 붙인 패드에 적하하면서, 하기에 나타내는 연마 조건으로 CMP 처리를 실시했다. CMP 처리 전후의 각 막두께를 광간섭 막두께계로 측정하고, 그 막두께 차이와 연마 시간으로부터 연마 속도를 산출했다. 그 결과를 표 1 또는 2에 나타낸다.
(웨이퍼)
폴리실리콘막의 CMP용으로서는, 직경(φ) 8 인치의 실리콘 웨이퍼에 실리콘 산화막 100nm를 형성 후, CVD(Chemical Vapor Deposition)에 의해서 폴리실리콘막 500nm를 형성한 웨이퍼를 사용했다.
실리콘 질화막의 CMP용으로서는, 직경(φ) 8인치의 실리콘 웨이퍼에 CVD에 의해서 실리콘 질화막 200nm를 형성한 웨이퍼를 사용했다.
실리콘 산화막의 CMP용으로서는, 직경(φ) 8인치의 실리콘 웨이퍼에 플라스마 CVD에 의해서 실리콘 산화막 500nm를 형성한 웨이퍼를 사용했다.
(연마 조건)
연마 장치: 정반 치수 600mmφ, 로터리 타입
연마 패드: 발포 폴리우레탄 수지
패드 그루브(groove): 동심원상의 것
연마 압력: 210hPa
웨이퍼 기판의 회전수: 80min-1
연마 정반의 회전수: 80min-1
슬러리 유량: 200ml/min
연마 시간: 각 막 당 1분
[표 1]
Figure 112009052212713-PCT00001
[표 2]
Figure 112009052212713-PCT00002
표 1 또는 표 2에 나타낸 바와 같이, 실시예 1~15의 어느 경우도, 폴리실리콘막의 연마 속도, 실리콘 질화막의 연마 속도, 실리콘 산화막의 연마 속도, 실리콘 질화막의 연마 속도에 대한 폴리실리콘막의 연마 속도비, 실리콘 산화막의 연마 속도에 대한 실리콘 질화막의 연마 속도비의 어느 것에 있어도 양호한 값을 얻을 수 있었다. 또한 pH를 작게 하면 실리콘 질화막의 연마 속도가 늦어지므로, pH를 조정하는 것에 의해서, 실리콘 질화막의 연마 속도를 조절할 수 있는 것이 분명하다. 실리콘 산화막 대신에, BPSG막을 사용한 경우, 연마 속도는 최대로 2배 정도까지 증대할 것으로 예상되지만, 본 실시예의 결과로부터, BPSG를 사용한 경우에도 본 발명의 CMP 슬러리는 적용 가능하다.
비교예 1
양이온성 계면활성제 대신에 테트라메틸암모늄히드록사이드를 사용하고, CMP 슬러리 중의 테트라메틸암모늄히드록사이드의 농도가 100ppm이 되도록 첨가하여, pH가 7.2가 되도록 사과산을 첨가하는 것 이외는 실시예와 동일하게 하여 CMP 슬러리를 제작하여, 각 막의 연마 속도를 측정했다. 결과를 표 3에 나타낸다.
비교예 2
양이온성 계면활성제 대신에 테트라메틸암모늄히드록사이드를 사용하고, CMP 슬러리 중의 테트라메틸암모늄히드록사이드의 농도가 100ppm이 되도록 첨가하여, pH가 6.9가 되도록 사과산을 첨가하는 것 이외는 실시예와 동일하게 하여 CMP 슬러리를 제작하여, 각 막의 연마 속도를 측정했다. 결과를 표 3에 나타낸다.
비교예 3
양이온성 계면활성제로서 염화라우릴트리메틸암모늄을 사용하고, CMP 슬러리중의 염화라우릴트리메틸암모늄의 농도가 100ppm이 되도록 첨가하여, pH가 5.7이 되도록 사과산을 첨가하는 것 이외는 실시예와 동일하게 하여 CMP 슬러리를 제작하 여, 각 막의 연마 속도를 측정했다. 결과를 표 3에 나타낸다.
비교예 4
양이온성 계면활성제로서 염화 라우릴트리메틸암모늄을 사용하고, CMP 슬러리 중의 염화라우릴트리메틸암모늄의 농도가 100ppm이 되도록 첨가하여, pH가 8.3이 되도록 테트라메틸암모늄히드록사이드를 첨가하는 것 이외는 실시예와 동일하게 하여 CMP 슬러리를 제작하여, 각 막의 연마 속도를 측정했다. 결과를 표 3에 나타낸다.
[표 3]
Figure 112009052212713-PCT00003
표 3에 나타낸 바와 같이, 양이온성 계면활성제를 사용하지 않는 비교예 1 및 2는 실시예 1~15와 비교하여 폴리실리콘막의 연마 속도가 늦고, 실리콘 산화막의 연마 속도가 빨라졌다. 이들 결과로부터, 양이온성 계면활성제를 사용하지 않는 CMP 슬러리로는, 각 막의 적절한 연마 속도, 연마 속도비를 얻을 수 없는 것이 분명하다. CMP 슬러리의 pH가 낮은 비교예 3은, 폴리실리콘막의 연마 속도가 늦고, 실리콘 질화막의 연마 속도에 대한 폴리실리콘막의 연마 속도비가 불충분하다. CMP 슬러리의 pH가 높은 비교예 4는, 실리콘 질화막의 연마 속도가 실리콘 산화막의 연마 속도보다도 늦어져 버린다. 이들 결과로부터, CMP 슬러리의 pH가 6.0 미만 또는 8.0보다 큰 경우는, 3종류의 막의 적절한 연마 속도, 연마 속도비가 얻어지지 않는 것을 알 수 있다.

Claims (9)

  1. 연마 입자, 양이온성 계면활성제 및 물을 함유하여 이루어지는 pH6.0~8.0의 실리콘막용 CMP 슬러리.
  2. 제 1항에 있어서, 상기 양이온성 계면활성제가, 지방족아민 또는 그 염, 지방족 암모늄염으로부터 선택되는 1종 이상인 실리콘막용 CMP 슬러리.
  3. 제 1항 또는 제 2항에 있어서, 상기 양이온성 계면활성제가, 하기 일반식(1)로 표시되는 지방족 암모늄염인 실리콘막용 CMP 슬러리.
    [R1N(R2)3]+X- …(1)
    (식 중, R1은 주쇄의 탄소수가 8~18인 1가의 알킬기, R2는 각각 독립적으로 1가의 치환기를 나타낸다.)
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 양이온성 계면활성제가, 하기 일반식(2)로 표시되는 지방족 암모늄염인 실리콘막용 CMP 슬러리.
    [CnH2n +1N(CH3)3]+X- …(2)
    (식 중, n은 8~18의 정수이다.)
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 양이온성 계면활성제가, 알킬트리메틸암모늄, 디알킬디메틸암모늄, 알킬디메틸벤질암모늄으로부터 선택되는 1종 이상의 지방족 암모늄염인, 실리콘막용 CMP 슬러리.
  6. 제 1항 또는 제 2항에 있어서, 상기 양이온성 계면활성제가, 하기 일반식(3)으로 표시되는 지방족 아민인 실리콘막용 CMP 슬러리.
    H2N-R3-NH2 …(3)
    (식 중, R3은 주쇄의 탄소수가 8~18인 2가의 알킬기를 나타낸다.)
  7. 제 1항 또는 제 2항에 있어서, 상기 양이온성 계면활성제가, 하기 일반식(4)로 표시되는 지방족 암모늄의 염인 실리콘막용 CMP 슬러리.
    ((CH3)3)N-R3-N(CH3)3)2+2X- …(4)
    (식 중, R3은 주쇄의 탄소수가 8~18인 2가의 알킬기를 나타낸다.)
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서, 실리콘막의 연마 속도 R(pSi)가 100nm/분 이상, 실리콘 질화막의 연마 속도 R(SiN)가 5.0~30nm/분, 실리콘 산화 막의 연마 속도 R(SiO2)가 0.3~3nm/분인, 실리콘막용 CMP 슬러리.
  9. 제 1항 내지 제 8항 중 어느 한 항에 있어서, 실리콘 질화막의 연마 속도에 대한 실리콘막의 연마 속도비:R(pSi)/R(SiN)가 5보다 크고, 또한, 실리콘 산화막의 연마 속도에 대한 실리콘 질화막의 연마 속도비:R(SiN)/R(SiO2)가 2보다 큰, 실리콘막용 CMP 슬러리.
KR1020097017743A 2007-02-27 2008-02-05 실리콘막용 ｃｍｐ 슬러리 KR20100014849A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2007-047008 2007-02-27
JP2007047008 2007-02-27
JPJP-P-2007-139482 2007-05-25
JP2007139482 2007-05-25

Publications (1)

Publication Number Publication Date
KR20100014849A true KR20100014849A (ko) 2010-02-11

Family

ID=39721061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097017743A KR20100014849A (ko) 2007-02-27 2008-02-05 실리콘막용 ｃｍｐ 슬러리

Country Status (4)

Country Link
JP (1) JP5397218B2 (ko)
KR (1) KR20100014849A (ko)
TW (1) TW200849366A (ko)
WO (1) WO2008105223A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120031148A (ko) * 2010-09-22 2012-03-30 롬 앤드 하스 일렉트로닉 머티리얼스 씨엠피 홀딩스 인코포레이티드 가변형 유전체 연마 선택성을 갖는 슬러리 조성물 및 기판의 연마방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI582184B (zh) * 2012-01-16 2017-05-11 福吉米股份有限公司 研磨用組成物、其製造方法、稀釋用原液、矽基板之製造方法、及矽基板
JP6533439B2 (ja) * 2015-09-15 2019-06-19 株式会社フジミインコーポレーテッド 研磨用組成物

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2889810B2 (ja) * 1994-03-14 1999-05-10 三菱マテリアル株式会社 ポリシリコン膜の研磨方法およびポリシリコン膜用研磨剤
JP3230986B2 (ja) * 1995-11-13 2001-11-19 株式会社東芝 ポリッシング方法、半導体装置の製造方法及び半導体製造装置。
JP2001077060A (ja) * 1999-09-08 2001-03-23 Toshiba Corp 半導体装置の製造方法
JP2002114969A (ja) * 2000-10-04 2002-04-16 Toto Ltd 吸湿性複合材料用の研磨剤及び吸湿性複合材料の修復方法
JP2002155268A (ja) * 2000-11-20 2002-05-28 Toshiba Corp 化学的機械的研磨用スラリ及び半導体装置の製造方法
JP2002190458A (ja) * 2000-12-21 2002-07-05 Jsr Corp 化学機械研磨用水系分散体
KR100416587B1 (ko) * 2000-12-22 2004-02-05 삼성전자주식회사 씨엠피 연마액
JP4187206B2 (ja) * 2002-10-04 2008-11-26 花王株式会社 研磨液組成物
JP2004266155A (ja) * 2003-03-03 2004-09-24 Jsr Corp 化学機械研磨用水系分散体およびこれを用いた化学機械研磨方法ならびに半導体装置の製造方法
JP2004247542A (ja) * 2003-02-14 2004-09-02 Kao Corp 精密部品用基板の製造方法
JP4637464B2 (ja) * 2003-07-01 2011-02-23 Ｊｓｒ株式会社 化学機械研磨用水系分散体
JP2005064285A (ja) * 2003-08-14 2005-03-10 Hitachi Chem Co Ltd Ｃｍｐ用研磨液及び研磨方法
JP2005236275A (ja) * 2004-01-23 2005-09-02 Jsr Corp 化学機械研磨用水系分散体および化学機械研磨方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120031148A (ko) * 2010-09-22 2012-03-30 롬 앤드 하스 일렉트로닉 머티리얼스 씨엠피 홀딩스 인코포레이티드 가변형 유전체 연마 선택성을 갖는 슬러리 조성물 및 기판의 연마방법

Also Published As

Publication number Publication date
WO2008105223A1 (ja) 2008-09-04
TW200849366A (en) 2008-12-16
JPWO2008105223A1 (ja) 2010-06-03
JP5397218B2 (ja) 2014-01-22

Similar Documents

Publication Publication Date Title
JP4537010B2 (ja) 化学機械的ポリシングスラリー及びこれを用いた化学機械的研磨方法
JP5516604B2 (ja) Ｃｍｐ用研磨液及びこれを用いた研磨方法
US9022834B2 (en) Polishing solution for CMP and polishing method using the polishing solution
KR101349437B1 (ko) 실리콘막 연마용 ｃｍｐ 슬러리 및 연마방법
US20130005219A1 (en) Chemical mechanical polishing aqueous dispersion and chemical mechanical polishing method using same
US8409990B2 (en) Chemical-mechanical polishing compositions and methods of making and using the same
US20100001229A1 (en) Cmp slurry for silicon film
KR20110052519A (ko) 화학 기계 연마 조성물 및 관련 방법
JP2010056127A (ja) シリコン膜用ｃｍｐスラリー
TWI629324B (zh) 研磨基板之方法
KR20100014849A (ko) 실리콘막용 ｃｍｐ 슬러리
KR20200057566A (ko) 비정질탄소막용 cmp 슬러리 조성물 및 이를 이용한 연마 방법
KR100827594B1 (ko) 다결정 실리콘 연마용 ｃｍｐ 슬러리 조성물 및 이의 제조방법
KR101917314B1 (ko) 가변형 폴리싱 제제를 이용하는 폴리싱 방법
CN101622695A (zh) 硅膜用cmp研磨液
JP2002319556A (ja) 半導体集積回路装置の製造方法
CN110655868A (zh) 低氧化物沟槽凹陷化学机械抛光
JP2013038211A (ja) Ｃｍｐ用研磨液及びこれを用いた研磨方法
JP6551136B2 (ja) Ｃｍｐ用研磨液及び研磨方法
TW202124617A (zh) 研磨液、研磨方法及半導體零件的製造方法
JP5957802B2 (ja) シリコン膜用ｃｍｐスラリー
US7833908B2 (en) Slurry composition for chemical-mechanical polishing capable of compensating nanotopography effect and method for planarizing surface of semiconductor device using the same
TWI819067B (zh) 研磨用組成物及研磨系統
WO2021161462A1 (ja) Ｃｍｐ研磨液及び研磨方法
CN113493651A (zh) 研磨方法及半导体基板的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application