KR20090131245A - 표시 장치 및 그 제조 방법, 및 반도체 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법, 및 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20090131245A
KR20090131245A KR1020090045892A KR20090045892A KR20090131245A KR 20090131245 A KR20090131245 A KR 20090131245A KR 1020090045892 A KR1020090045892 A KR 1020090045892A KR 20090045892 A KR20090045892 A KR 20090045892A KR 20090131245 A KR20090131245 A KR 20090131245A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
opening
electrode
layer
channel region
Prior art date
Application number
KR1020090045892A
Other languages
English (en)
Inventor
이와오 야기
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20090131245A publication Critical patent/KR20090131245A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 기판상의 소스 전극 및 드레인 전극과, 화소 전극과, 절연성의 격벽층과, 채널 영역 반도체층을 포함한다. 상기 소스/드레인 전극과 화소 전극은 기판 상에 형성되며 서로 접한다. 상기 절연성의 격벽층은 상기 기판 상에 형성되며 상기 소스 전극 및 상기 드레인 전극 사이까지 연장하는 제 1 개구와, 상기 화소 전극상에 형성되며 상기 화소 전극까지 연장하는 제 2 개구를 구비한다. 상기 채널 영역 반도체층은 상기 제 1 개구의 저부에 형성된다. 절연막은 상기 채널 영역 반도체층을 포함하는 상기 제 1 개구를 덮도록 상기 격벽층상에 형성된다. 배향막은 상기 절연막의 위로부터 상기 제 1 개구를 덮으며, 상기 화소 전극의 위로부터 제 2 개구를 덮는다.

Description

표시 장치 및 그 제조 방법, 및 반도체 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은, 특히 미세하게 패턴화된 박막의 반도체층을 구비한 표시 장치와 그 제조 방법, 나아가서는 이 반도체 장치를 이용한 표시 장치 및 그 제조 방법에 관한 것이다.
박막 트랜지스터(TFT)는, 전자 회로, 특히 액티브 매트릭스 구동의 플랫형 표시 장치에서의 화소 트랜지스터로서 넓리 이용되고 있다. 근래, 이와 같은 박형의 반도체 장치에 이용하는 반도체층으로서, 유기 재료를 사용하는 것이 주목되고 있다. 유기 재료를 반도체층에 사용한 반도체 장치는, 무기 재료를 반도체층에 사용한 구성과 비교하여, 반도체층을 저온에서 성막하는 것이 가능하다. 이 때문에, 대면적화에 유리함과 함께, 플라스틱 등의 내열성이 없는 플렉시블한 기판상에의 형성도 가능하고, 다기능화와 함께 저비용화도 기대되고 있다.
유기 재료로 이루어지는 반도체층을 패턴 형성하는데는, 예를 들면 인쇄법이 나 메탈 마스크를 이용한 증착법이 행하여진다. 또한 이 밖에도, 레지스트 패턴상에서 유기 재료층을 형성한 후에 레지스트 패턴과 함께 그 상부의 유기 반도체층 부분을 선택적으로 리프트 오프 제거하는 방법, 레지스트 패턴을 마스크로 이용하여 반도체층을 패턴 에칭하는 방법 등이 행하여진다.
그러나, 인쇄법이나 메탈 마스크를 이용한 증착 방법에서는, 패턴의 정밀도에 한계가 있다. 또한 특히 메탈 마스크를 이용한 증착법에서는, 대면적의 기판상에 위치 정밀도 양호하게 패턴 형성을 행하는 것도 곤란하였다. 또한, 레지스트 패턴을 이용하는 방법에서는, 레지스트 패턴의 제거에 이용하는 레지스트 박리액이, 유기 반도체층에도 데미지를 주기 때문에, 유기 반도체층중의 리크 전류의 증가나 이동도의 저하나 임계치의 변화가 생겨 버리는 문제가 있다.
그래서, 반도체층을 형성하는 기판상에 단차가 큰 격벽(패턴화 절연층)을 형성하고, 이 격벽상으로부터 반도체층을 성막함에 의해, 격벽의 하부와 상부에서 분리된 패턴 형상의 반도체층을 형성하는 방법이 제안되어 있다. 이 경우, 예를 들면 게이트 전극을 덮는 게이트 절연막상에 소스/드레인 전극을 패턴 형성하고, 이 상부에 격벽을 형성한다. 그리고 이 격벽상으로부터의 반도체층의 성막에 의해, 격벽의 상부의 반도체층에 대해 분리된 상태로, 하부에서의 소스/드레인 전극 사이에 채널 영역 되는 반도체층을 형성한다(일본 특개2000-269504호 공보(특히 도 1, 도 6 및 관련된 기재); 및 Stijn De Vusseretal 등에 의한 "Integrated shodow mask method for patterning small molecule organic semiconductor"(Applied Physics Letters 88, 2006 American Institute of physics, 2006년, 103501-1 내지 103501- 3) 참조).
또한 상기 반도체층을 구비한 박막 트랜지스터를 화소 트랜지스터로 한 액정 표시 장치에서는, 게이트 절연막상에, 소스/드레인 전극에 접속시킨 상태로, 소스/드레인 전극과 동일층 또는 다른 층에서 화소 전극을 마련하여 둔다. 그 후 상술한 바와 마찬가지로, 이들의 소스/드레인 전극 및 화소 전극상에 격벽을 형성하고, 이 격벽상으로부터의 반도체층의 성막에 의해, 소스/드레인 전극 사이에 채널 영역이 되는 반도체층을 형성한다. 그리고, 이들을 덮도록 절연성의 보호막을 통하여 배향막을 형성하고, 대향측의 기판과의 사이에 액정층을 끼워지지시킨다(일본 특개2000-269504호 공보(특히 도 1, 도 6 및 관련된 기재) 참조).
그런데, 이상과 같이 일본 특개2000-269504호 공보에 개시된 구성의 액정 표시 장치에서는, 화소 전극에 대해 격벽 및 반도체층이 겹쳐진 상태가 된다. 이 때문에, 표시광은, 반도체층 및 격벽을 투과하여 표시되게 되어, 반도체층 및 격벽의 존재에 의해 투과광이 착색하고, 화질의 색조에 영향을 미친다.
또한, 박막 트랜지스터에 접속된 화소 전극을 보호막상에 인출한 경우라도, 보호막하의 전면(全面)에 반도체층이 마련되어 있기 때문에, 화소 전극 사이의 절연성을 확보하는 것은 곤란하다.
그래서 본 발명은, 격벽상으로부터의 성막에 의해 분리되고 패턴화됨으로써 미세화된 반도체층을 구비하면서도, 반도체층의 영향 없이 화소 전극을 패턴 형성할 수 있고, 이로써 화질이 양호한 표시 장치 및 그 제조 방법과, 이와 같은 표시 장치의 구동 기판(배면판이고, 이른바 백 플레인)으로서 알맞게 이용되는 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위한 본 발명의 표시 장치는, 기판상에 마련된 소스 전극 및 드레인 전극과, 이 기판상에 마련되고 상기 소스 전극 또는 상기 드레인 전극에 접하는 화소 전극을 구비하고 있다. 또한, 소스 전극 및 드레인 전극 사이까지 연장하는 제 1 개구를 가지며, 또한, 상기 화소 전극상에 상기 화소 전극까지 연장하는 제 2 개구를 구비하며 상기 기판상에 마련된 절연성의 격벽층이 마 련되어 있다. 또한, 제 1 개구의 저부에 형성된 채널 영역 반도체층을 가지며, 채널 영역 반도체층을 포함하는 상기 제 1 개구를 덮도록 상기 격벽층상에 형성된 절연막을 구비하고 있다. 그리고, 상기 절연막의 위로부터 상기 제 1 개구를 덮으며, 또한, 상기 화소 전극의 위로부터 제 2 개구를 덮는 배향막을 구비하고 있다. 즉, 박막 트랜지스터와 해당 박막 트랜지스터에 접속된 화소 전극을 기판상에 배열 형성하여 이루어지는 표시 장치에 있어서, 박막 트랜지스터의 소스/드레인 전극 및 화소 전극이 형성된 기판상에, 절연성의 격벽층이 마련되어 있다. 격벽층에는, 상기 박막 트랜지스터의 채널부에 대응하는 위치에 제 1 개구가 마련됨과 함께, 상기 화소 전극의 형성 영역을 노출하는 제 2 개구가 마련되어 있다. 그리고, 제 1 개구 저부에는, 박막 트랜지스터의 활성층을 구성하는 채널 영역 반도체층이 마련되어 있고, 제 2 개구 저부의 반도체층은 제거되어 있는 것을 특징으로 한다.
이와 같은 구성의 표시 장치는, 격벽층에 마련한 제 1 개구 저부에 채널 영역 반도체층이 마련되어 있기 때문에, 이 채널 영역 반도체층은, 격벽층상으로부터의 반도체층의 성막에 의해 미세하게 분리되어 패턴화된다. 게다가, 이 격벽층에는, 제 1 개구와 함께 화소 전극의 형성 영역을 노출하는 제 2 개구가 마련되고, 제 2 개구 내의 반도체층이 제거되어 있기 때문에, 화소 전극에서 반사하는 광 또는 화소 전극을 투과하는 광이, 반도체층이나 격벽층의 영향 없이 취출된다.
또한 본 발명은, 상술한 표시 장치의 제조 방법이기도 하고, 기판상에 박막 트랜지스터의 소스/드레인을 형성함과 함께, 해당 소스/드레인 전극에 접속된 화소 전극을 형성하는 공정과, 상기 소스 전극 및 상기 드레인 전극 사이까지 연장하는 제 1 개구를 가지며, 또한, 상기 화소 전극의 중앙부에 상기 화소 전극까지 연장하는 제 2 개구를 갖는 절연성의 격벽층을 상기 기판상에 형성하는 공정과, 상기 격벽층의 상부로부터의 반도체층의 성막에 의해, 해당 격벽층의 상부와는 분리된 상태로 상기 제 1 개구의 저부에 해당 반도체층으로 이루어지는 채널 영역 반도체층을 패턴 형성하는 공정과, 상기 채널 영역 반도체층을 패턴 형성할 때에 상기 제 2 개구의 저부에 성막된 반도체층을 제거하는 공정을 행한다.
또한 본 발명은, 이와 같은 구성의 표시 장치의 구동 기판(배면판)으로서 알맞게 이용되는 반도체 장치 및 그 제조 방법이고, 예를 들면 상기 화소 전극으로서 도전성 패턴을 마련한다.
이상 설명한 바와 같이 본 발명에 의하면, 격벽층상으로부터의 성막에 의해 미세하게 분리되고 패턴화된 채널 영역 반도체층을 구비하면서도, 격벽층이나 이 상부에 남아 있는 반도체층의 영향이 없는 화소 전극을 얻을 수 있고, 이로써 화소 전극을 갖는 표시 장치의 화질의 향상을 도모하는 것이 가능해진다.
이하, 본 발명의 실시의 형태를 도면에 의거하여 상세히 설명한다. 여기서는, 본 발명을 액티브 매트릭스 방식의 액정 표시 장치에 적용한 각 실시 형태를 설명한다.
<제 1 실시 형태>
도 1 및 도 2를 참조하여, 본 발명의제 1 실시 형태를 설명한다. 도 1은, 본 발명을 적용한 표시 장치(1a)에서의 구동측 기판의 1화소분의 개략 평면도이고, 화소 구동용의 박막 트랜지스터(Tr)로서 보텀 게이트형의 박막 트랜지스터를 이용한 것이다. 또한 도 2는, 도 1의 Ⅱ-Ⅱ라인을 따른 단면도를 도시한다.
이들의 도면에 도시하는 표시 장치(1-1)는, 가시광에 대한 투과성(이하, 광투과성이라고 기재한다)을 갖는 기판(3)상의 제 1층째에, 주사선(5)과 공통 배선(7)과(평면도만에 도시)이 수평 방향으로 배선되어 있다. 각 주사선(5)으로부터는 박막 트랜지스터(Tr)의 게이트 전극(5g)이 공통 배선(7)측을 향하여 수직 방향으로 연장되어 있다. 또한, 각 공통 배선(7)의 중간부는, 용량 소자(Cs)의 하부 전극(7c)으로서 패턴화 되어 있다.
이상과 같은 주사선(5) 및 공통 배선(7)을 덮도록, 광투과성의 게이트 절연막(9)(도 2에만 도시)이 기판(3) 상에 마련되어 있다.
이 게이트 절연막(9)상의 제 2층째에는, 투명 도전성 재료로 이루어지는 광투과성의 투과 표시용 전극(11)이 화소 전극으로서 마련되어 있다. 이 투과 표시용 전극(11)은, 각 화소의 넓은 범위에 마련되어 있는 것으로 한다.
또한, 게이트 절연막(9)상에는, 복수의 신호선(13)(평면도만에 도시)이, 주사선(5) 및 공통 배선(7)에 대해 수직으로 배치되어 있다. 그리고, 주사선(5) 및 신호선(13)의 각 교차부에 각 화소가 설정되어 있고, 이 각 화소 내에 투과 표시용 전극(11)이 마련된다.
각 신호선(13)으로부터는, 박막 트랜지스터(Tr)의 한쪽의 소스/드레인 전극(13sd)이, 게이트 전극(5g)측을 향하여 수평 방향으로 연장되어 있다. 게이트 전 극(5g)을 끼우고 배치되는 또한쪽의 소스/드레인 전극(13sd)은, 용량 소자(Cs)의 상부 전극을 겸하고 있고, 게이트 절연막(9)을 통하여 하부 전극(7c)상 겹쳐지도록 연장하여 배치되고, 이들의 적층부분이 용량 소자(Cs)로서 구성되어 있다. 또한, 용량 소자(Cs)의 상부 전극을 겸한 소스/드레인 전극(13sd)의 단부는, 투과 표시용 전극(11)의 단부에 겹쳐서 배치됨에 의해, 투과 표시용 전극(11)과 직접 접속되어 있다. 또한, 투과 표시용 전극(11)과 소스/드레인 전극(13sd)의 적층 상태는, 도시한 바와 같이 투과 표시용 전극(11)상에 소스/드레인 전극(13sd)이 배치되어도 좋고, 이 반대라도 좋다.
그리고, 투과 표시용 전극(11), 신호선(13), 및 소스/드레인 전극(13sd)이 형성된 기판(3)의 상부에는, 절연성의 격벽층(15)이 마련되어 있다. 이 격벽층(15)은, 박막 트랜지스터(Tr)의 채널부에 대응하는 위치, 즉 소스/드레인 전극(13sd-13sd) 사이에서 게이트 전극(5g)상에 대응하는 위치에, 제 1 개구(15a)를 갖고 있다. 또한 격벽층(15)에는, 이 제 1 개구(15a)와 함께, 투과 표시용 전극(11)상을 넓게 개구하는 제 2 개구(15b)가 마련되어 있다. 이 제 2 개구(15b)는, 제 1 개구(15a)와 분리될 수 있으면, 투과 표시용 전극(11)상으로부터 연장하여 나오는 크기 및 형상이라도 좋다.
또한, 이 격벽층(15)은, 다음에 설명하는 반도체층(17)이, 격벽층(15)의 상부와 하부에서 분리되도록 구성되어 있는 것이 중요한다. 이와 같은 격벽층(15)은, 반도체층(17)보다도 충분히 두꺼운 막두께를 구비하고 있고, 또한 제 1 개구(15a) 및 제 2 개구(15b)의 측벽이, 수직이나, 보다 바람직하게는 개구 상부를 향하여 개 구 지름이 좁아지도록 경사진 역테이퍼 형상인 것이으로 한다.
이와 같은 격벽층(15)의 측벽 형상(단면 형상)은, 도시한 바와 같이 경사 각도가 개략 균일하게 유지된 역테이퍼 형상이라도 좋다. 또한, 적층막으로 구성된 격벽층(15)에 있어서, 하층막만큼 개구폭을 넓게 한 구성이라도 좋다. 또한, 다음에 설명하는 반도체층(17)이 격벽층(15)의 상부와 하부로 분리되는 것이면, 상부만이 역테이퍼 형상이라도 좋다.
이와 같은 격벽층(15)의 제 1 개구(15a) 저부에는, 박막 트랜지스터(Tr)의 활성층을 구성하는 채널부(部) 반도체층(17ch)이 마련되어 있다. 그리고, 게이트 전극(5g)과, 게이트 절연막(9)을 통하여 게이트 전극(5g)의 양측상에 배치된 소스/드레인 전극(13sd)과, 이들의 소스/드레인 전극(13sd)에 접하여 게이트 전극(5g)상에 적층된 채널 영역 반도체층(17c)으로 박막 트랜지스터(Tr)가 구성되어 있다.
이 채널 영역 반도체층(17ch)은, 격벽층(15)의 상부로부터 성막된 반도체층(17)(단면도만에 도시)으로 이루어지고, 격벽층(15)상에서의 반도체층(17)과는 분리된 상태로 제 1 개구(15a)의 저부에 패턴 형성되어 있다. 또한 제 2 개구(15b) 저부에서의 투과 표시용 전극(11)상에는, 반도체층(17)이 원래 형성되어 있지 않던지 또는 넓은 범위에서 제거되어, 투과 표시용 전극(11)을 될 수 있는 한 넓은 범위에서 반도체층(17)으로부터 노출하고 있는 것으로 한다.
그리고 이상과 같은 채널 영역 반도체층(17ch), 및 격벽층(15), 및 투과 표시용 전극(11)이 마련된 기판(3)상에, 절연막(19)을 통하여 배향막(21)이 더 마련되어 있다(도 2에만 도시).
절연막(19)은, 채널 영역 반도체층(17ch)의 보호막이 되는 것이고, 투과 표시용 전극(11) 위는 제거되어 있는 것이 바람직하다. 단, 이 절연막(19)이 투명 재료로 이루어지는 경우에는, 투과 표시용 전극(11) 위도 절연막(19)으로 덮혀도 좋다. 즉, 절연막(19)은, 채널 영역 반도체층(17ch)을 포함하는 제 1 개구(15a)를 덮도록 격벽층(15)상에 형성되어 있다. 그리고, 배향막(21)도, 보호막으로서 절연막(19)의 위로부터 제 1 개구(15a)를 덮으며, 또한 투과 표시용 전극(11)의 위로부터 제 2 개구(15b)를 덮도록 형성되어 있다.
또한, 상술한 구성에 있어서, 투과 표시용 전극(11)에 적층 형성되는 층, 및 기판(3)은, 가능한 한 가시광 투과율이 양호한 것이 사용되고 있는 것으로 한다.
한편, 이상과 같은 구동측의 기판(3)에서의 투과 표시용 전극(11)의 형성면측에는, 대향 기판(31)(도 2에만 도시)이 마련되어 있다. 이 대향 기판(31)은, 광투과성 재료로 이루어지고 투과 표시용 전극(11)을 향하는 면상에는, 전 화소에 공통의 투명 도전성 재료로 이루어지는 광투과성의 공통 전극(33)이 마련되고, 이 공통 전극(33)을 덮도록 배향막(35)이 마련되어 있다. 그리고, 2개의 기판의 배향막(21-35) 사이에, 스페이서(도시 생략)와 함께 액정층(LC)이 끼워지지되어 있다. 그리고, 여기서의 도시를 생략한 편향판을, 기판(3)의 외측과 대향 기판(31)의 외측에 배치함에 의해, 표시 장치(1-1)가 구성되어 있다.
이와 같은 표시 장치(1-1)에서는, 편향판을 통과하여 기판(3)측으로부터 입사한 광은, 투과 표시용 전극(11)을 투과하여 액정층(LC)에 달한다. 그리고, 투과 표시용 전극(11) 및 공통 전극(33)에의 전압의 인가 상태에 의해 소정의 배향한 액 정층(LC)을 통과함으로써 소정의 편향 상태가 된 광만이, 대향 기판(31)측의 편향판을 통과하여 표시광으로서 취출된다.
다음에 이와 같은 표시 장치(1-1)의 제조 방법을 도 3의 A 내지 E의 단면 공정도에 의거하여 설명한다.
우선, 도 3의 A에 도시하는 바와 같이, 광투과성의 기판(3)을 준비한다. 이 기판(3)은, 플라스틱, 유리 등, 재질이 한정되는 것은 없고, 유리 기판 또는 플라스틱 기판상에 절연성의 보호막 등이 형성되어 있는 것이라도 좋다. 단, 가시광 투과율이 양호(80 내지 90% 이상)인 것이 바람직하다. 또한, 여기서 제작하는 표시 장치가 플렉시블·디스플레이인 경우에는, 플라스틱 기판을 사용하는 것이 바람직하다.
이 기판(3)상에, 제 1층째의 게이트 전극(5g) 및 하부 전극(7c)과 함께, 여기서의 도시를 생략한 주사선 및 공통 배선을 배선 형성한다. 이들의 전극 및 배선의 형성은, 공지의 기술 및 재료를 적용할 수 있고, 이들이 한정되는 일은 없다. 예를 들면, 보다 미세한 전극 및 배선을 형성하는데는, 리소그래피법을 적용하는 것이 바람직하다. 이 경우, 성막한 전극 재료층을 리소그래피법에 의해 형성한 레지스트 패턴을 마스크로 이용하여 테이퍼 패턴 에칭한다. 전극 재료층으로서는, 예를 들면 알루미늄(Al), 금(Au), 금(Au)과 크롬(Cr)의 적층막, 은(Ag), 팔라듐(Pd), 나아가서는 이들의 적층막 등이 사용된다.
다음에, 게이트 전극(5g) 및 하부 전극(7c) 등을 덮도록, 기판(3)상에 광투과성의 게이트 절연막(9)을 성막한다. 게이트 절연막(9)의 형성은, 공지의 기술 및 재료를 적용할 수 있고, 산화 실리콘이나 질화 실리콘 등의 무기 재료막, 나아가서는 폴리비닐페놀이나 폴리메타크릴산 메틸(PMMA) 등의 유기 재료막이 사용되지만, 이들이 한정되는 일은 없다.
뒤이어, 게이트 절연막(9)상의 제 2층째에, 투명 도전성 재료로 이루어지는 광투과성의 투과 표시용 전극(11)을 패턴 형성한다. 이와 같은 투과 표시용 전극(11)의 형성은, 공지의 기술 및 재료를 적용할 수 있다. 예를 들면, 투명 도전성 재료로서는, 예를 들면 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 산화물 박막이 사용된다. 또한 이 이외에도, PEDOT : 폴리(3,4-에틸렌디옥시티오펜), PSS : 폴리(4-스티렌술포네이트) 등의 유기물을 사용하여도 좋다. 단, 유기물을 사용하는 경우에는, 바람직하게는 유기물 윗면이 얇은 무기물(배리어층)로 덮혀 있는 것이 바람직하다. 이것은, 후의 에칭 공정에서의 유기물의 손상을 막기 위해서다.
그 후 다시, 게이트 절연막(9)상의 제 2층째로서, 소스/드레인 전극(13sd) 및 신호선을 배선 형성한다. 이들의 전극 및 배선의 형성은, 공지의 기술 및 재료를 적용할 수 있고, 예를 들면 제 1층째의 게이트 전극(5g) 및 하부 전극(7c)과 마찬가지로 형성된다. 이로써, 하부 전극(7c)과 한쪽의 소스/드레인 전극(13sd) 사이에 게이트 절연막(9)을 끼워지지하여 이루어지는 용량 소자(Cs)를 얻는다.
다음에, 도 3의 B에 도시하는 바와 같이, 투과 표시용 전극(11) 및 소스/드레인 전극(13sd)이 형성된 게이트 절연막(9)상에, 측벽 역테이퍼 형상의 제 1 개구(15a) 및 제 2 개구(15b)를 구비한 격벽층(15)을 형성한다. 또한, 각 개구(15a, 15b)의 형성 위치는, 도 1, 2를 이용하여 설명한 바와 같고, 제 1 개구(15a)를 게 이트 전극(5g)상에, 제 2 개구부(15b)를 투과 표시용 전극(11)상의 넓은 범위에 형성한다. 이와 같은 격벽층(15)의 제작 방법으로서는, 예를 들면 감광성 수지를 이용하여 광 패턴화에 의해 제작하는 방법이나, 절연성 박막의 형성과 에칭을 병용하여 제작하는 방법 등을 들 수 있다. 절연성 박막으로서는, PMMA 등의 수지, 질화 실리콘(SiNx)이나 산화 실리콘(SiOx) 등의 무기 절연막이 사용된다.
그리고, 예를 들면 개구(15a, 15b)의 측벽의 경사 각도가 개략 균일하게 유지된 역테이퍼 형상의 격벽층(15)이라면, 감광성 수지를 이용하여 노광 조건을 조정한 리소그래피를 행한다. 이로써, 측벽을 역테이퍼 형상으로 한 개구(15a, 15b)를 갖는 격벽층(15)이 형성된다. 또한, 다층 구조를 갖는 격벽층(15)도 같은 방법으로 제작할 수 있다. 예를 들면, 광감광성 수지를 이용하여 이것을 실현하는 경우에는, 제 1층째의 하층막과 그 상층의 제 2층째의 막에 감광성의 차이를 주면 좋다. 또한, 제 1층째에 광감광성 수지를 이용하고, 제 2층째에는 제 1층째의 감광성 수지에 대해 선택적으로 패턴화할 수 있는 재료를 사용하여도 좋다. 또한, 절연성 박막의 형성과 에칭을 병용하는 경우에는, 제 1층째와 제 2층째에 에칭 선택성을 주면 좋다.
이상과 같은 격벽층(15)을 형성한 후에는, 도 3의 C에 도시하는 바와 같이, 격벽층(15)의 상방으로부터 반도체층(17)을 성막함에 의해, 격벽층(15) 상의 반도체층(17)과는 분리되어 제 1 개구(15a)의 저부에 반도체층(17)으로 이루어지는 채널 영역 반도체층(17ch)을 형성한다. 여기서는 예를 들면, 진공 증착법에 의해, 기판(3)상의 전면(全面)에 반도체층(17)을 성막한다. 또한 이로써, 제 2 개구(15b)의 저부에도, 격벽층(15)상의 반도체층(17)과는 분리된 형상의 반도체층(17)이 마련되게 된다.
이 반도체층(17)은, 예를 들면 펜타센, 티오펜 올리고머(예를 들면, 섹시티오펜), 폴리티오펜 등의 유기 반도체로 이루어진다. 또한, 잉크젯법 등 패턴화과 성막이 동시에 가능한 방법을 이용하는 경우에는, 격벽층(15)에서의 제 1 개구(15a)의 저변만에 선택적으로 반도체층(17)을 형성하고, 이것을 채널 영역 반도체층(17ch)으로 하여도 좋다.
이상과 같이 하여, 게이트 전극(5g)을 덮는 게이트 절연막(9)상에, 소스/드레인 전극(13sd)이 마련되고, 이들의 소스/드레인 전극(13sd)상으로부터 게이트 전극(5g)의 상방에 겹쳐서 채널 영역 반도체층(17ch)이 마련된 보텀 게이트 보텀 콘택트형의 박막 트랜지스터(Tr)를 얻는다. 이 박막 트랜지스터(Tr)는, 한쪽의 소스/드레인 전극(13sd)이, 용량 소자(Cs)의 상부 전극으로서 사용됨과 함께 투과 표시용 전극(11)에 접속된 것으로 된다.
다음에, 도 3의 D에 도시하는 바와 같이, 격벽층(15) 및 반도체층(17)을 덮도록, 절연막(19)을 형성한다. 이 절연막(19)은, 도시한 바와 같이 격벽층(15)에 의한 단차(段差)를 매입하는 일 없이 형성되어도 좋고, 표면 평탄한 평탄화막으로서 형성되어도 좋다. 또한, 절연막(19)의 표면이 요철 표면인 경우에는, 개구(15a, 15b)의 측벽의 역테이퍼 형상을 순테이퍼 형상으로 변환한 측벽으로 구성되어 있는 것이 바람직하다. 또한 이 절연막(19)은, 단층 구조라도 적층 구조라도 좋다.
이와 같은 절연막(19)은, 질화 실리콘, 산화 실리콘, 폴리파라크실렌, 폴리 비닐알코올, 폴리비닐페놀, PMMA 등의 아크릴계 수지 등으로 구성되는 것으로 한다.
다음에, 격벽층(15)의 제 2 개구(15b)의 저부에서, 투과 표시용 전극(11)상의 절연막(19)을 패턴 제거하여 반도체층(17)을 노출시킨다. 또한 여기서는, 인쇄법 등에 의해, 미리 투과 표시용 전극(11)상을 넓게 개구하는 형상으로 절연막(19)을 형성하여도 좋다.
다음에, 절연막(19)의 패턴 제거에 이용한 레지스트 패턴 또는, 절연막(19) 자체를 마스크로 이용한 에칭에 의해, 제 2 개구(15b)의 저부에서의 투과 표시용 전극(11)상의 반도체층(17)을 제거하고, 투과 표시용 전극(11)을 노출시킨다.
이상의 후에는, 도 3의 E에 도시하는 바와 같이, 투과 표시용 전극(11)을 덮도록 기판(3)의 상방에 배향막(21)을 형성함에 의해, 구동측의 기판(3)(즉 표시 장치의 백 플레인)을 완성시킨다.
그 후는, 도 2에 도시한 바와 같이, 투명 재료로 이루어지는 대향 기판(31)상에, 투명 도전성 재료로 이루어지는 공통 전극(33) 및 배향막(35)을 순차적으로 형성한다. 그리고, 배향막(21, 35)을 마주 대하게 한 상태에서 기판(3)과 대향 기판(31)을 대향 배치하고, 이들의 기판(3-31) 사이에 스페이서(도시 생략)를 끼워지지시켜서 액정층(LC)을 주입 밀봉함에 의해, 투과형의 액정 표시 장치(1-1)를 완성시킨다.
이상 설명한 제 1 실시 형태에서는, 격벽층(15)상에서의 성막에 의해, 격벽층(15) 상의 반도체층(17)과는 분리된 상태로 제 1 개구(15a) 저부에 채널 영역 반 도체층(17ch)이 마련된다. 이 때문에, 채널 영역 반도체층(17ch)을 미세하게 분리하여 패턴화할 수 있다. 게다가, 이 격벽층(15)에는, 제 1 개구(15a)와 함께, 투과 표시용 전극(11)의 형성 영역을 노출하는 제 2 개구(15b)가 마련되고, 제 2 개구(15b)의 저부에 형성된 반도체층(17)이 제거되어 있기 때문에, 투과 표시용 전극(11)을 투과하는 광을, 반도체층(17)이나 격벽층(15)의 영향 없이 취출할 수 있다.
이 결과, 격벽층(15)상에서의 성막에 의해 미세하게 분리되고 패턴화된 채널 영역 반도체층(17ch)을 구비하면서도, 격벽층(15)나 이 상부에 남아 있는 반도체층(17)의 영향 없이 표시광을 얻을 수 있고, 이로써 투과 표시용 전극(11)을 갖는 표시 장치(1-1)의 화질의 향상을 도모하는 것이 가능해진다.
<제 2 실시 형태>
도 4는, 제 2 실시 형태의 표시 장치(1-2)의 개략 단면도이고, 도 1의 Ⅱ-Ⅱ 라인을 따른 단면에 대응한다. 이 도면에 도시하는 표시 장치(1-2)가, 도 2를 이용하여 설명한 제 1 실시 형태의 표시 장치와 다른 점은, 절연막을 2층 구조로 한 점에 있고, 다른 구성은 마찬가지이다. 즉, 채널 영역 반도체층(17ch)의 보호막으로서 마련한 절연막(19)을 보호 절연막(19-1)으로 하고, 투과 표시용 전극(11) 상에 개구를 형성하도록 상기 절연막(19-1) 상에 평탄화 절연막(19-2)이 마련되어 있고, 이 평탄화 절연막(19-2) 상에 배향막(21)이 마련되어 있다.
이와 같은 구성의 표시 장치(1-2)의 제조 방법은, 제 1 실시 형태에서의 도 3의 A 내지 도 3의 D를 이용하여 설명한 것과 같은 차례로 투과 표시용 전극(11)상 의 반도체층(17)을 제거할 때까지를 행한 후, 기판(3)상에 평탄화 절연막(19-2)을 형성하고, 이 평탄화 절연막(19-2)에 대해 투과 표시용 전극(11)을 노출시키는 개구를 패턴 형성하고, 그 후 이 상부에 배향막(21)을 형성하면 좋다. 평탄화 절연막(19-2)의 형성 방법이 특히 한정되는 것은 아니고, 미리 투과 표시용 전극(11)을 노출시키는 개구가 패턴 형성되도록, 예를 들면 인쇄법 등에 의해 평탄화 절연막(19-2)을 형성하여도 좋다.
이상 설명한 제 2 실시 형태라도, 격벽층(15)에 형성한 제 1 개구(15a) 저부에 채널 영역 반도체층(17ch)을 마련한 구성이고, 또한 격벽층(15)에 투과 표시용 전극(11)의 형성 영역을 노출하는 제 2 개구(15b)가 마련되어 있고 해당 제 2 개구(15b)의 저부에 형성된 반도체층(17)이 제거되어 있기 때문에, 제 1 실시 형태와 마찬가지로, 미세한 채널 영역 반도체층(17ch)을 구비하면서도, 반도체층(17)의 영향 없이 표시광을 얻을 수 있다.
<제 3 실시 형태>
도 5는, 제 3 실시 형태의 표시 장치(1-3)의 개략 단면도이고, 도 1에서의 Ⅱ-Ⅱ 라인을 따른 단면에 대응한다. 이 도면에 도시하는 표시 장치(1-3)가, 도 2를 이용하여 설명한 제 1 실시 형태의 표시 장치와 다른 점은, 투과 표시용 전극(11)이, 게이트 전극(5g) 및 하부 전극(7c)과 동일한 제 1층째에 마련되어 있는 점에 있고, 다른 구성은 마찬가지이다.
즉, 기판(3)상의 제 1층째에는, 게이트 전극(5g) 및 하부 전극(7c)과 함께, 투과 표시용 전극(11)이 마련되어 있다. 그리고, 게이트 전극(5g)의 상층에 마련된 게이트 절연막(9)에는, 투과 표시용 전극(11)을 넓게 개구한 개구부(9a)가 마련되어 있고, 이 개구부(9a)에서 게이트 절연막(9)상의 소스/드레인 전극(13sd)과 투명 전극(11)----이 접속되어 있다.
이와 같은 구성의 표시 장치(1-3)의 제조 방법은, 우선 기판(3)상에, 게이트 전극(5g) 및 하부 전극(7c)을 형성하고, 또한 투명 도전성 재료로 이루어지는 투과 표시용 전극(11)을 형성한다. 이 때, 게이트 전극(5g) 및 하부 전극(7c)이 투명 도전성 재료로 구성되어도 좋은 경우에는, 게이트 전극(5g), 하부 전극(7c), 및 투과 표시용 전극(11)을 동일 공정에서 패턴 형성한다.
그 후, 게이트 절연막(9)을 성막하고, 이 게이트 절연막(9)에 투과 표시용 전극(11)을 넓게 개구한 개구부(9a)를 형성한다. 뒤이어, 게이트 절연막(9)상에, 투과 표시용 전극(11)에 접속된 소스/드레인 전극(13sd)을 형성한다.
이후에는, 제 1 실시 형태에서의 도 3의 B 내지 도 3의 E를 이용하여 설명한 것과 같은 차례로 배향막(21)을 형성할 때까지를 행하면 좋다.
이상 설명한 제 3 실시 형태라도, 격벽층(15)에 형성한 제 1 개구(15a) 저부에 채널 영역 반도체층(17ch)을 마련한 구성이고, 또한 격벽층(15)에 투과 표시용 전극(11)의 형성 영역을 노출하는 제 2 개구(15b)가 마련되어 있고 해당 제 2 개구(15b)의 저부에 형성된 반도체층(17)이 제거되어 있기 때문에, 제 1 실시 형태와 마찬가지로, 미세한 채널 영역 반도체층(17ch)을 구비하면서도, 반도체층(17)의 영향 없이 표시광을 얻을 수 있다.
<제 4 실시 형태>
도 6은, 제 4 실시 형태의 표시 장치(1-4)의 개략 단면도이고, 도 1의 Ⅱ-Ⅱ 라인을 따른 단면에 대응한다. 이 도면에 도시하는 표시 장치(1-4)는, 제 2 실시 형태와 제 3 실시 형태를 조합시킨 것이고, 도 5를 이용하여 설명한 제 3 실시 형태의 표시 장치와 다른 점은, 절연막을 2층 구조로 한 점에 있고, 다른 구성은 마찬가지이다.
즉, 채널 영역 반도체층(17ch)의 보호막으로서 마련한 절연막(19)을 보호 절연막(19-1)으로 하고, 투과 표시용 전극(11) 상에 개구를 형성하도록 상기 절연막(19-1) 상에 평탄화 절연막(19-2)이 마련되어 있고, 이 평탄화 절연막(19-2)상에 배향막(21)이 마련되어 있다.
이상 설명한 제 4 실시 형태라도, 격벽층(15)에 형성한 제 1 개구(15a) 저부에 채널 영역 반도체층(17ch)을 마련한 구성이고, 또한 격벽층(15)에 투과 표시용 전극(11)의 형성 영역을 노출하는 제 2 개구(15b)가 마련되어 있고 해당 제 2 개구(15b)의 저부에 형성된 반도체층(17)이 제거되어 있기 때문에, 제 1 실시 형태와 마찬가지로, 미세한 채널 영역 반도체층(17ch)을 구비하면서도, 반도체층(17)의 영향 없이 표시광을 얻을 수 있다.
<제 5 실시 형태>
도 7은, 본 발명을 적용한 표시 장치(1b)에서의 구동측 기판의 1화소분의 개략 평면도이고, 반투과 반(半)반사형의 액정 표시 장치이다. 또한 도 8은, 제 5 실시 형태의 표시 장치(1-5)의 개략 단면도이고, 도 7의 Ⅷ-Ⅷ 라인을 따른 단면에 대응한다.
이들의 도면에 도시하는 표시 장치(1-5)가, 도 2를 이용하여 설명한 제 1 실시 형태의 표시 장치와 다른 점은, 투과 표시용 전극(11)과 함께 반사 화소 전극(23)을 마련한 구성, 및 이 반사 화소 전극(23)을 마련하기 위한 구성에 있고, 다른 구성은 마찬가지이다.
즉 본 제 5 실시 형태에서는, 격벽층(15)에, 박막 트랜지스터(Tr)의 채널부에 대응하는 제 1 개구(15a), 투과 표시용 전극(11)을 노출시키는 제 2 개구(15b)가 마련되고, 또한 용량 소자(Cs)를 구성하는 소스/드레인 전극(13sd)까지 연장하는 제 3 개구(15c)가 마련되어 있다. 3개의 개구(15a, 15b, 15c)를 갖는 격벽층(15)은, 앞의 실시 형태와 마찬가지로 채널 영역 반도체층(17ch)의 보호막이 되는 절연막(19)으로 덮혀 있다. 이 절연막(19)은, 예를 들면 평탄화막으로서 구성되어 있는 것이 바람직하다.
그리고, 이 제 3 개구(15c) 내에서, 격벽층(15)을 덮는 절연막(19) 및 반도체층(17)에, 용량 소자(Cs)의 상부 전극을 구성하는 소스/드레인 전극(13sd)까지 연장하는 접속 구멍(19a)이 마련되어 있다. 이 접속 구멍(19a)은, 격벽(15)상의 반도체층(17)에 대해 절연성을 유지하고 마련되는 것으로 한다.
반사 화소 전극(23)은, 제 2 개구(15b)를 피한 절연막(19)상에 마련되어 있고, 제 3 개구(15c) 내의 접속 구멍(19a)의 저부에서 소스/드레인 전극(13sd)에 접속되어 있다. 이로써, 반사 화소 전극(23)은, 소스/드레인 전극(13sd)을 통하여 투과 표시용 전극(11)에 접속되고, 투과 표시용 전극(11)과 동일한 전위가 인가되는 구성으로 되어 있다.
또한, 반사 화소 전극(23)은, 격벽층(15)과 이것을 덮는 절연막(19)상에 배치되어 있고, 투과 표시용 전극(11)과는 다른 높이에 마련되어 있다. 이 높이는, 투과 표시용 전극(11)이 마련된 투과 표시부와, 반사 화소 전극(23)이 마련된 반사 표시부에서의 액정층(LC)의 셀 갭에 맞추었던 값이고, 격벽층(15)과 이것을 덮는 절연막(19)에 의해 조정되어 있는 것으로 한다. 또한 이 절연막(19)은, 도시한 바와 같이 격벽층(15)에 의한 단차를 매입하는 일 없이 형성되어도 좋고, 표면 평탄한 평탄화막으로서 형성되어 있어도 좋다.
그리고, 이상의 투과 표시용 전극(11) 및 반사 화소 전극(23)을 덮도록 배향막(21)이 마련되어 있다.
이와 같은 표시 장치(1-5)에서는, 투과 표시용 전극(11)이 배치되어 있는 투과 표시부에서는, 제 1 실시 형태와 마찬가지로, 편향판을 통과하여 기판(3)측으로부터 입사한 광은, 투과 표시용 전극(11)을 투과하여 액정층(LC)에 달한다. 그리고, 투과 표시용 전극(11) 및 공통 전극(33)에의 전압의 인가 상태에 의해 소정의 배향한 액정층(LC)을 통과함으로써 소정의 편향 상태가 된 광만이, 대향 기판(31)측의 편향판을 통과하여 표시광으로서 취출된다.
한편, 반사 화소 전극(23)이 배치되어 있는 반사 표시부에서는, 편향판을 통과하여 대향 기판(31)측으로부터 입사한 광은, 액정층(LC)을 통과하여 반사 화소 전극(23)으로 반사하고, 재차 액정층(LC)을 통과한다. 이 때, 반사 화소 전극(23) 및 공통 전극(33)에의 전압의 인가 상태에 의해 소정의 배향한 액정층(LC)을 왕복으로 통과함으로써 소정의 편향 상태가 된 광만이, 대향 기판(31)측의 편향판을 재 차 통과하여 표시광으로서 취출된다.
다음에 이와 같은 표시 장치(1-5)의 제조 방법을 도 9의 A 내지 E의 단면 공정도에 의거하여 설명한다.
우선, 도 9의 A에 도시하는 바와 같이, 기판(3)상에 게이트 전극(5g) 및 하부 전극(7c) 등을 형성하고, 이것을 게이트 절연막(9)으로 덮으며, 또한 이 상부에 투과 표시용 전극(11)을 형성하고, 소스/드레인 전극(13sd)을 형성할 때까지를, 제 1 실시 형태와 마찬가지로 행한다.
다음에, 도 9의 B에 도시하는 바와 같이, 투과 표시용 전극(11) 및 소스/드레인 전극(13sd)이 형성된 게이트 절연막(9)상에, 측벽 역테이퍼 형상의 제 1 개구(15a), 제 2 개구(15b), 및 제 3 개구(15c)를 구비한 격벽층(15)을 형성한다. 또한, 각 개구(15a, 15b, 15c)의 형성 위치는, 도 7, 8을 이용하여 설명한 바와 같고, 제 1 개구(15a)를 게이트 전극(5g)상에, 제 2 개구부(15b)를 투과 표시용 전극(11)상의 넓은 범위에, 제 3 개구(15c)를 용량 소자(Cs)를 구성하는 소스/드레인 전극(13sd)상에 형성한다. 또한, 이와 같은 격벽층(15)의 제작 방법은, 제 1 실시 형태와 마찬가지이다.
이상과 같은 격벽층(15)을 형성한 후에는, 도 9의 C에 도시하는 바와 같이, 격벽층(15)의 상방으로부터 반도체층(17)을 성막함에 의해, 격벽층(15) 상에 배치된 반도체층(17)과는 분리되도록 제 1 개구(15a)의 저부에 반도체층(17)으로 이루어지는 채널 영역 반도체층(17ch)을 형성한다. 반도체층(17)의 성막은, 제 1 실시 형태와 마찬가지이다.
다음에, 도 9의 D에 도시하는 바와 같이, 격벽층(15) 및 반도체층(17)을 덮도록 절연막(19)을 형성한다. 이 절연막(19)은, 평탄화막으로서 형성하는 것이 바람직하다. 뒤이어, 격벽층(15)의 제 2 개구(15b)의 저부에서, 투과 표시용 전극(11)상의 절연막(19)을 패턴 제거하여 반도체층(17)을 노출시킨다. 또한 이 때, 격벽층(15)의 제 3 개구(15c)의 저부의 절연막(19)을 제거하여 접속 구멍(19a)을 형성하고, 접속 구멍(19a)의 저부에 반도체층(17)을 노출시킨다.
이와 같은 절연막(19)의 형성은, 제 1 실시 형태와 마찬가지이다. 또한, 인쇄법 등에 의해, 미리 투과 표시용 전극(11)상을 넓게 개구함과 함께, 접속 구멍(19a)을 갖는 형상으로 절연막(19)을 형성하여도 좋은 것도 마찬가지이다. 또한, 이 절연막(19)은, 리플로우 막으로 구성되어 있어도 좋고, 이 경우, 접속 구멍(19a)이 형성된 상태로 리플로우 처리됨에 의해, 접속 구멍(19a)의 개구 견부(肩部)(19a)를 라운드 형상으로 하여 다음에 형성된 반사 화소 전극의 단(段)잘려짐을 방지할 수 있다. 또한 이 절연막(19)은, 도시한 바와 같이 격벽층(15)에 의한 단차를 매입하는 일 없이 형성되어도 좋고, 표면 평탄한 평탄화막으로서 형성되어 있어도 좋다.
다음에, 절연막(19)의 패턴 제거에 이용한 레지스트 패턴 또는, 절연막(19) 자체를 마스크로 이용한 에칭에 의해, 제 2 개구(15b)의 저부에서의 투과 표시용 전극(11)상의 반도체층(17)을 제거하여 투과 표시용 전극(11)을 노출시킴과 함께, 접속 구멍(19a) 저부의 반도체층(17)을 제거하여 소스/드레인 전극(13sd)을 노출시킨다.
이후에는, 도 9의 E에 도시하는 바와 같이, 접속 구멍(19a)을 통하여 소스/드레인 전극(13sd)에 접속된 반사 화소 전극(23)을, 절연막(19)상에 형성한다. 다음에, 투과 표시용 전극(11) 및 반사 화소 전극(23)을 덮도록 기판(3)의 상방에 배향막(21)을 형성함에 의해, 구동측의 기판(3)(즉 표시 장치의 백 플레인)을 완성시킨다.
그 후는, 도 8에 도시한 바와 같이, 투명 재료로 이루어지는 대향 기판(31)상에, 투명 도전성 재료로 이루어지는 공통 전극(33) 및 배향막(35)을 순차적으로 형성한다. 그리고, 배향막(21, 35)을 마주 대하게 한 상태에서 기판(3)과 대향 기판(31)을 대향 배치하고, 이들의 기판(3-31) 사이에 스페이서(도시 생략)를 끼워지지시켜서 액정층(LC)을 주입 밀봉함에 의해, 반투과 반반사형의 액정 표시 장치(1-5)를 완성시킨다.
이상 설명한 제 5 실시 형태의 반투과 반반사형의 표시 장치(1-5)라도, 격벽층(15)에 형성한 제 1 개구(15a) 저부에 채널 영역 반도체층(17ch)을 마련한 구성이고, 또한 격벽층(15)에 투과 표시용 전극(11)의 형성 영역을 노출하는 제 2 개구(15b)가 마련되어 있고 해당 제 2 개구(15b)의 저부에 형성된 반도체층(17)이 제거되어 있기 때문에, 제 1 실시 형태와 마찬가지로, 투과 표시부에서는, 미세한 채널 영역 반도체층(17ch)을 구비하면서도, 반도체층(17)의 영향 없이 표시광을 얻을 수 있다. 또한, 반사 화소 전극(23)은, 반도체층(17)보다도 상부에 인출되어 있기 때문에, 반사 표시에 있어서도 반도체층(17)의 영향 없이 표시광을 얻을 수 있다.
또한, 반사 화소 전극(23)과 투과 표시용 전극(11)은, 제 2 절연막(19-2)이 제거된 부분에서 직접 접속되어 있어도 좋다. 이 경우에는, 격벽층(15)에 제 3 개구(15c)를 마련할 필요는 없고, 또한 절연막(19)에 접속 구멍(19a)을 마련할 필요는 없다.
<제 6 실시 형태>
도 10은, 제 6 실시 형태의 표시 장치(1-6)의 개략 단면도이고, 도 7의 Ⅷ-Ⅷ 라인을 따른 단면에 대응한다. 이 도면에 도시하는 표시 장치(1-6)가, 도 8을 이용하여 설명한 제 5 실시 형태의 표시 장치와 다른 점은, 절연막을 2층 구조로 한 점에 있고, 다른 구성은 마찬가지이다.
즉, 채널 영역 반도체층(17ch)의 보호막으로서 마련한 절연막(19)을 제 1 절연막(19-1)으로 하고, 투과 표시용 전극(11) 상에 개구를 형성하도록 상기 절연막(19-1) 상에 절연막(19-2)이 마련되어 있다. 이 제 2 절연막(19-2)은, 제 1 절연막(19-1)에 마련한 개구의 내벽을 덮도록 마련되어 있다. 이 절연막(19-1, 19-2)은, 도시한 바와 같이 격벽층(15)에 의한 단차를 매입하는 일 없이 형성되어도 좋고, 표면 평탄한 평탄화막으로서 형성되어 있어도 좋다. 또한, 이 제 2 절연막(19-2)에는, 제 1 절연막(19-1)에 마련한 접속 구멍(19a) 내에서 소스/드레인 전극(13sd)까지 연장하는 제 2 접속 구멍(19-2a)이 형성되어 있다.
그리고, 이 제 2 절연막(19-2)상에, 제 2 접속 구멍(19-2a)을 통하여 소스/드레인 전극(13sd)에 접속된 반사 화소 전극(23)이 마련되어 있다.
이와 같은 구성의 표시 장치(1-6)라도, 제 5 실시 형태의 반투과 반반사형의 표시 장치(1-5)와 마찬가지로, 미세한 채널 영역 반도체층(17ch)을 구비하면서도, 투과 표시부 및 반사 표시부의 양쪽에서, 반도체층(17)의 영향 없이 표시광을 얻을 수 있다.
또한, 절연막(19-1, 19-2)이 적층 구조이기 때문에, 채널 영역 반도체층(17ch)을 패턴화 하기 위한 격벽층(15)에 의한 단차를 완화하거나, 제 1 절연막(19-1)의 접속 구멍(19a)의 개구 상부의 모서리를, 제 2 절연막(19-2)에 의해 라운드 형상으로 덮을 수 있기 때문에, 이 상부에 형성되는 반사 화소 전극(23)의 단잘려짐을 방지할 수 있다.
또한, 제 2 절연막(19-2)은, 투과 표시용 전극(11)상에서 제거되어 있어도 좋다. 이 경우에는, 제 2 절연막(19-2)은 광투과성을 구비하고 있을 필요는 없다. 또한 이 경우라면, 반사 화소 전극(23)과 투과 표시용 전극(11)은, 제 2 절연막(19-2)이 제거된 부분에서 직접 접속되어 있어도 좋다. 반사 화소 전극(23)과 투과 표시용 전극(11)이 직접 접속되어 있는 구성이라면, 격벽층(15)에 제 3 개구(15c)를 마련할 필요는 없고, 또한 절연막(19)에 접속 구멍(19a)을 마련할 필요는 없다.
<제 7 실시 형태>
도 11은, 제 7 실시 형태의 표시 장치(1-7)의 개략 단면도이다. 이 도면에 도시하는 표시 장치(1-7)가, 도 10을 이용하여 설명한 제 6 실시 형태의 표시 장치와 다른 점은, 제 1 절연막(19-1)과 제 2 절연막(19-2) 사이에 실드층(25)이 배치되어 있는 점에 있고, 다른 구성은 마찬가지이다.
즉 실드층(25)은, 도전성 재료로 이루어지고, 채널 영역 반도체층(17ch)에 적층되는 위치에서, 제 1 절연막(19-1)과 제 2 절연막(19-2) 사이에 끼워진 상태로 마련되어 있다.
이와 같은 실드층(25)을 구비한 표시 장치의 제조 방법은, 제 1 절연막(19-1)을 성막한 후에, 또한 제 2 절연막(19-2)을 성막하기 전에, 제 1 절연막(19-1) 상에 실드층(25)을 형성하기 위한 공정을 행한다. 실드층(25)의 형성 방법이 특히 한정되는 것은 아니고, 예를 들면 게이트 전극(5g)이나 하부 전극(7c)의 형성과 마찬가지로 행하여진다.
이상 설명한 제 7 실시 형태에서는, 제 6 실시 형태의 효과에 더하여, 반사 화소 전극(23)과 채널 영역 반도체층(17ch) 사이에 실드층(25)을 마련함에 의해, 반사 화소 전극(23)의 전위가 채널 영역 반도체층(17ch)의 영향을 미치는, 이른바 백 채널 효과를 억제하는 것이 가능해진다. 이로써, 박막 트랜지스터(Tr)의 동작 전압 저감 등의 효과를 얻을 수 있다.
<제 8 실시 형태>
도 12는, 본 발명을 적용한 제 8 실시 형태의 표시 장치(1-8)에서의 구동측 기판의 1화소분의 개략 평면도이고, 화소 구동용의 박막 트랜지스터로서 톱 게이트형의 박막 트랜지스터(Tr')를 이용한 것이다. 또한 도 13은, 제 8 실시 형태의 표시 장치(1-8)의 개략 단면도이고, 도 12의 Ⅷ-Ⅷ 라인에 따른 단면에 대응한다. 또한, 앞서의 실시 형태와 동일한 구성 요소에는 동일한 부호를 붙여서 설명을 행한다.
이들의 도면에 도시하는 표시 장치(1-8)는, 구동측의 기판(3)상의 제 1층째 에, 투과 표시용 전극(11)이 마련되고, 또한 복수의 신호선(13)이 수직 방향으로 배선되어 있다. 각 신호선(13)으로부터는, 박막 트랜지스터(Tr')의 한쪽의 소스/드레인 전극(13sd)이, 수평 방향을 향하여 연장되어 있다. 또한, 제 1층째에는, 소스/드레인 전극(13sd)에 대향시켜서, 용량 소자(Cs)의 하부 전극을 겸하는 또한쪽의 소스/드레인 전극(13sd)이 마련되어 있고, 이 소스/드레인 전극(13sd)의 단부는, 투과 표시용 전극(11)의 단부에 겹쳐서 배치됨에 의해, 투과 표시용 전극(11)과 직접 접속되어 있다. 또한, 투과 표시용 전극(11)과 소스/드레인 전극(13sd)의 적층 상태는, 도시한 바와 같이 투과 표시용 전극(11)상에 소스/드레인 전극(13sd)이 배치되어도 좋고, 이 반대라도 좋다.
이상과 같은 투과 표시용 전극(11), 신호선(13) 및 소스/드레인 전극(13sd)이 형성된 기판(3)의 상부에는, 제 1 실시 형태와 같은 격벽층(15)이 마련되어 있다. 이 격벽층(15)에는, 제 1 실시 형태와 같은 제 1 개구(15a) 및 제 2 개구(15b)와 함께, 용량 소자(Cs)를 구성하는 소스/드레인 전극(13c)까지 연장하는 제 3 개구(15c)가 마련되어 있다.
즉, 제 1 개구(15a)는, 박막 트랜지스터(Tr')의 채널부에 대응하는 위치, 즉 소스/드레인 전극(13sd-13sd) 사이에 대응하는 위치에 마련되어 있다. 제 2 개구(1b)는, 투과 표시용 전극(11)상을 넓게 개구하도록 마련되어 있다. 제 3 개구(15c)는, 박막 트랜지스터(Tr')의 소스/드레인 전극(13sd)중, 용량 소자(Cs)의 하부 전극을 구성하는 측의 소스/드레인 전극(13sd)까지 연장하는 위치에 마련되어 있다.
또한, 이 격벽층(15)은, 제 1 실시 형태와 마찬가지로, 다음에 설명하는 반도체층(17)이 격벽층(15)의 상부와 하부로 분리되는 막두께를 구비하고 있는 것, 나아가서는 개구(15a, 15b, 15c)의 측벽이, 수직이나, 보다 바람직하게는 개구 상부를 향하여 개구경이 좁아지도록 경사진 역테이퍼 형상인 것으로 한다.
이와 같은 격벽층(15)의 제 1 개구(15a) 저부에는, 박막 트랜지스터(Tr')의 활성층을 구성하는 채널 영역 반도체층(17ch)이 마련되어 있다. 이 채널 영역 반도체층(17ch)은, 격벽층(15)의 상부로부터 성막된 반도체층(17)(도 13에만 도시)으로 이루어지고, 격벽층(15)상에서의 반도체층(17)과는 분리된 상태로 제 1 개구(15a)의 저부에 마련되어 있다. 또한 제 2 개구(15b) 저부에서의 게이트 전극(13)상의 반도체층(17)은 넓은 범위에서 제거되고, 게이트 전극(13)이 넓은 범위에서 반도체층(17)으로부터 노출하고 있는 것으로 한다. 또한, 제 3 개구(15c) 저부에서의 소스/드레인 전극(13sd)상에는, 반도체층(17)이 마련되어 있다.
그리고, 이상과 같은 채널 영역 반도체층(17ch) 및 제 3 개구(15c)의 반도체층(17)상을 덮도록, 게이트 절연막(9)(단면도만에 도시)이 마련되어 있다. 이 게이트 절연막(9)은, 투과 표시용 전극(11)상에서는 제거되어 있는 것으로 한다.
이와 같은 게이트 절연막(9)상에는, 평면도만에 도시한 주사선(5) 및 공통 배선(7)이, 신호선(13)에 대해 수직이 되는 수평 방향으로 배선되어 있다. 그리고, 주사선(5) 및 신호선(13)의 각 교차부에 각 화소가 설정되어 투과 표시용 전극(11)이 마련된 구성으로 되어 있다.
각 주사선(5)으로부터는, 박막 트랜지스터(Tr')의 게이트 전극(5g)이, 소스/ 드레인 전극(13sd) 사이의 채널 영역 반도체층(17ch)을 덮는 위치에 연장되어 있다. 그리고, 한 쌍의 소스/드레인 전극(13sd)과, 이들의 소스/드레인 전극(13sd) 사이에 걸쳐서 마련된 채널 영역 반도체층(17c)과, 게이트 절연막(9)을 통하여 채널 영역 반도체층(17ch)상에 마련된 게이트 전극(5g)으로, 톱 게이트형의 박막 트랜지스터(Tr')가 구성되어 있다.
또한, 각 공통 배선(7)의 중간부는, 용량 소자(Cs)의 상부 전극(7c')으로서 패턴화 되어 있다. 이 상부 전극(7c')은, 게이트 절연막(9)을 통하여, 하부 전극을 겸한 소스/드레인 전극(13sd)상에 겹쳐지도록 배치되어 있다. 그리고, 제 3 개구(15c)의 저부에서, 하부 전극을 겸한 소스/드레인 전극(13sd)과 상부 전극(7c') 사이에, 게이트 절연막(9)과 반도체층(17)을 끼워지지하여 이루어지는 용량 소자(Cs)가 구성되어 있다.
그리고, 이들의 게이트 전극(5g) 및 상부 전극(7c')이 마련된 기판(3)상에, 절연막(19)(도 13에만 도시)을 통하여 배향막(21)이 마련되고, 구동측의 기판(3)의 상부가 구성되어 있다. 절연막(19)은, 채널 영역 반도체층(17ch)의 보호막이 되는 것이고, 투과 표시용 전극(11) 위는 제거되어 있고 있는 것이 바람직하다. 단, 이 절연막(19)이 투명 재료로 이루어지는 경우에는, 투과 표시용 전극(11) 위도 절연막(19)으로 덮혀도 좋다. 즉, 절연막(19)은, 채널 영역 반도체층(17ch)을 포함하는 제 1 개구(15a)를 덮도록 격벽층(15)상에 형성되어 있다. 또한 이 절연막(19)은, 도시한 바와 같이 표면 평탄한 평탄화막으로서 형성되어 있어도 좋고, 격벽층(15)에 의한 단차를 매입하는 일 없이 형성되어도 좋다. 그리고, 배향막(21)도, 보호막 으로서 절연막(19)의 위로부터 제 1 개구(15a)를 덮으며, 또한 투과 표시용 전극(11)의 위로부터 제 2 개구(15b)를 덮도록 형성되어 있다.
한편, 이상과 같은 구동측의 기판(3)에서의 투과 표시용 전극(11)의 형성면측에는, 제 1 실시 형태와 같은 대향 기판(31)(도 13에만 도시)이 마련되어 있다. 즉, 대향 기판(31)은 투명 재료로 이루어지고, 투과 표시용 전극(11)을 향하는 면상에는, 전 화소에 공통의 투명 도전성 재료로 이루어지는 공통 전극(33)이 마련되고, 이 공통 전극(33)을 덮은 상태에서 배향막(35)이 마련되어 있다. 그리고, 2개의 기판의 배향막(21-35) 사이에, 스페이서(도시 생략)와 함께 액정층(LC)이 끼워지지되어 있다.
이상에 의해, 표시 장치(1-8)가 구성되어 있다. 이 표시 장치(1-8)에서는, 제 1 실시 형태와 같은 투과 표시가 행하여진다.
다음에 이와 같은 표시 장치(1-8)의 제조 방법을, 도 14의 단면 공정도에 의거하여 설명한다. 도 14의 A 내지 E는 제조 방법의 각 단계에 대응하는 단면도이다.
우선, 도 14의 A에 도시하는 바와 같이, 광투과성의 기판(3)을 준비하고, 이 상부에 투과 표시용 전극(11)을 형성하고, 또한 소스/드레인 전극(13sd)과 함께, 신호선을 배선 형성한다. 이들의 전극 및 배선의 형성은, 제 1 실시 형태와 마찬가지이고, 공지의 기술 및 재료를 적용할 수 있고, 이들이 한정되는 일은 없다.
다음에, 도 14의 B에 도시하는 바와 같이, 투과 표시용 전극(11) 및 소스/드레인 전극(13sd)이 형성된 기판(3)상에, 측벽 역테이퍼 형상의 제 1 개구(15a) 및 제 2 개구(15b) 나아가서는 제 3 개구(15c)를 구비한 격벽층(15)을 형성한다. 또한, 각 개구(15a, 15b, 15c)의 형성 위치는, 도 12, 13을 이용하여 설명한 바와 같고, 형성 방법은 제 1 실시 형태와 마찬가지라도 좋다.
그 후, 도 14의 C에 도시하는 바와 같이, 격벽층(15)의 상방으로부터 반도체층(17)을 성막함에 의해, 격벽층(15) 상에 배치된 반도체층(17)과는 분리되도록 제 1 개구(15a)의 저부에 반도체층(17)으로 이루어지는 채널 영역 반도체층(17ch)을 형성한다. 반도체층(17)의 성막 방법은, 제 1 실시 형태로 마찬가지라도 좋다.
다음에, 도 14의 D에 도시하는 바와 같이, 격벽층(15) 및 반도체층(17)을 덮도록, 게이트 절연막(9)을 형성한다. 이 게이트 절연막(9)은, 제 1 실시 형태와 마찬가지로 형성된다. 다음에, 격벽층(15)의 제 2 개구(15b)의 저부에서, 투과 표시용 전극(11)상의 게이트 절연막(9)을 패턴 제거하여 반도체층(17)을 노출시킨다.
또한 여기서는, 인쇄법 등에 의해, 미리 투과 표시용 전극(11)상을 넓게 개구한 형상으로 게이트 절연막(9)을 형성하여도 좋다.
다음에, 게이트 절연막(9)의 패턴 제거에 이용한 레지스트 패턴 또는, 게이트 절연막(9) 자체를 마스크로 이용한 에칭에 의해, 제 2 개구(15b)의 저부에서의 투과 표시용 전극(11)상의 반도체층(17)을 제거하고, 투과 표시용 전극(11)을 노출시킨다.
이후, 도 14의 E에 도시하는 바와 같이, 게이트 절연막(9)상에 게이트 전극(5g) 및 상부 전극(7c')과 함께 주사선이나 공통 배선을 배선 형성한다. 이들의 전극 및 배선의 형성은, 공지의 기술 및 재료를 적용할 수 있다.
이상과 같이 하여, 한 쌍의 소스/드레인 전극(13sd) 사이에 걸쳐서 마련된 채널 영역 반도체층(17c)상에, 게이트 절연막(9)을 통하여 게이트 전극(5g)을 마련하여 이루어지는 톱 게이트 보텀 콘택트형의 박막 트랜지스터(Tr')를 얻는다. 또한, 격벽층(15)에서의 제 3 개구(15c)의 저부에 있어서, 하부 전극을 겸한 소스/드레인 전극(13sd)과 상부 전극(7c') 사이에, 게이트 절연막(9)과 반도체층(17)을 끼워지지하여 이루어지는 용량 소자(Cs)를 얻는다.
그 후, 게이트 전극(5g) 및 상부 전극(7c)을 덮으면서 기판(3)의 상방에 절연막(19)을 형성한다. 이 절연막(19)은, 투과 표시용 전극(11)을 넓게 노출하는 형상에 형성되는 것으로 한다. 이와 같은 절연막(19)의 형성은, 기판(3)상의 전면에 절연막(19)을 성막하고, 격벽층(15)의 제 2 개구(15b)의 저부에서 투과 표시용 전극(11)상의 절연막(19)을 패턴 제거하든지, 또는 인쇄법 등에 의해, 미리 투과 표시용 전극(11)상을 넓게 개구한 형상으로 형성하여도 좋다. 또한 이 절연막(19)은, 도시한 바와 같이 표면 평탄한 평탄화막으로서 형성되어 있어도 좋고, 격벽층(15)에 의한 단차를 매입하는 일 없이 형성되어도 좋다. 또한, 절연막(19)의 표면이 요철 표면인 경우에는, 개구(15a, 15b)의 측벽의 역테이퍼 형상을 순테이퍼 형상으로 변환한 측벽으로 구성되어 있는 것이 바람직하다. 또한 이 절연막(19)은, 단층 구조라도 적층 구조라도 좋다. 이와 같은 절연막(19)은, 질화 실리콘, 산화 실리콘, 폴리파라크실렌, 폴리비닐알코올, 폴리비닐페놀, PMMA 등의 아크릴계 수지 등으로 구성되는 것으로 한다.
이후, 배향막(21)을 형성함에 의해, 구동측의 기판(3)(즉 표시 장치의 백 플 레인)을 완성시킨다.
그 후, 도 13에 도시한 바와 같이, 투명 재료로 이루어지는 대향 기판(31)상에, 투명 도전성 재료로 이루어지는 공통 전극(33) 및 배향막(35)을 순차적으로 형성한다. 그리고, 배향막(21, 35)을 마주 대하게 한 상태에서 기판(3)과 대향 기판(31)을 대향 배치하고, 이들의 기판(3-31) 사이에 스페이서(도시 생략)를 끼워지지시켜서 액정층(LC)을 주입 밀봉함에 의해, 톱 게이트형의 박막 트랜지스터를 이용한 투과형의 액정 표시 장치(1-8)를 완성시킨다.
이상 설명한 제 8 실시 형태에서도, 격벽층(15)에 형성한 제 1 개구(15a) 저부에 채널 영역 반도체층(17ch)을 마련한 구성이고, 또한 격벽층(15)에 투과 표시용 전극(11)의 형성 영역을 노출하는 제 2 개구(15b)가 마련되어 있고 해당 제 2 개구(15b)의 저부에 형성된 반도체층(17)이 제거되어 있기 때문에, 제 1 실시 형태와 마찬가지로 미세한 채널 영역 반도체층(17ch)을 구비하면서도, 반도체층(17)의 영향 없이 표시광을 얻을 수 있다.
<제 9 실시 형태>
도 15는, 본 발명을 적용한 제 9 실시 형태의 표시 장치(1-9)에서의 구동측 기판의 1화소분의 개략 평면도이고, 화소 구동용의 박막 트랜지스터로서 보텀 게이트형의 박막 트랜지스터(Tr)를 이용한 IPS(In-Plane-Switching) 모드의 액정 표시 장치이다. 또한 도 16은, 제 9 실시 형태의 표시 장치(1-9)의 개략 단면도이고, 도 15에서의 ⅩⅥ-ⅩⅥ 라인을 따른 단면에 대응한다. 또한, 앞의 실시 형태와 동일한 구성 요소에는 동일한 부호를 붙여서 설명을 행한다.
이들의 도면에 도시하는 표시 장치(1-9)가, 제 1 실시 형태의 표시 장치(1-1)와 다른 점은, 투과 표시용 전극(11)과 동일층에 공통 전극(33)이 마련되어 있고, 대향 기판(31)측에는 공통 전극(33)이 마련되지 않은 점에 있고, 다른 구성은 마찬가지이다. 또한, 기판(3)상에는, 이 공통 전극(33)에 접속되는 공통 배선(7a)은, 용량 소자(Cs)의 하부 전극(7c)을 겸한 공통 배선(7)과 별개로 마련되어 있어도 좋고, 이 경우, 예를 들면 공통 배선(7a)은, 게이트 전극(5) 및, 용량 소자(Cs)의 하부 전극(7c)을 겸한 공통 배선(7)과 동일층에서 형성되어 있다.
즉, 본 제 9 실시 형태에서는, 게이트 전극(5g) 및 용량 소자의 하부 전극(7c)을 덮는 게이트 절연막(9)상에, 투과 표시용 전극(11)과 공통 전극(33)이, 교대로 병렬 배치된 이른바 빗형상(comb-like arrangement)으로 배선되어 있다. 또한, 공통 전극(33)은, 게이트 절연막(9)에 마련한 접속 구멍(9a)(도 15에만 도시)을 통하여, 게이트 전극(5) 및, 용량 소자(Cs)의 하부 전극(7c)을 겸한 공통 배선(7)과 동일층에서 형성된 공통 배선(7a)에 접속되어 있다.
그리고, 격벽층(15)에 마련된 제 2 개구(15b)는, 투과 표시용 전극(11)상 및 공통 전극(33)상을 넓게 개구한 형상으로 마련되어 있다.
이와 같은 구성의 표시 장치에서는, 투과 표시용 전극(11)-공통 전극(33) 사이에 인가된 횡전계에 의해 액정층(LC)의 배향이 소정 상태가 된 경우에, 편향판을 통하여 기판(3)측으로부터 입사하여 액정층(LC)을 통과한 광이, 대향 기판(31)측의 편향판을 통과하여 표시광으로서 취출된다.
이상과 같은 구성의 표시 장치의 제조 방법은, 제 1 실시 형태에서 도 3을 이용하여 설명한 순서에 있어서, 투과 표시용 전극(11)을 형성하기 전에, 게이트 절연막(9)에 공통 배선(7)까지 연장하는 접속 구멍(9a)을 형성하는 공정을 추가한다. 또한, 투과 표시용 전극(11)의 패턴 형성과 동일 공정에서, 공통 전극(33)을 패턴 형성하면 좋다.
이와 같은 IPS 모드의 표시 장치(1-9)라도, 격벽층(15)에 형성한 제 1 개구(15a) 저부에 채널 영역 반도체층(17ch)을 마련한 구성이고, 또한 격벽층(15)에 투과 표시용 전극(11)의 형성 영역을 노출하는 제 2 개구(15b)가 마련되어 있고 해당 제 2 개구(15b)의 저부에 형성된 반도체층(17)이 제거되어 있기 때문에, 제 1 실시 형태와 마찬가지로 미세한 채널 영역 반도체층(17ch)을 구비하면서도, 반도체층(17)의 영향 없이 표시광을 얻을 수 있다.
또한, 본 제 9 실시 형태는, 제 5, 제 6 실시 형태와 조합시켜서 반투과 반반사형으로 하여도 좋다. 또한 본 제 9 실시 형태는, 제 8 실시 형태와 조합시켜서, 박막 트랜지스터를 톱 게이트형으로 하여도 좋다.
또한, 제 9 실시 형태의 구성에 있어서, 빗형상의 투과 표시용 전극(11)보다도 하층의 게이트 절연막(9) 아래에 공통 전극(33)을 마련함으로써, FFS(Field Fringe Switching) 모드의 액정 표시 장치를 구성할 수 있다. 이 경우, 공통 전극(33)은, 제 2 개구(15b)에 대응하는 전면에 마련하여도 좋다. 이와 같은 구성이라도, 같은 효과를 얻을 수 있다.
또한 이상의 제 1 실시 형태 내지 제 9 실시 형태에서는, 투과 표시용 전극(11)을 반사 화소 전극으로서 마련하여도 좋다. 이와 같은 경우라도 반사 화소 전극상의 격벽층(15)나 반도체층(17)이 제거되어 있기 때문에, 이들의 영향 없이 대향 기판(31)측으로부터의 입사광을 반사 화소 전극에서 반사시켜서 표시광으로서 취출하는 것이 가능하다.
본 발명은 2008년 6월 7일자로 일본특허청에 특허출원된 일본특허원 제2008-157489호를 우선권으로 주장한다.
당업자라면, 하기의 특허청구범위 또는 그 등가의 범위 내에서, 설계상의 필요 또는 다른 요인에 따라, 상기 실시예에 대해 여러가지 수정, 조합, 부분 조합, 및 변경을 가할 수 있을 것이다.
도 1은 보텀 게이트형의 박막 트랜지스터를 이용한 제 1 내지 제 4 실시 형태의 표시 장치에서의 1화소분의 주요부 평면도.
도 2는 제 1 실시 형태의 표시 장치에서의 1화소분의 단면도.
도 3은 제 1 실시 형태의 표시 장치의 제조 공정도.
도 4는 제 2 실시 형태의 표시 장치에서의 1화소분의 단면도.
도 5는 제 3 실시 형태의 표시 장치에서의 1화소분의 단면도.
도 6은 제 4 실시 형태의 표시 장치에서의 1화소분의 단면도.
도 7은 반투과 반반사형에 적용한 제 5 내지 제 7 실시 형태의 표시 장치에서의 1화소분의 주요부 평면도.
도 8은 제 5 실시 형태의 표시 장치에서의 1화소분의 단면도.
도 9은 제 5 실시 형태의 표시 장치의 제조 공정도.
도 10은 제 6 실시 형태의 표시 장치에서의 1화소분의 단면도.
도 11은 제 7 실시 형태의 표시 장치에서의 1화소분의 단면도.
도 12는 톱 게이트형의 박막 트랜지스터를 이용한 제 8 실시 형태의 표시 장치에서의 1화소분의 주요부 평면도.
도 13은 제 8 실시 형태의 표시 장치에서의 1화소분의 단면도.
도 14는 제 8 실시 형태의 표시 장치의 제조 공정도.
도 15는 IPS 모드를 적용한 제 9 실시 형태의 표시 장치에서의 1화소분의 주요부 평면도.
도 16은 제 9 실시 형태의 표시 장치에서의 1화소분의 단면도.
(도면의 주요 부분에 대한 부호의 설명)
1-1, 1-2, 1-3, 1-4, 1-5, 1-6, 1-7, 1-8, 1-9 : 표시 장치(반도체 장치)
3 : 기판
5g : 게이트 전극
9 : 게이트 절연막
11 : 투과 표시용 전극(화소 전극)
13sd : 소스/드레인 전극
15 : 격벽층
15a : 제 1 개구
15b : 제 2 개구
15c : 제 3 개구
17 : 반도체층
17ch : 채널 영역 반도체층
19 : 절연막
19a : 접속 구멍
21 : 배향막(보호막)
23 : 반사 화소 전극
31 : 대향 기판
LC : 액정층
Tr : 박막 트랜지스터(보텀 게이트형)
Tr' : 박막 트랜지스터(톱 게이트형)

Claims (19)

  1. 기판상에 형성된 소스 전극 및 드레인 전극과;
    상기 기판상에 형성되며 상기 소스 전극 또는 상기 드레인 전극에 접하는 화소 전극과;
    상기 소스 전극 및 상기 드레인 전극 사이까지 연장하는 제 1 개구와, 상기 화소 전극상에 형성되며 상기 화소 전극까지 연장하는 제 2 개구를 구비하며, 상기 기판상에 형성되는 절연성의 격벽층과;
    상기 제 1 개구의 저부에 형성된 채널 영역 반도체층과;
    상기 채널 영역 반도체층을 포함하는 상기 제 1 개구를 덮도록 상기 격벽층상에 형성된 절연막; 및
    상기 절연막의 위로부터 상기 제 1 개구를 덮으며, 상기 화소 전극의 위로부터 제 2 개구를 덮는 배향막을 포함하는 것을 특징으로 하는 표시 장치.
  2. 제 1항에 있어서,
    상기 격벽층의 상부에는 상기 채널 영역 반도체층과 동일 재료로 이루어지는 반도체층이 형성되는 것을 특징으로 하는 표시 장치.
  3. 제 1항에 있어서,
    상기 채널 영역 반도체층은 유기 재료로 이루어지는 것을 특징으로 하는 표 시 장치.
  4. 제 1항에 있어서,
    상기 기판에 대향하도록 마련된 대향 기판과 상기 기판과 상기 대향 기판 사이에 배치되는 액정층을 더 포함하는 것을 특징으로 하는 표시 장치.
  5. 제 1항에 있어서,
    상기 박막 트랜지스터는 보텀 게이트형 트랜지스터이고,
    상기 기판과 상기 채널 영역 반도체층 사이에는, 상기 기판측으로부터 차례로 게이트 전극 및 게이트 절연막이 형성되는 것을 특징으로 하는 표시 장치.
  6. 제 1항에 있어서,
    상기 화소 전극은 투과 표시용 전극이고,
    반사 화소 전극이 상기 절연막을 통해 상기 격벽층의 상층 상의 상기 투과 표시용 전극에 전기적으로 접속되는 것을 특징으로 하는 표시 장치.
  7. 제 6항에 있어서,
    상기 격벽층에 형성되며 상기 소스 전극 또는 상기 드레인 전극까지 연장하는 제 3 개구; 및
    적어도 상기 절연막에는 형성되며 상기 제 3 개구의 내측에서 상기 소스 전 극 또는 상기 드레인 전극까지 연장하는 접속 구멍을 더 포함하고,
    상기 반사 화소 전극은, 상기 접속 구멍의 저부에 노출된 상기 소스 전극 또는 상기 드레인 전극을 통하여 상기 투과 표시용 전극에 접속되는 것을 특징으로 하는 표시 장치.
  8. 제 6항에 있어서,
    상기 격벽층에 형성되며 상기 소스 전극 또는 상기 드레인 전극까지 연장하는 제 3 개구; 및
    상기 제 3 개구의 저부에 위치되며 상기 채널 영역 반도체층과 동일 재료로 이루어지는 반도체층을 더 포함하며,
    상기 절연막, 및 상기 제 3 개구의 저부에 마련된 반도체층에 접속 구멍이 형성되며, 상기 접속 구멍은, 상기 격벽층상의 상기 반도체층에 대해 절연성을 유지한 상태에서, 해당 제 3 개구의 내측에서 상기 소스 전극 또는 상기 드레인 전극까지 연장하며,
    상기 반사 화소 전극은, 상기 접속 구멍의 저부에 노출된 상기 소스 전극 또는 상기 드레인 전극을 통하여 상기 투과 표시용 전극에 접속되는 것을 특징으로 하는 표시 장치.
  9. 제 6항에 있어서,
    상기 투과 표시용 전극의 높이 위치에 대한 상기 반사 화소 전극의 높이 위 치는, 상기 격벽층의 높이를 참조하여 조정되는 것을 특징으로 하는 표시 장치.
  10. 제 1항에 있어서,
    상기 박막 트랜지스터는 톱 게이트형 트랜지스터이고,
    상기 채널 영역 반도체층상에는, 게이트 절연막을 통하여 게이트 전극이 형성되는 것을 특징으로 하는 표시 장치.
  11. 기판상에 박막 트랜지스터의 소스/드레인 전극을 형성함과 함께, 상기 소스/드레인 전극에 접속된 화소 전극을 형성하는 공정과;
    상기 소스 전극 및 상기 드레인 전극 사이까지 연장하는 제 1 개구와, 상기 화소 전극상 위치되며 상기 화소 전극까지 연장하는 제 2 개구를 구비하는 절연성의 격벽층을 상기 기판상에 형성하는 공정; 및
    상기 제 1 개구의 저부에 반도체층으로 이루어지는 채널 영역 반도체층을 형성하는 공정을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  12. 제 11항에 있어서,
    상기 채널 영역 반도체층을 형성하는 공정은: 상기 격벽층의 상부로부터의 반도체층의 성막에 의해, 상기 격벽층의 상부와는 분리된 상태에서 상기 제 1 개구의 저부에 상기 반도체층으로 이루어지는 채널 영역 반도체층을 형성하는 것을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  13. 제 12항에 있어서,
    상기 채널 영역 반도체층을 형성하는 공정은: 상기 격벽층의 상부로부터의 반도체층의 성막에 의해, 상기 격벽층의 상부와는 분리된 상태에서 상기 제 1 개구의 저부에 상기 반도체층으로 이루어지는 채널 영역 반도체층을 형성하며;
    상기 제 2의 개구의 저부에 상기 채널 영역 반도체층과 동일 재료로 이루어지는 반도체층을 형성하는 것을 포함하고,
    상기 제 2의 개구의 저부로부터 상기 반도체층을 제거하는 공정은 상기 채널 영역 반도체층을 형성하는 공정의 이후에 수행되는 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 제 11항에 있어서,
    상기 채널 영역 반도체층을 형성하는 공정은: 반도체 재료가 포함된 용액을 제 1 개구 저부에만 선택적으로 준비하는 기술을 사용하여 상기 제 1 개구의 저부에 상기 반도체층으로 이루어지는 채널 영역 반도체층을 형성하는 것을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 기판상의 소스 전극 및 드레인 전극과;
    상기 기판상에 형성되며 상기 소스 전극 또는 상기 드레인 전극에 접하는 도전성 패턴과;
    상기 소스 전극 및 상기 드레인 전극 사이까지 연장하는 제 1 개구와, 상기 도전성 패턴의 중앙부에 위치되며 상기 도전성 패턴까지 연장하는 제 2 개구를 구비하는 절연성의 격벽층과;
    상기 제 1 개구의 저부에 형성된 채널 영역 반도체층과;
    상기 채널 영역 반도체층을 포함하는 상기 제 1 개구를 덮도록 상기 격벽층상에 형성된 절연막; 및
    상기 절연막의 위로부터 상기 제 1 개구를 덮으며, 상기 도전성 패턴의 위로부터 제 2 개구를 덮는 배향막을 포함하는 것을 특징으로 하는 반도체 장치.
  16. 기판상에 박막 트랜지스터의 소스/드레인 전극을 형성함과 함께, 상기 소스/드레인 전극에 접속된 도전성 패턴을 형성하는 공정과;
    상기 소스 전극 및 상기 드레인 전극 사이까지 연장하는 제 1 개구와, 상기 도전성 패턴의 중앙부에 위치되며 상기 도전성 패턴까지 연장하는 제 2 개구를 구비하는 절연성의 격벽층을 상기 기판상에 형성하는 공정과;
    상기 제 1 개구의 저부에 해당 반도체층으로 형성되는 채널 영역 반도체층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 16항에 있어서,
    상기 채널 영역 반도체층을 형성하는 공정은, 상기 격벽층의 상부로부터의 반도체층의 성막에 의해, 상기 격벽층의 상부와는 분리된 상태에서 상기 제 1 개구 의 저부에 상기 반도체층으로 형성된 채널 영역 반도체층을 형성하는 것을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제 17항에 있어서,
    상기 채널 영역 반도체층을 형성하는 공정은:
    상기 격벽층의 상부로부터의 반도체층의 성막에 의해, 상기 격벽층의 상부와는 분리된 상태에서 상기 제 1 개구의 저부에 상기 반도체층으로 형성된 채널 영역 반도체층을 형성하며;
    상기 제 2의 개구의 저부에 상기 채널 영역 반도체층과 동일 재료로 이루어지는 반도체층을 형성하는 것을 포함하고,
    상기 제 2의 개구의 저부로부터 상기 반도체층을 제거하는 공정은 상기 채널 영역 반도체층을 형성하는 공정 이후에 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제 16항에 있어서,
    상기 채널 영역 반도체층을 형성하는 공정은:
    반도체 재료가 포함된 용액을 제 1 개구 저부에만 선택적으로 마련하는 기술을 사용하며;
    상기 제 1 개구의 저부에 상기 반도체층으로 이루어지는 채널 영역 반도체층을 형성하는 것을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020090045892A 2008-06-17 2009-05-26 표시 장치 및 그 제조 방법, 및 반도체 장치 및 그 제조 방법 KR20090131245A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008157489A JP4618337B2 (ja) 2008-06-17 2008-06-17 表示装置およびその製造方法、ならびに半導体装置およびその製造方法
JPJP-P-2008-157489 2008-06-17

Publications (1)

Publication Number Publication Date
KR20090131245A true KR20090131245A (ko) 2009-12-28

Family

ID=40929635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090045892A KR20090131245A (ko) 2008-06-17 2009-05-26 표시 장치 및 그 제조 방법, 및 반도체 장치 및 그 제조 방법

Country Status (6)

Country Link
US (3) US8063405B2 (ko)
EP (1) EP2136244A1 (ko)
JP (1) JP4618337B2 (ko)
KR (1) KR20090131245A (ko)
CN (1) CN101609832B (ko)
TW (1) TWI389320B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105824162A (zh) * 2016-06-01 2016-08-03 北京京东方光电科技有限公司 阵列基板及其制作方法、显示装置
KR20190102071A (ko) * 2017-02-08 2019-09-02 가부시키가이샤 재팬 디스프레이 터치 센서 내장 표시 장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021477A (ja) * 2007-07-13 2009-01-29 Sony Corp 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
JP2013050509A (ja) * 2011-08-30 2013-03-14 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置
KR101876540B1 (ko) * 2011-12-28 2018-07-10 삼성디스플레이 주식회사 가요성 표시 장치 및 가요성 표시 장치의 제조 방법
CN102655155B (zh) * 2012-02-27 2015-03-11 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN102789106B (zh) * 2012-04-24 2015-01-07 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制备方法以及显示装置
TWI477867B (zh) 2012-07-16 2015-03-21 E Ink Holdings Inc 畫素結構及其製造方法
CN103996683B (zh) * 2014-05-29 2015-02-18 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN104485338B (zh) * 2014-12-15 2017-06-20 京东方科技集团股份有限公司 阵列基板及制作方法、液晶显示面板和反射式液晶显示器
CN105301833A (zh) * 2015-12-02 2016-02-03 上海天马微电子有限公司 阵列基板、阵列基板的制作方法以及液晶显示面板
CN108803161B (zh) * 2018-06-29 2021-07-09 上海天马微电子有限公司 显示面板、显示面板的制造方法以及显示装置
CN109920814B (zh) * 2019-03-12 2022-10-04 京东方科技集团股份有限公司 显示基板及制造方法、显示装置
CN112117333A (zh) * 2020-09-24 2020-12-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6369410B1 (en) * 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
US6683666B1 (en) 1999-11-11 2004-01-27 Samsung Electronics Co., Ltd. Reflective-transmission type thin film transistor liquid crystal display
KR100366768B1 (ko) * 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP2002269504A (ja) * 2001-03-07 2002-09-20 Konica Corp 電子カード発行システム及び電子カード発行方法
JP4841751B2 (ja) * 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
CN100378551C (zh) * 2001-10-22 2008-04-02 三星电子株式会社 液晶显示器及其制造方法
KR100925452B1 (ko) * 2002-08-14 2009-11-06 삼성전자주식회사 Ｏｃｂ 모드 액정 표시 장치 그 구동 방법
JP3923462B2 (ja) * 2003-10-02 2007-05-30 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
CN100533808C (zh) * 2004-01-26 2009-08-26 株式会社半导体能源研究所 显示器件及其制造方法以及电视设备
US7223641B2 (en) * 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
US8040469B2 (en) * 2004-09-10 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same and apparatus for manufacturing the same
US7470604B2 (en) * 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
CN100416389C (zh) * 2004-11-29 2008-09-03 友达光电股份有限公司 液晶显示装置及其制造方法
KR101125254B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
KR101209046B1 (ko) * 2005-07-27 2012-12-06 삼성디스플레이 주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
EP1832915B1 (en) * 2006-01-31 2012-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device with improved contrast
WO2007148601A1 (ja) * 2006-06-19 2007-12-27 Panasonic Corporation 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
US7968453B2 (en) * 2006-10-12 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, and etching apparatus
US7767595B2 (en) * 2006-10-26 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI318010B (en) * 2006-11-09 2009-12-01 Au Optronics Corp Pixel structure and fabricating method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105824162A (zh) * 2016-06-01 2016-08-03 北京京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN105824162B (zh) * 2016-06-01 2020-09-01 北京京东方光电科技有限公司 阵列基板及其制作方法、显示装置
KR20190102071A (ko) * 2017-02-08 2019-09-02 가부시키가이샤 재팬 디스프레이 터치 센서 내장 표시 장치
US10809837B2 (en) 2017-02-08 2020-10-20 Japan Display Inc. Display device with built-in touch sensor

Also Published As

Publication number Publication date
US20120034723A1 (en) 2012-02-09
TWI389320B (zh) 2013-03-11
CN101609832A (zh) 2009-12-23
CN101609832B (zh) 2011-08-03
TW201003925A (en) 2010-01-16
US20120190145A1 (en) 2012-07-26
JP4618337B2 (ja) 2011-01-26
EP2136244A1 (en) 2009-12-23
US8063405B2 (en) 2011-11-22
US20090309103A1 (en) 2009-12-17
US8168484B2 (en) 2012-05-01
US8383468B2 (en) 2013-02-26
JP2009300903A (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
KR20090131245A (ko) 표시 장치 및 그 제조 방법, 및 반도체 장치 및 그 제조 방법
KR102008902B1 (ko) 어레이 기판 및 이의 제조 방법
KR101425064B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
KR102507718B1 (ko) 표시 장치 및 이의 제조 방법
JP5162028B2 (ja) アクティブマトリクス基板及びそれを備えた表示装置
KR20100032407A (ko) 반도체 장치 및 그 제조 방법, 및 표시 장치 및 그 제조 방법
JP6128961B2 (ja) 薄膜トランジスタ、表示パネル用基板、表示パネル、表示装置および薄膜トランジスタの製造方法
EP3279721B1 (en) Array substrate and manufacturing method therefor, and display device
WO2014054569A1 (ja) 半導体装置及び表示装置
US20210303093A1 (en) Array substrate and method for manufacturing same, and display device
US10797082B2 (en) Thin film transistor array substrate and method of producing the same
CN111240115A (zh) 薄膜晶体管阵列基板及其制作方法、液晶显示面板
US20150138481A1 (en) Liquid crystal display panel and method for manufacturing liquid crystal display panel
US10108059B2 (en) Display substrate, liquid crystal display comprising the same, and method of manufacturing the same
JP2008216607A (ja) 液晶表示装置
WO2014054563A1 (ja) 半導体装置及び表示装置
US9383608B2 (en) Array substrate and manufacturing method thereof
WO2022088078A1 (zh) 显示基板、显示面板及显示装置
KR20140036036A (ko) 경사진 광 반사 층을 갖는 디스플레이 디바이스 및 그에 대한 제조 방법
US9105729B2 (en) Display substrate
KR102027526B1 (ko) 씨오티 구조의 액정표시장치 및 이의 제조 방법
JP2010002675A (ja) 表示装置およびその製造方法
JP2009265207A (ja) 表示装置および表示装置の製造方法
JP2016095336A (ja) 液晶表示装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid