JP2009265207A - 表示装置および表示装置の製造方法 - Google Patents
表示装置および表示装置の製造方法 Download PDFInfo
- Publication number
- JP2009265207A JP2009265207A JP2008112023A JP2008112023A JP2009265207A JP 2009265207 A JP2009265207 A JP 2009265207A JP 2008112023 A JP2008112023 A JP 2008112023A JP 2008112023 A JP2008112023 A JP 2008112023A JP 2009265207 A JP2009265207 A JP 2009265207A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- display device
- layer
- opening
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】特別な構造体を必要とせずに画素電極からなる凹凸反射面が設けられた反射型の表示装置、およびその製造方法を提供することを目的とする。
【解決手段】基板3上に設けられた薄膜トランジスタTrと、薄膜トランジスタTrを覆う状態で基板3上に設けられた凹凸表面を有する下地絶縁膜17と、下地絶縁膜17の凹凸表面を覆う反射膜からなり下地絶縁膜17に形成された接続孔17aを介して薄膜トランジスタTrに接続された画素電極19とを備えた反射型の表示装置1-1において、基板3と下地絶縁膜17との間には、下地絶縁膜17の凹凸表面に対応してパターニングされた絶縁性の隔壁層13が設けられている。隔壁層13には、薄膜トランジスタTrのチャネル部に対応する位置に第1開口13aが設けられると共に、接続孔17aに対応する位置に第2開口13bが設けられ、第1開口13a底部には、薄膜トランジスタTrの活性層を構成するチャネル部半導体層15chが設けられている。
【選択図】図2
【解決手段】基板3上に設けられた薄膜トランジスタTrと、薄膜トランジスタTrを覆う状態で基板3上に設けられた凹凸表面を有する下地絶縁膜17と、下地絶縁膜17の凹凸表面を覆う反射膜からなり下地絶縁膜17に形成された接続孔17aを介して薄膜トランジスタTrに接続された画素電極19とを備えた反射型の表示装置1-1において、基板3と下地絶縁膜17との間には、下地絶縁膜17の凹凸表面に対応してパターニングされた絶縁性の隔壁層13が設けられている。隔壁層13には、薄膜トランジスタTrのチャネル部に対応する位置に第1開口13aが設けられると共に、接続孔17aに対応する位置に第2開口13bが設けられ、第1開口13a底部には、薄膜トランジスタTrの活性層を構成するチャネル部半導体層15chが設けられている。
【選択図】図2
Description
本発明は表示装置および表示装置の製造方法に関し、特には凹凸反射面を有する反射型の液晶表示装置に適する表示装置およびその製造方法に関する。
近年、アクティブマトリックス駆動の液晶表示装置における画素スイッチング用の素子として、有機材料からなる半導体層を用いた薄膜トランジスタ(thin film transistor:TFT)、すなわち有機TFTの適用が注目されている。有機TFTは、半導体層を低温で成膜することが可能である。このため、プラスチック等の耐熱性のないフレキシブルな基板上への形成も可能であり、フレキシブル・ディスプレイのバックプレーン(駆動用の背面版)への搭載も期待されている。
有機TFTを形成する方法の1つとして、基板上に段差の大きな隔壁層(パターン化絶縁層)を形成し、この隔壁層上から半導体層を成膜することにより、隔壁層の下部と上部とで分断されたパターン形状の半導体層を形成する方法が提案されている。この場合、例えばゲート電極を覆うゲート絶縁膜上にソース/ドレインをパターン形成し、この上部に隔壁層を形成する。そしてこの隔壁層上からの半導体層の成膜により、隔壁層の上部の半導体層に対して分断された状態で、下部におけるソース/ドレイン間にチャネル部となる半導体層が形成形成される(例えば、下記特許文献1参照)。
ところで、フレキシブル・ディスプレイにおいては、外光を利用した反射型表示とすることにより、屈曲が困難なバックライトを不要とする構成が望まれている。反射型表示部を有する液晶表示装置おいては、外光を効率的に反射させて利用するにあたり、外光と液晶表示装置の表示パネルと観察者との位置関係によらず、視認性を高めることが要求されている。このため、画素電極の表面を反射面としてこの反射面を凹凸形状とし、この凹凸形状のテーパ状側壁において外光を拡散反射させる構成が採用されている。
このような反射面の形成は、先ず、レジスト材料膜をパターニングし、角部を丸める熱処理工程を行うことによって、側壁テーパ形状を有する複数のドットパターンを配列形成する。次に、これらのドットパターンの表面形状を保ちつつ、ドットパターンを覆う状態で反射層(例えば画素電極膜)を形成する。これにより、複数のドットパターンを配列した凹凸形状の反射面が得られる(例えば、下記特許文献2参照)。
またこの他にも、減圧乾燥処理によって凹凸が施された熱感応性樹脂層を凹凸下地層とし、この上部に反射層を形成することにより、反射面を得る方法が開示されている(例えば下記特許文献3参照)。
ところが、このような反射面の形成方法では、凹凸形状の反射面を得るため構造体としてドットパターンを形成する工程を特別に設ける必要があるため、製造工程数の増加と、これによる製造コストの上昇が引き起こされる。
そこで本発明は、特別な構造体を必要とすることなく画素電極からなる凹凸反射面が設けられた反射型の表示装置、およびその製造方法を提供することを目的とする。
このような目的を達成するための本発明の反射型の表示装置は、基板上に設けられた薄膜トランジスタと、当該薄膜トランジスタを覆う状態で当該基板上に設けられた凹凸表面を有する下地絶縁膜と、当該下地絶縁膜の凹凸表面を覆う反射膜からなり当該下地絶縁膜に形成された接続孔を介して前記薄膜トランジスタに接続された画素電極とを備えている。そして特に、基板と前記下地絶縁膜との間には、当該下地絶縁膜の凹凸表面に対応してパターニングされた絶縁性の隔壁層が設けられている。この隔壁層には、薄膜トランジスタのチャネル部に対応する位置に第1開口が設けられると共に、前記接続孔に対応する位置に第2開口が設けられている。そして、第1開口底部には、薄膜トランジスタの活性層を構成するチャネル部半導体層が設けられている。
このような構成の表示装置では、隔壁層が、凹凸表面を有する下地絶縁膜の凹凸表面に対応してパターニングされており、下地絶縁膜の表面に凹凸を発生させる構造体となっている。しかもこの隔壁層の第1開口底部にはチャネル部半導体層が設けられていることから、隔壁層はチャネル部半導体層を分断してパターニング形成するための段差を与えるものとなる。このため、チャネル部半導体層のパターニングに用いる隔壁層を、凹凸形状の反射面を得るための構造体として兼用した構成となっている。
また本発明は、このような構成の表示装置の製造方法でもあり、次の手順を行う。先ず、基板上に、上述した隔壁層を形成する工程を行う。次に、隔壁層の上部からの半導体層の成膜により、当該隔壁層の上部とは分断された状態で前記開口部の底部に当該半導体層からなるチャネル部半導体層をパターン形成する工程とを行う。その後、隔壁層および半導体層を覆う状態で当該下地絶縁膜を成膜することにより、当該隔壁層のパターンに追従した凹凸表面を有する当該下地絶縁膜を形成する。
このような製造方法では、チャネル部半導体層のパターン形成において半導体層を分断するための段差として用いた隔壁層が、この上部に設ける下地絶縁膜の表面に凹凸形状を設けるための構造体として用いられる。このため、凹凸形状を得るための構造体を形成する工程を特別に行う必要はない。
以上説明したように、凹凸形状を得るためだけの特別な構造体を必要とせずに、画素電極からなる凹凸反射面を有する反射型の表示装置を得ることが可能になり、表示装置の製造工程数およびコストの削減を図ることが可能になる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。ここでは、本発明をアクティブマトリックス方式の反射型液晶表示装置に適用した各実施形態を説明する。
<第1実施形態>
図1は、本発明を適用した表示装置1における駆動側基板の1画素分の概略平面図であり、画素駆動用の薄膜トランジスタTrとしてボトムゲート型の薄膜トランジスタを用いたものである。また図2は、第1実施形態の表示装置1-1の概略断面図であり、図1におけるA−A’断面に対応する。
図1は、本発明を適用した表示装置1における駆動側基板の1画素分の概略平面図であり、画素駆動用の薄膜トランジスタTrとしてボトムゲート型の薄膜トランジスタを用いたものである。また図2は、第1実施形態の表示装置1-1の概略断面図であり、図1におけるA−A’断面に対応する。
これらの図に示す表示装置1-1は、拡散反射用の凹凸反射表面を備えた画素電極を有するものであり、駆動側の基板3上の第1層目に、走査線5と共通配線7とが平行に配線されている。各走査線5からは薄膜トランジスタTrのゲート電極5gが共通配線7側に向かって延設されている。また、各共通配線7の中間部は、容量素子Csの下部電極7cとしてパターニングされている。
以上のような走査線5および共通配線7を覆う状態で、ゲート絶縁膜9(断面図のみに図示)が設けられている。
このゲート絶縁膜9上の第2層目には、複数の信号線11が、走査線5および共通配線7に対して垂直に配置されている。そして、走査線5および信号線11の各交差部に各画素部が設定される。
各信号線11からは、薄膜トランジスタTrの一方のソース/ドレイン11sdが、ゲート電極5g側に向かって延設されている。ゲート電極5gを挟んで配置されるもう一方のソース/ドレイン11sdは、容量素子Csの上部電極を兼ねており、ゲート絶縁膜9を介して下部電極7c上重なるように延設して配置され、これらの積層部分が容量素子Csとして構成されている。
また、信号線11およびソース/ドレイン11sdが形成された基板3の上部には、絶縁性の隔壁層13が設けられている。この隔壁層13は、薄膜トランジスタTrのチャネル部に対応する位置、すなわちソース/ドレイン11sd−11sd間であってゲート電極5g上に対応する位置に、第1開口13aを有している。また、この第1開口13aと共に、薄膜トランジスタTrのソース/ドレイン11sdのうち、容量素子Csの上部電極を構成する側のソース/ドレイン11sdに達する第2開口13bが設けられている。
さらにこの隔壁層13には、上記第1開口13aおよび第2開口13b以外の複数の凹凸用開口13cが設けられている。これらの凹凸用開口13cは、以降に説明する画素電極19の凹凸表面を成形するための構造体である凹凸下地パターンとなる。このような凹凸用開口13cは、以降に説明する画素電極19の凹凸表面の形状に合わせて平面開口形状および配置間隔が設計されることとし、第1開口13aおよび第2開口13b以外の部分の全面に、均等に分散配置されていることとする。
尚、画素電極19の凹凸表面の形状によっては、隔壁層13の所定部分を、凹凸用開口13cに換えて島状のドットパターンからなる構造体として構成し、凹凸下地パターンとても良い。
また、この隔壁層13は、次に説明する半導体層15が、隔壁層13の上部と下部とで分断されるように構成されていることが重要である。このような隔壁層13は、半導体層15よりも充分に厚い膜厚を備えており、かつ第1開口13a、第2開口13b、および凹凸開口13cの側壁が、垂直か、より好ましくは開口上部に向かって開口径が狭くなるように傾斜した逆テーパ形状であることとする。
このような隔壁層13の側壁形状(断面形状)は、図示したように傾斜角度が略均一に保たれた逆テーパ形状であっても良い。また、積層膜で構成された隔壁層13において、下層膜ほど開口幅を広くした構成であっても良い。さらに、次に説明する半導体層15が隔壁層13の上部と下部とで分断されるのであれば、上部のみが逆テーパ形状であっても良い。
このような隔壁層13の第1開口13a底部には、薄膜トランジスタTrの活性層を構成するチャネル部半導体層15chが設けられている。そして、ゲート電極5gと、ゲート絶縁膜9を介してゲート電極5gの両脇上に配置されたソース/ドレイン11sdと、これらのソース/ドレイン11sdに接してゲート電極5g上に積層されたチャネル部半導体層15chとで薄膜トランジスTrが構成されている。
このチャネル部半導体層15chは、隔壁層13の上部から成膜された半導体層15(断面図のみに図示)からなり、隔壁層13上における半導体層15とは分断された状態で第1開口13aの底部に設けられている。尚、隔壁層13の上部から成膜された半導体層15は、第1開口13a以外の第2開口13bおよび凹凸用開口13c底部にも設けられており、隔壁層13の上部とは分断されている。
そして、以上のように基板3上に設けられた薄膜トランジスタTrと隔壁層13と半導体層15とを覆う状態で、下地絶縁膜17が設けられている。この下地絶縁膜17は、隔壁層13の開口13a,13b,13cに追従する凹凸表面を有している。この凹凸表面の側壁は、基板3と逆側に向けられた順テーパ形状に成型されていることとする。
このような下地絶縁膜17は、例えば複数層からなるか、またはリフロー膜で構成されていても良い。
またこの下地絶縁膜17には、接続孔17aが設けられている。この接続孔17aは、隔壁層13に設けられた第2開口13b内に配置され、隔壁層13上の半導体層15に対して絶縁性を保った状態で設けられている。また、この接続孔17aは、第2開口13b底部の半導体層15に対しても連続して設けられており、底部には容量素子Csを構成するソース/ドレイン11sdを露出させている。
このような下地絶縁膜17上に、下地絶縁膜17の凹凸表面形状に追従した凹凸表面を有する反射膜で構成された画素電極19が設けられている。この画素電極19は、接続孔17aを介して薄膜トランジスタTrのソース/ドレイン11sdに接続されている。
そして以上のような画素電極19を覆う状態で配向膜21が設けられ、駆動側の基板3の上部が構成されている。
一方、以上のような駆動側の基板3における画素電極19の形成面側には、断面図のみに図示した対向基板31が設けられている。この対向基板31は、透明材料からなり画素電極19に向かう面上には、全画素に共通の透明導電性材料からなる共通電極33が設けられ、この共通電極33を覆う状態で配向膜35が設けられている。そして、二つの基板の配向膜21−35間に、スペーサ(図示省略)と共に液晶層LCが挟持されている。
この液晶層LCは、ポリマー分散型液晶、コレステリック液晶、表示モードおよび駆動モードに合わせた液晶で構成されていれば良く、特に限定されることはない。また、液晶以外の反射型表示部であってもよく、この場合例えばエレクトロウェッティング表示部等を用いることができる。
以上により、表示装置1-1が構成されている。この表示装置1-1は、対向基板31側から入射した外光のうち液晶層LCを通過して画素電極19からなる凹凸反射面で多方向に分散して反射し、再び液晶層LCを通過した光が対向基板31から表示光として取り出される。
次にこのような表示装置11-1の製造方法を図3,4の断面工程図に基づいて説明する。
先ず、図3(1)に示すように、基板3を用意する。この基板3は、プラスチック、ガラス等、材質が限定されることはなく、ガラス基板またはプラスチック基板上に絶縁性の保護膜などが形成されているものであっても良い。ただし、ここで作製する表示装置がフレキシブル・ディスプレイである場合には、プラスチック基板を用いることが好ましい。
この基板3上に、第1層目のゲート電極5gおよび下部電極7cと共に、走査線および共通配線を配線形成する。これらの電極および配線の形成は、公知の技術および材料を適用することができ、これらが限定されることはない。例えば、より微細な電極および配線を形成するには、リソグラフィー法を適用することが好ましい。この場合、成膜した電極材料層をリソグラフィー法によって形成したレジストパターンをマスクに用いてパターンエッチングする。電極材料層としては、例えばアルミニウム(Al)、金(Au)、金(Au)とクロム(Cr)との積層膜、銀(Ag)、パラジウム(Pd)、さらにはこれらの積層膜などが用いられる。
次に、ゲート電極5gおよび下部電極7cなどを覆う状態で、基板3上にゲート絶縁膜9を成膜する。ゲート絶縁膜9の形成は、公知の技術および材料を適用することができ、酸化シリコンや窒化シリコンなどの無機材料膜、さらにはポリビニルフェノールやポリメタクリル酸メチル(PMMA)などの有機材料膜が用いられるが、これらが限定されることはない。
次いで、ゲート絶縁膜9上の第2層目に、ソース/ドレイン11sdおよび信号線を配線形成する。これらの電極および配線の形成は、公知の技術および材料を適用することができ、例えば第1層目のゲート電極5gおよび下部電極7cと同様に形成される。
次に、図3(2)に示すように、ソース/ドレイン11sdが形成されたゲート絶縁膜9上に、側壁逆テーパ形状の第1開口13aおよび第2開口13bさらには凹凸開口13cを備えた隔壁層13を形成する。尚、各開口13a,13b,13cの形成位置は、図1,2を用いて説明した通りであり、第1開口13aをゲート電極5g上に、第2開口部13bを容量素子の上部電極を構成する側のソース/ドレイン11sd上に、凹凸開口1cをその他の全面に形成する。
このような隔壁層13の作製方法としては、例えば感光性樹脂を用い光パターニングによって作製する方法や、絶縁性薄膜の形成とエッチングとを併用して作製する方法などが挙げられる。絶縁性薄膜としては、PMMAなどの樹脂、窒化シリコン(SiNx)や酸化シリコン(SiOx)などの無機絶縁膜が用いられる。
そして、例えば開口13a,13b,13cの側壁の傾斜角度が略均一に保たれた逆テーパ形状の隔壁層13であれば、感光性樹脂を用いて露光条件を調整したリソグラフィーを行う。これにより、側壁を逆テーパ形状とした開口13a、13b、13cを有する隔壁層13が形成される。また、多層構造を持つ隔壁層13も同様の方法で作製できる。例えば、光感光性樹脂を用いてこれを実現する場合には、第1層目の下層膜とその上層の第2層目の膜とに感光性の違いを持たせれば良い。また、第1層目に光感光性樹脂を用い、第2層目には第1層目の感光性樹脂に対して選択的にパターニングできる材料を用いても良い。さらに、絶縁性薄膜の形成とエッチングを併用する場合には、第1層目と第2層目にエッチング選択性を持たせれば良い。
以上のような隔壁層13を形成した後には、図3(3)に示すように、隔壁層13の上方から半導体層15を成膜することにより、隔壁層13上とは分断された状態で第1開口13aの底部に半導体層15からなるチャネル部半導体層15chを形成する。ここでは例えば、真空蒸着法により、基板1上の全面に半導体層15を成膜する。尚これにより、第2開口13bおよび凹凸開口13cの底部にも、隔壁層13上の半導体層15とは分断された形状の半導体層15が設けられることになる。
この半導体層15は、例えばペンタセン、ゼキシチオフェンなどのチオフェンオリゴマー、ポリチオフェンなどの有機半導体からなる。尚、インクジェット法などパターニングと成膜が同時に可能な方法を用いる場合には、隔壁層13における第1開口13aの底面のみに選択的に半導体層15を形成し、これをチャネル部半導体層15chとしても良い。
以上のようにして、ゲート電極5gを覆うゲート絶縁膜9上に、ソース/ドレイン11sdが設けられ、これらのソース/ドレイン11sd上からゲート電極5gの上方に重ねてチャネル部半導体層15chが設けられたボトムゲート・ボトムコンタクト型の薄膜トランジスタTrを得る。また、下部電極7cと一方のソース/ドレイン11sd間にゲート絶縁膜9を狭持してなる容量素子Csを得る。
次に、図3(4)に示すように、隔壁層13および半導体層15を覆う状態で、下地絶縁膜17を形成する。この下地絶縁膜17は、パターン形成されている隔壁層13による段差を埋め込むことなく、隔壁層13の段差に対応する凹凸表面を有するように形成される。またこの下地絶縁膜17の凹凸表面は、開口13a,13b,13cの側壁の逆テーパ形状を順テーパ形状に変換した側壁で構成されていることとする。このような形状であれば、下地絶縁膜17は単層構造であっても積層構造であっても良い。
このような下地絶縁膜17は、例えば窒化シリコン、酸化シリコン、ポリパラキシリレン、ポリビニルアルコール、ポリビニルフェノール、PMMAなどのアクリル系樹脂などで構成されることとする。ただし、凹凸表面の側壁を順テーパ形状にするには、例えば塗布成膜されることが好ましい。また、下地絶縁膜17の凹凸表面を調整するために、成膜後の下地絶縁膜17を熱処理によってリフロー(流動化)させることが好ましい。
次に、図4(1)に示すように、隔壁層13の第2開口13b内において、下地絶縁膜17および半導体層15に接続孔17aを形成し、第2開口13b底部のソース/ドレイン11sdを露出させる。この接続孔17aは、隔壁層13における第2開口13bの内側において、隔壁層13上の半導体層15に対して絶縁性を保った位置に形成されることが好ましい。このような接続孔17aは、例えばレジストパターンをマスクに用いたエッチングによって形成される。なお、この接続孔17aの内壁は、次に形成される画素電極とソース/ドレイン11sdとを滑らかに接続するために順テーパ形状であることが好ましい。
尚、ここでは、印刷法や感光性樹脂の光パターニングによって、接続孔17aが形成された下地絶縁膜17をマスクにして、接続孔17a底部の半導体層15をエッチングしてソース/ドレイン11sdを露出させても良い。この場合、印刷法や光パターニングによって予め接続孔17aが設けられた下地絶縁膜17を形成しても良く、またリソグラフィー法によってレジスト材料膜に接続孔17aを形成して下地絶縁膜17としても良い。このような場合であっても、下地絶縁膜17の凹凸表面を調整するために、下地絶縁膜17を熱処理によってリフロー(流動化)させることが好ましい。
次いで、図4(2)に示すように、下地絶縁膜17上の各画素に、接続孔17aを介してソース/ドレイン11sdに接続された画素電極19を形成する。この画素電極19は、可視光を良好に反射する例えばAlやAgなどの金属を用いた反射膜からなる。このような画素電極19の形成は、公知の技術および材料を適用することができる。
そして、画素電極19を形成した後には、画素電極19を覆う状態で基板3の上方に配向膜21を形成することにより、駆動側の基板3(すなわち表示装置のバックプレーン)を完成させる。
その後は、図2に示したように、透明材料からなる対向基板31上の、透明導電性材料からなる共通電極33および配向膜35の形成面を、基板3の配向膜21形成面に対向配置し、これらの基板3−31間にスペーサ(図示省略)を挟持させて液晶層LCを注入封止することにより、反射型の液晶表示装置1-1を完成させる。
以上説明した第1実施形態では、チャネル部半導体層15chのパターン形成において半導体層15を分断するための段差として用いた隔壁層13が、この上部に設ける下地絶縁膜17の表面に凹凸形状を設けるための構造体として用いられる。このため、凹凸形状を得るための構造体を形成する工程を特別に行う必要はない。
したがって、画素電極19の表面を凹凸反射面として用いた表示装置1-1の製造において、凹凸形状を得るためだけの特別な構造体の形成を必要とせず、表示装置1-1の製造工程数およびコストの削減を図ることが可能になる。
<第2実施形態>
図5は、第2実施形態の表示装置1-2の概略断面図であり、図1におけるA−A’断面に対応する。この図に示す表示装置1-2が、図2を用いて説明した第1実施形態の表示装置と異なるところは、積層構造からなる下地絶縁膜17’に対する接続孔17a’(拡大図参照)の構成にあり、他の構成は同様であることとする。
図5は、第2実施形態の表示装置1-2の概略断面図であり、図1におけるA−A’断面に対応する。この図に示す表示装置1-2が、図2を用いて説明した第1実施形態の表示装置と異なるところは、積層構造からなる下地絶縁膜17’に対する接続孔17a’(拡大図参照)の構成にあり、他の構成は同様であることとする。
すなわち、下地絶縁膜17’は、例えば2層構造であり、第1絶縁膜17-1と、この上部の第2絶縁膜17-2とからなる。
第1絶縁膜17-1は、隔壁層13の第2開口13b底部を露出する開口として第1接続孔17-1aを有している。この第1接続孔17-1aは、隔壁層13における第2開口13b底部の半導体層15にも連続して設けられ、ソース/ドレイン11sdに達している。またこの第1接続孔17-1aは、隔壁層13における第2開口13bの内側において、隔壁層13上の半導体層15に対して絶縁性を保った位置に形成される。
第2絶縁膜17-2は、第1絶縁膜17-1の第1接続孔17-1aの内壁を覆う状態で、第1絶縁膜17-1上に設けられている。この第2絶縁膜17-2には、第1接続孔17-1a内においてソース/ドレイン11sdに達する第2接続孔17-2aが形成されている。
尚、このような積層構造の下地絶縁膜17’であれば、最上層の第2絶縁膜17-2の表面が所定の凹凸表面となっていれば良い。
そして、この第2絶縁膜17-2上に、第2接続孔17-2aを介してソース/ドレイン11sdに接続された反射膜からなる画素電極19が設けられている。
このような構成の表示装置1-2であっても、第1実施形態の表示装置と同様に、対向基板31側から入射した外光のうち液晶層LCを通過して画素電極19からなる凹凸反射面で多方向に分散して反射し、再び液晶層LCを通過した光が対向基板31から表示光として取り出される。
次にこのような表示装置11-2の製造方法の特徴部を、図6の断面工程図に基づいて説明する。
先ず、第1実施形態において、図3(1)〜図3(4)および図4(1)を用いて説明した工程を同様に行うことにより、隔壁層13を覆う下地絶縁膜17および隔壁層13の第2開口13b底部の半導体層15に、接続孔17aを形成するまでを行う。そして、本第2実施形態では、図6(1)示すように、下地絶縁膜17を第1絶縁膜17-1とし、接続孔17aを第1接続孔17-1aとする。
次に、図6(2)に示すように、第1絶縁膜17-1を覆う状態で、第2絶縁膜17-2を成膜する。この第2絶縁膜17-2は、第1絶縁膜17-1における第1開口部17-1aの角部をラウンド状に覆う状態で成膜されることが好ましい。このような第2絶縁膜17-2は、例えば塗布成膜されることとする。また工程の簡略化を考慮すると、感光性樹脂を塗布成膜して第2絶縁膜17-2とすることが好ましい。尚、ここで言う感光性樹脂とは、例えば感光性ポリイミドやレジストに代表される感光性有機材料であり、エネルギー線の照射とその後の現像とを行うリソグラフィー処理によってパターニング可能な材料である。
次いで、図6(3)に示すように、第1絶縁膜17-1の第1接続孔17-1a内における第2絶縁膜17-2部分に、ソース/ドレイン11sdに達する第2接続孔17-2aを形成する。この場合、第2絶縁膜17-2が感光性樹脂からなる場合には、リソグラフィー処理によって第2絶縁膜17-2に第2接続孔17-2aを形成する。
また、第2絶縁膜17-2の成膜と第2接続孔17-2aの形成とは、例えば印刷法等によって同時に行っても良い。この場合、予め第2接続孔17-2aが形成された状態で第2絶縁膜17-2が成膜されることになる。
その後、第2接続孔17-2aが形成された第2絶縁膜17-2を熱処理によってリフロー(流動化)させる。これにより、第1絶縁膜17-1を覆う第2絶縁膜17-2の凹凸表面の側壁がさらに傾斜のゆるい順テーパ状に成形する。また、第1絶縁膜17-1表面の角部、例えば第1接続孔17-1aの開口上部の角部を覆う第2絶縁膜17-2部分をさらにラウンド状に成形する。
以上の後には、第1実施形態と同様に行う。すなわち、図6(4)に示すように、第1絶縁膜17-2上の各画素に、第2接続孔17-2aを介してソース/ドレイン11sdに接続された画素電極19を形成し、さらに配向膜21を形成して駆動側の基板3(すなわち表示装置のバックプレーン)を完成させる。
そして、図5に示したように、透明材料からなる対向基板31上の、透明導電性材料からなる共通電極33および配向膜35の形成面を、基板3の配向膜21形成面に対向は位置し、これらの基板3−31間にスペーサ(図示省略)を挟持させて液晶層LCを注入封止することにより、反射型の液晶表示装置1-2を完成させる。
以上説明した第2実施形態では、チャネル部半導体層15chのパターン形成において半導体層15を分断するための段差として用いた隔壁層13が、この上部に設ける下地絶縁膜17’の表面に凹凸形状を設けるための構造体として用いられる。したがって、第1実施形態と同様に、表示装置1-1の製造工程数およびコストの削減を図ることが可能になる。
さらに、下地絶縁膜17’が積層構造であるため、チャネル部半導体層15chをパターニングするための隔壁層13に由来する段差を緩和したり、下地絶縁膜17’の凹凸表面の形状を制御するための自由度が高くなる。さらに、第1絶縁膜17-1に形成した接続孔17-1aの開口上部の角などをラウンド状に覆うことができるため、この上部に形成される画素電極19の段切れを防止できる。
<第3実施形態>
図7は、第3実施形態の表示装置1-3の概略断面図であり、図1におけるA−A’断面に対応する。この図に示す表示装置1-3が、図5を用いて説明した第2実施形態の表示装置と異なるところは、積層構造の下地絶縁膜17’間にシールド層37が配置されているところにあり、他の構成は同様であることとする。
図7は、第3実施形態の表示装置1-3の概略断面図であり、図1におけるA−A’断面に対応する。この図に示す表示装置1-3が、図5を用いて説明した第2実施形態の表示装置と異なるところは、積層構造の下地絶縁膜17’間にシールド層37が配置されているところにあり、他の構成は同様であることとする。
すなわちシールド層37は、導電性材料からなり、チャネル部半導体層15chに積層される位置において、下地絶縁膜17’を構成する第1絶縁膜17-1と第2絶縁膜17-2との間に挟まれた状態で設けられている。また、シールド層37は、第1絶縁膜17-1の凹凸表面を埋め込むことなく、この上部に設けられる第2絶縁膜17-2の凹凸表面の形状に影響なく設けられていることとする。
このようなシールド層37を備えた表示装置の製造方法は、第1絶縁膜17-1を成膜した後で、かつ第2絶縁膜17-2を成膜する前に、第1絶縁膜17-1上にシールド層37を形成するための工程を行う。シールド層37の形成方法が特に限定されることはなく、例えばゲート電極5gや下部電極7cの形成と同様に行われる。
以上説明した第3実施形態では、第2実施形態の効果に加え、画素電極19とチャネル部半導体層15chとの間にシールド層37を設けたことにより、画素電極19の電位がチャネル部半導体層15chに影響を及ぼす、いわゆるバックチャネル効果を抑制することが可能になる。これにより、薄膜トランジスタTrの動作電圧低減などの効果が得られる。
<第4実施形態>
図8は、本発明を適用した第4実施形態の表示装置40における駆動側基板の1画素分の概略平面図であり、画素駆動用の薄膜トランジスタとしてトップゲート型の薄膜トランジスタTr’を用いたものである。また図9は、第4実施形態の表示装置40の概略断面図であり、図8におけるA−A’断面に対応する。尚、先の実施形態と同一の構成要素には同一の符号を付して説明を行う。
図8は、本発明を適用した第4実施形態の表示装置40における駆動側基板の1画素分の概略平面図であり、画素駆動用の薄膜トランジスタとしてトップゲート型の薄膜トランジスタTr’を用いたものである。また図9は、第4実施形態の表示装置40の概略断面図であり、図8におけるA−A’断面に対応する。尚、先の実施形態と同一の構成要素には同一の符号を付して説明を行う。
これらの図に示す表示装置40は、拡散反射用の凹凸反射表面を備えた画素電極を有するものであり、駆動側の基板3上の第1層目に、複数の信号線11が垂直方向に配線されている。各信号線11からは、薄膜トランジスタTr’の一方のソース/ドレイン11sdが、水平方向に向かって延設されている。また、第1層目には、ソース/ドレイン11sdに対向させて、容量素子Csの下部電極を兼ねたもう一方のソース/ドレイン11sdが設けられている。2つのソース/ドレイン11sdは端縁を対向させて設けられている。
以上のような信号線11およびソース/ドレイン11sdが形成された基板3の上部には、第1実施形態と同様の隔壁層13が設けられている。この隔壁層13には、第1実施形態と同様の第1開口13a,第2開口13b,および凹凸用開口13cが設けられている。
すなわち、第1開口13aは、薄膜トランジスタTr’のチャネル部に対応する位置、すなわちソース/ドレイン11sd−11sd間に対応する位置に設けられている。第2開口13bは、薄膜トランジスタTr’のソース/ドレイン11sdのうち、容量素子Csの下部電極を構成する側のソース/ドレイン11sdに達する位置に設けられている。
そして凹凸用開口13cは、画素電極19の凹凸表面の形状に合わせて平面開口形状および配置間隔が設計されることとし、第1開口13aおよび第2開口13b以外の部分の全面に、分散配置されていることとする。
また、画素電極19の凹凸表面の形状によっては、隔壁層13の所定部分を、凹凸用開口13cに換えて島状のドットパターンからなる構造体として構成し、凹凸下地パターンとても良いことも、第1実施形態と同様である。
さらに、この隔壁層13は、第1実施形態と同様に、次に説明する半導体層15が隔壁層13の上部と下部とで分断されるような膜厚を備えていること、さらには開口13a,13b,13cの側壁が、垂直か、より好ましくは開口上部に向かって開口径が狭くなるように傾斜した逆テーパ形状であることとする。
このような隔壁層13の第1開口13a底部には、薄膜トランジスタTr’の活性層を構成するチャネル部半導体層15chが設けられている。このチャネル部半導体層15chは、隔壁層13の上部から成膜された半導体層15(断面図のみに図示)からなり、隔壁層13上における半導体層15とは分断された状態で第1開口13aの底部に設けられている。尚、隔壁層13の上部から成膜された半導体層15は、第1開口13a以外の第2開口13bおよび凹凸用開口13c底部にも設けられており、隔壁層13の上部とは分断されている。
以上のような隔壁層13および半導体層15を覆う状態で、ゲート絶縁膜9(断面図のみに図示)が設けられている。ゲート絶縁膜9の表面は、隔壁層13の開口13a,13b,13cに追従する凹凸表面を有していることとする。ゲート絶縁膜9の凹凸表面の側壁は、基板3と逆側に向けられた順テーパ形状であることが好ましい。
またこのゲート絶縁膜9には、隔壁層13の第2開口13b底部を露出する開口9aが設けられている。この開口9aは、隔壁層13における第2開口13b底部の半導体層15にも連続して設けられ、ソース/ドレイン11sdに達している。またこの開口9aは、隔壁層13における第2開口13bの内側において、隔壁層13上の半導体層15に対して絶縁性を保った位置に形成される。
このようなゲート絶縁膜9上には、平面図のみに図示した走査線5および共通配線7が、信号線11に対して垂直となる水平方向に配線されている。そして、走査線5および信号線11の各交差部に各画素部が設定される。
各走査線5からは、薄膜トランジスタTr’のゲート電極5gが、ソース/ドレイン11sd間のチャネル部半導体層15chを覆う位置に延設されている。そして、一対のソース/ドレイン11sdと、これらのソース/ドレイン11sd間にわたって設けられたチャネル部半導体層15chと、ゲート絶縁膜9を介してチャネル部半導体層15ch上に設けられたゲート電極5gとで、トップゲート型の薄膜トランジスTr’が構成されている。
また、各共通配線7の中間部は、容量素子Csの上部電極7c’としてパターニングされている。この上部電極7c’は、ゲート絶縁膜9を介して、下部電極を兼ねたソース/ドレイン11sd上に重なるように配置されている。そして、凹凸用開口13cの底部において、下部電極を兼ねたソース/ドレイン11sdと上部電極7c’との間に、ゲート絶縁膜9と半導体層15とを狭持してなる容量素子Csが構成されている。ここでは、各凹凸用開口13cが独立している場合、複数の凹凸開口13cに設けられた容量素子Csが並列に接続された状態となる。
尚、これらのゲート電極5gおよび上部電極7’は、ゲート絶縁膜9の凹凸表面を埋め込むことなく、この上部に設けられる下地絶縁膜17の凹凸表面の形状に影響なく設けられていることとする。これにより、容量素子Csの配置状態に依存せずに、凹凸反射表面を設けることが可能である。
そして、これらのゲート電極5gおよび上部電極7c’が設けられたゲート絶縁膜9上に、下地絶縁膜17が設けられている。この下地絶縁膜17は、隔壁層13の開口13a,13b,13cに追従する凹凸表面を有している。この凹凸表面の側壁は、基板3と逆側に向けられた順テーパ形状に成型されていることとする。
このような下地絶縁膜17は、例えば複数層からなるか、またはリフロー膜で構成されていても良い。
またこの下地絶縁膜17は、ゲート絶縁膜9の開口9aの内壁を覆う状態で設けられており、この開口9a内においてソース/ドレイン11sdに達する接続孔17aを備えている。
以上のような下地絶縁膜17上に、下地絶縁膜17の凹凸表面形状に追従した凹凸表面を有する反射膜で構成された画素電極19が設けられている。この画素電極19は、下地絶縁膜17の接続孔17aを介して薄膜トランジスタTr’のソース/ドレイン11sdに接続されている。
そして以上のような画素電極19を覆う状態で配向膜21が設けられ、駆動側の基板3の上部が構成されている。
一方、以上のような駆動側の基板3における画素電極19の形成面側には、第1実施形態と同様の対向基板31(断面図のみに図示)が設けられている。すなわち、対向基板31は透明材料からなり、画素電極19に向かう面上には、全画素に共通の透明導電性材料からなる共通電極33が設けられ、この共通電極33を覆う状態で配向膜35が設けられている。そして、二つの基板の配向膜21−35間に、スペーサ(図示省略)と共に液晶層LCが挟持されている。
以上により、表示装置40が構成されている。この表示装置40は、第1実施形態の表示装置と同様に、対向基板31側から入射した外光のうち液晶層LCを通過して画素電極19からなる凹凸反射面で多方向に分散して反射し、再び液晶層LCを通過した光が対向基板31から表示光として取り出される。
次にこのような表示装置40の製造方法を、図10,11の断面工程図に基づいて説明する。
先ず、図10(1)に示すように、基板3を用意する。この基板3は、プラスチック、ガラス等、材質が限定されることはなく、ガラス基板またはプラスチック基板上に絶縁性の保護膜などが形成されているものであっても良い。ただし、ここで作製する表示装置がフレキシブル・ディスプレイである場合には、プラスチック基板を用いることが好ましい。
この基板1上に、ソース/ドレイン11sdと共に、信号線を配線形成する。これらの電極および配線の形成は、第1実施形態と同様であり、公知の技術および材料を適用することができ、これらが限定されることはない。
次に、図10(2)に示すように、ソース/ドレイン11sdが形成されたゲート絶縁膜9上に、側壁逆テーパ形状の第1開口13aおよび第2開口13bさらには凹凸開口13cを備えた隔壁層13を形成する。尚、各開口13a,13b,13cの形成位置は、図8,9を用いて説明した通りであり、形成方法は第1実施形態と同様で有って良い。
その後、図10(3)に示すように、隔壁層13の上方から半導体層15を成膜することにより、隔壁層13上とは分断された状態で第1開口13aの底部に半導体層15からなるチャネル部半導体層15chを形成する。半導体層15の成膜方法は、第1実施形態で同様であって良く、また半導体層15が、例えばペンタセン、ゼキシチオフェンなどのチオフェンオリゴマー、ポリチオフェンなどの有機半導体からなること、さらにはインクジェット法などパターニングと成膜が同時に可能な方法を用いる場合には、隔壁層13における第1開口13aの底面のみに選択的に半導体層15を形成し、これをチャネル部半導体層15chとしても良いことも同様である。
次に、図10(4)に示すように、隔壁層13および半導体層15を覆う状態で、ゲート絶縁膜9を成膜する。このゲート絶縁膜9は、パターン形成されている隔壁層13による段差を埋め込むことなく、隔壁層13の段差に対応する凹凸表面を有するように形成される。ゲート絶縁膜9の形成は、公知の技術および材料を適用することができ、酸化シリコンや窒化シリコンなどの無機材料膜、さらにはポリビニルフェノールやポリメタクリル酸メチル(PMMA)などの有機材料膜が用いられるが、これらが限定されることはない。
次いで、図10(5)に示すように、ゲート絶縁膜9上に、ゲート電極5gおよび上部電極7c’と共に走査線や共通配線を配線形成する。これらの電極および配線の形成は、公知の技術および材料を適用することができる。ここでは特に、ゲート絶縁膜9の凹凸表面を埋め込むことのない膜厚でこれらの電極および配線を形成することが重要である。
以上のようにして、一対のソース/ドレイン11sd間にわたって設けられたチャネル部半導体層15ch上に、ゲート絶縁膜9を介してゲート電極5gを設けてなるトップゲート・ボトムコンタクト型の薄膜トランジスタTr’を得る。また、凹凸用開口13cの底部において、下部電極を兼ねたソース/ドレイン11sdと上部電極7c’との間に、ゲート絶縁膜9と半導体層15とを狭持してなる容量素子Csを得る。
その後、図11(1)に示すように、隔壁層13の第2開口13b内において、ゲート絶縁膜9および半導体層15に開口9aを形成し、第2開口13b底部のソース/ドレイン11sdを露出させる。この開口9aは、隔壁層13における第2開口13bの内側において、隔壁層13上の半導体層15に対して絶縁性を保った位置に形成されることが好ましい。このような開口9aは、例えばレジストパターンをマスクに用いたエッチングによって形成される。
次に、図11(2)に示すように、ゲート電極5gおよび下部電極7c’が形成されたゲート絶縁膜9上に下地絶縁膜17を形成する。この下地絶縁膜17は、ゲート絶縁膜9における開口9aの角部をラウンド状に覆う状態で成膜されることが好ましい。このような下地絶縁膜17は、例えば塗布成膜されることとする。また工程の簡略化を考慮すると、感光性樹脂を塗布成膜して下地絶縁膜17とすることが好ましい。
そして、ゲート絶縁膜9の開口9a内における下地絶縁膜17部分に、ソース/ドレイン11sdに達する接続孔17aを形成する。ここでは、下地絶縁膜17が感光性樹脂からなる場合には、リソグラフィー処理によって接続孔17aを形成する。
また下地絶縁膜17の成膜と接続孔17aの形成とは、例えば印刷法等によって同時に行っても良い。この場合、予め接続孔17aが形成された状態で下地絶縁膜17が成膜されることになる。
その後、接続孔17aが形成された下地絶縁膜17を熱処理によってリフロー(流動化)させる。これにより、下地絶縁膜17の凹凸表面の側壁がさらに傾斜のゆるい順テーパ状に成形する。また、ゲート絶縁膜9表面の角部、例えば開口9aの上部の角部を覆う下地絶縁膜17部分をさらにラウンド状に成形する。
尚、この下地絶縁膜17の凹凸表面は、開口13a,13b,13cの側壁の逆テーパ形状を順テーパ形状に変換した側壁で構成されていることとする。このような形状であれば、下地絶縁膜17は単層構造であっても積層構造であっても良い。
尚、ここでは、印刷法によって予め接続孔17aが設けられた下地絶縁膜17を形成しても良く、またリソグラフィー法によってレジスト材料膜に接続孔17aを形成して下地絶縁膜17としても良い。このような場合であっても、下地絶縁膜17の凹凸表面を調整するために、下地絶縁膜17を熱処理によってリフロー(流動化)させることが好ましい。
以上の後には、第1実施形態と同様に行う。すなわち、図11(3)に示すように、下地絶縁膜17上の各画素に、接続孔17を介してソース/ドレイン11sdに接続された画素電極19を形成し、さらに配向膜21を形成して駆動側の基板3(すなわち表示装置のバックプレーン)を完成させる。
その後は、図9に示したように、透明材料からなる対向基板31上の、透明導電性材料からなる共通電極33および配向膜35の形成面を、基板3の配向膜21形成面に対向は位置し、これらの基板3−31間にスペーサ(図示省略)を挟持させて液晶層LCを注入封止することにより、反射型の液晶表示装置40を完成させる。
以上説明した第4実施形態であっても、チャネル部半導体層15chのパターン形成において半導体層15を分断するための段差として用いた隔壁層13が、この上部に設ける下地絶縁膜17の表面に凹凸形状を設けるための構造体として用いられる。このため、凹凸形状を得るための構造体を形成する工程を特別に行う必要はない。
したがって、画素電極19の表面を凹凸反射面として用いた表示装置40の製造において、凹凸形状を得るためだけの特別な構造体の形成を必要とせず、表示装置40の製造工程数およびコストの削減を図ることが可能になる。
1,1-1,1-2,1-3,40…表示装置、3…基板、5g…ゲート電極、9…ゲート絶縁膜、11sd…ソース/ドレイン、13…隔壁層、13a…第1開口、13b…第2開口、15…半導体層、15ch…チャネル部半導体層、17,17’…下地絶縁膜、17-1…第1絶縁膜(下層の下地絶縁膜)、17-2…第2絶縁膜(上層の下地絶縁膜)、17a…接続孔、17-1a…第1接続孔、17-2a…第2接続孔、19…画素電極、37…シールド層、Cs…容量素子、LC…液晶層、Tr…薄膜トランジスタ(ボトムゲート型)、Tr’…薄膜トランジスタ(ボトムゲート型)
Claims (14)
- 基板上に設けられた薄膜トランジスタと、
当該薄膜トランジスタを覆う凹凸表面を有する下地絶縁膜と、
前記基板と前記下地絶縁膜との間に設けられ、当該下地絶縁膜の凹凸表面に対応するパターンを有し、かつ、前記薄膜トランジスタのチャネル部に対応する位置に第1開口が設けられると共に、前記薄膜トランジスタの電極部に対応する位置に第2開口が設けられた絶縁性の隔壁層と、
前記第1開口底部に設けられたチャネル部半導体層と、
当該下地絶縁膜の凹凸表面を覆い、かつ、前記第2開口の当該下地絶縁膜に形成された接続孔を介して前記薄膜トランジスタに接続された画素電極と、
を有する表示装置。 - 請求項1記載の表示装置において、
前記隔壁層の上部には前記チャネル部半導体層と同一材料からなる半導体層が設けられている表示装置。 - 請求項1記載の表示装置において、
前記下地絶縁膜は、
前記第2開口底部に達する開口を備えた第1絶縁膜と、
前記第1絶縁膜の開口底部において前記薄膜トランジスタの電極部に達する前記接続孔を備えて当該第1絶縁膜上に設けられた第2絶縁膜との積層構造からなる表示装置。 - 請求項1記載の表示装置において、
前記基板と前記チャネル部半導体層との間には、当該基板側から順にゲート電極およびゲート絶縁膜が設けられている表示装置。 - 請求項3記載の表示装置において、
前記チャネル部半導体層の上部に、前記第1絶縁膜と前記第2絶縁膜とに挟まれた状態で導電性のシールド層が配置されている表示装置。 - 請求項1記載の表示装置において、
前記下地絶縁膜と前記隔壁層との間に、前記隔壁層のパターンに追従した凹凸表面を有するゲート絶縁膜が設けられ、
前記チャネル部半導体層の上部の前記ゲート絶縁膜と前記下地絶縁膜との間に、ゲート電極が設けられている表示装置。 - 請求項6記載の表示装置において、
前記ゲート絶縁膜には、
前記隔壁層の第2開口底部に達する開口が設けられ、
前記下地絶縁膜には、前記ゲート絶縁膜の開口底部において前記薄膜トランジスタの電極部に達する前記接続孔が設けられている表示装置。 - 請求項6記載の表示装置において、
前記薄膜トランジスタのソース電極およびドレイン電極と同一層からなる電極とゲート電極と同一層からなる電極とを備えた容量素子が設けられた表示装置。 - 請求項1記載の表示装置において、
前記基板に対向するように設けられた対向基板を有し、
前記基板と、当該対向基板との間に、液晶層が挟持されている
表示装置。 - 請求項1記載の表示装置において、
前記チャネル部半導体層は有機材料からなる
表示装置。 - 薄膜トランジスタが設けられた基板上に凹凸表面を有する下地絶縁膜を形成する工程と、
前記下地絶縁膜を形成する工程の前に、前記基板上と前記下地絶縁膜との間に、前記薄膜トランジスタのチャネル部に対応する位置に第1開口を有すると共に、前記薄膜トランジスタの電極部に対応する位置に第2開口を有し、かつ画素電極が形成される領域において前記下地絶縁膜の凹凸表面に対応してパターニングされた絶縁性の隔壁層を形成する工程と、
前記隔壁層を形成する工程の後であって前記下地絶縁膜を形成する工程の前に、前記第1開口の底部に当該半導体層からなるチャネル部半導体層を形成する工程と、
前記下地絶縁膜を形成する工程の後に、当該下地絶縁膜の凹凸表面を覆い、かつ、前記第2の開口の当該下地絶縁膜に形成された接続孔を介して前記薄膜トランジスタに接続させた画素電極を形成する工程を有する表示装置の製造方法。 - 請求項11記載の表示装置の製造方法において、
前記チャネル半導体層を形成する工程は、前記隔壁層の上部からの半導体層の成膜により、当該隔壁層の上部とは分断された状態で前記第1開口の底部に当該半導体層からなるチャネル部半導体層を形成する表示装置の製造方法。 - 請求項11記載の表示装置の製造方法において、
前記チャネル半導体層を形成する工程は、半導体材料が含まれた溶液を第1開口底部のみに選択的に形成する方法により前記第1開口の底部に当該半導体層からなるチャネル部半導体層を形成する表示装置の製造方法。 - 請求項11記載の表示装置の製造方法において、
前記下地絶縁膜を形成する工程では、当該下地絶縁膜を成膜した後に、熱処理を行うことで当該下地絶縁膜をリフローさせる
表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008112023A JP2009265207A (ja) | 2008-04-23 | 2008-04-23 | 表示装置および表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008112023A JP2009265207A (ja) | 2008-04-23 | 2008-04-23 | 表示装置および表示装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009265207A true JP2009265207A (ja) | 2009-11-12 |
Family
ID=41391174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008112023A Pending JP2009265207A (ja) | 2008-04-23 | 2008-04-23 | 表示装置および表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009265207A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011242760A (ja) * | 2010-04-23 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び液晶表示装置の駆動方法 |
JPWO2013073084A1 (ja) * | 2011-11-16 | 2015-04-02 | パナソニック株式会社 | 表示パネルの製造方法および表示パネル |
-
2008
- 2008-04-23 JP JP2008112023A patent/JP2009265207A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011242760A (ja) * | 2010-04-23 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び液晶表示装置の駆動方法 |
JPWO2013073084A1 (ja) * | 2011-11-16 | 2015-04-02 | パナソニック株式会社 | 表示パネルの製造方法および表示パネル |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI389320B (zh) | 顯示裝置及其製造方法,及半導體裝置及其製造方法 | |
WO2017133097A1 (zh) | 阵列基板及其制造方法以及显示面板 | |
KR20140116336A (ko) | 표시 장치 및 이의 제조 방법 | |
US10627685B2 (en) | Array substrate and method for fabricating the same, display panel and display device | |
KR102244652B1 (ko) | 편광 부재의 제조 방법 및 이를 구비하는 액정 표시 장치의 제조 방법 | |
JP2011048400A (ja) | 液晶ディスプレー下基板の製造方法 | |
US6808868B2 (en) | Method for manufacturing a substrate for a display panel | |
JP2008277370A (ja) | 半導体装置およびその製造方法、ならびに表示装置およびその製造方法 | |
KR20060129786A (ko) | 액정표시장치의 제조방법 | |
JP2009265207A (ja) | 表示装置および表示装置の製造方法 | |
JP2007226237A (ja) | 表示装置用モールドとこれを利用した表示装置の製造方法 | |
CN109375411B (zh) | 液晶面板及其制作方法 | |
JP2018165779A (ja) | 表示装置 | |
US9134529B2 (en) | Display device with tapered light reflecting layer and manufacturing method for same | |
JP4558752B2 (ja) | 液晶表示装置の製造方法 | |
KR101197061B1 (ko) | 표시장치 제조용 몰드와 이를 이용한 표시장치의 제조방법 | |
JP2005070808A (ja) | 液晶表示装置の製造方法 | |
KR102188065B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
JPH1138437A (ja) | 液晶表示装置及びその製造方法 | |
JP2010002675A (ja) | 表示装置およびその製造方法 | |
KR101350408B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
JP2008065012A (ja) | 液晶表示パネル | |
JP2010122379A (ja) | 液晶表示装置及び有機el表示装置 | |
JP4668247B2 (ja) | 液晶表示装置の製造方法 | |
KR20200080889A (ko) | 플렉서블 표시장치 및 그 제조방법 |