KR20090127222A - 충전 제어용 반도체 집적 회로 - Google Patents

충전 제어용 반도체 집적 회로 Download PDF

Info

Publication number
KR20090127222A
KR20090127222A KR1020090044898A KR20090044898A KR20090127222A KR 20090127222 A KR20090127222 A KR 20090127222A KR 1020090044898 A KR1020090044898 A KR 1020090044898A KR 20090044898 A KR20090044898 A KR 20090044898A KR 20090127222 A KR20090127222 A KR 20090127222A
Authority
KR
South Korea
Prior art keywords
current
voltage
mos transistor
circuit
control
Prior art date
Application number
KR1020090044898A
Other languages
English (en)
Inventor
요시히로 모토이치
다이스케 스즈키
요시히로 다카하시
겐타로 구로카와
Original Assignee
미쓰미덴기가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰미덴기가부시기가이샤 filed Critical 미쓰미덴기가부시기가이샤
Publication of KR20090127222A publication Critical patent/KR20090127222A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/02—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from ac mains by converters
    • H02J7/04—Regulation of charging current or voltage
    • H02J7/06—Regulation of charging current or voltage using discharge tubes or semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

전류 제어용 MOS 트랜지스터에 흐르는 전류를 커런트 미러 방식으로 검출하여 제어하는 충전 제어용 IC에서, 트랜지스터의 사이즈비가 고르지 않아도 전류 검출 정밀도를 향상시킬 수 있게 한다.
커런트 미러 방식의 전류 검출 회로(13)에, 바이어스 상태 제어용 트랜지스터(Q3)와, 전류 제어용 트랜지스터(Q1)와 전류 검출용 트랜지스터의 드레인 전압을 입력으로 하는 연산 증폭 회로(AMP1)를 설치하고, 이 연산 증폭 회로의 출력에 기초하여 전류 검출용 MOS 트랜지스터의 바이어스 상태가, 전류 제어용 MOS 트랜지스터의 바이어스 상태와 동일하게 되도록 구성함과 아울러, 전류 제어용 트랜지스터와 전류 검출용 트랜지스터의 각 드레인 전극으로부터 연산 증폭 회로가 대응하는 입력점까지의 배선의 기생 저항에 의한 전압 강하가 동일하게 되도록, 전류 검출용 트랜지스터의 드레인 배선의 길이를 조정하도록 했다.
Figure P1020090044898
전압 입력단자, 출력단자, 전류 제어용 MOS 트랜지스터, 소스 단자, 게이트 전압, 게이트 단자, 전류 검출 회로, 충전 제어용 반도체 집적 회로, 드레인 전압, 연산 증폭 회로, 바이어스 상태 제어용 트랜지스터

Description

충전 제어용 반도체 집적 회로{CHARGE-CONTROLLING SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은 전류 검출 회로를 구비하고 검출 전류에 따른 제어를 행하는 전원제어용 반도체 집적 회로에 관한 것으로, 예를 들면, 충전 제어 회로를 탑재한 충전 제어용 IC(반도체 집적 회로)에 이용하기 유효한 기술에 관한 것이다.
2차전지의 충전장치에는, AC 어댑터 등으로부터의 직류전압이 입력되는 입력단자와 2차전지가 접속되는 출력단자 사이에 설치된 MOSFET(절연 게이트형 전계효과트랜지스터; 이하 MOS 트랜지스터라고 칭함)로 이루어지는 전류 제어용의 트랜지스터에 의해 충전전류를 제어하는 충전 제어 회로를 탑재한 IC가 사용되고 있다.
종래, 이러한 충전 제어용 IC에서는, 예비충전이나 급속충전 시에 전류 제어용의 트랜지스터에 흐르는 전류를 검출하여, 충전전류가 일정하게 되도록 제어하는 것이 행해지고 있다. 또, 이러한 정전류 제어 모드에서의 충전전류의 검출 방식으로서, 전류 제어용 트랜지스터와 직렬로 전류 검출용의 센스 저항을 접속하고, 저항에서의 전압강하량으로부터 전류를 검출하는 방식이 알려져 있다. 이 방식은 비교적 정밀도가 높은 전류 검출이 가능하지만, 센스 저항에 흐르는 전류가 크기 때 문에, 센스 저항에서의 전력손실이 커 전력효율이 저하된다고 하는 과제가 있다.
그래서, 전류 제어용 트랜지스터와 병렬로 이것보다도 사이즈가 작은 트랜지스터를 설치하고, 상기 전류 제어용 트랜지스터와 동일한 게이트 전압을 인가하여 커런트 미러 회로에서 충전전류에 비례 축소된 전류를 생성하고 그 전류를 센스 저항에 흘려, 저항에서의 전압 강하량으로부터 전류를 검출하는 방식이 제안되어 있다. 이 방식은 센스 저항에 흐르는 전류가 작기 때문에 전력효율이 향상된다고 하는 이점이 있지만, 부하의 변동 등에 의해 전류 검출용의 트랜지스터의 바이어스 조건이 전류 제어용 트랜지스터와 상이함으로써, 정확하게 비례축소된 전류를 흘릴 수 없기 때문, 검출 정밀도가 저하된다고 하는 과제가 있다.
한편, 파워 트랜지스터의 구동 제어에서, 파워 트랜지스터와 커런트 미러 접속한 전류 검출용 트랜지스터 및 이것과 직렬의 바이어스 제어용의 트랜지스터를 설치함과 아울러, 상기 파워 트랜지스터와 전류 검출용의 트랜지스터의 각 드레인 전압을 입력으로 하고 출력단자가 바이어스 제어용의 트랜지스터의 게이트 단자에 접속된 차동 앰프를 설치하고, 이 차동 앰프의 가상 쇼트 작용에 의해 전류 검출용의 트랜지스터의 바이어스 조건을 출력용의 트랜지스터의 그것과 동일하게 함으로써, 전류 검출 정밀도를 향상시키도록 한 발명이 제안되어 있다(특허문헌 1).
특허문헌 1: 일본 특개 2004-259902호 공보
본 발명자들은 연산증폭기를 사용한 커런트 미러 방식의 전류 검출 기술을 충전 제어 회로에 적용하는 것을 검토했다. 그 결과, 멀티셀형의 파워 MOSFET의 구동 제어에서, 복수의 셀 중 1개를 전류 검출용으로 사용하는 것과 같은 경우에는, 비교적 정밀도가 높은 전류 검출이 가능하지만, 본 발명자들이 적용을 생각하고 있는 전류 제어용 트랜지스터와 그 제어 회로를 1개의 반도체칩 상에 형성하여 이루어지는 충전 제어용 반도체 집적 회로에서는, 제조 프로세스의 편차로 전류 제어용 트랜지스터와 전류 검출용의 트랜지스터의 사이즈비가 원하는 값으로부터 벗어나 버려, 전류 검출 정밀도가 저하된다고 하는 과제가 있는 것이 명확하게 되었다.
본 발명은 상기와 같은 과제에 주목하여 이루어진 것으로, 그 목적으로 하는 바는, 전류 제어용 MOS 트랜지스터에 흐르는 전류를 커런트 미러 방식으로 검출하여 제어하는 충전 제어용 IC에서, 트랜지스터의 사이즈비가 고르지 않아도, 전류 검출 정밀도를 향상시킬 수 있게 하는 것에 있다.
본 발명의 다른 목적은, 전류 제어용 MOS 트랜지스터에 흐르는 전류를 커런트 미러 방식으로 검출하여 제어하는 충전 제어용 IC에서, 전류 검출 정밀도를 향상시킴과 아울러 전체적인 시스템 비용을 저하시킬 수 있게 하는 것에 있다.
상기 목적을 달성하기 위하여, 본 발명은, 전압 입력단자와 출력단자 사이에 접속되고 상기 전압 입력단자로부터 출력단자에 흘리는 전류를 제어하는 전류 제어용 MOS 트랜지스터와, 소스 단자가 상기 전류 제어용 MOS 트랜지스터의 소스 단자에 접속되고 1/N의 사이즈를 가지며 동일한 게이트 전압이 게이트 단자에 인가되는 전류 검출용 MOS 트랜지스터를 갖는 전류 검출 회로와, 상기 전류 검출 회로에 의해 검출된 전류값에 따라 상기 전류 제어용 MOS 트랜지스터의 게이트 전압을 제어하는 게이트 전압 제어 회로를 구비한 충전 제어용 반도체 집적 회로에 있어서, 상기 전류 검출 회로는, 상기 전류 제어용 MOS 트랜지스터의 드레인 전압과 상기 전류 검출용 MOS 트랜지스터의 드레인 전압을 입력으로 하는 연산 증폭 회로를 구비하고, 이 연산 증폭 회로의 출력에 기초하여 상기 전류 검출용 MOS 트랜지스터의 바이어스 상태가, 상기 전류 제어용 MOS 트랜지스터의 바이어스 상태와 동일하게 되도록 구성하고, 상기 전류 제어용 MOS 트랜지스터와 상기 전류 검출용 MOS 트랜지스터의 각 드레인 전극으로부터 상기 연산 증폭 회로가 대응하는 입력점까지의 배선의 기생 저항에 의한 전압 강하가 동일하게 되도록 설정되고,
상기 전류 검출 회로는, 상기 전류 검출용 MOS 트랜지스터와 접지점에 접속된 전류-전압 변환 수단 사이에 접속된 바이어스 상태 제어용 트랜지스터를 구비하고, 상기 연산 증폭 회로의 출력이 상기 바이어스 상태 제어용 트랜지스터의 제어 단자에 인가됨으로써, 상기 전류 제어용 MOS 트랜지스터와 상기 전류 검출용 MOS 트랜지스터의 드레인 전압이 동일 전위로 되도록 구성되고,
상기 전류 검출용 MOS 트랜지스터의 드레인 전극으로부터 상기 연산 증폭 회로의 입력점까지의 배선은 칩 내부에서 용장(冗長)하게 끌어 돌려져서 기생 저항이 소정값으로 되도록 구성한다.
상기한 수단에 의하면, 전류 제어용 MOS 트랜지스터와 전류 검출용 MOS 트랜지스터의 바이어스 조건이 동일하게 되어, 높은 정밀도의 전류비의 전류를 흘려 전류 검출 정밀도를 향상시키는 것이 가능하게 된다. 또, 상기 전류 검출용 MOS 트랜지스터의 드레인 전극으로부터 상기 연산 증폭 회로의 입력점까지의 배선을, 칩 내부에서 용장하게 끌어 돌려져서 기생 저항이 소정값으로 되도록 구성함으로써, 전류 제어용 MOS 트랜지스터와 전류 검출용 MOS 트랜지스터의 각 드레인 전극으로부터 연산 증폭 회로의 각 입력점까지의 배선의 기생 저항에 의한 전압 강하를 비교적 용이하게 동일하게 설정할 수 있다.
또, 바람직하게는, 상기 전류 검출용 MOS 트랜지스터는, 반도체칩 상에서 상기 전류 제어용 MOS 트랜지스터의 형성 영역의 거의 중앙에 위치하도록 배치한다. 이것에 의해, 마스크 벗어남 등에 기인하는 전류 제어용 MOS 트랜지스터의 특성의 벗어남을 작게 할 수 있다.
또한, 바람직하게는, 상기 전류 검출용 MOS 트랜지스터는, 기본의 드레인 전극과 서로 분리된 복수의 예비 드레인 전극을 갖고, 상기 예비 드레인 전극을 알루미늄 배선 패턴에 의해 선택적으로 상기 기본의 드레인 전극에 접속함으로써, 실효 게이트폭을 조정 가능하게 구성한다. 이것에 의해, 전류 제어용 MOS 트랜지스터와 전류 검출용 MOS 트랜지스터의 사이즈비의 정밀도를 높게 할 수 있다.
또한, 바람직하게는, 상기 전류 검출 회로는 소정의 정전압을 분압하는 분압 회로와, 이 분압 회로에 의해 분압된 전압과, 상기 전류 제어용 MOS 트랜지스터에 흐르는 전류를 전압으로 변환하는 전류-전압 변환 수단에 의해 변환된 전압과의 전위차에 따른 전압을 상기 게이트 제어 회로에 출력하는 증폭 회로를 구비하고, 상기 분압 회로를 구성하는 어느 하나의 저항은 그 저항값을 조정 가능하게 구성한다. 이것에 의해, 프로세스의 편차로 전류 제어용 MOS 트랜지스터와 전류 검출용 MOS 트랜지스터의 전류비가 벗어났다고 해도 용이하게 벗어남을 수정할 수 있게 된다.
또, 상기 전류-전압 변환 수단은 반도체칩의 외장형 저항 소자이며, 이 저항 소자를 칩 외부에서 접속하기 위한 외부 단자를 설치한다. 온칩의 저항에 비해 외장형의 저항 소자는 정밀도가 높기 때문에, 전류 검출 정밀도를 높일 수 있다.
또한, 상기 외장형 저항 소자는 소정의 저항값을 갖는 범용의 저항 소자로 하고, 상기 전류 제어용 MOS 트랜지스터와 상기 전류 검출용 MOS 트랜지스터의 사이즈비(N)는 상기 범용의 저항 소자의 저항값에 따라 결정한다. 이것에 의해, 저렴한 외장형의 저항을 사용하는 것이 가능하게 되어, 전체적인 시스템 비용을 저감할 수 있게 된다.
본 발명에 의하면, 전류 제어용 MOS 트랜지스터에 흐르는 전류를 커런트 미러 방식으로 검출하여 제어하는 충전 제어용 IC에서, 트랜지스터의 사이즈비가 고르지 않아도, 전류 검출 정밀도를 향상시킬 수 있다. 또, 저렴하고 고정밀도의 외장형 저항을 사용할 수 있기 때문에, 전류 검출 정밀도를 향상시킴과 아울러 전체적인 시스템 비용을 저하시킬 수 있다고 하는 효과가 있다.
(발명을 실시하기 위한 최선의 형태)
이하, 본 발명의 바람직한 실시형태를 도면에 기초하여 설명한다.
도 1은 본 발명을 적용한 2차전지의 충전 제어용 IC의 1실시형태 및 그것을 사용한 충전장치의 개략적인 구성을 도시한다.
도 1에 도시되어 있는 바와 같이, 이 실시형태의 충전장치는, 교류전압 AC를 예를 들면 5V와 같은 직류전압으로 변환하는 AC-DC 컨버터(20)와, 이 AC-DC 컨버터(20)에 의해 변환된 직류전압(VDD)에 의해 리튬 이온 전지와 같은 2차전지(30)를 충전하는 충전 제어용 IC(10)를 구비하고 있다. AC-DC 컨버터(20)는 정류용의 다이오드 브리지 회로와, 트랜스를 갖고 이 트랜스의 1차측 코일에 접속된 스위칭 소자를 PWM 혹은 PFM 방식으로 스위칭 구동함으로써 원하는 직류전압을 생성하는 DC-DC 컨버터 등으로 구성되어 있다.
충전 제어용 IC(10)는 AC-DC 컨버터(20)로부터의 직류전압(VDD)이 입력되는 전압 입력단자(VIN)와, 충전대상의 2차전지(30)가 접속되는 출력단자로서의 배터리 단자(BAT)와, 상기 전압 입력단자(VIN)와 배터리 단자(BAT) 사이에 설치된 P채널 MOSFET로 이루어지는 전류 제어용 MOS 트랜지스터(Q1)와, Q1의 게이트 제어 전압을 생성하는 게이트 전압 제어 회로(11)를 구비하고 있다.
또, 충전 제어용 IC(10)는 정전압 제어를 행하기 위하여 배터리 단자(BAT)의 전압(VBAT)과 참조전압(Vref1)의 전위차에 따른 전압을 생성하고 상기 게이트 전압 제어 회로(11)에 출력하는 오차 앰프 등으로 이루어지는 전압 검출 회로(12)와, 게 이트폭이 상기 전류 제어용 MOS 트랜지스터(Q1)의 1/N의 크기(사이즈)를 갖고 소스 단자가 상기 전압 입력단자(VIN)에 접속되어 Q1과 동일한 전압이 제어단자(게이트 단자)에 인가됨으로써 Q1과 함께 커런트 미러 회로를 구성하는 전류 검출용 MOS 트랜지스터(Q2) 및 검출 전류에 따른 전압을 출력하는 오차 앰프(AMP2)를 갖는 전류 검출 회로(13)를 구비하고 있다. 또한, 이 실시형태에서는, Q1과 Q2의 사이즈비(N)는 후술과 같이 수 100∼수 1000 정도의 값으로 되기 때문에, 전류 검출용 MOS 트랜지스터(Q2)에 흐르는 전류는 대단히 작게 되어, 후술의 전류 검출용의 저항(Rp)에서의 손실을 저감할 수 있다.
게이트 전압 제어 회로(11)는 특별히 한정되는 것은 아니지만, 충전 개시 직후의 예비충전 모드 및 그 후의 급속충전 모드에서는, 상기 전류 검출 회로(13)로부터의 검출신호에 따라 전류 제어용 MOS 트랜지스터(Q1)에 각각 소정의 정전류가 흐르도록 제어한다. 또, 게이트 전압 제어 회로(11)는, 예를 들면, 급속충전에 의해 2차전지가 4.2V 정도까지 달한 후에 풀 충전 상태로 될 때까지는, 상기 전압 검출 회로(12)로부터의 검출신호에 따라 전류 제어용 MOS 트랜지스터(Q1)를 정전압 제어로 제어하여 전지를 충전시킨다.
구체적으로는, 예비충전 모드에서는, 전류 제어용 MOS 트랜지스터(Q1)가 예를 들면 70mA와 같은 비교적 작은 충전전류(정전류)를 흘리도록 Q1의 게이트 전압을 제어한다. 이 예비충전은, 리튬 이온 전지에서는, 전지전압을 3V 정도로 회복시키기 위해서 행하는 것으로, 충전전류가 크면 전지가 열화되기 쉬워지기 때문에, 전류를 억제하고 충전을 행하여 전지전압이 3V 정도로 회복한 시점에서 이 모드를 종료한다. 예비충전은 리튬 이온 전지에서는 통상 20분 정도 행해진다. 따라서, 타이머를 내장하고, 시간으로 제어하는 것도 가능하다. 또, 급속충전 모드에서는, 전류 제어용 MOS 트랜지스터(Q1)가 예를 들면 700mA와 같은 비교적 큰 충전전류(정전류)를 흘리도록, Q1의 게이트 전압을 제어한다.
또한, 이 실시형태의 충전 제어용 IC(10)에는, 전류 제어용 MOS 트랜지스터(Q1)의 소스 또는 드레인과 기체(基體)(백 게이트) 사이에 접속되어, Q1의 기체에 입력전압(VDD) 또는 출력전압(VBAT)을 선택적으로 인가하기 위한 스위치 MOS 트랜지스터(M1, M2)와, 입력전압(VDD)과 배터리 단자(BAT)의 전압(VBAT)을 비교하여 어느 전압이 높은지 검출하는 전압 비교 회로(14)가 설치되어 있다.
전압 비교 회로(14)의 출력은 게이트 전압 제어 회로(11)에 공급되어 있고, 게이트 전압 제어 회로(11)는 입력전압(VDD)보다도 출력전압(VBAT)쪽이 높게 된 것을 전압 비교 회로(14)가 검출한 경우에, 전류 제어용 MOS 트랜지스터(Q1)를 오프 상태로 하여 역류를 방지하도록 구성되어 있다. 또, 트랜지스터(M1, M2)는 전압 비교 회로(14)의 출력에 의해 상보적으로 온 또는 오프 상태로 제어된다.
구체적으로는, 전압 비교 회로(14)는 입력전압(VDD)과 출력전압(VBAT)을 비교하고 있고, 통상은 VDD쪽이 높기 때문에 전압 비교 회로(14)의 출력은 하이레벨이 되고, 백 게이트 전환용 스위치 MOS 트랜지스터(M1, M2)는 M1이 온, M2가 오프되어, 전류 제어용 MOS 트랜지스터(Q1)의 백 게이트에는 VDD가 인가된다. 따라서, Q1의 기생 다이오드를 통하여 입력단자(VIN)로부터 배터리 단자(BAT)를 향하여 전류가 흐르는 것이 방지된다.
또, 가령 어떠한 원인으로 입력전압(VDD)이 내려가서 출력전압(VBAT)을 하회한 경우에는, 전압 비교 회로(14)의 출력은 로우 레벨로 되고, 백 게이트 전환용 스위치 MOS 트랜지스터(M1, M2)는 M2가 온, M1이 오프되어, Q1의 백 게이트에는 VBAT가 인가된다. 그 때문에 Q1의 기생 다이오드를 통하여 배터리 단자(BAT)로부터 입력단자(VIN)를 향하여 전류가 흐르는 것이 방지된다.
입력단자와 출력단자 사이의 역류를 방지하기 위해서는, Q1과 직렬로 역류방지용의 다이오드를 접속하는 방법도 있지만, 그렇게 하면 다이오드에 비교적 큰 전류가 흐르기 때문에, 손실이 커지지만, 본 실시형태와 같이 전압 비교 회로(14)와 기판 전위 전환용의 MOS 트랜지스터(M1, M2)를 설치하고, 출력전압 쪽이 높을 때에 Q1을 오프하여 출력전압을 Q1의 백 게이트에 인가함으로써 다이오드를 형성하지 않고 역류를 방지할 수 있어, 손실을 저감할 수 있다.
또한, 본 실시형태에서는, 전류 검출 회로(13)를 연구함으로써, 전류 검출 정밀도를 높이도록 구성되어 있다. 이하, 이 전류 검출 회로(13)에 대하여 상세하게 설명한다.
본 실시형태에서의 전류 검출 회로(13)는, 도 1에 도시되는 바와 같이, 전류 검출용 MOS 트랜지스터(Q2)의 드레인 단자와 외장형 저항접속용의 외부단자(PROG) 사이에 바이어스 상태 제어용의 MOS 트랜지스터(Q3)가 Q2와 직렬을 이루도록 접속되어 있다. 또, 전류 제어용 MOS 트랜지스터(Q1)의 드레인 전압과 Q2의 드레인 전압을 입력으로 하고 MOS 트랜지스터로 구성된 연산증폭기(연산 증폭 회로)(AMP1)가 설치되고, 연산증폭기(AMP1)의 출력이 MOS 트랜지스터(Q3)의 게이트 단자에 인가되 어 있다.
그 때문에, 연산증폭기(AMP1)의 가상 쇼트 작용에 의해 Q1의 드레인 전압과 Q2의 드레인 전압이 동일하게 되도록 피드백이 걸리고, 이것에 의해 Q1과 Q2의 바이어스 조건 즉 동작 상태가 동일하게 되어, Q2에는 Q1과의 사이즈비에 정확하게 비례한 축소 전류가 흐르게 된다. 이 전류가 외부단자(PROG)와 접지점 사이에 접속된 외장형 저항(Rp)에 흘려짐으로써 전류 검출 정밀도가 향상된다.
상기 저항(Rp)에 의해 전류-전압 변환된 접속 노드(N1)의 전위는, 오차 앰프(AMP2)에 의해 소정의 참조전압(Vref2)과의 전위차에 비례한 전압으로 증폭되어 게이트 전압 제어 회로(11)에 공급되어, 전류값이 소정의 값으로 되도록 전류 제어용 MOS 트랜지스터(Q1)의 게이트 제어가 행해지게 구성되어 있다. 또한, 오차 앰프(AMP2)에 공급되는 참조전압(Vref2)을 예비충전시와 급속충전시로 전환함으로써, 예비충전 시의 전류값과 급속충전 시의 전류값을 변경하도록 구성할 수 있다.
또한, 본 실시형태에서는, 전류 제어용 MOS 트랜지스터(Q1)의 드레인 단자(전극)로부터 출력단자(BAT)까지의 배선(L1)과, 전류 검출용 MOS 트랜지스터(Q2)의 드레인 단자(전극)로부터 연산증폭기(AMP1)의 반전 입력단자가 접속된 노드(N2)까지의 배선(L2)은, 단면적이 동일하고 길이의 비를 1:N으로 설정함으로써 드레인 배선의 기생 저항에 의한 전압강하가 Q1과 Q2에서 동일하게 되도록 하고 있다. 구체적으로는, 도 2에 도시하는 바와 같이, Q2의 드레인 배선(L2)을 크게 우회시켜 칩 내부를 용장하게 끌어 돌려져서 배선(L1)의 길이와 배선(L2)의 길이의 비가 1:N이 되도록 하고 있다. 이것에 의해, Q1과 Q2의 바이어스 조건이 더욱 근사한 것으로 되어, 보다 커런트 미러비의 정밀도를 높일 수 있다.
또한, 도 2에서, 부호 Q1으로 표시되어 있는 것은 전류 제어용 MOS 트랜지스터(Q1)가 형성되어 있는 영역, 부호 Q2로 표시되어 있는 것은 전류 검출용 MOS 트랜지스터(Q2)가 형성되어 있는 영역, 부호 M1, M2로 표시되어 있는 것은 Q1의 기체 전위 전환용의 스위치 MOS 트랜지스터(M1, M2)가 형성되어 있는 영역이다. 또, 부호 PVIN이 붙여져 있는 것은 금속층으로 이루어지는 전압 입력단자(VIN)로서의 패드, 부호 PBAT가 첨부되어 있는 것은 금속층으로 이루어지는 출력단자(BAT)로서의 패드이다.
도 2에 도시되어 있는 바와 같이, 전류 제어용 MOS 트랜지스터(Q1)는 좌우로 분할되어 대칭적으로 형성되어 있고, 그 중앙에 전류 검출용 MOS 트랜지스터(Q2)가 형성되어 있음과 아울러, 좌우 양단에 기체 전위 전환용의 스위치 MOS 트랜지스터(M1, M2)가 형성된 레이아웃으로 되어 있다. 도 2에서는, M1, M2는 2개로 분할되어 형성되고, 좌우 2개로 1개의 트랜지스터로서 동작하도록 배선이 형성된다. 이것은 프로세스 편차를 고려한 결과의 레이아웃이다.
제조 프로세스에서는, 마스크 벗어남이나 프로세스 조건 등에 의해 칩 상에 형성되는 MOS 트랜지스터의 정(靜)특성이 설계값으로부터 벗어나는 경우가 있지만, 전류 제어용 MOS 트랜지스터(Q1)와 전류 검출용 MOS 트랜지스터(Q2)의 사이즈비(게이트폭의 비)는 본 실시형태에서는 수 100∼수 1000 정도로 되기 때문에, Q1보다도 Q2쪽이 벗어남의 영향이 큰 것으로 된다. 그래서, 본 실시형태에서는, 도 2에 도시하는 바와 같이, Q2를 Q1의 형성 영역의 거의 중앙에 배치함과 아울러, 1점쇄 선(B)으로 둘러싸인 부위에서 Q2의 실효 게이트폭을 알루미늄 배선 패턴의 수정에 의해 조정할 수 있게 구성되어 있다.
구체적으로는, 1점쇄선(B)으로 둘러싸인 부위를 확대하여 도시하는 도 3과 같이, Q2의 단자 부분에서 드레인 전극을 DP1, DP2, DP3……과 같이 단위 게이트마다 분리 형성한 예비 드레인 전극을 설치해 두고, 그리고, 시작동 결과, Q2의 특성의 벗어남이 검출된 경우에 그 벗어남량에 따라 예비의 드레인 전극(DP1, DP2, DP3……) 사이를 연결하는 알루미늄 배선 패턴을 형성할지 않을지를, 또 형성하는 경우에는 그 수를 결정함으로써 실효 게이트폭을 조정하는 것이다. 또한, 각 드레인 전극을 DP1, DP2, DP3……의 아래의 기판 표면에 형성되는 확산층으로 이루어지는 드레인 영역은 분리되지 않고, 연속되도록 형성된 것이어도 된다. 도 3에서, 부호 SP1, SP2로 표시되어 있는 것은 Q2의 소스 전극, GT1, GT2로 표시되어 있는 것은 Q2의 게이트 전극이다.
이 조정은, 회로적으로는 도 4에 도시하는 바와 같이, 미리 Q2와 병렬로 그것보다도 사이즈가 작은 조정용 트랜지스터(Qt1, Qt2, Qt3……)를 설치해 두고, Q2와 Qt1, Qt2, Qt3……의 드레인 단자 사이를 파선(D)과 같이 적당하게 접속 또는 분리함으로써, Q2의 사이즈(게이트폭)를 조정하는 것에 상당한다. 이러한 조정에 의해, Q1과 Q2의 사이즈비 즉 전류비를 정확하게 N:1로 맞추는 것이 가능하게 된다.
또한, 상기 전류 검출용 MOS 트랜지스터(Q2)의 사이즈의 조정은 단계적(이산적)이기 때문에, 디지털적인 조정에 그친다. 그래서, 본 실시형태에서는, 더 한층 의 미세 조정을 가능하게 하기 위하여, 도 1에 도시하는 바와 같이, 오차 앰프(AMP2)에 공급되는 참조전압(Vref2)을, 정전압(Vc)을 직렬저항(R1, Rt)으로 분압하여 생성함과 아울러, 저항(Rt)의 값을 트리밍으로 변경함으로써 조정할 수 있게 구성되어 있다. 저항(Rt)의 트리밍의 방법으로서는, 예를 들면, 미리 복수의 저항을 병렬형태로 설치해 둠과 아울러, 각 저항과 직렬로 각각 폴리실리콘 등의 퓨즈를 설치하고, 퓨즈의 용단으로 조정하는 방법 등이 있다.
상기한 바와 같이, 본 실시형태에서는, 전류 검출용 MOS 트랜지스터(Q2)의 예비 드레인 전극의 선택적 접속에 의한 사이즈의 조정과, 분압 저항(Rt)의 트리밍에 의한 오차 앰프(AMP2)의 참조전압(Vref2)의 조정에 의하여, Q1과 Q2의 전류비의 고정밀도화가 가능하게 되어 있다.
또한, 본 실시형태에서는, Q1과 Q2의 커런트 미러비를 이하와 같이 설계함으로써, 시스템의 총 비용을 저감할 수 있도록 연구했다. 구체적으로는, 외부단자(PROG)에 접속하는 외장형 저항(Rp)의 저항값에 따라, 다음의 표 1에 나타내는 바와 같이, 커런트 미러비를 선택한다고 하는 것이다.
Rp 커런트 미러비
1. 0kΩ 350
2. 2kΩ 770
4. 7kΩ 1645
현재 시장에 제공되고 있는 고정밀도의 범용 저항은, 모든 저항값의 것이 준비되어 있는 것은 아니고, 표 1에 나타내는 바와 같이, 1.0kΩ, 2.2kΩ, 4.7kΩ,……과 같이 듬성듬성한 값이며, 그것들은 비교적 저렴하게 입수할 수 있는 한편, 그 이외의 저항값의 저항 소자는 특별 주문품으로 되어 단가가 높아진다. 그래서, 본 실시형태에서는, 범용 저항의 저항값인 1.0kΩ, 2.2kΩ, 4.7kΩ,……에 맞추고, 커런트 미러비가 각각 350, 770, 1645로 되도록, Q1과 Q2의 사이즈비(게이트폭의 비)를 결정하는 것으로 했다. 이것에 의해, 외장형의 저항(Rp)으로서 저렴한 범용 저항을 사용할 수 있어, 비용을 저감할 수 있다.
이상 본 발명의 1실시형태에 대하여 설명했지만, 본 발명은 상기 실시형태에 한정되지 않으며, 본 발명의 기술적 사상에 기초하여 각종의 변경이 가능하다. 예를 들면, 도 2의 실시형태에서는, 전류 제어용 MOS 트랜지스터(Q1)의 드레인 단자(전극)로부터 출력단자(BAT)까지의 배선(L1)과, 전류 검출용 MOS 트랜지스터(Q2)의 드레인 단자(전극)로부터 연산증폭기(AMP1)의 반전 입력단자까지의 배선(L2)은, 단면적이 동일하고 길이의 비를 1:N으로 설정하고 있지만, 배선(L1)의 단면적과 배선(L2)의 단면적의 비가 N:1이 되도록 해도 되고, 배선(L1, L2)의 길이와 단면적 양쪽을 각각 조정하여 Q1과 Q2에서 드레인 배선의 기생 저항에 의한 전압강하가 동일하게 되도록 설정해도 된다.
또한, 상기 실시형태에서는, 전류 제어용 MOS 트랜지스터(Q1)와 전류 검출용 MOS 트랜지스터(Q2)의 공통 접속측(입력단자(VIN)측)을 소스 단자, 그것과 반대측을 드레인 단자로 규정했지만, Q1과 Q2의 공통 접속측(입력단자(VIN)측)을 드레인 단자, 그것과 반대측을 소스 단자로 보는 것도 가능하며, 본 발명은 그렇게 규정한 경우를 포함하는 것이다.
또, 도 1의 실시형태의 전류 검출 회로(13)에서는, MOS 트랜지스터(Q3)와 직렬로 접속되는 전류-전압 변환용 저항(Rp)으로서 외장형 저항을 사용하고 있지만, 칩 내에 형성한 온칩의 저항을 사용하도록 해도 된다. 그 경우에는, Q1과 Q2의 커런트 미러비는 표 1과 같은 대응에 한정되지 않고, 임의의 비를 채용할 수 있다.
또한, 상기 실시형태에서는, 바이어스 상태 제어용의 트랜지스터(Q3)로서 MOSFET를 사용했지만, 바이폴라 트랜지스터를 사용하도록 해도 된다. 또, 그 경우에, 사용하는 바이폴라·트랜지스터는 종형의 트랜지스터가 아니고, CMOS 프로세스로 형성가능한 횡형의 트랜지스터로 할 수 있다.
이상의 설명에서는, 본 발명을 2차전지의 충전 제어용 IC에 적용한 예를 설명했지만, 본 발명은 그것에 한정되는 것은 아니며, 시리즈 레귤레이터와 같은 직류전원 회로의 전원제어용 IC에도 이용할 수 있다.
도 1은 본 발명을 적용한 충전 제어용 IC 및 그것을 사용한 충전장치의 1예를 도시하는 개략 구성도이다.
도 2는 실시형태의 충전 제어용 IC에서의 전류 제어용 MOS 트랜지스터와 전류 검출용 MOS 트랜지스터의 레이아웃의 1예를 도시하는 칩 평면도이다.
도 3은 전류 검출용 MOS 트랜지스터의 조정 부위의 상세를 도시하는 평면도이다.
도 4는 실시형태의 충전 제어용 IC에서의 전류 제어용 MOS 트랜지스터와 게이트폭 조정 가능한 전류 검출용 MOS 트랜지스터의 등가 회로를 도시하는 회로도이다.
(부호의 설명)
10 충전 제어용 IC 11 게이트 전압 제어 회로
12 전압 검출 회로 13 전류 검출 회로
14 전압 비교 회로 20 직류전원
30 2차전지 Q1 전류 제어용 MOS 트랜지스터
Q2 전류 검출용 MOS 트랜지스터
Q3 바이어스 상태 제어용 트랜지스터
M1, M2 백 게이트 전압 전환용 스위치 MOS 트랜지스터

Claims (8)

  1. 전압 입력단자와 출력단자 사이에 접속되어 상기 전압 입력단자로부터 출력단자에 흘리는 전류를 제어하는 전류 제어용 MOS 트랜지스터와,
    소스 단자가 상기 전류 제어용 MOS 트랜지스터의 소스 단자에 접속되고 1/N의 사이즈를 가지며 동일한 게이트 전압이 게이트 단자에 인가되는 전류 검출용 MOS 트랜지스터를 갖는 전류 검출 회로와,
    상기 전류 검출 회로에 의해 검출된 전류값에 따라 상기 전류 제어용 MOS 트랜지스터의 게이트 전압을 제어하는 게이트 전압 제어 회로를 구비한 충전 제어용 반도체 집적 회로로서,
    상기 전류 검출 회로는, 상기 전류 제어용 MOS 트랜지스터의 드레인 전압과 상기 전류 검출용 MOS 트랜지스터의 드레인 전압을 입력으로 하는 연산 증폭 회로를 구비하고, 이 연산 증폭 회로의 출력에 기초하여 상기 전류 검출용 MOS 트랜지스터의 바이어스 상태가 상기 전류 제어용 MOS 트랜지스터의 바이어스 상태와 동일하게 되도록 구성되고,
    상기 전류 제어용 MOS 트랜지스터와 상기 전류 검출용 MOS 트랜지스터의 각 드레인 전극으로부터 상기 연산 증폭 회로가 대응하는 입력점까지의 배선의 기생 저항에 의한 전압강하가 동일하게 되도록 설정되고,
    상기 전류 검출 회로는 상기 전류 검출용 MOS 트랜지스터와 접지점에 접속된 전류-전압 변환 수단 사이에 접속된 바이어스 상태 제어용 트랜지스터를 구비하고,
    상기 연산 증폭 회로의 출력이 상기 바이어스 상태 제어용 트랜지스터의 제어단자에 인가됨으로써, 상기 전류 제어용 MOS 트랜지스터와 상기 전류 검출용 MOS 트랜지스터의 드레인 전압이 동일 전위로 되도록 구성되고,
    상기 전류 검출용 MOS 트랜지스터의 드레인 전극으로부터 상기 연산 증폭 회로의 입력점까지의 배선은 칩 내부에서 용장하게 끌어 돌려져서 기생 저항이 소정값으로 되도록 형성되어 있는 것을 특징으로 하는 충전 제어용 반도체 집적 회로.
  2. 제 1 항에 있어서, 상기 전류 검출용 MOS 트랜지스터는 반도체칩 상에서 상기 전류 제어용 MOS 트랜지스터의 형성 영역의 거의 중앙에 위치하도록 배치되어 있는 것을 특징으로 하는 충전 제어용 반도체 집적 회로.
  3. 제 2 항에 있어서, 상기 전류 검출용 MOS 트랜지스터는 기본의 드레인 전극과 서로 분리된 복수의 예비 드레인 전극을 갖고, 상기 예비 드레인 전극을 알루미늄 배선 패턴에 의해 선택적으로 상기 기본의 드레인 전극에 접속함으로써, 실효 게이트폭이 조정 가능하게 구성되어 있는 것을 특징으로 하는 충전 제어용 반도체 집적 회로.
  4. 제 1 항에 있어서, 상기 전류 검출 회로는, 소정의 정전압을 분압하는 분압 회로와, 이 분압 회로에 의해 분압된 전압과, 상기 전류 제어용 MOS 트랜지스터에 흐르는 전류를 전압으로 변환하는 전류-전압 변환 수단에 의해 변환된 전압과의 전 위차에 따른 전압을 상기 게이트 제어 회로에 출력하는 증폭 회로를 구비하고, 상기 분압 회로를 구성하는 어느 하나의 저항은 그 저항값이 조정 가능하게 구성되어 있는 것을 특징으로 하는 충전 제어용 반도체 집적 회로.
  5. 제 2 항에 있어서, 상기 전류 검출 회로는 소정의 정전압을 분압하는 분압 회로와, 이 분압 회로에 의해 분압된 전압과, 상기 전류 제어용 MOS 트랜지스터에 흐르는 전류를 전압으로 변환하는 전류-전압 변환 수단에 의해 변환된 전압의 전위차에 따른 전압을 상기 게이트 제어 회로에 출력하는 증폭 회로를 구비하고, 상기 분압 회로를 구성하는 어느 하나의 저항은 그 저항값을 조정 가능하게 구성되어 있는 것을 특징으로 하는 충전 제어용 반도체 집적 회로.
  6. 제 3 항에 있어서, 상기 전류 검출 회로는 소정의 정전압을 분압하는 분압 회로와, 이 분압 회로에 의해 분압된 전압과, 상기 전류 제어용 MOS 트랜지스터에 흐르는 전류를 전압으로 변환하는 전류-전압 변환 수단에 의해 변환된 전압과의 전위차에 따른 전압을 상기 게이트 제어 회로에 출력하는 증폭 회로를 구비하고, 상기 분압 회로를 구성하는 어느 하나의 저항은 그 저항값을 조정 가능하게 구성되어 있는 것을 특징으로 하는 충전 제어용 반도체 집적 회로.
  7. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 전류-전압 변환 수단은 반도체칩의 외장형 저항 소자이며, 이 저항 소자를 접속하기 위한 외부단자가 설치 되어 있는 것을 특징으로 하는 충전 제어용 반도체 집적 회로.
  8. 제 7 항에 있어서, 상기 외장형 저항 소자는 소정의 저항값을 갖는 범용의 저항 소자이며, 상기 전류 제어용 MOS 트랜지스터와 상기 전류 검출용 MOS 트랜지스터의 사이즈비(N)는 상기 범용의 저항 소자의 저항값에 따라 결정되어 있는 것을 특징으로 하는 충전 제어용 반도체 집적 회로.
KR1020090044898A 2008-06-06 2009-05-22 충전 제어용 반도체 집적 회로 KR20090127222A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008149032A JP4702403B2 (ja) 2008-06-06 2008-06-06 充電制御用半導体集積回路
JPJP-P-2008-149032 2008-06-06

Publications (1)

Publication Number Publication Date
KR20090127222A true KR20090127222A (ko) 2009-12-10

Family

ID=41226118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090044898A KR20090127222A (ko) 2008-06-06 2009-05-22 충전 제어용 반도체 집적 회로

Country Status (6)

Country Link
US (1) US8035355B2 (ko)
EP (1) EP2139116A1 (ko)
JP (1) JP4702403B2 (ko)
KR (1) KR20090127222A (ko)
CN (1) CN101599655B (ko)
TW (1) TW200952306A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155187A (zh) * 2018-01-16 2018-06-12 上海南麟电子股份有限公司 开关电源电路、半导体功率器件及其制备方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6030817B2 (ja) * 2010-06-04 2016-11-24 エスアイアイ・セミコンダクタ株式会社 バッテリ状態監視回路およびバッテリ装置
JP5516286B2 (ja) * 2010-09-30 2014-06-11 ミツミ電機株式会社 電流電圧検出回路および電流制御回路
JP5605143B2 (ja) * 2010-10-01 2014-10-15 ミツミ電機株式会社 電流制御回路
JP6090642B2 (ja) * 2012-07-03 2017-03-08 パナソニックＩｐマネジメント株式会社 充電装置
US9519303B2 (en) 2014-02-10 2016-12-13 Infineon Technologies Ag Precision current sensing
US10790679B2 (en) * 2014-09-26 2020-09-29 Mitsumi Electric Co., Ltd. Battery protection circuit and device, battery pack, and battery protection method
JP6132860B2 (ja) * 2015-01-22 2017-05-24 力晶科技股▲ふん▼有限公司 トランジスタテスト回路及び方法、半導体記憶装置、並びに半導体装置
CN106114230A (zh) * 2016-07-28 2016-11-16 肇庆高新区凯盈顺汽车设计有限公司 电动汽车电池管理系统
EP3336624B1 (de) * 2016-12-19 2019-02-06 Siemens Aktiengesellschaft Anordnung mit zwei redundanten baugruppen die sich gegenseitig überwachen
US9906117B1 (en) * 2017-03-24 2018-02-27 Versatile Power, Inc. Systems, methods, and devices for remote sense without wires
JP6756754B2 (ja) 2018-02-09 2020-09-16 ミツミ電機株式会社 充電制御装置、充電システム及び充電制御方法
JP6477964B1 (ja) * 2018-09-13 2019-03-06 ミツミ電機株式会社 二次電池保護回路
JP2021190896A (ja) * 2020-06-01 2021-12-13 株式会社村田製作所 制御回路
CN112731092A (zh) * 2020-12-15 2021-04-30 哈尔滨理工大学 一种有机薄膜晶体管的测试系统

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080823B2 (ja) * 1993-10-15 2000-08-28 モトローラ株式会社 半導体集積回路装置
JP3331777B2 (ja) * 1994-09-29 2002-10-07 ミツミ電機株式会社 充電回路
JPH0982893A (ja) * 1995-09-14 1997-03-28 Toshiba Corp 半導体集積回路の製造方法及び半導体集積回路
US5835361A (en) * 1997-04-16 1998-11-10 Thomson Consumer Electronics, Inc. Switch-mode power supply with over-current protection
JP3611475B2 (ja) 1999-03-29 2005-01-19 シャープ株式会社 ビーム光偏向走査装置
US6507171B2 (en) 2000-12-29 2003-01-14 Nokia Corporation Method and apparatus for measuring battery charge and discharge current using a direct analog-to-digital conversion of a charge/discharge replica current
US6407532B1 (en) * 2000-12-29 2002-06-18 Nokia Mobile Phones, Ltd. Method and apparatus for measuring battery charge and discharge current
JP3665574B2 (ja) * 2001-02-09 2005-06-29 セイコーインスツル株式会社 充放電制御回路と充電式電源装置
JP2002320323A (ja) * 2001-02-15 2002-10-31 Seiko Instruments Inc 電源回路
DE10120524B4 (de) 2001-04-26 2015-08-20 Infineon Technologies Ag Vorrichtung zur Ermittlung des Stromes durch ein Leistungs-Halbleiterbauelement
JP3739361B2 (ja) * 2003-02-26 2006-01-25 ローム株式会社 半導体集積回路装置
JP2005114477A (ja) * 2003-10-06 2005-04-28 Rohm Co Ltd 負荷駆動回路
US7253589B1 (en) * 2004-07-09 2007-08-07 National Semiconductor Corporation Dual-source CMOS battery charger
JP4097635B2 (ja) 2004-08-02 2008-06-11 松下電器産業株式会社 電流検出回路及びそれを用いたスイッチング電源
US20070206338A1 (en) * 2004-08-10 2007-09-06 Tsutomu Ishino Circuit Protection Method, Protection Circuit and Power Supply Device Using The Protection Circuit
JP5038616B2 (ja) * 2005-11-14 2012-10-03 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4844468B2 (ja) * 2007-05-08 2011-12-28 富士電機株式会社 二次電池保護装置及び半導体集積回路装置
JP4976323B2 (ja) * 2008-03-06 2012-07-18 株式会社リコー 充電制御回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155187A (zh) * 2018-01-16 2018-06-12 上海南麟电子股份有限公司 开关电源电路、半导体功率器件及其制备方法
CN108155187B (zh) * 2018-01-16 2024-01-19 上海南麟电子股份有限公司 开关电源电路、半导体功率器件及其制备方法

Also Published As

Publication number Publication date
JP4702403B2 (ja) 2011-06-15
CN101599655A (zh) 2009-12-09
EP2139116A1 (en) 2009-12-30
US20090302805A1 (en) 2009-12-10
CN101599655B (zh) 2012-11-14
TW200952306A (en) 2009-12-16
US8035355B2 (en) 2011-10-11
JP2009296817A (ja) 2009-12-17

Similar Documents

Publication Publication Date Title
KR20090127222A (ko) 충전 제어용 반도체 집적 회로
JP7488438B2 (ja) トランジスタ電力スイッチのための電流感知及び制御
US8847569B2 (en) Semiconductor integrated circuit for regulator
TWI437403B (zh) Voltage regulator
TWI489239B (zh) 電壓調節器
US8129966B2 (en) Voltage regulator circuit and control method therefor
US8274259B2 (en) Method and charge-up circuit capable of adjusting charge-up current
KR100844052B1 (ko) 조정기 회로 및 그 제어 방법
JP2005333691A (ja) 過電流検出回路及びこれを有する電源装置
US7005881B2 (en) Current sensing for power MOSFET operable in linear and saturated regions
CN1989467A (zh) 电路的保护方法、保护电路及利用其的电源装置
US8693155B2 (en) Constant voltage power supply circuit
US20100079120A1 (en) Measuring the current through a load transistor
TWI405067B (zh) 用於負電壓調節器之控制電路及控制負電壓調節器的方法
US7759923B2 (en) Current sensing in a buck-boost switching regulator using integrally embedded PMOS devices
US20110316615A1 (en) Integrated circuit
KR20080042037A (ko) 전류 감지 회로를 형성하는 방법 및 그 구조
US20120206110A1 (en) Reverse current prevention circuit, charging circuit incorporating reverse current prevention circuit, and constant-voltage circuit incorporating reverse current prevention circuit
JP4810943B2 (ja) 過電流検出回路及び電圧比較回路
JP5211866B2 (ja) 電流制御回路
US8013582B2 (en) Voltage control circuit
TWI694322B (zh) 電壓調整器
US8957646B2 (en) Constant voltage circuit and electronic device including same
JP2004297965A (ja) 電源制御用半導体集積回路
US20100060249A1 (en) Current-restriction circuit and driving method therefor

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid