KR20090117758A

KR20090117758A - 마이크로칩의 제조 방법

Info

Publication number: KR20090117758A
Application number: KR1020097017944A
Authority: KR
Inventors: 간지 세끼하라; 마사요시 우에히라
Original assignee: 코니카 미놀타 옵토 인코포레이티드
Priority date: 2007-03-02
Filing date: 2008-02-21
Publication date: 2009-11-12
Also published as: WO2008108178A1; EP2116853A4; EP2116853A1; US20100012255A1; JPWO2008108178A1; CN101622542B; US7901527B2; JP5229215B2; CN101622542A

Abstract

본 발명은, 유로에 기능성 막을 형성하는 동시에, 수지제의 마이크로칩 기판끼리를 접합하는 것이 가능한 마이크로칩의 제조 방법을 제공하는 것이다.

이 제조 방법은, 표면에 유로용 홈(11)이 형성된 마이크로칩 기판(10)과, 표면에 유로용 홈(21)이 형성된 마이크로칩 기판(20)의 각각 유로용 홈(11, 21)이 형성되어 있는 면에, 기능성 막인 SiO₂막(12, 22)을 형성하는 제1 공정과, 마이크로칩 기판(10, 20)의 유로용 홈(11, 21)에 형성된 SiO₂막 이외의 SiO₂막을 점착 부재에 의해 박리하는 제2 공정과, 유로용 홈(11, 21)이 형성된 면을 내측으로 하여 마이크로칩 기판(10, 20)을 포개어, 레이저 용착, 초음파 용착, 또는 열 압착에 의해 기판끼리를 접합하는 제3 공정을 갖는 것을 특징으로 한다.

마이크로칩, 마이크로칩 기판, 미세 유로, 점착 부재, SiO2막

Description

마이크로칩의 제조 방법{MICROCHIP MANUFACTURING METHOD}

본 발명은, 내면에 기능성 막이 형성된 유로를 갖는 마이크로칩의 제조 방법에 관한 것이다.

미세 가공 기술을 이용하여 실리콘이나 유리의 기판 상에 미세한 유로나 회로를 형성하고, 미소 공간 상에서 핵산, 단백질, 혈액 등의 액체 시료의 화학 반응이나, 분리, 분석 등을 행하는 마이크로칩, 혹은 μTAS(Micro Total Analysis Systems)라 칭해지는 장치가 실용화되어 있다. 이와 같은 마이크로칩의 이점으로서는, 샘플이나 시약의 사용량 또는 폐액의 배출량이 경감되고, 공간 절약으로 운반 가능한 저렴한 시스템의 실현을 생각할 수 있다.

마이크로칩은 적어도 한쪽의 부재에 미세 가공이 실시된 부재 2개를 부착함으로써 제조된다. 종래에 있어서는, 마이크로칩에는 유리제의 기판이 사용되고 있고, 다양한 미세 가공 방법이 제안되어 있다. 그러나, 유리제의 기판은 대량생산에는 적합하지 않고, 매우 고비용이므로, 염가로 일회 사용이 가능한 수지제의 마이크로칩의 개발이 요구되고 있다.

수지제의 마이크로칩은 표면에 유로용 홈이 형성된 수지제의 마이크로칩 기판과, 유로용 홈의 커버로서 기능하는 수지제의 마이크로칩 기판을, 유로용 홈이 형성된 면을 내측으로 하여 접합함으로써 제작된다.

마이크로칩 기판을 접합하는 방법으로서, 접착제를 사용하여 접합하는 방법, 유기 용제로 수지 기판의 표면을 녹여 접합하는 방법(예를 들어 하기 특허 문헌 1), 초음파 용착을 이용하여 접합하는 방법(예를 들어 하기 특허 문헌 2), 열 압착을 이용하여 접합하는 방법(예를 들어 하기 특허 문헌 3), 레이저 용착을 이용하는 방법 등이 있다(예를 들어 하기 특허 문헌 4).

또한, 마이크로칩과 같이 미세 유로 중에 통액하여 검사를 행하는 소자에 있어서는, 유로에 대해 기능성 처리가 행해지고 있다. 기능성 처리로서, 예를 들어, 유로에 단백질 등의 액체 시료가 부착하지 않도록, 유로 표면에 친수성의 성질을 부여하는 처리가 행해지고 있다. 예를 들어, SiO₂막의 코팅은 친수성도 충분히 있고, 무기물이므로 재료로서 안정, 고투명도를 갖는 등의 특징이 있다. 또한, 액체 시료에 대한 발수성, 선택적으로 분자에 대한 흡착 기능을 갖게 하기 위한 불소계 수지를 사용한 막도 여기서 말하는 기능성 막의 일례이다.

유로 표면에 친수성의 성질 등의 기능성을 부여하는 처리로서는, 유기물/무기물의 코팅, 유로 내에 용액을 흐르게 하는 것에 의한 디핑 등의 방법이 있다. 그 중에서도, CVD나 스퍼터링 등에 의한 기능성 막의 형성에서는, 막의 종류에 따라 기능성 효과도 충분하고, 유로 표면에 대한 밀착성이나 막의 균일성에 있어서도 양호해진다.

그런데, 미세 유로의 폭이 수 ㎛이므로, 유로용 홈의 내면만 기능성 막으로 성막되도록 마스킹을 행하여 마이크로칩 기판에 기능성 막을 형성하는 것은 곤란하다. 특히, 표면에 형성된 유로용 홈의 패턴이 복잡한 경우, 그 패턴의 위치에 맞추어 패터닝에 의해 기능성 막을 형성하는 것은 곤란하다. 따라서, 종래에 있어서는, 표면에 유로용 홈이 형성된 수지제의 마이크로칩 기판에 대해, 유로용 홈을 포함하는 면 전체에 기능성 막을 형성하고, 그 후, 유로용 홈이 형성된 면을 내측으로 하여, 접합의 상대측이 되는 수지제의 마이크로칩 기판과 접합함으로써 수지제의 마이크로칩을 제조하고 있었다.

그러나, 유로용 홈을 포함하는 면 전체에 기능성 막을 형성한 경우, 접합의 상대측이 되는 마이크로칩 기판과의 접합면에도 기능성 막이 형성되어, 접합면에 있어서 수지끼리의 접촉이 되지 않으므로, 마이크로칩 기판끼리의 접합이 매우 곤란해진다.

즉, 수지제의 마이크로칩 기판에 기능성 막을 형성하지 않는 경우, 초음파 용착, 열 압착, 또는 레이저 용착에 의해 마이크로칩 기판끼리를 접합할 수 있지만, 이들 방법에서는, 모두 기판의 수지 표면을 녹여 다시 고화시킴으로써 수지제의 마이크로칩 기판끼리를 접합하므로, 접합면에 기능성 막이 존재하고 있는 경우에는, 마이크로칩 기판끼리를 접합하는 것이 곤란해진다.

따라서, 종래에 있어서는, 마이크로칩에 형성된 유로의 내면에 SiO₂막을 형성하는 방법으로서, 마이크로칩 기판끼리를 접합한 후에, 규불화수소산 용액을 유로 내에 통과시킴으로써, 유로의 내면에 SiO₂막을 형성하는 것이 행해지고 있다(예 를 들어 하기 특허 문헌 5).

특허 문헌 1 : 일본 특허 공개 제2005-80569호 공보

특허 문헌 2 : 일본 특허 공개 제2005-77239호 공보

특허 문헌 3 : 일본 특허 공개 제2005-77218호 공보

특허 문헌 4 : 일본 특허 공개 제2005-74796호 공보

특허 문헌 5 : 일본 특허 공개 제2002-139419호 공보

그러나, 상기 특허 문헌 5에 기재된 방법에서는, 미세 유로의 내면에 막 두께가 균일한 기능성 막을 형성하는 것은 곤란하고, 기능성 막의 밀착 강도도 약해지게 된다.

막 두께가 균일하고 또한 밀착 강도가 강한 기능성 막을 형성하기 위해서는, CVD나 스퍼터링 등의 방법으로 기능성 막을 형성하면 되지만, 그들 방법으로는 상술한 바와 같이, 마이크로칩 기판끼리를 접합하기 전에 유로용 홈을 포함하는 면 전체에 기능성 막을 형성하여 접합하는 면에도 기능성 막이 형성되므로, 마이크로칩 기판끼리의 접합이 곤란하였다.

또한, 유로용 홈을 포함하는 면에 기능성 막을 형성한 경우, 상술한 바와 같이 초음파 용착, 열 압착, 또는 레이저 용착으로는, 마이크로칩 기판끼리를 접합하는 것은 곤란하므로, 이 경우, 마이크로칩 기판끼리의 접합에는 접착제가 사용된다.

그러나, 접착제를 사용하여 마이크로칩 기판끼리를 접합하는 경우, 미세 유로 내에 접착제가 스며나와 미세 유로를 막아 버릴 우려가 있다. 또한, 접착제에 의해 기능성 막의 기능을 방해할 수 있을 우려가 있다.

이상과 같이, 접합면에는 기능성 막을 형성하지 않고, 미세 유로의 내면에 기능성 막을 형성하고, 접착제를 사용하지 않고 마이크로칩 기판끼리를 접합하는 것은 곤란하였다.

본 발명은 상기한 문제를 해결하는 것이며, 유로의 내면에 기능성 막을 형성하는 동시에, 미세 유로를 막거나, 기능성 막의 기능을 방해하지 않고 수지제의 마이크로칩 기판끼리를 접합하는 것이 가능한 마이크로칩의 제조 방법을 제공하는 것을 목적으로 한다.

<과제를 해결하기 위한 수단>

본 발명의 제1 형태는, 2개의 수지제 기판을 갖고, 상기 2개의 수지제 기판 중 적어도 한쪽의 수지제 기판의 표면에 유로용 홈이 형성되고, 상기 유로용 홈이 형성된 면을 내측으로 하여 접합된 마이크로칩의 제조 방법에 있어서, 상기 유로용 홈이 형성된 면에 기능성 막을 형성하는 제1 공정과, 점착 부재를 상기 기능성 막이 형성된 면에 상기 유로용 홈 이외의 면에 접착한 후, 박리하는 제2 공정과, 상기 제2 공정 후, 상기 유로용 홈이 형성된 면을 내측으로 하여 상기 2개의 수지제 기판을 내접합하는 제3 공정을 포함하는 것을 특징으로 하는 마이크로칩의 제조 방법이다.

또한, 본 발명의 제2 형태는, 제1 형태에 관한 마이크로칩의 제조 방법이며, 상기 유로용 홈은 상기 2개의 수지제 기판 양쪽의 표면에 각각 형성되어 있고, 상기 제3 공정에서는, 상기 2개의 수지제 기판에 형성된 유로용 홈을 각각 내측으로 하고, 서로 유로용 홈의 위치 정렬을 행하여 접합하는 것을 특징으로 한다.

또한, 본 발명의 제3 형태는, 제1 형태 또는 제2 형태의 어느 하나에 관한 마이크로칩의 제조 방법이며, 상기 기능성 막은 SiO₂막인 것을 특징으로 한다.

또한, 본 발명의 제4 형태는, 제1 형태 내지 제3 형태 중 어느 하나에 관한 마이크로칩의 제조 방법이며, 상기 제1 공정에서는, 상기 유로용 홈이 형성된 면에 상기 기능성 막의 도포 용액을 도포하고, 경화시킴으로써 상기 기능성 막을 형성하는 것을 특징으로 한다.

또한, 본 발명의 제5 형태는, 제1 형태 내지 제3 형태 중 어느 하나에 관한 마이크로칩의 제조 방법이며, 상기 제1 공정에서는, 스퍼터링에 의해 상기 기능성 막을 형성하는 것을 특징으로 한다.

또한, 본 발명의 제6 형태는, 제1 형태 내지 제3 형태 중 어느 하나에 관한 마이크로칩의 제조 방법이며, 상기 제1 공정에서는, CVD에 의해 상기 기능성 막을 형성하는 것을 특징으로 한다.

또한, 본 발명의 제7 형태는, 제1 형태 내지 제6 형태 중 어느 하나에 관한 마이크로칩의 제조 방법이며, 상기 제3 공정에서는, 상기 유로용 홈이 형성된 면을 내측으로 하고, 상기 2개의 수지제 기판의 접합하는 면을 용융시킴으로써, 상기 2개의 수지제 기판을 접합하는 것을 특징으로 한다.

또한, 본 발명의 제8 형태는, 제1 형태 내지 제7 형태 중 어느 하나에 관한 마이크로칩의 제조 방법이며, 상기 제3 공정에서는, 상기 유로용 홈이 형성된 면을 내측으로 하고, 상기 2개의 수지제 기판을 가열함으로써 상기 접합하는 면을 용융시키고, 상기 2개의 수지제 기판을 가압함으로써, 상기 2개의 수지제 기판을 접합하는 것을 특징으로 한다.

또한, 본 발명의 제9 형태는, 제1 형태 내지 제7 형태 중 어느 하나에 관한 마이크로칩의 제조 방법이며, 상기 제3 공정에서는, 상기 유로용 홈이 형성된 면을 내측으로 하고, 상기 2개의 수지제 기판에 대해 초음파를 인가함으로써 상기 접합하는 면을 용융시켜, 상기 2개의 수지제 기판을 가압함으로써, 상기 2개의 수지제 기판을 접합하는 것을 특징으로 한다.

또한, 본 발명의 제10 형태는, 제1 형태 내지 제7 형태 중 어느 하나에 관한 마이크로칩의 제조 방법이며, 상기 제3 공정에서는, 상기 유로용 홈이 형성된 면을 내측으로 하고, 상기 2개의 수지제 기판에 대해 레이저를 조사함으로써 상기 접합하는 면을 용융시키고, 상기 2개의 수지제 기판을 가압함으로써, 상기 2개의 수지제 기판을 접합하는 것을 특징으로 한다.

또한, 본 발명의 제11 형태는, 제1 형태 내지 제10 형태 중 어느 하나에 관한 마이크로칩의 제조 방법이며, 상기 점착 부재는 시트 형상의 형상을 갖는 것을 특징으로 한다.

<발명의 효과>

본 발명에 따르면, 점착 부재를 사용함으로써, 유로용 홈 이외의 표면에 형성된 기능성 막을 박리할 수 있다. 그에 의해, 수지제 기판의 접합면은 수지가 노출 상태로 되어, 수지끼리를 접촉시킬 수 있으므로, 미세 유로를 막거나, 기능성 막의 기능을 방해하지 않는 열 압착, 초음파 용착, 또는 레이저 용착 등과 같은 열을 이용하는 접착 방법을 이용하여, 수지제 기판끼리를 직접 접합하는 것이 가능해진다.

또한, 본 발명에 따르면, 2개의 수지제 기판에 유로용 홈을 형성하고, 각 수지제 기판의 유로용 홈의 내면에 기능성 막을 형성하고, 미세 유로의 위치 정렬을 행하여 2개의 수지제 기판을 접합함으로써, 유로용 홈에 의해 형성되는 유로의 내면을 기능성 막으로 덮는 것이 가능해진다.

도 1은 본 발명의 제1 실시 형태에 관한 마이크로칩의 제조 방법을 설명하기 위한 마이크로칩 기판의 단면도이다.

도 2는 본 발명의 제1 실시 형태에 관한 마이크로칩의 제조 방법 중, 기능성 막의 박리 공정을 설명하기 위한 마이크로칩 기판의 단면도이다.

도 3은 본 발명의 제2 실시 형태에 관한 마이크로칩의 제조 방법을 설명하기 위한 마이크로칩 기판의 단면도이다.

도 4는 본 발명의 제2 실시 형태에 관한 마이크로칩의 제조 방법을 설명하기 위한 마이크로칩 기판의 단면도이다.

도 5는 본 발명의 제2 실시 형태에 관한 마이크로칩의 제조 방법을 설명하기 위한 마이크로칩 기판의 단면도이다.

<부호의 설명>

10, 20, 50, 60, 80, 90 : 마이크로칩 기판

11, 21, 51, 61, 81, 91 : 유로용 홈

12, 13, 22, 23, 41 : SiO₂막

30 : 마이크로칩

31 : 미세 유로

40 : 점착 부재

70 : 받침대

100 : 기판

[제1 실시 형태]

본 발명의 제1 실시 형태에 관한 마이크로칩의 제조 방법에 대해 도 1을 참조하여 설명한다. 도 1은, 본 발명의 제1 실시 형태에 관한 마이크로칩의 제조 방법을 설명하기 위한 마이크로칩 기판의 단면도이다.

도 1의 (a)에 도시한 바와 같이, 수지제의 마이크로칩 기판(10)의 표면에는, 표면을 따라 연장되는 유로용 홈(11)이 형성되어 있다. 또한, 수지제의 마이크로칩 기판(20)의 표면에는, 표면을 따라 연장되는 유로용 홈(21)이 형성되어 있다. 유로용 홈(11)과 유로용 홈(21)은, 대향시켰을 때에 서로 합치하는 패턴으로 형성되어 있다. 유로용 홈(11, 21)은 표면에 따른 홈 형상인 것이다. 그리고, 유로용 홈(11, 21)이 형성되어 있는 면을 내측으로 하여, 마이크로칩 기판(10)과 마이크로 칩 기판(20)을 접합함으로써, 미세 유로가 형성된 마이크로칩이 제조된다. 또한, 마이크로칩 기판(10, 20)이 본 발명의「수지제 기판」의 일례에 상당한다.

또한, 마이크로칩 기판(10)에는, 기판을 관통하여 형성된 관통 구멍이 형성되어 있다. 이 관통 구멍은 유로용 홈(11)에 접하여 형성되어 있고, 마이크로칩 기판(10)과 마이크로칩 기판(20)을 접합함으로써, 외부와 유로용 홈(11)을 연결하는 개구부가 된다. 이 개구부는 겔, 시료, 완충액의 도입, 보존, 배출을 행하기 위한 구멍이다. 개구부의 형상은 원 형상이나 직사각 형상 외에, 다양한 형상이어도 된다. 이 개구부에, 분석 장치에 설치된 튜브나 노즐을 접속하고, 그 튜브나 노즐을 통해, 겔, 시료, 또는 완충액 등을 유로용 홈(11)에 도입하거나, 또는 유로용 홈(11)으로부터 배출한다. 또한, 관통 구멍을 마이크로칩 기판(20)에 형성하여 개구부를 형성해도 된다.

마이크로칩 기판(10, 20)에는 수지가 사용된다. 그 수지로서는, 성형성(전사성, 이형성)이 좋은 것, 투명성이 높은 것, 자외선이나 가시광에 대한 자기 형광성이 낮은 것 등을 조건으로서 들 수 있지만, 특별히 한정되는 것은 아니다. 예를 들어, 폴리카보네이트, 폴리메타크릴산 메틸, 폴리스티렌, 폴리아크릴로니트릴, 폴리염화비닐, 폴리에틸렌테레프탈레이트, 폴리아미드계 수지, 폴리아세트산 비닐, 폴리염화비닐리덴, 폴리프로필렌, 폴리이소프렌, 폴리에틸렌, 폴리디메틸실록산, 환상 폴리올레핀 등이 바람직하다. 특히, 폴리메타크릴산 메틸, 환상 폴리올레핀 등이 바람직하다. 마이크로칩 기판(10)과 마이크로칩 기판(20)에는, 같은 재료를 사용해도 되고, 다른 재료를 사용해도 된다.

마이크로칩 기판(10, 20)의 형상은 취급, 분석하기 쉬운 형상이면 어떤 형상이어도 된다. 예를 들어, 한 변이 10㎜인 사각형 내지 한 변이 200㎜인 사각형 정도의 크기가 바람직하고, 한 변이 10㎜인 사각형 내지 한 변이 100㎜인 사각형이 보다 바람직하다. 마이크로칩 기판(10, 20)의 형상은 분석 방법, 분석 장치에 맞추면 되고, 정사각형, 직사각형, 원형 등의 형상, 혹은 그들을 조합한 형상으로 형성되는 것이 바람직하다.

유로용 홈(11)의 형상은 분석 시료, 시약의 사용량을 적게 할 수 있는 것, 성형 금형의 제작 정밀도, 전사성, 이형성 등을 고려하여, 폭은 10㎛ 내지 200㎛, 깊이는 30㎛ 내지 200㎛의 범위 내의 값인 것이 바람직하지만, 특별히 한정되는 것이 아니다. 또한, 어스펙트비(홈의 깊이/홈의 폭)는, 0.1 내지 3 정도가 바람직하고, 0.2 내지 2 정도가 보다 바람직하다. 또한, 유로용 홈(11)의 폭과 깊이는 마이크로칩의 용도에 따라 정하면 된다. 또한, 설명을 간편하게 하기 위해, 도 1에 도시하는 유로용 홈(11)의 단면의 형상은 직사각 형상으로 되어 있지만, 이 형상은 유로용 홈(11)의 일례이며, 곡면 형상으로 되어 있어도 된다.

또한, 유로용 홈(21)의 폭은 유로용 홈(11)의 폭과 동일하게 하고, 10㎛ 내지 200㎛의 범위 내의 값인 것이 바람직하다. 유로용 홈(11)과 유로용 홈(21)의 폭을 동일하게 함으로써, 유로용 홈(11)과 유로용 홈(21)의 위치 정렬을 행하여 마이크로칩 기판(10, 20)을 접합함으로써, 폭이 일정한 미세 유로를 형성할 수 있다. 또한, 유로용 홈(21)의 깊이는 30㎛ 내지 200㎛의 범위 내의 값인 것이 바람직하다. 유로용 홈(21)의 깊이는 유로용 홈(11)의 깊이와 같아도 되고, 다른 깊이여도 된다.

또한, 마이크로칩 기판(10, 20)의 판 두께는 0.2㎜ 내지 5㎜ 정도의 범위이며, 성형성을 고려하면 0.5㎜ 내지 2㎜가 바람직하다.

(기능성 막의 형성)

계속해서, 마이크로칩 기판(10, 20)의 유로용 홈(11)이 형성되어 있는 면에 기능성 막을 형성한다. 이하 설명하는 마이크로칩 기판(10, 20)에 기능성 막을 형성하는 기능성 막 형성 공정이, 본 발명에 있어서의 제1 공정으로서 기능한다. 여기서는, 형성하는 기능성 막의 일례로서 SiO₂를 주성분으로 하고, 친수성 기능을 갖는 SiO₂막(12)을 형성하는 경우에 대해 설명한다.

또한, 기능성 막은 무기 재료 또는 유기 재료를 사용할 수 있다.

그리고, 도 1의 (b)에 도시한 바와 같이, 마이크로칩 기판(10)의, 유로용 홈(11)이 형성되어 있는 면에 기능성 막의 일례로서 SiO₂막(12)을 형성하고, 마찬가지로, 마이크로칩 기판(20)의, 유로용 홈(21)이 형성되어 있는 면에 기능성 막의 일례로서의 SiO₂막을 형성한다. 마이크로칩 기판(10, 20) 모두, 유로용 홈(11, 21)의 내면에도 SiO₂막(12, 22)을 형성한다.

(기능성 막 형성 공정에 있어서의 SiO₂막의 형성)

SiO₂막(12, 22)은, 예를 들어 증착, 스퍼터링, CVD, 또는 도포에 의해 형성할 수 있고, 그 성막 방법은 특별히 한정되지 않는다. 도포, 스퍼터링, 또는 CVD 에 의한 성막 방법이 유로용 홈(11, 21)의 내면, 특히 유로용 홈(11, 21)의 수직 벽면에 밀착성이 양호한 SiO₂막을 형성할 수 있으므로, 보다 바람직한 방법이다.

(도포에 의한 SiO₂막의 형성)

예를 들어, 도포에 의해 SiO₂막(12, 22)을 형성하는 경우, 경화 후에 SiO₂의 막이 되는 도포 용액을 마이크로칩 기판(10)의 표면에 도포하고, 그 후, 도포 용액을 경화시킴으로써, 마이크로칩 기판(10, 20)의 표면에 SiO₂막(12, 22)을 형성할 수 있다.

도포 용액으로서는, 예를 들어 알콕시실란을 가수 분해, 축중합하여 얻어지는 폴리실록산 올리고머를 알코올 용매에 녹인 것을 사용한다. 이 경우, 도포 용액을 가열하여 알코올 용매를 휘발시켜 SiO₂막을 형성한다. 도포 용액의 예로서는, JSR사제의 글래스카7003이나, 콜코트사제의 메틸실리케이트51 등을 들 수 있다.

또한, 퍼히드로폴리실라잔을 크실렌, 디부틸에테르 용매에 녹인 것을 도포 용액으로 사용한다. 이 경우, 도포 용액을 가열하여 용매를 휘발시키는 동시에 물과 반응시켜, SiO₂막을 형성한다. 도포 용액의 예로서는, AZ 일렉트로닉 마테리얼즈사제의 아쿠아미카 등을 들 수 있다.

또한, 알콕시시릴기 함유 중합체와 알콕시실란을 가수 분해ㆍ공축합하여 얻어지는 무기-유기 하이브리드 중합체를 알코올 용매에 녹인 것을 도포 용액에 사용한다. 이 경우, 가열하여 알코올 용매를 휘발시켜, SiO₂가 주성분으로 되는 하이브 리드막을 형성한다. 도포 용액의 예로서는, JSR사제의 글래스카7506 등을 들 수 있다.

도포 용액은 마이크로칩 기판(10, 20)에 균일하게 도포되는 것이 중요하다. 도포 용액의 물성(점도, 휘발성)을 고려하여, 도포 방법을 적절히 선택한다. 예를 들어, 디핑, 스프레이 코팅, 스핀 코팅, 슬릿 코팅, 스크린 인쇄, 패드 인쇄, 잉크젯 인쇄 등을 들 수 있다.

그리고, 도포 용액을 경화시킴으로써, SiO₂막(12, 22)이 형성된다.

또한, 도포 용액을 경화시켜 SiO₂막을 형성할 때에는, 도포 용액의 용매를 충분히 휘발시켜, SiO₂의 견고한 네트워크를 형성할 수 있는 것이 바람직하다. 도포 용액의 물성(점도, 휘발성, 촉매)을 고려하여, 경화 방법을 적절하게 선택한다. 예를 들어, 상온에서 도포 용액을 방치하여 경화시키거나, 도포 용액을 60℃ 내지 100℃의 온도로 가열함으로써 경화시키거나, 도포 용액을 고온 고습하(온도 60℃이고 습도 90%, 온도 80℃이고 습도 90% 등)에서 경화시킨다. 또한, 자외선 경화나, 가시광 경화 등을 이용하여 도포 용액을 경화시켜도 된다.

(스퍼터링에 의한 SiO₂막의 형성)

마이크로칩 기판에의 SiO₂막(12, 22)의 형성은 스퍼터링에 의해 실시할 수 있다. 예를 들어, 싱크론제 스퍼터링 장치(장치명 : RAS-1100C)를 사용하여, 아르곤 가스 유량이 250sccm, 산소 가스 유량이 120sccm, RF 출력이 4.5kW, 성막률이 0.4㎚/sec의 조건에서, SiO₂막(12, 22)을 200㎚ 성막할 수 있다.

(CVD에 의한 SiO₂막의 형성)

또한, 마이크로칩 기판에의 SiO₂막(12, 22)의 형성은 CVD에 의해, TEOS(Tetra Ethoxy Silane), TMOS(Tetra Methoxy Silane) 등, 실리콘을 포함하는 액체 소스를 기화시켜, 플라즈마 공간 중에서 분해, 산화시킴으로써 실시할 수 있다. 예를 들어, 삼코사제 CVD 장치(장치명 : PD-270ST)를 사용하여, TEOS 유량이 12sccm, 산소 가스 유량이 400sccm, RF 출력이 300W, 압력이 50Pa, 성막률이 3㎚/sec의 조건에서, SiO₂막(12, 22)을 200㎚로 할 수 있다.

형성되는 기능성 막인 SiO₂막(12, 22)의 막 두께는 유로용 홈(11, 21)의 내면이 모두 SiO₂로 덮이는 것, 유로용 홈(11, 21)에의 밀착성을 확보할 수 있는 것, 유로용 홈(11, 21)을 막지 않는 것 등을 고려하여 결정한다. 도포에 의해 SiO₂막을 형성하는 경우는, 도포 용액의 특성, 종류에 따라서 막 두께를 조정한다. 예를 들어, 막 두께는 10㎚ 내지 3㎛의 범위 내의 값인 것이 바람직하고, 10㎚ 내지 2㎛의 범위 내의 값인 것이 보다 바람직하다. 또한, 스퍼터링이나 CVD에 의해 SiO₂막을 형성하는 경우이며, 치밀한 SiO₂막을 형성하는 경우, SiO₂막의 내부 응력이 증가하는 경향이 있으므로, 막 두께는 10㎚ 내지 1㎛의 범위 내의 값인 것이 바람직하고, 10㎚ 내지 200㎚의 범위 내의 값인 것이 보다 바람직하다.

(기능성 막의 박리)

계속해서, 상기 기능성 막이 형성된 면에 있어서의 상기 유로용 홈 이외의 면에 형성된 기능성 막을 박리한다. 제1 실시 형태에 있어서의 기능성 막의 박리는, 점착 부재를 사용하여 박리하는 기능성 막 박리 공정에서 이루어지고, 이 기능성 막 박리 공정이 본 발명에 있어서의 제2 공정으로서 기능한다. 이하, 설명한다.

(기능성 막 박리 공정에 있어서의 기능성 막의 박리)

기능성 막 박리 공정에서 기능성 막의 박리를 실행함으로써, 도 1의 (c)에 도시한 바와 같이, 마이크로칩 기판(10)의 유로용 홈(11)의 내면에 형성된 SiO₂막 이외의 SiO₂막은 점착 부재에 의해 박리, 제거되고, 유로용 홈(11)의 내면의 SiO₂막은 잔존된다. 마찬가지로, 마이크로칩 기판(20)의 유로용 홈(21)의 내면에 형성된 SiO₂막 이외의 SiO₂막은 점착 부재에 의해 박리, 제거되고, 유로용 홈(21)의 내면의 SiO₂막은 잔존된다.

여기서, 기능성 막 박리 공정에 있어서의 점착 부재에 의한 SiO₂막의 박리에 대해, 도 2를 참조하여 설명한다. 도 2는, 본 발명의 제1 실시 형태에 관한 마이크로칩의 제조 방법 중, 기능성 막의 박리 공정을 설명하기 위한 마이크로칩 기판의 단면도이다.

우선, 도 2의 (a)에 도시한 바와 같이, 마이크로칩 기판(10)의 유로용 홈(11)이 형성된 면에, 점착 부재(40)를 접착시킨다. 이 점착 부재(40)에는, 예를 들어 점착 테이프 등과 같이 시트 형상의 부재가 사용된다. 점착 테이프로서는, 예를 들어 JIS Z1522에 규정되어 있는 점착 테이프가 사용된다. 그 일례로서, 니치반사제 점착 테이프(NO405)가 사용된다.

또한, 점착 부재(40)는 두께가 0.09㎜ 이하, 점착력이 1.18N/㎠ 이상, 점착층의 두께가 0.03㎜ 정도인 것이 바람직하다. 이 범위는 유로용 홈의 내면 이외의 표면에 형성된 기능성 막만을 박리하기 위한 바람직한 조건이다. 즉, 기능성 막의 밀착 강도를 점착 부재의 점착력 이하의 범위에서, 얼마나 높은 밀착 강도의 것을 선택할 것인지라고 하는 점을 제조 조건 내에서 고려한 범위이다.

또한, 점착 부재(40)의 점착력은 1.18N/㎠ 이상이므로, SiO₂막의 밀착 강도를 1N/㎠ 정도로 하는 것이 바람직하다. 이에 의해, 유로용 홈(11) 내에 잔존하는 SiO₂막을 유지하면서, 점착 부재(40)가 접착된 부분의 SiO₂막을 박리하는 것이 가능해진다.

유로용 홈(11)의 깊이가 30㎛ 내지 200㎛의 범위 내의 값이므로, 이와 같은 점착 부재(40)를 사용함으로써, 유로용 홈(11) 내로의 점착 부재(40)의 인입이 방지되어, 유로용 홈(11) 내에 형성된 SiO₂막(13)을 잔존시킬 수 있다. 즉, 유로용 홈(11)의 내면에 형성된 SiO₂막은 박리하지 않고, 유로용 홈(11) 이외의 표면에 형성된 SiO₂막만을 박리할 수 있다. 환언하면, 유로용 홈(11)의 깊이는 점착 부 재(40)가 인입하지 않는 깊이로 할 필요가 있다.

그리고, 도 2의 (b)에 도시한 바와 같이, 마이크로칩 기판(10)으로부터 점착 부재(40)를 박리함으로써, 유로용 홈(11) 내에 형성된 SiO₂막(13)을 잔존시켜, 유로용 홈(11) 이외의 표면에 형성된 SiO₂막(41)을 박리한다. 마찬가지로, 마이크로칩 기판(20)에 대해서도, 유로용 홈(21)이 형성된 면에 점착 부재를 접착시킨다. 그리고, 마이크로칩 기판(20)으로부터 점착 부재를 박리함으로써, 유로용 홈(21) 내에 형성된 SiO₂막(23)을 잔존시켜, 유로용 홈(21) 이외의 표면에 형성된 SiO₂막을 박리한다. 또한, 마이크로칩 기판(20)에 있어서의 유로용 홈(21)의 깊이가 30㎛ 내지 200㎛의 범위 내의 값이므로, 상기 점착 부재(40)를 사용함으로써, 유로용 홈(21) 내로의 점착 부재(40)의 인입이 방지되어, 유로용 홈(21) 내에 형성된 SiO₂막(23)을 잔존시킬 수 있다. 즉, 유로용 홈(21)의 내면에 형성된 SiO₂막은 박리하지 않고, 유로용 홈(21) 이외의 표면에 형성된 SiO₂막만을 박리할 수 있다. 환언하면, 유로용 홈(21)의 깊이는 점착 부재(40)가 인입하지 않을 만큼의 깊이이면 된다.

이상과 같이 점착 부재를 사용하는 기능성 막 박리 공정에서, 유로용 홈(11, 21)의 내면에 SiO₂막을 잔존시킨 상태에서, 유로용 홈(11, 21) 이외의 표면에 형성된 SiO₂막을 박리할 수 있다. 그에 의해, 마이크로칩 기판끼리의 접합면에 있어서는 수지를 노출 상태로 할 수 있다.

(접합)

그리고, 마이크로칩 기판(10)에 대해서는 유로용 홈(11)이 형성된 면을 내측으로 하고, 마이크로칩 기판(20)에 대해서는 유로용 홈(21)이 형성된 면을 내측으로 하고, 유로용 홈(11)과 유로용 홈(21)의 위치를 맞추어 마이크로칩 기판(10, 20)을 포개어 접합한다. 이 유로용 홈이 형성된 면을 내측으로 하여 2개의 수지제 기판을 접합하는 접합 공정이, 본 발명에 있어서의 제3 공정으로서 기능한다.

유로용 홈(11)과 유로용 홈(21)은, 대향시켰을 때에 서로 합치하는 패턴으로 형성되어 있고, 유로용 홈(11)과 유로용 홈(21)의 위치 정렬을 행하여 마이크로칩 기판(10, 20)을 접합함으로써, 유로용 홈(11)과 유로용 홈(21)에 의해 미세 유로(31)가 형성된다. 이에 의해, 도 1의 (d)에 도시한 바와 같이, 내부에 미세 유로(31)가 형성된 마이크로칩(30)이 형성된다. 미세 유로(31)의 내면은 SiO₂막(13, 23)으로 전체면이 덮여 있다.

또한, 마이크로칩 기판(10)을 금형으로 제작할 때에, 유로용 홈(11)과 위치 결정부(마크)를 동시에 가공하여 제작하고, 마이크로칩 기판(20)을 금형으로 제작할 때에, 유로용 홈(21)과 위치 결정부(마크)를 동시에 가공하여 제작함으로써, 접합시에 있어서의 위치 정렬이 간편해진다.

(기능성 막 박리 공정에 있어서의 기판의 접합)

마이크로칩 기판(10)과 마이크로칩 기판(20)의 접합은, 레이저 용착, 초음파 용착, 또는 열 압착에 의해 행해진다. 레이저 용착, 초음파 용착, 및 열 압착은 공지의 방법을 채용할 수 있다. 예를 들어, 레이저 용착에 대해서는 일본 특허 공개 제2005-74796호 공보에 기재된 방법을 채용하고, 초음파 용착에 대해서는 일본 특허 공개 제2005-77239호 공보에 기재된 방법을 채용하고, 열 압착에 대해서는 일본 특허 공개 제2005-77218호 공보에 기재된 방법을 채용할 수 있다. 이들 방법은 일례이며, 다른 공지 기술을 이용해도 된다.

마이크로칩 기판(10, 20)에 대해 레이저 조사, 초음파 인가, 또는 열 압착을 행함으로써, 마이크로칩 기판(10, 20)의 접합면에 있어서의 수지를 용융시켜, 마이크로칩 기판(10, 20)을 접합한다. 마이크로칩 기판(10, 20)의 접합면으로부터는 SiO₂막이 제거되어 있으므로, 접합시에는 수지끼리를 접촉시킬 수 있고, 수지를 용융시켜 마이크로칩 기판(10, 20)을 접합하는 접합 방법을 적용할 수 있다.

예를 들어 열 압착의 경우, 유로용 홈(11)과 유로용 홈(21)을 내측으로 하고, 유로용 홈(11)과 유로용 홈(21)의 위치 정렬을 행하여, 마이크로칩 기판(10)과 마이크로칩 기판(20)을 포갠다. 그 상태에서, 마이크로칩 기판(10)과 마이크로칩 기판(20)을 가열함으로써 접합면을 용융시키고, 또한 마이크로칩 기판(10)과 마이크로칩 기판(20)을 가압함으로써 접합한다. 예를 들어, 70℃ 내지 200℃의 범위에서 마이크로칩 기판을 가열하고, 그 상태에서 마이크로칩 기판을 가압함으로써, 기판끼리를 접합한다.

또한, 초음파 용착의 경우, 유로용 홈(11)과 유로용 홈(21)을 내측으로 하고, 유로용 홈(11)과 유로용 홈(21)의 위치 정렬을 행하여, 마이크로칩 기판(10)과 마이크로칩 기판(20)을 포갠다. 그 상태에서, 마이크로칩 기판(10)과 마이크로칩 기판(20)에 대해 초음파를 조사함으로써 접합면을 용융시키고, 또한 마이크로칩 기판(10)과 마이크로칩 기판(20)을 가압함으로써 접합한다. 예를 들어, 10kHz 내지 50kHz의 초음파를 인가하면서 마이크로칩 기판을 가압함으로써, 기판끼리를 접합한다.

또한, 레이저 용착의 경우, 유로용 홈(11)과 유로용 홈(21)을 내측으로 하고, 유로용 홈(11)과 유로용 홈(21)의 위치 정렬을 행하여, 마이크로칩 기판(10)과 마이크로칩 기판(20)을 포갠다. 그 상태에서, 마이크로칩 기판(10)과 마이크로칩 기판(20)에 대해 레이저를 조사함으로써 접합면을 용융시키고, 또한 마이크로칩 기판(10)과 마이크로칩 기판(20)을 가압함으로써 접합한다. 예를 들어, 0.1W 내지 20W의 레이저 강도로 마이크로칩 기판 상을 주사함으로써, 기판끼리를 접합한다.

이와 같이, 마이크로칩 기판(10, 20)의 접합면으로부터는 SiO₂막이 제거되어 있고, 접합면의 수지끼리가 접촉하므로, 수지를 용융시켜 마이크로칩 기판(10, 20)을 접합하는 접합 방법을 적용할 수 있다. 즉, 레이저 용착, 초음파 용착, 또는 열 압착에 의해 접합할 수 있으므로, 접착제 등의 물질을 통하지 않고 마이크로칩 기판(10, 20)을 접합할 수 있다. 그에 의해, 미세 유로(31)의 내부에 접착제 등의 물질이 스며나올 우려가 없다.

그리고, 유로용 홈(11)의 커버(덮개)로서 기능하는 마이크로칩 기판(20)에도, 유로용 홈(21)을 형성하고, 유로용 홈(21)의 내면에 SiO₂막(23)을 잔존시킴으로 써, 마이크로칩 기판(10, 20)을 접합하였을 때에 형성되는 미세 유로(31)의 내면 전체를 SiO₂막으로 덮는 것이 가능해진다.

(변형예)

다음에, 상술한 제1 실시 형태에 관한 마이크로칩의 제조 방법의 변형예에 대해 설명한다. 제1 실시 형태에서는, 마이크로칩 기판(10, 20)의 양 기판에 유로용 홈을 형성하고, 양 기판에 SiO₂막을 형성하는 것이었다. 변형예에서는, 표면에 유로용 홈이 형성된 마이크로칩 기판과, 평판 형상의 마이크로칩 기판을 접합함으로써 마이크로칩을 제조하는 방법을 설명한다.

변형예에 있어서는, 한쪽의 마이크로칩 기판에만 유로용 홈을 형성하고, 그 유로용 홈이 형성된 표면에 제1 실시 형태와 마찬가지로 기능성 막 형성 공정에서 기능성 막(예를 들어 SiO₂막)을 형성한다. 그리고, 기능성 막 박리 공정에서, 점착 부재에 의해 유로용 홈의 내면에 형성된 기능성 막 이외의 막을 박리한다. 이에 의해, 유로용 홈의 내면에만 기능성 막을 잔존시킨다. 또한, 이 한쪽의 마이크로칩 기판은, 상술한 제1 실시 형태에서 설명한 마이크로칩 기판(10)에 상당한다.

그 후, 유로용 홈이 형성된 마이크로칩 기판[마이크로칩 기판(10)]에 대해서는, 접합 공정에서 유로용 홈이 형성된 면을 내측으로 하고, 접합의 상대측이 되는 평판 형상의 마이크로칩 기판과 포개어, 제1 실시 형태와 같은 방법에 의해 접합한다. 이 평판 형상의 마이크로칩 기판은, 유로용 홈의 커버(덮개)로서 기능한다.

이상과 같이, 한쪽의 마이크로칩 기판에만 유로용 홈을 형성한 경우라도, 제 1 실시 형태와 마찬가지로 점착 부재를 사용함으로써, 유로용 홈 이외의 표면에 형성된 기능성 막을 박리할 수 있고, 유로용 홈의 내면에 기능성 막을 잔존시킬 수 있다. 그에 의해, 마이크로칩 기판의 접합면은 수지가 노출 상태로 되어, 수지끼리를 접촉시키는 것이 가능해지므로, 열을 이용하여 마이크로칩 기판끼리를 직접 접합할 수 있다.

유로용 홈을 덮기 위한 덮개(커버)로서 기능하는 평판 형상의 마이크로칩 기판의 판 두께는, 유로용 홈이 형성된 마이크로칩 기판의 판 두께와 마찬가지로, 0.2㎜ 내지 5㎜ 정도의 범위이며, 성형성을 고려하면 0.5㎜ 내지 2㎜가 바람직하다.

또한, 덮개(커버)로서 기능하는 마이크로칩 기판에 미세 유로를 형성하지 않는 경우, 판 형상의 부재가 아닌, 필름(시트 형상의 부재)을 사용해도 된다. 이 경우, 필름의 두께는 30㎛ 내지 300㎛인 것이 바람직하고, 50㎛ 내지 150㎛인 것이 보다 바람직하다.

[제2 실시 형태]

다음에, 본 발명의 제2 실시 형태에 관한 마이크로칩의 제조 방법에 대해, 도 3 내지 도 5를 참조하여 설명한다. 도 3 내지 도 5는, 본 발명의 제2 실시 형태에 관한 마이크로칩의 제조 방법을 설명하기 위한 마이크로칩 기판의 단면도이다.

미세 유로가 형성된 마이크로칩에 있어서는, 미세 유로의 외부에 유체가 스며나오면 안 되고, 미세 유로의 밀봉성 확보가 중요한 접합의 요건이 된다. 또한, 미세한 유로용 홈을 마이크로칩 기판에 고정밀도로 전사할 필요가 있으므로, 마이크로칩 기판의 평면성을 동시에 확보하는 것은 곤란하다. 평면성이 떨어지는 마이크로칩 기판끼리를 접합하는 경우, 접합면에 있어서의 밀착성의 확보가 곤란해지고, 접합에 있어서의 밀봉성이나 밀착 강도도 충분하지 않다.

따라서, 이 제2 실시 형태에 있어서는, 마이크로칩 기판을 의도적으로 소정 방향으로 휘게 함으로써, 마이크로칩 기판끼리의 접합시에 있어서의 기판의 가압 위치를 한정하고, 그에 의해 마이크로칩 기판끼리의 밀착성을 향상시킨다.

예를 들어 도 3의 (a)에 도시한 바와 같이, 표면에 유로용 홈(51)이 형성된 마이크로칩 기판(50)과, 표면에 유로용 홈(61)이 형성된 마이크로칩 기판(60)을 접합시킨다. 제1 실시 형태에 관한 제조 방법과 마찬가지로, 마이크로칩 기판(50)에 대해서는, 유로용 홈(51)이 형성된 표면에, 기능성 막 형성 공정에서 SiO₂막 등의 기능성 막을 형성하고, 그 후, 기능성 막 박리 공정에서 점착 부재에 의해 유로용 홈(51) 이외의 표면에 형성된 SiO₂막 등의 기능성 막을 박리한다. 마이크로칩 기판(60)에 대해서도, 유로용 홈(61)이 형성된 표면에, 기능성 막 형성 공정에서 SiO₂막 등의 기능성 막을 형성하고, 그 후, 기능성 막 박리 공정에서 점착 부재에 의해 유로용 홈(61) 이외의 표면에 형성된 SiO₂막 등의 기능성 막을 박리한다. 이에 의해, 유로용 홈(51, 61) 이외의 표면에 있어서는, SiO₂막 등의 기능성 막이 노출된 상태로 되어 있다.

예를 들어, 마이크로칩 기판(50)은 유로용 홈(51)이 형성된 면이 볼록면으로 되도록 기판 전체가 휘어져 있다. 마찬가지로, 마이크로칩 기판(60)은 유로용 홈(61)이 형성된 면이 볼록면으로 되도록 기판 전체가 휘어져 있다. 이와 같이, 접합면이 볼록면으로 되도록 의도적으로 기판 전체를 휘게 한 마이크로칩 기판(50, 60)을 제작한다. 마이크로칩 기판(50, 60)의 휨은, 예를 들어 1 내지 2㎛로 되어 있으면 된다. 즉, 기판 중심과 기판 단부의 높이의 차가 1 내지 2㎛로 되어 있으면 된다.

그리고, 접합 공정에서, 도 3의 (a)에 도시한 바와 같이, 마이크로칩 기판(50)에 대해서는 유로용 홈(51)이 형성된 면을 내측으로 하고, 마이크로칩 기판(60)에 대해서는 유로용 홈(61)이 형성된 면을 내측으로 하고, 유로용 홈(51, 61)의 위치 정렬을 행하여, 마이크로칩 기판(50, 60)을 접합한다. 이때, 도 3의 (a)에 도시한 바와 같이, 마이크로칩 기판(50)을 평면 형상의 받침대(70) 상에 설치하고, 마이크로칩 기판(50, 60)의 주변부를 가압함으로써, 마이크로칩 기판(50, 60)을 접합한다. 이에 의해, 도 3의 (b)에 도시한 바와 같이, 유로용 홈(51, 61)에 의한 미세 유로가 형성된 마이크로칩을 제작하는 것이 가능해진다.

이와 같이 접합함으로써, 양 기판이 조화되게 되고, 마이크로칩 기판의 전체 접합면에 걸쳐서 밀착성을 확보하는 것이 가능해진다. 즉, 마이크로칩 기판(50, 60)을, 접합면이 볼록면으로 되도록 의도적으로 기판을 휘게 함으로써, 마이크로칩 기판(50, 60)끼리의 접합시에 있어서의 기판의 가압 위치를 한정하고, 그 위치를 가압함으로써, 마이크로칩 기판끼리의 밀착성을 향상시킬 수 있고, 기판끼리를 용 이하게 접합할 수 있다. 그 결과, 미세 유로의 밀봉성을 향상시키는 것이 가능해진다.

또한, 도 4의 (a)에 도시한 바와 같이, 표면에 유로용 홈(81)이 형성된 마이크로칩 기판(80)과, 표면에 유로용 홈(91)이 형성된 마이크로칩 기판(90)을 접합시킨다. 제1 실시 형태에 관한 제조 방법과 마찬가지로, 마이크로칩 기판(80)에 대해서는, 유로용 홈(81)이 형성된 표면에, 기능성 막 형성 공정에서 SiO₂막 등의 기능성 막을 형성하고, 그 후, 기능성 막 박리 공정에서 점착 부재에 의해 유로용 홈(81) 이외의 표면에 형성된 SiO₂막 등의 기능성 막을 박리한다. 마이크로칩 기판(90)에 대해서도, 유로용 홈(91)이 형성된 표면에 SiO₂막 등의 기능성 막을 형성하고, 그 후, 점착 부재에 의해 유로용 홈(91) 이외의 표면에 형성된 SiO₂막 등의 기능성 막을 박리한다. 이에 의해, 유로용 홈(81, 91) 이외의 표면에 있어서는, SiO₂막 등의 기능성 막이 제거되어, 수지가 노출 상태로 되어 있다.

예를 들어, 마이크로칩 기판(80)은 유로용 홈(81)이 형성된 면이 오목면으로 되도록 기판 전체가 휘어져 있다. 마찬가지로, 마이크로칩 기판(90)은, 유로용 홈(91)이 형성된 면이 오목면으로 되도록 기판 전체가 휘어져 있다. 이와 같이, 접합면이 오목면으로 되도록 의도적으로 기판 전체를 휘게 한 마이크로칩 기판(80, 90)을 제작한다.

그리고, 접합 공정에서, 도 4의 (a)에 도시한 바와 같이, 마이크로칩 기 판(80)에 대해서는 유로용 홈(81)이 형성된 면을 내측으로 하고, 마이크로칩 기판(90)에 대해서는 유로용 홈(91)이 형성된 면을 내측으로 하고, 유로용 홈(81, 91)의 위치 정렬을 행하여, 마이크로칩 기판(80, 90)을 접합한다. 이때, 도 4의 (a)에 도시한 바와 같이, 마이크로칩 기판(80)을 받침대(70) 상에 설치하고, 마이크로칩 기판(80, 90)의 중앙부를 가압함으로써, 마이크로칩 기판(80, 90)을 접합한다. 이에 의해, 도 4의 (b)에 도시한 바와 같이, 유로용 홈(81, 91)에 의한 미세 유로가 형성된 마이크로칩을 제작하는 것이 가능해진다.

이와 같이 접합함으로써, 마이크로칩 기판의 전체 접합면에 걸쳐서 밀착성을 확보하는 것이 가능해진다. 즉, 마이크로칩 기판(80, 90)을, 접합면이 오목면으로 되도록 의도적으로 기판을 휘게 함으로써, 마이크로칩 기판(50, 60)끼리의 접합시에 있어서의 기판의 가압 위치를 한정하고, 그 위치를 가압함으로써, 마이크로칩 기판끼리의 밀착성을 향상시킬 수 있어, 기판끼리를 용이하게 접합할 수 있다. 그 결과, 미세 유로의 밀봉성을 향상시키는 것이 가능해진다.

접합 공정에 있어서의 마이크로칩 기판끼리의 접합은 초음파 용착, 레이저 용착, 또는 접착제에 의해 행해진다.

초음파 용착의 경우, 초음파를 발하는 혼(horn)에 의해 마이크로칩 기판을 압박하고, 그 혼에 의해 마이크로칩 기판을 가압하면서, 초음파를 마이크로칩 기판에 조사함으로써, 마이크로칩 기판끼리를 접합한다. 예를 들어, 도 3에 도시한 바와 같이, 접합면이 볼록면인 마이크로칩 기판끼리를 접합하는 경우, 초음파를 발하는 혼에 의해 마이크로칩 기판(60)의 전체면을 압박하고, 그 혼에 의해 마이크로칩 기판(60)의 주변부를 가압하면서 초음파를 마이크로칩 기판(50, 60)에 조사함으로써, 마이크로칩 기판(50, 60)을 접합한다. 또한, 도 4에 도시한 바와 같이, 접합면이 오목면인 마이크로칩 기판끼리를 접합하는 경우, 초음파를 발하는 혼에 의해 마이크로칩 기판(90)의 전체면을 압박하고, 그 혼에 의해 마이크로칩 기판(90)의 중앙부를 가압하면서 초음파를 마이크로칩 기판(80, 90)에 조사함으로써, 마이크로칩 기판(80, 90)을 접합한다.

또한, 레이저 용착의 경우에는, 예를 들어 도 5의 (a)에 도시한 바와 같이, 용착에 사용되는 파장의 레이저를 투과시키는 기판(100)에 의해, 마이크로칩 기판(90)을 압박하고, 그 기판(100)에 의해 기판의 중앙부를 가압하면서 레이저를 조사함으로써, 도 5의 (b)에 도시한 바와 같이, 마이크로칩 기판끼리를 접합한다. 기판(100)에는, 예를 들어 유리재가 사용된다. 또한, 도 5에 도시하는 예에서는, 접합면이 오목면으로 되어 있는 마이크로칩 기판(80)과 마이크로칩 기판(90)을 접합하는 경우에 대해 설명하였지만, 접합면이 볼록면으로 되어 있는 마이크로칩 기판(50)과 마이크로칩 기판(60)을 접합하는 경우에 대해서도, 기판(100)으로 마이크로칩 기판을 압박하고, 레이저를 조사함으로써 마이크로칩 기판끼리를 접합해도 된다.

또한, 접합면이 볼록면으로 되어 있는 마이크로칩 기판(50)과 마이크로칩 기판(60)을 접합하는 경우에는, 접착제를 사용해도 된다. 접합면이 볼록면으로 되어 있는 마이크로칩 기판끼리를 접착제로 접합하는 경우, 여분의 접착제는 기판의 외측으로 압출되므로, 마이크로칩 기판끼리를 균일하게 접합할 수 있다.

또한, 상술한 제1 실시 형태와 제2 실시 형태에서는, 기능성 막의 일례로서 SiO₂막을 사용한 예에 대해 설명하였다. 기능성 막의 다른 예로서, 예를 들어 불소계 수지의 막을 사용해도 된다. 불소계 수지의 막을 사용하는 경우도, 제1 실시 형태와 마찬가지로, 기능성 막 형성 공정에서 유로용 홈이 형성된 표면에 불소계 수지의 막을 형성하고, 기능성 막 박리 공정에서 점착 부재에 의해 유로용 홈의 내면 이외에 형성된 막을 박리한다. 기능성 막 박리 공정에 있어서의 기능성 막의 박리에 의해, 미세 유로의 내면에, 액체 시료에 대한 발수성, 분자의 흡착 기능을 갖는 기능성 막을 잔존시키는 것, 또한 접합면에 있어서의 수지끼리를 노출로 하는 것이 가능해진다.

(실시예)

실시예에서는, 제1 실시 형태에 관한 마이크로칩의 제조 방법의 구체예에 대해 설명한다.

(마이크로칩 기판의 제작)

사출 성형기에서 투명 수지 재료의 환상 폴리올레핀 수지(니혼 제온사제, 제오노아)를 성형하고, 외형 치수가 50㎜×50㎜×1㎜의 판 형상 부재에 폭 50㎛, 깊이 50㎛의 복수의 유로용 홈과, 내경 2㎜의 복수의 관통 구멍으로 구성되는 유로측 마이크로칩 기판을 제작하였다. 이 유로측 마이크로칩 기판이 상기 제1 실시 형태에 있어서의 유로용 홈(11)이 형성된 마이크로칩 기판(10)에 상당한다.

또한, 마찬가지로 외형 치수가 50㎜×50㎜×1㎜의 판 형상 부재에 폭 50㎛, 깊이 30㎛의 복수의 유로용 홈이 형성된 커버측 마이크로칩 기판을 제작하였다.

유로측 마이크로칩 기판에 형성된 복수의 유로용 홈과, 커버측 마이크로칩 기판에 형성된 복수의 유로용 홈은, 대향시켰을 때에 서로 합치하는 패턴으로 형성되어 있다.

이 커버측 마이크로칩 기판이, 상기 제1 실시 형태에 있어서의 유로용 홈(21)이 형성된 마이크로칩 기판(20)에 상당한다.

(SiO₂막의 형성)

그리고, 기능성 막 형성 공정에서 유로측 마이크로칩 기판과 커버측 마이크로칩 기판의 유로용 홈이 형성된 면(접합면)에, CVD 장치(삼코사제, PD-270ST)를 사용하여 SiO₂막을 형성하였다. CVD의 원료는 TEOS(Tetra Ethoxy Silane)를 사용하였다. 유량을 12sccm, 산소 가스 유량을 400sccm, RF 출력을 300W, 압력을 50Pa, 성막률을 3㎚/sec로, SiO₂막을 200㎚ 형성하였다. CVD 장치를 사용함으로써, 폭 50㎛, 깊이 50㎛의 유로용 홈, 폭 50㎛, 깊이 30㎛의 유로용 홈의 내부에도 SiO₂막을 균일하게 형성할 수 있었다. 유로용 홈 내부의 SiO₂막의 두께는 130㎚였다.

(박리)

계속해서, 기능성 막 박리 공정에서, 점착 부재를 사용하여 유로측 마이크로칩 기판과 커버측 마이크로칩 기판의 유로용 홈 이외의 표면에 형성된 SiO₂막을 박리하였다. 이 실시예에서는, 점착 부재로서 니치반사제 점착 테이프 NO405를 사용 하였다. 사용한 점착 부재의 두께는 0.05㎜, 점착력은 4.00N/㎠, 폭은 50㎜였다.

이 박리에 의해, 유로측 마이크로칩 기판, 커버측 마이크로칩 기판 모두, 유로용 홈의 내면의 SiO₂막은 박리하지 않고 잔존시키고, 유로용 홈 이외의 표면에 형성된 SiO₂막을 박리할 수 있었다.

(접합)

그리고, 접합 공정에서, 유로측 마이크로칩 기판과 커버측 마이크로칩 기판의 유로용 홈을 내측으로 하고, 양 기판의 유로용 홈의 위치를 맞추어, 레이저 용착기로 출력이 5W, 10㎜/sec의 주사 속도로 스캔함으로써 기판끼리를 접합하였다.

(평가)

이상의 공정을 거침으로써, 내면이 SiO₂막으로 덮인 미세 유로가 형성된 마이크로칩을 제조할 수 있다. 또한, 유로측 마이크로칩 기판과 커버측 마이크로칩 기판의 접합면에는 SiO₂막이 잔존하지 않으므로, 수지끼리를 접촉시키는 것이 가능해지고, 레이저 용착에 의해 마이크로칩 기판끼리를 접합할 수 있었다. 이 실시예에 따르면, 내면이 SiO₂막으로 덮인 미세 유로를 갖는 마이크로칩을 용이하게 제작할 수 있었다.

또한, 상기 실시예에서는, 레이저 용착에 의해 기판끼리를 접합하였지만, 가열 프레스나 초음파 용착에 의해 기판끼리를 접합해도 된다. 또한, 이 실시예에서는, 기능성 막의 일례로서 SiO₂막을 사용하였지만, 그 밖에, 불소계 수지의 막을 사 용해도 같은 효과를 발휘할 수 있다.

Claims

2개의 수지제 기판을 갖고, 상기 2개의 수지제 기판 중 적어도 한쪽의 수지제 기판의 표면에 유로용 홈이 형성되고, 상기 유로용 홈이 형성된 면을 내측으로 하여 접합된 마이크로칩의 제조 방법에 있어서,

상기 유로용 홈이 형성된 면에 기능성 막을 형성하는 제1 공정과,

점착 부재를 상기 기능성 막이 형성된 면에 상기 유로용 홈 이외의 면에 접착한 후, 박리하는 제2 공정과,

상기 제2 공정 후, 상기 유로용 홈이 형성된 면을 내측으로 하여 상기 2개의 수지제 기판을 접합하는 제3 공정을 포함하는 것을 특징으로 하는 마이크로칩의 제조 방법.
제1항에 있어서, 상기 유로용 홈은 상기 2개의 수지제 기판 양쪽의 표면에 각각 형성되어 있고, 상기 제3 공정에서는, 상기 2개의 수지제 기판에 형성된 유로용 홈을 각각 내측으로 하고, 서로 유로용 홈의 위치 정렬을 행하여 접합하는 것을 특징으로 하는 마이크로칩의 제조 방법.
제1항 또는 제2항에 있어서, 상기 기능성 막은 SiO₂막인 것을 특징으로 하는 마이크로칩의 제조 방법.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 공정에서는, 상기 유로용 홈이 형성된 면에 상기 기능성 막의 도포 용액을 도포하고, 경화시킴으로써 상기 기능성 막을 형성하는 것을 특징으로 하는 마이크로칩의 제조 방법.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 공정에서는, 스퍼터링에 의해 상기 기능성 막을 형성하는 것을 특징으로 하는 마이크로칩의 제조 방법.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 공정에서는, CVD에 의해 상기 기능성 막을 형성하는 것을 특징으로 하는 마이크로칩의 제조 방법.
제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제3 공정에서는, 상기 유로용 홈이 형성된 면을 내측으로 하고, 상기 2개의 수지제 기판의 접합하는 면을 용융시킴으로써, 상기 2개의 수지제 기판을 접합하는 것을 특징으로 하는 마이크로칩의 제조 방법.
제1항 내지 제7항 중 어느 한 항에 있어서, 상기 제3 공정에서는, 상기 유로용 홈이 형성된 면을 내측으로 하고, 상기 2개의 수지제 기판을 가열함으로써 상기 접합하는 면을 용융시키고, 상기 2개의 수지제 기판을 가압함으로써, 상기 2개의 수지제 기판을 접합하는 것을 특징으로 하는 마이크로칩의 제조 방법.
제1항 내지 제7항 중 어느 한 항에 있어서, 상기 제3 공정에서는, 상기 유로용 홈이 형성된 면을 내측으로 하고, 상기 2개의 수지제 기판에 대해 초음파를 인가함으로써 상기 접합하는 면을 용융시키고, 상기 2개의 수지제 기판을 가압함으로써, 상기 2개의 수지제 기판을 접합하는 것을 특징으로 하는 마이크로칩의 제조 방법.
제1항 내지 제7항 중 어느 한 항에 있어서, 상기 제3 공정에서는, 상기 유로용 홈이 형성된 면을 내측으로 하고, 상기 2개의 수지제 기판에 대해 레이저를 조사함으로써 상기 접합하는 면을 용융시키고, 상기 2개의 수지제 기판을 가압함으로써, 상기 2개의 수지제 기판을 접합하는 것을 특징으로 하는 마이크로칩의 제조 방법.
제1항 내지 제10항 중 어느 한 항에 있어서, 상기 점착 부재는 시트 형상의 형상을 갖는 것을 특징으로 하는 마이크로칩의 제조 방법.