KR20090115145A - 기판 상에 금속 함유층을 형성하기 위한 기상 증착법 - Google Patents

기판 상에 금속 함유층을 형성하기 위한 기상 증착법 Download PDF

Info

Publication number
KR20090115145A
KR20090115145A KR1020097016849A KR20097016849A KR20090115145A KR 20090115145 A KR20090115145 A KR 20090115145A KR 1020097016849 A KR1020097016849 A KR 1020097016849A KR 20097016849 A KR20097016849 A KR 20097016849A KR 20090115145 A KR20090115145 A KR 20090115145A
Authority
KR
South Korea
Prior art keywords
titanium oxide
precursor compound
deposition
vapor
strontium
Prior art date
Application number
KR1020097016849A
Other languages
English (en)
Other versions
KR101179774B1 (ko
Inventor
바스카 스리니바산
존 스미더
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20090115145A publication Critical patent/KR20090115145A/ko
Application granted granted Critical
Publication of KR101179774B1 publication Critical patent/KR101179774B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/085—Vapour deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 명세서에 기재된 원자층 성막법은 기판 상에 금속 함유층을 형성하는데 유리하게 이용될 수 있다. 예컨대, 본 명세서에 기재된 임의의 방법은 낮은 탄소 함량(예컨대, 낮은 탄산 스트론튬 함량)을 갖는 티탄산 스트론튬층을 형성할 수 있어, 고유전 상수를 가진 층을 제조할 수 있다.
금속 함유층, 원자층 성막, 티탄산 스트론튬층, 탄소 함량, 유전 상수

Description

기판 상에 금속 함유층을 형성하기 위한 기상 증착법{VAPOR DEPOSITION METHODS FOR FORMING A METAL-CONTAINING LAYER ON A SUBSTRATE}
본 출원은 2007년 2월 14일자로 출원된 미국특허출원번호 제11/705,992호의 우선권을 주장하며, 그 전체가 본 명세서에 참조로 포함된다.
집적 회로 장치의 축소로 인해 유전 상수가 높은(즉, 유전율이 높은) 재료를 커패시터들과 게이트들에 구비해야 할 필요가 생겼다. 현 기술로는 표준 유전체 재료를 이용해서는 최소 사이즈가 실제로 제한됨에 따라 새로운 고유전 상수 재료들 및 처리에 대한 연구가 더욱 중요하게 되고 있다. 알칼리 토류 금속을 함유한 유전체 재료는 종래의 유전체 재료에 비해 커패시턴스에 있어서 사당한 이점을 제공한다. 예컨대 페로브스카이트 물질인 티탄산 스트론튬(SrTiO3)은 벌크 유전 상수가 500까지 이르는 것이 공개되어 있다.
불행히도 기상 증착 프로세스에서 알칼리 토류 금속을 성공적으로 집적한다는 것은 어려운 것으로 입증되었다. 예컨대 스트론튬 β-디케톤네이트(diketonates)의 원자층 성막(ALD)이 공개되어 있지만, 이러한 전구체 화합물은 반응성이 약해 막을 성장하기 위해서는 높은 기판 온도 및 강한 산화제를 필요로 하며, 이 박막은 종종 탄소 함유 불순물에 의해 오염된다. 예컨대 탄산 스트론튬과 같은 탄소 함유 불순물은 결과의 막의 유전 상수를 실질적으로 저하시킬 수 있으므로 바람직하지 않다. 이러한 탄소 함유 불순물을 고유전 상수 막으로부터 제거하려는 노력이 있었지만 예컨대 오존 내에서 자외선(UV) 방사에 노출시키거나 고압 등방성 반응 이온 에칭을 포함하는 불편하고 및/또는 고가의 기술을 적어도 부분적으로는 이용해야 했기 때문에 그 성과가 제한적이었다.
현재와 다음 세대의 집적 회로 장치를 위해 고유전 상수 막을 제조할 수 있는 새로운 기술이 추구되고 있다.
도 1은 본 발명의 원자층 성막법으로 기판에 성막된 금속 함유층의 일 실시예를 보여주는 개략적인 측면도.
도 2는 본 발명의 방법들에서 적합하게 사용될 수 있는 기상 증착 시스템의 사시도.
도 3은 본 발명의 방법을 이용하여 형성된 예시적인 커패시터 구조.
도 4는 예 1에서 설명된 방법으로 제작된 티탄산 스트론튬층의 실시예에 대한 x-레이 광전자 스펙트럼(XPS)을 보여주는 도면. 이 스펙트럼은 깊이(나노미터; x 축) 대 원자 농도(원자 비율; y-축)의 구성이다.
도 5는 비교예 1에서 설명된 방법으로 제작된 금속 함유층의 실시예(5a)와 예 1에서 설명된 방법으로 제작된 금속 함유층의 실시예(5b)에 대한 x-레이 회절 데이터(XRD)를 보여주는 구성도. 도 5A와 도 5B는 2 세타(도; x-축) 대 강도(임의 단위 또는 A.U.; y-축)의 구성도.
도 6은 비교예 1(스캔 1)에서 설명된 방법으로 제작된 금속 함유층의 실시예와 예 1(스캔 2)에서 설명된 방법으로 제작된 금속 함유층의 실시예에 대한 산소 다중 그래프(6a)와 탄소 다중 그래프(6b)에 대한 각도 분해(angle resolved) x-레이 광전자 스펙트럼을 보여주는 구성도. 도 6A와 도 6B는 결합 에너지(전자 볼트 또는 E.V.; x-축) 대 초당 카운트(y-축)의 구성도.
본 명세서에 기재된 방법의 여러가지 실시예에 대한 하기 설명은 그와 같은 방법의 각각의 실시예나 모든 구현을 기술하려는 것이 아니다. 오히려, 본 명세서에 설명된 방법은 첨부도면을 참조한 하기의 설명과 청구범위로부터 더 완전하게 이해될 것이다. 더욱이 본 발명의 범위로부터 벗어남이 없이 그 밖의 실시예가 이용될 수 있고 구조적으로 변경할 수 있음을 이해해야 한다.
어닐링 시에 입체상(cubic phase)으로 결정화되는 무결함 SrTiO3 막을 제조하기 위해서는 스트론튬:티타늄의 원자비가 거의 1:1인 티탄산 스트론튬 막을 형성할 필요가 있다. 이러한 결정 입체상이 존재하면 페로브스카이트 물질이 갖는 것으로 알려져 있는 고유전 상수를 얻을 수 있다. 더욱이 티탄산 스트론튬 막 내의 탄산 스트론튬(SrCO3)과 같은 탄소 함유 불순물을 저감 및/또는 제거할 필요가 있는데, 이는 그와 같은 탄소 함유 불순물은 막의 전기적 특성에 불리한 작용을 하기 때문이다. 본 명세서에 설명되는 원자층 성막법의 특성 실시예는 원하는 특성의 적어도 일부를 제공할 수 있다.
도 1은 본 명세서에 기재된 방법으로 제작될 수 있는 구성(100)을 도시한 것이다. 도 1을 참조하면 초기 산화 티타늄 성막 페이즈는 기판(110) 상에 산화 티타늄층(120)을 성막할 수 있다. 특정 실시예에서 산화 티타늄층(120)은 그 두께가 1 나노미터 이하일 수 있으며, 그 밖의 특정 실시예에서는 두께가 최대 0.6 나노미터일 수 있다. 특정 실시예에서, 산화 티타늄층(120)은 그 두께가 적어도 0.3 나노미터일 수 있다. 초기 산화 티타늄 성막 페이즈는 복수의 산화 티타늄 성막 사이클을 포함한다. 여기서 "복수"는 2 이상을 의미한다. 일부 실시예에서 초기 산화 티타늄 성막 페이즈는 복수의 산화 티타늄 성막 사이클로 이루어지거나 이를 기본으로 해서 이루어진다. 예컨대 특정 실시예에서 산화 티타늄 성막 페이즈는 11개 내지 14개의 산화 티타늄 성막 사이클로 이루어질 수 있다.
다시 도 1을 참조로 설명하면, 중간 성막 페이즈는 산화 티타늄층(120) 상에 산화 스트론튬/산화 티타늄층(130)을 성막할 수 있다. 산화 스트론튬/산화 티타늄층(130)의 두께는 이용된 성막 사이클 수에 기초하여 주어진 응용에 따라 원하는 대로 제어될 수 있다. 특정 실시예에서 산화 스트론튬/산화 티타늄층(130)의 두께는 적어도 1 나노미터, 그 밖의 실시예에서는 2 나노미터일 수 있다. 산화 스트론튬/산화 티타늄층의 최대 두께는 일반적으로 특정 응용의 요건에 의해서만 제한되지만(예컨대, 50 나노미터, 100 나노미터 이상), 본 명세서에 기재된 특정의 예시적인 실시예에서는 산화 스트론튬/산화 티타늄층(130)의 최대 두께는 예컨대 20 나노미터, 30 나노미터 또는 40 나노미터일 수 있다.
중간 성막 페이즈는 복수의 산화 스트론튬 성막 사이클과 복수의 산화 티타늄 성막 사이클을 포함한다. 일부 실시예에서, 중간 성막 페이즈는 교대하는 산화 스트론튬 및 산화 티타늄 성막 사이클을 포함할 수 있다. 그 밖의 실시예에서, 중간 성막 페이즈는 산화 티타늄 성막 사이클과 교대하는 복수의 연속한 산화 스트론튬 성막 사이클을 포함할 수 있다. 또 다른 실시예에서, 중간 성막 페이즈는 복수의 연속한 산화 티타늄 성막 사이클과 교대하는 산화 스트론튬 성막 사이클을 포함할 수 있다. 또 다른 실시예에서, 중간 성막 페이즈는 복수의 연속한 산화 티타늄 성막 사이클과 교대하는 복수의 연속한 산화 스트론튬 성막 사이클을 포함할 수 있다. 또 다른 실시예에서, 중간 성막 페이즈는 전술한 성막 사이클 계열의 조합을 포함하거나, 이로 이루어지거나, 이를 기본으로 해서 이루어 질 수 있다.
중간 성막 페이즈에서 산화 스트론튬 및 산화 티타늄 성막 사이클의 수와 순서는 당업자에 의해 변경되어, 예컨대 스트론튬:티타늄의 원자비가 거의 1:1인 원하는 두께의 티탄산 스트론튬층을 형성할 수 있다. 예컨대, 특정 실시예에서, 중간 성막 페이즈는 7개 내지 14개의 연속한 산화 티타늄 성막 사이클과 교대하는 2개 내지 4개의 연속한 산화 스트론튬 성막 사이클을 복수 세트(예컨대, 4 내지 20 이상) 포함할 수 있다. 특정 실시예에서, 중간 성막 페이즈는 하나 이상의 산화 스트론튬 성막 사이클로 시작하고 끝난다. 본 명세서에서 사용된 용어 "또는"은, 그 용법이 명시적으로 달리 표시되지 않는 한, 일반적으로 의미상 "및/또는"을 포함한다.
다시 도 1을 참조로 설명하면, 마지막 산화 티타늄 성막 페이즈는 중간 성막 층(130) 상에 산화 티타늄층(140)을 성막할 수 있다. 특정 실시예에서 산화 티타늄층(140)의 두께는 최대 1 나노미터이고, 그 밖의 특정 실시예에서는 두께가 최대 0.6 나노미터일 수 있다. 특정 실시예에서, 산화 티타늄층(140)의 두께는 적어도 0.3 나노미터일 수 있다. 마지막 산화 티타늄 성막 페이즈는 복수의 산화 티타늄 성막 사이클을 포함한다. 일부 실시예에서 마지막 산화 티타늄 성막 페이즈는 복수의 산화 티타늄 성막 사이클로 이루어지거나, 이를 기본으로 해서 이루어진다. 예컨대 특정 실시예에서 마지막 산화 티타늄 성막 페이즈는 11개 내지 14개의 산화 티타늄 성막 사이클로 이루어질 수 있다.
유리하게는 본 명세서에 기재된 방법들 중 적어도 일부는 예컨대 스트론튬:티타늄의 원자비가 거의 1:1이고 및/또는 예컨대 고유전 상수를 나타낼 수 있는 저탄소 함유 불순물(예컨대, SrCO3) 함량 및 특성을 갖는 것을 특징으로 하는 티탄산 스트론튬 막을 제공할 수 있다. 본 명세서에서는 0.9:1.0 내지 1.0:0.9의 스트론튬:티타늄 원자비는 실질적으로 1:1의 스트론튬:티타늄 원자비로 간주된다. 여기서 사용된, 수치 범위의 종점까지의 상술은 그 범위 내에 포함된 모든 수치를 포함한다(예컨대, 1 내지 5는 1, 1.5, 2, 2.75, 3, 3.80, 4, 5 등을 포함한다).
성막 시, 특히 어닐링 후에 (금속 원자에 기초한) 5 원자 퍼센트 이하의 탄산 스트론튬 함량은 저탄소 함량 티탄산 스트론튬에 대해 바람직하다. 저탄소 함량을 가진, 특정 실시예에서는 검출되지 않을 정도의 탄소 함량을 갖는 티탄산 스트론튬은 성막 시 및/또는 어닐링 후 원하는 결정 페로브스카이트(예컨대, 입체) 단계를 갖는 티탄산 스트론튬 막을 제조하는데 유리할 수 있다. 원하는 페로브스카이트 단계를 갖는 티탄산 스트론튬 막은 고유전 상수를 갖게 하는데 유리할 수 있다.
금속 함유 전구체 조성물을 이용하여 본 명세서에 기재된 여러가지 방법으로 금속 함유층을 형성할 수 있다. 여기서 사용된 "금속 함유"는 금속만으로 이루어지거나 금속 외에 그 밖의 원소를 포함할 수 있는 재료, 통상적으로 화합물 또는 층을 지칭하는데 사용된다. 통상적인 금속 함유 화합물은 금속, 금속 리간드 복합체, 금속염, 유기 금속 화합물, 및 이들의 조합을 포함하지만, 이에 한정되는 것은 아니다. 통상적인 금속 함유층은 금속, 금속 산화물, 금속 실리케이트, 및 이들의 조합을 포함하지만, 이에 한정되는 것은 아니다.
여러가지 금속 함유 화합물을 선택적으로 (특히 CVD 프로세스에 있어) 하나 이상의 유기 용제와 함께 여러가지로 조합하여 사용하여 전구체 조성물을 형성할 수 있다. 본 명세서에 기재된 금속 함유 화합물의 일부는 용제 첨가없이 ALD에서 사용될 수 있다. 본 명세서에 사용된 "전구체"와 "전구체 조성물"은 단독으로 또는 다른 전구체 조성물(또는 반응물)과 함께 성막 프로세스에서 기판 조립체 상에 층을 형성하는데 이용될 수 있는 조성물을 말한다. 더욱이 당업자라면 사용된 전구체의 종류와 량은 궁극적으로 기상 증착 프로세스를 이용하여 형성될 층의 함량에 의존할 것임을 인식할 것이다. 본 명세서에 기재된 방법의 특정 실시예에서 전구체 조성물은 기화 온도에서 액체이며, 때로는 실온에서 액체이다.
전구체 조성물은 실온에서 액체 또는 고체일 수 있으며, 특정 실시예에서는 기화 온도에서 액체이다. 통상적으로 전구체 조성물은 공지의 기상 증착 기법을 이용하여 채용될 수 있을 정도로 충분한 휘발성을 갖는 액체이다. 그러나 이들은 고체인 경우에도 충분한 휘발성을 가져, 공지의 기상 증착 기술을 이용하여 고체 상태로부터 기화 또는 승화될 수 있다. 만일 전구체 조성물이 휘발성이 적은 고체라면, 예컨대 감압 증발(flash vaporization), 버블링(bubbling), 미세액적(microdroplet) 형성 기법 등에서 사용될 수 있도록 유기 용제에서 충분히 용해될 수 있거나 그 분해 온도 이하의 용융점을 가질 수 있다.
본 명세서에서, 기화된 금속 함유 화합물은 단독으로 사용되거나, 사용된다면, 선택적으로 다른 금속 함유 화합물의 기화된 분자와 함께, 또는 선택적으로 기화된 용제 분자 또는 불활성 기체 분자와 함께 사용될 수 있다. 본 명세서에 사용된 "액체"는 용액 또는 순수 액체(실온에서의 액체 또는 상승된 온도에서 녹는 실온에서의 고체)를 말한다. 본 명세서에 사용된 "용액"은 고체의 완전한 용해도를 요하는 것은 아니고, 화학적 기상 증착 프로세스 중에 유기 용제에 의해 기상(vapor phase)으로 전달되는 고체의 량이 충분하다면 일부 용해되지 않는 고체가 있어도 상관없다. 성막 시에 용제 희석제가 사용되는 경우에는 발생된 용제 증기의 총 몰 농도도 불활성 캐리어 기체로서 간주될 수 있다.
본 명세서에 사용된 "불활성 기체" 또는 "비반응성 기체"는 일반적으로 이것이 접촉하는 성분과 반응하지 않는 임의의 기체를 말한다. 예컨대 불활성 기체는 통상적으로 질소, 아르곤, 헬륨, 네온, 크립톤, 크세논, 기타 비반응성 기체와 그 혼합물을 포함하는 그룹으로부터 선택된다. 그와 같은 불활성 기체는 일반적으로 본 명세서에 기재된 하나 이상의 퍼징(purging) 프로세스에서 사용되며, 일부 실시예에서는 전구체 증기 수송을 지원하는데 사용될 수 있다.
본 명세서에 기재된 방법의 특정 실시예에 적합한 용제는 다음 중 하나 이상일 수 있다: 지방족 탄화수소 또는 불포화 탄화수소(C3-C20, 특정 실시예에서는 C5-C10, 고리형(cyclic), 분기형(branched), 선형(linear)), 방향족 탄화수소(C5-C20, 특정 실시예에서는 C5-C10), 할로겐화 탄화수소, (알킬 실란, 알킬 실리케이트, 에테르, 고리형 에테르(예컨대, 테트라하드로퓨란(THF)), 폴리에테르, 티오에테르, 에스테르, 락톤, 니트릴, 실리콘 오일 등의) 실릴화 탄화수소, 또는 이들의 조합을 포함하는 화합물이나 이들 중 하나 이상을 포함하는 혼합물. 이들 화합물은, 가변량의 금속 함유 화합물들의 혼합이 서로 반응하여 그 물리적 성질이 크게 변하지 않도록 일반적으로 서로 호환될 수도 있다.
본 명세서에 기재된 방법은 금속 전구체 화합물을 사용한다. 여기서 사용된 "금속 전구체 화합물"은 원자층 성막법에서 금속의 소스를 제공할 수 있는 화합물을 지칭하는데 사용된다. 더욱이 일부 실시예에서 이 방법은 "금속 유기" 전구체 화합물을 포함한다. "금속 유기"라는 용어는 금속 이외에도 유기기(organic group)(즉, 탄소 함유기)를 포함하는 화합물을 말하는 것으로 넓게 해석되어야 한다. 따라서 "금속 유기"라는 용어는 유기금속 화합물, 금속 리간드 복합체, 금속염, 및 그 조합을 포함하지만, 이에 한정되는 것은 아니다.
본 명세서에 기재된 방법에서는 다양한 금속 유기 스트론튬 전구체 화합물이 사용될 수 있다. 금속 유기 스트론튬 전구체 화합물의 예로는, 스트론튬 β-디케 토네이트, 스트론튬 β-디케티미네이트(예컨대, 비스(N,N'-디이소프로필-2,4-펜탄디이미네이트)스트론튬), 스트론튬 아미네이트(예컨대, 비스(N-디메틸-N',N"-디이소프로필구아니디네이트)스트론튬), 스트론튬 시클로펜타디에닐(예컨대, 비스(트리이소프로필시클로펜타디에닐)스트론튬), 스트론튬 디오가노아미드(예컨대, Sr[N(SiMe3)2]2), 스트론튬 카복실레이트, 스트론튬 알콕시드, 및 이들의 조합을 들 수 있지만, 이에 한정되는 것은 아니다.
스트론튬 β-디케토네이트는 여기서는 적어도 하나의 β-디케티미네이트 리간드를 포함하는 스트론튬 함유 화합물로서 정의된다. 여기서 사용된 "a", "an", "the" 및 "적어도 하나"는 호환적으로 사용되며 하나 이상을 의미한다. β-디케토네이트 리간드의 예로는, 예컨대 2,2,6,6-테트라메틸-3,5-헵탄디오네이트(thd), 1-(2-메톡시에톡시)-2,2,6,6-테트라메틸-3,5-헵탄디오네이트(methd), 헥사플루오로아세틸아세토네이트, 1,1,1-트리플루오로-2,4-펜탄디오네이트, 2,2-디메틸-6,6,7,7,8,8,8-헵타플루오로-3,5-옥탄디오네이트(fod), 및 이들의 조합을 들 수 있다. 금속 유기 스트론튬 β-디케토네이트 전구체 화합물의 예로는 Sr(thd)2, Sr(methd)2, Sr(fod)2, 및 이들의 조합을 들 수 있다.
본 명세서에 기재된 방법에서는 매우 다양한 티타늄 전구체 화합물이 사용될 수 있다. 특정 실시예에서 티타늄 전구체 화합물은 무기 전구체 화합물(예컨대, 티타늄 테트라클로라이드, TiCl4)일 수 있다. 그 밖의 특정 실시예에서 티타늄 전구체 화합물은 금속 유기 전구체 화합물일 수 있다. 예컨대 금속 유기 티타늄 전 구체 화합물은 화학식이 Ti(AR1 x)4일 수 있는데, 여기서 A는 O, N, C(O), 또는 OC(O)이고, R1은 (C1-C10) 알킬기이며, R1 알킬기들 중 2개는 선택적으로 결합하여 알킬렌기를 형성하고, x=1 또는 2이다.
금속 유기 티타늄 전구체의 예로는 티타늄 알콕시드, 티타늄 아미드, 티타늄 이미드, 티타늄 β-디케토네이트, 및 이들의 조합을 들 수 있으나, 이에 한정되는 것은 아니다. 금속 유기 티타늄 전구체 화합물의 예로는 테트라키스(이소프로폭시) 티타늄(Ti(OiPr)4); 테트라키스(디에틸아미도) 티타늄(Ti(NEt2)4); 테트라키스(디메틸아미도) 티타늄(Ti(NMe2)4); 테트라키스(에틸메틸아미도) 티타늄(Ti(NEtMe)4); 트리클로로티타늄 디알킬아미드; 및 이들의 조합을 들 수 있으나, 이에 한정되는 것은 아니다.
금속 유기 티타늄 전구체 화합물의 예로는 또한 여기서는 적어도 하나의 β-디케토네이트 리간드를 포함하는 티타늄 함유 화합물로 정의된 티타늄 β-디케토네이트를 들 수 있으나, 이에 한정되는 것은 아니다. β-디케토네이트 리간드의 예로는 2,2,6,6-테트라메틸-3,5-헵탄디오네이트(thd), 1-(2-메톡시에톡시)-2,2,6,6-테트라메틸-3,5-헵탄디오네이트(methd), 헥사플루오로아세틸아세토네이트, 1,1,1-트리플루오로-2,4-펜탄디오네이트, 2,2-디메틸-6,6,7,7,8,8,8-헵타플루오로-3,5-옥탄디오네이트(fod), 및 이들의 조합을 들 수 있으나, 이에 한정되는 것은 아니다. 티타늄 β-디케토네이트 전구체 화합물의 예로는 Ti(thd)2(OiPr)2, Ti(mpd)(thd)2, 및 이들의 조합을 들 수 있으나, 이에 한정되는 것은 아니며, 여기서, mpd=2-메틸-2,4-펜탄디옥시; thd=2,2,6,6-테트라메틸-3,5-헵탄디오네이트; OiP=이소프로폭시드이다.
금속 유기 티타늄 전구체 화합물의 다른 예로는 Ti(2meip)2를 들 수 있으며, 여기서, 2meip=4-(2-메틸에톡시)이미노-2-펜타노에이트이다.
본 명세서에 사용된 용어 "유기기"는 본 발명의 목적상 지방족기, 고리형기, 또는 지방족기와 고리형기(예컨대, 알카릴기와 아랄킬기)의 조합으로 분류되는 탄화수소기를 의미하도록 사용된다. 본 명세서의 금속 함유 화합물에 적합한 유기기는 기상 증착 기법을 이용한 금속 산화물층의 형성을 방해하지 않는 기이다. 본 명세서에서 용어 "지방족기"는 포화 또는 불포화 선형 또는 분기형 탄화수소기를 의미한다. 이 용어는 예컨대 알킬기, 알케닐기, 및 알키닐기를 포함한다. 용어 "알킬기"는 예컨대 메틸, 에틸, n-프로필, 이소프로필, 터트-부틸, 아밀, 헵틸 등을 포함하는 포화 선형 또는 분기형 1가 탄화수소기를 의미한다. 용어 "알케닐기"는 비닐기와 같이 하나 이상의 올레핀계 불포화기(즉, 탄소-탄소 이중결합)를 갖는 불포화 선형 또는 분기형 1가 탄화수소기를 의미한다. 용어 "알키닐기"는 하나 이상의 탄소-탄소 3중 결합을 갖는 불포화 선형 또는 분기형 1가 탄화수소기를 의미한다. 용어 "고리형기"는 지환족기, 방향족기 또는 복소환기로서 분류되는 폐고리형 탄화수소기를 의미한다. 용어 "지환족기"는 지방족기의 특성과 유사한 특성을 갖는 고리형 탄화수소기를 의미한다. 용어 "방향족기"나 "아릴기"는 단핵 또는 다핵 방향족 탄화수소기를 의미한다. 용어 "복소환기"는 고리 내의 하나 이상의 원자가 탄소 이외의 원소(예컨대, 질소, 산소, 황 등)인 폐고리형 탄화수소기를 의미한다.
본 출원서에 전체를 통해 사용된 전문용어의 설명과 상술을 간단하게 하는 의미로서, 용어 "기"와 "부분(moiety)"은 치환을 허용하거나 치환이 가능한 화학종들과 치환을 허용하지 않거나 치환되지 않을 수 있는 화학종들 간을 구별하는데 사용된다. 따라서 용어 "기"가 화학적 치환기를 기술하는데 사용되는 경우에는, 기술된 화학 물질은 비치환기와, 예컨대 연쇄로 비퍼옥시드 O, N, S, Si 또는 F 원자를 갖는 기 뿐만 아니라 카르보닐기 또는 그 밖이 종래의 치환을 포함한다. 용어 "부분"이 화학적 화합물 또는 치환을 기술하는데 사용되는 경우에는 비치환 화학 물질만이 포함되도록 의도된다. 예컨대 용어 "알킬기"는 메틸, 에틸, 프로필, 터트-부틸 등과 같은 순수 개쇄 포화 탄화수소 알킬 치환기뿐만 아니라, 히드록시, 알콕시, 알킬술포닐, 할로겐 원자, 시아노, 니트로, 아미노, 카르복실 등과 같은 본 기술분야에 공지된 다른 치환기를 갖는 알킬 치환기를 포함하도록 의도된다. 따라서 "알킬기"는 에테르기, 할로알킬, 니트로알킬, 카르복실알킬, 히드록시알킬, 술포알킬 등을 포함한다. 한편, 용어 "알킬 부분"은 메틸, 에킬, 프로필, 터트-부틸 등과 같은 순수 개쇄 포화 탄화수소 알킬 치환기만을 포함하는 것으로 제한된다.
본 명세서에 설명되는 전구체 조성물은 선택적으로 하나 이상의 반응기체의 존재하에 이 반응기체와 거의 동시에 기화 및 성막/화학흡착될 수 있다. 대안으로 금속 함유층은 각각의 성막 사이클 동안 전구체 조성물과 반응기체(들)를 교대로 도입함으로써 형성될 수 있다. 그와 같은 반응기체는 예컨대 질소 함유 소스(예컨 대, 암모니아)와 산화성 기체일 수 있는 산소 함유 소스를 포함할 수 있다. 다양한 적당한 산화성 기체의 예로는 공기, 산소, 수증기, 오존, 질소 산화물(예컨대, 일산화질소), 과산화수소, 알콜류(예컨대, 이소프로파놀), 및 이들의 조합을 들 수 있다.
금속 함유층은 예컨대 기판(예컨대, 반도체 기판이나 기판 조립체) 상에 성막될 수 있다. 여기서 사용된 "반도체 기판" 또는 "기판 조립체"는 베이스 반도체층과 같은 반도체 기판이나, 하나 이상의 층, 구조 또는 그 위에 형성된 영역을 갖는 반도체 기판을 말한다. 베이스 반도체 기판은 통상적으로 실리콘 온 사이이어(silicon on sapphire)와 같이 웨이퍼 상의 가장 낮은 실리콘 재료층이나, 다른 재료 상에 성막된 실리콘층이다. 기판 조립체에 대해서는, 이전에 여러가지 프로세스 단계를 이용하여, 트랜지스터, 활성 영역, 확산부, 주입 영역, 비아, 컨택트 개구부, 고면적비 개구부, 커패시터 플레이트, 커패시터용 장벽 등과 같은, 영역, 접합부, 여러가지 구조나 형상, 및 개구부를 형성 또는 정의하였다.
본 명세서에 사용된 "층"은 본 명세서에 기재된 성막 프로세스에 따라서 하나 이상의 전구체 및/또는 반응물로부터 기판 상에 형성될 수 있는 층을 지칭한다. 용어 "층"은 장벽층, 유전체층(즉, 고유전 상수를 갖는 층) 및 도전층과 같은 반도체 산업에 특정된 층을 포함하는 것을 의미하나, 이에 한정되는 것은 아니다. 용어 "층"은 반도체 산업에서 자주 사용되는 용어 "막"과 동의어이다. 용어 "층"은 또한 코팅 온 글래스(coatings on glass)와 같이 반도체 기술 이외의 기술에서 사용되는 층을 포함하는 것을 의미한다. 예컨대 그와 같은 층은 반도체 기판과 다른 기판인 파이버, 와이어 등에 직접 형성될 수 있다. 더욱이 이 층은 기판의 가장 낮은 반도체 표면 상에 직접 형성되거나, 예컨대 패턴화된 웨이퍼에서와 같이 여러 층(예컨대, 표면) 상에 형성될 수 있다.
본 발명의 적당한 기판 재료는 도전성 재료, 반도전성 재료, 도전성 금속 질화물, 도전성 금속, 도전성 금속 산화물 등을 포함한다. 금속 함유층이 형성된 기판은 반도체 기판 또는 기판 조립체일 수 있다. 여러가지 반도체 재료로는, 예컨대 보로포스포실리케이트 글래스(BPSG), 예컨대 실리콘 웨이퍼 형태로 된, 도전성 도핑 폴리실리콘, 단결정 실리콘 등(본 명세서에서는 적당한 형태의 실리콘은 단순히 "실리콘"이라 함)과 같은 실리콘, 테트라에틸오소실리케이트(TEOS) 산화물, 스핀 온 글래스(즉, 스핀 온 프로세스에 의해 선택적으로 도핑되고 성막된 SiO2 박층), TiN, TaN, W, Ru, Al, Cu, 귀금속 등이 있다. 기판 조립체는, 백금, 이리듐, 이리듐 산화물, 로듐, 루테늄, 루테늄 산화물, 루테늄산 스트론튬, 니켈산 란탄, 질화 티타늄, 질화 탄탈륨, 질화 탄탈륨-실리콘, 이산화 실리콘, 알루미늄, 갈륨 비소, 유리 등과, 그 밖에도, 예컨대 DRAM(dynamic random access memory) 장치, SRAM(static random access memory) 장치, 및 FERAM(ferroelectric memory) 장치와 같은 반도체 구조물에서 사용된 기존 재료 또는 앞으로 개발될 재료를 포함하는 층을 포함할 수 있다.
반도체 기판 또는 기판 조립체를 포함하는 기판에 대해서, 층은 기판의 가장 낮은 반도체 표면 상에 직접 형성되거나, 예컨대 패턴화된 웨이퍼에서와 같이 여러 층(즉, 표면) 상에 형성될 수 있다.
반도체 기판이나 기판 조립체 이외의 기판도 본 발명의 방법에 이용될 수 있다. 금속 산화물층과 같은 금속 함유층이 그 위에 유리하게 형성될 수 있는 임의의 기판이 사용될 수 있으며, 그러한 기판은, 예컨대 파이버, 와어어 등을 포함할 수 있다.
전구체 조성물은 원한다면 불활성 캐리어 기체의 존재하에 기화될 수 있다. 부가적으로, 불활성 캐리어 기체는 ALD 프로세스(후술함)에서 퍼징 단계에서 사용될 수 있다. 불활성 캐리어 기체는 통상적으로 질소, 헬륨, 아르곤 등 중 한 가지 이상이다. 본 명세서에서 불활성 캐리어 기체는 금속 함유층의 형성에 방해를 주지 않는 기체이다. 불활성 캐리어 기체의 존재 여부에 상관없이 전구체 조성물은 층의 산소 오염(예컨대, 성막 챔버로 들어가기 전에 기상에서 이산화 실리콘을 형성하는 실리콘의 산화 또는 전구체의 산화)을 피하기 위해 산소가 없을 때에 기화될 수 있다.
본 명세서에서 사용된 용어 "성막 프로세스"와 "기상 증착 프로세스"는 금속 함유층이 하나 이상의 금속 함유 화합물(들)을 포함하는 기화된 전구체 조성물로부터 기판(예컨대, 도핑된 폴리실리콘 웨이퍼)의 하나 이상의 표면에 형성되는 프로세스를 말한다. 구체적으로 하나 이상의 금속 함유 화합물은 기화되어, 성막 챔버에 배치된 기판(예컨대, 반도체 기판이나 기판 조립체)의 하나 이상의 표면으로 향하고 및/또는 이와 접촉된다. 통상적으로 기판은 가열된다. 이 금속 함유 화합물은 기판의 표면(들) 상에 불휘발성의 얇고 균일한 금속 함유층을 (예컨대, 반응이 나 분해에 의해) 형성할 수 있다. 본 발명의 목적상, 용어 "기상 증착 프로세스"는 (펄스형 화학적 기상 증착 프로세스를 포함한) 화학적 기상 증착 프로세스와 원자층 성막 프로세스 모두를 포함하는 것을 의미한다.
여기서 사용된 용어 "원자층 성막"(ALD)은 성막 사이클, 예컨대 복수의 연속한 성막 사이클이 프로세스 챔버(즉, 성막 챔버)에서 수행되는 기상 증착 프로세스를 말한다. 통상적으로 매 사이클 동안 전구체는 성막 표면(예컨대, 기판 조립체 표면, 또는 이전 ALD 사이클로부터의 재료와 같은 이전에 성막된 하부 표면)에 화학 흡착되어, 추가적인 전구체와 쉽게 반응하지 않는(즉, 자기 제한 반응) 단층이나 하부 단층을 형성한다. 그 후, 필요하다면, 반응물(예컨대, 다른 전구체나 반응 기체)이 후속하여 프로세스 챔버 내로 도입되어 화학흡착 전구체를 성막 표면 상의 원하는 물질로 변환하는데 사용된다. 통상적으로 이 반응물은 이 전구체와 더 반응할 수 있다. 더욱이 매 사이클 동안 퍼징 단계를 이용하여, 화학흡착된 전구체의 변환 후에 프로세스 챔버로부터 과잉 전구체를 제거하고 및/또는 프로세스 챔버로부터 과잉 반응물 및/또는 반응 부산물을 제거할 수 있다. 더욱이 본 명세서에 사용된 용어 "원자층 성막"도 전구체 조성물(들), 반응 기체 및 퍼지(예컨대, 불활성 캐리어) 기체의 교호하는 펄스를 가지고 수행될 때에 "화학 기상 원자층 성막", "원자층 에피택시"(ALE)(Ackerman의 미국특허번호 제5,256,244호 참조), 분자선 에피택시(MBE), 기체원 MBE, 또는 유기 금속 MBE, 및 화학적 빔 에피택시와 같은 관련 용어로 지정된 프로세스를 포함하는 것을 의미한다.
1사이클 화학 기상 증착(CVD) 프로세스와 비교하여, 더 긴 지속 기간의 멀티 사이클 ALD 프로세스는 자기 제한 층성장에 의해 층 두께와 조성을 더 잘 제어할 수 있으며, 반응 성분의 분리에 의해 해로운 기체상 반응을 최소화할 수 있다. ALD의 이러한 자기 제한 성질은 불규칙적인 형태를 갖는 표면을 포함하여 여러가지 반응 표면 상에 막을 성막하는 방법을 제공하며, CVD나, 증발 또는 물리적 기상 증착(PVD 또는 스퍼터링)과 같은 그 밖의 "조준선(line of sight)" 성막법에 의해 얻을 수 있는 것보다 더 좋은 스텝 커버리지를 얻을 수 있다.
특정 실시예에서, 본 명세서에 기재된 원자층 성막법은 예컨대 초기 산화 티타늄 성막 페이즈, 중간 성막 페이즈 및 최종 산화 티타늄 성막 페이즈와 같은 복수의 성막 페이즈를 포함한다. 각각의 성막 페이즈는 복수의 성막 사이클을 포함한다.
예컨대 산화 티타늄 성막 페이즈(예컨대, 초기 산화 티타늄 성막 페이즈 및/또는 최종 산화 티타늄 성막 페이즈)은 복수의 산화 티타늄 성막 사이클을 포함한다. 통상적으로 각각의 산화 티타늄 성막 사이클은 예컨대 적어도 하나의 티타늄 전구체 도즈(dose), 제1 퍼지, 적어도 하나의 산화제 도즈 및 제2 퍼지를 포함할 수 있다.
다른 예로서 중간 성막 페이즈는 복수의 산화 스트론튬 성막 사이클과 (전술한 바와 같은) 복수의 산화 티타늄 성막 사이클을 포함한다. 통상적으로, 각각의 산화 스트론튬 성막 사이클은 예컨대 적어도 하나의 스트론튬 전구체 도즈, 제1 퍼지, 적어도 하나의 산화제 도즈 및 제2 퍼지를 포함할 수 있다.
화학 기상 증착(CVD)과 원자층 성막(ALD)은 반도체 기판에 얇고, 연속적이고 균일한 금속 함유층을 형성하는데 자주 사용되는 2가지 기상 증착 프로세스이다. 이러한 기상 증착 프로세스를 이용하면, 통상적으로 하나 이상의 전구체 조성물이 성막 챔버 내에서 기화되고, 선택적으로 하나 이상의 반응 기체와 결합하여 기판으로 향하고 및/또는 이와 접촉하여 기판 상에 금속 함유층을 형성한다. 당업자라면, 플라즈마 지원, 광 지원, 레이저 지원과 같은 여러가지 관련 기술은 물론 기타 다른 기술을 사용하여 기상 증착 프로세스를 향상시킬 수 있음을 잘 알 것이다.
통상적인 CVD 프로세스는, Genus, Inc(Sunnyvale, CA)의 상표명 7000의 성막 챔버, Applied Materials, Inc(Santa Clara, CA)의 상표명 5000의 성막 챔버, 또는 Novelus, Inc(San Jose, CA)의 상표명 Prism의 성막 챔버와 같은 화학 기상 증착 반응로에서 실시될 수 있다. 그러나 CVD를 수행하는데 적합한 어떠한 성막 챔버라도 사용될 수 있다.
본 발명의 방법에서 이용된 기상 증착 프로세스는 멀티 사이클 원자층 성막(ALD) 프로세스일 수 있다. 이와 같은 프로세스는 특히 복수의 자기 제한 성막 사이클을 제공함으로써 성막된 층(예컨대, 유전체층)의 원자 수준 두께와 균일성을 더 잘 제어할 수 있다는 점에서 CVD 프로세스보다 유리하다. ALD의 자기 제한 성질은 예컨대 불규칙적인 형태를 갖는 표면을 포함하여 여러가지 반응 표면 상에 막을 성막하는 방법을 제공하며, CVD나, 그 밖의 "조준선" 성막법(예컨대, 증발 및 물리적 기상 증착, 즉 PVD 또는 스퍼터링)에서 얻을 수 있는 것보다 더 좋은 스텝 커버리지를 얻을 수 있다. 더욱이 ALD 프로세스는 통상적으로 금속 함유 화합물을 노광시켜 휘발 및 반응 온도를 낮추어, 예컨대 통상적인 CVD 프로세스에 비해 전구 체의 열화를 감소시키는 경향이 있다.
일반적으로, ALD 프로세스에서는, 각각의 반응물은 통상적으로는 적어도 25℃, 특정 실시예에서는 적어도 150℃, 그 밖의 실시예들에서는 적어도 200℃의 성막 온도로 적당한 기판 상에 규칙적으로 유입된다(pulse). 통상적인 ALD 성막 온도는 400℃를 넘지 않으며, 특정 실시예에서는 350℃를 넘지 않으며, 그 밖의 실시예들에서는 250℃를 넘지 않는다. 이들 온도는 일반적으로는 현재 CVD 프로세스에서 이용되는 온도보다 낮고, 통상적으로는 적어도 150℃, 일부 실시예에서는 적어도 200℃, 그 밖의 실시예들에서는 적어도 250℃의 기판 표면에서의 성막 온도를 포함한다. 통상적인 CVD 성막 온도는 600℃를 넘지 않으며, 특정 실시예에서는 500℃를 넘지 않으며, 그 밖의 실시예들에서는 400℃를 넘지 않는다.
이러한 조건 하에서 ALD에 의한 막 성장은 자기 제한적이어서(즉, 표면 상의 반응 지점이 ALD 프로세서에서 소진될 때에 일반적으로 성막이 멈춤), 우수한 정합성(conformality)은 물론 양호한 대면적 균일성에 더하여 간단하고 정확한 조성 및 두께 제어를 보장한다. 전구체 조성물 및/또는 반응 기체를 교대로 도징(dosing)하기 때문에, 전구체 및/또는 반응 기체의 연속적인 공반응(co-reaction)에 의해 실시되는 CVD 프로세스와는 반대로 해로운 기상 반응이 원전척으로 제거된다. (Vehkamaki 등의 "원자층 성막에 의한 SrTiO3 및 BaTiO3 박막 성장"[Electrochemical and Solid-State Letter, 2(10): 504-506(1999)] 참조).
통상의 ALD 프로세스는 (선택적으로는 예컨대 물 및/또는 오존으로 전처리될 수 있는) 기판을 제1 화학 물질에 노출시켜 그 종의 기판 상에의 화학흡착을 달성하는 것을 포함한다. 여기서 사용된 용어 "화학흡착"은 기화된 반응성 금속 함유 화합물을 기판 표면에 화학적으로 흡착시키는 것을 말한다. 흡착된 종은 통상적으로, 보통의 화학적 결합 강도에 비해, 높은 흡수 에너지(예컨대, 30 kcal/mol 이상)를 특징으로 하는 비교적 강한 결합력의 결과로서 기판 표면에 비가역적으로 결합된다. 화학흡착된 종은 통상적으로 기판 표면에 단층을 형성한다. (G.G. Hawley에 의해 개정된 "요약 화학 사전"[제10판, Van Nostrand Reinhold사(New York) 출간, 225(1981)] 참조). ALD의 기술은 화학흡착에 의한 반응성 전구체 분자의 포화 단층의 형성 원리에 기초한다. ALD에서 하나 이상의 적당한 전구체 조성물 또는 반응 기체는 성막 챔버 내로 교대로 도입되어(예컨대, 규칙적으로 유입되어) 기판의 표면 상에 화학 흡착된다. 반응성 화합물(예컨대, 하나 이상의 전구체 조성물과 하나 이상의 반응 기체)의 매 순차적인 도입은, 통상적으로 불활성 캐리어 기체 퍼지에 의해 분리된다. 각각의 전구체 조성물 공반응은 이전에 성막된 층에 새로운 원자층을 부가하여 누적 고체층을 형성한다. 이 사이클은 반복되어 점차적으로 원하는 층 두께를 형성한다. ALD는 화학흡착된 하나의 전구체 조성물과 이 화학흡착된 종과 반응하는 하나의 반응 기체를 교대로 이용할 수 있음을 이해해야 한다.
실제적으로 화학흡착은 성막 표면(예컨대, 이전에 성막된 ALD 재료)의 모든 부분에서 일어나는 것은 아닐 수 있다. 그럼에도 불구하고, 이러한 불완전한 단층은 본 발명에서는 여전히 단층으로 간주된다. 많은 응용에서는 실질적으로 포화된 단층만이 적합할 수 있다. 일 양상에서, 실질적으로 포화된 단층은 여전히 원하는 품질 및/또는 특성을 나타내는 재료의 성막된 단층 또는 그 이하를 만들어 내는 것이다. 다른 양상에서, 실질적으로 포화된 단층은 전구체와의 추가 반응에 대해 자기 제한적인 것이다.
통상적인 ALD 프로세스는 초기 기판을 제1 화학종 A(예컨대, 본 명세서에 기재된 금속 함유 화합물)에 노출시켜 기판 상에의 그 종의 화학흡착을 달성하는 것을 포함한다. 종 A는 기판 표면 또는 종 B(후술됨) 중 어느 하나와 반응할 수 있으나 그 자신과는 반응할 수 없다. 통상적으로 화학흡착에서는 종 A의 리간드들 중 하나 이상은 기판 표면 상의 반응성기(reactive group)로 대체된다. 이론적으로는 화학흡착은 노출된 초기 기판 전체에서 균일하게 하나의 원자 또는 분자 두께를 갖는 단층을 형성하며, 이 단층은 종 A, 즉 보다 적게 치환된 리간드로 구성된다. 다시 말해서, 포화된 단층은 실질적으로 기판 표면 상에 형성된다. 실제적으로는 화학흡착은 기판의 모든 부분에서 일어나는 것은 아닐 수 있다. 그럼에도 불구하고, 이러한 부분적 단층은 본 명세서에서는 여전히 단층인 것으로 이해된다. 많은 응용예에서는, 실질적으로 포화된 단층만이 적합할 수 있다. 실질적으로 포화된 단층은 여전히 그와 같은 단층에 대해 원하는 품질 및/또는 특성을 나타내는 성막된 층을 산출하는 것이다.
제1 종(예컨대, 종 A의 거의 모든 비화학흡착된 분자)은 물론 대체된 리간드는 기판 및 제2 화학종 위로부터 퍼지되고, 종 B(예컨대, 다른 금속 함유 화합물 또는 반응 기체)는 종 A의 단층과 반응하도록 제공된다. 종 B는 통상적으로 나머 지 리간드를 종 A로부터 대체시키며 따라서 화학흡착되어 제2 단층을 형성한다. 이 제2 단층은 종 A에만 반응하는 표면을 디스플레이한다. 그러면 비화학흡착된 종 B는 물론 대체된 리간드와 그 밖의 반응 부산물은 퍼지되고, 단계는 기화된 종 A로의 종 B 단층의 노출로 반복된다. 선택적으로 제2 종은 제1 종과 반응할 수 있지만, 거기에 추가적인 물질을 화학흡착할 수는 없다. 즉, 제2 종은 화학흡착된 제1 종의 일부를 쪼개어 그 위에 다른 단층을 형성함이 없이 그와 같은 단층을 변경할 수 있지만 후속 단층의 형성에 이용될 수 있는 반응 장소를 남기게 된다. 다른 ALD 프로세스에서 제3 종 이상은 제1 및 제2 종에 대해 설명된 바와 같이 연속적으로 화학흡착되어(또는 반응되어) 퍼지되며, 각각의 도입된 종은 그 도입 바로 전에 생성된 단층과 반응하는 것으로 이해된다. 선택적으로 제2 종(또는 제3 또는 그 다음)은 원한다면 적어도 하나의 반응 기체를 포함할 수 있다.
따라서 ALD를 이용하면 기판 상의 금속 함유층의 두께, 조성 및 균일성을 더 잘 제어할 수 있다. 예컨대 복수의 사이클에서 금속 함유 화합물의 박층을 성막하면 최종적인 막 두께를 더 정확히 제어할 수 있다. 이것은 선택적으로는 기판 상의 화학흡착된 종과 반응할 수 있는 적어도 하나의 반응 기체를 더 포함하여 전구체 조성물이 기판으로 향하고 그 위에 화학흡착되는 경우에 특히 유리하며, 특정 실시예에서 이 사이클은 적어도 한번 반복된다.
기판으로의 성막/화학흡착에 이어지는 각 종의 과잉 증기의 퍼징은, 기판 및/또는 화학흡착된 종과 접촉하는 종의 농도를 감소시키기 위해 기판 및/또는 단층을 불활성 캐리어 기체와 접촉시키는 것 및/또는 압력을 성막 압력 이하로 낮추는 것을 포함하지만 이에 한정되는 것은 아닌, 여러가지 기술을 수반할 수 있다. 캐리어 기체의 예로는, 전술한 바와 같이 N2, Ar, He 등을 들 수 있다. 추가적으로, 퍼징은 대신에 기판 및/또는 단층을 화학흡착 부산물을 제거할 수 있고 다른 종의 도입에 앞서 접촉 종의 농도를 감소시키는 임의의 물질과 접촉시키는 것을 포함할 수 있다. 이 접촉 종은 특정 성막 프로세스의 산출물에 대한 명세에 기초하여 당업자에게 알려진 적당한 농도 또는 분압으로 감소될 수 있다.
ALD는 기판 상에 제1 종이 화학 결합을 형성할 수 있는 유한 수의 장소가 존재한다는 점에서 종종 자기 제한 프로세스로서 설명된다. 제2 종은 제1 종의 화학흡착으로부터 생성된 표면과만 반응할 수 있으며, 따라서 역시 자기 제한적일 수 있다. 일단 기판 상의 유한 수의 장소 모두가 제1 종과 결합되고 나면, 그 제1 종은 기판과 이미 결합한 제1 종의 다른 부분과 결합하지 않을 것이다. 그러나 ALD에서 프로세스 조건은 그와 같은 결합을 촉진하기 위해 변경될 수 있으며, ALD를 자기 제한적이지 못하게, 예컨대 펄스형 CVD에 더 가깝게 한다. 따라서 ALD도 종의 적층에 의해 한 번에 하나의 단층 이외의 단층을 형성하고 하나 이상의 원자 또는 분자 두께의 층을 형성하는 종을 포함할 수 있다.
기술된 방법은 의미없는 량의 제2 전구체가 존재할 수 있으므로 제1 전구체의 화학흡착 동안 제2 전구체(즉, 제2 종)의 "실질적 부재"를 나타낸다. 당업자라면 아는 바와 같이, 제2 전구체의 실질적 부재를 달성하기 위해 선택된 제2 전구체의 허용량과 프로세스 조건에 대해 판정이 행해질 수 있다.
따라서 ALD 프로세스 동안 각 사이클이 매우 얇은 금속 함유층(보통은 평균 성장율이 사이클 당 0.02 내지 0.3 나노미터가 되도록 하나 이하의 단층)을 성막하는 많은 연속한 성막 사이클이 원하는 두께의 층이 관심 대상의 기판 상에 구축될 때까지 성막 챔버에서 수행된다. 층 성막은 전구체 조성물(들)을 기판을 포함하는 성막 챔버에 교대로 도입하고(즉, 규칙적으로 유입하고), 단층인 전구체 조성물(들)을 기판 표면 상에 화학흡착하고, 성막 챔버를 퍼징하고, 그 다음에 금속 함유층의 원하는 두께가 달성될 때까지 복수의 성막 사이클에서 화학흡착된 전구체(들) 반응 기체 및/또는 그 밖의 전구체 조성물(들)을 도입함으로써 달성된다.
전구체 조성물(들)과 불활성 캐리어 기체(들)의 규칙적 유입(pulse) 지속 기간은 일반적으로 기판 표면을 포화시키기에 충분한 지속 기간이다. 통상적으로 규칙적 유입 지속 기간은 적어도 0.1초이고, 특정 실시예에서는 적어도 0.2초이고, 그 밖의 실시예들에서는 적어도 0.5초이다. 통상적으로 규칙적 유입 지속 기간은 일반적으로는 2분을 넘지 않으며, 특정 실시예에서는 1분을 넘지 않는다.
주로 열적으로 구동되는 CVD와 비교하여 ALD는 주로 화학적으로 구동된다. 따라서 ALD는 유리하게 CVD보다 훨씬 낮은 온도에서 수행될 수 있다. ALD 프로세스 동안, 기판 온도는 화학흡착된 전구체 조성물(들)과 하부 기판 표면 간의 완전한 결합을 유지하고 전구체 조성물(들)의 분해를 방지하는데 충분히 낮은 온도로 유지될 수 있다. 반면에 이 온도는 전구체 조성물(들)의 응축을 피할 수 있을 정도로 충분히 높아야 한다. 통상적으로 기판은 적어도 25℃, 특정 실시예에서는 적어도 150℃, 그 밖의 특정 실시예들에서는 200℃로 유지된다. 통상적으로, 기판은 전술한 바와 같이 일반적으로는 통상의 CVD 프로세스에서 현재 이용되는 온도보다 낮은 400℃를 넘지 않는, 특정 실시예에서는 350℃를 넘지 않는, 그 밖의 특정 실시예에서는 300℃를 넘지 않는 온도로 유지된다. 따라서 제1 종 또는 전구체 조성물은 이 온도에서 화학흡착된다. 제2 종 또는 전구체 조성물의 표면 반응은 제1 전구체의 화학흡착과 거의 동일한 온도, 또는 선택적으로 실질적으로 다른 온도에서 일어날 수 있다. 명백히, 당업자라면 알 수 있듯이, 온도가 약간 변동할 수 있지만 제1 전구체 화학흡착의 온도에서 일어나는 것과 통계적으로 동일한 반응율을 제공함으로써 실질적으로 동일한 온도로 간주될 수 있다. 대안으로 대신에 화학흡착 및 그 후속 반응은 실질적으로 정확히 동일한 온도에서 일어날 수 있다.
통상의 기상 증착 프로세스에 대하여, 성막 챔버 내의 압력은 적어도 10-8torr(1.3×10-6 파스칼, "Pa"), 특정 실시예에서는 적어도 10-7torr(1.3×10-5Pa), 그 밖의 특정 실시예에서는 적어도 10-6torr(1.3×10-4Pa)일 수 있다. 더욱이 성막 압력은, 통상적으로 10torr(1.3×103Pa)를 넘지 않으며, 특정 실시예에서는 5torr(6.7×102Pa)를 넘지 않으며, 그 밖의 특정 실시예에서는 2torr(2.7×102Pa)를 넘지 않는다. 통상적으로 성막 챔버는 기화된 전구체 조성물(들)이 챔버 내로 도입되거나 및/또는 매 사이클 동안 반응한 후에 불활성 캐리어 기체로 퍼지된다. 불활성 캐리어 기체/기체들도 매 사이클 동안 기화된 전구체 조성물(들)과 함께 도입될 수 있다.
전구체 조성물의 반응성은 ALD에서 프로세스 파라미터에 크게 영향을 미칠 수 있다. 통상적인 CVD 프로세스 조건 하에서는 고반응 화합물은 입자를 발생하고 원하지 않는 표면 상에 조기에 성막하고, 불량한 막을 생성하고 및/또는 불량한 스텝 커버리지 또는 불균일 성막을 산출하는 기체상에서 반응할 수 있다. 적어도 그와 같은 이유로 고반응 화합물은 CVD에 적합하지 않는 것으로 생각할 수 있다. 그러나 CVD에 적합하지 않은 일부 화합물은 우수한 ALD 전구체이다. 예컨대 제1 전구체가 제2 전구체와 반응하는 기체상이라면, 그와 같은 화합물 조합은 ALD에서는 이용될 수 있지만 CVD에는 적합하지 않을 수 있다. CVD에서는, 당업자라면 알고 있는 바와 같이, 고 기상 반응 전구체를 이용할 때에 점착 계수와 표면 이동도에 관한 문제점이 있을 수도 있으나, 그와 같은 문제점은 ALD에서는 존재하지 않는다.
기판 상에 층을 형성한 후에는, 어닐링 프로세스가 감소성 불활성 플라즈마 또는 산화 분위기에서 성막 챔버 내의 원위치에서 선택적으로 수행될 수 있다. 통상적으로 어닐링 온도는 적어도 400℃, 일부 실시예에서는 적어도 500℃, 그 밖의 일부 실시예에서는 적어도 600℃일 수 있다. 어닐링 온도는 통상적으로 1000℃를 넘지 않으며, 일부 실시예에서는 750℃를 넘지 않으며, 그 밖의 일부 실시예에서는 700℃를 넘지 않는다.
어닐링 동작은 통상적으로 적어도 0.5분의 기간 동안, 특정 실시예에서는 적어도 1분의 기간 동안 수행된다. 또한 어닐링 동작은 통상적으로 60분을 넘지 않는 기간 동안, 특정 실시예에서는 10분을 넘지 않는 기간 동안 수행된다.
당업자라면 그와 같은 온도와 기간은 변할 수 있음을 잘 알 것이다. 예컨대 고로(furnace) 어닐과 급속 열 어닐링이 이용될 수 있으며, 더욱이 그와 같은 어닐 은 하나 이상의 어닐링 단계로 수행될 수 있다.
전술한 바와 같이, 본 발명의 화합물과 막 형성 방법을 이용하면 반도체 구조물에서 여러가지 박막 응용, 특히 고유전율 재료를 이용하는 것에 유리하다. 예컨대 그와 같은 응용은 평면 셀, 트렌치 셀(예컨대, 이중 측벽 트렌치 커패시터), 적층형 셀(예컨대, 크라운, V-셀, 델타 셀, 멀티 핑거형(multi-fingered), 또는 원통형 컨테이너 적층 커패시터)과 같은 게이트 유전체와 커패시터는 물론 전계 효과 트랜지스터 장치를 포함한다.
본 명세서에 기재된 원자층 성막법을 수행하는데 이용될 수 있는 시스템의 예가 도 2에 도시되어 있다. 간단히 하기 위해, 도 2에 도시된 시스템은 단일 웨이퍼 챔버를 갖는 단일 웨이퍼 툴(tool)을 대표한다. 그러나 본 명세서에 기재된 방법은 소형 일괄 처리 시스템과 완전 고로 성막 시스템을 포함하지만 이에 한정되는 것은 아닌, 그 밖의 시스템에도 적용될 수 있음을 이해해야 한다. 도 2에 도시된 시스템은 밀봉된 기상 증착 챔버(10)를 포함하며, 이 챔버 내에서는 터보 펌프(12)와 백킹(backing) 펌프(14)를 이용하여 진공이 생성될 수 있다. 챔버(10) 내에는 하나 이상의 기판(16)(예컨대, 반도체 기판 또는 기판 조립체)이 배치될 수 있다. 기판(16)에 대해서는 일정한 공칭 온도가 설정될 수 있으며, 이 온도는 이용되는 프로세스에 따라 달라질 수 있다. 기판(16)은 예컨대 이 기판(16)이 장착될 수 있는 전기 저항 히터(18)에 의해 가열될 수 있다. 기판을 가열하는 그 밖의 공지의 방법 역시 이용될 수 있다.
이 프로세스에서 티타늄 전구체 조성물(들)(30)과 스트론튬 전구체 조성물 (들)(31)은 용기(20, 21)에 각각 저장될 수 있다. 용기(22)는 선택적인 용제(32)를 저장하는데 사용될 수 있다. 전구체 조성물(들)(30, 31)과 선택적 용제(32)는 원하는 대로 밸브(80, 82, 84, 86)를 작동하여 불활성 기체(40)에 의해 공급된 불활성 분위기 하에 유지될 수 있다. (불활성 기체(40)와 같을 수도 다를 수도 있는) 선택적 불활성 캐리어 기체(42), 티타늄 전구체 조성물(들)(30), 스트론튬 전구체 조성물(들)(31), 및/또는 선택적 용제(32)는 원하는 대로 밸브(81, 83, 85, 87, 88)를 작동하여 선택적 다기관(50), 선택적 기화기(60), 및 성막 챔버(10)에 독립적으로 전달될 수 있다. 반응 기체(44)는 밸브(89)를 작동하여 원하는 대로 라인(72)을 따라 공급될 수 있다. 선택적 기체(46)(예컨대, 불활성 기체(40) 및/또는 불활성 캐리어 기체(42)와 동일하거나 다를 수 있는 퍼지 기체)는 밸브(90)를 작동하여 원하는 대로 라인(74)을 따라 공급될 수 있다.
도 3은 예시적인 커패시터 구조에 이용된 본 발명의 금속 함유층의 ALD 형성의 예를 보여준다. 도 3을 참조로 설명하면, 커패시터 구조(200)는 내부에 전도성 확상 영역(215)이 형성되어 있는 기판(210)을 포함한다. 기판(210)은 예컨대 실리콘을 포함할 수 있다. 접촉 개구(280)가 그 내에 제공된 BPSG와 같은 절연층(260)이 기판(210) 위의 확산 영역(215)에 제공된다. 도전성 재료(290)는 접촉 개구(280)를 채우며 예컨대 텅스텐이나 도전성 도핑 폴리실리콘을 포함할 수 있다. 커패시터 구조(200)는 제1 커패시터 전극(하부 전극)(220), 본 명세서에 기재된 방법에 따라 형성될 수 있는 유전체층(240), 및 제2 커패시터 전극(상부 전극)(250)을 포함한다.
도 3은 예시적인 구성이고, 본 명세서에 기재된 방법은 임의의 기판, 예컨대 반도체 구조물 상에 층을 형성하는데 유용할 수 있으며, 그와 같은 응용은 평면 셀, 트렌치 셀(예컨대, 이중 측벽 트렌치 커패시터), 적층형 셀(예컨대, 크라운, V-셀, 델타 셀, 멀티 핑거형, 또는 원통형 컨테이너 적층 커패시터)과 같은 커패시터는 물론 전계 효과 트랜지스터 장치를 포함함을 이해해야 한다.
더욱이 확산 장벽층은 유전체층(240) 위에 선택적으로 형성될 수 있으며, 예컨대 TiN, TaN, 금속 실리사이드 또는 금속 실리사이드-니트라이드를 포함할 수 있다. 확산 장벽층은 별개의 층으로 설명되지만, 이 장벽층은 도전성 재료를 포함할 수 있음을 이해해야 하며, 따라서 그와 같은 실시예에서는 커패시터 전극의 적어도 일부를 포함함을 이해해야 한다. 확산 장벽층을 포함하는 특정 실시예에서는 커패시터 전극 전체가 도전성 장벽층 재료를 포함할 수 있다.
하기의 예는 본 발명의 여러가지 특정 실시예와 기술을 더 설명하기 위해 제공된 것이다. 그러나 당업자라면 본 발명의 범위 내에서 여러가지 변경이나 변형이 가능함을 이해해야 한다. 그러므로 본 발명의 범위는 하기의 예에 의해 한정되도록 의도된 것은 아니다.
예
예 1: 티탄산 스트론튬층이 Sr(thd)2를 금속 유기 스트론튬 전구체 화합물로서, Ti(mpd)(thd)2를 타타늄 전구체 화합물로서, 그리고 오존을 반응 기체로서 이용하는 ALD에 의해 백금 기판 상에 성막되었다. 티타늄 전구체 유속은 분당 0.8 밀 리리터(ml)이었고, 스트론츔 전구체 유속은 분당 0.8ml이었고, 오존 유속은 체적 오존에 의한 15%를 이용하여 분당 3 표준 리터(slm)이었다. 라인에는 각각의 산화 티타늄과 산화 스트론튬 성막 사이클 후에 15 내지 30초 동안 분당 0.4 내지 1 ml의 유속으로 테트라하이드로퓨란을 흘러 보냈다. 290℃의 기화기 온도, 1 내지 2Torr(1.3×102 내지 2.6×102Pa)의 프로세스 압력, 300℃ 내지 350℃의 기판 온도를 이용하여 성막을 수행하였다. 터보 펌프를 이용하여 펌핑을 실시하여 20 mTorr(2.7Pa)의 베이스로 펌프 다운시켰다.
각각의 산화 티타늄 성막 사이클은 60초 티타늄 전구체 도즈, 30초 퍼지, 30초 산화제 도즈 및 20초 퍼지로 이루어졌다. 각각의 산화 스트론튬 성막 사이클은 30초 스트론튬 전구체 도즈, 30초 퍼지, 30초 오존 도즈 및 30초 퍼지로 이루어졌다.
티탄산 스트론튬층은 초기 산화 티타늄 성막 페이즈 동안, 11개의 산화 티타늄 성막 사이클을 이용하여 성막되었다. 중간 성막 페이즈는, 3개의 산화 스트론튬 성막 사이클에 후속하여, 순서대로 11개의 산화 티타늄 성막 사이클, 및 3개의 산화 스트론튬 성막 사이클의 20 세트로 이루어졌다. 마지막으로 11개의 산화 타타늄 성막 사이클이 최종 산화 티타늄 성막 페이즈 동안 사용되었다.
성막이 완료된 후에, 이 성막된 층은 600℃에서 5분 동안 급속 열처리(RTP) 어닐되어, 대략 35 내지 40 나노미터 두께의 티탄산 스트론튬 층을 형성하였다. 이 층의 X-레이 광전자 스펙트럼(XPS)(중심에서 측정됨)이 조사되었고, 도 4에는 원자 농도(원자 퍼센트; y-축) 대 깊이(나노미터; x-축)의 플롯이 도시되어 있다. 이 플롯은 티타늄과 스트론튬의 원자 농도가 층의 대부분(예컨대, 대략 2 나노미터 내지 대략 33 나노미터)에서 거의 동일함을 보여준다.
예 1에서 설명된 대로 제작된 티탄산 스트론튬에 대해 X-레이 회절(XRD) 데이터도 수집되었고, 이 데이터는 유사한 방식이지만 초기 및 최종 산화 티타늄 성막 페이즈 없이 제작된 티탄산 스트론튬에 대한 데이터와 비교되었다(즉, 비교예 1). 탄산 스트론튬 피크(SrCO3)는, 비교예 1을 위해 고로의 상부, 중심(ctr) 및 하부(btm)에서 재료에 대해 측정된 강도(임의 단위 또는 A.U.; y-축) 대 2 세타(도; x-축)의 플롯인 도 5A에 나타낸 데이터에 나타나 있다. 반대로, 탄산 스트론튬에 대한 피크는 예 1에서 설명된 대로 제작된 티탄산 스트론튬에 대해 성막되고 어닐링된 후에 측정된 강도(임의 단위 또는 A.U.; y-축) 대 2 세타(도; x-축)의 플롯인 도 5B에 나타낸 데이터에 나타나 있지 않다. 원하는 티탄산 스트론튬(STO)에 대한 피크는 어닐링 후에 나타난다.
비교예 1("1"로 표기)과 예 1("2"로 표기)에서 설명된 대로 제작된 타탄산 스트론튬에 대한 각도 분해 x-레이 광전자 스펙트럼이 관심 대상의 스펙트럼 범위에 걸쳐 결합 에너지(전자 볼트 또는 E.V.; x-축)의 스캔(초당 카운트; y-축)인 도 6에 도시되어 있다. 도 6A는 산소 다중 그래프를 도시한 것으로, 스캔 1(비교예 1)과 스캔 2(예 2) 모두에서 티탄산 스트론튬("STO"로 표기)의 피크를 보여준다. 탄산염과 외래의 표면 탄소("탄산염"으로 표기)에 대한 피크는 스캔 1(비교예 1)에 서보다 스캔 2(예 1)에서 실질적으로 더 작다. 도 6B는 탄소 다중 그래프를 도시한 것이다. 다시, 탄산염과 외래의 표면 탄소("탄산염"으로 표기)에 대한 피크는 스캔 1(비교예 1)에서 보다 스캔 2(예 1)에서 실질적으로 더 작다.
결론
본 명세서에 기재된 방법의 일부 실시예는 기판(예컨대, 반도체 기판이나 기판 조립체) 상에 금속 함유층을 형성할 수 있다. 이 방법은, 적어도 하나의 티타늄 전구체 화합물을 포함하는 증기를 제공하는 단계; 적어도 하나의 금속 유기 스트론튬 전구체 화합물을 포함하는 증기를 제공하는 단계; 선택적으로 반응 기체(예컨대, 산화성 기체)를 제공하는 단계; 및 복수의 성막 사이클을 포함하는 원자층 성막 프로세스를 이용하여 기판의 적어도 하나의 표면 상에 금속 함유층을 형성하기 위하여 상기 적어도 하나의 티타늄 전구체 화합물을 포함하는 증기, 상기 적어도 하나의 스트론튬 전구체 화합물을 포함하는 증기, 및 선택적으로 상기 반응 기체를 상기 기판에 접촉시키는 단계를 포함한다. 특정 실시예에서, 상기 복수의 성막 사이클은 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 초기 산화 티타늄 성막 페이즈를 포함한다. 그 밖의 특정 실시예에서, 상기 복수의 성막 사이클은 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 최종 산화 티타늄 성막 페이즈를 포함한다. 또 다른 특정 실시예에서, 상기 복수의 성막 사이클은 초기 산화 티타늄 성막 페이즈와 최종 산화 티타늄 성막 페이즈 모두를 포함하며, 둘 모두의 성막 페이즈들은 적어도 하나의 산화 티타늄 성막 사이클을 포함한다. 특정 실시예에서 복수의 성막 사이클은 복수의 산화 스트론튬 성막 사이클과 복수의 산화 티타 늄 성막 사이클을 포함하는 중간 성막 페이즈를 더 포함한다. 선택적으로 본 방법은 예컨대 티탄산 스트론튬층(예컨대, 유전체층)을 형성하기 위하여 상기 금속 함유층을 어닐링하는 단계를 더 포함할 수 있다. 특정 실시예에서 상기 티탄산 스트론튬층은 낮은 탄소 함량(예컨대, 낮은 탄산 스트론튬 함량)을 가질 수 있다.
본 명세서에 기재된 방법의 그 밖의 일부 실시예는 반도체 구조물을 제조하는 데 이용될 수 있다. 이 방법은, 적어도 하나의 티타늄 전구체 화합물을 포함하는 증기를 제공하는 단계; 적어도 하나의 금속 유기 스트론튬 전구체 화합물을 포함하는 증기를 제공하는 단계; 상기 적어도 하나의 티타늄 전구체 화합물을 포함하는 증기를 반도체 기판 또는 기판 조립체를 포함하는 원자층 성막 챔버로 향하게 하고 상기 적어도 하나의 티타늄 전구체 화합물이 상기 반도체 기판 조립체의 적어도 하나의 표면에 화학흡착되게 하는 단계; 및 복수의 성막 사이클을 포함하는 원자층 성막 프로세스를 이용하여 상기 반도체 기판 또는 기판 조립체의 적어도 하나의 표면 상에 금속 함유층을 형성하기 위하여 상기 적어도 하나의 스트론튬 전구체 화합물을 포함하는 증기를 상기 원자층 성막 챔버로 향하게 하고 상기 적어도 하나의 스트론튬 전구체 화합물이 상기 반도체 기판 조립체의 적어도 하나의 표면에 화학흡착되게 하는 단계를 포함한다. 본 명세서에 더 기재되는 바와 같이, 상기 복수의 성막 사이클은 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 초기 산화 티타늄 성막 페이즈 및/또는 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 최종 산화 티타늄 성막 페이즈를 포함한다.
본 명세서에 기재된 방법의 그 밖의 특정 실시예는 메모리 장치를 제조하는 데 이용될 수 있다. 이 방법은, 적어도 하나의 티타늄 전구체 화합물을 포함하는 증기를 제공하는 단계; 적어도 하나의 금속 유기 스트론튬 전구체 화합물을 포함하는 증기를 제공하는 단계; 선택적으로 적어도 하나의 반응 기체를 제공하는 단계; 및 복수의 성막 사이클을 포함하는 원자층 성막 프로세스를 이용하여 기판의 제1 전극의 적어도 일부에 유전체층을 형성하기 위하여 상기 적어도 하나의 티타늄 전구체 화합물을 포함하는 증기와 상기 적어도 하나의 스트론튬 전구체 화합물을 포함하는 증기를 상기 제1 전극을 갖는 상기 기판에 접촉시키는 단계를 포함한다. 본 명세서에 더 기재되는 바와 같이, 상기 복수의 성막 사이클은 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 초기 산화 티타늄 성막 페이즈 및/또는 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 최종 산화 티타늄 성막 페이즈를 포함한다. 이 방법은 상기 유전체층 상에 제2 전극을 형성하는 단계를 더 포함할 수 있다.
본 명세서에서 인용된 특허, 특허 문서 및 공개본의 완전한 내용은 각각이 개별적으로 포함되는 것처럼 그 전체가 인용으로 포함된다. 본 발명의 범주와 사상으로부터 벗어남이 없이 본 명세서에 기재된 실시예를 여러가지로 변형 및 변경은 당업자에게 자명할 것이다. 본 발명은 본 명세서에 기재된 예시적인 실시예나 예에 의해 부당하게 한정되도록 의도된 것이 아니며, 그와 같은 예와 실시예는 단지 예시적으로 제시된 것이며, 본 발명의 범위는 하기의 청구범위에 의해서만 한정되도록 의도된다. 본 명세서에서 사용된 용어 "포함하다"는 "구비하다" 또는 "함유하다"와 동의어로서, 포괄적이며, 제한이 없는 것이며, 인용되지 않은 추가의 요 소들 또는 방법 단계들을 배제하는 것이 아니다.

Claims (59)

  1. 기판 상에 금속 함유층을 형성하는 방법으로서,
    적어도 하나의 티타늄 전구체 화합물을 포함하는 증기(vapor)를 제공하는 단계;
    적어도 하나의 금속 유기 스트론튬 전구체 화합물을 포함하는 증기를 제공하는 단계; 및
    복수의 성막 사이클을 포함하는 원자층 성막 프로세스를 이용하여 상기 기판의 적어도 하나의 표면 상에 금속 함유층을 형성하기 위하여 상기 적어도 하나의 티타늄 전구체 화합물을 포함하는 증기와 상기 적어도 하나의 스트론튬 전구체 화합물을 포함하는 증기를 기판에 접촉시키는 단계
    를 포함하고,
    상기 복수의 성막 사이클은 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 초기 산화 티타늄 성막 페이즈(deposition phase)와 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 최종 산화 티타늄 성막 페이즈를 포함하는 금속 함유층 형성 방법.
  2. 제1항에 있어서,
    상기 초기 산화 티타늄 성막 페이즈는 두께가 1 나노미터 이하인 산화 티타늄층을 성막하는 금속 함유층 형성 방법.
  3. 제1항에 있어서,
    상기 최종 산화 티타늄 성막 페이즈는 두께가 최대 1 나노미터인 산화 티타늄층을 성막하는 금속 함유층 형성 방법.
  4. 제1항에 있어서,
    상기 복수의 성막 사이클은 복수의 산화 스트론튬 성막 사이클과 복수의 산화 티타늄 성막 사이클을 포함하는 중간 성막 페이즈를 더 포함하는 금속 함유층 형성 방법.
  5. 제4항에 있어서,
    상기 중간 성막 페이즈는 두께가 적어도 1 나노미터인 금속 산화물층을 성막하는 금속 함유층 형성 방법.
  6. 제4항에 있어서,
    상기 중간 성막 페이즈는 두께가 최대 40 나노미터인 금속 산화물층을 성막하는 금속 함유층 형성 방법.
  7. 제4항에 있어서,
    성막된 금속 함유층을 어닐링하는 단계를 더 포함하는 금속 함유층 형성 방 법.
  8. 제7항에 있어서,
    상기 어닐링 단계는 상기 금속 함유층을 적어도 400℃의 온도에 노출시키는 단계를 포함하는 금속 함유층 형성 방법.
  9. 제7항에 있어서,
    상기 어닐링 단계는 상기 금속 함유층을 최대 1000℃의 어닐링 온도에 노출시키는 단계를 포함하는 금속 함유층 형성 방법.
  10. 제8항에 있어서,
    상기 어닐링 단계는 상기 금속 함유층을 적어도 0.5분 동안 어닐링 온도에 노출시키는 단계를 포함하는 금속 함유층 형성 방법.
  11. 제8항에 있어서,
    상기 어닐링 단계는 상기 금속 함유층을 최대 1시간 동안 어닐링 온도에 노출시키는 단계를 포함하는금속 함유층 형성 방법.
  12. 제7항에 있어서,
    상기 어닐링은 티탄산 스트론튬층을 형성하는 금속 함유층 형성 방법.
  13. 제12항에 있어서,
    상기 티탄산 스트론튬층은 유전체층인 금속 함유층 형성 방법.
  14. 제12항에 있어서,
    상기 티탄산 스트론튬층은 0.9:1.0 내지 1.0:0.9의 Sr:Ti 원자비를 갖는 금속 함유층 형성 방법.
  15. 제12항에 있어서,
    상기 티탄산 스트론튬층은 금속 원자에 기초하여 최대 5 원자 퍼센트의 탄산 스트론튬 함량을 갖는 금속 함유층 형성 방법.
  16. 기판 상에 금속 함유층을 형성하는 방법으로서,
    적어도 하나의 티타늄 전구체 화합물을 포함하는 증기를 제공하는 단계;
    적어도 하나의 금속 유기 스트론튬 전구체 화합물을 포함하는 증기를 제공하는 단계;
    적어도 하나의 반응 기체를 제공하는 단계; 및
    복수의 성막 사이클을 포함하는 원자층 성막 프로세스를 이용하여 기판의 적어도 하나의 표면 상에 금속 함유층을 형성하기 위하여 상기 적어도 하나의 티타늄 전구체 화합물을 포함하는 증기, 상기 적어도 하나의 스트론튬 전구체 화합물을 포 함하는 증기, 및 상기 적어도 하나의 반응 기체를 상기 기판에 접촉시키는 단계
    를 포함하고,
    상기 복수의 성막 사이클은 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 초기 산화 티타늄 성막 페이즈와 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 최종 산화 티타늄 성막 페이즈를 포함하는 금속 함유층 형성 방법.
  17. 제16항에 있어서,
    상기 적어도 하나의 반응 기체는 산화성 기체인 금속 함유층 형성 방법.
  18. 제16항에 있어서,
    상기 적어도 하나의 반응 기체는, 공기, 산소, 수증기, 오존, 질소 산화물, 과산화수소, 알콜, 암모니아 및 이들의 조합으로 이루어진 그룹으로부터 선택되는 금속 함유층 형성 방법.
  19. 제16항에 있어서,
    상기 금속 유기 스트론튬 전구체 화합물은 스트론튬 β-디케토네이트, 스트론튬 β-디케티미네이트, 스트론튬 아미디네이트, 스트론튬 시클로펜타디에닐, 스트론튬 디오가노아미드, 스트론튬 카복실레이트, 스트론튬 알콕시드, 및 이들의 조합으로 이루어진 그룹으로부터 선택되는 금속 함유층 형성 방법.
  20. 제16항에 있어서,
    상기 티타늄 전구체 화합물은 금속 유기 전구체 화합물인 금속 함유층 형성 방법.
  21. 제20항에 있어서,
    상기 금속 유기 티타늄 전구체 화합물은 Ti(2meip)2이며, 여기서, 2meip=4-(2-메틸에톡시)이미노-2-펜타노에이트인 금속 함유층 형성 방법.
  22. 기판 상에 금속 함유층을 형성하는 방법으로서,
    적어도 하나의 티타늄 전구체 화합물을 포함하는 증기를 제공하는 단계;
    2,2,6,6-테트라메틸-3,5-헵탄디오네이트(thd), 1-(2-메톡시에톡시)-2,2,6,6-테트라메틸-3,5-헵탄디오네이트(methd), 헥사플루오로아세틸아세토네이트, 1,1,1-트리플루오로-2,4-펜탄디오네이트, 2,2-디메틸-6,6,7,7,8,8,8-헵타플루오로-3,5-옥탄디오네이트(fod), 및 이들의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 β-디케토네이트 리간드를 포함하는 적어도 하나의 스트론튬 β-디케토네이트 전구체 화합물을 포함하는 증기를 제공하는 단계; 및
    복수의 성막 사이클을 포함하는 원자층 성막 프로세스를 이용하여 기판의 적어도 하나의 표면 상에 금속 함유층을 형성하기 위하여 상기 적어도 하나의 티타늄 전구체 화합물을 포함하는 증기 및 상기 적어도 하나의 스트론튬 전구체 화합물을 포함하는 증기를 상기 기판에 접촉시키는 단계
    를 포함하고,
    상기 복수의 성막 사이클은 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 초기 산화 티타늄 성막 페이즈와 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 최종 산화 티타늄 성막 페이즈를 포함하는 금속 함유층 형성 방법.
  23. 제22항에 있어서,
    상기 스트론튬 β-디케토네이트 전구체 화합물은 Sr(thd)2이고, 여기서, thd는 2,2,6,6-테트라메틸-3,5-헵탄디오네이트인 금속 함유층 형성 방법.
  24. 제22항에 있어서,
    적어도 하나의 반응 기체를 제공하는 단계를 더 포함하는 금속 함유층 형성 방법.
  25. 기판 상에 금속 함유층을 형성하는 방법으로서,
    화학식 Ti(AR1 x)4의 적어도 하나의 금속 유기 티타늄 전구체 화합물을 포함하는 증기를 제공하는 단계 - A는 O, N, C(O), 또는 OC(O)이고, R1은 (C1-C10)알킬기이며, R1 알킬기들 중 2개는 선택적으로 함께 결합하여 알킬렌기를 형성하고, x=1 또는 2 -;
    적어도 하나의 금속 유기 스트론튬 전구체 화합물을 포함하는 증기를 제공하는 단계; 및
    복수의 성막 사이클을 포함하는 원자층 성막 프로세스를 이용하여 기판의 적어도 하나의 표면 상에 금속 함유층을 형성하기 위하여 상기 적어도 하나의 티타늄 전구체 화합물을 포함하는 증기와 상기 적어도 하나의 스트론튬 전구체 화합물을 포함하는 증기를 상기 기판에 접촉시키는 단계
    를 포함하고,
    상기 복수의 성막 사이클은 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 초기 산화 티타늄 성막 페이즈와 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 최종 산화 티타늄 성막 페이즈를 포함하는 금속 함유층 형성 방법.
  26. 제25항에 있어서,
    상기 금속 유기 티타늄 전구체 화합물은 티타늄 알콕시드, 티타늄 아미드, 티타늄 이미드, 티타늄 β-디케토네이트, 및 이들의 조합으로 이루어진 그룹으로부터 선택되는 금속 함유층 형성 방법.
  27. 제26항에 있어서,
    상기 금속 유기 티타늄 전구체 화합물은, 2,2,6,6-테트라메틸-3,5-헵탄디오네이트(thd), 1-(2-메톡시에톡시)-2,2,6,6-테트라메틸-3,5-헵탄디오네이트(methd), 헥사플루오로아세틸아세토네이트, 1,1,1-트리플루오로-2,4-펜탄디오네이트, 2,2-디메틸-6,6,7,7,8,8,8-헵타플루오로-3,5-옥탄디오네이트(fod), 및 이들의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 β-디케토네이트 리간드를 포함하는 티타늄 β-디케토네이트인 금속 함유층 형성 방법.
  28. 제25항에 있어서,
    적어도 하나의 반응 기체를 제공하는 단계를 더 포함하는 금속 함유층 형성 방법.
  29. 기판 상에 금속 함유층을 형성하는 방법으로서,
    Ti(thd)2(OiPr)2, Ti(mpd)(thd)2, (여기서, mpd=2-메틸-2,4-펜탄디옥시; thd=2,2,6,6-테트라메틸-3,5-헵탄디오네이트; OiP=이소프로포시드), 및 이들의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 티타늄 β-디케토네이트 전구체 화합물을 포함하는 증기를 제공하는 단계;
    적어도 하나의 금속 유기 스트론튬 전구체 화합물을 포함하는 증기를 제공하는 단계; 및
    복수의 성막 사이클을 포함하는 원자층 성막 프로세스를 이용하여 기판의 적어도 하나의 표면 상에 금속 함유층을 형성하기 위하여 상기 적어도 하나의 티타늄 전구체 화합물을 포함하는 증기와 상기 적어도 하나의 스트론튬 전구체 화합물을 포함하는 증기를 상기 기판에 접촉시키는 단계
    를 포함하고,
    상기 복수의 성막 사이클은 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 초기 산화 티타늄 성막 페이즈와 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 최종 산화 티타늄 성막 페이즈를 포함하는 금속 함유층 형성 방법.
  30. 제29항에 있어서,
    적어도 하나의 반응 기체를 제공하는 단계를 더 포함하는 금속 함유층 형성 방법.
  31. 기판 상에 금속 함유층을 형성하는 방법으로서,
    적어도 하나의 티타늄 전구체 화합물을 포함하는 증기를 제공하는 단계;
    적어도 하나의 금속 유기 스트론튬 전구체 화합물을 포함하는 증기를 제공하는 단계;
    적어도 하나의 반응 기체를 제공하는 단계; 및
    복수의 성막 사이클을 포함하는 원자층 성막 프로세스를 이용하여 상기 기판의 적어도 하나의 표면 상에 금속 함유층을 형성하기 위하여 상기 적어도 하나의 티타늄 전구체 화합물을 포함하는 증기와 상기 적어도 하나의 스트론튬 전구체 화합물을 포함하는 증기를 상기 기판에 접촉시키는 단계
    를 포함하고,
    상기 복수의 성막 사이클은 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 초기 산화 티타늄 성막 페이즈를 포함하는 금속 함유층 형성 방법.
  32. 제31항에 있어서,
    상기 초기 산화 티타늄 성막 페이즈는 복수의 산화 티타늄 성막 사이클을 포함하는 금속 함유층 형성 방법.
  33. 제32항에 있어서,
    상기 초기 산화 티타늄 성막 페이즈는 두께가 1 나노미터 이하인 산화 티타늄층을 성막하는 금속 함유층 형성 방법.
  34. 제33항에 있어서,
    상기 초기 산화 티타늄 성막 페이즈는 두께가 적어도 0.3 나노미터인 산화 티타늄층을 성막하는 금속 함유층 형성 방법.
  35. 제32항에 있어서,
    상기 초기 산화 티타늄 성막 페이즈는 기본적으로 상기 복수의 산화 티타늄 성막 사이클로 이루어진 금속 함유층 형성 방법.
  36. 제32항에 있어서,
    상기 초기 산화 타타늄 성막 페이즈는 상기 복수의 산화 티타늄 성막 사이클로 이루어진 금속 함유층 형성 방법.
  37. 기판 상에 금속 함유층을 형성하는 방법으로서,
    적어도 하나의 티타늄 전구체 화합물을 포함하는 증기를 제공하는 단계;
    적어도 하나의 금속 유기 스트론튬 전구체 화합물을 포함하는 증기를 제공하는 단계;
    적어도 하나의 반응 기체를 제공하는 단계; 및
    복수의 성막 사이클을 포함하는 원자층 성막 프로세스를 이용하여 상기 기판의 적어도 하나의 표면 상에 금속 함유층을 형성하기 위하여 상기 적어도 하나의 티타늄 전구체 화합물을 포함하는 증기와 상기 적어도 하나의 스트론튬 전구체 화합물을 포함하는 증기를 상기 기판에 접촉시키는 단계
    를 포함하고,
    상기 복수의 성막 사이클은 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 최종 산화 티타늄 성막 페이즈를 포함하는 금속 함유층 형성 방법.
  38. 제37항에 있어서,
    상기 최종 산화 티타늄 성막 페이즈는 복수의 산화 티타늄 성막 사이클을 포함하는 금속 함유층 형성 방법.
  39. 제38항에 있어서,
    상기 최종 산화 티타늄 성막 페이즈는 두께가 최대 1 나노미터인 산화 티타늄층을 성막하는 금속 함유층 형성 방법.
  40. 제39항에 있어서,
    상기 최종 산화 티타늄 성막 페이즈는 두께가 적어도 0.3 나노미터인 산화 티타늄층을 성막하는 금속 함유층 형성 방법.
  41. 제38항에 있어서,
    상기 최종 산화 티타늄 성막 페이즈는 기본적으로 상기 복수의 산화 티타늄 성막 사이클로 이루어진 금속 함유층 형성 방법.
  42. 제38항에 있어서,
    상기 최종 산화 타타늄 성막 페이즈는 상기 복수의 산화 티타늄 성막 사이클로 이루어진 금속 함유층 형성 방법.
  43. 반도체 구조물을 제조하는 방법으로서,
    적어도 하나의 티타늄 전구체 화합물을 포함하는 증기를 제공하는 단계;
    적어도 하나의 금속 유기 스트론튬 전구체 화합물을 포함하는 증기를 제공하는 단계;
    적어도 하나의 반응 기체를 제공하는 단계; 및
    복수의 성막 사이클을 포함하는 원자층 성막 프로세스를 이용하여 상기 반도체 기판 또는 기판 조립체의 적어도 하나의 표면 상에 금속 함유층을 형성하기 위하여 상기 적어도 하나의 티타늄 전구체 화합물을 포함하는 증기, 상기 적어도 하나의 스트론튬 전구체 화합물을 포함하는 증기, 및 상기 적어도 하나의 반응 기체를 상기 반도체 기판 또는 기판 조립체에 접촉시키는 단계
    를 포함하고,
    상기 복수의 성막 사이클은 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 초기 산화 티타늄 성막 페이즈와 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 최종 산화 티타늄 성막 페이즈를 포함하는 반도체 구조물 제조 방법.
  44. 제43항에 있어서,
    상기 반도체 기판 또는 기판 조립체는 성막 챔버 내에 포함되는 반도체 구조물 제조 방법.
  45. 제44항에 있어서,
    하나 이상의 전구체 화합물을 포함하는 과잉 증기(excess vapor)를 상기 성막 챔버부터 퍼징(purging)하는 단계를 더 포함하는 반도체 구조물 제조 방법.
  46. 제45항에 있어서,
    상기 퍼징 단계는 불활성 캐리어 기체로 퍼징하는 단계를 포함하는 반도체 구조물 제조 방법.
  47. 제46항에 있어서,
    상기 불활성 캐리어 기체는 질소, 헬륨 및 아르곤으로 이루어진 그룹으로부터 선택되는 반도체 구조물 제조 방법.
  48. 제44항에 있어서,
    하나 이상의 불활성 캐리어 기체가 상기 적어도 하나의 티타늄 전구체 화합물을 포함하는 증기와 함께, 또는 상기 적어도 하나의 금속 유기 스트론튬 전구체 화합물을 포함하는 증기와 함께, 또는 양자 모두와 함께 상기 챔버 내에 도입되는 반도체 구조물 제조 방법.
  49. 반도체 구조물을 제조하는 방법으로서,
    적어도 하나의 티타늄 전구체 화합물을 포함하는 증기를 제공하는 단계;
    적어도 하나의 금속 유기 스트론튬 전구체 화합물을 포함하는 증기를 제공하는 단계;
    상기 적어도 하나의 티타늄 전구체 화합물을 포함하는 증기를 반도체 기판 또는 기판 조립체를 포함하는 원자층 성막 챔버로 향하게 하고 상기 적어도 하나의 티타늄 전구체 화합물이 상기 반도체 기판 조립체의 적어도 하나의 표면에 화학흡 착되도록 하는 단계; 및
    복수의 성막 사이클을 포함하는 원자층 성막 프로세스를 이용하여 상기 반도체 기판 또는 기판 조립체의 적어도 하나의 표면 상에 금속 함유층을 형성하기 위하여 상기 적어도 하나의 스트론튬 전구체 화합물을 포함하는 증기를 상기 원자층 성막 챔버로 향하게 하고 상기 적어도 하나의 스트론튬 전구체 화합물이 상기 반도체 기판 조립체의 적어도 하나의 표면에 화학흡착되도록 하는 단계
    를 포함하고,
    상기 복수의 성막 사이클은 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 초기 산화 티타늄 성막 페이즈와 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 최종 산화 티타늄 성막 페이즈를 포함하는 반도체 구조물 제조 방법.
  50. 제49항에 있어서,
    적어도 하나의 반응 기체를 제공하는 단계를 더 포함하는 반도체 구조물 제조 방법.
  51. 제49항에 있어서,
    상기 적어도 하나의 티타늄 전구체 화합물을 포함하는 증기를 상기 원자층 성막 챔버로 향하게 하는 단계와, 상기 적어도 하나의 스트론튬 전구체 화합물을 포함하는 증기를 상기 원자층 성막 챔버로 향하게 하는 단계는 적어도 한번 반복되는 반도체 구조물 제조 방법.
  52. 제49항에 있어서,
    상기 반도체 기판 또는 기판 조립체의 온도는 25℃ 내지 400℃인 반도체 구조물 제조 방법.
  53. 제49항에 있어서,
    상기 반도체 기판 또는 기판 조립체를 포함하는 상기 원자층 성막 챔버는 10-8torr(1.3×10-6Pa) 내지 10torr(1.3×103Pa)의 압력을 갖는 반도체 구조물 제조 방법.
  54. 제49항에 있어서,
    상기 반도체 기판 또는 기판 조립체 상에의 화합물 화학흡착 후에, 과잉 증기를 상기 성막 챔버로부터 퍼징하는 단계를 더 포함하는 반도체 구조물 제조 방법.
  55. 제54항에 있어서,
    상기 퍼징 단계는 불활성 기체로 퍼징하는 단계를 포함하는 반도체 구조물 제조 방법.
  56. 제55항에 있어서,
    상기 불활성 기체는 질소, 헬륨, 아르곤, 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 반도체 구조물 제조 방법.
  57. 메모리 장치를 제조하는 방법으로서,
    적어도 하나의 티타늄 전구체 화합물을 포함하는 증기를 제공하는 단계;
    적어도 하나의 금속 유기 스트론튬 전구체 화합물을 포함하는 증기를 제공하는 단계;
    적어도 하나의 반응 기체를 제공하는 단계;
    복수의 성막 사이클을 포함하는 원자층 성막 프로세스를 이용하여 상기 기판의 제1 전극의 적어도 일부에 유전체층을 형성하기 위하여 상기 적어도 하나의 티타늄 전구체 화합물을 포함하는 증기와 상기 적어도 하나의 스트론튬 전구체 화합물을 포함하는 증기를 상기 제1 전극을 상부에 갖는 기판에 접촉시키는 단계 - 상기 복수의 성막 사이클은, 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 초기 산화 티타늄 성막 페이즈와 적어도 하나의 산화 티타늄 성막 사이클을 포함하는 최종 산화 티타늄 성막 페이즈를 포함함 -; 및
    상기 유전체층 상에 제2 전극을 형성하는 단계
    를 포함하는 메모리 장치 제조 방법.
  58. 제57항에 있어서,
    상기 적어도 하나의 티타늄 전구체 화합물을 포함하는 증기와 상기 적어도 하나의 스트론튬 전구체 화합물을 포함하는 증기 중 적어도 하나는 비반응성 기체(nonreactive gas)를 더 포함하는 메모리 장치 제조 방법.
  59. 제58항에 있어서,
    상기 비반응성 기체는, 질소, 헬륨, 아르곤, 및 이들의 조합으로 이루어진 그룹으로부터 선택되는 메모리 장치 제조 방법.
KR1020097016849A 2007-02-14 2008-01-25 기판 상에 금속 함유층을 형성하기 위한 기상 증착법 KR101179774B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/705,992 2007-02-14
US11/705,992 US7892964B2 (en) 2007-02-14 2007-02-14 Vapor deposition methods for forming a metal-containing layer on a substrate
PCT/US2008/052035 WO2008100691A2 (en) 2007-02-14 2008-01-25 Vapor deposition methods for forming a metal- containing layer on a substrate

Publications (2)

Publication Number Publication Date
KR20090115145A true KR20090115145A (ko) 2009-11-04
KR101179774B1 KR101179774B1 (ko) 2012-09-04

Family

ID=39619320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097016849A KR101179774B1 (ko) 2007-02-14 2008-01-25 기판 상에 금속 함유층을 형성하기 위한 기상 증착법

Country Status (6)

Country Link
US (2) US7892964B2 (ko)
JP (1) JP5029927B2 (ko)
KR (1) KR101179774B1 (ko)
CN (1) CN101595244B (ko)
TW (1) TWI410519B (ko)
WO (1) WO2008100691A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150143371A (ko) 2014-06-13 2015-12-23 주식회사 유진테크 머티리얼즈 성막용 전구체 화합물 및 이를 이용한 박막 형성 방법

Families Citing this family (189)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638074B2 (en) 2006-03-10 2009-12-29 Advanced Technology Materials, Inc. Precursor compositions for atomic layer deposition and chemical vapor deposition of titanate, lanthanate, and tantalate dielectric films
US7892964B2 (en) 2007-02-14 2011-02-22 Micron Technology, Inc. Vapor deposition methods for forming a metal-containing layer on a substrate
WO2009086263A1 (en) * 2007-12-28 2009-07-09 Sigma-Aldrich Co. Methods for preparing thin films using substituted pyrrolyl-metal precursors
JP5616591B2 (ja) * 2008-06-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
EP2166562B1 (en) * 2008-09-22 2019-03-20 IMEC vzw Method for forming a capacitor having a strontium titanium oxide dielectric layer by means of ALD
WO2010110803A1 (en) * 2009-03-27 2010-09-30 Hewlett-Packard Development Company, L.P. Switchable junction with intrinsic diode
US8697486B2 (en) 2009-04-15 2014-04-15 Micro Technology, Inc. Methods of forming phase change materials and methods of forming phase change memory circuitry
US8202808B2 (en) * 2009-06-03 2012-06-19 Intermolecular, Inc. Methods of forming strontium titanate films
US20110020547A1 (en) * 2009-07-21 2011-01-27 Julien Gatineau High dielectric constant films deposited at high temperature by atomic layer deposition
US8048755B2 (en) 2010-02-08 2011-11-01 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
US9343298B2 (en) * 2010-09-28 2016-05-17 Imec Metal-insulator-metal capacitor and method for manufacturing thereof
US20140134823A1 (en) * 2011-06-20 2014-05-15 Advanced Technology Materials, Inc. High-k perovskite materials and methods of making and using the same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
WO2013165212A1 (ko) 2012-05-04 2013-11-07 한국화학연구원 스트론튬 전구체, 이의 제조방법, 및 이를 이용하여 박막을 형성하는 방법
US8637365B2 (en) * 2012-06-06 2014-01-28 International Business Machines Corporation Spacer isolation in deep trench
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
WO2014124056A1 (en) 2013-02-08 2014-08-14 Advanced Technology Materials, Inc. Ald processes for low leakage current and low equivalent oxide thickness bitao films
RU2554819C1 (ru) * 2014-04-16 2015-06-27 Общество с ограниченной ответственностью "КОНМЕТ" Способ получения биоактивного покрытия на имплантируемом в костную ткань человека титановом имплантате
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
KR102358566B1 (ko) * 2015-08-04 2022-02-04 삼성전자주식회사 물질막 형성 방법
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10204782B2 (en) * 2016-04-18 2019-02-12 Imec Vzw Combined anneal and selective deposition process
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US11515149B2 (en) 2016-07-19 2022-11-29 Applied Materials, Inc. Deposition of flowable silicon-containing films
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11447861B2 (en) * 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
KR102103346B1 (ko) * 2017-11-15 2020-04-22 에스케이트리켐 주식회사 박막 증착용 전구체 용액 및 이를 이용한 박막 형성 방법.
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
CN111316417B (zh) 2017-11-27 2023-12-22 阿斯莫Ip控股公司 与批式炉偕同使用的用于储存晶圆匣的储存装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US11685991B2 (en) 2018-02-14 2023-06-27 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
KR20210024462A (ko) 2018-06-27 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 필름 및 구조체
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
EP3656889B1 (en) * 2018-10-08 2022-06-01 Shenzhen Goodix Technology Co., Ltd. Method for preparing copper calcium titanate thin film
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
WO2020223338A1 (en) * 2019-04-29 2020-11-05 Drexel University Low temperature route for epitaxial integration of perovskites on silicon
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210078405A (ko) 2019-12-17 2021-06-28 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 층을 형성하는 방법 및 바나듐 나이트라이드 층을 포함하는 구조
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202140831A (zh) 2020-04-24 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含氮化釩層及包含該層的結構之方法
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
FR3119104B1 (fr) * 2021-01-28 2024-02-02 Commissariat Energie Atomique Procédé de formation d’un réseau métallo-organique
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256244A (en) 1992-02-10 1993-10-26 General Electric Company Production of diffuse reflective coatings by atomic layer epitaxy
JPH0677402A (ja) 1992-07-02 1994-03-18 Natl Semiconductor Corp <Ns> 半導体デバイス用誘電体構造及びその製造方法
KR0139876B1 (ko) 1993-09-14 1998-08-17 사토 후미오 금속산화막의 형성방법
US5609927A (en) 1995-06-06 1997-03-11 Texas Instruments Incorporated Processing methods for high-dielectric-constant materials
US5830270A (en) 1996-08-05 1998-11-03 Lockheed Martin Energy Systems, Inc. CaTiO3 Interfacial template structure on semiconductor-based material and the growth of electroceramic thin-films in the perovskite class
FI108375B (fi) * 1998-09-11 2002-01-15 Asm Microchemistry Oy Menetelmõ eristõvien oksidiohutkalvojen valmistamiseksi
US20060219157A1 (en) * 2001-06-28 2006-10-05 Antti Rahtu Oxide films containing titanium
EP1138065A1 (de) 1998-11-06 2001-10-04 Infineon Technologies AG Verfahren zum herstellen einer strukturierten metalloxidhaltigen schicht
US6444478B1 (en) 1999-08-31 2002-09-03 Micron Technology, Inc. Dielectric films and methods of forming same
US6417537B1 (en) 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
WO2001099166A1 (en) * 2000-06-08 2001-12-27 Genitech Inc. Thin film forming method
JP4257485B2 (ja) 2000-06-21 2009-04-22 セイコーエプソン株式会社 セラミックス膜およびその製造方法ならびに半導体装置および圧電素子
US6566147B2 (en) 2001-02-02 2003-05-20 Micron Technology, Inc. Method for controlling deposition of dielectric films
US7205056B2 (en) 2001-06-13 2007-04-17 Seiko Epson Corporation Ceramic film and method of manufacturing the same, ferroelectric capacitor, semiconductor device, and other element
KR100418569B1 (ko) 2001-12-10 2004-02-14 주식회사 하이닉스반도체 단원자층증착을 이용한 고유전체 박막 형성방법
KR100455287B1 (ko) * 2002-02-28 2004-11-06 삼성전자주식회사 반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를채용하고 있는 전자 소자
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
KR100468852B1 (ko) 2002-07-20 2005-01-29 삼성전자주식회사 캐패시터 구조체 형성 방법
US6730164B2 (en) 2002-08-28 2004-05-04 Micron Technology, Inc. Systems and methods for forming strontium- and/or barium-containing layers
US6812110B1 (en) 2003-05-09 2004-11-02 Micron Technology, Inc. Methods of forming capacitor constructions, and methods of forming constructions comprising dielectric materials
US6785120B1 (en) 2003-07-03 2004-08-31 Micron Technology, Inc. Methods of forming hafnium-containing materials, methods of forming hafnium oxide, and capacitor constructions comprising hafnium oxide
US7416994B2 (en) 2005-06-28 2008-08-26 Micron Technology, Inc. Atomic layer deposition systems and methods including metal beta-diketiminate compounds
US7638074B2 (en) 2006-03-10 2009-12-29 Advanced Technology Materials, Inc. Precursor compositions for atomic layer deposition and chemical vapor deposition of titanate, lanthanate, and tantalate dielectric films
JP4524698B2 (ja) * 2006-10-26 2010-08-18 エルピーダメモリ株式会社 容量素子を有する半導体装置及びその製造方法
US9391255B2 (en) 2007-01-30 2016-07-12 Massachusetts Institute Of Technology Multistage thick film thermoelectric devices
US7892964B2 (en) 2007-02-14 2011-02-22 Micron Technology, Inc. Vapor deposition methods for forming a metal-containing layer on a substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150143371A (ko) 2014-06-13 2015-12-23 주식회사 유진테크 머티리얼즈 성막용 전구체 화합물 및 이를 이용한 박막 형성 방법

Also Published As

Publication number Publication date
US7892964B2 (en) 2011-02-22
US20080194088A1 (en) 2008-08-14
WO2008100691A2 (en) 2008-08-21
KR101179774B1 (ko) 2012-09-04
TWI410519B (zh) 2013-10-01
TW200844254A (en) 2008-11-16
US20110021001A1 (en) 2011-01-27
CN101595244B (zh) 2012-12-26
CN101595244A (zh) 2009-12-02
JP2010518645A (ja) 2010-05-27
JP5029927B2 (ja) 2012-09-19
WO2008100691A3 (en) 2009-02-12
US8557697B2 (en) 2013-10-15

Similar Documents

Publication Publication Date Title
KR101179774B1 (ko) 기판 상에 금속 함유층을 형성하기 위한 기상 증착법
JP5003978B2 (ja) アルカリ土類金属β‐ジケチミナート前駆体を用いた原子層堆積
KR101234970B1 (ko) 니오브 질화물 상에 탄탈 산화물층을 포함하는 구조물 및 장치와, 그 제조 방법
KR101003214B1 (ko) 알코올을 이용하여 금속 산화물을 형성하는 시스템 및 방법
US7902099B2 (en) Dielectric layers and memory cells including metal-doped alumina
US7837797B2 (en) Systems and methods for forming niobium and/or vanadium containing layers using atomic layer deposition
US8673390B2 (en) Methods of making crystalline tantalum pentoxide

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190821

Year of fee payment: 8