KR20090086306A - 금속판 칩 저항기의 제조 방법 및 제조 장치 - Google Patents

금속판 칩 저항기의 제조 방법 및 제조 장치 Download PDF

Info

Publication number
KR20090086306A
KR20090086306A KR1020087023937A KR20087023937A KR20090086306A KR 20090086306 A KR20090086306 A KR 20090086306A KR 1020087023937 A KR1020087023937 A KR 1020087023937A KR 20087023937 A KR20087023937 A KR 20087023937A KR 20090086306 A KR20090086306 A KR 20090086306A
Authority
KR
South Korea
Prior art keywords
chip
shaped metal
cutting
resistance plate
plate
Prior art date
Application number
KR1020087023937A
Other languages
English (en)
Other versions
KR101029484B1 (ko
Inventor
다츠키 히라노
가즈오 다나카
Original Assignee
가마야 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가마야 덴끼 가부시끼가이샤 filed Critical 가마야 덴끼 가부시끼가이샤
Publication of KR20090086306A publication Critical patent/KR20090086306A/ko
Application granted granted Critical
Publication of KR101029484B1 publication Critical patent/KR101029484B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/245—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by mechanical means, e.g. sand blasting, cutting, ultrasonic treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C3/00—Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/51—Plural diverse manufacturing apparatus including means for metal shaping or assembling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53022—Means to assemble or disassemble with means to test work or product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

본 발명은, 간이한 공정에 의해, 비교적 낮은 저항값을 갖는 금속판 칩 저항기를 고정밀도이고, 또한 높은 수율로 제조 가능하게 하는 제조 방법 및 제조 장치를 제공하는 것을 목적으로 한다. 이 목적은, 띠 형상 중간 가공품(14)을 단변 방향으로 절단하여 칩 형상 가공품(16a)을 형성하는 절단 금형(21)과, 칩 형상 가공품(16a)의 저항값을 측정하는 저항값 측정기(22)와, 저항값 측정기(22)에 의해 측정한 저항값을 사용하여 연산하고, 원하는 저항값을 구비한 칩 형상 가공품이 얻어지도록 띠 형상 중간 가공품(14)의 단변 방향의 절단폭을 산출하는 연산 수단을 갖는 제어부(23)와, 연산 수단에 의해 얻어진 절단폭으로 띠 형상 중간 가공품(14)이 단변 방향으로 절단되기 위해 조정하는 절단폭 조정 수단(26, 27)을 구비하는 금속판 칩 저항기의 제조 장치(10)에 의해 달성된다.
전극막, 보호막, 띠 형상의 금속 저항판, 칩 형상 금속 저항판, 절단 수단, 측정 수단, 연산 수단, 절단폭 조정 수단, 금속판 칩 저항기의 제조 장치

Description

금속판 칩 저항기의 제조 방법 및 제조 장치{MANUFACTURING METHOD OF METAL PLATE CHIP RESISTOR AND MANUFACTURING DEVICE THEREOF}
본 발명은 금속판 칩 저항기의 제조 방법 및 제조 장치에 관한 것이다.
합금으로 이루어지는 판 형상의 금속 저항체의 양단에 전극막이 형성된 금속판 칩 저항기가 전류를 검출하는 등의 용도로 종래부터 사용되고 있으며, 그 저항값은 수 mΩ부터 1Ω 정도로 비교적 낮게 설정되어 있다. 이러한 금속판 칩 저항기에 대하여 고정밀도화나 저저항값화가 요구되고 있으며, 이것에 부응하기 위한 장치가 특허문헌 1에 기재되어 있다.
특허문헌 1에는, 금속판의 양단에 형성된 전극에 맞닿게 하여 금속판의 저항값을 측정하는 프로브와, 금속판에 홈 가공을 시행하여 저항값을 수정하는 원반 형상 숫돌과, 원반 형상 숫돌을 회전시키고 이동시키는 회전 기구 및 이송 기구와, 홈 가공시에 금속판에 기체를 세차 부는 수단과, 원하는 저항값으로 수정한 후, 원반 형상 숫돌을 금속판으로부터 이탈시켜 홈 가공을 정지시키는 순시 수정정지 기구를 구비하는 금속판 저항기의 저항값 수정 장치가 기재되어 있다.
이 저항값 수정 장치에서는, 원반 형상 숫돌의 회전방향을 정전 및 역전을 반복하면서, 금속판에 홈 가공을 시행하고 있다.
또 다른 금속판 저항기의 트리밍 장치로서는, 특허문헌 2에, 펄스 여기 레이저 장치와, 펄스 여기 레이저 장치가 발생한 레이저광을 수속시켜 금속 저항체를 절단하기 위해 금속 저항체에 조사하는 출사 광학부와, 출사 광학부에 의한 레이저광의 조사위치를 설정하는 조사위치 설정 수단과, 절단 중의 금속 저항체의 저항값을 측정하는 측정 수단과, 금속 저항체를 지지하는 부위에서 절단에 의한 금속 저항체의 절단 부스러기의 부착을 방지하는 절단 부스러기 부착방지 수단을 구비하는 것이 기재되어 있다.
또한, 특허문헌 3의 [0036] 단락 및 [0O37] 단락에는, 접합체(전극이 설치된 금속판)을 소정의 길이로 절단한 후에, 저항값을 측정하면서, 샌드 블라스트법, 또는 레이저 가공기 등의 각종 절단기를 사용하여, 접합체의 측면부나 표면부의 일부를 제거함으로써, 원하는 저항값을 얻고자 하는 방법이 기재되어 있다.
특허문헌 1: 일본특허 제3873819호 공보
특허문헌 2: 일본 특허 제3525815호 공보
특허문헌 3: 일본 특허공개 2007-103976호 공보
(발명의 개시)
(발명이 해결하고자 하는 과제)
특허문헌 1∼3에 기재된 방법이나 장치는, 전극이 설치된 금속판에 홈을 가공하거나, 절단부를 형성하거나, 또는 일부를 제거하는 것이지만, 이들 공정은 번잡하여, 생산성의 저하를 초래하거나, 생산 관리에 지나치게 수고를 하게 된다는 문제가 있다. 또 제조 공정을 거칠 때마다 저항값이 변화되어, 원하는 저항값을 얻기 어렵다고 하는 문제도 생긴다. 또한, 특허문헌 2 및 3과 같이, 레이저광을 사용한 경우에는 금속판 저항기에 핫스폿이 생겨 성능을 저하시켜버린다고 하는 문제가 있다.
본 발명은 상기 과제를 해결하는 것으로, 그 목적은 비교적 간이한 공정에 의해, 낮은 저항값을 갖는 금속판 칩 저항기를 고정밀도, 또한 높은 수율로 제조 가능하게 하는 제조 방법 및 제조 장치를 제공하는 것이다.
(과제를 해결하기 위한 수단)
본 발명의 상기 과제는 하기의 수단에 의해 해결된다.
(1) 띠 형상의 금속 저항판의 중앙 장변 방향에 보호막을 형성하는 공정과, 띠 형상의 금속 저항판의 양측 장변을 따라 각각 전극막을 형성하는 공정과, 1개의 칩 저항기에 상당하는 소정의 폭으로 띠 형상의 금속 저항판을 단변 방향으로 절단하여 칩 형상 금속 저항판을 형성하는 절단 공정과, 당해 칩 형상 금속 저항판의 저항값을 측정하는 측정 공정과, 상기 측정값을 사용하여 연산하고, 원하는 저항값을 갖춘 칩 형상 금속 저항판이 얻어지도록, 다음 절단 공정에서의 띠 형상의 금속 저항판의 단변 방향의 절단폭을 산출하는 연산 공정을 구비하고, 앞의 연산 공정에서 산출한 절단폭으로 띠 형상의 금속 저항판을 단변 방향으로 절단하고, 이것에 의해 형성된 1개의 칩 형상 금속 저항판의 저항값을 측정하고, 측정한 저항값을 사용하여 연산하고, 원하는 저항값을 갖춘 칩 형상 금속 저항판이 얻어지도록, 다음 절단 공정에서의 띠 형상의 금속 저항판의 단변 방향의 절단폭을 산출하는 것을 특징으로 하는 금속판 칩 저항기의 제조 방법.
(2) 띠 형상의 금속 저항판의 중앙 장변 방향으로 보호막을 형성하는 공정과, 띠 형상의 금속 저항판의 양측 장변을 따라 각각 전극막을 형성하는 공정과, 1개의 칩 저항기에 상당하는 소정의 폭으로 띠 형상의 금속 저항판을 단변 방향으로 절단하여 칩 형상 금속 저항판을 형성하는 절단 공정과, 당해 칩 형상 금속 저항판의 저항값을 측정하는 측정 공정과, 상기 측정값을 사용하여 연산하고, 원하는 저항값을 갖춘 칩 형상 금속 저항판이 얻어지도록, 다음 절단 공정에서의 띠 형상의 금속 저항판의 단변 방향의 절단폭을 산출하는 연산 공정을 구비하고, 앞의 연산 공정에 의해 산출한 절단폭으로 띠 형상의 금속 저항판을 단변 방향으로 2회 절단하고, 이것에 의해 형성된 2개의 칩 형상 금속 저항판의 저항값을 각각 측정하여 평균값을 산출하고, 상기 평균값을 사용하여 연산하고, 원하는 저항값을 갖춘 칩 형상 금속 저항판이 얻어지도록, 다음 절단 공정에서의 띠 형상의 금속 저항판의 단변 방향의 절단폭을 산출하는 것을 특징으로 하는 금속판 칩 저항기의 제조 방법.
(3) 양측의 전극막 사이에 보호막을 형성한 띠 형상의 금속 저항판을 단변 방향으로 소정의 폭으로 절단하는 장치로서, 띠 형상의 금속 저항판을 단변 방향으로 절단하여 칩 형상 금속 저항판을 형성하는 절단 수단과, 당해 칩 형상 금속 저항판의 저항값을 측정하는 측정 수단과, 상기 측정 수단에 의해 측정한 저항값을 사용하여 연산하고, 원하는 저항값을 갖춘 칩 형상 금속 저항판이 얻어지도록 띠 형상의 금속 저항판의 단변 방향의 절단폭을 산출하는 연산 수단과, 당해 연산 수단에 의해 얻어진 절단폭으로 띠 형상의 금속 저항판이 단변 방향으로 절단되기 위해 조정하는 절단폭 조정 수단을 구비하는 것을 특징으로 하는 금속판 칩 저항기의 제조 장치.
(발명의 효과)
본 발명의 금속판 칩 저항기의 제조 방법에서는, 전극막과 보호막을 미리 형성한 띠 형상의 금속 저항판(띠 형상 중간 가공품)을, 1개의 칩 저항기에 상당하는 소정의 절단폭(초기 설정값)으로 단변 방향으로 절단하여 칩 형상 금속 저항판(칩 형상 가공품)을 형성하고, 이 칩 형상 가공품의 저항값을 측정하고, 이 측정값을 사용하여 연산하고, 원하는 저항값을 갖춘 칩 형상 가공품이 얻어지도록, 다음 절단 공정에서의 띠 형상 중간 가공품의 단변 방향의 절단폭을 산출한다.
다음에, 산출된 절단폭으로 띠 형상 중간 가공품을 단변 방향으로 1회 또는 2회 절단하여 칩 형상 가공품을 형성하고, 칩 형상 가공품의 저항값을 측정하고, 이 측정한 1개의 저항값, 또는 2개의 저항값의 평균값을 사용하여, 다음 절단 공정을 위한 절단폭을 산출한다. 이것 이후에, 절단 공정, 저항값의 측정 공정 및 절단폭의 산출 공정을 마찬가지로 반복함으로써 칩 형상 가공품을 제조하고, 저항값이 허용범위 내의 칩 형상 가공품으로부터 금속판 칩 저항기를 제조하는 것이다.
따라서, 본 발명에서는 띠 형상 중간 가공품에 대한 단변 방향의 절단폭은, 항상, 하나 전의 공정에서 형성된 칩 형상 가공품의 저항값에 따라 보정되므로, 칩 형상 가공품의 저항값은 극히 높은 정밀도로 허용범위 내에 들어가고, 칩 형상 가공품으로부터 제조되는 금속판 칩 저항기의 수율도 극히 높은 것으로 된다. 그러므로, 본 발명에서는 종래 기술과 같이, 금속 저항판에 홈을 가공하거나, 절단부를 형성하거나 또는 일부를 제거하는 것과 같은 번잡한 공정을 필요로 하지 않고, 비교적 간이한 공정에 의해, 고정밀도인 저저항의 금속판 칩 저항기를 제조할 수 있다.
또 본 발명의 금속판 칩 저항기의 제조 장치에서는, 측정 수단으로 측정한 저항값을 사용하여 연산하고, 원하는 저항값을 갖춘 칩 형상 가공품이 얻어지도록 띠 형상 중간 가공품의 단변 방향의 절단폭을 산출하는 연산 수단을 갖고, 이 연산 수단에 의해 얻어진 절단폭으로 띠 형상 중간 가공품이 절단되도록 절단폭 조정 수단에 의해 조정되는 것이다.
따라서, 본 발명의 제조 장치에서는, 연산 수단에 의해, 앞의 공정에서 형성된 칩 형상 가공품의 저항값으로부터, 다음 절단 공정에서의 띠 형상 중간 가공품의 절단폭이 산출되어, 절단폭은 항상 보정되므로, 종래기술과 같이, 금속 저항판에 홈을 가공하거나, 절단부를 형성하거나, 또는 일부를 제거하는 것과 같은 번잡한 장치를 필요로 하지 않고, 칩 형상 가공품의 저항값은 극히 높은 정밀도로 허용범위 내에 넣을 수 있다. 그리고, 칩 형상 가공품으로부터 제조되는 금속판 칩 저항기의 수율도 극히 높은 것으로 된다.
도 1(a), (b)는 금속판 칩 저항기의 각각 평면도 및 단면도이다.
도 2는 본 발명에서 사용되는 띠 형상의 중간 가공품의 평면도이다.
도 3은 본 발명의 금속판 칩 저항기 제조 장치의 구성을 도시한 도면이다.
도 4(a)는 본 발명의 실시예에 의한 칩 형상 가공품의 저항값 분포를 나타내는 그래프이며, (b)는 비교예로서 동일폭으로 절단했을 때의 칩 형상 가공품의 저항값 분포를 나타내는 그래프이다.
(부호의 설명)
10 금속판 칩 저항기 11 금속 저항판
12 전극막 13 보호막
14 띠 형상 중간 가공품 20 금속판 칩 저항기의 제조 장치
21 절단 금형(절단 수단) 22 저항값 측정기(측정 수단)
23 연산부를 갖는 제어부 26 반송 장치(절단폭 조정 수단)
27 위치 조정 장치(절단폭 조정 수단)
An n회째의 절단에 의해 형성된 칩 형상 가공품
Rn An의 저항값 Wn n회째의 절단폭
(발명을 실시하기 위한 최선의 형태)
이하, 본 발명의 1실시형태를 도면에 기초하여 설명하는데, 본 발명은 이것에 한정되는 것은 아니다.
도 1(a), (b)는 본 발명에 의해 제조된 금속판 칩 저항기(10)의 평면도 및 단면도이다. 금속판 칩 저항기(10)는 합금으로 이루어지는 금속 저항판(11)의 양단의 표리에 전극막(12)이 형성되고, 양단의 전극막(12) 사이에 보호막(13)이 형성 된 것이다.
예를 들면, 금속 저항판(11)으로서는 Cu 및 Ni로 이루어지는 합금이 사용 가능하며, 또 전극막(12)으로서는 Cu막, Ni막 및 Sn막을 적층하여 형성하는 것이 가능하고, 보호막(13)은 에폭시 수지 페이스트를 스크린인쇄법에 의해 도포함으로써 형성 가능하다.
도 2는 본 발명의 칩 저항기(10)의 제조 방법에 사용되는 띠 형상의 중간 가공품(14)의 평면도이다. 이것은 띠 형상의 금속 저항판(11)의 양단의 장변 방향에 전극막(12)이 형성되고, 표리 중앙부의 장변 방향에 보호막(13)이 형성된 것이다.
본 발명에서는, 이 띠 형상의 중간 가공품(14)을 점선(15)으로 나타낸 바와 같이 단변 방향으로 소정의 절단폭(Wn)으로 절단함으로써, 칩 형상의 가공품(An)을 형성하는 것으로, 이 칩 형상 가공품(An)은 절단폭(Wn)를 넓게 하면 저항값을 저하시킬 수 있고, 반대로, 절단폭(Wn)를 좁게 하면 저항값을 상승시킬 수 있는 것이다.
또한, 칩 형상 가공품(An)은 제품화를 위한 약간의 공정을 거쳐, 완성품으로서의 금속판 칩 저항기(10)로 되는 것이다.
다음에 도 3은 본 발명의 금속판 칩 저항기 제조 장치의 구성을 도시한 도면이다.
금속판 칩 저항기의 제조 장치(20)는 띠 형상의 중간 가공품(14)을 단변 방향으로 절단하여 칩 형상 가공품(An)을 형성하기 위한 절단 수단으로서의 절단 금 형(21)과, 칩 형상 가공품(An)의 저항값을 측정하기 위한 저항값 측정기(22)와, 이 저항값 측정기(22)에 의해 측정한 저항값을 사용하여 연산하고, 원하는 저항값을 갖춘 칩 형상 가공품이 얻어지도록 띠 형상 중간 가공품(14)의 절단폭을 산출하는 연산부를 갖는 제어부(23)와, 연산부에 의해 산출된 절단폭으로 띠 형상 중간 가공품(14)이 단변 방향으로 절단되도록 조정하는 절단폭 조정 수단을 주요부로서 구비한다.
여기에서, 상기 절단 금형(21)은 가동부(21a)와 종동부(21b)로 구성할 수 있다. 가동부(21a)는 절단날을 가지고 있고, 띠 형상 중간 가공품(14)의 상측에 배치되며, 종동부(21b)는 가동부(21a)의 반대측에 배치되어, 절단 직후의 칩 형상 가공품(An)를 받는 받침대로서도 기능한다.
절단 금형(21)은 제어부(23)에 의해 제어되어 가동부(21a)가 상하동하고, 그 절단날에 의해 띠 형상 중간 가공품(14)을 절단하여 칩 형상 가공품(An)을 얻는 것이다.
상기 저항값 측정기(22)는, 상세하게 도시하지 않지만, 1쌍의 측정단자를 코드로 본체부에 접속하여 구성할 수 있다. 이 1쌍의 측정단자를 각칩 형상 가공품(An)의 양단의 전극막(12)에 접촉시켜 저항값을 측량하고, 이 계측 데이터를 본체부에서 제어부(23)의 연산부로 보내는 것이다. 또한, 1쌍의 측정단자에 의한 저항값의 계측은, 칩 형상 가공품(An)이, 절단 금형(21)의 종동부(21b)의 위에 아직 재 치되어 있을 때에 실시하거나, 또는 반송기(25)를 설치하여 소정 위치까지 반송하고나서 실시하는 것이 가능하다.
상기 절단폭 조정 수단은, (1) 띠 형상 중간 가공품(14)을 절단 금형(21)으로 내보내는 반송 장치(26)만으로 구성하거나, 또는 (2) 반송 장치(26)에 더하여 위치 조정 장치(27)를 포함하는 구성으로 하는 것이 가능하다. 반송 장치(26)만, 또는 반송 장치(26) 및 위치 조정 장치(27)에 의해 위치 결정된 띠 형상 중간 가공품(14)은 고정 장치(28)에 의해 고정되고 절단 금형(21)으로 절단된다.
(1) 반송 장치(26)만으로 구성
반송 장치(26)는 롤러(26a)와 구동부(26b)를 갖고, 제어부(23)에 의해 구동부(26b)가 제어되어 롤러(26a)를 회전시키고, 이 롤러(26a)로 띠 형상 중간 가공품(14)을 사이에 끼워 전방으로 내보내는 것으로, 그 내보내는 길이가 그대로 절단폭으로 된다.
(2) 반송 장치(26)와 위치 조정 장치(27)로 구성
위치 조정 장치(27)는 구동부(27a)와 가변축 부재(27b)를 갖고, 제어부(23)에 의해 구동부(27a)가 제어되어서 가변축 부재(27b)를 축방향으로 신축시키는 것으로, 이것은 반송 장치(26)에 의한 띠 형상 중간 가공품(14)의 내보내는 길이를 그대로 절단폭으로 하지 않고, 이 내보내는 길이를 위치 조정 장치(27)에 의해 미세 조정하는 것이다.
예를 들면, 제어부(23)에 의해 구동부(27a)를 제어하고, 가변축 부재(27b)를 축방향으로 신축시켜, 가변축 부재(27b)의 선단을 소정 위치에 배치한다. 그리고, 반송 장치(26)에는 절단폭의 허용 최대값보다도 큰 반송량을 설정하고, 구동부(26b)에 의해 롤러(26a)를 회전시켜 띠 형상 중간 가공품을 내보낸다. 띠 형상 중간 가공품은 내보내지는 과정에서 가변축 부재(27b)의 선단에 접촉하면, 띠 형상 중간 가공품과 반송 장치(26)의 롤러(26a)가 슬립하여, 띠 형상 중간 가공품의 내보냄이 정지한다. 이 정지위치에서 띠 형상 중간 가공품이 절단됨으로써, 원하는 절단폭이 얻어지는 것이다.
상기 제어부(23)는 도시는 하지 않지만, 데이터 저장부 및 연산부 등을 구비하고, 데이터 저장부에는 초기 설정값, 측정 데이터, 연산식, 프로그램 등이 저장되고, 이것들을 사용하여 연산부에서 소정의 연산처리가 행해지는 구성으로 되어 있다.
또한 상세하게 예시하면, 초기 설정값은, 예를 들면, 띠 형상 중간 가공품(14)에 대하여 최초에 절단 공정을 실시할 때에 사용되는 것이 포함된다. 측정 데이터로서는, 예를 들면, 잇달아 측정되는 칩 형상 가공품(An)의 저항값(Rn)이 있다. 또 연산식으로서는, 예를 들면, 하나 전의 절단 공정에 의해 형성된 칩 형상 가공품(An)의 저항값(Rn)으로부터, 다음 절단 공정에서의 띠 형상 중간 가공품(14)의 절단폭(Wn+1)을 산출하기 위한 연산식 등이 있다. 프로그램으로서는, 예를 들면, 저항값 측정기(22), 반송기(25), 반송 장치(26), 위치 조정 장치(27) 및 고정 장치(28) 등의 각 구성을 각각 제어하고, 금속판 칩 저항기의 제조 장치(20)에 의한 각 공정을 소정 플로우로 실시시키는 것이 있다.
다음에, 절단폭의 산출 방법에 대하여 설명한다.
소정의 두께를 갖는 장방형의 금속 저항판의 저항값은 다음 이론식(1)에 의해 계산할 수 있다.
이론식(1)에서는, 전극 단면적이 폭(W)×두께(t)로 규정되는 면에 설치된 것으로 가정된다.
R=ρ·{L/(W·t)} ……이론식(1)
R: 저항값
ρ: 체적저항율
L: 길이
W: 폭
t: 두께
절단폭에 관한 초기 설정값으로서, 허용 최소값(Wmin), 허용 최대값(Wmax)을 제어부(23)의 데이터 저장부에 입력하고, 이들 평균값(Wmin+Wmax)/2로부터, 1회째의 절단폭(W1)이 구해진다. 이 절단폭(W1)으로 형성된 칩 형상 가공품의 저항값(R1)을 측정하고, 이 저항값(R1)과, 목표로 하는 저항값(R)의 편차로부터, 이론식(1)에 의해 2회째의 절단폭(W2)을 산출할 수 있다. 2회째 이후(n회째)의 절단폭(Wn)도 동일하게 하여, n-1개째의 칩 형상 가공품의 측정 저항값(Rn -1)과 저항값(R)의 편차, n-1회째의 절단폭(Wn -1), 이론식(1)에 의해 산출할 수 있다.
다음에, 본 발명의 금속판 칩 저항기의 제조 장치(20)에 의해, 금속판 칩 저항기를 제조하는 방법에 대하여 설명한다.
[띠 형상 중간 가공품의 제조 공정]
본 발명에서는, 전공정으로서, 도 2에 도시한 띠 형상 중간 가공품(14)을 제조하는 공정이 실시된다. 이 공정에서는 띠 형상의 금속 저항판(11)의 표리 중앙부의 장변 방향에 보호막(13)을 형성하고, 이 보호막(13)이 형성되어 있지 않은 양단의 표리면과 측면에 전극막(12)을 형성한다.
[초기값의 입력 공정]
다음에, 초기값을 금속판 칩 저항기의 제조 장치(20)의 제어부(23)에 입력한다. 이 초기값은, 예를 들면, 절단폭의 허용 최소값, 절단폭의 허용 최대값, 절단폭의 초기 설정값, 저항값 측정의 빈도, 절단폭 변경의 빈도, 목표 저항값, 및 1장의 띠 형상 중간 가공품에 대한 절단 회수를 들 수 있다.
[1개째의 칩 형상 가공품의 형성 공정]
초기값의 입력 공정이 끝나면, 1개째의 칩 형상 가공품을 형성한다.
절단폭의 초기 설정값(W1)에 따라, 제어부(23)에 의해 위치 조정 장치(27)가 제어되어, 가변축 부재(27b)를 축방향으로 신축시키고, 가변축 부재(27b)의 선단을 소정 위치에 배치한다. 반송 장치(26)의 구동부(26b)가 제어부(23)에 의해 제어되고, 롤러(26a)가 띠 형상 중간 가공품(14)을 전방으로 내보내고, 그 선단이 위치 조정 장치(27)의 가변축 부재(27b)에 접촉하면, 롤러(26a)가 슬립하여 띠 형상 중 간 가공품(14)은 정지한다.
다음에, 띠 형상 중간 가공품(14)을 고정 장치(28)로 상하에서 끼워 움직이지 않도록 고정하고, 절단 금형(21)의 가동부(21a)를 하방으로 움직이고, 그 절단날에 의해 절단폭(W1)으로 띠 형상 중간 가공품(14)을 절단한다. 이것에 의해, 칩 형상 가공품(A1)이 얻어진다.
[저항값의 측정 공정]
이 후, 제어부(23)에 의해, 가동부(21a)를 상방로 이동하고, 반송기(25)에 의하여 소정 위치까지 반송하고나서, 저항값 측정기(22)에 의해 칩 형상 가공품(A1)을 측정한다. 저항값 측정기(22)로부터는 칩 형상 가공품(A1)의 저항값(R1)이 제어부(23)에 보내지고, 이것이 데이터 저장부에 저장된다.
[다음 절단 공정에서의 절단폭의 산출 공정]
데이터 저장부에 저장된 저항값(R1), 목표로 하는 저항값(R), 1개째의 칩 형상 가공품의 절단폭(W1)을 사용하여, 제어부(23)의 연산부에서 2개째의 칩 형상 가공품(A2)을 형성할 때의 절단폭(W2)이 산출된다. 이 절단폭(W2)이 데이터 저장부에 저장된다.
[빈도 1: 2개째 이후의 칩 형상 가공품의 형성 공정]
초기값의 입력 공정에서, 저항값 측정의 빈도를 1, 절단폭 변경의 빈도를 1로 한 경우에는, 2개째 이후의 칩 형상 가공품의 형성 공정은, 상기의 공정과 마찬 가지로, 1개씩 칩 형상 가공품(An)의 저항값(Rn)이 측정되고, 이것에 의해, 다음 공정에서의 띠 형상 중간 가공품(14)의 절단폭(Wn+1)이 1개씩 산출되고, 이것이 데이터 저장부에 저장된다.
즉, 칩 형상 가공품(An)의 형성 공정에서는, 띠 형상 중간 가공품(14)을 반송 장치(26)로 전방으로 내보내고, 그 선단이 위치 조정 장치(27)의 가변축 부재(27b)에 접촉하면, 롤러(26a)가 슬립하여 띠 형상 중간 가공품(14)은 소정 위치에 정지하고, 띠 형상 중간 가공품(14)을 고정 장치(28)로 상하에서 끼워 움직이지 않도록 고정하고나서, 절단 금형(21)에 의해 절단폭(Wn)으로 띠 형상 중간 가공품(14)을 절단한다. 이것에 의해 얻어진 칩 형상 가공품(An)을 저항값 측정기(22)로 측정하고, 그 저항값(Rn)을 제어부(23)로 보낸다. 그리고, 제어부(23)의 연산부에 의해, n+1개째의 칩 형상 가공품(An +1)을 형성할 때의 절단폭(Wn +1)이 산출되고, 이것이 데이터 저장부에 저장된다. 이상의 공정이, 1개의 칩 형상 가공품을 형성할 때마다 반복되고, 초기값으로서 입력된 절단회수까지 실시된다.
[빈도 2: 2개째 이후의 칩 형상 가공품의 형성 공정]
초기값의 입력 공정에서, 저항값 측정의 빈도를 2, 절단폭 변경의 빈도를 2로 한 경우에는, 2개째 이후의 칩 형상 가공품의 형성 공정에서는, 동일한 절단폭(Wn)으로 띠 형상 중간 가공품(14)을 절단하고, 칩 형상 가공품(An, An +1)을 형성 한다. 이들 칩 형상 가공품(An, An +1)의 저항값(Rn, Rn +1)을 1개씩 측정하고, 이들 저항값(Rn, Rn +1)을 데이터 저장부에 저장한다. 2개의 저항값(Rn, Rn +1)의 평균값을 연산하고, 이것을 사용하여 제어부(23)의 연산부에 의해 절단폭(Wn+2)을 산출한다. 그리고, 칩 형상 가공품(An, An +1)에 이어서 형성하는 2개의 칩 형상 가공품(An +2, An +3)은 동일한 절단폭(Wn+2)으로 띠 형상 중간 가공품(14)으로부터 절단한다. 이상의 공정이 2개의 칩 형상 가공품을 형성할 때마다 반복되고, 초기값으로서 입력된 절단회수까지 실시된다.
이상과 같이 하여 얻어진 칩 형상 가공품(An)이 제품화를 위한 약간의 공정을 거쳐, 완성품으로서의 금속판 칩 저항기(10)로 된다.
다음에, 도 4(a), (b)를 참조하여, 본 발명의 제조 방법에 의한 금속판 칩 저항기의 저항값의 정밀도에 대하여 설명한다.
도 4(a)는 본 발명의 제조 방법에 의해, 저항값의 측정빈도 1, 절단폭의 변경빈도 1로서 형성된 칩 형상 가공품의 저항값과, 목표로 하는 저항값의 편차를 1개 걸러 나타낸 그래프이다.
여기에서, 저항값의 허용 범위는 목표로 하는 저항값의 ±1.0%이며, 몇 개의 칩 형상 가공품을 제외하고, 대부분 모두가 허용 범위에 수렴되었다. 이 결과로 명확한 바와 같이, 본 발명의 제조 방법에 의하면, 칩 형상 가공품의 저항값은 대단히 높은 정밀도로 허용 범위에 수렴시키는 것이 가능하며, 따라서, 칩 형상 가공 품으로부터 제조되는 금속판 칩 저항기의 수율도 대단히 높은 것으로 된다.
다음에 도 4(b)는 비교예를 나타내는 그래프이며, 1개의 띠 형상 중간 가공품으로부터 동일한 절단폭 3.157mm로 형성한 칩 형상 가공품의 저항값과, 목표로 하는 저항값의 편차를 1개 걸러 나타낸 그래프이다. 동일한 절단폭으로 칩 형상 가공품을 형성한 경우에는, 다수의 칩 형상 가공품이 목표로 하는 저항값의 ±1.0%의 허용 범위 내에 수렴되지 않아, 당연히, 이후부터 제조되는 금속판 칩 저항기의 수율도 낮게 되어 버린다.

Claims (6)

  1. 양측 장변을 따라 각각 전극막을 갖고, 또한, 당해 양측의 전극막 사이에 보호막을 갖는 띠 형상의 금속 저항판을, 1개의 칩 저항기에 상당하는 소정의 폭으로 단변 방향으로 절단하여 칩 형상 금속 저항판을 형성하는 절단 공정과,
    당해 칩 형상 금속 저항판의 저항값을 측정하는 측정 공정과,
    상기 측정값을 사용하여 연산하고, 원하는 저항값을 구비한 칩 형상 금속 저항판이 얻어지도록, 다음 절단 공정에서의 띠 형상의 금속 저항판의 단변 방향의 절단폭을 산출하는 연산 공정을 구비하고,
    앞의 연산 공정에서 산출한 절단폭으로 띠 형상의 금속 저항판을 단변 방향으로 절단하고, 이것에 의해 형성된 1개의 칩 형상 금속 저항판의 저항값을 측정하고, 측정한 저항값을 사용하여 연산하고, 원하는 저항값을 구비한 칩 형상 금속 저항판이 얻어지도록, 다음 절단 공정에서의 띠 형상의 금속 저항판의 단변 방향의 절단폭을 산출하는 것을 특징으로 하는 금속판 칩 저항기의 제조 방법.
  2. 양측 장변을 따라 각각 전극막을 갖고, 또한, 당해 양측의 전극막 사이에 보호막을 갖는 띠 형상의 금속 저항판을, 1개의 칩 저항기에 상당하는 소정의 폭으로 단변 방향으로 절단하여 칩 형상 금속 저항판을 형성하는 절단 공정과,
    당해 칩 형상 금속 저항판의 저항값을 측정하는 측정 공정과,
    상기 측정값을 사용하여 연산하고, 원하는 저항값을 구비한 칩 형상 금속 저 항판이 얻어지도록, 다음 절단 공정에서의 띠 형상의 금속 저항판의 단변 방향의 절단폭을 산출하는 연산 공정을 구비하고,
    앞의 연산 공정에 의해 산출한 절단폭으로 띠 형상의 금속 저항판을 단변 방향으로 2회 절단하고, 이것에 의해 형성된 2개의 칩 형상 금속 저항판의 저항값을 각각 측정하여 평균값을 산출하고, 상기 평균값을 사용하여 연산하고, 원하는 저항값을 구비한 칩 형상 금속 저항판이 얻어지도록, 다음 절단 공정에서의 띠 형상의 금속 저항판의 단변 방향의 절단폭을 산출하는 것을 특징으로 하는 금속판 칩 저항기의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 칩 형상 금속 저항판을 형성하는 절단 공정에 선행하는 전처리 공정으로서,
    띠 형상의 금속 저항판의 중앙 장변 방향으로 보호막을 형성하는 공정과, 띠 형상의 금속 저항판의 양측 장변을 따라 각각 전극막을 형성하는 공정을 포함하는 것을 특징으로 하는 금속판 칩 저항기의 제조 방법.
  4. 양측의 전극막 사이에 보호막을 형성한 띠 형상의 금속 저항판을 단변 방향으로 소정의 폭으로 절단하는 장치로서,
    띠 형상의 금속 저항판을 단변 방향으로 절단하여 칩 형상 금속 저항판을 형성하는 절단 수단과, 당해 칩 형상 금속 저항판의 저항값을 측정하는 측정 수단과, 상기 측정 수단에 의해 측정한 저항값을 사용하여 연산하고, 원하는 저항값을 구비 한 칩 형상 금속 저항판이 얻어지도록 띠 형상의 금속 저항판의 단변 방향의 절단폭을 산출하는 연산 수단과, 당해 연산 수단에 의해 얻어진 절단폭으로 띠 형상의 금속 저항판이 단변 방향으로 절단되기 위해 조정하는 절단폭 조정 수단을 구비하는 것을 특징으로 하는 금속판 칩 저항기의 제조 장치.
  5. 제 4 항에 있어서, 상기 절단폭 조정 수단은 띠 형상의 금속 저항판을 상기 절단 수단을 향하여 절단폭 만큼 내보내는 반송 장치로부터 구성된 것을 특징으로 하는 금속판 칩 저항기의 제조 장치.
  6. 제 4 항에 있어서, 상기 절단폭 조정 수단은 띠 형상의 금속 저항판을 상기 절단 수단을 향하여 내보내는 반송 장치와, 당해 반송 장치에 의해 내보내진 띠 형상의 금속 저항판을 소정 위치에서 정지시켜 원하는 절단폭으로 미세조정하는 위치조정 장치로 구성된 것인 것을 특징으로 하는 금속판 칩 저항기의 제조 장치.
KR1020087023937A 2007-08-30 2008-01-10 금속판 칩 저항기의 제조 방법 및 제조 장치 KR101029484B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007223746 2007-08-30
JPJP-P-2007-00223746 2007-08-30

Publications (2)

Publication Number Publication Date
KR20090086306A true KR20090086306A (ko) 2009-08-12
KR101029484B1 KR101029484B1 (ko) 2011-04-21

Family

ID=40386947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087023937A KR101029484B1 (ko) 2007-08-30 2008-01-10 금속판 칩 저항기의 제조 방법 및 제조 장치

Country Status (6)

Country Link
US (3) US20100236054A1 (ko)
JP (1) JP4264463B2 (ko)
KR (1) KR101029484B1 (ko)
CN (1) CN101542643B (ko)
TW (1) TWI431642B (ko)
WO (1) WO2009028215A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542643B (zh) * 2007-08-30 2011-09-28 釜屋电机株式会社 金属板芯片电阻器的制造方法以及制造装置
CN102326215B (zh) * 2009-02-23 2014-05-07 釜屋电机株式会社 金属板低电阻片式电阻器及其制造方法
WO2011018842A1 (ja) * 2009-08-11 2011-02-17 釜屋電機株式会社 低抵抗のチップ形抵抗器とその製造方法
JP2012174760A (ja) * 2011-02-18 2012-09-10 Kamaya Denki Kk 金属板低抵抗チップ抵抗器及びその製造方法
CN103345996B (zh) * 2013-06-21 2016-12-28 隆科电子(惠阳)有限公司 一种氧化锌避雷器阀片的制备方法
WO2015019590A1 (ja) * 2013-08-07 2015-02-12 パナソニックＩｐマネジメント株式会社 抵抗器およびその製造方法
US9396849B1 (en) 2014-03-10 2016-07-19 Vishay Dale Electronics Llc Resistor and method of manufacture
CN103878585B (zh) * 2014-03-25 2016-04-06 常熟市林芝电热器件有限公司 加热器的ptc发热芯自动装配装置
WO2016098556A1 (ja) * 2014-12-15 2016-06-23 株式会社村田製作所 電子部品の製造方法および電子部品
DE102016000751B4 (de) 2016-01-25 2019-01-17 Isabellenhütte Heusler Gmbh & Co. Kg Herstellungsverfahren für einen Widerstand und entsprechende Herstellungsanlage
TWI737734B (zh) * 2017-05-23 2021-09-01 德商伊莎貝倫赫特霍斯勒有限兩合公司 電阻器的製造方法及電阻器之製造設備
JP6983093B2 (ja) * 2018-03-27 2021-12-17 日東電工株式会社 抵抗測定装置、フィルム製造装置および導電性フィルムの製造方法
CN109712768B (zh) * 2019-03-27 2019-06-28 常州市伟宏动力技术有限公司 一种车用传感器的自动调阻工作站以及调阻原理
CN114050015B (zh) * 2021-11-19 2023-04-07 彩智电子科技(江西)有限公司 一种可保护物料的贴片电阻生产用长度可调式折条机

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE637693A (ko) * 1962-09-21
SE444875B (sv) * 1981-04-15 1986-05-12 Crafon Ab Sett att tillverka termistorer
US4452113A (en) * 1982-04-12 1984-06-05 Gerber Garment Technology, Inc. Method and apparatus for sealing cut sheet material
GB8314762D0 (en) * 1983-05-27 1983-07-06 Thurne Eng Co Ltd Slicing machine
US4757382A (en) * 1985-03-14 1988-07-12 Kanebo Ltd. Transporting devices
US5604477A (en) * 1994-12-07 1997-02-18 Dale Electronics, Inc. Surface mount resistor and method for making same
GB2301223B (en) * 1995-05-26 1999-04-21 Johnson Electric Sa Polymeric type positive temperature coefficient thermistors
JP3142232B2 (ja) * 1995-12-21 2001-03-07 釜屋電機株式会社 低抵抗のチップ形抵抗器、及び該抵抗器の製造方法
EP0810614B1 (en) * 1996-05-29 2002-09-04 Matsushita Electric Industrial Co., Ltd. A surface mountable resistor
TW424245B (en) * 1998-01-08 2001-03-01 Matsushita Electric Ind Co Ltd Resistor and its manufacturing method
JP2000114009A (ja) * 1998-10-08 2000-04-21 Alpha Electronics Kk 抵抗器、その実装方法および製造方法
JP3508600B2 (ja) * 1999-02-12 2004-03-22 松下電器産業株式会社 抵抗器の製造方法
US6609292B2 (en) * 2000-08-10 2003-08-26 Rohm Co., Ltd. Method of making chip resistor
JP4563628B2 (ja) * 2001-10-02 2010-10-13 コーア株式会社 低抵抗器の製造方法
JP3869273B2 (ja) * 2002-01-17 2007-01-17 ローム株式会社 チップ抵抗器の製造方法
WO2004001774A1 (ja) * 2002-06-19 2003-12-31 Rohm Co., Ltd. 低い抵抗値を有するチップ抵抗器とその製造方法
JP3930390B2 (ja) * 2002-07-24 2007-06-13 ローム株式会社 チップ抵抗器の製造方法
US7612429B2 (en) * 2002-10-31 2009-11-03 Rohm Co., Ltd. Chip resistor, process for producing the same, and frame for use therein
JP3971335B2 (ja) * 2003-04-08 2007-09-05 ローム株式会社 チップ抵抗器およびその製造方法
JP3848286B2 (ja) * 2003-04-16 2006-11-22 ローム株式会社 チップ抵抗器
JP4047760B2 (ja) * 2003-04-28 2008-02-13 ローム株式会社 チップ抵抗器およびその製造方法
TW200534296A (en) * 2004-02-09 2005-10-16 Rohm Co Ltd Method of making thin-film chip resistor
JP4358664B2 (ja) * 2004-03-24 2009-11-04 ローム株式会社 チップ抵抗器およびその製造方法
JP4452196B2 (ja) * 2004-05-20 2010-04-21 コーア株式会社 金属板抵抗器
US7772961B2 (en) * 2004-09-15 2010-08-10 Panasonic Corporation Chip-shaped electronic part
TWI430293B (zh) * 2006-08-10 2014-03-11 Kamaya Electric Co Ltd Production method of corner plate type chip resistor and corner plate type chip resistor
JP4189005B2 (ja) 2007-01-19 2008-12-03 コーア株式会社 チップ抵抗器
JP4889525B2 (ja) * 2007-03-02 2012-03-07 ローム株式会社 チップ抵抗器、およびその製造方法
CN101542643B (zh) * 2007-08-30 2011-09-28 釜屋电机株式会社 金属板芯片电阻器的制造方法以及制造装置
JP2009218552A (ja) * 2007-12-17 2009-09-24 Rohm Co Ltd チップ抵抗器およびその製造方法
US7882621B2 (en) * 2008-02-29 2011-02-08 Yageo Corporation Method for making chip resistor components

Also Published As

Publication number Publication date
KR101029484B1 (ko) 2011-04-21
US8590141B2 (en) 2013-11-26
TWI431642B (zh) 2014-03-21
CN101542643B (zh) 2011-09-28
US20110283522A1 (en) 2011-11-24
JPWO2009028215A1 (ja) 2010-11-25
US20140059838A1 (en) 2014-03-06
TW200910387A (en) 2009-03-01
WO2009028215A1 (ja) 2009-03-05
US8973253B2 (en) 2015-03-10
CN101542643A (zh) 2009-09-23
JP4264463B2 (ja) 2009-05-20
US20100236054A1 (en) 2010-09-23

Similar Documents

Publication Publication Date Title
KR101029484B1 (ko) 금속판 칩 저항기의 제조 방법 및 제조 장치
CN107849688B (zh) 背板、溅射靶及它们的制造方法
CN109262110B (zh) 一种金属电弧增材制造方法
KR960005825B1 (ko) 점상 부분 접합 재료의 제조 방법
US9205698B2 (en) Method for forming through-hole in insulating substrate by using laser beam
CN108481735B (zh) 基于自适应分层切片的结构件外形尺寸控制方法及装置
JP5514617B2 (ja) 薄膜光電変換モジュールの製造方法およびスクライブ装置
JP6451004B2 (ja) 基板の対称面取り方法および装置
JP5622977B1 (ja) ワイヤ放電加工装置、ワイヤ放電加工方法および制御装置
KR101267876B1 (ko) 금속판 저저항 칩 저항기 및 그 제조방법
CN110677993B (zh) 一种保持切割覆铜陶瓷基板时相同切割特性的方法
JPH01122408A (ja) セラミック・グリーンシートの切断加工方法
CN112536700B (zh) 切割方法以及切割装置
JP5393501B2 (ja) ワイヤ放電加工装置
CN117718523A (zh) 储能极板切刀位置校准装置对分片机的校准方法
JP4777817B2 (ja) チップサーミスタの製造方法
JP3402035B2 (ja) チップ抵抗器の抵抗値修正方法
JP2009111308A (ja) 金属板低抵抗チップ抵抗器及びその製造方法
US20210146502A1 (en) In-situ spark erosion dressing system and method thereof
CN116851908B (zh) 激光表面处理提高涂层附着力的优化方法及加工方法
TW201720562A (zh) 具備刀具修整功能的放電加工機台
CN111761405A (zh) 偏差微调补偿式高精度加工工艺
CN116377402A (zh) 溅射靶、将靶材与背板接合的方法及溅射靶的制造方法
CN116475584A (zh) 激光焦距的确认方法
CN115674470A (zh) 晶棒切割方法、装置及设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150309

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170331

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180308

Year of fee payment: 8