KR20090045317A - 고조파 처리 회로 및 이것을 이용한 증폭 회로 - Google Patents

고조파 처리 회로 및 이것을 이용한 증폭 회로 Download PDF

Info

Publication number
KR20090045317A
KR20090045317A KR1020097004773A KR20097004773A KR20090045317A KR 20090045317 A KR20090045317 A KR 20090045317A KR 1020097004773 A KR1020097004773 A KR 1020097004773A KR 20097004773 A KR20097004773 A KR 20097004773A KR 20090045317 A KR20090045317 A KR 20090045317A
Authority
KR
South Korea
Prior art keywords
distribution constant
impedance
amplifier
constant line
circuit
Prior art date
Application number
KR1020097004773A
Other languages
English (en)
Other versions
KR101052180B1 (ko
Inventor
료 이시까와
가즈히꼬 혼조
Original Assignee
고쿠리쓰다이가쿠호진 덴키쓰신다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리쓰다이가쿠호진 덴키쓰신다이가쿠 filed Critical 고쿠리쓰다이가쿠호진 덴키쓰신다이가쿠
Publication of KR20090045317A publication Critical patent/KR20090045317A/ko
Application granted granted Critical
Publication of KR101052180B1 publication Critical patent/KR101052180B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/212—Frequency-selective devices, e.g. filters suppressing or attenuating harmonic frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/108—A coil being added in the drain circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/255—Amplifier input adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 회로의 소형화가 가능한 고주파 처리 회로 및 그것을 이용한 증폭 회로를 제공한다. 제1 임피던스 조정부와, 제2 임피던스 조정부를 구비한다. 제1 임피던스 조정부는, 결합 분포 상수 선로 CT를 구비한다. 결합 분포 상수 선로 CT는, 증폭용 트랜지스터 S의 출력이 입력되는 것이며, 또한, 상기 증폭용 트랜지스터 S의 출력에서의 기본파의 파장 λ의 1/4의 길이를 갖고 있다. 또한, 제1 임피던스 조정부는, 짝수차 고조파에 대한 입력 임피던스를, 실질적으로 무한대 또는 0 중의 한쪽으로 조정한다. 제1 임피던스 조정부와 제2 임피던스 조정부는, 홀수차 고조파에 대한 입력 임피던스를, 실질적으로 무한대 또는 0 중의 다른 쪽으로 조정한다.
증폭기, 고조파 처리 회로, 출력 단자, 임피던스, 증폭 회로, 증폭형 트랜지스터

Description

고조파 처리 회로 및 이것을 이용한 증폭 회로 {HARMONIC PROCESSING CIRCUIT AND AMPLIFYING CIRCUIT USING THE SAME}
본 발명은, 고조파 처리 회로 및 이것을 이용한 증폭 회로에 관한 것이다.
현재, 휴대 전화로 대표되는 이동체 단말기가 폭발적으로 보급되고 있으며, 보다 장시간의 배터리 동작을 가능하게 하기 위하여, 구성 부품의 한층 더한 저소비 전력화가 요구되고 있다. 또한, 위성ㆍ우주 통신 장치도 마찬가지로 저소비 전력 동작이 필수 조건이다. 그 중에서, 마이크로파 송신부의 전력 증폭기의 소비 전력은 전체의 몇할 정도를 차지하고, 이 전력 증폭기의 고효율화가, 장치의 한층 더한 장시간 동작 실현의 키로 된다. 마이크로파 전력 증폭기의 고효율화는, 고조파 처리를 행함으로써 이루어지는 것이 알려져 있다.
고효율의 마이크로파 전력 증폭기로서는, 종래부터, F급 증폭기가 알려져 있다. 이것은, 증폭용 트랜지스터의 출력측에 유입되는 전류 파형을 기본파 + 짝수차 고조파 성분, 트랜지스터의 출력 단자에 걸리는 전압 파형을 기본파 + 홀수차 고조파 성분으로 구성되도록 하고 있다. 이에 의해, 트랜지스터 내에서의 전류 파형과 전압 파형의 겹침을 없애 전력 손실을 억제할 수 있다. 고주파에서도 적응 가능한 분포 상수 선로를 이용한 F급 증폭 회로로서는, 하기 특허 문헌 1 및 2에 기재된 것이 존재한다. 또한, 하기 특허 문헌 2에서는, 일정한 규칙하에서, 일부의 스터브의 설치를 생략할 수 있는 것이 개시되어 있다.
그러나, 이들 기술에서는, 기본적으로는, 처리할 고조파의 차수에 따라서 스터브를 설치할 필요가 있다. 설치할 스터브의 수를 더 삭감할 수 있으면, 회로의 한층 더한 소형화ㆍ간이화가 가능하게 된다.
한편, 최근, 상기한 F급 증폭기와는 다른 고조파 처리를 행하는 역F급 증폭기가 제안되어 있다. 역F급 증폭기에서는, 증폭용 트랜지스터의 출력측에 유입되는 전류 파형을 기본파 + 홀수차 고조파 성분, 트랜지스터의 출력 단자에 걸리는 전압 파형을 기본파 + 짝수차 고조파 성분으로 구성되도록 한다. 이에 의해, 트랜지스터 내에서의 전류 파형과 전압 파형의 겹침을 없애 전력 손실을 억제할 수 있다(하기 비특허 문헌 1 참조). 또한, 역F급 증폭기에 대해서는, 외부 튜너를 이용하여 3차 고조파까지 조정한 검증 실험이 이루어져 있다(하기 비특허 문헌 2 참조). 동작 조건에도 의존하지만, 역F급 증폭기를 이용함으로써, F급보다도 더 고효율의 전력 증폭이 가능하게 된다고 생각되고 있다(하기 비특허 문헌 3 참조).
상기한 역F급 동작에서의 전압 파형을 얻기 위해서는, 증폭용 트랜지스터의 출력 단자에서, 홀수차 고조파에 대한 부하 임피던스를 0으로 하면 된다. 또한 마찬가지로, 전류 파형을 얻기 위해서는, 짝수차 고조파에 대한 부하 임피던스를 무한대로 하면 된다.
이러한 역F급 증폭기를 실현하기 위해서는, 예를 들면, 하기 특허 문헌 3에 개시되어 있는 바와 같이, 포스터의 제1 혹은 제2 방법에 기초하여 극과 0점을 각 고조파에 설정한 2개의 리액턴스 회로망을 증폭용 트랜지스터의 출력 단자에 직렬 및 병렬로 접속하는 방법이 있다. 이에 따르면, 고조파의 증가에 대하여 무한대와 0을 교대로 반복하는 부하 임피던스가 실현된다.
그러나, 최근의 무선 통신의 고주파화에 수반하여, 예를 들면 6GHz에서 동작하는 증폭기의 경우, 제7차 고조파의 주파수는 42GHz로 된다. 이 주파수대에서 동작하는 증폭용 트랜지스터는 존재한다. 단, 42GHz 정도에 도달하면, 리액턴스 소자의 자기 공진 주파수를 크게 초과하게 된다. 이 때문에, 동작 주파수가 높은 경우에는, 하기 특허 문헌 3의 방법으로 역F급 동작을 실현하는 것은 곤란하다.
한편, F급의 증폭기에 관해서는, 고주파에서도 적응 가능한 분포 상수 선로를 이용함으로써, 원하는 임피던스 조건을 얻을 수 있는 회로가 제안되어 있다(하기 특허 문헌 1 및 2 참조). 그러나, 이 방법은 F급 동작에 특화한 것이며, 이 회로를 조정하여도, 역F급 증폭 회로를 얻을 수는 없다.
따라서, 역F급 증폭기에 대하여, 분포 상수 선로를 이용한 고주파 처리 회로를 제공할 수 있으면, 고주파에서도 동작 가능한 역F급 증폭기를 제공할 수 있다.
특허 문헌 1: 일본 특허 공개 2001-111362호 공보
특허 문헌 2: 일본 특허 공개 2003-234626호 공보
특허 문헌 3: 일본 특허 공개 2005-117200호 공보
비특허 문헌 1: A. Inoue, et al., "Analysis of class-F and inverse class-F amplifiers," IEEE MTT-S Int. Microwave Symp. Dig., Boston, MA Jun. 2000, pp.775-778.
비특허 문헌 2: C.J.Wei, et al., "Analysis and experimental waveform study on inverse class-F mode of microwave power FETs," IEEE MTT-S Int. Microwave Symp. Dig., Boston, MA Jun. 2000, pp.525-528.
비특허 문헌 3: Y.Y.Woo, et al., "Analysis and experiments for high-efficiency class-F and inverse class-F power amplifiers," IEEE Trans. Microw. Theory Tech., vol. 54, no.5, pp.1969-1974, May 2006.
본 발명은, 상기와 같은 상황을 감안하여 이루어진 것이다.
본 발명의 제1 목적은, 회로의 소형화가 가능한 고주파 처리 회로 및 그것을 이용한 증폭 회로를 제공하는 것이다.
본 발명의 제2 목적은, 고효율 전력 증폭기로서 알려진 F급 또는 역F급 증폭기에 관하여, 원리적으로 무한차의 고조파 처리가 가능한 고주파 처리 회로 및 그것을 이용한 증폭 회로를 제공하는 것이다.
본 발명의 제3 목적은, 마이크로파대나 밀리파대와 같은 고주파 영역에서 동작 가능한, 역F급 증폭기용의 고조파 처리 회로, 및 그것을 이용한 증폭 회로를 제공하는 것이다.
본 발명의 제4 목적은, 전체 고조파에 대한 부하 임피던스 조건을 무너뜨리지 않고, 기본파에 대한 부하 임피던스의 조정이 가능한, 역F급 증폭기용의 고조파 처리 회로 및 그것을 이용한 증폭 회로를 제공하는 것이다.
<과제를 해결하기 위한 수단>
본 발명은, 이하의 항목에 기재된 내용으로서 표현할 수 있다.
<항목 1>
항목 1에 따른 고조파 처리 회로는, 증폭기의 출력 단자와 부하 저항 사이에 접속되고, 상기 증폭기의 출력 단자에 나타나는 고조파를 처리하기 위한 회로이다. 이 회로는, 제1 임피던스 조정부와, 제2 임피던스 조정부를 구비하고 있다. 상기 제1 임피던스 조정부는, 결합 분포 상수 선로를 구비하고 있다. 상기 결합 분포 상수 선로는, 상기 증폭기의 출력이 입력되는 것이며, 또한 상기 증폭기의 출력에서의 기본파의 파장(λ)의 1/4의 길이를 갖고 있다. 또한, 상기 제1 임피던스 조정부는, 짝수차 고조파에 대한 입력 임피던스를, 실질적으로 무한대 또는 0 중의 한쪽으로 조정하는 구성으로 되어 있다. 상기 제1 임피던스 조정부와 상기 제2 임피던스 조정부는, 홀수차 고조파에 대한 입력 임피던스를, 실질적으로 무한대 또는 0 중의 다른 쪽으로 조정하는 구성으로 되어 있다.
<항목 2>
항목 2에 따른 고조파 처리 회로는, 항목 1에 기재된 것에서, 상기 제1 임피던스 조정부가, 짝수차 고조파에 대한 입력 임피던스를 실질적으로 무한대로 조정하는 구성으로 되어 있다. 또한, 상기 제1 임피던스 조정부와 상기 제2 임피던스 조정부는, 홀수차 고조파에 대한 입력 임피던스를 실질적으로 0으로 조정하는 구성으로 되어 있다. 또한, 상기 제2 임피던스 조정부는, 상기 결합 분포 상수 선로의 출력 단자에 접속되고, 또한 기본파의 파장(λ)의 1/4의 길이를 갖는, λ/2 형성용의 분포 상수 선로와, 상기 λ/2 형성용의 분포 상수 선로의 출력 단자에 서로 병렬로 접속된 복수의 종단 개방 분포 상수 선로를 갖고 있다. 상기 복수의 종단 개방 분포 상수 선로는,
L=λ/(4m)(단, λ는 기본파의 파장, m은 1을 제외한 플러스의 홀수)
로 표현되는 선로 길이 L을 각각 갖고 있다.
<항목 3>
항목 3에 따른 고조파 처리 회로는, 항목 1에 기재된 것에서, 상기 제1 임피던스 조정부가, 짝수차 고조파에 대한 입력 임피던스를 실질적으로 0으로 조정하는 구성으로 되어 있다. 또한, 상기 제1 임피던스 조정부와 상기 제2 임피던스 조정부는, 홀수차 고조파에 대한 입력 임피던스를 실질적으로 무한대로 조정하는 구성으로 되어 있다. 또한, 상기 제2 임피던스 조정부는, 상기 결합 분포 상수 선로의 출력 단자에 서로 병렬로 접속된 복수의 종단 개방 분포 상수 선로를 갖고 있다. 상기 복수의 종단 개방 분포 상수 선로는,
L=λ/(4m)(단, λ는 기본파의 파장, m은 1을 제외한 플러스의 홀수)
로 표현되는 선로 길이 L을 각각 갖고 있다.
<항목 4>
항목 4에 따른 고조파 처리 회로는, 항목 2에 기재된 것에서, 상기 λ/2 형성용의 분포 상수 선로의 출력 단자에 접속되고, 상기 증폭기의 출력 단자에서의 기본파의 리액턴스 성분을 보상하는 보상용 분포 상수 선로를 더 갖고 있다.
<항목 5>
항목 5에 따른 고조파 처리 회로는, 항목 2에 기재된 것에서, 상기 λ/2 형성용의 분포 상수 선로의 출력 단자에 접속되고, 상기 증폭기의 출력 단자에서의 기본파의 리액턴스 성분을 보상하는 리액턴스 소자를 더 갖고 있다.
<항목 6>
항목 6에 따른 증폭 회로는, 항목 1∼5 중 어느 한 항에 기재된 고조파 처리 회로에서의 상기 결합 분포 상수 선로의 입력 단자가, 상기 증폭기의 출력 단자에 접속되어 있는 것으로 되어 있다.
<항목 7>
항목 7에 따른 증폭 회로는, 항목 6에 기재된 것에서, 상기 증폭기로서 증폭용 트랜지스터가 이용되고 있는 것이다.
<항목 8>
항목 8에 따른 증폭 회로는, 항목 6에 기재된 것에서, 상기 증폭기로서 부성 저항 2단자 증폭 소자가 이용되고 있는 것이다.
<발명의 효과>
항목 1에 기재된 발명에 따르면, 결합 분포 상수 선로에 의해 짝수차 고조파를 처리할 수 있으므로, 짝수차 고조파를 처리하기 위하여 개별적인 스터브를 설치할 필요가 없다. 이 때문에, 본 발명에 따르면, F급 또는 역F급을 위한 고조파 처리 회로를 소형화하는 것이 가능하게 된다.
항목 2에 기재된 발명에서는, m차의 고조파(단 m은 1을 제외한 플러스의 홀수)를 처리하기 위한 종단 개방 분포 상수 선로를 설치함으로써, 그 m차의 고조파를 처리할 수 있다. 따라서, 본 발명에 따르면, 고효율 전력 증폭기인 역F급 증폭기에 관하여, 원리적으로 무한차의 고조파 처리가 가능한 고주파 처리 회로를 제공할 수 있다. 또한, 본 발명에 따르면, 마이크로파대나 밀리파대와 같은 고주파 영역에서 동작 가능한, 역F급 증폭기용의 고조파 처리 회로를 제공할 수 있다. 또한, 본 발명에 따르면, 전체 고조파에 대한 부하 임피던스 조건을 무너뜨리지 않고, 기본파에 대한 부하 임피던스의 조정이 가능한, 역F급 증폭기용의 고조파 처리 회로를 제공할 수 있다.
항목 3에 기재된 발명에 따르면, m차의 고조파(단 m은 1을 제외한 플러스의 홀수)를 처리하기 위한 종단 개방 분포 상수 선로를 설치함으로써, 그 m차의 고조파를 처리할 수 있다. 따라서, 본 발명에 따르면, 고효율 전력 증폭기로서 알려진 F급 증폭기에 관하여, 원리적으로 무한차의 고조파 처리가 가능한 고주파 처리 회로를 제공할 수 있다.
항목 4 또는 5에 기재된 발명에 따르면, 고조파의 특성에 영향을 주지 않고, 기본파(예를 들면 1.9GHz)에 대한 부하 임피던스의 리액턴스 성분의 조정이 가능하다.
항목 6에 기재된 발명에 따르면, F급 또는 역F급 증폭 회로의 소형화를 도모할 수 있다.
<발명을 실시하기 위한 최선의 형태>
<제1 실시 형태의 구성: 역F급>
본 발명의 제1 실시 형태에 따른 고조파 처리 회로(부하 회로)를, 도 1∼도 5를 참조하면서 설명한다. 우선, 도 1에 기초하여 이 부하 회로의 구성을 설명한다. 이 부하 회로는, 증폭용 트랜지스터(후술함)의 출력 단자와 부하 저항 Ro 사이에 접속되는 것이다. 이 부하 회로는, 결합 분포 상수 선로 CT와, λ/2 형성용의 분포 상수 선로 T와, 복수의 종단 개방 분포 상수 선로 T3∼Tn과, 리액턴스 보상용 종단 개방 분포 상수 선로 T*를 주요한 구성으로서 구비하고 있다.
결합 분포 상수 선로 CT의 입력 단자 c는, 증폭용 트랜지스터의 출력 단자에 접속되는 것이다. 결합 분포 상수 선로 CT의 길이는 증폭용 트랜지스터의 출력에서의 기본파의 파장(λ)의 1/4의 길이를 갖고 있다. 구체적으로는, 이 실시 형태에서의 결합 분포 상수 선로 CT는, 2개의 평행한 분포 상수 선로 CT1 및 CT2로 구성되어 있고, 각각의 분포 상수 선로가, λ/4의 길이를 갖고 있다.
λ/2 형성용의 분포 상수 선로 T의 입력측은, 결합 분포 상수 선로 CT의 출력 단자 b에 직렬로 접속되어 있다. 분포 상수 선로 T의 출력측은, 부하 저항 Ro(이 예에서는 50Ω)에 직렬로 접속되어 있다. 분포 상수 선로 T의 길이는, 결합 분포 상수 선로 CT와 마찬가지(즉 λ/4)로 되어 있다. 이에 의해, 결합 분포 상수 선로 CT와 분포 상수 선로 T를 맞춘 길이는, λ/2로 되어 있다.
복수의 종단 개방 분포 상수 선로 T3∼Tn(도면에서는 T7까지)은, 서로 병렬로, 분포 상수 선로 T의 출력 단자 a에 접속되어 있다. 여기에서, n은 1을 제외한 플러스의 홀수이다. 이들 종단 개방 분포 상수 선로 T3∼Tn(일반적으로 Tm으로 표현될 수 있음)의, 각각의 선로 길이 L은,
L=λ/(4m)(단, m=3, 5, 7, …, n)
으로 되어 있다.
또한, 본 실시 형태에서는, 복수의 종단 개방 분포 상수 선로 T3∼Tn은, 연속적으로 모두 설치되어 있는 것은 아니다. 즉, 본 실시 형태에서는, 「m=pk(단, p 및 k는 1을 제외한 플러스의 홀수)로 표현되는 m에 대응하는 선로 길이를 갖는 종단 개방 분포 상수 선로 T3∼Tn」 중, 어느 하나 또는 모든 배치가 생략된 것으로 되어 있다. 여기에서, 「생략되었다」란, 설치되어 있지 않은 것을 의미한다. 예를 들면, p=3이고 또한 k=3인 경우로서, T9를 생략할 수 있다. 또한, k는, 실제로 설치된 Tk에서의 k를 의미한다. 따라서, T3을 설치한 경우에, p=3으로 하면, T9를 생략한다고 하는 의미이다. p는, 상기 조건을 충족시키면, 임의로 설정할 수 있다. 이 생략에 관해서는, 상기 특허 문헌 2에도, 마찬가지의 사고 방식이 기재되어 있다. 그러나, 본 실시 형태에서는, 짝수차 고조파에 대한 선로를 기본적으로 모두 제외할 수 있는 점에서, 특허 문헌 2의 기술과는 상위하다. 또한, 원리적으로 생략할 수 있는 종단 개방 분포 상수 선로(예를 들면 상기한 T9의 선로)를 실제로 설치하는 것은 가능하다. 즉, 생략할 수 있는 선로를 실제로 생략하는 것은 필수는 아니다.
다음으로, 본 실시 형태의 부하 회로를 이용한 증폭 회로의 예를 도 2에 기초하여 설명한다. 이 예에서는, 증폭용 트랜지스터 S의 출력 단자에, 결합 분포 상수 선로 CT의 입력 단자 c가 접속되어 있다. 또한, 신호 입력 단자 IN의 직후에는, 직류 저지용의 커플링 컨덴서 C1이 접속되어 있다. 또한, 트랜지스터 S에는 전원 전압 Vg 및 Vdd가 공급되어 있다. 또한, 도 2에서 부호 Ti1 및 부호 Ti2는, 입력 정합용의 분포 상수 선로를 나타내고 있다.
<제1 실시 형태의 동작>
다음으로, 본 실시 형태에 따른 부하 회로의 동작(역F급 동작)에 대하여 설명한다.
우선, 기본파에 대하여 λ/4의 길이를 갖는 결합 분포 상수 선로 CT에서는, 양쪽 종단이 개방인 경우, 입출력의 양쪽 접속부에서 짝수차 고조파에 대해서는 개방 상태, 홀수차 고조파에 대해서는 단락 상태로 되도록 정재파가 설 수 있다. 이 때, 양쪽 선로 내에서의 정재파 분포가 동일한 짝수차 고조파에서는, 선로 사이에 전위차가 없기 때문에 결합이 생기지 않는다. 그 때문에, 입력으로부터 보아 단순한 λ/4의 종단 개방 분포 상수 선로로 되고, 트랜지스터 출력 단자측으로부터 부하측을 보았을 때에, 짝수차 고조파에 대하여 실질적으로 무한대의 부하 임피던스로 된다. 여기에서, 「실질적으로」란, 「회로의 동작에 필요한 정도에서」 라는 의미이다. 이후에서도 마찬가지이다.
한편, 양쪽 선로 내에서의 정재파 분포가 반전하는 홀수차 고조파에서는 강한 결합이 생기고, 선로의 특성 임피던스에 따라서 입력으로부터 출력에의 전송이 이루어진다. 이 때, 이 결합 분포 상수 선로 CT는, 기본파에 대하여 λ/4의 길이를 갖는 1개의 분포 상수 선로로서 기능한다.
결합 분포 상수 선로 CT의 출력측에 접속된, 기본파에 대하여 λ/4의 길이를 갖는 분포 상수 선로 T는, 결합 분포 상수 선로 CT와 함께 λ/2의 길이를 갖는 분포 상수 선로로서 생각할 수 있다. 이 때, 분포 상수 선로 T의 출력측에 접속된, 각 홀수차 고조파의 파장 λ에 대하여 λ/4의 길이를 갖는 복수의 종단 개방 분포 상수 선로 T3∼Tn에 의해, 분포 상수 선로 T의 출력점에서 홀수차 고조파에 대하여 단락 상태로 된다. 따라서, 트랜지스터 출력 단자측으로부터 부하측을 보았을 때에 홀수차 고조파에 대하여 실질적으로 0의 부하 임피던스로 된다. 또한, 본 실시 형태의 회로에 대한 상세한 동작에 대해서는 후술한다.
본 실시 형태의 회로에서는, 결합 분포 상수 선로 CT에 의해 짝수차 고조파를 처리할 수 있으므로, 짝수차 고조파를 처리하기 위해 개별적인 스터브를 설치할 필요가 없다. 이 때문에, 이 회로에 따르면, 역F급 동작을 위한 고조파 처리 회로를 소형화하는 것이 가능하게 된다.
본 실시 형태의 회로에서는, m차의 고조파(단, m은 1을 제외한 플러스의 홀수)를 처리하기 위한 종단 개방 분포 상수 선로 Tm을 설치함으로써, 그 m차의 고조파를 처리할 수 있다. 따라서, 이 회로에 따르면, 고효율 전력 증폭기인 역F급 증폭기에 관하여, 원리적으로 무한차의 고조파 처리가 가능한 고주파 처리 회로를 제공할 수 있다. 단, 당연하지만, 실제로는, 처리가 필요한 차수에 대응한 종단 개방 분포 상수 선로 Tm까지를 설치하면 된다. 즉, 종단 개방 분포 상수 선로 Tm을 실제로 몇개까지 설치할지는, 고조파 처리가 어느 차수까지 필요한지에 의해 결정된다. 본 실시 형태의 회로에 따르면, 처리가 필요한 차수가 높아져도, 원리적으로는 대응이 가능하다고 하는 이점이 있다.
또한, 이 회로에 따르면, 상기한 특허 문헌 3에 기재된 바와 같은 리액턴스 회로망을 이용할 필요가 없으므로, 마이크로파대나 밀리파대와 같은 고주파 영역에서 동작 가능한, 역F급 증폭기용의 고조파 처리 회로를 제공할 수 있다.
또한, 분포 상수 선로 T의 출력측에 리액턴스 보상용의 종단 개방 분포 상수 선로 T*를 접속함으로써, 고조파의 특성에 영향을 주지 않고, 기본파(예를 들면 1.9GHz)에 대한 부하 임피던스의 리액턴스 성분의 조정이 가능하다. 또한, 결합 분포 상수 선로 CT 및 분포 상수 선로 T의 특성 임피던스도 함께 조정함으로써, 부하 임피던스의 최적화가 도모된다. 즉, 이 회로에 따르면, 전체 고조파에 대한 부하 임피던스 조건을 무너뜨리지 않고, 기본파에 대한 부하 임피던스의 조정이 가능한, 역F급 증폭기용의 고조파 처리 회로를 제공할 수 있다.
본 실시 형태에 따른 부하 회로의 부하 임피던스 특성을 도 3에 나타낸다. 부하 임피던스가, 짝수차 고조파에 대하여 매우 커져(즉 실질적으로 무한대로 되어), 홀수차 고조파에 대하여 0으로 되어 있다. 따라서, 본 실시 형태의 회로에 의해, 역F급의 증폭 동작을 행하게 하는 것이 가능하게 되어 있다. 도 3에 나타내는 특성은 계산에 의해 구한 것이며, 그 조건은 이하와 같다.
(계산 조건)
ㆍ결합 분포 상수 선로 CT
평형 모드 특성 임피던스: 252Ω
불평형 모드 특성 임피던스: 32Ω
ㆍ분포 상수 선로 T
특성 임피던스: 30Ω
ㆍ홀수차 고조파 처리용-종단 개방 분포 상수 선로
특성 임피던스: 50Ω
ㆍ기본파 리액턴스 조정용-종단 개방 분포 상수 선로
특성 임피던스: 50Ω
전기 길이(기본파에 대하여): 120°
ㆍ부하 저항: 50Ω
본 실시 형태의 부하 회로를, 하기 조건의 증폭용 트랜지스터 S에 적용하였다. 조건은 이하와 같다.
포화 드레인 전류: 60mA
임계값 전압: -0.9V
전원 전압: 3.4V
최대 발진 주파수 fmax: 70GHz
구성: 헤테로 접합 FET
이 경우의 드레인 전류 단자에서의 전압ㆍ전류 특성을, 하모닉 밸런스 시뮬레이터에 의해 계산하였다. 그 결과를 도 4에 나타낸다. 순시 전압과 순시 전류의 겹침이 거의 없어져 있어, 이상적인 역F급 동작에 가까운 동작을 실현하고 있다. 이 때의 부가 전력 효율(Power-added Efficiency: PAE)을 도 5에 나타낸다. 이 도면으로부터, PAE는 90%를 초과하는 것을 알 수 있다. 또한, 이 도면에서, Pout는, 부하 저항에서 얻어지는 출력 전력을 나타내고 있다.
제1 실시 형태에서는, 상기한 동작의 설명으로부터 명확한 바와 같이, 결합 분포 상수 선로 CT가, 짝수차 고조파에 대한 입력 임피던스를 실질적으로 무한대로 조정하는 제1 임피던스 조정부를 구성하고 있다.
또한, 제1 실시 형태에서는, λ/2 형성용의 분포 상수 선로 T와, 복수의 종단 개방 분포 상수 선로 Tm이, 홀수차 고조파에 대한 입력 임피던스를 실질적으로 0으로 조정하는 제2 임피던스 조정부를 구성하고 있다. 또한, 상기한 동작의 설명으로부터 명확한 바와 같이, 제1 임피던스 조정부를 구성하는 결합 분포 상수 선로 CT도, 홀수차 고조파에 대한 입력 임피던스를 실질적으로 0으로 조정하는 기능을 발휘하는 데에 도움이 되고 있다. 따라서, 본 실시 형태에서는, 제1 임피던스 조정부와 제2 임피던스 조정부에 의해, 홀수차 고조파를 조정하게 된다.
<제2 실시 형태의 구성: F급>
다음으로, 본 발명의 제2 실시 형태에 따른 고조파 처리 회로(부하 회로)를, 도 6∼도 10을 참조하면서 설명한다. 본 실시 형태의 설명에서는, 상기한 제1 실시 형태에서의 구성 요소와 기본적으로 공통되는 요소에 대해서는 동일한 부호를 이용하여 설명을 간략화한다.
우선, 도 6에 기초하여 이 부하 회로의 구성을 설명한다. 이 부하 회로는, 증폭용 트랜지스터(후술함)의 출력 단자와 부하 저항 Ro 사이에 접속되는 것이다. 이 부하 회로는, 결합 분포 상수 선로 CT와, 복수의 종단 개방 분포 상수 선로 T3∼Tn과, 리액턴스 보상용 종단 개방 분포 상수 선로 T*를 주요한 구성으로서 구비하고 있다.
결합 분포 상수 선로 CT의 입력 단자 c는, 증폭용 트랜지스터의 출력 단자에 접속되어 있다. 결합 분포 상수 선로 CT의 길이는 증폭용 트랜지스터의 출력에서의 기본파의 파장(λ)의 1/4의 길이를 갖고 있다. 이 구성은, 제1 실시 형태와 마찬가지이다. 단, 제2 실시 형태에서는, 결합 분포 상수 선로 CT를 구성하는 분포 상수 선로 CT1 및 CT2의 각각이, 종단 단락으로 되어 있다(도 6 참조).
복수의 종단 개방 분포 상수 선로 T3∼Tn(도면에서는 T7까지)은, 서로 병렬로 결합 분포 상수 선로 CT의 출력 단자 d에 접속되어 있다. 여기에서, n은 1을 제외한 플러스의 홀수이다. 이들 종단 개방 분포 상수 선로 T3∼Tn(일반적으로 Tm으로 표현될 수 있음)의, 각각의 선로 길이 L은,
L=λ/(4m)(단, m=3, 5, 7, …, n)
으로 되어 있다.
또한, 본 실시 형태에서는, 복수의 종단 개방 분포 상수 선로 T3∼Tn은, 연속적으로 모두 설치되어 있는 것은 아니다. 즉, 본 실시 형태에서는, 「m=pk(단, p 및 k는 1을 제외한 플러스의 홀수)로 표현되는 m에 대응하는 선로 길이를 갖는 종단 개방 분포 상수 선로 T3∼Tn」중, 어느 하나 또는 모든 배치가 생략된 것으로 되어 있다. 여기에서, 「생략되었다」란, 설치되어 있지 않은 것을 의미한다. 예를 들면, p=3이고 또한 k=3인 경우로서, T9를 생략할 수 있다. 또한, k는, 실제로 설치된 Tk에서의 k를 의미한다. 따라서, T3을 설치한 경우에, p=3으로 하면, T9를 생략한다고 하는 의미이다. p는, 상기한 조건을 만족하는 한, 임의로 선택할 수 있다. 이 생략에 관해서는, 상기 특허 문헌 2에도, 마찬가지의 사고 방식이 기재되어 있다. 그러나, 본 실시 형태에서는, 짝수차 고조파에 대한 선로를 기본적으로 모두 제외할 수 있는 점에서, 특허 문헌 2의 기술과는 상위하다. 또한, 원리적으로 생략할 수 있는 종단 개방 분포 상수 선로(예를 들면 상기한 T9의 선로)를 실제로 설치하는 것은 가능하다. 즉, 생략할 수 있는 선로를 실제로 생략하는 것은 필수는 아니다.
다음으로, 본 실시 형태의 부하 회로를 이용한 증폭 회로의 예를 도 7에 기초하여 설명한다. 이 예에서는, 증폭용 트랜지스터 S의 출력 단자에, 결합 분포 상수 선로 CT의 입력 단자 c가 접속되어 있다. 또한, 신호 입력 단자 IN의 직후에는, 직류 저지용의 커플링 컨덴서 C1이 접속되어 있다. 또한, 결합 분포 상수 선로 CT에서의 입력측의 분포 상수 선로 CT1의 종단측에는, 직류 저지용의 커플링 컨덴서 C2가 접속되어 있다. 또한, 트랜지스터 S에는 전원 전압 Vg 및 Vdd가 공급되어 있다. 도 7에서 부호 Ti1 및 부호 Ti2는 입력 정합용 분포 상수 선로를 나타내고 있다.
<제2 실시 형태의 동작>
다음으로, 본 실시 형태에 따른 부하 회로의 동작(F급 동작)에 대하여 설명한다.
우선, 기본파에 대하여 λ/4의 길이를 갖는 결합 분포 상수 선로 CT에서는, 양쪽 종단이 단락인 경우, 입출력의 양쪽 접속부에서 짝수차 고조파에 대해서는 단락 상태, 홀수차 고조파에 대해서는 개방 상태로 되도록 정재파가 설 수 있다. 이 때, 양쪽 선로 내에서의 정재파 분포가 동일한 짝수차 고조파에서는, 선로 사이에 전위차가 없기 때문에 결합이 생기지 않는다. 그 때문에, 입력으로부터 보아 단순한 λ/4의 종단 단락 분포 상수 선로로 되어, 트랜지스터 출력 단자측으로부터 부하측을 보았을 때, 짝수차 고조파에 대하여 실질적으로 0의 부하 임피던스로 된다.
한편, 양쪽 선로 내에서의 정재파 분포가 반전하는 홀수차 고조파에서는 강한 결합이 생기고, 선로의 특성 임피던스에 따라서 입력으로부터 출력에의 전송이 이루어진다. 이 때, 이 결합 분포 상수 선로 CT는, 기본파에 대하여 λ/4의 길이를 갖는 분포 상수 선로와 동등한 동작을 한다.
이 때, 결합 분포 상수 선로 CT의 출력측에 접속된, 각 홀수차 고조파의 파장 λ에 대하여 λ/4의 길이를 갖는 복수의 종단 개방 분포 상수 선로 T3∼Tn에 의해, 결합 분포 상수 선로 CT의 출력점에서 홀수차 고조파에 대하여 단락 상태로 된다. 따라서, 트랜지스터 출력 단자측으로부터 부하측을 보았을 때에 홀수차 고조파에 대하여 실질적으로 무한대의 부하 임피던스로 된다.
본 실시 형태의 회로에서는, 결합 분포 상수 선로 CT에 의해 짝수차 고조파를 처리할 수 있으므로, 짝수차 고조파를 처리하기 위하여 개별적인 스터브를 설치할 필요가 없다. 이 때문에, 이 회로에 따르면, F급 동작을 위한 고조파 처리 회로를 소형화하는 것이 가능하게 된다.
본 실시 형태의 회로에서는, m차의 고조파(단, m은 1을 제외한 플러스의 홀수)를 처리하기 위한 종단 개방 분포 상수 선로 Tm을 설치함으로써, 그 m차의 고조파를 처리할 수 있다. 따라서, 이 회로에 따르면, 고효율 전력 증폭기인 F급 증폭기에 관하여, 원리적으로 무한차의 고조파 처리가 가능한 고주파 처리 회로를 제공할 수 있다. 단, 당연하지만, 실제로는, 처리가 필요한 차수에 대응한 종단 개방 분포 상수 선로 Tm까지를 설치하면 된다. 즉, 종단 개방 분포 상수 선로 Tm을 실제로 몇개까지 설치할지는, 고조파 처리가 어느 차수까지 필요한지에 의해 결정된다. 본 실시 형태의 회로에 따르면, 처리가 필요한 차수가 높아져도, 원리적으로는 대응이 가능하다고 하는 이점이 있다.
또한, 분포 상수 선로 T의 출력측에 리액턴스 보상용 종단 개방 분포 상수 선로 T*를 접속함으로써, 고조파의 특성에 영향을 주지 않고, 기본파(예를 들면 1.9GHz)에 대한 부하 임피던스의 리액턴스 성분의 조정이 가능하다. 또한, 결합 분포 상수 선로 CT 및 분포 상수 선로 T의 특성 임피던스도 함께 조정함으로써, 부하 임피던스의 최적화가 도모된다.
본 실시 형태에 따른 부하 회로의 부하 임피던스 특성을 도 8에 나타낸다. 부하 임피던스가, 홀수차 고조파에 대하여 매우 커지고, 짝수차 고조파에 대하여 0으로 되어 있다. 따라서, 본 실시 형태의 회로에 의해, F급의 동작을 실행시키는 것이 가능하게 되어 있다.
도 8에 나타내는 특성은 계산에 의해 구한 것이며, 그 조건은 이하와 같다.
(계산 조건)
ㆍ결합 분포 상수 선로 CT
평형 모드 특성 임피던스: 252Ω
불평형 모드 특성 임피던스: 53Ω
ㆍ홀수차 고조파 처리용-종단 개방 분포 상수 선로
특성 임피던스: 50Ω
ㆍ기본파 리액턴스 조정용-종단 개방 분포 상수 선로
특성 임피던스: 50Ω
전기 길이(기본파에 대하여): 153°
ㆍ부하 저항: 50Ω
본 실시 형태의 부하 회로를, 하기 조건의 증폭용 트랜지스터 S에 적용하였다. 조건은 이하와 같다.
포화 드레인 전류: 60mA
임계값 전압: -0.9V
전원 전압: 3.4V
최대 발진 주파수 fmax: 70GHz
구성: 헤테로 접합 FET
이 경우의 드레인 전류 단자에서의 전압ㆍ전류 특성을, 하모닉 밸런스 시뮬레이터에 의해 계산하였다. 그 결과를 도 9에 나타낸다. 순시 전압과 순시 전류의 겹침이 거의 없어져 있어, 이상적인 F급 동작에 가까운 동작을 실현하고 있다. 이 때의 부가 전력 효율(Power-added Efficiency: PAE)을 도 10에 나타낸다. 이 도면으로부터, PAE는 90%를 초과하는 것을 알 수 있다. 또한, 이 도면에서, Pout는, 부하 저항에서 얻어지는 출력 전력을 나타내고 있다.
제2 실시 형태에서는, 상기한 동작의 설명으로부터 명확한 바와 같이, 결합 분포 상수 선로 CT가, 짝수차 고조파에 대한 입력 임피던스를 실질적으로 0으로 조정하는 제1 임피던스 조정부를 구성하고 있다.
또한, 제2 실시 형태에서는, 복수의 종단 개방 분포 상수 선로 Tm이 제2 임피던스 조정부를 구성하고 있다. 본 실시 형태에서는, 상기한 바와 같이, 제1 임피던스 조정부와 제2 임피던스 조정부가, 홀수차 고조파에 대한 입력 임피던스를 실질적으로 무한대로 조정하는 기능을 발휘하고 있다.
또한, 상기 각 실시 형태의 기재는 단순한 일례에 지나지 않으며, 본 발명에 필수적인 구성을 나타낸 것은 아니다. 각 부의 구성은, 본 발명의 취지를 달성할 수 있는 것이면, 상기에 한하지 않는다. 예를 들면, 상기 각 실시 형태에서는, 증폭기로서 트랜지스터를 이용하였지만, 이 대신에, 부성 저항의 2단자 증폭 소자를 이용할 수도 있다. 그러한 소자의 예로서, 임팩트 다이오드, 건 다이오드, 공명 터널 다이오드 등이 있다. 상기한 각 실시 형태에서는, 증폭기의 일례로서, 단일한 증폭 소자(예를 들면 트랜지스터나 부성 저항 2단자 증폭 소자)를 이용하고 있지만, 회로에 의해 구성된 증폭기를 이용하는 것도 가능하다고 생각된다.
또한, 상기한 각 실시 형태에서는, 리액턴스 성분을 보상하는 보상용 분포 상수 선로 T*를 설치하는 구성으로 하였지만, 이 대신에, 증폭기 S의 출력 단자 c에서의 기본파의 리액턴스 성분을 보상하는 리액턴스 소자(도시하지 않음)를 설치하여도 된다.
또한, 본 발명의 장치는, 상기한 각 실시 형태에 한정되는 것이 아니며, 본 발명의 요지를 일탈하지 않는 범위 내에서 여러가지의 변경을 가할 수 있다.
[동작 원리의 보충 설명]
이하, 상기한 각 실시 형태에 따른 회로의 동작 원리를 보충하여 설명한다.
<F급 증폭기 및 역F급 증폭기의 동작 원리>
전력 증폭기의 하나인 F급 증폭기에서는, 2배, 3배, …의 주파수의 고조파를 적절하게 처리함으로써 트랜지스터(증폭기) 내에서의 전류ㆍ전압 파형을 조정하여, 고효율 동작을 실현하고 있다. 구체적으로는, 짝수차 고조파가 단락, 홀수차 고조파가 개방으로 되는 부하를 증폭용 트랜지스터의 출력 단자에 접속함으로써, 트랜지스터의 출력측으로부터 내부에 유입되는 전류 파형을 반파 정류 파형, 트랜지스터의 출력 단자에 걸리는 전압을 방형 파형으로 하고 있다(도 11의 a 참조).
이 경우, 전류 파형과 전압 파형의 겹침이 없기 때문에 트랜지스터 내에서의 전력 소비가 없어, 고효율 동작으로 된다. 한편, 이 고조파 처리에서 단락과 개방을 교체하면 전류 파형과 전압 파형의 관계가 역전하는데, 이 경우에도 파형의 겹침은 없어, 마찬가지로 고효율화가 도모된다(도 11의 b). 이 방법을 이용한 증폭기를 역F급 증폭기라고 부른다. 어느 쪽도 이상적으로는 100%의 효율(콜렉터 효율, 드레인 효율)을 실현할 수 있다.
이러한 고조파 처리를 분포 상수 선로로 실현하는 방법을 설명한다. 우선, 기본 주파수의 파장에 대하여 1/4의 길이를 갖는 분포 상수 선로의 종단(도 12중에서 우측)을, 단락 또는 개방으로 한 경우를 생각한다(도 12 참조). 도 12에는 기본파, 2배파, 3배파에 대한 정재파의 모습을 함께 나타내고 있다. 종단을 단락한 경우(도 12의 (a) 참조), 기본파에 대해서는 입력단에서 전류 정재파가 0, 전압 정재파가 최대로 되고, 임피던스가 무한대로 된다. 2배파에 대해서는 반대로 전압 정재파가 0, 전류 정재파가 최대로 되고, 임피던스가 0으로 된다. 3배파 이상에서는 이들을 교대로 반복하게 된다. 또한, 종단 개방의 경우(도 12의 (b) 참조)에는 그 반대의 특성으로 된다. 입력단에서의 임피던스-주파수 특성의 계산예를 도 13에 나타낸다. 도면으로부터, 2배파 이상의 고조파에 대하여, 종단 단락(도 13의 a 참조)의 경우에는 F급의 부하 조건을 충족하고 있고, 종단 개방(도 13의 b 참조)의 경우에는 역F급의 부하 조건을 충족하고 있는 것을 알 수 있다. 즉, 2배파 이상의 고조파에 대해서만 단락, 혹은 개방을 실현할 수 있으면, 원리상, 임의의 고조파까지 처리 가능한 F급 혹은 역F급의 증폭기를 실현할 수 있다.
기존의 F급용 고조파 처리 회로(도 14 참조)에서는, λ0/4의 길이를 갖는 분포 상수 선로의 도 12의 종단부에서 각 고조파를 단락하기 위하여, 각각의 고조파에 대하여 1/4 파장으로 되는 종단 개방 분포 상수 선로를 처리하는 고조파의 수만큼 접속되어 있다(단 일부 생략 가능). 여기에서 λ0은 기본파의 파장, λm은 m차 고조파의 파장이다. 또한, 출력된 기본파를 취출하기 위한 선로도 동일한 점에 접속된다. 이 때, 종단부에서의 임피던스는 각각의 임피던스의 병렬 합성값으로 된다. 병렬 회로에서는, 어느 하나의 선로의 임피던스가 0이면 합성 임피던스가 0으로 되기 때문에, 임의의 고조파 단락용 분포 상수 선로에 의한, 그 고조파 주파수에서의 단락 상태는, 다른 선로의 임피던스값에 영향을 받지 않고, 0 임피던스로 유지된다.
한편, 역F급에서는 도 12의 (b)에 도시된 바와 같이, 분포 상수 선로의 종단부를 개방으로 할 필요가 있다. 그러나, 상기 F급과 마찬가지의 구성을 생각한 경우에는, 각 고조파에 대하여 개방으로 되는 각각의 분포 상수 선로를 종단부에 접속하였다고 하여도, 개방 임피던스가 다른 선로의 임피던스의 영향을 받게 되므로, 원하는 부하 조건이 얻어지지 않는다. 또한, 분포 상수 선로의 임피던스를 직렬로 접속한다고 하는 것은 구조상 불가능하다. 따라서, 역F급의 부하 상태를 실현하기 위해서는, 상기 F급과는 다른 회로 구성을 생각할 필요가 있다.
<결합 분포 상수 선로를 이용한 고조파 처리 회로의 동작 원리>
상기한 각 실시 형태에 따른 고조파 처리 회로에서는, 새롭게 결합 분포 상수 전송 선로를 도입하고 있다. 이것은, 평행에 근접한 2개의 분포 상수 선로가 전기적으로 결합된 것으로서, 평형 모드에서의 전송 선로 및 대역 통과 필터 등에 이용된다.
도 15에, 한쪽의 선로의 일단을 입력으로 하고, 다른 한쪽의 선로의 다른 단을 출력으로 한 경우의 결합 분포 상수 전송 선로의 개략도를 도시한다. 각 선로는 기본 파장 λ0의 1/4의 길이를 갖고 있다. 또한, 도면에서는, 각각의 분포 상수 선로의 단자가 없는 쪽(종단)을 개방(도 15의 a) 혹은 단락(도 15의 b)으로 한 2개의 경우를 나타내고 있다.
도 16에, 도 15에 나타낸 결합 분포 상수 선로의 투과 특성의 계산예를 나타낸다(도면 중 실선). 또한, 비교로서 기본 파장의 1/4의 길이를 갖는 분포 상수 선로의 계산예도 함께 나타낸다(도면 중 파선). 도 16의 a 및 16의 b의 투과 강도 특성에 따르면, 2배, 4배, …의 짝수차 고조파에 대하여 양방의 결합 분포 상수 선로 모두 투과가 0인 것을 알 수 있다. 이것은, 짝수차 고조파에서는 결합이 일어나지 않고, 각 종단에서의 전반사에 의해 입력측으로 모두 복귀되어 있는 것을 나타낸다. 한편, 도 16의 c 및 도 16의 d의 지연 특성에서, 기본파를 포함하는 3배, 5배, …의 홀수차 고조파에 주목하면, 도 16의 c의 경우에는, 비교의 분포 상수 선로와 동일한 위상차를 갖고 있고, 또한 도 16의 d의 경우에는, 비교의 분포 상수 선로의 값으로부터 180도의 지연을 유지하고 있다. 이 지연 특성은, 후에 설명하는 홀수차 고조파 처리에서 중요한 특성으로 된다.
다음으로, 도 15에 나타내는 선로의 출력이 50Ω으로 종단되어 있는 경우(도 17 참조)의 입력 임피던스 주파수 특성의 계산예를 도 18에 나타낸다. 짝수차 고조파에 대하여, 도 18의 a의 경우에는 이상상 무한대의 임피던스값으로 되고, 도 18의 b의 경우에는 0으로 된다. 이것은, 짝수차 고조파에 대해서만, 도 12에 나타내는 분포 상수 선로와 동일한 상태가 얻어지기 때문이다. 따라서, 이 결합 분포 상수 선로를 이용함으로써, 역F급 혹은 F급의, 짝수차 고조파에 대한 부하 조건을 만족시킬 수 있다.
<역F급에서의 홀수차 고조파 처리에 대하여>
홀수차 고조파 처리를 행하는 방법에 관하여, 우선, 역F급의 경우에 대하여 설명한다. 역F급의 부하 조건을 만족하기 위해서는, 짝수차 고조파 처리에 대하여, 도 15의 a의 선로를 이용하게 된다. 전술한 바와 같이, 이 선로는, 홀수차 고조파에 대하여, 기본 파장의 1/4의 길이를 갖는 분포 상수 선로와 등가이다.
여기에서, 기본 파장의 1/2의 길이를 갖는 분포 상수 선로의 종단을 단락한 경우의 특성을 생각하면, 도 13의 a에서 f0을 f0/2로 치환하면 되므로, 입력 임피던스가 기본파를 포함하는 모든 고조파에 대하여 0으로 된다.
따라서, 우선, 도 15의 a의 결합 분포 상수 선로의 출력 단자에, 기본 파장의 1/4의 길이를 갖는 분포 상수 선로를 더 접속하고, 홀수차 고조파에 대하여 등가적으로 기본 파장의 1/2의 길이를 갖는 분포 상수 선로로 한다. 그리고, 그 종단부를 각 홀수차 고조파에 대해서만 단락 상태로 하기 위하여, 홀수차 고조파의 각 파장에 대하여 1/4 파장으로 되는 종단 개방 분포 상수 선로를 처리하는 고조파의 수만큼 접속(단 일부 생략 가능)한다(도 19의 a 참조). 이에 의해, 선로 전체의 입력 임피던스 특성에서, 홀수차 고조파에 대하여 0 임피던스라는 역F급의 부하 조건이 만족된다(도 20의 a 참조). 또한, 도 19의 a는, 도 1 중에서 고조파 처리 부분을 뽑아낸 것에 상당한다.
<F급에서의 홀수차 고조파 처리에 대하여>
다음으로 F급의 경우에 대하여 설명한다. F급의 경우도, 상기와 마찬가지로 도 15의 b의 선로를 이용함으로써 짝수차 고조파 처리가 이루어진다.
한편, 도 16의 d에 나타내는 이 결합 분포 상수 선로의 홀수차 고조파에 대한 특성에서는, 기본 파장의 1/4의 길이를 갖는 분포 상수 선로의 특성에 대하여 어느 홀수차 고조파에서도 180도의 지연을 갖고 있다. 180도의 전기 길이는 정재파의 주기에 상당하므로, 180도의 정수배의 위상차 어긋남을 갖는 분포 상수 선로마다의, 입력단에서의 임피던스 특성은 서로 동일하게 된다. 따라서, 도 15의 b에 나타내는 결합 분포 상수 선로의 출력 단자를 단락하였을 때의 홀수차 고조파에 대한 입력 임피던스는, 도 13의 a와 동일하게, 이상상 무한대로 된다.
따라서, 그 출력 단자를 각 홀수차 고조파에 대해서만 단락 상태로 하기 위하여, 기본 파장의 1/4 파장으로 되는 종단 개방 분포 상수 선로를, 처리하는 고조파의 수만큼 접속(단 일부 생략 가능)한다(도 19의 b 참조). 이에 의해, 선로 전체의 입력 임피던스 특성에서, 홀수차 고조파에 대하여 이상상 무한대 임피던스라는 F급의 부하 조건이 만족된다(도 20의 b 참조). 또한, 도 19의 b는, 도 6 중에서 고조파 처리 부분을 뽑아낸 것에 상당한다.
<F급 증폭기와의 비교에서의, 역F급 증폭기의 이점에 대하여>
마이크로파 전력 증폭기의 고효율화에 관하여, 짝수차 고조파를 단락, 홀수차 고조파를 개방으로 하는 F급 증폭기가 잘 알려져 있으며, 전술한, 임의의 차수까지 처리 가능한, 분포 상수 선로에 의한 회로 구성(도 14 참조)이 이미 보고되어 있다. 최근, 전술한 역F급의 고조파 처리에 의한 고효율 증폭기가 제안되어 있고(상기 비특허 문헌 1), 또한, 외부 튜너를 이용하여 3차 고조파까지 조정한 검증 실험의 보고(상기 비특허 문헌 2), 그리고, 종단 개방 분포 상수 선로를 몇개 조합하여 3차 고조파까지 조정한 검증 실험의 보고(상기 비특허 문헌 3)가 이루어져 있다. 이들 문헌에서는, 역F급의 쪽이 F급보다도 높은 효율을 얻을 수 있는 것이 개시되어 있다.
구체적으로는, 도 21에 나타내는 트랜지스터의 직류 전류 전압 특성에서, 상승의 기울기를 결정하는 온 저항이 효율에 크게 영향을 주고 있다. 그리고, 동일한 기본파 출력을 얻는 경우, 도 11에 도시한 바와 같이 방형 파형과 반파 정류 파형의 차이로부터, 역F급의 쪽이 전압 진폭이 커지고, 트랜지스터 내에서의 직류 전력 소비량이 F급과 비교하여 작아진다. 이 경향은 온 저항이 클수록 현저화되는 것이 해석에 의해 나타내어져 있다.
이 역F급 동작에서는 트랜지스터에 가해지는 전압이 높아지기 때문에, 최근 활발하게 실용화가 진행되고 있는 고내압 고출력 GaN계 트랜지스터에의 적용이 적합하다고 생각되며, 보다 고출력이고 또한 고효율의 증폭기의 실현이 가능하게 된다고 예측된다.
<실험예>
도 1에 도시한 부하 회로의 부하 임피던스의 실측값을 도 22에 나타낸다. 도 3은 계산에 의해 얻어진 것이지만, 도 22는 실측에 의해 얻어진 것이다. 도 22로부터, 짝수차 고조파에 대하여 1kΩ 이상, 홀수차 고조파에 대하여 십수Ω 이하라는 부하 임피던스 특성을 얻을 수 있는 것을 알 수 있다. 즉, 실측에 의해서도, 도 3에 도시한 예와 마찬가지로, 역F급의 동작에 필요한 부하 임피던스 특성이 얻어지는 것을 확인할 수 있다.
이 실험예의 실험 조건은 이하와 같다.
(실험 조건)
ㆍ선로 기판: 저손실 수지 기판(기판 두께: 1.2mm, 비유전율 εr: 3.5, 유전 정접 tanδ: 0.002)
ㆍ도체: 구리(두께 18마이크로 미터 이상)
ㆍ분포 상수 선로 T: 스트립 선로(트리플레이트 선로)
(신호선-접지면 간격: 0.4mm, 0.8mm(상하 비대칭))
ㆍ분포 상수 선로 CT: 브로드 사이드 결합 선로
(신호선 CT1과 CT2의 간격: 0.2mm, 신호선 CT2와 접지면 G2의 간격: 0.4mm, 신호선 CT1과 접지면 G1의 간격: 0.6mm(상하 비대칭))
ㆍ분포 상수 선로 CT
(선로폭: 0.7mm, 선로의 물리 길이: 20.7mm)
ㆍ분포 상수 선로 T
(선로폭: 4mm, 선로의 물리 길이: 20.7mm)
ㆍ홀수차 고조파 처리용-종단 개방 분포 상수 선로
(선로폭: 0.6mm, 선로의 물리 길이 T3: 6.4mm, T5: 3.4mm, T7: 2.7mm)
ㆍ기본파 리액턴스 조정용-종단 개방 분포 상수 선로 T*
(선로폭: 0.6mm, 선로의 물리 길이: 28.6mm)
ㆍ부하 저항: 50Ω
도 22에 나타내는 실험예에서 이용한 부하 회로의 개략적 구성을 도 23과 도 24에 도시한다. 이 부하 회로에서의 기본적인 구성은, 도 1에 도시하는 회로와 마찬가지이다. 단, 도 23에 도시한 바와 같이, 실험예의 회로에서의 결합 분포 상수 선로 CT는, S자 형상으로 형성되어 있다. 이에 의해, 신호 선로 CT1 및 CT2 중 어느 것에서도, 좌우 측면(폭 방향에서의 양 단면)의 길이(선로의 길이 방향에서의 길이)를 동일하게 할 수 있다. 이에 의해, 결합 분포 상수 선로 CT에서의 특성의 변동을 감소시킬 수 있다고 하는 이점이 있다.
도 1은 본 발명의 제1 실시 형태에 따른 고조파 처리 회로를 도시하는 도면.
도 2는 도 1의 고조파 처리 회로를 이용한 역F급의 증폭 회로를 도시하는 도면.
도 3은 도 1의 고조파 처리 회로의 부하 임피던스 특성을 나타내는 그래프.
도 4는 도 1의 고조파 처리 회로를 이용한 증폭 회로의 특성을 나타내는 그래프로서, 도면에서의 종축은, 드레인 전류 단자에서의 전류 특성(mA) 및 전압 특성(V)을 나타내는 도면.
도 5는 도 4에 도시된 역F급 동작에서의 출력 전압(dBm)과 부가 전력 효율 즉 PAE(%)를 나타내는 그래프.
도 6은 본 발명의 제2 실시 형태에 따른 고조파 처리 회로를 도시하는 도면.
도 7은 도 6의 고조파 처리 회로를 이용한 F급의 증폭 회로를 도시하는 도면.
도 8은 도 6의 고조파 처리 회로의 부하 임피던스 특성을 나타내는 그래프.
도 9는 도 6의 고조파 처리 회로를 이용한 증폭 회로의 특성을 나타내는 그래프로서, 도면에서 종축은, 드레인 전류 단자에서의 전류 특성(mA) 및 전압 특성(V)을 나타내는 도면.
도 10은 도 9에 도시된 F급 동작에서의 출력 전압(dBm)과 부가 전력 효율 즉 PAE(%)를 나타내는 그래프.
도 11의 a 및 b는 이상적인 F급 및 역F급 증폭기에서의 트랜지스터 내의 전 류 파형 및 전압 파형의 개략도이며, 도 11의 (c)는 트랜지스터에서의 전류 및 전압을 취하는 방법을 설명하는 설명도.
도 12는 기본파의 1/4 파장의 길이를 갖는 분포 상수 선로의 종단을, 단락 또는 개방으로 하였을 때의, 기본파, 2배파, 3배파의 정재파의 모습을 나타내는 설명도로서, (a)는 분포 상수 선로의 종단이 단락인 경우, (b)는 종단이 개방인 경우를 나타내는 도면.
도 13은 도 12의 (a) 및 (b)에 나타내는 각 선로의 입력단에서의 임피던스-주파수 특성을 나타내는 그래프.
도 14는 종래의 F급 증폭기용 고조파 처리 회로(고조파 처리 부분만)를 도시하는 회로도.
도 15는 결합 분포 상수 선로의 개략도.
도 16은 도 15에 도시하는 결합 분포 상수 선로의 투과 특성을 나타내는 그래프.
도 17은 출력측이 50Ω의 부하 저항으로 종단된 결합 분포 상수 선로를 도시하는 회로도.
도 18은 도 17에 도시하는 결합 분포 상수 선로의 입력 임피던스 주파수 특성을 나타내는 그래프.
도 19는 역F급(도면의 a) 및 F급(도면의 b) 증폭기용 고조파 처리 회로의 구성을 도시하는 도면.
도 20은 도 19에 도시하는 회로의 출력에 50Ω의 부하 저항을 접속하였을 때 의 입력 임피던스 주파수 특성을 나타내는 그래프.
도 21은 트랜지스터의 직류 전류 전압 특성을 나타내는 그래프.
도 22는 도 1에 도시한 부하 회로의 부하 임피던스의 실측값을 나타내는 그래프.
도 23은 도 22에 나타내는 실험예에서 이용한 부하 회로의 개략적 구성을 도시하는 사시도.
도 24는 도 23의 X-X선에 따른, 주요부의 확대 단면도.
<부호의 설명>
CT: 결합 분포 상수 선로
C1ㆍC2: 직류 저지용 컨덴서
T: λ/2 형성용의 분포 상수 선로
Tm: m차 고조파 처리용의 종단 개방 분포 상수 선로(단 m은 3 이상의 홀수)
T*: 기본파 리액턴스 조정용의 종단 개방 분포 상수 선로
Ti1ㆍTi2: 입력 정합용의 분포 상수 선로
Ro: 부하 저항
S: 증폭기(증폭용 트랜지스터)
VgㆍVdd: 전원 전압

Claims (8)

  1. 증폭기의 출력 단자와 부하 저항 사이에 접속되고, 상기 증폭기의 출력 단자에 나타나는 고조파를 처리하기 위한 회로로서,
    제1 임피던스 조정부와, 제2 임피던스 조정부를 구비하고 있고,
    상기 제1 임피던스 조정부는, 결합 분포 상수 선로를 구비하고 있고,
    상기 결합 분포 상수 선로는, 상기 증폭기의 출력이 입력되는 것이며, 또한 상기 증폭기의 출력에서의 기본파의 파장(λ)의 1/4의 길이를 갖고 있고,
    또한, 상기 제1 임피던스 조정부는, 짝수차 고조파에 대한 입력 임피던스를, 실질적으로 무한대 또는 0 중의 한쪽으로 조정하는 구성으로 되어 있고,
    상기 제1 임피던스 조정부와 상기 제2 임피던스 조정부는, 홀수차 고조파에 대한 입력 임피던스를, 실질적으로 무한대 또는 0 중의 다른 쪽으로 조정하는 구성으로 되어 있는 것을 특징으로 하는 고조파 처리 회로.
  2. 제1항에 있어서,
    상기 제1 임피던스 조정부는, 짝수차 고조파에 대한 입력 임피던스를 실질적으로 무한대로 조정하는 구성으로 되어 있고,
    상기 제1 임피던스 조정부와 상기 제2 임피던스 조정부는, 홀수차 고조파에 대한 입력 임피던스를 실질적으로 0으로 조정하는 구성으로 되어 있고,
    또한, 상기 제2 임피던스 조정부는,
    상기 결합 분포 상수 선로의 출력 단자에 접속되고, 또한 기본파의 파장(λ)의 1/4의 길이를 갖는, λ/2 형성용의 분포 상수 선로와,
    상기 λ/2 형성용의 분포 상수 선로의 출력 단자에 서로 병렬로 접속된 복수의 종단 개방 분포 상수 선로를 갖고 있고,
    상기 복수의 종단 개방 분포 상수 선로는,
    L=λ/(4m)(단, λ는 기본파의 파장, m은 1을 제외한 플러스의 홀수)
    로 표현되는 선로 길이 L을 각각 갖고 있는 것을 특징으로 하는 고조파 처리 회로.
  3. 제1항에 있어서,
    상기 제1 임피던스 조정부는, 짝수차 고조파에 대한 입력 임피던스를 실질적으로 0으로 조정하는 구성으로 되어 있고,
    상기 제1 임피던스 조정부와 상기 제2 임피던스 조정부는, 홀수차 고조파에 대한 입력 임피던스를 실질적으로 무한대로 조정하는 구성으로 되어 있고,
    또한, 상기 제2 임피던스 조정부는,
    상기 결합 분포 상수 선로의 출력 단자에 서로 병렬로 접속된 복수의 종단 개방 분포 상수 선로를 갖고 있고,
    상기 복수의 종단 개방 분포 상수 선로는,
    L=λ/(4m)(단, λ는 기본파의 파장, m은 1을 제외한 플러스의 홀수)
    로 표현되는 선로 길이 L을 각각 갖고 있는 것을 특징으로 하는 고조파 처리 회로.
  4. 제2항에 있어서,
    상기 λ/2 형성용의 분포 상수 선로의 출력 단자에 접속되고, 상기 증폭기의 출력 단자에서의 기본파의 리액턴스 성분을 보상하는 보상용 분포 상수 선로를 더 갖는 것을 특징으로 하는 고조파 처리 회로.
  5. 제2항에 있어서,
    상기 λ/2 형성용의 분포 상수 선로의 출력 단자에 접속되고, 상기 증폭기의 출력 단자에서의 기본파의 리액턴스 성분을 보상하는 리액턴스 소자를 더 갖는 것을 특징으로 하는 고조파 처리 회로.
  6. 제1항 내지 제5항 중 어느 한 항의 고조파 처리 회로에서의 상기 결합 분포 상수 선로의 입력 단자가, 상기 증폭기의 출력 단자에 접속되어 있는 것을 특징으로 하는 증폭 회로.
  7. 제6항에 있어서,
    상기 증폭기로서 증폭용 트랜지스터가 이용되고 있는 증폭 회로.
  8. 제6항에 있어서,
    상기 증폭기로서 부성 저항 2단자 증폭 소자가 이용되고 있는 증폭 회로.
KR1020097004773A 2006-08-08 2007-08-01 고조파 처리 회로 및 이것을 이용한 증폭 회로 KR101052180B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006215181 2006-08-08
JPJP-P-2006-215181 2006-08-08
PCT/JP2007/065057 WO2008018338A1 (fr) 2006-08-08 2007-08-01 Circuit de traitement d'harmoniques et circuit d'amplification mettant en oeuvre ce circuit de traitement

Publications (2)

Publication Number Publication Date
KR20090045317A true KR20090045317A (ko) 2009-05-07
KR101052180B1 KR101052180B1 (ko) 2011-07-26

Family

ID=39032871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097004773A KR101052180B1 (ko) 2006-08-08 2007-08-01 고조파 처리 회로 및 이것을 이용한 증폭 회로

Country Status (6)

Country Link
US (1) US8164396B2 (ko)
EP (1) EP2058943B1 (ko)
JP (1) JP5177675B2 (ko)
KR (1) KR101052180B1 (ko)
CN (1) CN101517892B (ko)
WO (1) WO2008018338A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256611A2 (en) 2009-05-25 2010-12-01 Lg Electronics Inc. Display device and method of controlling the same

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080252222A1 (en) * 2007-04-16 2008-10-16 Texas Instruments Incorporated Systems and methods for driving light-emitting diodes
US8054135B2 (en) * 2008-12-05 2011-11-08 General Electric Company Class-E amplifier and lighting ballast using the amplifier
EP2211459A1 (en) * 2009-01-21 2010-07-28 Sony Corporation Amplifier circuit with a first and a second output line
EP2262107B1 (en) * 2009-06-10 2012-09-12 Alcatel Lucent Inverse class F amplifier and method
JP2011066822A (ja) * 2009-09-18 2011-03-31 Fujitsu Ltd フィルタ及び増幅回路
JP2011250402A (ja) * 2010-05-28 2011-12-08 Ngk Insulators Ltd 高調波抑制用オープンスタブを有するインピーダンス整合素子
JP5697437B2 (ja) * 2010-12-24 2015-04-08 三菱電機株式会社 高周波発振器
JP6189880B2 (ja) * 2015-01-27 2017-08-30 株式会社東芝 高周波半導体増幅器
JP2016158216A (ja) * 2015-02-26 2016-09-01 株式会社東芝 高周波半導体集積回路
CN107979348A (zh) * 2016-10-21 2018-05-01 南京理工大学 一种单电抗补偿磁耦合谐振式无线电能传输宽带e类功率放大器
CN107979347A (zh) * 2016-10-21 2018-05-01 南京理工大学 一种宽工作频带磁耦合谐振式无线电能传输e类功率放大器
CN109428495A (zh) * 2017-08-31 2019-03-05 崔进 一种负电阻效应发电装置
KR102410799B1 (ko) * 2017-11-28 2022-06-21 삼성전자주식회사 밀리미터 웨이브 신호를 송/수신하기 위한 통신 장치 및 그 통신 장치를 포함하는 전자 장치
JP6815564B2 (ja) * 2018-06-27 2021-01-20 三菱電機株式会社 電力増幅器及びフィルタ
CN109981063A (zh) * 2019-05-07 2019-07-05 成都理工大学 一种高效率五阶f类功率放大器
CN111983419B (zh) * 2020-08-31 2023-06-23 清华大学 用于检测多相无刷励磁机整流器二极管故障的方法和系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682998B2 (ja) * 1986-07-30 1994-10-19 日本電信電話株式会社 電力増幅器
JP2501994B2 (ja) * 1992-03-13 1996-05-29 日本電信電話株式会社 電力増幅器
JP2513146B2 (ja) * 1993-09-20 1996-07-03 日本電気株式会社 高効率増幅回路
JPH08139535A (ja) * 1994-11-11 1996-05-31 Fujitsu Ltd 高効率の電力増幅器
JPH08148949A (ja) * 1994-11-18 1996-06-07 Fujitsu Ltd 高周波増幅器
JP2001111362A (ja) 1999-10-06 2001-04-20 Nec Corp 高調波処理回路及びそれを用いた高電力効率増幅回路
JP2001237658A (ja) 2000-02-25 2001-08-31 Fujitsu Ltd 高周波増幅器
JP4143805B2 (ja) 2002-02-12 2008-09-03 株式会社キャンパスクリエイト 高調波処理回路およびそれを用いた増幅回路
JP4335633B2 (ja) 2003-10-03 2009-09-30 株式会社ナノテコ Ｆ級増幅回路，及びｆ級増幅器用負荷回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256611A2 (en) 2009-05-25 2010-12-01 Lg Electronics Inc. Display device and method of controlling the same

Also Published As

Publication number Publication date
WO2008018338A1 (fr) 2008-02-14
KR101052180B1 (ko) 2011-07-26
CN101517892A (zh) 2009-08-26
EP2058943B1 (en) 2012-10-03
JPWO2008018338A1 (ja) 2009-12-24
EP2058943A4 (en) 2011-08-10
EP2058943A1 (en) 2009-05-13
US8164396B2 (en) 2012-04-24
JP5177675B2 (ja) 2013-04-03
CN101517892B (zh) 2012-04-18
US20100283544A1 (en) 2010-11-11

Similar Documents

Publication Publication Date Title
KR101052180B1 (ko) 고조파 처리 회로 및 이것을 이용한 증폭 회로
US5274341A (en) High-frequency power amplifier
US6577199B2 (en) Harmonic matching network for a saturated amplifier
US4772856A (en) Power amplifier
US7385450B2 (en) Bias circuit
US6396348B1 (en) Circuit for dealing with higher harmonics and circuit for amplifying power efficiency
US10720894B2 (en) Inverse Class-F power amplifier
CN106664062B (zh) 集成3路Doherty放大器
CN112106294A (zh) 具有谐波控制电路的射频功率放大器及其制造方法
JP2015149627A (ja) 高周波半導体増幅器
EP3780390B1 (en) Distributed amplifier
KR101678132B1 (ko) 능동 정합을 갖는 분산 전력 증폭기
Mugisho et al. Analysis and design of a high-efficiency Class-E M power amplifier
Grams et al. Analysis and design of an asymmetric Doherty power amplifier at 2.6 GHz using GaAs pHEMTs
US7215221B1 (en) Harmonic termination circuit for medium bandwidth microwave power amplifiers
Arabi et al. An optimization-based design technique for multi-band power amplifiers
Wang et al. Design of GaN HEMT class-E power amplifier for satellite communication
US6380814B1 (en) Voltage-controlled oscillator having a variable capacitive element with an electrode coupled to a resonator
Agrawal et al. Design and analysis of an efficient energy harvester using reactance compensation technique for GSM-900
Azadi et al. Design of a Compact 900 MHz Class-F Power Amplifier with Efficiency Improvement using Modified Harmonic Control Circuit
JP6678827B2 (ja) 高周波増幅器
Arabi et al. An Optimization-Based Design Technique for Multi-Band Power Amplifiers
JP2010268213A (ja) 高調波終端回路
JP3994977B2 (ja) 高周波スイッチ
Ishikawa et al. Distributed class-F/inverse class-F circuit considering up to arbitrary harmonics with parasitics compensation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee