KR20080098544A - 질화갈륨계 화합물 반도체 발광 소자, 그것의 제조 방법, 및 그것을 포함하는 램프 - Google Patents

질화갈륨계 화합물 반도체 발광 소자, 그것의 제조 방법, 및 그것을 포함하는 램프 Download PDF

Info

Publication number
KR20080098544A
KR20080098544A KR1020087023431A KR20087023431A KR20080098544A KR 20080098544 A KR20080098544 A KR 20080098544A KR 1020087023431 A KR1020087023431 A KR 1020087023431A KR 20087023431 A KR20087023431 A KR 20087023431A KR 20080098544 A KR20080098544 A KR 20080098544A
Authority
KR
South Korea
Prior art keywords
gallium nitride
compound semiconductor
nitride compound
oxide film
emitting device
Prior art date
Application number
KR1020087023431A
Other languages
English (en)
Other versions
KR101014953B1 (ko
Inventor
나오끼 후꾸나가
히로시 오사와
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20080098544A publication Critical patent/KR20080098544A/ko
Application granted granted Critical
Publication of KR101014953B1 publication Critical patent/KR101014953B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

수소 어닐 처리에 의한 p형 반도체층의 비저항의 증가를 억제하는 동시에, 투광성 도전 산화막의 비저항을 감소시켜 구동 전압(Vf)이 낮은 질화갈륨계 화합물 반도체 발광 소자를 얻을 수 있는 제조 방법, 질화갈륨계 화합물 반도체 발광 소자 및 그것을 사용한 램프가 제공된다. 그와 같은 질화갈륨계 화합물 반도체 발광 소자를 얻을 수 있는 제조 방법은 질화갈륨계 화합물 반도체 소자의 p형 GaN층(14) 상에 투광성 도전 산화막으로 이루어지는 정극(15)을 적층하는 질화갈륨계 화합물 반도체 발광 소자의 제조 방법이며, 정극(15)을, 수소(H2)를 포함하는 가스 분위기 중에서 어닐 처리하는 수소 어닐 공정이 구비된 구성으로 하고 있다.
질화갈륨계 화합물 반도체 발광 소자, 정극, 본딩 패드, 발광층, 램프, 기판

Description

질화갈륨계 화합물 반도체 발광 소자의 제조 방법, 질화갈륨계 화합물 반도체 발광 소자 및 그것을 사용한 램프 {METHOD FOR MANUFACTURING GALLIUM NITRIDE COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE, GALLIUM NITRIDE COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE AND LAMP USING SAME}
본 발명은 질화갈륨계 화합물 반도체 발광 소자의 제조 방법에 관한 것으로, 특히 구동 전압(vf)이 낮은 질화갈륨계 화합물 반도체 발광 소자의 제조 방법, 질화갈륨계 화합물 반도체 발광 소자 및 그것을 사용한 램프에 관한 것이다.
본원은 2006년 3월 23일에, 일본에 출원된 일본 특허 출원 2006-080882호를 기초로 우선권을 주장하고, 그 내용을 여기에 원용한다.
최근, 단파장 광 발광 소자용 반도체 재료로서 질화물계 반도체인 GaN계 화합물 반도체 재료가 주목을 받고 있다. GaN계 화합물 반도체는 사파이어 단결정을 비롯하여 다양한 산화물이나 Ⅲ-V족 화합물을 기판으로 하고, 이 기판 상에 유기 금속 기상 화학 반응법(MOCVD법)이나 분자선 애피택시법(MBE법) 등에 의해 형성된다.
질화갈륨계 화합물 반도체 소자의 특성으로서는, 횡방향으로의 전류 확산이 작은 것을 들 수 있다. 이로 인해, 전극 바로 밑의 반도체에만 전류가 주입되어, 발광층에서 발광한 광은 전극에 차단되어 외부로 취출되지 않는다. 그래서, 이와 같은 발광 소자로는, 통상 투광성 정극이 사용되고, 투광성 정극을 통해 광이 취출된다.
투광성 정극에는 Ni/Au나 ITO 등의 주지의 도전 재료가 사용된다. 그러나, Ni/Au 등의 금속은 p형 반도체층과의 접촉 저항이 작기는 하나, 광투과율이 낮다는 문제가 있다. 또한, ITO 등의 산화물은 투과율이 높으나, 금속에 비해 접촉 저항이 크다는 문제가 있다.
ITO와 같은 도전 산화막의 비저항을 감소시키는 수단으로서, 질소(N2)나 수소 분위기 중에서 어닐 처리를 행하는 방법을 들 수 있다. 이 어닐 처리에 의해, 도전 산화막 중의 산소 중공이 증가하여, 도전 산화막의 캐리어 농도가 증가한다. 이 캐리어 농도의 증가에 의해 도전 산화막의 비저항이 감소된다. 일반적으로, 질소에 비해 수소를 사용한 쪽이 산화막의 환원 작용이 강하기 때문에, 수소를 포함하는 분위기 중에서 어닐 처리를 행함으로써, 더욱 비저항이 낮아진 도전 산화막을 얻을 수 있다.
그러나, 수소를 포함하는 분위기 중에서의 어닐 처리는 질화갈륨계 화합물 반도체 발광 소자의 p형 반도체층 중에 도프된 Mg나 Zn 등과 수소가 결합하여, Mg나 Zn 등의 불순물이 억셉터로서 작용하는 것을 방해해 버린다. 이와 같은 억셉터 불순물과 수소의 결합에 의해, p형 반도체층의 비저항이 상승해 버리는 등의 문제가 발생한다.
특허 문헌 1 : 일본 특허 공개 평6-88973호 공보
특허 문헌 2 : 일본 특허 제2540791호 공보
본 발명은 상기 과제를 감안하여 이루어진 것으로, 수소 어닐 처리에 의한 p형 반도체층의 비저항의 증가를 억제하는 동시에, 투광성 도전 산화막의 비저항을 감소시켜, 구동 전압(Vf)이 낮은 질화갈륨계 화합물 반도체 발광 소자를 얻을 수 있는 제조 방법, 질화갈륨계 화합물 반도체 발광 소자 및 그것을 사용한 램프를 제공하는 것을 목적으로 한다.
본 발명자는 상기 문제를 해결하기 위해 예의 검토한 결과, 본 발명을 완성하였다. 즉, 본 발명은 이하에 관한 것이다.
[1] 질화갈륨계 화합물 반도체 소자의 p형 반도체층 상에 투광성 도전 산화막을 적층하는 질화갈륨계 화합물 반도체 발광 소자의 제조 방법이며, 상기 투광성 도전 산화막을, 수소(H2)를 포함하는 가스 분위기 중에서 어닐 처리하는 수소 어닐 공정이 구비되어 있는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광 소자의 제조 방법.
[2] 하기 (a) 내지 (c)의 각 공정이, 이 순서로 구비되어 있는 것을 특징으로 하는 [1]에 기재된 질화갈륨계 화합물 반도체 발광 소자의 제조 방법.
(a) 상기 p형 반도체층 표면의 전체 영역에 투광성 도전 산화막을 성막하는 성막 공정
(b) 수소를 포함하는 가스 분위기 중에서 상기 투광성 도전 산화막을 어닐 처리하는 수소 어닐 공정
(c) 상기 투광성 도전 산화막을 에칭에 의해 패터닝하는 에칭 공정
[3] 상기 수소 어닐 공정은 300 ℃ 내지 900 ℃의 온도에서 어닐 처리를 행하는 것을 특징으로 하는 [1] 또는 [2]에 기재된 질화갈륨계 화합물 반도체 발광 소자의 제조 방법.
[4] 하기 (d) 내지 (f)의 각 공정이, 이 순서로 구비되어 있는 것을 특징으로 하는 [1]에 기재된 질화갈륨계 화합물 반도체 발광 소자의 제조 방법.
(d) 상기 p형 반도체층 표면의 전체 영역에 투광성 도전 산화막을 성막하는 성막 공정
(e) 상기 투광성 도전 산화막을 에칭에 의해 패터닝하는 에칭 공정
(f) 수소를 포함하는 가스 분위기 중에서 상기 투광성 도전 산화막을 어닐 처리하는 수소 어닐 공정
[5] 상기 수소 어닐 공정은 600 ℃ 내지 900 ℃의 온도에서 어닐 처리를 행하는 것을 특징으로 하는 [4]에 기재된 질화갈륨계 화합물 반도체 발광 소자의 제조 방법.
[6] 상기 수소 어닐 공정은 수소를 체적%로 0.1 내지 5 %의 범위에서 포함하는 가스 분위기 중에 있어서 어닐 처리를 행하는 것을 특징으로 하는 [1] 내지 [5] 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광 소자의 제조 방법.
[7] 상기 수소 어닐 공정의 전공정에 산소(O2)를 포함하는 가스 분위기 중에서 200 ℃ 내지 300 ℃의 온도에서 어닐 처리를 행하는 산소 어닐 공정이 구비되어 있는 것을 특징으로 하는 [1] 내지 [6] 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광 소자의 제조 방법.
[8] 상기 수소 어닐 공정 후, 상기 투광성 도전 산화막 상에 보호층을 적층하는 것을 특징으로 하는 [1] 내지 [7] 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광 소자의 제조 방법.
[9] 질화갈륨계 화합물 반도체 소자의 p형 반도체층 상에 투광성 도전 산화막이 적층되어 이루어지는 질화갈륨계 화합물 반도체 발광 소자이며, 상기 투광성 도전 산화막이 수소(H2)를 포함하는 가스 분위기 중에서 어닐 처리된 것인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광 소자.
[10] 상기 투광성 도전 산화막이 ITO, IZO, IWO, GZO, ZnO계 도전체, TiO2계 도전체의 군으로부터 선택되는 적어도 1종 이상의 재료로 이루어지는 것을 특징으로 하는 [9]에 기재된 질화갈륨계 화합물 반도체 발광 소자.
[11] 상기 투광성 도전 산화막이 적어도 ITO를 함유하고 있는 것을 특징으로 하는 [10]에 기재된 질화갈륨계 화합물 반도체 발광 소자.
[12] 상기 투광성 도전 산화막의 두께가 35 ㎚ 내지 10 ㎛의 범위인 것을 특징으로 하는 [9] 내지 [11] 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광 소자.
[13] 상기 투광성 도전 산화막의 두께가 100 ㎚ 내지 1 ㎛의 범위인 것을 특징으로 하는 [9] 내지 [11] 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광 소자.
[14] 상기 투광성 도전 산화막 상에 적층하여 보호층이 형성되어 있는 것을 특징으로 하는 [9] 내지 [13] 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광 소자.
[15] 상기 보호층의 두께가 20 ㎚ 내지 500 ㎚의 범위인 것을 특징으로 하는 [14]에 기재된 질화갈륨계 화합물 반도체 발광 소자.
[16] 상기 [1] 내지 [8] 중 어느 하나에 기재된 제조 방법에 의해 얻어지는 수 질화갈륨계 화합물 반도체 발광 소자.
[17] 상기 [9] 내지 [16] 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광 소자가 사용되어 있는 것을 특징으로 하는 램프.
본 발명의 질화갈륨계 화합물 반도체 발광 소자의 제조 방법에 따르면, 투광성 도전 산화막을 상기 p형 반도체층 상에 성막한 후, 수소를 포함하는 분위기 중에 있어서 어닐 처리를 행함으로써, 낮은 비저항의 투광성 도전 산화막을 얻을 수 있는 동시에, p형 반도체층의 비저항의 상승이 억제된다. 이에 의해, 구동 전압(Vf)이 낮은 질화갈륨계 화합물 반도체 발광 소자를 얻을 수 있다.
또한, 본 발명의 질화갈륨계 화합물 반도체 발광 소자를 사용하여 램프를 구성함으로써, 우수한 발광 특성을 구비한 램프를 얻을 수 있다.
도1은 본 발명의 질화갈륨계 화합물 반도체 발광 소자의 일례를 모식적으로 설명하는 도면으로, 단면 구조를 도시하는 개략도이다.
도2는 본 발명의 질화갈륨계 화합물 반도체 발광 소자의 일례를 모식적으로 설명하는 도면으로, 평면에서 볼 때의 구조를 도시하는 개략도이다.
도3은 본 발명의 질화갈륨계 화합물 반도체 발광 소자의 제조 방법의 일례를 설명하는 도면으로, 질화갈륨계 화합물 반도체의 적층 구조체를 도시하는 단면도이다.
도4는 본 발명의 질화갈륨계 화합물 반도체 발광 소자의 다른 예를 모식적으로 설명하는 도면으로, 단면 구조를 도시하는 개략도이다.
도5는 본 발명의 질화갈륨계 화합물 반도체 발광 소자를 사용하여 구성한 램프를 모식적으로 설명하는 단면도이다.
도6은 본 발명의 질화갈륨계 화합물 반도체 발광 소자를 설명하는 도면으로, 실시예에 있어서의 구동 전압(Vf)과 수소 어닐 처리 온도의 관계를 나타내는 그래프이고, 제1 및 제2 실시예에 있어서의 구동 전압(Vf)을 나타낸 도면이다.
[부호의 설명]
1 : 질화갈륨계 화합물 반도체 발광 소자
11, 21 : 기판
12 : n형 GaN층(n형 반도체층)
13 : 발광층
14 : p형 GaN층(p형 반도체층)
15 : 정극(투광성 도전 산화막)
16 : 정극 본딩 패드
17 : 부극
18 : 보호층
20 : 질화갈륨계 화합물 반도체
22 : 언도프 GaN 하지층(n형 반도체층)
23 : n형 GaN 콘택트층(n형 반도체층)
24 : n형 AlGaN 클래드층(n형 반도체층)
25 : 발광층
26 : p형 AlGaN 클래드층(p형 반도체층)
27 : p형 GaN 콘택트층(p형 반도체층)
30 : 램프
이하, 본 발명의 질화갈륨계 화합물 반도체 발광 소자(이하, 발광 소자라고 약칭하는 경우가 있음)의 제조 방법, 질화갈륨계 화합물 반도체 발광 소자 및 그것을 사용한 램프의 일 실시 형태에 대해 도1 내지 도5를 적절하게 참조하면서 설명한다.
단, 본 발명은 이하의 실시 형태의 각각으로 한정되는 것이 아니라, 예를 들어 이들 실시 형태의 구성 요소끼리를 적절하게 조합해도 좋다.
본 발명의 질화갈륨계 화합물 반도체 발광 소자의 제조 방법은 질화갈륨계 화합물 반도체 소자의 p형 반도체층 상에 투광성 도전 산화막을 적층하는 질화갈륨계 화합물 반도체 발광 소자의 제조 방법이며, 투광성 도전 산화막을 p형 반도체층 상에 성막한 후, 수소(H2)를 포함하는 가스 분위기 중에서 어닐 처리하는 수소 어닐 공정이 구비된 방법으로 하고 있다.
도1은 본 발명에서 얻어지는 발광 소자의 일례를, 단면도에 의해 모식적으로 도시한 도면이다.
도1에 도시하는 발광 소자(1)는 기판(11) 상에 n형 GaN층(12), 발광층(13) 및 p형 GaN층(p형 반도체층)(14)이, 이 순서로 적층된 질화갈륨계 화합물 반도체 소자의 상기 p형 GaN층(14) 상에 투광성 도전 산화막이 성막되어 이루어지는 정극(15)이 적층되어 개략 구성되어 있다. 또한, 정극(15) 상에는 정극 본딩 패드(16)가 형성되어 있고, n형 GaN층(12) 상의 부극 형성 영역에는 부극(17)이 형성되어 있다.
본 발명에서는 p형 GaN층 상에 성막된 정극이 상기 수소 어닐 공정에 있어서, 투광성 도전 산화막에 수소 어닐 처리가 실시되어 이루어지는 것으로 되어 있다.
본 발명에서 사용되는, 투광성 도전 산화막에 수소 어닐 처리가 실시되어 이루어지는 정극은 기판 상에, 필요에 따라서 버퍼층을 개재하여 질화갈륨계 화합물 반도체를 적층하고, n형 반도체층, 발광층 및 p형 반도체층을 형성한 종래 공지의 질화갈륨계 화합물 반도체 발광 소자에 대해 아무런 제한 없이 사용할 수 있다.
[질화갈륨계 화합물 반도체 발광 소자의 구성]
이하에, 본 발명의 제조 방법으로 얻어지는 질화갈륨계 화합물 반도체 발광 소자의 각 구성에 대해 상세하게 서술한다.
「기판」
기판(11)으로서는, 사파이어 단결정(Al2O3 ; A면, C면, M면, R면), 스피넬 단결정(MgAl2O4), ZnO 단결정, LiAlO2 단결정, LiGaO2 단결정, MgO 단결정 등의 산화물 단결정, Si 단결정, SiC 단결정, GaAs 단결정, AlN 단결정, GaN 단결정 및 ZrB2 등의 붕소화물 단결정 등의 기판 재료가 주지이다. 본 발명에 있어서도, 이들 주지의 기판 재료를 포함하여, 어떠한 기판 재료든 아무런 제한 없이 사용할 수 있다.
또한, 기판의 면방향은 특별히 한정되지 않는다. 또한, 저스트 기판이라도 좋고, 오프각을 부여한 기판이라도 좋다.
「질화갈륨계 화합물 반도체」
n형 GaN층(n형 반도체층)(12), 발광층(13) 및 p형 GaN층(p형 반도체층)(14)으로서는, 각종 구조의 것이 주지이고, 이들 주지의 것을 아무런 제한 없이 사용할 수 있다. 특히, p형 반도체층은 캐리어 농도가 일반적인 농도의 것을 사용하면 좋고, 비교적 캐리어 농도가 낮은, 예를 들어 1 × 1017-3 정도의 p형 GaN층에 대해서도, 본 발명에서 사용하는 투광성의 정극(15)을 적용할 수 있다.
또한, 질화갈륨계 화합물 반도체로서는, 예를 들어 일반식 AlxInyGa1 -x-yN(0 ≤ x < 1, 0 ≤ y < 1, 0 ≤ x + y < 1)으로 나타내는 각종 조성의 반도체가 주지이고, 본 발명에 있어서의 n형 GaN층, 발광층 및 p형 GaN층을 구성하는 질화갈륨계 화합물 반도체로서도, 일반식 AlxInyGa1 -x-yN(0 ≤ x < 1, 0 ≤ y < 1, 0 ≤ x + y < 1)으로 나타내는 각종 조성의 반도체를 아무런 제한 없이 사용할 수 있다.
질화갈륨계 화합물 반도체의 성장 방법은 특별히 한정되지 않고, MOCVD(유기 금속 화학 기상성장법), HVPE(하이드라이드 기상성장법), MBE(분자선 애피택시법) 등, Ⅲ족 질화물 반도체를 성장시키는 것이 알려져 있는 모든 방법을 적용할 수 있다. 바람직한 성장 방법으로서는, 막 두께 제어성, 양산성의 관점에서 MOCVD법이다.
MOCVD법에서는, 캐리어 가스로서 수소(H2) 또는 질소(N2), Ⅲ족 원료인 Ga원으로서 트리메틸갈륨(TMG) 또는 트리에틸갈륨(TEG), Al원으로서 트리메틸알루미늄(TMA) 또는 트리에틸알루미늄(TEA), In원으로서 트리메틸인듐(TMI) 또는 트리에틸인듐(TEI), V족 원료인 N원으로서 암모니아(NH3), 히드라진(N2H4) 등이 사용된다. 또한, 불순물로서는, n형에는 Si 원료로서 모노실란(SiH4), 또는 디실란(Si2H6)을, Ge 원료로서 게르만 가스(GeH4)를 사용하고, p형에는 Mg 원료로서, 예를 들어 비스시클로펜타디에닐마그네슘(Cp2Mg), 또는 비스에틸시클로펜타디에닐마그네 슘(EtCp2Mg)을 사용한다.
이와 같은 질화갈륨계 화합물 반도체의 일례로서, 도3에 도시한 바와 같은 적층체 구조를 가진 질화갈륨계 화합물 반도체(20)와 같이, 사파이어로 이루어지는 기판(21) 상에 AlN으로 이루어지는 도시하지 않은 버퍼층을 적층하고, 차례로 GaN 하지층(22), n형 GaN 콘택트층(23), n형 AlGaN 클래드층(24), InGaN으로 이루어지는 발광층(25), p형 AlGaN 클래드층(26), p형 GaN 콘택트층(27)을 적층한 것을 사용할 수 있다.
「정극(투광성 도전 산화막)」
p형 GaN층(14) 상에는 투광성 도전 산화막으로 이루어지는 정극(15)이 성막된다. 투광성 도전 산화막의 성막 방법에는 박막의 성막에 사용되는 주지의 방법을 아무런 제한 없이 사용할 수 있다. 예를 들어, 스패터법이나 진공 증착법 등의 방법을 사용하여 성막할 수 있으나, 진공 증착법에 비해, 성막 시에 발생하는 파티클이나 더스트 등이 적은 스패터법을 사용하면 더욱 좋다.
본 발명의 정극은 p형 GaN층 상에 투광성 도전 산화막이 성막된 후, 수소를 포함하는 분위기 중에서 수소 어닐 처리가 실시되어 이루어지는 것으로, 비저항이 낮게 되어 있다.
투광성 도전 산화막으로서 사용하는 재료에는 주지의 것을 아무런 제한 없이 사용할 수 있다. 예를 들어, ITO(In2O3 - SnO2), YZO(ZnO - Al2O3), IZO(In2O3 - ZnO), IWO(In2O3 - WO2), GZO(ZnO - Ga2O3), TiTaO2, TiNbO2 등 투광성과 저비저항 이 우수한 재료를 사용하는 것이 바람직하다.
특히, 발광 소자의 구동 전압(Vf)을 저감시키고 싶은 경우에는, 저비저항을 얻을 수 있는 ITO를 사용하면 된다. 또한, IZO나 IWO는 에칭성이 우수하기 때문에, 정극의 패터닝이 용이하다. AZO나 GZO를 사용한 경우, 이들 재료의 비저항은 ITO의 비저항보다도 높기 때문에, Vf는 ITO의 Vf보다도 높아지지만, GaN 상에 성막한 경우, AZO나 GZO 중에 존재하는 ZnO는 입계를 갖는 것의 에피택셜 성장을 하기 때문에, ITO에 비해 결정성이 좋다. 따라서, ITO보다도 박리 등이 적어, 강도 특성이 우수한 투광성 도전 산화막을 형성하는 것이 가능하다. TiTaO2, TiNbO2를 사용한 경우, TiO2의 굴절률 2.6은 GaN의 굴절률과 거의 동등하므로, GaN 상에서의 광취출이 우수한 투광성 도전막으로서 이용하는 것이 가능하다.
투광성 도전 산화막은 그 비저항이 가장 낮아지는 조성을 사용하는 것이 바람직하다. 예를 들어, ITO를 투광성 도전 산화막으로서 사용하는 경우, ITO 중의 Sn 농도는 5 내지 20 질량%의 범위인 것이 바람직하다. 더욱 낮은 비저항을 얻기 위해서는, Sn 농도가 7.5 내지 12.5 질량%의 범위인 ITO를 사용하면 된다.
또한, 투광성 도전 산화막의 막 두께는 저비저항, 고투과율을 얻을 수 있는 35 ㎚ 내지 10000 ㎚(10 ㎛)의 범위인 것이 바람직하다. 또한, 생산 비용의 관점에서, 투광성 도전 산화막의 막 두께는 1000 ㎚(1 ㎛) 이하인 것이 바람직하다.
「정극 본딩 패드 및 부극」
정극 본딩 패드(16)는 투광성 도전 산화막층으로 이루어지는 정극(15) 상에 형성되고, Au, Al, Ni 및 Cu 등의 재료를 사용한 각종 구조가 주지이고, 이들 주지의 재료, 구조의 것을 아무런 제한 없이 사용할 수 있다.
정극 본딩 패드(16)의 두께는 100 내지 1000 ㎚의 범위 내인 것이 바람직하다. 또한, 본딩 패드의 특성상, 두께가 큰 쪽이 본더빌리티가 높아지므로, 정극 본딩 패드(16)의 두께는 300 ㎚ 이상으로 하는 것이 더욱 바람직하다. 또한, 제조 비용의 관점에서 500 ㎚ 이하로 하는 것이 바람직하다.
부극(17)은, 도1에 나타내는 예와 같이 n형 GaN층(12)에 접하도록 형성된다.
이로 인해, 부극(17)을 형성할 때에는 발광층(13) 및 p형 GaN층(14)의 일부를 에칭에 의해 제거하여 n형 GaN층(12)의 n 콘택트층을 노출시키고, 이 위에 부극(17)을 형성한다.
부극(17)의 재료로서는, 각종 조성 및 구조의 부극이 주지이고, 이들 주지의 부극을 아무런 제한 없이 사용할 수 있어, 이 기술 분야에서 잘 알려진 관용의 수단으로 설치할 수 있다.
「보호층」
본 발명에서는 수소 어닐 처리가 실시된 투광성 도전 산화막의 산화를 방지하기 위해, 예를 들어 도4에 도시하는 발광 소자(2)와 같이, 투광성 도전 산화막 상에 보호층이 성막되어 있는 것이 더욱 바람직하다.
도시예에서는 보호층(18)이 투광성 도전 산화막으로 이루어지는 정극(15)을 덮는 동시에, 정극 본딩 패드(16)의 외주부를 덮도록 형성되어 있으나, 이것으로는 한정되지 않는다. 예를 들어, 보호층이, 또한 n형 GaN층, 발광층 및 p형 GaN층의 각 측면을 덮도록 형성된 구성으로 해도 좋다.
보호층의 재질로서는, 투광성 도전 산화막의 전체 영역을 덮기 위해, 투광성이 우수한 재료를 사용하는 것이 바람직하다. 또한, 보호층을 n형 GaN층, 발광층 및 p형 GaN층의 각 측면을 덮도록 형성한 경우에는, p형 GaN층과 n형 GaN층 사이에서의 리크를 방지하기 위해, 절연성의 재질인 것이 바람직하고, 예를 들어 SiO2나 Al2O3 등을 사용하는 것이 바람직하다.
또한, 보호층의 막 두께는 투광성 도전 산화막의 산화를 방지할 수 있고, 또한 투광성이 우수한 막 두께이면 좋고, 예를 들어 20 ㎚ 내지 500 ㎚인 막 두께로 하는 것이 바람직하다.
[질화갈륨계 화합물 반도체 발광 소자의 제조 방법]
본 발명의 질화갈륨계 화합물 반도체 발광 소자의 제조 방법은, 상술한 바와 같이 질화갈륨계 화합물 반도체 소자의 p형 반도체층 상에 투광성 도전 산화막을 적층하는 질화갈륨계 화합물 반도체 발광 소자의 제조 방법이며, 투광성 도전 산화막을 p형 반도체층 상에 성막한 후, 수소(H2)를 포함하는 가스 분위기 중에서 어닐 처리하는 수소 어닐 공정이 구비된 방법으로 하고 있다.
또한, 본 발명의 제조 방법은 하기 (a) 내지 (c)의 각 공정이 이 순서로 구비된 구성으로 할 수 있다.
(a) 상기 p형 반도체층 표면의 전체 영역에 투광성 도전 산화막을 성막하는 성막 공정.
(b) 수소를 포함하는 가스 분위기 중에서 상기 투광성 도전 산화막을 어닐 처리하는 수소 어닐 공정.
(c) 상기 투광성 도전 산화막을 에칭에 의해 패터닝하는 에칭 공정.
또한, 본 발명의 제조 방법은 하기 (d) 내지 (f)의 각 공정이, 이 순서로 구비된 구성으로 할 수 있다.
(d) 상기 p형 반도체층 표면의 전체 영역에 투광성 도전 산화막을 성막하는 성막 공정.
(e) 상기 투광성 도전 산화막을 에칭에 의해 패터닝하는 에칭 공정.
(f) 수소를 포함하는 가스 분위기 중에서 상기 투광성 도전 산화막을 어닐 처리하는 수소 어닐 공정.
상기 공정 (a) 내지 (c) 및 공정 (d) 내지 (f)의 각각에 도시한 바와 같이, 본 발명의 제조 방법에서는 성막 공정[공정 (a) 및 (d)]에서 성막된 투광성 도전 산화막에 대해, 수소 어닐 처리를 행하는 수소 어닐 공정[공정 (b), (f)]과, 에칭 처리를 행하는 에칭 공정[공정 (c), (e)]의 공정 순서를 정렬한 구성으로 할 수 있다.
이하, 상기 각 공정에 대해 상세하게 서술한다.
「성막 공정」
성막 공정에 있어서는, p형 GaN층 표면의 전체 영역을 덮도록 하여 투광성 도전 산화막을 성막한다.
수소 어닐 처리를, p형 GaN층의 상면이 크게 노출된 상태로 행한 경우, p형 GaN층에 수소가 침입하여 p형 GaN층의 비저항이 상승해 버리지만, 투광성 도전 산화막을, p형 GaN층의 전면을 덮도록 성막함으로써, p형 GaN층에 수소가 침입하는 경우가 없어, 비저항이 저하되는 것을 방지할 수 있다.
또한, 도1 및 도2에 나타내는 예에서는, 수소 어닐 처리 후의 투광성 도전 산화막[정극(15)]이 에칭 처리됨으로써, p형 GaN층(14) 표면에 있어서, 상기 p형 GaN층(14) 표면의 주연부만이 노출되도록 형성되어 있다.
「수소 어닐 공정」
p형 GaN층 상에 투광성 도전 산화막을 성막한 후, 수소 어닐 공정에 있어서 수소 어닐 처리를 행한다.
이때의 수소 어닐 처리의 온도는 300 내지 900 ℃의 범위로 하는 것이 바람직하다. 그러나, 수소 어닐 처리의 처리 시간은 어닐 처리 온도에 의존한다. 수소 어닐 처리 시간이 지나치게 길면, 투광성 도전 산화막의 투과율이 내려가 버리는 경우가 있으므로 주의할 필요가 있다. 예를 들어, 600 ℃의 온도에서 수소 어닐 처리를 행하는 경우에는 1 내지 2분간의 처리 시간으로 하는 것이 바람직하다.
수소 어닐 처리를 행하는 가스 분위기 중의 수소 농도는 체적%로 0.1 내지 5 %의 범위인 것이 바람직하다. 가스 분위기 중에 포함되는 수소의 농도는 상기 범위와 같은 낮은 농도라도 좋고, 예를 들어 체적%로, H2 : N2 = 1(%) : 99(%)로 한 가스 분위기 중에서 수소 어닐 처리를 행해도 좋다. 상술한 범위의 수소 농도로 한 가스 분위기 중에서 수소 어닐 처리를 행함으로써, 비저항이 충분히 저감 된 투광성 도전 산화막을 얻을 수 있다.
본 발명에서는, 하기 표1에 나타낸 바와 같이, 투광성 도전 산화막으로의 수소 어닐 처리를 행함으로써, 수소(H2)를 포함하지 않은 질소(N2) 분위기 중에서 어닐 처리를 행한 경우에 비해, 비저항이 낮은 투광성 도전 산화막을 얻을 수 있다. 투광성 도전 산화막을, 수소를 포함한 가스 분위기 중에서 어닐 처리를 행한 경우에는 p형 GaN층 중에 수소가 흡착하고, p형GaN층 중의 Mg나 Zn 등의 억셉터와 수소가 결합해 버리므로, p형 GaN층의 비저항의 상승이 발생할 우려가 있다.
그래서, 본 발명에서는 투광성 도전 산화막을 p형 GaN층 표면의 전체 영역에 성막한 후, 수소를 포함하는 가스 분위기 중으로의 p형 GaN층 표면의 노출이 없는 상태에 있어서 수소 어닐 처리를 행함으로써, p형 GaN층으로의 수소의 침입을 방지하고, Mg나 Zn 등의 억셉터와 수소 원자가 결합하는 것을 방지함으로써, 비저항의 상승을 방지할 수 있다. 이에 의해, 발광 소자의 구동 전압(Vf)을 저감시키는 것이 가능해진다.
[표1]
투광성 도전 산화막 어닐 비저항/Ωㆍ㎝
ITO 없음 2.5 × 10-3
ITO N2 분위기 5.0 × 10-4
ITO H2 분위기 2.5 × 10-4
「에칭 공정」
이하, 에칭 공정에 대해 설명한다.
수소 어닐 처리 후, 투광성 도전 산화막을 에칭 처리함으로써, 도2 중의 전 극(15)에 도시하는 영역에 패터닝 처리한다. 이때, 수소 어닐 처리한 투광성 도전 산화막은 결정성이 양호하게 되어 있는 경우가 많기 때문에, 주지의 습식 에칭으로는 에칭이 어려운 경우가 있다. 그와 같은 경우에는, 드라이 에칭 장치를 사용하여 투광성 도전 산화막을 에칭하면 된다.
또한, 본 발명에서는 투광성 도전 산화막의 성막 공정 후에 에칭 처리를 행한 후 수소 어닐 처리하는 구성으로 해도 된다.
수소 어닐 처리 후에는 투광성 도전 산화막의 결정성이 높아져 에칭하기 어렵기 때문에, 에칭 처리 시간이 길어진다. 그래서, 수소 어닐 처리 전의, 결정성이 낮은 상태의 투광성 도전 산화막에 대해 에칭을 행함으로써, 에칭 처리 시간을 짧게 할 수 있다. 이 경우에는, 에칭에 의해 투광성 도전 산화막의 막 두께가 얇아지는 동시에, 투광성 도전 산화막의 일부가 제거되어 p형 GaN층의 일부가 노출되므로, p형 GaN층에 수소가 침입하기 쉬워진다.
본 발명에서는, 에칭 공정의 후에 수소 어닐 공정을 설치하는 경우에는 어닐 처리 온도를 600 내지 900 ℃의 범위로 하는 것이 바람직하다. 어닐 처리 온도가 600 ℃ 이상이면, 수소가 p형 GaN층으로 침입하기 어려워지므로, p형 GaN층의 비저항이 상승하는 것을 방지할 수 있다.
「산소 어닐 공정」
또한, 본 발명에서는 투광성 도전 산화막의 투과율을 더욱 높게 하고 싶은 경우, 수소 어닐 처리 전공정으로서, 200 ℃ 내지 300 ℃의 온도에서 산소(O2)를 포 함하는 가스 분위기 중(예를 들어, 대기 중 등)에서 산소 어닐 처리를 행하는 것이 바람직하다.
산소 어닐 공정은 투광성 도전 산화막의 성막 공정과 수소 어닐 공정의 공정 사이라면 어느 곳에 설치해도 좋으나, 수소 어닐 처리와 마찬가지로 산소 어닐 처리 후에는 습식 에칭에 의한 패터닝이 어려워지므로, 드라이 에칭에 의한 패터닝을 행하는 것이 바람직하다.
상술한 바와 같이 하여, p형 GaN층 상에 투광성 도전 산화막으로 이루어지는 정극을 형성한 후, 도1에 도시한 바와 같이 p형 GaN층(14), 발광층(13) 및 n형 GaN층(12)의 일부를 에칭에 의해 제거하여 n형 GaN층(12)을 노출시키고, 상기 n형 GaN층(12) 상에 부극(17)을 설치한다. 또한, 정극(15)인 투광성 도전 산화막층 상의 일부에는 정극 본딩 패드(16)를 설치함으로써, 도1에 도시한 바와 같은 발광 소자(1)를 얻을 수 있다.
「보호층의 형성」
본 발명에서는, 상술한 바와 같이 투광성 도전 산화막에 수소 어닐 처리를 행하여 정극 본딩 패드 및 부극을 형성한 후, 투광성 도전 산화막의 산화를 방지하기 위해, 도4에 도시하는 발광 소자(2)와 같이 정극(15) 상에 보호층을 성막하는 것이 더욱 바람직하다.
도4에 도시하는 발광 소자(2)에서는 보호층(18)을, 정극(15) 상을 덮는 동시에, 정극 본딩 패드(16)의 외주부를 덮도록 하여 형성하고 있으나, 이것으로는 한정되지 않고, 예를 들어 n형 GaN층, 발광층 및 p형 GaN층의 각 측면을 덮도록 하여 형성해도 좋다.
이상, 설명한 바와 같이, 본 발명의 질화갈륨계 화합물 반도체 발광 소자는 상기 구성의 제조 방법으로 제조함으로써, 낮은 비저항의 투광성 도전 산화막을 얻을 수 있는 동시에, p형 GaN층의 비저항의 상승이 억제된다. 이에 의해, 구동 전압(Vf)이 낮은 질화갈륨계 화합물 반도체 발광 소자를 얻을 수 있다.
[램프의 구성]
본 발명의 질화갈륨계 화합물 반도체 발광 소자는, 예를 들어 당업계 주지의 수단에 의해 투명 커버를 설치하여 램프를 구성할 수 있다. 또한, 본 발명의 질화갈륨계 화합물 반도체 발광 소자와 형광체를 갖는 커버를 조합하여 백색의 램프를 제작할 수도 있다.
또한, 예를 들어, 도5에 도시한 바와 같이 본 발명의 질화갈륨계 화합물 반도체 발광 소자는 종래 공지의 방법을 사용하여 아무런 제한 없이 LED 램프로서 구성할 수 있다. 램프로서는, 일반 용도의 포탄형, 휴대의 백라이트 용도의 사이드 뷰형, 표시기에 사용되는 탑 뷰형 등 어떠한 용도로도 사용할 수 있다.
예를 들어, 페이스업형의 질화갈륨계 화합물 반도체 발광 소자를 포탄형으로 실장하는 경우, 도시예와 같이 2개의 프레임(31, 32)의 한쪽에 질화갈륨계 화합물 반도체 발광 소자(1)를 수지 등으로 접착하고, 정극 본딩 패드 및 부극 본딩 패드를, 금 등의 재질로 이루어지는 와이어(33, 34)를 사용하여 각각 프레임(31, 32)에 접합한다. 그 후, 투명 수지로 소자 주변을 몰드함으로써[도5의 몰드(35) 참조], 포탄형의 램프(30)를 제작할 수 있다.
본 발명의 램프는 상기 질화갈륨계 화합물 반도체 발광 소자가 이용되어 있음으로써, 우수한 발광 특성을 가진 것이 된다.
(실시예)
다음에, 본 발명의 질화갈륨계 화합물 반도체 발광 소자의 제조 방법, 질화갈륨계 화합물 반도체 발광 소자 및 램프를, 실시예에 의해 더욱 상세하게 설명하지만, 본 발명은 이들 실시예만으로 한정되는 것은 아니다.
[제1 실시예]
도3에 본 실시예의 질화갈륨계 화합물 반도체 발광 소자에 사용하기 위해 제작한 에피택셜 구조체의 단면 모식도를 도시한다. 또한, 도1에 본 발명의 질화갈륨계 화합물 반도체 발광 소자의 단면 모식도를, 도2에 그 평면 모식도를 도시하고, 이하, 적절하게 참조하면서 설명한다.
「질화갈륨계 화합물 반도체 발광 소자의 제작」
도3에 도시한 바와 같은 질화갈륨계 화합물 반도체(20)의 적층 구조체로서, 사파이어의 c면[(0001) 결정면]으로 이루어지는 기판(21) 상에, AlN으로 이루어지는 버퍼층(도시하지 않음)을 개재하고, 차례로 언도프 GaN 하지층(층 두께 = 2 ㎛)(22), Si 도프 n형 GaN 콘택트층(층 두께 = 2 ㎛, 캐리어 농도 = 1 × 1019-3)(23), Si 도프 n형 Al0 .07Ga0 .93 N 클래드층(층 두께 = 12.5 ㎚, 캐리어 농도 = 1 × 1018-3)(24), 6층의 Si 도프 GaN 장벽층(층 두께 = 14.0 ㎚, 캐리어 농도 = 1 × 1018-3)과 5층의 언도프 In0 .20Ga0 .80N의 우물층(well layer)(층 두께 = 2.5 ㎚)으로 이루어지는 다중 양자 구조의 발광층(25), Mg 도프 p형 Al0 .07Ga0 .93N 클래드층(층 두께 = 10 ㎚)(26) 및 Mg 도프 p형 GaN 콘택트층(층 두께 = 100 ㎚)(27)을 적층하여 구성하였다. 상기 질화갈륨계 화합물 반도체(20)의 적층 구조체의 각 구성층(22 내지 27)은 일반적인 감압 MOCVD 수단으로 성장시켰다.
상기 질화갈륨계 화합물 반도체(20)의 에피택셜 구조체를 사용하여 질화갈륨계 화합물 반도체 발광 소자(도1을 참조)를 제작하였다. 우선, HF 및 HCl을 사용하여 p형 GaN 콘택트층(27) 표면을 세정한 후, 상기 p형 GaN 콘택트층(27) 상에 ITO로 이루어지는 투광성 도전 산화막층을 스패터링법으로 형성하였다. ITO는 DC 마그네트론 스패터에 의해 약 250 ㎚의 막 두께로 성막하였다. 스패터에는 SnO2 농도가 10 질량%인 ITO 타겟을 사용하여, ITO 성막 시의 압력은 약 0.3 ㎩로 하였다.
ITO로 이루어지는 투광성 도전 산화막의 성막 후, RTA 어닐로를 사용하여 200 ℃ 내지 900 ℃의 수소(H2) 어닐 처리를 행하였다. 이때의 수소 어닐 처리는 H2를 체적%로 1 % 포함하는 N 분위기 중에서 행하였다. 그 후, 주지의 포토리소그래피와 습식 에칭에 의해, p형 GaN 콘택트층(27) 상의 정극을 형성하는 영역에만 ITO가 성막된 상태로 하였다. 이와 같이 하여, p형 GaN 콘택트층(27) 상에 본 발명의 정극(도1 및 도2의 부호 15를 참조)을 형성하였다.
상술한 방법으로 형성한 정극은 높은 투광성을 나타내고, 460 ㎚인 파장 영역에서 90 % 이상의 투과율을 갖고 있었다. 또한, 광투과율은 상기와 동일한 두께의 투광성 도전 산화막층을 글래스판 상에 적층한 투과율 측정용 샘플을 사용하여 분광 광도계에 의해 측정하였다. 또한, 광투과율의 값은 글래스판만으로 측정한 광투과 블랭크값을 고려한 후 산출하였다.
「정극 본딩 패드 및 부극의 형성」
다음에, n형 전극(부극)을 형성하는 영역에 일반적인 드라이 에칭을 실시하고, 그 영역에 한하여 Si 도프 n형 GaN 콘택트층의 표면을 노출(도1 참조)시켰다. 그리고, 진공 증착법에 의해 투광성 도전 산화막층(정극)(15) 상의 일부 및 Si 도프 n형 GaN 콘택트층(23) 상에, Cr로 이루어지는 제1 층(층 두께 = 40 ㎚), Ti로 이루어지는 제2 층(층 두께 = 100 ㎚), Au로 이루어지는 제3 층(층 두께 = 400 ㎚)을 순차적으로 적층하여, 각각 정극 본딩 패드(16) 및 부극(17)을 형성하였다.
「발광 소자의 분할」
정극 본딩 패드(16) 및 부극(17)을 형성한 후, 사파이어로 이루어지는 기판(11)의 이면을 다이아몬드 미립자 등의 연마용 입자를 사용하여 연마하고, 최종적으로 경면으로 마무리하였다. 그 후, 적층 구조체를 재단하여 한 변이 350 ㎛인 정사각형의 개별의 칩으로 분리하여, 리드 프레임 형상으로 적재한 후, 금(Au)선으로 리드 프레임과 결선하였다.
「구동 전압(Vf) 및 발광 출력(Po)의 측정」
이들의 칩을 프로브침에 의한 통전에 의해, 전류 인가값 20 ㎃에 있어서의 순방향 전압(구동 전압 : Vf)을 측정하였다. 또한, 일반적인 적분구로 발광 출력(Po)을 측정하였다. 발광면의 발광 분포는 정극(15)의 전면에서 발광하고 있는 것을 확인할 수 있었다.
상술한 바와 같이 하여 측정한 발광 소자의 구동 전압(Vf)을, 수소 어닐 온도를 횡축으로 하여 도6의 그래프에 도시한다.
또한, Po는 수소 어닐 온도에 관계없이, 모두 10 ㎽였다.
제1 실시예의 소자 특성의 일람을 하기 표2에 나타낸다.
도6의 그래프에 도시한 바와 같이, 300 ℃ 이상의 온도에서 수소 어닐 처리를 행한 경우에는 발광 소자의 Vf가 낮은 결과로 되어 있다. 한편, 300 ℃ 이하의 온도에서는 Vf가 높은 결과로 되어 있다.
200 ℃의 온도에서 수소 어닐 처리를 행한 ITO는 비저항이 4 × 10-4 Ω㎝로 높기 때문에, 도6에 도시한 바와 같이 수소 어닐 처리를 300 ℃ 이하의 온도에서 행한 경우에 Vf가 높아지는 것은, ITO의 비저항이 완전히 내려가 있지 않은 것이 원인이다.
[제2 실시예]
ITO를 습식 에칭한 후에 수소 어닐 처리를 행한 점을 제외하고, 제1 실시예와 마찬가지로 하여 질화갈륨계 화합물 반도체 발광 소자를 제작하였다.
제2 실시예의 발광 소자의 구동 전압(Vf)을 도6의 그래프에 도시한다.
또한, 제2 실시예의 발광 소자의 발광 출력(Po)은 10 ㎽였다.
ITO를 습식 에칭한 후에 수소 어닐 처리를 행한 제2 실시예에서는 온도의 상승과 함께 Vf가 내려가 있으나, 제1 실시예와 같은 300 ℃ 부근의 온도에서의 급격한 Vf의 저감은 보이지 않는다. 이는, H2 분위기 중에 p형 GaN층이 노출되어 있음으로써, p형 GaN층으로의 H2 원자의 흡착이 발생하고 있는 것이 원인이라고 생각된다. 그러나, 600 ℃ 이상의 온도 영역에서는 Vf가 제1 실시예와 동일한 정도까지 저감되어 있으므로, 600 ℃ 이상의 온도에서는 p형 GaN층으로의 H2 원자의 흡착이 억제되어 있다고 생각된다.
[제3 실시예]
600 ℃의 온도에서 수소 어닐 처리를 행하기 전에 산소를 포함하는 가스 분위기 중에 있어서, 250 ℃, 1분간의 산소 어닐 처리를 행한 점을 제외하고, 제1 실시예와 마찬가지로 하여 질화갈륨계 화합물 반도체 발광 소자를 제작하였다.
이와 같은 산소 어닐 처리를 행한 ITO막은 460 ㎚의 파장 영역에 있어서, 산소 어닐 처리를 행하지 않은 ITO막에 비해, 3 내지 5 % 정도 높은 광투과율을 나타냈다. 또한, 산소 어닐 처리를 행한 경우의 발광 출력(Po)은 11 ㎽이고, 산소 어닐 처리를 행하지 않은 경우(제1 실시예)에 비해 1 ㎽로 높은 결과가 되었다.
제3 실시예의 어닐 조건 및 소자 특성의 일람을 제1 실시예의 데이터와 함께 표2에 나타낸다.
[표2]
O2 어닐 H2 어닐 Vf/V Po/㎽
제1 실시예 없음 600 ℃ 3.3 10
제3 실시예 250 % 600 ℃ 3.3 11
[제4 실시예]
정극 본딩 패드와 부극을 제외한 영역에 100 ㎚의 SiO2 보호층을 형성한 점을 제외하고, 제3 실시예와 마찬가지로 하여 질화갈륨계 화합물 반도체 발광 소자를 제작하였다.
제4 실시예의 발광 소자가 발광한 상태에서의, 100시간 후의 출력 열화를 측정한바, 보호층을 형성하고 있지 않은 경우에 비해, 출력의 열화가 작아졌다. 보호층을 형성함으로써, 공기 중의 O2 원자에 의한 ITO의 비저항의 증가를 억제할 수 있었기 때문이라고 생각된다.
이상의 결과에 의해, 본 발명의 질화갈륨계 화합물 반도체 발광 소자가, 구동 전압(Vf)이 낮고, 높은 소자 특성을 갖고 있는 것이 명확하게 되었다.
본 발명은 질화갈륨계 화합물 반도체 발광 소자의 제조 방법에 적용할 수 있고, 특히 구동 전압(vf)이 낮은 질화갈륨계 화합물 반도체 발광 소자의 제조 방법, 질화갈륨계 화합물 반도체 발광 소자 및 그것을 사용한 램프에 적용할 수 있다.

Claims (17)

  1. 질화갈륨계 화합물 반도체 소자의 p형 반도체층 상에 투광성 도전 산화막을 적층하는 질화갈륨계 화합물 반도체 발광 소자의 제조 방법이며,
    상기 투광성 도전 산화막을 상기 p형 반도체층 상에 성막한 후, 수소(H2)를 포함하는 가스 분위기 중에서 어닐 처리하는 수소 어닐 공정이 구비되어 있는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광 소자의 제조 방법.
  2. 제1항에 있어서, 하기 (a) 내지 (c)의 각 공정이, 이 순서로 구비되어 있는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광 소자의 제조 방법.
    (a) 상기 p형 반도체층 표면의 전체 영역에 투광성 도전 산화막을 성막하는 성막 공정.
    (b) 수소를 포함하는 가스 분위기 중에서 상기 투광성 도전 산화막을 어닐 처리하는 수소 어닐 공정.
    (c) 상기 투광성 도전 산화막을 에칭에 의해 패터닝하는 에칭 공정.
  3. 제1항 또는 제2항에 있어서, 상기 수소 어닐 공정은 300 ℃ 내지 900 ℃의 온도에서 어닐 처리를 행하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광 소자의 제조 방법.
  4. 제1항에 있어서, 하기 (d) 내지 (f)의 각 공정이, 이 순서로 구비되어 있는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광 소자의 제조 방법.
    (d) 상기 p형 반도체층 표면의 전체 영역에 투광성 도전 산화막을 성막하는 성막 공정.
    (e) 상기 투광성 도전 산화막을 에칭에 의해 패터닝하는 에칭 공정.
    (f) 수소를 포함하는 가스 분위기 중에서 상기 투광성 도전 산화막을 어닐 처리하는 수소 어닐 공정.
  5. 제4항에 있어서, 상기 수소 어닐 공정은 600 ℃ 내지 900 ℃의 온도에서 어닐 처리를 행하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광 소자의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 수소 어닐 공정은 수소를 체적%로 0.1 내지 5 %의 범위에서 포함하는 가스 분위기 중에 있어서 어닐 처리를 행하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광 소자의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 수소 어닐 공정의 전공정에 산소(O2)를 포함하는 가스 분위기 중에서 200 ℃ 내지 300 ℃의 온도에서 어닐 처리 를 행하는 산소 어닐 공정이 구비되어 있는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광 소자의 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 수소 어닐 공정 후, 상기 투광성 도전 산화막 상에 보호층을 적층하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광 소자의 제조 방법.
  9. 질화갈륨계 화합물 반도체 소자의 p형 반도체층 상에 투광성 도전 산화막이 적층되어 이루어지는 질화갈륨계 화합물 반도체 발광 소자이며,
    상기 투광성 도전 산화막이 수소(H2)를 포함하는 가스 분위기 중에서 어닐 처리된 것인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광 소자.
  10. 제9항에 있어서, 상기 투광성 도전 산화막이 ITO, IZO, IWO, GZO, ZnO계 도전체, TiO2계 도전체의 군으로부터 선택되는 적어도 1종 이상의 재료로 이루어지는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광 소자.
  11. 제10항에 있어서, 상기 투광성 도전 산화막이 적어도 ITO를 함유하고 있는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광 소자.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서, 상기 투광성 도전 산화막의 두께가 35 ㎚ 내지 10 ㎛의 범위인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광 소자.
  13. 제9항 내지 제11항 중 어느 한 항에 있어서, 상기 투광성 도전 산화막의 두께가 100 ㎚ 내지 1 ㎛의 범위인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광 소자.
  14. 제9항 내지 제13항 중 어느 한 항에 있어서, 상기 투광성 도전 산화막 상에 적층하여 보호층이 형성되어 있는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광 소자.
  15. 제14항에 있어서, 상기 보호층의 두께가 20 ㎚ 내지 500 ㎚의 범위인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광 소자.
  16. 제1항 내지 제8항 중 어느 한 항에 기재된 제조 방법에 의해 얻어지는 질화갈륨계 화합물 반도체 발광 소자.
  17. 제9항 내지 제16항 중 어느 한 항에 기재된 질화갈륨계 화합물 반도체 발광 소자가 사용되어 있는 것을 특징으로 하는 램프.
KR1020087023431A 2006-03-23 2007-03-23 질화갈륨계 화합물 반도체 발광 소자, 그것의 제조 방법, 및 그것을 포함하는 램프 KR101014953B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006080882A JP5047516B2 (ja) 2006-03-23 2006-03-23 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ
JPJP-P-2006-00080882 2006-03-23

Publications (2)

Publication Number Publication Date
KR20080098544A true KR20080098544A (ko) 2008-11-10
KR101014953B1 KR101014953B1 (ko) 2011-02-15

Family

ID=38522555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087023431A KR101014953B1 (ko) 2006-03-23 2007-03-23 질화갈륨계 화합물 반도체 발광 소자, 그것의 제조 방법, 및 그것을 포함하는 램프

Country Status (6)

Country Link
US (1) US8143635B2 (ko)
EP (1) EP1998381B1 (ko)
JP (1) JP5047516B2 (ko)
KR (1) KR101014953B1 (ko)
CN (1) CN101449397A (ko)
WO (1) WO2007108531A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5083973B2 (ja) * 2008-03-28 2012-11-28 スタンレー電気株式会社 光半導体素子の製造方法
JP5624712B2 (ja) 2008-09-01 2014-11-12 豊田合成株式会社 TiO2からなる導電性透明層の製造方法及び当該導電性透明層の製造方法を利用した半導体発光素子の製造方法
KR100999793B1 (ko) * 2009-02-17 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 제조방법
JPWO2011102450A1 (ja) * 2010-02-19 2013-06-17 シャープ株式会社 化合物半導体発光素子の製造方法
CN102456825A (zh) * 2010-10-25 2012-05-16 展晶科技(深圳)有限公司 发光二极管及其制造方法
DE102011017097A1 (de) 2011-04-14 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterkörpers
JP2013138090A (ja) * 2011-12-28 2013-07-11 Ulvac Japan Ltd 発光ダイオードの製造方法
JP2014165337A (ja) * 2013-02-25 2014-09-08 Rohm Co Ltd 発光素子、発光素子パッケージおよび発光素子の製造方法
CN110070970B (zh) * 2013-04-04 2022-06-03 罗姆股份有限公司 芯片构件、电路组件及电子设备
CN103674955A (zh) * 2013-12-18 2014-03-26 中国科学院空间科学与应用研究中心 换位设备
JP6841708B2 (ja) * 2017-03-31 2021-03-10 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. 発光素子および発光素子の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6222312A (ja) * 1985-07-23 1987-01-30 アルプス電気株式会社 透明導電性被膜の形成方法
JP2540791B2 (ja) 1991-11-08 1996-10-09 日亜化学工業株式会社 p型窒化ガリウム系化合物半導体の製造方法。
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP3202362B2 (ja) 1992-07-21 2001-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1450415A3 (en) * 1993-04-28 2005-05-04 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device
US6130103A (en) * 1998-04-17 2000-10-10 Symetrix Corporation Method for fabricating ferroelectric integrated circuits
KR101127314B1 (ko) * 2003-11-19 2012-03-29 니치아 카가쿠 고교 가부시키가이샤 반도체소자
KR100590532B1 (ko) * 2003-12-22 2006-06-15 삼성전자주식회사 플립칩형 질화물계 발광소자 및 그 제조방법
JP4438422B2 (ja) * 2004-01-20 2010-03-24 日亜化学工業株式会社 半導体発光素子
EP1708284B1 (en) * 2004-01-20 2017-03-29 Nichia Corporation Semiconductor light-emitting device
JP2005217331A (ja) * 2004-01-30 2005-08-11 Nichia Chem Ind Ltd 半導体発光素子
JP2005244129A (ja) * 2004-02-27 2005-09-08 Nichia Chem Ind Ltd 半導体発光素子
JP4543700B2 (ja) * 2004-02-27 2010-09-15 日亜化学工業株式会社 半導体発光素子
KR100601945B1 (ko) * 2004-03-10 2006-07-14 삼성전자주식회사 탑에미트형 질화물계 발광소자 및 그 제조방법
EP1746664B1 (en) * 2004-03-31 2017-05-17 Nichia Corporation Nitride semiconductor light emitting element
JP3849698B2 (ja) * 2004-06-28 2006-11-22 凸版印刷株式会社 透明導電膜の製造方法
JP2006080882A (ja) 2004-09-09 2006-03-23 Sharp Corp 通信装置
TWI248691B (en) * 2005-06-03 2006-02-01 Formosa Epitaxy Inc Light emitting diode and method of fabricating thereof

Also Published As

Publication number Publication date
JP2007258445A (ja) 2007-10-04
EP1998381A4 (en) 2013-10-09
US8143635B2 (en) 2012-03-27
US20100163886A1 (en) 2010-07-01
JP5047516B2 (ja) 2012-10-10
EP1998381B1 (en) 2018-01-31
WO2007108531A1 (ja) 2007-09-27
CN101449397A (zh) 2009-06-03
EP1998381A1 (en) 2008-12-03
KR101014953B1 (ko) 2011-02-15

Similar Documents

Publication Publication Date Title
KR101014953B1 (ko) 질화갈륨계 화합물 반도체 발광 소자, 그것의 제조 방법, 및 그것을 포함하는 램프
KR100988143B1 (ko) 반도체 발광 소자, 반도체 발광 소자의 제조 방법 및 램프
JP5068475B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP5201566B2 (ja) 化合物半導体発光素子及びその製造方法
KR101151158B1 (ko) 화합물 반도체 발광 소자 및 그 제조 방법, 화합물 반도체 발광 소자용 도전형 투광성 전극, 램프, 전자 기기 및 기계 장치
KR101481855B1 (ko) 반도체 발광소자, 반도체 발광소자의 제조방법 및 이 반도체 발광소자를 사용한 램프
WO2010150501A1 (ja) 発光素子、その製造方法、ランプ、電子機器及び機械装置
JP4252622B1 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 8