JP6841708B2 - 発光素子および発光素子の製造方法 - Google Patents

発光素子および発光素子の製造方法 Download PDF

Info

Publication number
JP6841708B2
JP6841708B2 JP2017070173A JP2017070173A JP6841708B2 JP 6841708 B2 JP6841708 B2 JP 6841708B2 JP 2017070173 A JP2017070173 A JP 2017070173A JP 2017070173 A JP2017070173 A JP 2017070173A JP 6841708 B2 JP6841708 B2 JP 6841708B2
Authority
JP
Japan
Prior art keywords
oxide film
light emitting
semiconductor
emitting element
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017070173A
Other languages
English (en)
Other versions
JP2018174185A5 (ja
JP2018174185A (ja
Inventor
酒井 士郎
士郎 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Priority to JP2017070173A priority Critical patent/JP6841708B2/ja
Priority to KR1020170061845A priority patent/KR101939334B1/ko
Priority to CN201880011132.0A priority patent/CN110506340A/zh
Priority to PCT/KR2018/001682 priority patent/WO2018182169A1/ko
Publication of JP2018174185A publication Critical patent/JP2018174185A/ja
Publication of JP2018174185A5 publication Critical patent/JP2018174185A5/ja
Application granted granted Critical
Publication of JP6841708B2 publication Critical patent/JP6841708B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages

Description

本発明は、発光素子および発光素子の製造方法に関する。
近年、省エネルギー化のために、照明器具の光源としてLED(Light Emitting Diode)の開発が進められている。これまで光源として主に用いられていた蛍光灯や白熱球に比べ、LEDは消費電力が低いだけでなく、寿命も長い。したがって、照明器具にLEDが用いられることで、照明器具の省電力化を図ることができ、さらにLED光源の交換頻度を大幅に低減することができる。
例えば、特許文献1では、n型半導体層43とp型半導体層46との間に活性層44が配置されたLEDが記載されている。このLEDでは、n型半導体層43に接続されたn側電極47と、p型半導体層46に接続されたp側電極48との間に電位差を与えることで、活性層44で光が生成される。生成された光は上方に出射される。
特開2015−15321号公報
特許文献1に記載されたLEDでは、活性層44で生成された光は、LEDの最表面のp型半導体層46を通過して空気中に取り出される。p型半導体層46の屈折率と空気の屈折率との差が大きいため、両者の界面における反射によって外部に取り出されない光が生じてしまい、発光効率の低下を招いてしまう。近年、特許文献1において発生するこの問題を解消するために、p型半導体層と空気との間に酸化膜が配置された構造が提唱されている。しかしながら、p側電極とp型半導体層とのコンタクトを取るために、p型半導体層の表面に形成した酸化膜を加工する必要があり、製造工程数が増加してしまうという問題があった。
本発明は、上記実情に鑑み、簡易的な製造工程で、高い発光効率が得られる発光素子および発光素子の製造方法を提供することを目的とする。
本発明の一実施形態による発光素子は、第1導電型の第1半導体、前記第1半導体の上方に設けられ前記第1導電型とは異なる第2導電型の第2半導体、および前記第1半導体と前記第2半導体との間の活性層を含む半導体構造体と、前記第1半導体に接続された第1電極と、前記第2半導体の上方で、前記第2半導体に接続された第2電極と、前記第2半導体と前記第2電極との間に設けられ、前記第2半導体と前記第2電極とを電気的に接続する導電経路が設けられた透光性を有する第1膜と、を有する。
前記第1膜は、前記第2半導体の成分を有する膜であってもよい。
前記第1膜は、酸化膜であってもよい。
前記酸化膜は前記第2半導体よりも高抵抗であり、前記導電経路は、前記酸化膜の内部に設けられていてもよい。
平面視において、前記第2電極は前記酸化膜に囲まれていてもよい。
前記酸化膜は、第1酸化膜および第2酸化膜を含み、前記第2酸化膜の膜厚は、前記第1酸化膜の膜厚より大きく、前記導電経路は、少なくとも前記第2酸化膜に設けられていてもよい。
平面視において、前記第2酸化膜は前記第1酸化膜に囲まれていてもよい。
前記酸化膜には、前記第1酸化膜と前記第2酸化膜との間に溝が設けられていてもよい。
前記溝は、前記第2酸化膜の周縁に沿って連続して前記第2酸化膜を囲んでいてもよい。
前記酸化膜の屈折率は、前記第2半導体の屈折率と空気の屈折率との間の値であってもよい。
本発明の一実施形態による発光素子の製造方法は、第1導電型の第1半導体、前記第1導電型とは異なる第2導電型かつ前記第1半導体の上方の第2半導体、および前記第1半導体と前記第2半導体との間の活性層を含む半導体構造体において、前記第2半導体の第1領域を露出するマスクを形成し、前記第1領域の前記第2半導体の上に透光性を有する第1膜を形成し、前記マスクに覆われた第2領域の前記第2半導体を酸化して第2酸化膜を形成し、前記マスクを除去し、前記第2領域の前記第2半導体の上方に、前記第2半導体に電気的に接続される第2電極を形成し、前記第1半導体に電気的に接続される第1電極を形成する。
前記第1膜は、前記第2半導体の一部が化学反応することで形成されてもよい。
前記第1膜は、前記第2半導体の一部が酸化することで形成されてもよい。
前記第1酸化膜および前記第2酸化膜は、それぞれ同一工程で形成されてもよい。
前記マスクの膜厚方向の電気抵抗は、前記第1酸化膜の膜厚方向の電気抵抗よりも小さくてもよい。
前記第2酸化膜は、前記マスクが前記第2半導体を覆った状態で形成されてもよい。
前記第2酸化膜は導電経路を含み、前記導電経路を介して前記第2電極と前記第2半導体とが接続されてもよい。
前記マスクには、前記マスクのパターンの周縁に沿って突出部が設けられていてもよい。
前記突出部は、前記マスクの熱処理によって形成されてもよい。
前記マスクはレジストであり、前記熱処理は、160℃以上の熱処理であってもよい。
本発明によれば、簡易的な製造工程で、高い発光効率が得られる発光素子および発光素子の製造方法を提供することができる。
本発明の一実施形態に係る発光素子の全体構成を示す平面図である。 図1のA−A’線の断面図である。 本発明の一実施形態に係る発光素子のp型半導体層とp型電極とのコンタクト部の構造を示す断面図である。 本発明の一実施形態に係る発光素子の詳細な層構造を示す断面図である。 本発明の一実施形態に係る発光素子の製造方法において、半導体構造体にマスクを設ける工程を示す平面図である。 本発明の一実施形態に係る発光素子の製造方法において、半導体構造体にマスクを設ける工程を示す断面図である。 本発明の一実施形態に係る発光素子の製造方法において、陽極酸化用電極を形成し熱処理を行う工程を示す平面図である。 本発明の一実施形態に係る発光素子の製造方法において、陽極酸化用電極を形成し熱処理を行う工程を示す断面図である。 本発明の一実施形態に係る発光素子の製造方法において、マスクの熱処理前後の断面形状を測定した結果を示す図である。 本発明の一実施形態に係る発光素子の製造方法において、p型半導体層上に酸化膜を形成する工程を示す平面図である。 本発明の一実施形態に係る発光素子の製造方法において、p型半導体層上に酸化膜を形成する工程を示す断面図である。 本発明の一実施形態に係る発光素子の製造方法において、p型半導体層上に酸化膜を形成する方法の一例を示す図である。 本発明の一実施形態に係る発光素子の製造方法において、マスクから露出されたp型半導体層上に酸化膜が形成された状態を示す拡大断面図である。 本発明の一実施形態に係る発光素子の製造方法において、p型半導体層上に酸化膜が形成された状態を示す拡大断面図である。 本発明の一実施形態に係る発光素子の製造方法において、p型半導体層上に酸化膜が形成された状態を示す断面図である。 本発明の一実施形態に係る発光素子の製造方法において、マスクを除去する工程を示す平面図である。 本発明の一実施形態に係る発光素子の製造方法において、マスクを除去する工程を示す断面図である。 本発明の一実施形態に係る発光素子の製造方法において、n型半導体層を露出する工程を示す断面図である。 本発明の一実施形態に係る発光素子の製造方法において、n型半導体層を露出する工程を示す断面図である。 本発明の一実施形態に係る発光素子の製造方法において、p型半導体層上に形成された酸化膜の表面形状を測定した領域を示す平面図である。 本発明の一実施形態に係る発光素子の製造方法において、p型半導体層上に形成された酸化膜の表面形状を測定した結果を示す図である。 本発明の一実施形態に係る発光素子の陽極酸化後の表面状態を示す光学顕微鏡写真である。 本発明の一実施形態に係る発光素子の酸化膜の光学特性を示す図である。 本発明の一実施形態およびその比較例の発光素子の電気特性および発光特性を示す図である。 本発明の一実施形態およびその比較例の発光素子の発光状態を示す光学顕微鏡写真である。 本発明の一実施形態の変形例に係る発光素子の詳細な層構造を示す断面図である。 本発明の一実施形態の変形例に係る発光素子の詳細な層構造を示す断面図である。 本発明の一実施形態に係る発光素子の全体構成を示す断面図である。
以下、図面を参照して本発明に係る発光素子および発光素子の製造方法について説明する。但し、本発明の発光素子および発光素子の製造方法は多くの異なる態様で実施することが可能であり、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、本実施の形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
本発明の各実施の形態において、発光素子に含まれる基板から半導体構造体に向かう方向を上または上方という。逆に、半導体構造体から基板に向かう方向を下または下方という。このように、説明の便宜上、上方または下方という語句を用いて説明するが、例えば、基板と半導体構造体との上下関係が図示と逆になるように配置されてもよい。また、以下の説明で、例えば基板の上の半導体構造体という表現は、上記のように基板と半導体構造体との上下関係を説明しているに過ぎず、基板と半導体構造体との間に他の部材が配置されていてもよい。
〈第1実施形態〉
図1〜図4を用いて、本発明の一実施形態に係る発光素子の概要について説明する。第1実施形態では、基板100上にn型半導体層110、活性層120、およびp型半導体層130の順で積層された発光素子10について説明する。本発明に係る実施形態では、p型半導体層130とp型電極160との間に、導電経路が設けられた透光性を有する第1膜が設けられており、当該第1膜によってp型半導体層130とp型電極160とが電気的に接続されている。以下の説明では、上記の第1膜が酸化膜である構成を例示するが、この構成に限定されない。第1膜は透光性を有し、p型半導体層130とp型電極160とを電気的に接続する導電経路を有していればよく、酸化膜以外の膜であってもよい。
本実施形態では、陽極酸化によってp型半導体層130の上に酸化膜150を形成するため、p型半導体層130がn型半導体層110の上に設けられた半導体構造体140を用いている。ただし、以下で説明する陽極酸化以外の方法で酸化膜150を形成する場合、n型半導体層110とp型半導体層130との上下関係は図1に示すものと逆であってもよい。
[発光素子10の構造]
図1は、本発明の一実施形態に係る発光素子の全体構成を示す平面図である。図1に示すように、発光素子10は、基板100、半導体構造体140、p型電極160、およびn型電極170を有する。p型電極160およびn型電極170はそれぞれ複数設けられている。図1の例では、半導体構造体140およびp型電極160は平面視において類似した形状を有している。半導体構造体140およびp型電極160は略U字型のパターン(または、長方形の長辺の一部が切り欠きされたパターン)で形成されている。n型電極170はU字型のパターンの凹部(または、長方形の長辺の一部が切り欠きされた領域)に設けられている。p型電極160およびn型電極170は一対で設けられている。ただし、p型電極160およびn型電極170は必ずしも一対である必要はなく、複数のp型電極160に対して1つのn型電極170が設けられていてもよい。
図2は、図1のA−A’線の断面図である。図2に示すように、基板100の上に半導体構造体140が設けられている。半導体構造体140はn型半導体層110、活性層120、およびp型半導体層130を有する。p型半導体層130はn型半導体層110の上に設けられている。活性層120はn型半導体層110とp型半導体層130との間に設けられている。p型半導体層130の上に酸化膜150が設けられている。なお、図2では、説明を簡略化しているが、半導体構造体140は上記の3層以外にも複数の層を含む。半導体構造体140の詳細な層構造は後述する。
半導体構造体140は、一部の領域においてp型半導体層130および活性層120が除去され、n型半導体層110が露出している。p型半導体層130および活性層120から露出されている領域のn型半導体層110の膜厚は、露出されていない領域のn型半導体層110の膜厚に比べて小さい。なお、上記の半導体構造体140の構造をメサということもできる。
酸化膜150は場所によって膜厚が異なる。以下の説明において、酸化膜150の膜厚が異なる領域に応じて、第1酸化膜152、第2酸化膜154、または溝156と表現する。第1酸化膜152は第2酸化膜154の周囲に設けられている。つまり、平面視において第1酸化膜152は第2酸化膜154の周縁に沿って連続しており、第2酸化膜154を囲んでいる。換言すると、第2酸化膜154のパターンは第1酸化膜152のパターンの内側に存在する。さらに換言すると、第2酸化膜154のパターンの周縁は第1酸化膜152のパターンの周縁に囲まれている。第1酸化膜152と第2酸化膜154との間に溝156が設けられている。詳細は後述するが、平面視において溝156は第2酸化膜154の周縁に沿って連続しており、第2酸化膜154を囲んでいる。本実施形態では、第1酸化膜152および第2酸化膜154は同じ工程で形成されるため、同一材料である。以下の説明において、第1酸化膜152および第2酸化膜154を特に区別しないときは、単に酸化膜150という。
第2酸化膜154の膜厚は第1酸化膜152の膜厚よりも大きい。詳細は後述するが、第2酸化膜154には、例えば複数のピンホールのような、複数の導電経路が形成されている。溝156における酸化膜の膜厚は、第1酸化膜152の膜厚および第2酸化膜154の膜厚よりも小さい。なお、上記の酸化膜150の詳細な形状は後述する。
p型電極160は、酸化膜150の上に設けられている。換言すると、酸化膜150はp型半導体層130とp型電極160との間に設けられている。さらに換言すると、p型半導体層130とp型電極160とは、酸化膜150によって離隔されている。p型電極160は第2酸化膜154に形成された導電経路を介してp型半導体層130に接続されている。換言すると、p型電極160は平面視においてp型電極160と重畳する領域でp型半導体層130に接続されている。
第2酸化膜154および溝156はp型電極160に覆われている。つまり、平面視において第2酸化膜154および溝156はp型電極160によって囲まれている。第1酸化膜152の上にもp型電極160が設けられているが、第1酸化膜152の一部はp型電極160から露出されている。ただし、第1酸化膜152がp型電極160から露出されていなくてもよい。つまり、平面視において酸化膜150およびp型電極160の各々のパターンが同じパターンであってもよい。
n型電極170はn型半導体層110がp型半導体層130および活性層120から露出された領域に設けられており、n型半導体層110に接続されている。n型電極170は活性層120およびp型半導体層130から離隔されている。
図3は、本発明の一実施形態に係る発光素子のp型半導体層とp型電極とのコンタクト部の構造を示す断面図である。図3に示す断面図は、図2の点線枠で囲んだ領域の拡大断面図である。第2酸化膜154には導電経路158が設けられている。図3に示すように、第2酸化膜154の内部に設けられた導電経路158は、局所的に存在している。図3に示す例では、導電経路158は第2酸化膜154に形成されたピンホールの内部に相当する。導電経路158には、その下側からp型半導体層130が入り込んでおり、その上側からp型電極160が入り込んでいる。導電経路158の内部でp型半導体層130とp型電極160とが接続されている。図3の点線132は、酸化膜150を形成する前のp型半導体層130の表面に相当する。図3に示すように、導電経路158は第2酸化膜154の第1面1542および第2面1544の各々から点線132に向かって径が小さくなる形状である。
詳細は後述するが、本実施形態において、酸化膜150はp型半導体層130の表面を酸化することで形成される。酸化はp型半導体層130の表面(点線132)から下に向かって進行する。この酸化の際に、酸素がp型半導体層130内部に入り込むことで体積が膨張するため、酸化膜150の上面は点線132から上方に移動する。その結果、図3に示すように酸化膜150は点線132に対して上下方向にそれぞれ形成される。
なお、酸化膜150に設けられた導電経路158の平面視における形状はドット形状であってもよく、ライン形状であってもよい。また、導電経路158の平面視における形状は、例えば結晶粒界のように、網目状であってもよい。上記の説明では、酸化膜150に導電経路158が設けられ、その導電経路158の内部でp型半導体層130とp型電極160とが接続された構成を例示したが、この構成に限定されない。p型電極160の下に設けられた酸化膜150に、p型電極160とp型半導体層130とを接続する導電経路が設けられていればよく、図3に示す形態の他にも多様な形態をとり得る。
[各部材の材質]
本実施形態では、基板100としてサファイア基板が用いられる。基板100として、シリコン基板、炭化シリコン基板、窒化ガリウム基板、窒化アルミニウム基板などの基板を用いることができる。
本実施形態では、n型半導体層110としてn型の窒化ガリウム(n−GaN)が用いられる。活性層120として窒化インジウムガリウム(InGaN)が用いられる。p型半導体層130としてp型の窒化ガリウム(p−GaN)が用いられる。ただし、n型半導体層110として、n−GaNの他にAlGaN/GaNの歪超格子を用いることができる。活性層120として、InGaNの他にAlGaInNを用いることができる。p型半導体層130として、p−GaNの他にp−AlGaN/P−GaN/P+−GaNを用いることができる。なお、P+−GaNとは、p型のドーパントが過剰にドーピングされた半導体である。
n型半導体層110としてn−GaNが用いられる場合、n型の不純物(ドーパント)としてシリコン、ゲルマニウム、錫、テルル、およびセレンを用いることができる。p型半導体層130としてp−GaNが用いられる場合、p型のドーパントとしてマグネシウム、ベリリウム、亜鉛、および炭素を用いることができる。
なお、図2では、簡易的に半導体構造体140がn型半導体層110、活性層120、およびp型半導体層130によって構成された構造を例示したが、実際には図4に示すように、半導体構造体140は上記の3層以外の層を含む。以下、図4を用いて、本実施形態の半導体構造体140の詳細な層構造について説明する。
図4は、本発明の一実施形態に係る発光素子の詳細な層構造を示す断面図である。図4に示すように、基板100と半導体構造体140との間にバッファ層300が設けられている。半導体構造体140は、u−GaN310、n−GaN320、InGaN330、p型の窒化アルミニウムガリウム(p−AlGaN340)、およびp−GaN350を有する。u−GaN310は、不純物がドーピングされていない、または意図的なドーピングがされていない窒化ガリウムである。
なお、図4に示す半導体構造体140の層構造は一例であり、本発明の半導体構造体140は図4に示す構造に限定されない。半導体構造体140はn型半導体層、活性層、およびp型半導体層を含んでいればよく、半導体構造体140の層構造は適宜変更することができる。図2および図4では、p型半導体層130がn型半導体層110の上方に設けられた構造を例示したが、p型半導体層130がn型半導体層110の下方に設けられてもよい。
本実施形態の酸化膜150は、p型半導体層130が酸化された膜である。換言すると、p型半導体層130とp型電極160との間の膜は、p型半導体層130の成分を有する膜である。なお、第1酸化膜152、第2酸化膜154、および溝156に相当する領域の酸化膜はいずれもp型半導体層130が酸化された膜である。酸化膜150の屈折率はp型半導体層130の屈折率より小さく、空気の屈折率より大きい。酸化膜150の屈折率は1.2以上2.3以下であるとよい。本実施形態では、酸化膜150の屈折率は約1.55である。なお、本実施形態のp型半導体層130の屈折率は約2.4である。本実施形態では、p型半導体層130とp型電極160との間の膜が酸化膜150である構成を例示したが、この構成に限定されない。例えば、酸化膜150の代わりに炭化膜、または窒化膜などの化合物が設けられてもよい。炭化膜は、p型半導体層130が炭化された膜であってもよい。窒化膜は、p型半導体層130が窒化された膜であってもよい。p型半導体層130とp型電極160との間の膜がp型半導体層130の成分を有しない膜であってもよい。
本実施形態のp型電極160としてニッケル(Ni)および金(Au)の積層構造が用いられる。より詳細に説明すると、p型電極160の構造は、約10nmのNiの上方に約10nmのAuが設けられた構造である。p型電極160は非常に薄いため透光性を有している。したがって、活性層120で生成された光は、p型電極160を透過して上方に出射される。なお、図2には図視されていないが、p型電極160の上に、p型電極160よりも厚いAuなどのパッドが設けられていてもよい。p型電極160として、上記の材料の他にNi/Ag/Ru(ルテニウム)/Ni/AuまたはPtを用いることができる。
本実施形態のn型電極170としてアルミニウム(Al)およびチタン(Ti)の第1積層電極、ならびにNiおよびAuの第2積層電極が用いられる。第1積層電極では、Alの上にTiが設けられている。第2積層電極では、Niの上にAuが設けられている。n型電極170として、上記の材料の他にインジウム(In)、Ti/Al/Ni/Au、またはTi/Al/Mo(モリブデン)/Auを用いることができる。例えば、発光素子10を試験的に評価する場合、簡易的にn型電極170としてInを用いることができる。これらの材料は単層で用いられてもよく、積層で用いられてもよい。
[発光素子10の製造方法]
図5〜図22を用いて、本発明に係る発光素子の製造方法について説明する。まず、半導体構造体140を活性化するために熱処理を行う。当該熱処理は窒素雰囲気、750℃、10分間の条件で行われる。
図5および図6は、本発明の一実施形態に係る発光素子の製造方法において、半導体構造体にマスクを設ける工程を示す平面図および断面図である。
まず、半導体構造体140の表面を洗浄し、半導体構造体140の上にマスク400を形成する。上記の洗浄は、例えばアセトン、メタノールなどの薬液を用いた超音波洗浄によって行うことができる。ここで形成するマスク400のパターンは、後の工程で形成するp型電極160のパターンに対応する。マスク400として一般的なレジストを用いることができる。例えば、当該レジストとしてMerck社製AZP4210を用いることができる。基板100を回転させながらレジストを含む溶媒を塗布し、露光のプレベークとして120℃で3分間の熱処理を行い、フォトリソグラフィによってレジストを露光し、現像液によって現像することでパターニングされたマスク400を得ることができる。以下の説明において、マスク400から露出された領域を第1領域404といい、マスク400が設けられた領域を第2領域406という。つまり、第2領域406のp型半導体層130はマスク400によって覆われている。
図7および図8は、本発明の一実施形態に係る発光素子の製造方法において、陽極酸化用電極を形成し熱処理を行う工程を示す平面図および断面図である。図7および図8に示すように、陽極酸化に用いられる電極440をp型半導体層130の上に形成する。そして、電極440とp型半導体層130との間の接触抵抗を下げるための熱処理を行う。この熱処理によって、パターニングされたマスク400の形状が変化する。ここでは、電極440としてInを用いる。電極440形成後の熱処理として200℃で10分間の熱処理を行う。この熱処理によって、マスク400が変形し、マスク400のパターン端部が上方に突出した形状が得られる。つまり、上記の熱処理によってマスク400の周縁402に沿った突出部410が形成される。また、この熱処理によってマスク400のパターン端部の側壁が傾斜し、傾斜面412が形成される。なお、上記の熱処理は200℃に限定されない。例えば、マスク400の形状が上記の形状に変形すれば、200℃未満の熱処理であってもよく、200℃以上であってもよい。例えば、電極440としてInを用いた場合、Inの融点より高い160℃以上で熱処理が行われてもよい。
ここで、上記の200℃の熱処理によって変形したマスク400の断面形状について図9を用いて説明する。図9は、本発明の一実施形態に係る発光素子の製造方法において、マスクの熱処理前後の断面形状を測定した結果を示す図である。図9の(A)および(B)に示す測定結果は表面形状測定装置(Dektak)を用いて図7のB−B’線に沿って測定された形状である。図9の(A)は熱処理前のマスク400の測定結果であり、(B)は熱処理後のマスク400の測定結果である。
図9の(A)に示すように、熱処理前のマスク400の測定結果420は、上面の形状が比較的平坦な形状であり、マスク400のパターン端部の側壁の形状はほぼ垂直形状である。測定結果420から、熱処理前のマスク400の膜厚は場所によらず約2.3μmである。一方、図9の(B)に示すように、熱処理後のマスク400の測定結果430は、上面の端部付近に突出部410が形成されており、マスク400のパターン端部の側壁(傾斜面412)は傾斜している。突出部410の膜厚は約2.3μmであり、それ以外の膜厚は約1.9μmである。つまり、上記200℃の熱処理によってマスク400のパターン端部付近以外の領域が薄膜化する。マスク400としてレジストを用いた場合、所定の温度以上の熱処理を行うとレジストが変質し、レジストが剥離されにくくなる。例えば、マスク400としてMerck社製AZP4210が用いられた場合は、上記所定の温度は約160℃である。したがって、通常はレジストの熱処理を所定の温度未満で行うが、本実施形態では、マスク400の形状を変化させるために200℃の熱処理を行っている。
図10および図11は、本発明の一実施形態に係る発光素子の製造方法において、p型半導体層上に酸化膜を形成する工程を示す平面図および断面図である。図9の(B)のようにマスク400を変形させた後に、電極440にリード線442を接続し、基板100の端部付近にエレクトロンワックス200を形成する。リード線442はAgペーストなどを用いて電極440に固定される。エレクトロンワックス200は、電極440およびリード線442を覆うように設けられる。なお、図11には示されていないが、後述するガラス板530の上に基板100が配置される。エレクトロンワックス200は、基板100および半導体構造体140の側面を覆ってガラス板530に接し、基板100をガラス板530に固定する。本実施形態のエレクトロンワックス200として絶縁性の樹脂材料を用いることができる。例えば、エレクトロンワックス200として、マルトー社製シフトワックスを用いることができる。
なお、後述する陽極酸化の際に、リード線442を介して電極440に電位が供給される。ここで、n型半導体層110の抵抗率はp型半導体層130の抵抗率に比べて低く、n型半導体層110の厚さはp型半導体層130の厚さに比べて大きい。つまり、基板100の表面または裏面の方向において、n型半導体層110の電気抵抗はp型半導体層130の電気抵抗に比べて十分に低い。したがって、電極440に供給された電位に基づく電流はn型半導体層110を優先的に流れ、基板100の全域に広がる。なお、電極440にInが用いられ、p型半導体層130にp−GaNが用いられる場合、Inとp−GaNとの接触はショットキー接触であるので、ショットキー障壁を超える電圧(例えば、3.4V以上の電圧)を供給すればよい。
図12は、本発明の一実施形態に係る発光素子の製造方法において、p型半導体層上に酸化膜を形成する方法の一例を示す図である。本実施形態では、陽極酸化によってp型半導体層130の表面を酸化する方法について説明する。図12に示すように、容器500にAGW溶液510を供給し、AGW溶液510にガラス板530、550、および参照電極560を浸漬させる。ガラス板530には、図11に示す試料520(基板100および半導体構造体140)が取り付けられている。電源570の陽極からの配線はリード線442を介して試料520の電極440に接続される。ガラス板550には、陰極540が取り付けられている。陰極540として白金(Pt)が用いられる。参照電極560は電源570の陽極に接続されている。
AGW溶液510は、3%酒石酸水溶液:プロピレングリコールを1:3の割合で混合したものを、アンモニア水を用いてpH7程度に調節したものである。
試料520をAGW溶液510に浸漬させた状態で通電すると、試料520のp型半導体層130表面では以下の反応が起きる。
2GaN+6h+ → 2Ga3++N2
2Ga3++6OH- → Ga23+3H2
※h+:ホール
上記の反応によって、p型半導体層130のGaNがGa23に置換され、p型半導体層130の酸化が進む。上記の陽極酸化では、電流値が一定になるように電圧が制御される。
なお、n型半導体層110がp型半導体層130の上方に設けられた半導体構造体140を陽極酸化する場合は、光を照射しながら陽極酸化をする必要がある。照射する光の波長λは、陽極酸化する対象の物質のバンドギャップエネルギーEgに対して、以下の式を満たす波長であることが好ましい。
λ(μm)<1.2398/Eg(eV)
図13は、本発明の一実施形態に係る発光素子の製造方法において、マスクから露出されたp型半導体層上に酸化膜が形成された状態を示す拡大断面図である。図14は、本発明の一実施形態に係る発光素子の製造方法において、p型半導体層上に酸化膜が形成された状態を示す拡大断面図である。まず、図11に示す状態で陽極酸化をすると、電流はマスク400から露出された領域のp型半導体層130を流れるため、その領域のp型半導体層130に酸化膜が形成される。図13がその状態である。図13のように、p型半導体層130の表面に第1酸化膜152が形成されると、第1酸化膜152が抵抗体として作用するため、第1領域404のp型半導体層130に電流が流れにくくなる。本実施形態では、p−GaNの表面に形成されたGa23の抵抗率が熱処理を行ったマスク400の抵抗率よりも高いため、陽極酸化中の電流経路はマスク400の内部が支配的になる。つまり、第1領域404のp型半導体層130に流れる電流に比べて、第2領域406のp型半導体層130に流れる電流の方が多い。その結果、図14に示すように、マスク400の下に他の領域よりも厚い酸化膜が形成される。
ただし、位置によってマスク400の抵抗率に違いがあるため、その抵抗率の違いによって形成される酸化膜の膜厚が異なる。例えば、マスク400の上面が平坦な領域におけるマスク400の抵抗率は、その他の領域におけるマスク400の抵抗率よりも低い。したがって、当該領域のp型半導体層130は酸化されやすく、図14に示すように第1酸化膜152よりも厚い第2酸化膜154が形成される。なお、当該領域のマスク400には、局所的にp型半導体層130の酸化を阻害する要因が含まれており、その影響で第2酸化膜154の内部に酸化されない領域または電流が流れやすい酸化膜の領域(導電経路158に相当する領域)が形成されると考えられる。なお、第2酸化膜154には導電経路158が存在するため、第2酸化膜154の膜厚が第1酸化膜152の膜厚よりも大きくなっても第2酸化膜154の酸化はさらに進み、第2酸化膜154の膜厚が第1酸化膜152の膜厚よりも大きくなると考えられる。
突出部410が形成された領域におけるマスク400の抵抗率は、その他の領域におけるマスク400の抵抗率よりも高い。したがって、突出部410の下のp型半導体層130は酸化されにくく、当該領域の酸化膜の膜厚は非常に薄くなる。その結果、溝156が形成される。
傾斜面412が形成された領域におけるマスク400の抵抗率は、突出部410が形成された領域におけるマスク400の抵抗率より低く、マスク400の上面が平坦な領域におけるマスク400の抵抗率より高い。したがって、当該領域の酸化膜の膜厚は溝156の酸化膜より厚く、第2酸化膜154より薄い。
第2領域406において、マスク400のパターン端部の酸化膜の膜厚がそのパターン内部の酸化膜の膜厚よりも薄い。したがって、マスク400の下の酸化膜は、AGW溶液510がマスク400の端部からマスク400とp型半導体層130との間に侵入することで形成されたのではなく、マスク400の膜厚方向に電流が流れることで形成されたと考えられる。
上記のように、200℃で熱処理したマスク400の抵抗率は、マスク400から露出されたp型半導体層130に形成された酸化膜150の抵抗率よりも低い。ここで、これらの抵抗率の差は、マスク400の抵抗を無視すると、「面積/厚さ」の比である。本実施形態の製造方法で作成したサンプルにおいて、
「(酸化膜150の抵抗率)/(マスク400の抵抗率)」
=「(酸化膜150の面積/酸化膜150の膜厚)/(マスク400の面積/マスク400の膜厚)」
=(137,000μm2/0.23μm)/(88,000μm2/1.9μm)
=13
である。ただし、実際の構造では、マスク400に抵抗があるので、実際の「(酸化膜150の抵抗率)/(マスク400の抵抗率)」の値は13よりも小さな値になると考えられる。
図15は、本発明の一実施形態に係る発光素子の製造方法において、p型半導体層上に酸化膜が形成された状態を示す断面図である。上記の陽極酸化の結果、図15に示すように、第1領域404のp型半導体層130に第1酸化膜152が形成され、第2領域406のp型半導体層130に第2酸化膜154および溝156における酸化膜が形成される。なお、図15では、導電経路158は省略されている。上記の製造方法を換言すると、互いに膜厚が異なる第1酸化膜152、第2酸化膜154、および溝156における酸化膜は同一工程で形成される。ただし、これらの酸化膜がそれぞれ別の工程で形成されてもよい。
図16および図17は、本発明の一実施形態に係る発光素子の製造方法において、マスクを除去する工程を示す平面図および断面図である。マスク400はリムーバ(例えば、剥離液)によって除去され、エレクトロンワックス200はアセトンによって除去される。図16に示すように、マスク400から露出されていた第1領域404に第1酸化膜152が形成され、マスク400によって覆われていた第2領域406に第2酸化膜154が形成される。つまり、平面視において、第2酸化膜154は第1酸化膜152に囲まれている。第1領域404と第2領域406との間、つまり、マスク400のパターンの周縁に沿って形成された突出部410の領域に溝156が形成される。換言すると、溝156は第2酸化膜154の周縁に沿って連続して第2酸化膜154を囲んでいる。
図18および図19は、本発明の一実施形態に係る発光素子の製造方法において、n型半導体層を露出する工程を示す平面図および断面図である。図17の電極440を除去し、酸化膜150、p型半導体層130、活性層120、およびn型半導体層110の一部をエッチングすることで、図18に示すように複数のメサMを形成する。図18に示すように、平面視において、メサMは溝156を囲んでいる。メサMのパターンが、例えば図7に示すマスク400のパターンと同じ場合、マスク400を用いて酸化膜150、p型半導体層130、活性層120、およびn型半導体層110の一部をエッチングすることでメサMを形成してもよい。また、メサMのパターンは図18に示す形状に限定されず、多様な形状を採用することができる。
図18および図19の酸化膜150の上にp型電極160を形成し、露出されたn型半導体層110の上にn型電極170を形成することで、図1および図2に示す発光素子10を得ることができる。なお、p型電極160を形成した後、およびn型電極170を形成した後に熱処理を行うことが好ましい。例えば、p型電極160を形成した後に500℃の熱処理を行い、n型電極170を形成した後に400℃の熱処理を行う。これらの熱処理によって、p型電極160とp型半導体層130との間の接触抵抗、およびn型電極170とn型半導体層110との間の接触抵抗を低くすることができる。
図20は、本発明の一実施形態に係る発光素子の製造方法において、p型半導体層上に形成された酸化膜の表面形状を測定した領域を示す平面図である。図21は、本発明の一実施形態に係る発光素子の製造方法において、p型半導体層上に形成された酸化膜の表面形状を測定した結果を示す図である。
図20のC−C’線に沿ってDektakを用いて測定した結果が図21である。図21において、横軸の単位は[μm]であり、縦軸の単位は[Å(オングストローム)]である。図21に示すように、第1酸化膜152の膜厚は第2酸化膜154の膜厚より小さく、第1酸化膜152と第2酸化膜154との間に溝156が形成されていることが確認されている。なお、図21の測定結果において、溝156よりも左側の領域で第2酸化膜154を測定した測定結果が傾斜して、膜厚が大きくなっているように見えるが、これは測定に起因するもので、第2酸化膜154の膜厚を示すものではない。
図22は、本発明の一実施形態に係る発光素子の陽極酸化後の表面状態を示す光学顕微鏡写真である。図22の光学顕微鏡写真は、図20の点線で囲まれた領域を観察したものであり、マスク400が除去されて酸化膜150が表面に露出した状態の光学顕微鏡写真である。図22の点線408は、マスク400のパターン端部が存在していた領域に相当する。図22に示すように、第1酸化膜152、第2酸化膜154、および溝156に相当する領域の酸化膜のそれぞれの光学顕微鏡写真における色が異なっている。具体的には、第1酸化膜152および溝156に相当する領域の酸化膜の色は青色であり、第2酸化膜154に相当する領域の酸化膜の色は若干赤みがかかった白色である。
図23は、本発明の一実施形態に係る発光素子の酸化膜の光学特性を示す図である。図23は、GaN\薄膜\空気の構造において、波長が450nm(青色)の光に対する反射率(R)および透過率(T)の酸化膜の膜厚依存を計算した結果である。なお、図23の計算は以下の計算式に基づいて行われた。曲線Rは反射率の計算結果を示し、曲線Tは透過率の計算結果を示す。なお、ここでは薄膜は酸化膜(Ga23)に該当する。
ここで、φ、r1、r2、t1、t2はそれぞれ以下の通りである。
上記の計算式において、n1=2.4(GaNの屈折率)、n2=1.55(薄膜の屈折率)、n3=1(空気の屈折率)である。
図23から、酸化膜の膜厚が約74nm、約220nmの場合に、450nm(青色)の光に対する反射率が低く、透過率が高い。つまり、図22の光学顕微鏡写真で青色に見えた第1酸化膜152の膜厚は約220nmと推測され、溝156に相当する領域の酸化膜150の膜厚は約74nmと推測される。
上記のように、本実施形態では、p型半導体層130の表面を陽極酸化することによって酸化膜150が得られる。ただし、酸化膜150は陽極酸化以外の方法で形成することもできる。例えば、p型半導体層130表面の熱酸化やp型半導体層130への酸素を打ち込み(イオンドーピング法やイオンインプランテーション法)によって酸化膜150を形成してもよい。ただし、陽極酸化以外の方法でp型半導体層130を酸化する場合にも、酸化膜150に導電経路158を形成する。
[発光素子10の電気特性および発光特性]
図24および図25を用いて、発光素子10の電気特性および発光特性について説明する。図24および図25では、上記で説明した実施形態の発光素子10とその比較例の発光素子90との結果を示す。なお、比較例は、発光素子10から酸化膜150が省略された発光素子である。つまり、発光素子90では、図2における酸化膜150が形成されておらず、p型電極160がp型半導体層130に直接接触している。
図24は、本発明の一実施形態およびその比較例の発光素子の電気特性および発光特性を示す図である。図24のグラフ600には、発光素子10、90の電気特性および発光特性の両方が示されている。図24において、電気特性602および発光特性604は本実施形態の発光素子10の特性であり、電気特性612および発光特性614は比較例の発光素子90の特性である。電気特性602、604は、発光素子10、90に流された電流値に対する電圧値をプロットしたグラフである。発光特性604、614は、発光素子10、90に流された電流値に対する光の出力値(発光強度)をプロットしたグラフである。
図24に示すように、本実施形態の電気特性602と比較例の電気特性612との間には大きな差はなく、同じ電流値において電気特性602の電圧値は電気特性612の電圧値より小さい。つまり、発光素子10では、p型半導体層130とp型電極160との間に酸化膜150が設けられているが、酸化膜150の存在が電気特性に与える影響は小さいことが分かる。また、本実施形態の発光特性604は比較例の発光特性614より良好である。同じ電流値で発光特性604と発光特性614とを比較すると、発光特性604は発光特性614の約1.7倍の発光強度であることが分かる。つまり、ほぼ同じ消費電力の条件下で、本実施形態の発光素子10の発光強度は比較例の発光素子90の発光強度よりも約1.7倍高い。
図25は、本発明の一実施形態およびその比較例の発光素子の発光状態を示す光学顕微鏡写真である。図25の(A)は本実施形態の発光素子10の発光状態を示す光学顕微鏡写真であり、図25の(B)は比較例の発光素子90の発光状態を示す光学顕微鏡写真である。図25に示す光学顕微鏡写真は、試験的に発光素子を発光させた状態のものであり、それぞれの発光素子のp型電極160に直接プローブ620を接触させることで、p型電極160に電位が供給されている。図25の発光素子10、90の一部はプローブ620によって隠れているが、プローブ620によって隠された領域の発光素子10、90の外周は点線で示されている。
図25の(A)に示すように、本実施形態の発光素子10では発光領域の明るさに濃淡が確認される。一方で、図25の(B)に示すように、比較例の発光素子90では発光領域の明るさは一定(均一)である。なお、図25の(A)および(B)の各々の光学顕微鏡写真は、写真撮影時の露光条件が異なるため、両写真から発光強度の比較はできないが、図24に示すように、同じ消費電力下において発光素子10(A)は発光素子90(B)よりも発光強度が高い。発光素子90では、p型電極160とp型半導体層130との間に酸化膜が存在しないため、p型電極160が配置された領域のp型半導体層130に均一に電力が供給されていると考えられる。一方で、発光素子10では、p型電極160とp型半導体層130との間の酸化膜150が存在しており、酸化膜150の中の導電経路158がまばらに(または不均一に)存在している(図3参照)。平面視において、導電経路158の付近では強く発光し、導電経路158から離れたところでは発光強度が弱くなると考えられる。つまり、発光領域の明るさの濃淡は、酸化膜150の中の導電経路158がまばらに存在することを示していると考えられる。
以上のように、本発明の一実施形態に係る発光素子10によると、p型半導体層130とp型電極160との間に導電経路158を有する酸化膜150が設けられていることで、p型半導体層130とp型電極160とが直接接している従来構造に比べて高い発光効率が得られる。このような発光素子10を製造する方法として、レジストの形状が変化するような熱処理を行い、形状が変化したレジストを用いて陽極酸化する方法を用いることができる。この製造方法を用いることで、簡易的なプロセスで従来構造に比べて発光効率が高い発光素子を製造することができる。なお、上記でも述べたが、導電経路158を有する酸化膜150を形成する方法として陽極酸化を用いるのは一例に過ぎず、その他の方法で導電経路158を有する酸化膜150を形成してもよい。
[第1実施形態の変形例1]
図26を用いて酸化膜150に形成された導電経路158の変形例について説明する。図26は、本発明の一実施形態の変形例に係る発光素子の詳細な層構造を示す断面図である。図3では、導電経路158は、第2酸化膜154が形成されていない領域(つまり、第2酸化膜154に形成されたピンホール)においてp型電極160とp型半導体層130とが接続された部分である例を示したが、導電経路158はp型電極160とp型半導体層130とを電気的に接続すればよく、多様な形態で実現可能である。例えば、図26に示すように、第2酸化膜154の中に電流が通過可能な欠陥159が存在し、その欠陥159が導電経路として機能してもよい。この場合、第2酸化膜154の膜厚はおおよそ一定であり、局所的に導電経路として機能する欠陥159が存在している。なお、欠陥159の形状は、欠陥159−1のように直線状であってもよく、欠陥159−2のように屈曲していてもよく、欠陥159−3のように離散的であってもよい。
[第1実施形態の変形例2]
図27を用いて酸化膜150に形成された導電経路158の変形例について説明する。図27は、本発明の一実施形態の変形例に係る発光素子の詳細な層構造を示す断面図である。図3および図26では、第2酸化膜154の内部に局所的に導電経路158が存在する構成を例示したが、図27に示すように、第2酸化膜154の抵抗率が第1酸化膜152の抵抗率よりも低くてもよい。つまり、第2酸化膜154の全域が導電経路158として機能してもよい。この場合、溝156に相当する領域の酸化膜の抵抗率が第1酸化膜152の抵抗率よりも高くてもよい。
〈第2実施形態〉
図28を用いて、本発明の一実施形態に係る発光素子の概要について説明する。図28は、本発明の一実施形態の変形例に係る発光素子の詳細な層構造を示す断面図である。図28に示す発光素子10Aは図2に示す発光素子10と類似しているが、発光素子10Aは、p型電極160Aの上にp型パッド190Aが設けられている点、および酸化膜150Aの全域に導電経路158Aが設けられている点において、発光素子10と相違する。以下の発光素子10Aの説明において、図2に示す発光素子10と同じ構成については説明を省略する場合がある。
図28に示すように、酸化膜150Aの中の導電経路158Aはp型半導体層130Aの表面のほぼ全ての領域に設けられている。酸化膜150Aの上にはp型電極160Aが設けられている。p型電極160Aは、導電経路158Aを介してp型半導体層130Aに接続されている。p型電極160Aは導電経路158Aと同様に、p型半導体層130Aの表面のほぼ全ての領域に設けられている。p型パッド190Aは、p型電極160Aの上に設けられている。p型パッド190Aが設けられる領域は、p型電極160Aの一部の領域に設けられる。換言すると、p型電極160Aのほとんどの領域がp型パッド190Aから露出されている。なお、導電経路158Aおよびp型電極160Aは発光させたい領域に応じて適宜設定することができる。
p型電極160Aとして、透光性を有する導電材料が用いられる。例えば、それぞれの膜厚が50nm以下のAu/Niが用いられる。AuおよびNiの膜厚は同じでもよく、異なっていてもよい。良好な透光性を得るために、AuおよびNiの膜厚はそれぞれ20nm以下にすることが望ましい。p型電極160Aとして、上記の他に、ITO(酸化インジウム・スズ)、IGO(酸化インジウム・ガリウム)、IZO(酸化インジウム・亜鉛)、GZO(ガリウムがドーパントとして添加された酸化亜鉛)等の導電性酸化物半導体を用いてもよい。
以上のように、本発明の一実施形態に係る発光素子10Aによると、p型パッド190Aからの電流は、p型電極160Aを介してp型パッド190Aの領域よりも広い領域に分散される。つまり、p型電極160Aは、p型パッド190Aからの電流がp型パッド190A直下に集中することを抑制する。上記の構成によって、発光素子10Aのパターン内(例えば、発光領域の中央部と端部)における発光ムラを抑制することができる。
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
10:発光素子、 90:発光素子、 100:基板、 110:n型半導体層、 120:活性層、 130:p型半導体層、 132:点線、 140:半導体構造体、 150:酸化膜、 152:第1酸化膜、 154:第2酸化膜、 156:溝、 158:導電経路、 159:欠陥、 160:p型電極、 170:n型電極、 180:開口部、 190A:p型パッド、 200:エレクトロンワックス、 300:バッファ層、 310:u−GaN、 320:n−GaN、 330:InGaN、 340:p−AlGaN、 350:p−GaN、 400:マスク、 402:周縁、 404:第1領域、 406:第2領域、 408:点線、 410:突出部、 420:測定結果、 430:測定結果、 500:容器、 510:溶液、 520:試料、 530:ガラス板、 540:陰極、 550:ガラス板、 560:参照電極、 570:電源、 600:グラフ、 602:電気特性、 604:発光特性、 612:電気特性、 614:発光特性、 620:プローブ

Claims (17)

  1. 第1導電型の第1半導体、前記第1半導体の上方に設けられ前記第1導電型とは異なる第2導電型の第2半導体、および前記第1半導体と前記第2半導体との間の活性層を含む半導体構造体と、
    前記第1半導体に接続された第1電極と、
    前記第2半導体の上方で、前記第2半導体に接続された第2電極と、
    前記第2半導体上に設けられた第1酸化膜と、
    前記第2半導体と前記第2電極との間に設けられ、平面視において前記第1酸化膜によって囲まれ、前記第2半導体と前記第2電極とを電気的に接続する導電経路が設けられ透光性を有し、前記第1酸化膜よりも膜厚が大きい第2酸化膜と、
    を有する発光素子。
  2. 前記第2酸化膜は、前記第2半導体の成分を有する膜である請求項1に記載の発光素子。
  3. 前記第2酸化膜は前記第2半導体よりも高抵抗であり、
    前記導電経路は、前記第2酸化膜の内部に設けられている請求項に記載の発光素子。
  4. 平面視において、前記第2電極は前記第1酸化膜に囲まれている請求項に記載の発光素子。
  5. 記第1酸化膜と前記第2酸化膜との間に酸化膜の溝が設けられている請求項に記載の発光素子。
  6. 前記溝は、前記第2酸化膜の周縁に沿って連続して前記第2酸化膜を囲んでいる請求項に記載の発光素子。
  7. 前記第2酸化膜の屈折率は、前記第2半導体の屈折率と空気の屈折率との間の値である請求項に記載の発光素子。
  8. 第1導電型の第1半導体、前記第1導電型とは異なる第2導電型かつ前記第1半導体の上方の第2半導体、および前記第1半導体と前記第2半導体との間の活性層を含む半導体構造体において、前記第2半導体の第1領域を露出するマスクを形成し、
    前記第1領域の前記第2半導体を酸化して第1酸化膜を形成し、
    前記マスクに覆われた第2領域の前記第2半導体の上に透光性を有する第1膜を形成し、
    前記マスクを除去し、
    前記第2領域の前記第1膜の上方に、前記第2半導体に電気的に接続される第2電極を形成し、
    前記第1半導体に電気的に接続される第1電極を形成する発光素子の製造方法。
  9. 前記第1膜は、前記第2半導体の一部が化学反応することで形成される請求項に記載の発光素子の製造方法。
  10. 前記第1膜は、前記第2半導体の一部が酸化することで形成される請求項に記載の発光素子の製造方法。
  11. 前記第1酸化膜および前記第1膜は、それぞれ同一工程で形成される請求項10に記載の発光素子の製造方法。
  12. 前記マスクの膜厚方向の電気抵抗は、前記第1酸化膜の膜厚方向の電気抵抗よりも小さい請求項11に記載の発光素子の製造方法。
  13. 前記第1膜は、前記マスクが前記第2半導体を覆った状態で形成される請求項12に記載の発光素子の製造方法。
  14. 前記第1膜は導電経路を含み、
    前記導電経路を介して前記第2電極と前記第2半導体とが接続される請求項13に記載の発光素子の製造方法。
  15. 前記マスクには、前記マスクのパターンの周縁に沿って突出部が設けられている請求項10に記載の発光素子の製造方法。
  16. 前記突出部は、前記マスクの熱処理によって形成される請求項15に記載の発光素子の製造方法。
  17. 前記マスクはレジストであり、
    前記熱処理は、160℃以上の熱処理である請求項16に記載の発光素子の製造方法。
JP2017070173A 2017-03-31 2017-03-31 発光素子および発光素子の製造方法 Active JP6841708B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017070173A JP6841708B2 (ja) 2017-03-31 2017-03-31 発光素子および発光素子の製造方法
KR1020170061845A KR101939334B1 (ko) 2017-03-31 2017-05-18 발광소자 및 발광소자의 제조방법
CN201880011132.0A CN110506340A (zh) 2017-03-31 2018-02-08 发光元件及发光元件的制造方法
PCT/KR2018/001682 WO2018182169A1 (ko) 2017-03-31 2018-02-08 발광소자 및 발광소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017070173A JP6841708B2 (ja) 2017-03-31 2017-03-31 発光素子および発光素子の製造方法

Publications (3)

Publication Number Publication Date
JP2018174185A JP2018174185A (ja) 2018-11-08
JP2018174185A5 JP2018174185A5 (ja) 2019-12-19
JP6841708B2 true JP6841708B2 (ja) 2021-03-10

Family

ID=63678086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017070173A Active JP6841708B2 (ja) 2017-03-31 2017-03-31 発光素子および発光素子の製造方法

Country Status (4)

Country Link
JP (1) JP6841708B2 (ja)
KR (1) KR101939334B1 (ja)
CN (1) CN110506340A (ja)
WO (1) WO2018182169A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7206629B2 (ja) * 2018-04-27 2023-01-18 セイコーエプソン株式会社 発光装置およびプロジェクター
JP6803595B1 (ja) * 2020-09-16 2020-12-23 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51120688A (en) * 1975-04-16 1976-10-22 Oki Electric Ind Co Ltd Manufacturing method for semiconductor apparatus
JPH06314823A (ja) * 1993-04-28 1994-11-08 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP3711055B2 (ja) * 2001-09-25 2005-10-26 三洋電機株式会社 窒化物系半導体素子の形成方法
JP2005005557A (ja) * 2003-06-13 2005-01-06 Hitachi Cable Ltd 半導体発光素子の製造方法
KR100576849B1 (ko) * 2003-09-19 2006-05-10 삼성전기주식회사 발광소자 및 그 제조방법
US7615798B2 (en) * 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
JP4977957B2 (ja) * 2004-03-29 2012-07-18 日亜化学工業株式会社 半導体発光素子
KR100631840B1 (ko) * 2004-06-03 2006-10-09 삼성전기주식회사 플립칩용 질화물 반도체 발광소자
JP4254720B2 (ja) * 2005-02-04 2009-04-15 セイコーエプソン株式会社 絶縁化処理前基板、および基板の製造方法
JP5047516B2 (ja) * 2006-03-23 2012-10-10 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ
KR100886819B1 (ko) * 2006-08-23 2009-03-04 한국광기술원 반사막 전극, 이를 구비하는 화합물 반도체 발광소자 및그의 제조방법
TWI416766B (zh) * 2009-01-13 2013-11-21 具有高度發光效率之發光二極體
JP2011009502A (ja) * 2009-06-26 2011-01-13 Showa Denko Kk 発光素子、その製造方法、ランプ、電子機器及び機械装置
JP5543164B2 (ja) * 2009-09-25 2014-07-09 豊田合成株式会社 発光素子
KR100999798B1 (ko) * 2010-02-11 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101728545B1 (ko) * 2010-04-23 2017-04-19 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120081801A (ko) * 2011-01-12 2012-07-20 삼성엘이디 주식회사 반도체 발광 소자
KR101791175B1 (ko) * 2011-06-30 2017-10-27 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
KR101907619B1 (ko) * 2012-03-15 2018-10-15 엘지이노텍 주식회사 발광 소자
KR102053279B1 (ko) * 2013-04-11 2019-12-06 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
JP2015015321A (ja) 2013-07-03 2015-01-22 高槻電器工業株式会社 半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
CN110506340A (zh) 2019-11-26
KR20180111419A (ko) 2018-10-11
JP2018174185A (ja) 2018-11-08
KR101939334B1 (ko) 2019-01-16
WO2018182169A1 (ko) 2018-10-04

Similar Documents

Publication Publication Date Title
JP6162890B2 (ja) マイクロ発光ダイオード
JP6712474B2 (ja) 発光素子及びこれを含む発光素子パッケージ
JP5085283B2 (ja) 柱状ナノ構造体(ナノロッド)を利用し発光ダイオード(led)の発光効率を引き上げる方法
TWI544656B (zh) Semiconductor light emitting element and manufacturing method thereof
KR101441833B1 (ko) Ⅲ족 질화물 반도체 발광소자 및 그 제조 방법
JP2009049266A (ja) 半導体発光素子及び半導体発光装置
TW201210072A (en) Semiconductor light-emitting device and method of producing the same
JP2015039003A (ja) 光抽出構造を備えた垂直型発光素子
JP2009076896A (ja) 半導体発光素子
JP3691951B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP6841708B2 (ja) 発光素子および発光素子の製造方法
JP2015092634A (ja) 発光装置およびその製造方法
JP2005191575A (ja) 窒化ガリウム系発光ダイオードの構造とその製造方法
JP4301136B2 (ja) 半導体発光素子およびその製造方法
CN103811614B (zh) 具有异质材料结构的发光元件及其制造方法
KR101246733B1 (ko) 분할된 전극구조를 갖는 발광다이오드
KR20090090114A (ko) 투명 전극을 갖는 발광 다이오드 및 그 제조 방법
CN108649107B (zh) 一种多功能反射镜的紫外通孔结构的led芯片及其制备方法
JP2005116997A (ja) 窒化ガリウム系半導体発光素子及びその製造方法
JP5818031B2 (ja) Led素子
JP2010232556A (ja) 発光ダイオード素子及びその製造方法
JP2009238931A (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
TW202230831A (zh) 半導體裝置
JP2006100529A (ja) 半導体発光素子
TWI258876B (en) Compound semiconductor light-emitting device and production method thereof

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20170419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191105

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210218

R150 Certificate of patent or registration of utility model

Ref document number: 6841708

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250