CN110506340A - 发光元件及发光元件的制造方法 - Google Patents
发光元件及发光元件的制造方法 Download PDFInfo
- Publication number
- CN110506340A CN110506340A CN201880011132.0A CN201880011132A CN110506340A CN 110506340 A CN110506340 A CN 110506340A CN 201880011132 A CN201880011132 A CN 201880011132A CN 110506340 A CN110506340 A CN 110506340A
- Authority
- CN
- China
- Prior art keywords
- light
- emitting component
- oxidation film
- film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Abstract
提供一种能够通过简单的制造工序获得较高发光效率的发光元件以及发光元件的制造方法。发光元件包括:半导体结构体,包含第一导电型的第一半导体、形成于第一半导体上部且与所述第一导电型不同的第二导电型的第二半导体及夹设于所述第一半导体与所述第二半导体之间的活性层;第一电极,连接于所述第一半导体;第二电极,在所述第二半导体上部连接于所述第二半导体;以及第一膜,具有透光性,并且包含形成于所述第二半导体与所述第二电极之间并电连接所述第二半导体与所述第二电极的导电路径。
Description
技术领域
本发明涉及一种发光元件及发光元件的制造方法。
背景技术
最近,为了节约能源,正在开发发光二极管(LED:Light Emitting Diode)作为照明装置的光源。与目前主要用作光源的荧光灯或白炽灯相比,LED不仅功耗低而且寿命长。因此,通过在照明装置中使用LED,能够节约照明装置的电力,并且能够大大降低LED光源的更换频率。
例如,在专利文献1中,记载了一种在n型半导体层43与p型半导体层46之间布置有活性层44的LED。在该LED中,在连接于n型半导体层43的n侧电极47与连接于p型半导体层46的p侧电极48之间形成电位差,从而在活性层44生成光。生成的光向上部射出。
现有技术文献:(专利文献1)日本专利公开公报第2015-15321号公报
发明内容
技术问题
在专利文献1所记载的LED中,从活性层44生成的光通过LED最前面的表面的p型半导体层46而发出到空气中。专利文献1所记载的LED中,由于p型半导体层46的折射率与空气的折射率之差较大,因此产生由于在两侧交界面的反射而无法射出到外部的光,从而导致发光效率较低。近来,为了解决在专利文献1中发生的该问题,主张在p型半导体层与空气之间布置氧化膜的结构。但是,为了p侧电极与p型半导体层的接触,需要对形成于p型半导体层表面的氧化膜进行加工,从而存在制造工序数量增加的问题。
鉴于上述情况,本发明的目的在于提供一种通过简易的制造工序获得较高的发光效率的发光元件以及发光元件的制造方法。
技术方案
根据本发明的一实施例的发光元件包括:半导体结构体,包含第一导电型的第一半导体、形成于所述第一半导体上且与所述第一导电型不同的第二导电型的第二半导体及夹设于所述第一半导体与所述第二半导体之间的活性层;第一电极,连接于所述第一半导体;第二电极,在所述第二半导体上部连接于所述第二半导体;以及第一膜,具有透光性,并且包含形成于所述第二半导体与所述第二电极之间并电连接所述第二半导体与所述第二电极的导电路径。
所述第一膜可以是包括所述第二半导体的成分的膜。
所述第一膜可以是氧化膜。
所述氧化膜的电阻可以比所述第二半导体的电阻高,所述导电路径形成于所述氧化膜的内部。
当从平面上观察时,所述第二电极可以被所述氧化膜包围。
所述氧化膜可以包括第一氧化膜及第二氧化膜,所述第二氧化膜的厚度大于所述第一氧化膜的厚度,所述导电路径至少形成于所述第二氧化膜。
当从平面上观察时,所述第二氧化膜可以被所述第一氧化膜包围。
所述氧化膜可以在所述第一氧化膜与所述第二氧化膜之间形成槽。
所述槽可以沿所述第二氧化膜的外围连续而包围所述第二氧化膜。
所述氧化膜的折射率可以具有所述第二半导体的折射率与空气的折射率之间的值。
根据本发明的一实施例的发光元件的制造方法包括如下步骤:在包括第一导电型的第一半导体、位于所述第一半导体上且与第一导电型不同的第二导电型的第二半导体及夹设于所述第一半导体与所述第二半导体之间的活性层的半导体结构体中,形成暴露所述第二半导体的第一区域的掩模;氧化所述第一区域的所述第二半导体而形成第一氧化膜;在被所述掩模覆盖的第二区域的所述第二半导体形成具有透光性的第二膜;去除所述掩模并在所述第二区域的所述第二半导体上部形成电连接于所述第二半导体的第二电极;形成电连接于所述第一半导体的第一电极。
所述第二膜可以通过所述第二半导体的一部分经过化学反应而形成。
所述第二膜可以通过所述第二半导体的一部分被氧化而形成。
所述第一氧化膜及所述第二膜可以分别通过相同的工序形成。
所述掩模的厚度方向的电阻可以小于所述第一氧化膜的厚度方向的电阻。
所述第二膜形可以成为所述掩模覆盖所述第二半导体的状态。
所述第二膜可以包括导电路径,所述第二电极与所述第二半导体通过所述导电路径连接。
所述掩模可以沿所述掩模的图案的外围形成凸出部。
所述凸出部可以通过所述掩模的热处理而形成。
所述掩模可以为抗蚀剂(resist),所述热处理为160℃以上的热处理。
有益效果
根据本发明,可以提供一种能够通过简易的制造工序获得较高的发光效率的发光元件以及发光元件的制造方法。
附图说明
图1是示出根据本发明的一实施例的发光元件的整体构成的平面图。
图2是图1的A-A'线的剖视图。
图3是示出根据本发明的一实施例的发光元件的p型半导体层与p型电极的接触部结构的剖视图。
图4是示出根据本发明的一实施例的发光元件的详细的层结构的剖视图。
图5是示出根据本发明的一实施例的发光元件的制造方法中在半导体结构体形成掩模的工序的平面图。
图6是示出根据本发明的一实施例的发光元件的制造方法中在半导体结构体形成掩模的工序的剖视图。
图7是示出根据本发明的一实施例的发光元件的制造方法中形成阳极氧化用电极而实施热处理的工序的平面图。
图8是示出根据本发明的一实施例的发光元件的制造方法中形成阳极氧化用电极而实施热处理的工序的剖视图。
图9a是示出根据本发明的一实施例的发光元件的制造方法中测量掩模的热处理前的截面形状的结果的图。
图9b是示出根据本发明的一实施例的发光元件的制造方法中测量掩模的热处理后的截面形状的结果的图。
图10是示出根据本发明的一实施例的发光元件的制造方法中在p型半导体层上形成氧化膜的工序的平面图。
图11是示出根据本发明的一实施例的发光元件的制造方法中在p型半导体层上形成氧化膜的工序的剖视图。
图12是示出根据本发明的一实施例的发光元件的制造方法中在p型半导体层上形成氧化膜的方法的一个示例的图。
图13是示出根据本发明的一实施例的发光元件的制造方法中在从掩模暴露的p型半导体层上形成有氧化膜的状态的放大剖视图。
图14是示出根据本发明的一实施例的发光元件的制造方法中在p型半导体层上形成有氧化膜的状态的放大剖视图。
图15是示出根据本发明的一实施例的发光元件的制造方法中在p型半导体层上形成有氧化膜的状态的剖视图。
图16是示出根据本发明的一实施例的发光元件的制造方法中去除掩模的工序的平面图。
图17是示出根据本发明的一实施例的发光元件的制造方法中去除掩模的工序的剖视图。
图18是示出根据本发明的一实施例的发光元件的制造方法中暴露n型半导体层的工序的平面图。
图19是示出根据本发明的一实施例的发光元件的制造方法中暴露n型半导体层的工序的剖视图。
图20是示出根据本发明的一实施例的发光元件的制造方法中测量形成于p型半导体层上的氧化膜的表面形状的区域的平面图。
图21是示出根据本发明的一实施例的发光元件的制造方法中测量形成于p型半导体层上的氧化膜的表面形状的结果的图。
图22是示出根据本发明的一实施例的发光元件的阳极氧化后的表面状态的光学显微镜照片。
图23是示出根据本发明的一实施例的发光元件的氧化膜的光学特性的图。
图24是示出本发明的实施例及比较例的发光元件的电特性及发光特性的图。
图25a是示出本发明的一实施形态的发光元件的发光状态的光学显微镜照片。
图25b是示出本发明的一实施例及比较例的发光状态的光学显微镜照片。
图26是示出根据本发明的一实施形态的变形例的发光元件的详细层结构的剖视图。
图27是示出根据本发明的一实施形态的变形例的发光元件的详细层结构的剖视图。
图28是示出根据本发明的一实施例的发光元件的整体构成的剖视图。
符号说明
10:发光元件 90:发光元件
100:基板 110:n型半导体层
120:活性层 130:p型半导体层
132:虚线 140:半导体结构体
150:氧化膜 152:第一氧化膜
154:第二氧化膜 156:槽
158:导电路径 159:缺陷
160:p型电极 170:n型电极
180:开口部 190A:p型垫
200:电子蜡(electron wax) 300:缓冲层
310:u-GaN 320:n-GaN
330:InGaN 340:p-AlGaN
350:p-GaN 400:掩模
402:外围 404:第一区域
406:第二区域 408:虚线
410:凸出部 420:测量结果
430:测量结果 500:容器
510:溶液 520:试料
530:玻璃板 540:阴极
550:玻璃板 560:参考电极
570:电源 600:图表
602:电特性 604:发光特性
612:电特性 614:发光特性
620:探头
具体实施方式
以下,参照附图,对关于本发明的发光元件及发光元件的制造方法进行说明。但是,本发明的发光元件及发光元件的制造方法能够实施为多种形态,并不局限于以下所述的实施形态的记载内容而进行解释。并且,在本实施形态所参考的附图中,对于相同的部分或者具有相同功能的部分使用相同的符号,并且省略其重复的说明。
在本发明的各个实施形态中,将从发光元件所包含的基板朝向半导体结构体的方向称为“上”或“上部”。相反,将从半导体结构体朝向基板的方向称为“下”或“下部”。如上所述,为了便于说明,利用术语“上部”或“下部”进行说明,但是例如基板与半导体结构体的上下关系也可以布置为与图示相反。并且,在以下的说明中,例如,形容“基板上的半导体结构体”仅用于说明如上所述的基板与半导体结构体的上下关系,基板与半导体结构体之间也可以布置有其他部件。
<第一实施例>
利用图1至图4对根据本发明的一实施例的发光元件的概要进行说明。在第一实施例中,对在基板100上依次层叠n型半导体层110、活性层120及p型半导体层130的发光元件10进行说明。在根据本发明的实施例中,在p型半导体层130与p型电极160之间形成有第一膜。第一膜具有透光性。在第一膜形成有导电性路径。p型半导体层130与p型电极160通过该第一膜电连接。在以下的说明中,举例说明了所述第一膜为氧化膜150的构成,但是并不局限于该构成。若第一膜具有透光性,并且具有电连接p型半导体层130与p型电极160的导电性路径,也可以是除了氧化膜之外的膜。
在本实施形态中,通过阳极氧化在p型半导体层130上形成氧化膜150。因此,使用p型半导体层130形成于n型半导体层110上的半导体结构体140。但是,在通过除了以下所述的阳极氧化之外的方法形成氧化膜150的情况下,n型半导体层110与p型半导体层130的上下关系可以是与图1所示的结构相反的结构。
[发光元件10的结构]
图1是示出根据本发明的实施例的发光元件的整体构成的平面图。如图1所示,发光元件10包括基板100、半导体结构体140、p型电极160及n型电极170。p型电极160及n型电极170分别形成为多个。在图1的示例中,半导体结构体140及p型电极160从平面上观察时具有类似的形状(图案)。在本实施例中,半导体结构体140及p型电极160大致为U字型的图案(或者,矩形的长边的一部分被切掉的图案)。n型电极170形成于U字型的图案的凹陷部(或者,矩形的长边的一部分被切掉的区域)。p型电极160及n型电极170形成为一对。但是,p型电极160及n型电极170无需一定为一对,也可以对应于多个p型电极160形成一个n型电极170。
图2是图1的A-A'线的剖视图。如图2所示,在基板100上形成有半导体结构体140。半导体结构体140包括n型半导体层110、活性层120及p型半导体层130。p型半导体层130形成于n型半导体层110上。活性层120形成于n型半导体层110与p型半导体层130之间。在p型半导体层130上形成有氧化膜150。并且,虽然在图2中进行简略说明,但是半导体结构体140除了上述三个层之外还包括多个层。半导体结构体140的详细的层结构将在后文进行说明。
在半导体结构体140的一部分区域中,去除p型半导体层130及活性层120,且n型半导体层110被暴露。从p型半导体层130及活性层120暴露的区域的n型半导体层110的膜厚度小于未暴露的区域(即,被p型半导体层130及活性层120覆盖的区域)的n型半导体层110的膜厚度。并且,可以将所述半导体结构体140的结构称为台面(mesa)。
氧化膜150的膜厚度根据位置而不同。在以下的说明中,根据氧化膜150的膜厚度不同的区域表述为第一氧化膜152、第二氧化膜154或槽156。第一氧化膜152形成于第二氧化膜154周围。即,当从平面上观察时,第一氧化膜152沿第二氧化膜154的外围连续,并且包围第二氧化膜154。换句话而言,第二氧化膜154的图案存在于第一氧化膜152图案的内侧。再换句话而言,第二氧化膜154的图案边缘被第一氧化膜152的图案边缘包围。在第一氧化膜152与第二氧化膜154之间形成有槽156。虽然详细的内容将在后文进行说明,但是当从平面上观察时,槽156沿第二氧化膜154的边缘连续,并且包围第二氧化膜154。在本实施形态中,第一氧化膜152及第二氧化膜154通过相同工序形成,并且利用相同材料形成。在以下的说明中,当不特别地区分第一氧化膜152及第二氧化膜154时称为氧化膜150。
第二氧化膜154的膜厚度大于第一氧化膜152的膜厚度。虽然详细的内容将在后文进行说明,但是在第二氧化膜154例如形成有诸如多个针孔(pinhole)的多个导电性路径。在槽156的氧化膜的膜厚度小于第一氧化膜152的膜厚度及第二氧化膜154的膜厚度。并且,所述氧化膜150的详细形状将在后文进行说明。
p型电极160形成于氧化膜150上。换句话而言,氧化膜150形成于p型半导体层130与p型电极160之间。再换句话而言,p型半导体层130与p型电极160被氧化膜150隔开。p型电极160通过形成于第二氧化膜154的导电路径连接于p型半导体层130。换句话而言,当从平面上观察时,p型电极160通过与p型电极160重叠的区域连接到p型半导体层130。
第二氧化膜154及槽156被p型电极160覆盖。即,当从平面上观察时,第二氧化膜154及槽156被p型电极160的周边包围。虽然在第一氧化膜152上也形成有p型电极160,但是第一氧化膜152的一部分从p型电极160暴露。但是,第一氧化膜152也可以不从p型电极160暴露。即,当从平面上观察时,氧化膜150及p型电极160各自的图案也可以是相同的图案。
n型电极170形成于n型半导体层110从p型半导体层130及活性层120暴露的区域。n型电极170连接于n型半导体层110。n型电极170与活性层120及p型半导体层130隔开。
图3是示出根据本发明的一实施例的发光元件的p型半导体层与p型电极的接触部结构的剖视图。图3的剖视图是被图2的虚线轮廓线包围的区域的放大剖视图。在第二氧化膜154形成有导电路径158。如图3所示,形成于第二氧化膜154内部的导电路径158存在于局部。在图3所示的示例中,导电路径158相当于形成于第二氧化膜154的针孔(pinhole)内部的导体。导电路径158的下侧插入p型半导体层130,且上侧插入p型电极160。在导电路径158的内部,p型半导体层130与p型电极160连接。图3的虚线132对应于形成氧化膜150之前的p型半导体层130的表面。如图3所示,导电路径158为直径分别从第二氧化膜154的第一面1542及第二面1544朝向虚线132(从平面上观察时的大小)减小的形状。
虽然详细的内容将在后文进行说明,但是在本实施形态中,氧化膜150通过氧化p型半导体层130的表面而形成。氧化从p型半导体层130的表面(虚线132)向下方进行。当进行氧化时,氧气进入p型半导体层130内部而导致体积膨胀。因此,氧化膜150的表面从虚线132向上部移动。结果,如图3所示,氧化膜150相对于虚线132分别沿上下方向形成。
并且,当从平面观察形成于氧化膜150的导电路径158时的形状可以是点状,也可以是线状。并且,当从平面观察导电路径158时的形状例如可以是如晶界的网状。在上述说明中举例说明了如下所述的构成:在氧化膜150形成导电路径158,在该导电路径158内部连接有p型半导体层130与p型电极160。但是并不局限于该构成。也可以在形成于p型电极160下方的氧化膜150形成连接p型电极160与p型半导体层130的导电路径,并且可以采取除了图3所示的形态之外的多种形态。
[各部件的材质]
在本实施形态中,利用蓝宝石基板作为基板100。基板100可以利用硅基板、碳化硅基板、氮化镓基板、氮化铝基板等基板。
在本实施例中,n型半导体层110利用n型的氮化镓(n-GaN)。活性层120利用氮化铟镓(InGaN)。p型半导体层130利用p型的氮化镓(p-GaN)。但是,除了n-GaN之外,可以利用AlGaN/GaN的歪扭超晶格作为n型半导体层110。除了InGaN之外,可以利用AlGaInN作为活性层120。除了p-GaN之外,可以利用p-AlGaN/P-GaN/P+-GaN作为p型半导体层130。并且,P+-GaN是过量添加p型杂质的半导体。
在n型半导体层110利用n-GaN的情况下,可以利用硅、锗、锡、碲及硒作为n型杂质。在p型半导体层130利用p-GaN的情况下,可以利用镁、铍、锌及碳作为p型杂质。
并且,虽然在图2中举例说明了半导体结构体140包括n型半导体层110、活性层120及p型半导体层130的结构,但是实际上如图4所示,半导体结构体140包括除了上述三个层之外的层。以下,利用图4对根据本实施例的半导体结构体140的详细层结构进行说明。
图4是示出根据本发明的一实施例的发光元件的详细的层结构的剖视图。如图4所示,在基板100与半导体结构体140之间形成有缓冲(buffer)层300。半导体结构体140具有u-GaN 310、n-GaN 320、InGaN 330、p型氮化铝镓(p-AlGaN)340及p-GaN 350。U-GaN 310是未掺杂或有意未掺杂杂质的氮化镓。
并且,图4所示的半导体结构体140的层结构仅为一个示例,本发明的半导体结构体140并不局限于图4所示的结构。半导体结构体140可以包括n型半导体层、活性层及p型活性层,半导体结构体140的层结构可以进行适当的变更。虽然在图2及图4中举例说明了p型半导体层130形成于n型半导体层110上部的结构,但是p型半导体层130可以形成于n型半导体层110的下部。
根据本实施例的氧化膜150是p型半导体层130被氧化后的膜。换句话而言,p型半导体层130与p型电极160之间的膜是具有p型半导体层130的成分的膜。并且,对应于第一氧化膜152、第二氧化膜154及槽156的区域的氧化膜全部是p型半导体层130被氧化后的膜。氧化膜150的折射率小于p型半导体层130的折射率,且大于空气的折射率。氧化膜150的折射率可以是1.2以上2.3以下。在本实施例中,氧化膜150的折射率约为1.55。并且,根据本实施例的p型半导体层130的折射率约为2.4。在本实施例中以p型半导体层130与p型电极160之间的膜是氧化膜150的构成为例进行了说明,但是并不局限于该构成。例如,可以代替氧化膜150形成碳化膜或氮化膜等化合物。碳化膜可以是p型半导体层130被碳化后的膜。氮化膜可以是p型半导体层130被氮化后的膜。p型半导体层130与p型电极160之间的膜可以是不具有p型半导体层130的成分的膜。
利用镍(Ni)和金(Au)的层叠结构作为本实施形态的p型电极160。更具体而言,p型电极160的结构为在约10nm的Ni上部形成有约10nm的Au的结构。由于p型电极160非常薄,因此具有透光性。因此,通过活性层120生成的光透过p型电极160向上部射出。并且,虽然在图2中未图示,但是在p型电极160上可以形成比p型电极160厚的Au等的垫。除了上述材料之外,可以利用Ni/Ag/Ru(钌)/Ni/Au或Pt作为p型电极160。
本实施形态的n型电极170利用铝(Al)和钛(Ti)的第一层叠电极以及Ni和Au的第二层叠电极。在第一层叠电极中,在Al上形成有Ti。在第二层叠电极中,在Ni上形成有Au。除了上述材料之外,n型电极170可以利用铟(In)、Ti/Al/Ni/Au或Ti/Al/Mo(钼)/Au。例如,在实验性地评估发光元件10的情况下,可以简单地利用In作为n型电极170。这些材料可以使用单层或者叠层而使用。
[发光元件10的制造方法]
利用图5至图22对根据本发明的发光元件的制造方法进行说明。首先,为了激活半导体结构体140而实施热处理。相应热处理在氮氛下在750℃的温度条件下实施10分钟。
图5及图6是示出根据本发明的实施例的发光元件的制造方法中在半导体结构体形成掩模的工序的平面图及剖视图。
首先,清洁半导体结构体140的表面,并且在半导体结构体140上形成掩模400。所述清洁例如可以通过利用丙酮、甲醇等药物的超声波清洁实施。在此形成的掩模400的图案对应于在下一工序中形成的p型电极160的图案。可以使用一般的抗蚀剂(resist)作为掩模400。例如,可以利用Merck公司的AZP4210作为相应抗蚀剂。在旋转基板100的过程中涂覆包含抗蚀剂的溶液,并通过曝光的预烘烤(pre-bake)在120℃下实施3分钟的热处理,进而通过光刻法(photolithography)曝光抗蚀剂,并通过显影溶液进行显影,从而可以获得图案化的掩模400。在以下的说明中,将从掩模400暴露的区域称为第一区域404,并将形成有掩模400的区域称为第二区域406。即,第二区域406的p型半导体层130被掩模400覆盖。
图7及图8是示出根据本发明的实施例的发光元件的制造方法中阳极氧化用电极的形成及热处理实施工序的平面图及剖视图。如图7及图8所示,在p型半导体层130上形成在用于氧化阳极的电极440。并且,为了降低电极440与p型半导体层130之间的接触电阻而实施热处理。通过该热处理,图案化的掩模400的形状发生变化。在此,利用In作为电极440。作为形成电极440之后的热处理,在200℃下进行10分钟热处理。通过该热处理,掩模400发生变形,并且可以获得掩模400和掩模400的图案的端部向上部凸出的形状。即,通过所述热处理沿掩模400的外围402形成凸出部410。并且,通过这样的热处理,使掩模400的图案端部的侧壁倾斜,进而形成倾斜面412。并且,所述热处理并不限定于200℃。例如,若掩模400的形状变形为上述的形状,则也可是小于200℃的热处理,也可是200℃以上。例如,在利用In作为电极440的情况下,可以在大于In的熔点的160℃以上进行热处理。
在此,利用图9a及图9b对由于所述200℃的热处理而变形的掩模400的截面形状进行说明。图9a是示出根据本发明的一实施例的发光元件的制造方法中测量掩模的热处理前的截面形状的结果的图。图9b是示出根据本发明的实施例的发光元件的制造方法中测量掩模的热处理后的截面形状的结果的图。图9a及图9b所示的测量结果是利用表面形状测量装置(Dektak)沿图7的B-B'线测量的结果。图9a是热处理前的掩模400的测量结果,图9b是热处理后的掩模400的测量结果。
如图9a所示,热处理前的掩模400的测量结果420是上表面形状相对平坦的形状,掩模400的图案端部的侧壁形状为几乎竖直的形状。在测量结果420中,与位置无关地,热处理前的掩模400的膜厚度约为2.3μm。相反,如图9b所示,热处理后的掩模400的测量结果430是在掩模400的上表面端部附近形成凸出部410,且掩模400的图案端部的侧壁(倾斜面412)倾斜。凸出部410的膜厚度约为2.3μm,除此之外的膜厚度约为1.9μm。即,通过上述的200℃的热处理,掩模400的图案端部附近以外的区域(例如,掩模400图案的内部区域)被薄膜化。在利用抗蚀剂作为掩模400的情况下,若实施预定温度以上的热处理,则抗蚀剂发生变质,从而难以剥离抗蚀剂。例如,在利用Merck公司的AZP4210作为掩模400的情况下,所述预定温度约为160℃。因此,虽然通常以小于预定的温度实施抗蚀剂的热处理,但是在本实施形态中,为了改变掩模400的形状而实施200℃的热处理。
图10及图11是示出根据本发明的一实施例的发光元件的制造方法中在p型半导体层上形成氧化膜的工序的平面图及剖视图。如图9b所示,在使掩模400变形之后,将导线(lead wire)442连接到电极440,并在基板100的端部附近形成电子蜡(electron wax)200。使用Ag膏等将导线442固定于电极440。电子蜡200形成为覆盖电极440及导线442。并且,虽然在图11中未图示,但是基板100布置于后述的玻璃板530(参照图12)上。电子蜡200覆盖基板100及半导体结构体140的侧面而相接于玻璃板530,并且将基板100固定于玻璃板530。可以利用绝缘性的树脂材料作为本实施例的电子蜡200。例如,可以利用Maruto公司的Shiftwax产品作为电子蜡200。
当进行后述的阳极氧化时,通过导线442向电极440供应电势。n型半导体层110的电阻率低于p型半导体层130的电阻率。n型半导体层110的厚度大于p型半导体层130的厚度。即,在基板100的表面或背面的平行方向,n型半导体层110的电阻充分低于p型半导体层130的电阻。因此,根据供应于电极440的电势的电流优先流向n型半导体层110,进而扩散到基板100的整个区域。并且,在利用In作为电极440而利用p-GaN作为p型半导体层130的情况下,In与p-GaN的接触是肖特基接触,因此能够供应超过肖特基势垒的电压(例如,3.4V以上的电压)。
图12是示出根据本发明的实施例的发光元件的制造方法中在p型半导体层上形成氧化膜的方法的一个示例的图。在本实施例中,对通过阳极氧化对p型半导体层130的表面进行氧化的方法进行说明。如图12所示,将石菖蒲热水提取物(AGW:Acorus gramineus hotwater extracts)溶液510供应至容器500,并将玻璃板530、550及参考电极560浸入AGW溶液510中。在玻璃板530设置有试料520(图11所示的基板100及半导体结构体140)。电源570的阳极的布线通过导线442连接到试料520的电极440。在玻璃板550设置有阴极540。利用铂金(Pt)作为阴极540。参考电极560连接于电源570的阳极。
AGW溶液510是通过以1:3的比例混合3%酒石酸水溶液和丙二醇并利用氨水调节至pH 7左右的溶液。
若在将试料520浸入AGW溶液510的状态下进行通电,则在试料520的p型半导体层130的表面发生以下反应。
[化学式1]
2GaN+6h+→2Ga3++N2
2Ga 3++6OH-→Ga2O3+3H2O
其中,h+为孔。
在对n型半导体层110形成于p型半导体层130上部的半导体结构体140进行阳极氧化的情况下,需要在照射光的同时进行阳极氧化。
照射的光的波长(λ)可以是针对要阳极氧化的对象的物质的带隙能量(Eg)满足以下公式的波长。
λ(μm)<1.2398/Eg(eV)
图13是示出根据本发明的一实施例的发光元件的制造方法中在从掩模暴露的p型半导体层上形成有氧化膜的状态的放大剖视图。图14是示出根据本发明的一实施例的发光元件的制造方法中在p型半导体层上形成有氧化膜的状态的放大剖视图。
首先,若以图11图示的状态进行阳极氧化,则电流在从掩模400暴露的区域的p型半导体层130流动,因此在该区域的p型半导体层130形成氧化膜。图13示出该状态。如图13所示,若在p型半导体层130的表面形成第一氧化膜152,则第一氧化膜152作用为电阻器。其结果,难以在第一区域404的p型半导体层130流动电流。在本实施形态中,形成于p-GaN表面的Ga2O3的电阻率高于实施热处理后的掩模400的电阻率。因此,在形成第一氧化膜152之后,阳极中的电流路径在掩模400的内部主导。即,相比于在第一区域404的p型半导体层130流动的电流,在第二区域406的p型半导体层130流动的电流更大。其结果,如图14所示,在掩模400下方形成比其他区域厚的氧化膜。
但是,由于掩模400的电阻率根据位置具有差异,因此形成的氧化膜的膜的厚度根据该电阻率差而不同。例如,在掩模400的表面平坦的区域的掩模400的电阻率比在除此之外的区域的掩模400的电阻率低。因此,相应区域的p型半导体层130易于被氧化,因此如图14所示,形成比第一氧化膜152厚的第二氧化膜154。并且,在相应区域的掩模400包括用于局部地抑制p型半导体层130的氧化的因素。由于该影响,可以认为在第二氧化膜154内部形成未被氧化的区域或者形成电流易于流动的氧化膜区域(对应于导电路径158的区域)。并且,由于在第二氧化膜154存在导电路径158,因此即使第二氧化膜154的膜厚度大于第一氧化膜152的膜厚度,也可以认为第二氧化膜154的氧化也进一步进行,并且第二氧化膜154的膜厚度变得大于第一氧化膜152的膜厚度。
形成有凸出部410的区域的掩模400的电阻率高于除此之外区域的掩模400的电阻率。因此,由于凸出部410下方的p型半导体层130易于被氧化,导致相应区域的氧化膜的膜厚度非常薄。其结果,形成槽156。
形成倾斜面412的区域的掩模400的电阻率低于形成凸出部410的区域的掩模400的电阻率,并且高于掩模400的表面平坦的区域的掩模400的电阻率。因此,形成倾斜面412的区域的氧化膜的膜厚度比槽156的氧化膜厚,且比第二氧化膜154薄。
在第二区域406中,掩模400的图案端部的氧化膜的膜厚度比该图案内部的氧化膜的膜厚度薄。因此,可以认为掩模400下方的氧化膜并非由AGW溶液510从掩模400的端部浸入掩模400与p型半导体层130之间而形成,而是使电流沿掩模400的膜厚度方向流动而形成。
如上所述,在200℃下进行热处理的掩模400的电阻率比从掩模400暴露的p型半导体层130所形成的氧化膜150的电阻率低。在此,当忽略掩模400的电阻时,这样的电阻率的差根据[面积/厚度]的比例而确定。在通过本实施形态的制造方法制造的样品中如下所示。
[(氧化膜150的电阻率)/(掩模400的电阻率)]
=[(氧化膜150的面积/氧化膜150的膜厚度)/(掩模400的面积/掩模400的膜厚度)]
=(137000μm2/0.23μm)/(88000μm2/1.9μm)
=13
但是,由于在实际结构中,在掩模400具有电阻,因此实际的[(氧化膜150的电阻率)/(掩模400的电阻率)]的值可以认为是小于13的值。
图15是示出根据本发明的实施例的发光元件的制造方法中在p型半导体层上形成有氧化膜的状态的剖视图。所述阳极氧化的结果如图15所示,在第一区域404的p型半导体层130形成第一氧化膜152,在第二区域406的p型半导体层130形成第二氧化膜154及槽156的氧化膜。并且,在图15中省略了导电路径158。针对所述制造方法,换句话而言,膜厚度彼此不同的第一氧化膜152、第二氧化膜154及槽156的氧化膜通过相同的工序形成。但是,这些氧化膜可以分别通过不同的工序形成。
图16及图17是示出根据本发明的一实施例的发光元件的制造方法中去除掩模的工序的平面图及剖视图。掩模400通过去除剂(例如,剥离液)去除。电子蜡200通过丙酮去除。如图16所示,在从掩模400暴露的第一区域404形成第一氧化膜152。在被掩模400覆盖的第二区域406形成第二氧化膜154。即,当从平面观察时,第二氧化膜154被第一氧化膜152包围。在第一区域404与第二区域406之间,即在沿掩模400图案的外围形成的凸出部410的区域形成槽156。换句话而言,槽156沿第二氧化膜154的外围连续而包围第二氧化膜154。
图18及图19是示出根据本发明的实施例的发光元件的制造方法中的暴露n型半导体层的工序的平面图及剖视图。去除图17的电极440,并腐蚀(蚀刻)氧化膜150、p型半导体层130、活性层120及n型半导体层110的一部分,从而如图18所示,形成多个台面M。如图18所示,当从平面观察时,台面M的周围包围槽156。在台面M的图案,例如与如图7所示的掩模400的图案相同的情况下,通过利用掩模400腐蚀(蚀刻)氧化膜150、p型半导体层130、活性层120及n型半导体层110的一部分,可以形成台面M。台面M的图案并不局限于图18所示的形状,可以采用多样的形状。
通过在图18及图19的氧化膜150上形成p型电极160,并在被暴露的n型半导体层110上形成n型电极170,能够获得如图1及图2所示的发光元件10。并且,优选地在形成p型电极160及n型电极170之后实施热处理。例如,在形成p型电极160之后实施500℃的热处理,并在形成n型电极170之后实施400℃的热处理。通过这样的热处理,能够降低p型电极160与p型半导体层130之间的接触电阻及n型电极170与n型半导体层110之间的接触电阻。
图20是示出根据本发明的实施例的发光元件的制造方法中测量形成于p型半导体层上的氧化膜的表面形状的区域的平面图。图21是示出根据本发明的实施例的发光元件的制造方法中测量形成于p型半导体层上的氧化膜的表面形状的结果的图。
沿图20的C-C'线利用Dektak测量的结果为图21。在图21中,横轴的单位是μm,纵轴的单位是(埃)。如图21所示,第一氧化膜152的膜厚度小于第二氧化膜154的膜厚度,并且能够确定在第一氧化膜152与第二氧化膜154之间形成槽156。在图21的测量结果中,在槽156的左侧区域中,虽然测量第二氧化膜154的测量结果看起来是倾斜的并且膜厚度较大,但是这是由于测量导致,并且不表示第二氧化物膜154的膜厚度。
图22是示出根据本发明的实施例的发光元件的阳极氧化后的表面状态的光学显微镜照片。图22的光学显微镜照片是观察由图20中的虚线包围的区域的图,是去除掩模400而使氧化膜150暴露于表面的状态的光学显微镜照片。图22的虚线408对应于存在掩模400的图案端部的区域。如图22所示,对应于第一氧化膜152、第二氧化膜154、槽156的区域的氧化膜各自的光学显微镜照片中的颜色不同。具体而言,对应于第一氧化膜152及槽156的区域的氧化膜的颜色为蓝色,对应于第二氧化膜154的区域的氧化膜的颜色为稍微发红的白色。
图23是示出根据本发明的实施例的发光元件的氧化膜的光学特性的图。
图23是在GaN/薄膜/空气的结构中,计算氧化膜厚度针对波长为450nm(蓝色)的光的反射率R及透射率T的依赖性的结果。图23的计算基于下述的计算式进行。曲线R表示反射率的计算结果。曲线T表示透射率的计算结果。在此,薄膜对应于氧化膜(Ga2O3)。
在此,Φ、r1、r2、t1、t2分别如下所示。
在上述计算式中,n1=2.4(GaN的折射率),n2=1.55(薄膜的折射率),n3=1(空气的折射率)。
如图23所示,在氧化膜的膜厚度约为74nm、约为220nm的情况下,对于450nm(蓝色)光的反射率低,透射率高。即,可推测从图22的光学显微镜照片中呈现蓝色的第一氧化膜152的膜厚度约为220nm。同样地,可推测对应于槽156的区域的氧化膜150的膜厚度约为74nm。
如上所述,在本实施形态中,通过将p型半导体层130的表面阳极氧化能够获得氧化膜150。但是,氧化膜150也可以通过除了阳极氧化之外的方法形成。例如,可以通过对p型半导体层130表面进行热氧化或者将氧注入到p型半导体层130(离子掺杂法或离子注入法)形成氧化膜150。但是,在通过除了阳极氧化之外的方法氧化p型半导体层130的情况下,也在氧化膜150形成导电路径158。
[发光元件10的电特性及发光特性]
利用图24、图25a及图25b对发光元件10的电特性及发光特性进行说明。图24、图25a及图25b示出上文说明的实施例的发光元件10与其比较例的发光元件90的比较结果。并且,比较例是从发光元件10省略氧化膜150的发光元件。即,在发光元件90中未形成图2中的氧化膜150,并且p型电极160直接接触于p型半导体层130。
图24是示出本发明的实施例及其比较例的发光元件的电特性及发光特性的图。在图24的图表600中示出发光元件10、90的电特性及发光特性。在图24中,电特性602及发光特性604是根据本实施例的发光元件10的特性。电特性612及发光特性614是比较例的发光元件90的特性。所述特性602、604是构成关于在发光元件10、90流动的电流值的电压值的曲线。发光特性604、614是构成关于在发光元件10、90流动的电流值的光输出值(发光强度)的曲线。
如图24所示,根据本实施例的发光元件10的电特性602与比较例的发光元件90的电特性612之间没有较大差异。然而,对于相同的电流值,电特性602的电压值小于电特性612的电压值。即,可以得知虽然在发光元件10中在p型半导体层130与p型电极160之间形成氧化膜150,但是氧化膜150的存在对电特性的影响较小。根据本实施例的发光元件10的发光特性604优于比较例的发光元件90的发光特性614。可以得知当在相同的电流值下比较发光特性604与发光特性614时,发光特性604是发光特性614的约1.7倍的发光强度。即,在几乎相同的功耗条件下,本实施形态的发光元件10的发光强度高于比较例的发光元件90的发光强度约1.7倍。
图25a及图25b是示出本发明的实施例及其比较例的发光元件的发光状态的光学显微镜照片。图25a是示出根据本实施例的发光元件10的发光状态的光学显微镜照片,图25b是示出比较例的发光元件90的发光状态的光学显微镜照片。图25a及图25b所示的光学显微镜照片是实验性地使发光元件发光的状态。具体而言,通过使探头620直接接触于各个发光元件的p型电极160,将电势提供至p型电极160。虽然图25a及图25b的发光元件10、90的一部分被探头620隐藏,但是被探头620隐藏的区域的发光元件10、90的外围由虚线示出。
如图25a所示,确认在根据本实施例的发光元件10中的发光区域的亮度有明有暗。另外,如图25b所示,在比较例的发光元件90中的发光区域的亮度恒定(均匀)。并且,由于图25a及图25b各自的光学显微镜照片的拍摄时的曝光条件不同,因此无法从两侧照片比较发光强度,但是,如图24所示,在相同的功耗下的发光元件10(图25a)比发光元件90(图25b)发光强度高。由于在发光元件90中,p型电极160与p型半导体层130之间不存在氧化膜,因此可以认为向布置有p型电极160的区域的p型半导体层130均匀地供应电力。另外,在发光元件10中存在p型电极160与p型半导体层130之间的氧化膜150,并且氧化膜150内的导电路径158间歇地(或不均匀地)存在(参照图3)。当从平面上观察时,可以认为在导电路径158附近强烈地发光,并且在远离导电路径158的位置光强度较弱。即,发光区域的亮度的明暗示出氧化膜150内的导电路径158间歇地存在。
如上所述,对于根据本发明的实施例的发光元件10而言,通过在p型半导体层130与p型电极160之间形成具有导电路径158的氧化膜150,从而能够获得比p型半导体层130与p型电极160直接相接的现有结构高的发光效率。作为制造这样的发光元件10的方法,可以利用实施改变抗蚀剂形状的热处理而使用改变形状后的抗蚀剂进行阳极氧化的方法。通过利用该制造方法,能够通过简单的工艺制造具有比现有结构发光效率高的发光元件。并且,虽然在上文也进行了叙述,但是作为形成具有导电路径158的氧化膜150的方法,利用阳极氧化仅为一个示例,可以利用除此之外的方法形成具有导电路径158的氧化膜150。
[第一实施例的变形例1]
利用图26对在氧化膜150形成的导电路径的变形进行说明。图26是示出根据本发明的一实施例的变形例的发光元件的详细层结构的剖视图。虽然在图3中示出了导电路径158为未形成第二氧化膜154的区域(即,形成于第二氧化膜154的针孔)的p型电极160与p型半导体层130相连接的部分的示例,但是导电路径158可实现为能够电连接p型电极160与p型半导体层130的多种形态。例如,如图26所示,在第二氧化膜154内存在能够使电流通过的缺陷159,所述缺陷159可以起到导电路径的功能。在这种情况下,第二氧化膜154的膜厚度大致恒定,并且局部地存在起到导电路径功能的缺陷159。并且,缺陷159的形状可以如缺陷159-1地为直线形状,且可以如缺陷159-2地为曲折的形状,且可以如缺陷159-3地为离散的形状。
[第一实施例的变形例2]
利用图27对在氧化膜150形成导电路径158的变形进行说明。图27是示出根据本发明的一实施例的变形例的发光元件的详细层结构的剖视图。虽然在图3及图26中举例说明了在第二氧化膜154的内部局部地存在导电路径158或缺陷159的构成,但是如图27所示,第二氧化膜154的电阻率可以低于第一氧化膜152的电阻率。即,第二氧化膜154的整个区域可以起到导电路径158的功能。在这种情况下,对应于槽156的区域的氧化膜的电阻率可以高于第一氧化膜152的电阻率。
<第二实施形态>
利用图28对根据本发明的实施例的发光元件的概要进行说明。图28是示出根据本发明的一实施例的变形例的发光元件的详细层结构的剖视图。虽然图28所示的发光元件10A与图2所示的发光元件10相似,但是发光元件10A与发光元件10的差异在于在p型电极160A上形成p型垫190A,并且在氧化膜150A的整个区域形成导电路径158A。在关于以下的发光元件10A的说明中,可以省略关于与图2所示的发光元件10相同的构成的说明。
如图28所示,氧化膜150A内的导电路径158A形成于p型半导体层130A表面的几乎全部区域。在氧化膜150A上形成p型电极160A。p型电极160A通过导电路径158A连接于p型半导体层130A。如导电路径158A,p型电极160A形成于p型半导体层130A表面的几乎全部区域。p型垫190A形成于p型电极160A上。形成p型垫190A的区域为p型电极160A的一部分区域。换句话而言,p型电极160A的大部分区域从p型垫190A暴露。导电路径158A及p型电极160A可以根据要发光的区域适当地确定。
利用具有透光性的导电材料作为p型电极160A。例如,利用各个膜厚度为50nm以下的Au/Ni。Au及Ni的膜厚度可以彼此相同或不同。为了获得良好的透光性,Au及Ni的膜厚度分别优选为20nm以下。作为p型电极160A,除了上述材料之外可以利用ITO(氧化铟·锡)、IGO(氧化铟·镓)、IZO(氧化铟·锌)、GZO(作为杂质添加镓的氧化锌)等导电性氧化物半导体。
如上所述,根据本发明的一实施例的发光元件10A,来自p型垫190A的电流通过p型电极160A扩散到比p型垫190A的区域更宽的区域。即,p型电极160A抑制来自p型垫190A的电流集中于p型垫190A正下方。通过上述构成,能够抑制发光元件10A的图案内(例如,发光区域的中央部和端部)的发光暗点。
并且,本发明并非局限于上述实施形态,在不脱离主旨的范围内能够进行适当的变更。
Claims (20)
1.一种发光元件,包括:
半导体结构体,包含第一导电型的第一半导体、形成于所述第一半导体上且与所述第一导电型不同的第二导电型的第二半导体及夹设于所述第一半导体与所述第二半导体之间的活性层;
第一电极,连接于所述第一半导体;
第二电极,在所述第二半导体上部连接于所述第二半导体;以及
第一膜,具有透光性,并且包含形成于所述第二半导体与所述第二电极之间并电连接所述第二半导体与所述第二电极的导电路径。
2.根据权利要求1所述的发光元件,其中,
所述第一膜包括所述第二半导体的成分。
3.根据权利要求1所述的发光元件,其中,
所述第一膜为氧化膜。
4.根据权利要求3所述的发光元件,其中,
所述氧化膜的电阻比所述第二半导体的电阻高,
所述导电路径形成于所述氧化膜的内部。
5.根据权利要求4所述的发光元件,其中,
当从平面上观察时,所述第二电极被所述氧化膜包围。
6.根据权利要求4所述的发光元件,其中,
所述氧化膜包括第一氧化膜及第二氧化膜,
所述第二氧化膜的膜厚度大于所述第一氧化膜的膜厚度,
所述导电路径至少形成于所述第二氧化膜。
7.根据权利要求6所述的发光元件,其中,
当从平面上观察时,所述第二氧化膜被所述第一氧化膜包围。
8.根据权利要求7所述的发光元件,其中,
所述氧化膜在所述第一氧化膜与所述第二氧化膜之间形成槽。
9.根据权利要求8所述的发光元件,其中,
所述槽沿所述第二氧化膜的外围连续而包围所述第二氧化膜。
10.根据权利要求4所述的发光元件,其中,
所述氧化膜的折射率为所述第二半导体的折射率与空气的折射率之间的值。
11.一种发光元件的制造方法,包括如下步骤:
在包括第一导电型的第一半导体、位于所述第一半导体上且与所述第一导电型不同的第二导电型的第二半导体及夹设于所述第一半导体与所述第二半导体之间的活性层的半导体结构体中,
形成暴露所述第二半导体的第一区域的掩模;
氧化所述第一区域的所述第二半导体而形成第一氧化膜;
在被所述掩模覆盖的第二区域的所述第二半导体形成具有透光性的第二膜;
去除所述掩模;
在所述第二区域的所述第二半导体上形成电连接于所述第二半导体的第二电极;
形成电连接于所述第一半导体的第一电极。
12.根据权利要求11所述的发光元件的制造方法,其中,
所述第二膜通过所述第二半导体的一部分经过化学反应而形成。
13.根据权利要求11所述的发光元件的制造方法,其中,
所述第二膜通过所述第二半导体的一部分被氧化而形成。
14.根据权利要求13所述的发光元件的制造方法,其中,
所述第一氧化膜及所述第二膜分别通过相同的工序形成。
15.根据权利要求14所述的发光元件的制造方法,其中,
所述掩模的膜厚度方向的电阻小于所述第一膜的膜厚度方向的电阻。
16.根据权利要求15所述的发光元件的制造方法,其中,
所述第二膜形成为所述掩模覆盖所述第二半导体的状态。
17.根据权利要求16所述的发光元件的制造方法,其中,
所述第二膜包括导电路径,
所述第二电极与所述第二半导体通过所述导电路径连接。
18.根据权利要求13所述的发光元件的制造方法,其中,
所述掩模沿所述掩模的图案的外围形成凸出部。
19.根据权利要求18所述的发光元件的制造方法,其中,
所述凸出部通过所述掩模的热处理而形成。
20.根据权利要求19所述的发光元件的制造方法,其中,
所述掩模为抗蚀剂,
所述热处理为160℃以上的热处理。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017070173A JP6841708B2 (ja) | 2017-03-31 | 2017-03-31 | 発光素子および発光素子の製造方法 |
JP2017-070173 | 2017-03-31 | ||
PCT/KR2018/001682 WO2018182169A1 (ko) | 2017-03-31 | 2018-02-08 | 발광소자 및 발광소자의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110506340A true CN110506340A (zh) | 2019-11-26 |
Family
ID=63678086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880011132.0A Pending CN110506340A (zh) | 2017-03-31 | 2018-02-08 | 发光元件及发光元件的制造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6841708B2 (zh) |
KR (1) | KR101939334B1 (zh) |
CN (1) | CN110506340A (zh) |
WO (1) | WO2018182169A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115917774A (zh) * | 2020-09-16 | 2023-04-04 | 爱路蒂泰克株式会社 | 半导体发光元件芯片集成装置及其制造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7206629B2 (ja) * | 2018-04-27 | 2023-01-18 | セイコーエプソン株式会社 | 発光装置およびプロジェクター |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005005557A (ja) * | 2003-06-13 | 2005-01-06 | Hitachi Cable Ltd | 半導体発光素子の製造方法 |
US20050212002A1 (en) * | 2004-03-29 | 2005-09-29 | Daisuke Sanga | Semiconductor light emitting device |
KR20080017947A (ko) * | 2006-08-23 | 2008-02-27 | 한국광기술원 | 반사막 전극, 이를 구비하는 화합물 반도체 발광소자 및그의 제조방법 |
CN101449397A (zh) * | 2006-03-23 | 2009-06-03 | 昭和电工株式会社 | 氮化镓系化合物半导体发光元件的制造方法、氮化镓系化合物半导体发光元件和使用它的灯 |
JP2011071340A (ja) * | 2009-09-25 | 2011-04-07 | Toyoda Gosei Co Ltd | 発光素子 |
US20110193058A1 (en) * | 2010-02-11 | 2011-08-11 | Ji Hyung Moon | Light emitting device and light emitting device package having the same |
KR20110118335A (ko) * | 2010-04-23 | 2011-10-31 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
US20120097922A1 (en) * | 2009-06-26 | 2012-04-26 | Showa Denko K.K. | Light emitting element, method of producing same, lamp, electronic equipment, and mechinical apparatus |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51120688A (en) * | 1975-04-16 | 1976-10-22 | Oki Electric Ind Co Ltd | Manufacturing method for semiconductor apparatus |
JPH06314823A (ja) * | 1993-04-28 | 1994-11-08 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体発光素子及びその製造方法 |
JP3711055B2 (ja) * | 2001-09-25 | 2005-10-26 | 三洋電機株式会社 | 窒化物系半導体素子の形成方法 |
KR100576849B1 (ko) * | 2003-09-19 | 2006-05-10 | 삼성전기주식회사 | 발광소자 및 그 제조방법 |
JP4977957B2 (ja) * | 2004-03-29 | 2012-07-18 | 日亜化学工業株式会社 | 半導体発光素子 |
KR100631840B1 (ko) * | 2004-06-03 | 2006-10-09 | 삼성전기주식회사 | 플립칩용 질화물 반도체 발광소자 |
JP4254720B2 (ja) * | 2005-02-04 | 2009-04-15 | セイコーエプソン株式会社 | 絶縁化処理前基板、および基板の製造方法 |
TWI416766B (zh) * | 2009-01-13 | 2013-11-21 | 具有高度發光效率之發光二極體 | |
KR20120081801A (ko) * | 2011-01-12 | 2012-07-20 | 삼성엘이디 주식회사 | 반도체 발광 소자 |
KR101791175B1 (ko) * | 2011-06-30 | 2017-10-27 | 엘지이노텍 주식회사 | 발광소자 및 이를 포함하는 발광소자 패키지 |
KR101907619B1 (ko) * | 2012-03-15 | 2018-10-15 | 엘지이노텍 주식회사 | 발광 소자 |
KR102053279B1 (ko) * | 2013-04-11 | 2019-12-06 | 엘지이노텍 주식회사 | 발광소자, 발광소자 패키지 및 라이트 유닛 |
JP2015015321A (ja) | 2013-07-03 | 2015-01-22 | 高槻電器工業株式会社 | 半導体発光素子及びその製造方法 |
-
2017
- 2017-03-31 JP JP2017070173A patent/JP6841708B2/ja active Active
- 2017-05-18 KR KR1020170061845A patent/KR101939334B1/ko active IP Right Grant
-
2018
- 2018-02-08 WO PCT/KR2018/001682 patent/WO2018182169A1/ko active Application Filing
- 2018-02-08 CN CN201880011132.0A patent/CN110506340A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005005557A (ja) * | 2003-06-13 | 2005-01-06 | Hitachi Cable Ltd | 半導体発光素子の製造方法 |
US20050212002A1 (en) * | 2004-03-29 | 2005-09-29 | Daisuke Sanga | Semiconductor light emitting device |
CN101449397A (zh) * | 2006-03-23 | 2009-06-03 | 昭和电工株式会社 | 氮化镓系化合物半导体发光元件的制造方法、氮化镓系化合物半导体发光元件和使用它的灯 |
KR20080017947A (ko) * | 2006-08-23 | 2008-02-27 | 한국광기술원 | 반사막 전극, 이를 구비하는 화합물 반도체 발광소자 및그의 제조방법 |
US20120097922A1 (en) * | 2009-06-26 | 2012-04-26 | Showa Denko K.K. | Light emitting element, method of producing same, lamp, electronic equipment, and mechinical apparatus |
JP2011071340A (ja) * | 2009-09-25 | 2011-04-07 | Toyoda Gosei Co Ltd | 発光素子 |
US20110193058A1 (en) * | 2010-02-11 | 2011-08-11 | Ji Hyung Moon | Light emitting device and light emitting device package having the same |
KR20110118335A (ko) * | 2010-04-23 | 2011-10-31 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115917774A (zh) * | 2020-09-16 | 2023-04-04 | 爱路蒂泰克株式会社 | 半导体发光元件芯片集成装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101939334B1 (ko) | 2019-01-16 |
KR20180111419A (ko) | 2018-10-11 |
JP6841708B2 (ja) | 2021-03-10 |
WO2018182169A1 (ko) | 2018-10-04 |
JP2018174185A (ja) | 2018-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI470822B (zh) | 藉由粗糙化而改善光取出之發光二極體 | |
JP6162890B2 (ja) | マイクロ発光ダイオード | |
KR100585919B1 (ko) | 질화갈륨계 ⅲⅴ족 화합물 반도체 소자 및 그 제조방법 | |
JP6144014B2 (ja) | 発光素子 | |
Chang et al. | Nitride-based flip-chip ITO LEDs | |
JP2007053383A (ja) | 上面発光型の発光素子およびその製造方法 | |
JP2008306156A (ja) | 柱状ナノ構造体(ナノロッド)を利用し発光ダイオード(led)の発光効率を引き上げる方法 | |
US20140353709A1 (en) | Light emitting diode | |
TW201214771A (en) | Light emitting device, light emitting device package, and lighting device | |
US9537051B2 (en) | Nanostructure semiconductor light emitting device | |
CN110506340A (zh) | 发光元件及发光元件的制造方法 | |
JP2005191575A (ja) | 窒化ガリウム系発光ダイオードの構造とその製造方法 | |
TW201212287A (en) | Semiconductor light emitting device and method for manufacturing the semiconductor light emitting device | |
US20130328077A1 (en) | Light-emitting element | |
US7208752B2 (en) | Structure and manufacturing of gallium nitride light emitting diode | |
Liu et al. | Improved light-output power of GaN LEDs by selective region activation | |
TW201214745A (en) | Method for forming a light emitting device | |
JP2005116997A (ja) | 窒化ガリウム系半導体発光素子及びその製造方法 | |
Chang et al. | Highly reliable high-brightness GaN-based flip chip LEDs | |
TWI642204B (zh) | 發光二極體元件 | |
KR100579320B1 (ko) | 질화물계 발광소자의 제조방법 | |
CN102054916A (zh) | 反射器及其制作方法,以及包含该反射器的发光器件 | |
KR102426781B1 (ko) | 반도체 소자 및 이를 구비한 발광 모듈 | |
KR100717258B1 (ko) | 고효율 발광소자 및 이의 제조방법 | |
TW200849652A (en) | Light-emitting device with improved electrode structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191126 |