JP3711055B2 - 窒化物系半導体素子の形成方法 - Google Patents
窒化物系半導体素子の形成方法 Download PDFInfo
- Publication number
- JP3711055B2 JP3711055B2 JP2001290634A JP2001290634A JP3711055B2 JP 3711055 B2 JP3711055 B2 JP 3711055B2 JP 2001290634 A JP2001290634 A JP 2001290634A JP 2001290634 A JP2001290634 A JP 2001290634A JP 3711055 B2 JP3711055 B2 JP 3711055B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride
- forming
- based semiconductor
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、窒化物系半導体素子の形成方法に関し、特に、窒化物系半導体層上に電極層を備える窒化物系半導体素子の形成方法に関する。
【０００２】
【従来の技術】
近年、窒化物系半導体（ＩｎXＡｌYＧａ1-X-YＮ、０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）を用いた紫外ＬＥＤ、青色ＬＥＤおよび緑色ＬＥＤが実用化されている。これらのＬＥＤの基本的な構造としては、透明な絶縁性基板上に、たとえば、ｎ型ＡｌYＧａ1-YＮ（０≦Ｙ≦１）からなるｎ型窒化物系半導体層と、ＩｎXＧａ1-XＮ（０＜Ｘ≦１）からなる活性層と、ｐ型ＡｌZＧａ1-ZＮ（０≦Ｚ≦１）からなるｐ型窒化物系半導体層とが順次積層されたダブルヘテロ構造を有する。また、発光観測面となるｐ型窒化物系半導体層上には、活性層において発光された光を取り出すための透光性の金属からなる電極層が形成されている。上記のような透光性の金属からなる電極層を有する青色ＬＥＤ素子の構造としては、たとえば、特開平９−１２９９２９号公報に開示されている。
【０００３】
上記のような半導体材料からなるＬＥＤなどの素子において、順方向電圧を低下させるためには、半導体材料と電極層との間の良好なオーミックコンタクトを得ることが必要である。従来のＬＥＤでは、ｎ型窒化物系半導体層上にＴｉおよびＡｌを含む電極層を形成するとともに、ｐ型窒化物系半導体層上にＮｉおよびＡｕを含む電極層を形成することによって、良好なオーミックコンタクトを得ることが可能であった。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来、窒化物系半導体層上に電極層を形成する場合、窒化物系半導体層と金属とは合金を形成しにくいため、電極層と窒化物系半導体層との密着性が低下する。このため、製造プロセスの途中で電極層が膜剥がれを起こしやすいという不都合があった。その結果、素子の信頼性を向上させるのが困難であるといった問題点があった。
【０００５】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の１つの目的は、信頼性の高い窒化物系半導体素子を形成することが可能な窒化物系半導体素子の形成方法を提供することである。
【０００６】
この発明のもう１つの目的は、電極層と窒化物系半導体層との密着性を向上することが可能な窒化物系半導体素子の形成方法を提供することである。
【０００７】
上記目的を達成するために、この発明の第一の局面による窒化物系半導体素子の形成方法は、窒化物系半導体層を形成する工程と、窒化物系半導体層の表面を洗浄した後に熱処理する第 1 の熱処理工程と、熱処理された前記窒化物系半導体層上に、パターニングされた保護膜を形成する工程と、パターニングされた保護膜が形成された前記窒化物系半導体層の表面を洗浄した後に熱処理する第２の熱処理工程と、その後、熱処理された前記窒化物系半導体層上に電極を形成する工程とを備えている。
【０００８】
この一の局面による窒化物系半導体素子の形成方法では、上記のように、窒化物系半導体層を熱処理することによって、窒化物系半導体層の表面の水分などを除去することができるので、窒化物系半導体層の表面を清浄化することができる。これにより、窒化物系半導体層と電極層との密着性を向上させることができるので、窒化物系半導体層と電極層との間で良好なオーミックコンタクトを得ることができるとともに、製造プロセス途中での電極層の膜剥がれを抑制することができる。その結果、窒化物系半導体素子の信頼性を向上させることができる。
【０００９】
上記一の局面による窒化物系半導体素子の形成方法において、好ましくは、熱処理する工程は、熱処理によって、窒化物系半導体層の表面の水分を実質的に除去する工程を含む。このように構成すれば、容易に、窒化物系半導体層の表面を清浄化することができる。
【００１０】
上記一の局面による窒化物系半導体素子の形成方法において、好ましくは、熱処理は、酸素および水蒸気を含まない雰囲気中で行う。このように構成すれば、熱処理雰囲気中に水分になる可能性のある成分が含まれないので、窒化物系半導体層の表面の水分を除去する効果を大きくすることができる。
【００１１】
上記の熱処理を酸素および水蒸気を含まない雰囲気中で行う窒化物系半導体素子の形成方法において、好ましくは、熱処理は、不活性ガスを含む雰囲気中で行う。このように構成すれば、容易に、窒化物系半導体層の表面の水分を除去する効果を大きくすることができる。
【００１２】
上記の熱処理を酸素および水蒸気を含まない雰囲気中で行う窒化物系半導体素子の形成方法において、好ましくは、熱処理は、還元性ガスを含む雰囲気中で行う。このように構成すれば、窒化物系半導体層の表面の吸着酸素原子および酸化膜などを除去することができるので、窒化物系半導体層の表面を清浄化することができる。この場合、還元性ガスは、水素およびアンモニアのいずれかを含むのが好ましい。
【００１４】
上記一の局面による窒化物系半導体素子の形成方法において、好ましくは、電極層にワイヤーボンディングする工程をさらに備える。本発明においては、上記のように、窒化物系半導体層と良好な密着性を有するように電極層が形成されているので、電極層にワイヤーボンディングする際の機械的衝撃による電極層の膜剥がれを抑制することができる。
【００１５】
上記一の局面による窒化物系半導体素子の形成方法において、好ましくは、窒化物系半導体層は、ｐ型の窒化物系半導体層を含む。このように構成すれば、表面が清浄化されたｐ型の窒化物系半導体層と電極層との密着性を向上させることができるので、オーミックコンタクトの取りにくいｐ型の窒化物系半導体層と電極層との間で良好なオーミックコンタクトを得ることができる。
【００１６】
上記一の局面による窒化物系半導体素子の形成方法において、好ましくは、電極層は、Ｎｉ、ＰｄおよびＰｔの少なくともいずれか１つを含む。このように構成すれば、窒化物系半導体層と電極層との間で良好なオーミックコンタクトを得ることができる。
【００１７】
上記一の局面による窒化物系半導体素子の形成方法において、好ましくは、窒化物系半導体素子は、発光素子であり、電極層は、透光性電極を含む。このように構成すれば、透光性電極から、発光層において発光される光を取り出すことができる。また、電極層と窒化物系半導体層との接触面積が小さくなる場合がある透光性電極においても、透光性電極と電極層との密着性が向上されるので、透光性電極の膜剥がれを有効に防止することができる。
【００１８】
上記の場合、好ましくは、透光性電極は、光を透過する厚みを有する電極層を含む。このように構成すれば、容易に、電極層に透光性を持たせることができる。
【００１９】
また、上記の場合、好ましくは、透光性電極は、光を透過可能な間隙を有する。このように構成すれば、容易に、電極層に透光性を持たせることができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００２１】
（第１実施形態）
図１〜図２７は、本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図および平面図である。以下、図１〜図２７を参照して、本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法について説明する。
【００２２】
まず、図１に示すように、サファイア（０００１）面基板１（以下、「サファイア基板１」という）上に、約１０ｎｍの膜厚を有するＡｌＧａＮからなる低温バッファ層２、約１μｍの膜厚を有するアンドープＧａＮからなる高温バッファ層３、および、約５μｍの膜厚を有するＳｉドープＧａＮからなるｎ型コンタクト層４を形成する。このｎ型コンタクト層４は、ｎ型クラッド層を兼用するように形成されている。そして、ｎ型コンタクト層４上に、約５ｎｍの膜厚を有するアンドープＧａＮからなる６つの障壁層と、約５ｎｍの膜厚を有するアンドープＧａ0.65Ｉｎ0.35Ｎからなる５つの井戸層とを交互に積層することによって、多重量子井戸（ＭＱＷ）発光層５を形成する。このＭＱＷ発光層５上に、ＭＱＷ発光層５の結晶劣化を防止するための約１０ｎｍの膜厚を有するアンドープＧａＮからなる保護層６を形成する。
【００２３】
次に、保護層６上に、約０．１５μｍの膜厚を有するＭｇドープＡｌ0.05Ｇａ0.95Ｎからなるｐ型クラッド層７、および、約０．３μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層８を順次形成する。このｐ型コンタクト層８は、キャリア濃度が、約１×１０18ｃｍ-3になるように形成する。なお、ｐ型コンタクト層８は、本発明の「窒化物系半導体層」の一例である。
【００２４】
そして、ｐ型コンタクト層８の表面を、約１００℃に加熱した状態で、Ｈ2ＳＯ4：Ｈ2Ｏ2＝３：１の組成を有する洗浄液を用いて洗浄した後、室温で、ＨＦ：Ｈ2Ｏ＝１：５の組成を有する洗浄液を用いて洗浄する。その後、室温で、ｐ型コンタクト層８の表面に窒素を吹き付けることによって乾燥する。
【００２５】
次に、図２に示すように、基板温度を１５０℃に保持した状態で、ＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）加熱または抵抗加熱などの方法を用いて、洗浄されたｐ型コンタクト層８上に、約７００ｎｍの膜厚を有するＮｉ膜９ａを蒸着する。
【００２６】
その後、Ｎｉ膜９ａ上の全面にレジスト膜（図示せず）を塗布した後、約１０５℃でプリベークする。そして、そのレジスト膜をパターニングすることによって、Ｎｉ膜９ａ上の所定領域に、図３に示されるようなレジスト１０を形成する。そして、パターニングされたレジスト１０を約１２０℃でポストベークする。その後、そのレジスト１０をマスクとして、基板温度を約５０℃に保持した状態で、Ｈ2ＳＯ4：Ｈ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝３：３：３：１０の組成を有するエッチング液を用いて、Ｎｉ膜９ａをウェットエッチングすることによって、図４に示されるような、パターニングされたＮｉ膜９を形成する。その後、約１１０℃、約３０秒の条件下で、アルカリ系リムーバを用いて、レジスト１０を除去することによって、図５に示されるような形状が得られる。
【００２７】
次に、図６に示すように、Ｎｉ膜９をマスクとして、エッチングガス：Ｃｌ2、温度：室温、および、圧力：約１×１０4Ｐａの条件下で、ｐ型コンタクト層８、ｐ型クラッド層７、保護層６、ＭＱＷ発光層５およびｎ型コンタクト層４の一部領域をドライエッチングにより除去することにより、ｎ型コンタクト層４が露出された凹部５０が形成される。その後、Ｎｉ膜９を除去することにより、図７および図８に示されるような形状が得られる。図７の平面図の１００−１００線に沿った断面が図８に示されている。
【００２８】
その後、ｐ型コンタクト層８の表面と、凹部５０の側面および底面とを、Ｈ2ＳＯ4：Ｈ2Ｏ2＝３：１の組成を有する溶液と、ＨＦ：Ｈ2Ｏ＝１：５の組成を有する溶液とを用いて洗浄した後、純水を用いて洗浄する。その後、約３５０℃の窒素中で、約１時間の熱処理を行うことによって、素子の表面を乾燥させる。これにより、実質的に素子の表面の水分が除去されるため、後の工程で、清浄化された素子の表面にＳｉＯ2保護膜１１（図９参照）を形成する際に、素子の表面とＳｉＯ2保護膜１１との密着性を向上させることができる。
【００２９】
次に、図９に示すように、基板温度を約２５０℃に保持した状態で、ＥＢ加熱を用いて、ｐ型コンタクト層８の表面と、凹部５０の側面および底面とを覆うように、約２００ｎｍの膜厚を有するＳｉＯ2保護膜１１を形成する。このＳｉＯ2保護膜１１は、ＳｉＯ2保護膜１１下の凹部５０の形状を反映した凹部５１を有するように形成されている。
【００３０】
その後、ＳｉＯ2保護膜１１上の全面にレジスト膜（図示せず）を塗布した後、約１７０℃でプリベークする。そして、そのレジスト膜をパターニングすることによって、図１０に示すように、格子状のレジスト１２を形成する。そのレジスト１２をマスクとして、基板温度を約３０℃に保持した状態で、ＨＦ：ＮＨ4Ｆ＝１：２０の組成を有するエッチング液を用いて、ＳｉＯ2保護膜１１をウェットエッチングによりオーバーエッチングすることによって、図１１に示されるような、格子状にパターニングされたＳｉＯ2保護膜１１を形成する。この場合、ＳｉＯ2保護膜１１は、オーバーエッチングされるため、ＳｉＯ2保護膜１１の幅は、レジスト１２の幅よりも小さくなる。
【００３１】
その後、この第１実施形態では、ウェットエッチングにより露出されたｐ型コンタクト層８の表面を純水で洗浄する。そして、約１７０℃の窒素中で、約１時間の熱処理を行うことによって、素子の表面を乾燥させる。これにより、実質的に素子の表面の水分が除去されるため、露出されたｐ型コンタクト層８の表面が清浄化される。
【００３２】
次に、図１２に示すように、基板温度を室温にした状態で、ＥＢ加熱または抵抗加熱などの方法を用いて、約３０ｎｍの膜厚を有する下層のＰｄ膜と、約２００ｎｍの膜厚を有する上層のＡｕ膜とからなる金属膜１３ａを形成する。その後、レジスト１２およびレジスト１２上の金属膜１３ａをリフトオフにより除去する。このリフトオフは、アルカリ系リムーバを用いて、約１２０℃、約７分〜約８分の条件下で行う。これにより、図１３および図１４に示されるような、約３０ｎｍの膜厚を有するＰｄ膜と、約２００ｎｍの膜厚を有するＡｕ膜とからなる格子状のｐ側電極１３が形成される。なお、図１３の平面図の２００−２００線に沿った断面が図１４に示されている。このｐ側電極１３は、約４μｍの幅と、約１３μｍのピッチとを有するように形成されており、約５２％の開口率を有するように形成されている。なお、ｐ側電極１３は、本発明の「電極層」の一例である。
【００３３】
その後、全面にレジスト膜（図示せず）を塗布した後、約１７０℃でそのレジスト膜をプリベークする。そして、そのレジスト膜をパターニングすることによって、図１５に示されるようなレジスト１４を形成する。そのレジスト１４をマスクとして、基板温度を約３０℃に保持した状態で、ＨＦ：ＮＨ4Ｆ＝１：２０の組成を有するエッチング液を用いて、ＳｉＯ2保護膜１１をウェットエッチングによりオーバーエッチングすることによって、図１６に示されるように、ｎ型コンタクト層４（凹部５０の底部）の一部領域が露出される。
【００３４】
次に、ウェットエッチングにより露出されたｎ型コンタクト層４の表面を純水で洗浄する。その後、約１７０℃の窒素中で、約１時間の熱処理を行うことによって、素子の表面を乾燥させる。これにより、ｎ型コンタクト層４の表面の水分が実質的に除去される。
【００３５】
その後、基板温度を室温にした状態で、ＥＢ加熱または抵抗加熱などの方法を用いて、水分が除去されたｎ型コンタクト層４上およびレジスト１４上に、図１７に示すように、下から、約１％のＳｉを含む約５ｎｍの膜厚を有するＡｌ膜と、約３０ｎｍ〜約５０ｎｍの膜厚を有するＺｎ膜と、約１０％のＺｎを含む約５０ｎｍ〜約１００ｎｍの膜厚を有するＡｕ膜とからなる金属膜１５ａを形成する。そして、レジスト１４とレジスト１４上の金属膜１５ａとをリフトオフにより除去する。このリフトオフは、アルカリ系リムーバを用いて、約１２０℃、約７分〜約８分の条件下で行う。これにより、図１８および図１９に示されるような、約１％のＳｉを含む約５ｎｍの膜厚を有するＡｌ膜と、約３０ｎｍ〜約５０ｎｍの膜厚を有するＺｎ膜と、約１０％のＺｎを含む約５０ｎｍ〜約１００ｎｍの膜厚を有するＡｕ膜とからなるｎ側電極１５が、凹部５０の底部のｎ型コンタクト層４と接触するように形成される。なお、図１８の平面図の３００−３００線に沿った断面が図１９に示されている。
【００３６】
次に、ｐ側パッド電極およびｎ側パッド電極の形成方法について説明する。図２０〜図２２には、図１８に示した窒化物系半導体素子（ＬＥＤ）の３００−３００線に沿った断面が示されており、図２３〜図２５には、図１８に示した窒化物系半導体素子（ＬＥＤ）の４００−４００線に沿った断面が示されている。なお、図２０および図２３の工程は同時に行われ、図２１および図２４の工程は同時に行われる。まず、図２０〜図２２を参照して、ｎ側パッド電極の形成方法について、詳細に説明する。
【００３７】
まず、全面にレジスト膜（図示せず）を塗布した後、そのレジスト膜を約１７０℃でプリベークする。このレジスト膜のプリベーク（熱処理）は、ｐ側電極１３およびｎ側電極１５の熱処理を兼ねている。その後、そのレジスト膜をパターニングすることによって、図２０に示すようなレジスト１６を形成する。このレジスト１６のパターニングの際に、オーバー露光およびオーバー現像を行うことによって、レジスト１６のパターニングされた側面は、垂直ではなく所定の角度傾斜した形状になる。その後、基板温度を室温にした状態で、ＥＢ加熱または抵抗加熱などの方法を用いて、ＳｉＯ2保護膜１１上、ｎ側電極１５上およびレジスト１６上に、図２１に示すように、約１００ｎｍの膜厚を有する下層のＮｉ膜と、約８００ｎｍの膜厚を有する上層のＡｕ膜とからなる金属膜１７ａを形成する。そして、レジスト１６およびレジスト１６上の金属膜１７ａをリフトオフにより除去する。このリフトオフは、アルカリ系リムーバを用いて、約１２０℃で、約７分〜約８分の条件下で行う。これにより、図２２に示すように、約１００ｎｍの膜厚を有する下層のＮｉ膜と、約８００ｎｍの膜厚を有する上層のＡｕ膜とからなるｎ側パッド電極１７が、ｎ側電極１５を覆うように形成される。
【００３８】
次に、図２３〜図２５を参照して、ｐ側パッド電極の形成方法について、詳細に説明する。
【００３９】
まず、全面にレジスト膜（図示せず）を塗布した後、そのレジスト膜を約１７０℃でプリベークする。このレジスト膜のプリベーク（熱処理）は、ｐ側電極１３およびｎ側電極１５の熱処理を兼ねている。その後、レジスト膜をパターニングすることによって、図２３に示すようなレジスト１８を形成する。このレジスト１８のパターニングの際に、オーバー露光およびオーバー現像を行うことによって、レジスト１８のパターニングされた側面は、垂直ではなく所定の角度傾斜した形状になる。その後、基板温度を室温にした状態で、ＥＢ加熱または抵抗加熱などの方法を用いて、ＳｉＯ2保護膜１１上、ｐ側電極１３上およびレジスト１８上に、図２４に示すように、約１００ｎｍの膜厚を有する下層のＮｉ膜と、約８００ｎｍの膜厚を有する上層のＡｕ膜とからなる金属膜１９ａを形成する。そして、レジスト１８およびレジスト１８上の金属膜１９ａをリフトオフにより除去する。このリフトオフは、アルカリ系リムーバを用いて、約１２０℃で、約７分〜約８分の条件下で行う。これにより、図２５に示すように、約１００ｎｍの膜厚を有する下層のＮｉ膜と、約８００ｎｍの膜厚を有する上層のＡｕ膜とからなるｐ側パッド電極１９が、ｐ側電極１３の一部領域と接触するように形成される。このようにして、第１実施形態の窒化物系半導体素子（ＬＥＤ）が形成される。図２６には、この状態における窒化物系半導体素子（ＬＥＤ）の平面図が示されている。
【００４０】
次に、図２６に示した第１実施形態の窒化物系半導体素子にワイヤーボンディングを行う。具体的には、図２７に示すように、ｎ側パッド電極１７上に、ワイヤ２０をボンディングするとともに、ｐ側パッド電極１９上に、ワイヤ２１をボンディングする。このようにして、ワイヤーボンディングされた第１実施形態の窒化物系半導体素子（ＬＥＤ）が形成される。
【００４１】
第１実施形態では、上記のように、ｐ側電極１３を形成する前に、ｐ型コンタクト層８の表面を熱処理することによって、ｐ型コンタクト層８の表面の水分などを除去することができるので、ｐ型コンタクト層８の表面を清浄化することができる。これにより、ｐ型コンタクト層８とｐ側電極１３との密着性を向上させることができるので、ｐ型コンタクト層８とｐ側電極１３との間で良好なオーミックコンタクトを得ることができるとともに、製造プロセス途中でのｐ側電極１３の膜剥がれを抑制することができる。その結果、窒化物系半導体素子の信頼性を向上させることができる。
【００４２】
（第２実施形態）
図２８〜図３２は、本発明の第２実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。この第２実施形態では、第１実施形態の格子状のｐ側電極１３の代わりに、くし状のｐ側電極を形成した例について説明する。以下、図２８〜図３２を参照して、詳細に説明する。
【００４３】
まず、図１〜図８に示した第１実施形態の形成方法とほぼ同様の形成方法を用いて、図２８に示されるような、両端部まで貫通したストライプ状の凹部６０を形成する。このようなストライプ状の凹部６０は、図３に示した工程において、レジスト１０をストライプ状にパターニングすることによって、容易に形成可能である。
【００４４】
その後、ｐ型コンタクト層８の表面と、凹部６０の側面および底面とを、Ｈ2ＳＯ4：Ｈ2Ｏ2＝３：１の組成を有する溶液と、ＨＦ：Ｈ2Ｏ＝１：５の組成を有する溶液とを用いて洗浄した後、純水を用いて洗浄する。その後、約３５０℃の窒素中で、約１時間の熱処理を行うことによって、素子の表面を乾燥させる。これにより、実質的に素子の表面の水分が除去されるため、後の工程で、清浄化された素子の表面にＳｉＯ2保護膜３１（図２９参照）を形成する際に、素子の表面とＳｉＯ2保護膜３１との密着性を向上させることができる。
【００４５】
次に、基板温度を約２５０℃に保持した状態で、ＥＢ加熱を用いて、ｐ型コンタクト層８の表面と、凹部６０の側面および底面とを覆うように、約２００ｎｍの膜厚を有するＳｉＯ2保護膜３１（図２９参照）を形成する。このＳｉＯ2保護膜３１は、ＳｉＯ2保護膜３１下の凹部６０の形状を反映した凹部６１を有するように形成される。
【００４６】
その後、ＳｉＯ2保護膜３１上に、くし状にパターニングされたレジスト（図示せず）を形成する。そのレジスト（図示せず）をマスクとして、基板温度を約３０℃に保持した状態で、ＨＦ：ＮＨ4Ｆ＝１：２０の組成を有するエッチング液を用いて、ＳｉＯ2保護膜３１をウェットエッチングすることによって、図２９に示されるように、ｐ型コンタクト層８の表面の一部領域が露出されるとともに、くし状にパターニングされたＳｉＯ2保護膜３１を形成する。
【００４７】
ここで、第２実施形態では、第１実施形態と同様、ウェットエッチングにより露出されたｐ型コンタクト層８の表面を純水で洗浄した後、約１７０℃の窒素中で、約１時間の熱処理を行うことによって、素子の表面を乾燥させる。この熱処理により、実質的に素子の表面の水分が除去されるため、露出されたｐ型コンタクト層８の表面が清浄化される。
【００４８】
次に、基板温度を室温にした状態で、ＥＢ加熱または抵抗加熱などの方法を用いて、約３０ｎｍの膜厚を有する下層のＰｄ膜と、約２００ｎｍの膜厚を有する上層のＡｕ膜とからなる金属膜（図示せず）を形成した後、リフトオフ法を用いて、図３０に示されるような、約３０ｎｍの膜厚を有する下層のＰｄ膜と、約２００ｎｍの膜厚を有する上層のＡｕ膜とからなるくし状のｐ側電極３２を形成する。このｐ側電極３２は、約４μｍの幅と、約８μｍのピッチとを有するように形成されているとともに、約５３％の開口率を有するように形成されている。なお、ｐ側電極３２は、本発明の「電極層」の一例である。
【００４９】
その後、図１５〜図１９に示した第１実施形態の形成方法と同様の形成方法を用いて、図３０に示すように、約１％のＳｉを含む約５ｎｍの膜厚を有するＡｌ膜と、約３０ｎｍ〜約５０ｎｍの膜厚を有するＺｎ膜と、約１０％のＺｎを含む約５０ｎｍ〜約１００ｎｍの膜厚を有するＡｕ膜とからなるｎ側電極３３を形成する。
【００５０】
次に、図２０〜図２５に示した第１実施形態の形成方法と同様の形成方法を用いて、図３１に示すように、約１００ｎｍの膜厚を有する下層のＮｉ膜と、約８００ｎｍの膜厚を有する上層のＡｕ膜とからなるｎ側パッド電極３４と、約１００ｎｍの膜厚を有する下層のＮｉ膜と、約８００ｎｍの膜厚を有する上層のＡｕ膜とからなるｐ側パッド電極３５とを形成する。このようにして、図３１に示されるような、第２実施形態の窒化物系半導体素子（ＬＥＤ）が形成される。
【００５１】
次に、図３２に示すように、ｎ側パッド電極３４上に、ワイヤ３６をボンディングするとともに、ｐ側パッド電極３５上に、ワイヤ３７をボンディングする。このようにして、ワイヤーボンディングされた第２実施形態の窒化物系半導体素子（ＬＥＤ）が形成される。
【００５２】
第２実施形態では、第１実施形態と同様、ｐ側電極３２を形成する前に、ｐ型コンタクト層８の表面を熱処理することによって、ｐ型コンタクト層８の表面の水分などを除去することができるので、ｐ型コンタクト層８の表面を清浄化することができる。これにより、ｐ型コンタクト層８とｐ側電極３２との密着性を向上させることができるので、ｐ型コンタクト層８とｐ側電極３２との間で良好なオーミックコンタクトを得ることができるとともに、製造プロセス途中でのｐ側電極３２の膜剥がれを抑制することができる。その結果、窒化物系半導体素子の信頼性を向上させることができる。
【００５３】
なお、今回開示された実施形態は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００５４】
たとえば、上記実施形態では、ＳｉＯ2保護膜をウェットエッチングによりオーバーエッチングすることによって露出されたｐ型コンタクト層の表面を純水で洗浄した後、約１７０℃の窒素中で、約１時間の熱処理を行うことによって、素子の表面を乾燥させ、その後、ｐ型コンタクト層上にｐ側電極を形成したが、本発明はこれに限らず、露出されたｐ型コンタクト層の表面を純水で洗浄した後、ＥＢ蒸着装置内の真空中で、約１７０℃で、約１時間の熱処理を行うことによって、素子の表面を乾燥させ、その後、ｐ側電極を形成してもよい。このような熱処理によって、ｐ型コンタクト層とｐ側電極との密着性を向上させることができる。
【００５５】
また、ＳｉＯ2保護膜の除去のためのウェットエッチングとその後の水洗の工程とを行わずに、ＳｉＯ2保護膜をＣＦ4ガスをエッチングガスとして用いるプラズマエッチングなどのドライエッチングによりオーバーエッチングし、ｐ側電極を形成してもよい。この場合、ＳｉＯ2保護膜の形成の前の約３５０℃の窒素中の約１時間の熱処理により、すでに実質的に素子の表面の水分が除去されているため、ｐ型コンタクト層とｐ側電極との密着性を向上させることができる。
【００５６】
また、上記実施形態では、ＳｉＯ2保護膜をウェットエッチングすることによって露出されたｎ型コンタクト層の表面を純水で洗浄した後、約１７０℃の窒素中で、約１時間の熱処理を行うことによって、素子の表面を乾燥させ、その後、ｎ型コンタクト層上にｎ側電極を形成したが、本発明はこれに限らず、露出されたｎ型コンタクト層の表面を純水で洗浄した後、ＥＢ蒸着装置内の真空中で、約１７０℃で、約１時間の熱処理を行うことによって、素子の表面を乾燥させ、その後、ｎ側電極を形成してもよい。
【００５７】
また、ＳｉＯ2保護膜の除去のためのウェットエッチングとその後の水洗の工程を行わずに、ＳｉＯ2保護膜をＣＦ4ガスをエッチングガスとして用いるプラズマエッチングなどのドライエッチングによりオーバーエッチングし、ｎ側電極を形成してもよい。この場合、ＳｉＯ2保護膜の形成の前の約３５０℃の窒素中の約１時間の熱処理により、すでに実質的に素子の表面の水分が除去されているため、ｎ型コンタクト層とｎ側電極との密着性を向上させることができる。
【００５８】
また、上記実施形態では、格子状およびくし状のｐ側電極を形成したが、本発明はこれに限らず、光を透過する程度の薄い厚みを有するｐ側電極を形成してもよい。この場合、たとえば、約２０ｎｍの膜厚を有する下層のＰｄ膜と、約４０ｎｍの膜厚を有する上層のＡｕ膜とからなる透光性のｐ側電極を形成するとともに、ｐ側電極の上面上の一部領域のみに、約３０ｎｍの膜厚を有する下層のＴｉ膜と、約５００ｎｍの膜厚を有する上層のＡｕ膜とからなるｐ側パッド電極を形成してもよい。
【００５９】
また、上記実施形態では、ＳｉＯ2保護膜を形成する前に、素子の表面を、Ｈ2ＳＯ4：Ｈ2Ｏ2＝３：１の組成を有する溶液と、ＨＦ：Ｈ2Ｏ＝１：５の組成を有する溶液とを用いて洗浄した後、純水を用いて洗浄したが、本発明はこれに限らず、水酸化ナトリウム水溶液、水酸化カリウム水溶液およびアンモニア水溶液などのアルカリや、塩酸、王水、硫酸およびフッ酸などの酸や、上記したアルカリまたは酸に過酸化水素を加えた混合液などを用いて素子の表面を洗浄してもよい。
【００６０】
また、上記実施形態では、ｐ側電極およびｎ側電極を形成する前の熱処理を窒素からなる不活性ガス雰囲気中で行ったが、本発明はこれに限らず、窒素以外の不活性ガスを含む雰囲気中、水素およびアンモニアなどの還元性ガスを含む雰囲気中、または、不活性ガス中に還元性ガスを含む雰囲気中で行ってもよい。なお、不活性ガスは、窒素、ヘリウム、ネオン、アルゴン、クリプトンおよびキセノンのいずれかを含むことが好ましい。また、酸素および水蒸気を含まない雰囲気中として、真空中で熱処理を行ってもよい。
【００６１】
また、上記実施形態では、ｐ側電極を、ｐ型コンタクト層と接触するＰｄ膜と、Ｐｄ膜上のＡｕ膜とを用いて形成したが、本発明はこれに限らず、ｐ型コンタクト層と接触するＰｄ膜の代わりに、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）およびイリジウム（Ｉｒ）からなるグループより選択される少なくとも１つを含む金属または合金を用いてもよい。特に、Ｎｉ、ＰｄまたはＰｔを用いることによって、ｐ側電極とｐ型コンタクト層との間の好ましいオーミックコンタクトを得ることができる。また、ｐ型コンタクト層と接触するＰｄ膜上のＡｕ膜の代わりに、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）およびマグネシウム（Ｍｇ）からなるグループより選択される少なくとも１つを含む酸化物を用いてもよい。このような酸化物の例としては、たとえば、ＺｎＯ、Ｉｎ2Ｏ3、ＳｎＯ2、ＩＴＯ（ＩｎとＳｎとの酸化物）またはＭｇＯなどが考えられる。
【００６２】
また、上記実施形態において、窒化物系半導体の結晶構造は、ウルツ鉱型構造であってもよいし、閃亜鉛鉱型構造であってもよい。
【００６３】
また、上記実施形態において、窒化物系半導体各層の結晶成長は、ＭＯＶＰＥ法、ＨＶＰＥ法、または、ＴＭＡｌ、ＴＭＧａ、ＴＭＩｎ、ＮＨ3、ＳｉＨ4およびＣｐ2Ｍｇなどを原料ガスとして用いるガスソースＭＢＥ法などを用いればよい。
【００６４】
また、上記実施形態では、ＭｇドープＧａＮからなるｐ型コンタクト層８を用いたが、本発明はこれに限らず、ＡｌＧａＮ、ＡｌＧａＩｎＮまたはＧａＩｎＮや、ＧａＴｌＮまたはＧａＩｎＴｌＮなどのＴｌを含む窒化物系半導体や、ＧａＡｓＮ、ＧａＩｎＡｓＮ、ＧａＮＰまたはＧａＩｎＮＰなどのＡｓやＰを含む窒化物系半導体を用いてもよい。
【００６５】
また、上記実施形態では、本発明の窒化物系半導体素子の形成方法をＬＥＤに適用した例を示したが、本発明はこれに限らず、半導体レーザ、トランジスタおよび受光素子などの他の窒化物系半導体素子の形成方法にも適用可能である。
【００６６】
また、上記実施形態では、基板としてサファイア基板を用いたが、本発明はこれに限らず、スピネルなどの絶縁性の基板を用いてもよい。また、ＳｉおよびＧａＡｓなどの半導体基板などの導電性基板を用いてもよい。また、ＭＢ2（Ｍは、Ａｌ、Ａｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、ＴａおよびＣｒなどの金属元素）で表されるホウ素化合物基板（特に六方晶の（０００１）面ホウ素化合物基板が好ましい）を用いてもよい。
【００６７】
【発明の効果】
以上のように、本発明によれば、電極層と窒化物系半導体層との密着性が向上された、信頼性の高い窒化物系半導体素子を形成することが可能な窒化物系半導体素子の形成方法を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図２】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図３】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図４】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図５】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図６】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図７】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【図８】図７に示した工程における１００−１００線に沿った断面図である。
【図９】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図１０】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図１１】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図１２】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図１３】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【図１４】図１３に示した工程における２００−２００線に沿った断面図である。
【図１５】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図１６】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図１７】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図１８】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【図１９】図１８に示した工程における３００−３００線に沿った断面図である。
【図２０】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図２１】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図２２】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図２３】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図２４】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図２５】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図２６】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【図２７】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【図２８】本発明の第２実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【図２９】本発明の第２実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【図３０】本発明の第２実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【図３１】本発明の第２実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【図３２】本発明の第２実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【符号の説明】
８ ｐ型コンタクト層（窒化物系半導体層）
１３、３２ ｐ側電極（電極層）
【発明の属する技術分野】
本発明は、窒化物系半導体素子の形成方法に関し、特に、窒化物系半導体層上に電極層を備える窒化物系半導体素子の形成方法に関する。
【０００２】
【従来の技術】
近年、窒化物系半導体（ＩｎXＡｌYＧａ1-X-YＮ、０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）を用いた紫外ＬＥＤ、青色ＬＥＤおよび緑色ＬＥＤが実用化されている。これらのＬＥＤの基本的な構造としては、透明な絶縁性基板上に、たとえば、ｎ型ＡｌYＧａ1-YＮ（０≦Ｙ≦１）からなるｎ型窒化物系半導体層と、ＩｎXＧａ1-XＮ（０＜Ｘ≦１）からなる活性層と、ｐ型ＡｌZＧａ1-ZＮ（０≦Ｚ≦１）からなるｐ型窒化物系半導体層とが順次積層されたダブルヘテロ構造を有する。また、発光観測面となるｐ型窒化物系半導体層上には、活性層において発光された光を取り出すための透光性の金属からなる電極層が形成されている。上記のような透光性の金属からなる電極層を有する青色ＬＥＤ素子の構造としては、たとえば、特開平９−１２９９２９号公報に開示されている。
【０００３】
上記のような半導体材料からなるＬＥＤなどの素子において、順方向電圧を低下させるためには、半導体材料と電極層との間の良好なオーミックコンタクトを得ることが必要である。従来のＬＥＤでは、ｎ型窒化物系半導体層上にＴｉおよびＡｌを含む電極層を形成するとともに、ｐ型窒化物系半導体層上にＮｉおよびＡｕを含む電極層を形成することによって、良好なオーミックコンタクトを得ることが可能であった。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来、窒化物系半導体層上に電極層を形成する場合、窒化物系半導体層と金属とは合金を形成しにくいため、電極層と窒化物系半導体層との密着性が低下する。このため、製造プロセスの途中で電極層が膜剥がれを起こしやすいという不都合があった。その結果、素子の信頼性を向上させるのが困難であるといった問題点があった。
【０００５】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の１つの目的は、信頼性の高い窒化物系半導体素子を形成することが可能な窒化物系半導体素子の形成方法を提供することである。
【０００６】
この発明のもう１つの目的は、電極層と窒化物系半導体層との密着性を向上することが可能な窒化物系半導体素子の形成方法を提供することである。
【０００７】
上記目的を達成するために、この発明の第一の局面による窒化物系半導体素子の形成方法は、窒化物系半導体層を形成する工程と、窒化物系半導体層の表面を洗浄した後に熱処理する第 1 の熱処理工程と、熱処理された前記窒化物系半導体層上に、パターニングされた保護膜を形成する工程と、パターニングされた保護膜が形成された前記窒化物系半導体層の表面を洗浄した後に熱処理する第２の熱処理工程と、その後、熱処理された前記窒化物系半導体層上に電極を形成する工程とを備えている。
【０００８】
この一の局面による窒化物系半導体素子の形成方法では、上記のように、窒化物系半導体層を熱処理することによって、窒化物系半導体層の表面の水分などを除去することができるので、窒化物系半導体層の表面を清浄化することができる。これにより、窒化物系半導体層と電極層との密着性を向上させることができるので、窒化物系半導体層と電極層との間で良好なオーミックコンタクトを得ることができるとともに、製造プロセス途中での電極層の膜剥がれを抑制することができる。その結果、窒化物系半導体素子の信頼性を向上させることができる。
【０００９】
上記一の局面による窒化物系半導体素子の形成方法において、好ましくは、熱処理する工程は、熱処理によって、窒化物系半導体層の表面の水分を実質的に除去する工程を含む。このように構成すれば、容易に、窒化物系半導体層の表面を清浄化することができる。
【００１０】
上記一の局面による窒化物系半導体素子の形成方法において、好ましくは、熱処理は、酸素および水蒸気を含まない雰囲気中で行う。このように構成すれば、熱処理雰囲気中に水分になる可能性のある成分が含まれないので、窒化物系半導体層の表面の水分を除去する効果を大きくすることができる。
【００１１】
上記の熱処理を酸素および水蒸気を含まない雰囲気中で行う窒化物系半導体素子の形成方法において、好ましくは、熱処理は、不活性ガスを含む雰囲気中で行う。このように構成すれば、容易に、窒化物系半導体層の表面の水分を除去する効果を大きくすることができる。
【００１２】
上記の熱処理を酸素および水蒸気を含まない雰囲気中で行う窒化物系半導体素子の形成方法において、好ましくは、熱処理は、還元性ガスを含む雰囲気中で行う。このように構成すれば、窒化物系半導体層の表面の吸着酸素原子および酸化膜などを除去することができるので、窒化物系半導体層の表面を清浄化することができる。この場合、還元性ガスは、水素およびアンモニアのいずれかを含むのが好ましい。
【００１４】
上記一の局面による窒化物系半導体素子の形成方法において、好ましくは、電極層にワイヤーボンディングする工程をさらに備える。本発明においては、上記のように、窒化物系半導体層と良好な密着性を有するように電極層が形成されているので、電極層にワイヤーボンディングする際の機械的衝撃による電極層の膜剥がれを抑制することができる。
【００１５】
上記一の局面による窒化物系半導体素子の形成方法において、好ましくは、窒化物系半導体層は、ｐ型の窒化物系半導体層を含む。このように構成すれば、表面が清浄化されたｐ型の窒化物系半導体層と電極層との密着性を向上させることができるので、オーミックコンタクトの取りにくいｐ型の窒化物系半導体層と電極層との間で良好なオーミックコンタクトを得ることができる。
【００１６】
上記一の局面による窒化物系半導体素子の形成方法において、好ましくは、電極層は、Ｎｉ、ＰｄおよびＰｔの少なくともいずれか１つを含む。このように構成すれば、窒化物系半導体層と電極層との間で良好なオーミックコンタクトを得ることができる。
【００１７】
上記一の局面による窒化物系半導体素子の形成方法において、好ましくは、窒化物系半導体素子は、発光素子であり、電極層は、透光性電極を含む。このように構成すれば、透光性電極から、発光層において発光される光を取り出すことができる。また、電極層と窒化物系半導体層との接触面積が小さくなる場合がある透光性電極においても、透光性電極と電極層との密着性が向上されるので、透光性電極の膜剥がれを有効に防止することができる。
【００１８】
上記の場合、好ましくは、透光性電極は、光を透過する厚みを有する電極層を含む。このように構成すれば、容易に、電極層に透光性を持たせることができる。
【００１９】
また、上記の場合、好ましくは、透光性電極は、光を透過可能な間隙を有する。このように構成すれば、容易に、電極層に透光性を持たせることができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００２１】
（第１実施形態）
図１〜図２７は、本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図および平面図である。以下、図１〜図２７を参照して、本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法について説明する。
【００２２】
まず、図１に示すように、サファイア（０００１）面基板１（以下、「サファイア基板１」という）上に、約１０ｎｍの膜厚を有するＡｌＧａＮからなる低温バッファ層２、約１μｍの膜厚を有するアンドープＧａＮからなる高温バッファ層３、および、約５μｍの膜厚を有するＳｉドープＧａＮからなるｎ型コンタクト層４を形成する。このｎ型コンタクト層４は、ｎ型クラッド層を兼用するように形成されている。そして、ｎ型コンタクト層４上に、約５ｎｍの膜厚を有するアンドープＧａＮからなる６つの障壁層と、約５ｎｍの膜厚を有するアンドープＧａ0.65Ｉｎ0.35Ｎからなる５つの井戸層とを交互に積層することによって、多重量子井戸（ＭＱＷ）発光層５を形成する。このＭＱＷ発光層５上に、ＭＱＷ発光層５の結晶劣化を防止するための約１０ｎｍの膜厚を有するアンドープＧａＮからなる保護層６を形成する。
【００２３】
次に、保護層６上に、約０．１５μｍの膜厚を有するＭｇドープＡｌ0.05Ｇａ0.95Ｎからなるｐ型クラッド層７、および、約０．３μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層８を順次形成する。このｐ型コンタクト層８は、キャリア濃度が、約１×１０18ｃｍ-3になるように形成する。なお、ｐ型コンタクト層８は、本発明の「窒化物系半導体層」の一例である。
【００２４】
そして、ｐ型コンタクト層８の表面を、約１００℃に加熱した状態で、Ｈ2ＳＯ4：Ｈ2Ｏ2＝３：１の組成を有する洗浄液を用いて洗浄した後、室温で、ＨＦ：Ｈ2Ｏ＝１：５の組成を有する洗浄液を用いて洗浄する。その後、室温で、ｐ型コンタクト層８の表面に窒素を吹き付けることによって乾燥する。
【００２５】
次に、図２に示すように、基板温度を１５０℃に保持した状態で、ＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）加熱または抵抗加熱などの方法を用いて、洗浄されたｐ型コンタクト層８上に、約７００ｎｍの膜厚を有するＮｉ膜９ａを蒸着する。
【００２６】
その後、Ｎｉ膜９ａ上の全面にレジスト膜（図示せず）を塗布した後、約１０５℃でプリベークする。そして、そのレジスト膜をパターニングすることによって、Ｎｉ膜９ａ上の所定領域に、図３に示されるようなレジスト１０を形成する。そして、パターニングされたレジスト１０を約１２０℃でポストベークする。その後、そのレジスト１０をマスクとして、基板温度を約５０℃に保持した状態で、Ｈ2ＳＯ4：Ｈ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝３：３：３：１０の組成を有するエッチング液を用いて、Ｎｉ膜９ａをウェットエッチングすることによって、図４に示されるような、パターニングされたＮｉ膜９を形成する。その後、約１１０℃、約３０秒の条件下で、アルカリ系リムーバを用いて、レジスト１０を除去することによって、図５に示されるような形状が得られる。
【００２７】
次に、図６に示すように、Ｎｉ膜９をマスクとして、エッチングガス：Ｃｌ2、温度：室温、および、圧力：約１×１０4Ｐａの条件下で、ｐ型コンタクト層８、ｐ型クラッド層７、保護層６、ＭＱＷ発光層５およびｎ型コンタクト層４の一部領域をドライエッチングにより除去することにより、ｎ型コンタクト層４が露出された凹部５０が形成される。その後、Ｎｉ膜９を除去することにより、図７および図８に示されるような形状が得られる。図７の平面図の１００−１００線に沿った断面が図８に示されている。
【００２８】
その後、ｐ型コンタクト層８の表面と、凹部５０の側面および底面とを、Ｈ2ＳＯ4：Ｈ2Ｏ2＝３：１の組成を有する溶液と、ＨＦ：Ｈ2Ｏ＝１：５の組成を有する溶液とを用いて洗浄した後、純水を用いて洗浄する。その後、約３５０℃の窒素中で、約１時間の熱処理を行うことによって、素子の表面を乾燥させる。これにより、実質的に素子の表面の水分が除去されるため、後の工程で、清浄化された素子の表面にＳｉＯ2保護膜１１（図９参照）を形成する際に、素子の表面とＳｉＯ2保護膜１１との密着性を向上させることができる。
【００２９】
次に、図９に示すように、基板温度を約２５０℃に保持した状態で、ＥＢ加熱を用いて、ｐ型コンタクト層８の表面と、凹部５０の側面および底面とを覆うように、約２００ｎｍの膜厚を有するＳｉＯ2保護膜１１を形成する。このＳｉＯ2保護膜１１は、ＳｉＯ2保護膜１１下の凹部５０の形状を反映した凹部５１を有するように形成されている。
【００３０】
その後、ＳｉＯ2保護膜１１上の全面にレジスト膜（図示せず）を塗布した後、約１７０℃でプリベークする。そして、そのレジスト膜をパターニングすることによって、図１０に示すように、格子状のレジスト１２を形成する。そのレジスト１２をマスクとして、基板温度を約３０℃に保持した状態で、ＨＦ：ＮＨ4Ｆ＝１：２０の組成を有するエッチング液を用いて、ＳｉＯ2保護膜１１をウェットエッチングによりオーバーエッチングすることによって、図１１に示されるような、格子状にパターニングされたＳｉＯ2保護膜１１を形成する。この場合、ＳｉＯ2保護膜１１は、オーバーエッチングされるため、ＳｉＯ2保護膜１１の幅は、レジスト１２の幅よりも小さくなる。
【００３１】
その後、この第１実施形態では、ウェットエッチングにより露出されたｐ型コンタクト層８の表面を純水で洗浄する。そして、約１７０℃の窒素中で、約１時間の熱処理を行うことによって、素子の表面を乾燥させる。これにより、実質的に素子の表面の水分が除去されるため、露出されたｐ型コンタクト層８の表面が清浄化される。
【００３２】
次に、図１２に示すように、基板温度を室温にした状態で、ＥＢ加熱または抵抗加熱などの方法を用いて、約３０ｎｍの膜厚を有する下層のＰｄ膜と、約２００ｎｍの膜厚を有する上層のＡｕ膜とからなる金属膜１３ａを形成する。その後、レジスト１２およびレジスト１２上の金属膜１３ａをリフトオフにより除去する。このリフトオフは、アルカリ系リムーバを用いて、約１２０℃、約７分〜約８分の条件下で行う。これにより、図１３および図１４に示されるような、約３０ｎｍの膜厚を有するＰｄ膜と、約２００ｎｍの膜厚を有するＡｕ膜とからなる格子状のｐ側電極１３が形成される。なお、図１３の平面図の２００−２００線に沿った断面が図１４に示されている。このｐ側電極１３は、約４μｍの幅と、約１３μｍのピッチとを有するように形成されており、約５２％の開口率を有するように形成されている。なお、ｐ側電極１３は、本発明の「電極層」の一例である。
【００３３】
その後、全面にレジスト膜（図示せず）を塗布した後、約１７０℃でそのレジスト膜をプリベークする。そして、そのレジスト膜をパターニングすることによって、図１５に示されるようなレジスト１４を形成する。そのレジスト１４をマスクとして、基板温度を約３０℃に保持した状態で、ＨＦ：ＮＨ4Ｆ＝１：２０の組成を有するエッチング液を用いて、ＳｉＯ2保護膜１１をウェットエッチングによりオーバーエッチングすることによって、図１６に示されるように、ｎ型コンタクト層４（凹部５０の底部）の一部領域が露出される。
【００３４】
次に、ウェットエッチングにより露出されたｎ型コンタクト層４の表面を純水で洗浄する。その後、約１７０℃の窒素中で、約１時間の熱処理を行うことによって、素子の表面を乾燥させる。これにより、ｎ型コンタクト層４の表面の水分が実質的に除去される。
【００３５】
その後、基板温度を室温にした状態で、ＥＢ加熱または抵抗加熱などの方法を用いて、水分が除去されたｎ型コンタクト層４上およびレジスト１４上に、図１７に示すように、下から、約１％のＳｉを含む約５ｎｍの膜厚を有するＡｌ膜と、約３０ｎｍ〜約５０ｎｍの膜厚を有するＺｎ膜と、約１０％のＺｎを含む約５０ｎｍ〜約１００ｎｍの膜厚を有するＡｕ膜とからなる金属膜１５ａを形成する。そして、レジスト１４とレジスト１４上の金属膜１５ａとをリフトオフにより除去する。このリフトオフは、アルカリ系リムーバを用いて、約１２０℃、約７分〜約８分の条件下で行う。これにより、図１８および図１９に示されるような、約１％のＳｉを含む約５ｎｍの膜厚を有するＡｌ膜と、約３０ｎｍ〜約５０ｎｍの膜厚を有するＺｎ膜と、約１０％のＺｎを含む約５０ｎｍ〜約１００ｎｍの膜厚を有するＡｕ膜とからなるｎ側電極１５が、凹部５０の底部のｎ型コンタクト層４と接触するように形成される。なお、図１８の平面図の３００−３００線に沿った断面が図１９に示されている。
【００３６】
次に、ｐ側パッド電極およびｎ側パッド電極の形成方法について説明する。図２０〜図２２には、図１８に示した窒化物系半導体素子（ＬＥＤ）の３００−３００線に沿った断面が示されており、図２３〜図２５には、図１８に示した窒化物系半導体素子（ＬＥＤ）の４００−４００線に沿った断面が示されている。なお、図２０および図２３の工程は同時に行われ、図２１および図２４の工程は同時に行われる。まず、図２０〜図２２を参照して、ｎ側パッド電極の形成方法について、詳細に説明する。
【００３７】
まず、全面にレジスト膜（図示せず）を塗布した後、そのレジスト膜を約１７０℃でプリベークする。このレジスト膜のプリベーク（熱処理）は、ｐ側電極１３およびｎ側電極１５の熱処理を兼ねている。その後、そのレジスト膜をパターニングすることによって、図２０に示すようなレジスト１６を形成する。このレジスト１６のパターニングの際に、オーバー露光およびオーバー現像を行うことによって、レジスト１６のパターニングされた側面は、垂直ではなく所定の角度傾斜した形状になる。その後、基板温度を室温にした状態で、ＥＢ加熱または抵抗加熱などの方法を用いて、ＳｉＯ2保護膜１１上、ｎ側電極１５上およびレジスト１６上に、図２１に示すように、約１００ｎｍの膜厚を有する下層のＮｉ膜と、約８００ｎｍの膜厚を有する上層のＡｕ膜とからなる金属膜１７ａを形成する。そして、レジスト１６およびレジスト１６上の金属膜１７ａをリフトオフにより除去する。このリフトオフは、アルカリ系リムーバを用いて、約１２０℃で、約７分〜約８分の条件下で行う。これにより、図２２に示すように、約１００ｎｍの膜厚を有する下層のＮｉ膜と、約８００ｎｍの膜厚を有する上層のＡｕ膜とからなるｎ側パッド電極１７が、ｎ側電極１５を覆うように形成される。
【００３８】
次に、図２３〜図２５を参照して、ｐ側パッド電極の形成方法について、詳細に説明する。
【００３９】
まず、全面にレジスト膜（図示せず）を塗布した後、そのレジスト膜を約１７０℃でプリベークする。このレジスト膜のプリベーク（熱処理）は、ｐ側電極１３およびｎ側電極１５の熱処理を兼ねている。その後、レジスト膜をパターニングすることによって、図２３に示すようなレジスト１８を形成する。このレジスト１８のパターニングの際に、オーバー露光およびオーバー現像を行うことによって、レジスト１８のパターニングされた側面は、垂直ではなく所定の角度傾斜した形状になる。その後、基板温度を室温にした状態で、ＥＢ加熱または抵抗加熱などの方法を用いて、ＳｉＯ2保護膜１１上、ｐ側電極１３上およびレジスト１８上に、図２４に示すように、約１００ｎｍの膜厚を有する下層のＮｉ膜と、約８００ｎｍの膜厚を有する上層のＡｕ膜とからなる金属膜１９ａを形成する。そして、レジスト１８およびレジスト１８上の金属膜１９ａをリフトオフにより除去する。このリフトオフは、アルカリ系リムーバを用いて、約１２０℃で、約７分〜約８分の条件下で行う。これにより、図２５に示すように、約１００ｎｍの膜厚を有する下層のＮｉ膜と、約８００ｎｍの膜厚を有する上層のＡｕ膜とからなるｐ側パッド電極１９が、ｐ側電極１３の一部領域と接触するように形成される。このようにして、第１実施形態の窒化物系半導体素子（ＬＥＤ）が形成される。図２６には、この状態における窒化物系半導体素子（ＬＥＤ）の平面図が示されている。
【００４０】
次に、図２６に示した第１実施形態の窒化物系半導体素子にワイヤーボンディングを行う。具体的には、図２７に示すように、ｎ側パッド電極１７上に、ワイヤ２０をボンディングするとともに、ｐ側パッド電極１９上に、ワイヤ２１をボンディングする。このようにして、ワイヤーボンディングされた第１実施形態の窒化物系半導体素子（ＬＥＤ）が形成される。
【００４１】
第１実施形態では、上記のように、ｐ側電極１３を形成する前に、ｐ型コンタクト層８の表面を熱処理することによって、ｐ型コンタクト層８の表面の水分などを除去することができるので、ｐ型コンタクト層８の表面を清浄化することができる。これにより、ｐ型コンタクト層８とｐ側電極１３との密着性を向上させることができるので、ｐ型コンタクト層８とｐ側電極１３との間で良好なオーミックコンタクトを得ることができるとともに、製造プロセス途中でのｐ側電極１３の膜剥がれを抑制することができる。その結果、窒化物系半導体素子の信頼性を向上させることができる。
【００４２】
（第２実施形態）
図２８〜図３２は、本発明の第２実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。この第２実施形態では、第１実施形態の格子状のｐ側電極１３の代わりに、くし状のｐ側電極を形成した例について説明する。以下、図２８〜図３２を参照して、詳細に説明する。
【００４３】
まず、図１〜図８に示した第１実施形態の形成方法とほぼ同様の形成方法を用いて、図２８に示されるような、両端部まで貫通したストライプ状の凹部６０を形成する。このようなストライプ状の凹部６０は、図３に示した工程において、レジスト１０をストライプ状にパターニングすることによって、容易に形成可能である。
【００４４】
その後、ｐ型コンタクト層８の表面と、凹部６０の側面および底面とを、Ｈ2ＳＯ4：Ｈ2Ｏ2＝３：１の組成を有する溶液と、ＨＦ：Ｈ2Ｏ＝１：５の組成を有する溶液とを用いて洗浄した後、純水を用いて洗浄する。その後、約３５０℃の窒素中で、約１時間の熱処理を行うことによって、素子の表面を乾燥させる。これにより、実質的に素子の表面の水分が除去されるため、後の工程で、清浄化された素子の表面にＳｉＯ2保護膜３１（図２９参照）を形成する際に、素子の表面とＳｉＯ2保護膜３１との密着性を向上させることができる。
【００４５】
次に、基板温度を約２５０℃に保持した状態で、ＥＢ加熱を用いて、ｐ型コンタクト層８の表面と、凹部６０の側面および底面とを覆うように、約２００ｎｍの膜厚を有するＳｉＯ2保護膜３１（図２９参照）を形成する。このＳｉＯ2保護膜３１は、ＳｉＯ2保護膜３１下の凹部６０の形状を反映した凹部６１を有するように形成される。
【００４６】
その後、ＳｉＯ2保護膜３１上に、くし状にパターニングされたレジスト（図示せず）を形成する。そのレジスト（図示せず）をマスクとして、基板温度を約３０℃に保持した状態で、ＨＦ：ＮＨ4Ｆ＝１：２０の組成を有するエッチング液を用いて、ＳｉＯ2保護膜３１をウェットエッチングすることによって、図２９に示されるように、ｐ型コンタクト層８の表面の一部領域が露出されるとともに、くし状にパターニングされたＳｉＯ2保護膜３１を形成する。
【００４７】
ここで、第２実施形態では、第１実施形態と同様、ウェットエッチングにより露出されたｐ型コンタクト層８の表面を純水で洗浄した後、約１７０℃の窒素中で、約１時間の熱処理を行うことによって、素子の表面を乾燥させる。この熱処理により、実質的に素子の表面の水分が除去されるため、露出されたｐ型コンタクト層８の表面が清浄化される。
【００４８】
次に、基板温度を室温にした状態で、ＥＢ加熱または抵抗加熱などの方法を用いて、約３０ｎｍの膜厚を有する下層のＰｄ膜と、約２００ｎｍの膜厚を有する上層のＡｕ膜とからなる金属膜（図示せず）を形成した後、リフトオフ法を用いて、図３０に示されるような、約３０ｎｍの膜厚を有する下層のＰｄ膜と、約２００ｎｍの膜厚を有する上層のＡｕ膜とからなるくし状のｐ側電極３２を形成する。このｐ側電極３２は、約４μｍの幅と、約８μｍのピッチとを有するように形成されているとともに、約５３％の開口率を有するように形成されている。なお、ｐ側電極３２は、本発明の「電極層」の一例である。
【００４９】
その後、図１５〜図１９に示した第１実施形態の形成方法と同様の形成方法を用いて、図３０に示すように、約１％のＳｉを含む約５ｎｍの膜厚を有するＡｌ膜と、約３０ｎｍ〜約５０ｎｍの膜厚を有するＺｎ膜と、約１０％のＺｎを含む約５０ｎｍ〜約１００ｎｍの膜厚を有するＡｕ膜とからなるｎ側電極３３を形成する。
【００５０】
次に、図２０〜図２５に示した第１実施形態の形成方法と同様の形成方法を用いて、図３１に示すように、約１００ｎｍの膜厚を有する下層のＮｉ膜と、約８００ｎｍの膜厚を有する上層のＡｕ膜とからなるｎ側パッド電極３４と、約１００ｎｍの膜厚を有する下層のＮｉ膜と、約８００ｎｍの膜厚を有する上層のＡｕ膜とからなるｐ側パッド電極３５とを形成する。このようにして、図３１に示されるような、第２実施形態の窒化物系半導体素子（ＬＥＤ）が形成される。
【００５１】
次に、図３２に示すように、ｎ側パッド電極３４上に、ワイヤ３６をボンディングするとともに、ｐ側パッド電極３５上に、ワイヤ３７をボンディングする。このようにして、ワイヤーボンディングされた第２実施形態の窒化物系半導体素子（ＬＥＤ）が形成される。
【００５２】
第２実施形態では、第１実施形態と同様、ｐ側電極３２を形成する前に、ｐ型コンタクト層８の表面を熱処理することによって、ｐ型コンタクト層８の表面の水分などを除去することができるので、ｐ型コンタクト層８の表面を清浄化することができる。これにより、ｐ型コンタクト層８とｐ側電極３２との密着性を向上させることができるので、ｐ型コンタクト層８とｐ側電極３２との間で良好なオーミックコンタクトを得ることができるとともに、製造プロセス途中でのｐ側電極３２の膜剥がれを抑制することができる。その結果、窒化物系半導体素子の信頼性を向上させることができる。
【００５３】
なお、今回開示された実施形態は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００５４】
たとえば、上記実施形態では、ＳｉＯ2保護膜をウェットエッチングによりオーバーエッチングすることによって露出されたｐ型コンタクト層の表面を純水で洗浄した後、約１７０℃の窒素中で、約１時間の熱処理を行うことによって、素子の表面を乾燥させ、その後、ｐ型コンタクト層上にｐ側電極を形成したが、本発明はこれに限らず、露出されたｐ型コンタクト層の表面を純水で洗浄した後、ＥＢ蒸着装置内の真空中で、約１７０℃で、約１時間の熱処理を行うことによって、素子の表面を乾燥させ、その後、ｐ側電極を形成してもよい。このような熱処理によって、ｐ型コンタクト層とｐ側電極との密着性を向上させることができる。
【００５５】
また、ＳｉＯ2保護膜の除去のためのウェットエッチングとその後の水洗の工程とを行わずに、ＳｉＯ2保護膜をＣＦ4ガスをエッチングガスとして用いるプラズマエッチングなどのドライエッチングによりオーバーエッチングし、ｐ側電極を形成してもよい。この場合、ＳｉＯ2保護膜の形成の前の約３５０℃の窒素中の約１時間の熱処理により、すでに実質的に素子の表面の水分が除去されているため、ｐ型コンタクト層とｐ側電極との密着性を向上させることができる。
【００５６】
また、上記実施形態では、ＳｉＯ2保護膜をウェットエッチングすることによって露出されたｎ型コンタクト層の表面を純水で洗浄した後、約１７０℃の窒素中で、約１時間の熱処理を行うことによって、素子の表面を乾燥させ、その後、ｎ型コンタクト層上にｎ側電極を形成したが、本発明はこれに限らず、露出されたｎ型コンタクト層の表面を純水で洗浄した後、ＥＢ蒸着装置内の真空中で、約１７０℃で、約１時間の熱処理を行うことによって、素子の表面を乾燥させ、その後、ｎ側電極を形成してもよい。
【００５７】
また、ＳｉＯ2保護膜の除去のためのウェットエッチングとその後の水洗の工程を行わずに、ＳｉＯ2保護膜をＣＦ4ガスをエッチングガスとして用いるプラズマエッチングなどのドライエッチングによりオーバーエッチングし、ｎ側電極を形成してもよい。この場合、ＳｉＯ2保護膜の形成の前の約３５０℃の窒素中の約１時間の熱処理により、すでに実質的に素子の表面の水分が除去されているため、ｎ型コンタクト層とｎ側電極との密着性を向上させることができる。
【００５８】
また、上記実施形態では、格子状およびくし状のｐ側電極を形成したが、本発明はこれに限らず、光を透過する程度の薄い厚みを有するｐ側電極を形成してもよい。この場合、たとえば、約２０ｎｍの膜厚を有する下層のＰｄ膜と、約４０ｎｍの膜厚を有する上層のＡｕ膜とからなる透光性のｐ側電極を形成するとともに、ｐ側電極の上面上の一部領域のみに、約３０ｎｍの膜厚を有する下層のＴｉ膜と、約５００ｎｍの膜厚を有する上層のＡｕ膜とからなるｐ側パッド電極を形成してもよい。
【００５９】
また、上記実施形態では、ＳｉＯ2保護膜を形成する前に、素子の表面を、Ｈ2ＳＯ4：Ｈ2Ｏ2＝３：１の組成を有する溶液と、ＨＦ：Ｈ2Ｏ＝１：５の組成を有する溶液とを用いて洗浄した後、純水を用いて洗浄したが、本発明はこれに限らず、水酸化ナトリウム水溶液、水酸化カリウム水溶液およびアンモニア水溶液などのアルカリや、塩酸、王水、硫酸およびフッ酸などの酸や、上記したアルカリまたは酸に過酸化水素を加えた混合液などを用いて素子の表面を洗浄してもよい。
【００６０】
また、上記実施形態では、ｐ側電極およびｎ側電極を形成する前の熱処理を窒素からなる不活性ガス雰囲気中で行ったが、本発明はこれに限らず、窒素以外の不活性ガスを含む雰囲気中、水素およびアンモニアなどの還元性ガスを含む雰囲気中、または、不活性ガス中に還元性ガスを含む雰囲気中で行ってもよい。なお、不活性ガスは、窒素、ヘリウム、ネオン、アルゴン、クリプトンおよびキセノンのいずれかを含むことが好ましい。また、酸素および水蒸気を含まない雰囲気中として、真空中で熱処理を行ってもよい。
【００６１】
また、上記実施形態では、ｐ側電極を、ｐ型コンタクト層と接触するＰｄ膜と、Ｐｄ膜上のＡｕ膜とを用いて形成したが、本発明はこれに限らず、ｐ型コンタクト層と接触するＰｄ膜の代わりに、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）およびイリジウム（Ｉｒ）からなるグループより選択される少なくとも１つを含む金属または合金を用いてもよい。特に、Ｎｉ、ＰｄまたはＰｔを用いることによって、ｐ側電極とｐ型コンタクト層との間の好ましいオーミックコンタクトを得ることができる。また、ｐ型コンタクト層と接触するＰｄ膜上のＡｕ膜の代わりに、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）およびマグネシウム（Ｍｇ）からなるグループより選択される少なくとも１つを含む酸化物を用いてもよい。このような酸化物の例としては、たとえば、ＺｎＯ、Ｉｎ2Ｏ3、ＳｎＯ2、ＩＴＯ（ＩｎとＳｎとの酸化物）またはＭｇＯなどが考えられる。
【００６２】
また、上記実施形態において、窒化物系半導体の結晶構造は、ウルツ鉱型構造であってもよいし、閃亜鉛鉱型構造であってもよい。
【００６３】
また、上記実施形態において、窒化物系半導体各層の結晶成長は、ＭＯＶＰＥ法、ＨＶＰＥ法、または、ＴＭＡｌ、ＴＭＧａ、ＴＭＩｎ、ＮＨ3、ＳｉＨ4およびＣｐ2Ｍｇなどを原料ガスとして用いるガスソースＭＢＥ法などを用いればよい。
【００６４】
また、上記実施形態では、ＭｇドープＧａＮからなるｐ型コンタクト層８を用いたが、本発明はこれに限らず、ＡｌＧａＮ、ＡｌＧａＩｎＮまたはＧａＩｎＮや、ＧａＴｌＮまたはＧａＩｎＴｌＮなどのＴｌを含む窒化物系半導体や、ＧａＡｓＮ、ＧａＩｎＡｓＮ、ＧａＮＰまたはＧａＩｎＮＰなどのＡｓやＰを含む窒化物系半導体を用いてもよい。
【００６５】
また、上記実施形態では、本発明の窒化物系半導体素子の形成方法をＬＥＤに適用した例を示したが、本発明はこれに限らず、半導体レーザ、トランジスタおよび受光素子などの他の窒化物系半導体素子の形成方法にも適用可能である。
【００６６】
また、上記実施形態では、基板としてサファイア基板を用いたが、本発明はこれに限らず、スピネルなどの絶縁性の基板を用いてもよい。また、ＳｉおよびＧａＡｓなどの半導体基板などの導電性基板を用いてもよい。また、ＭＢ2（Ｍは、Ａｌ、Ａｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、ＴａおよびＣｒなどの金属元素）で表されるホウ素化合物基板（特に六方晶の（０００１）面ホウ素化合物基板が好ましい）を用いてもよい。
【００６７】
【発明の効果】
以上のように、本発明によれば、電極層と窒化物系半導体層との密着性が向上された、信頼性の高い窒化物系半導体素子を形成することが可能な窒化物系半導体素子の形成方法を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図２】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図３】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図４】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図５】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図６】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図７】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【図８】図７に示した工程における１００−１００線に沿った断面図である。
【図９】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図１０】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図１１】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図１２】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図１３】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【図１４】図１３に示した工程における２００−２００線に沿った断面図である。
【図１５】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図１６】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図１７】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図１８】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【図１９】図１８に示した工程における３００−３００線に沿った断面図である。
【図２０】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図２１】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図２２】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図２３】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図２４】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図２５】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための断面図である。
【図２６】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【図２７】本発明の第１実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【図２８】本発明の第２実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【図２９】本発明の第２実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【図３０】本発明の第２実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【図３１】本発明の第２実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【図３２】本発明の第２実施形態による窒化物系半導体素子（ＬＥＤ）の形成方法を説明するための平面図である。
【符号の説明】
８ ｐ型コンタクト層（窒化物系半導体層）
１３、３２ ｐ側電極（電極層）
Claims (14)
- 窒化物系半導体層を形成する工程と、
前記窒化物系半導体層の表面を洗浄した後に熱処理する第 1 の熱処理工程と、
熱処理された前記窒化物系半導体層上に、パターニングされた保護膜を形成する工程と、
パターニングされた保護膜が形成された前記窒化物系半導体層の表面を洗浄した後に熱処理する第２の熱処理工程と、
その後、熱処理された前記窒化物系半導体層上に電極を形成する工程とを備えた、窒化物系半導体素子の形成方法。 - 前記第 1 及び第２の熱処理工程は、
前記熱処理によって、前記窒化物系半導体層の表面の水分を実質的に除去する工程を含む、請求項１に記載の窒化物系半導体素子の形成方法。 - 前記第 1 及び第２の熱処理工程は、酸素および水蒸気を含まない雰囲気中で行う、請求項１または２に記載の窒化物系半導体素子の形成方法。
- 前記第 1 及び第２の熱処理工程は、不活性ガスを含む雰囲気中で行う、請求項３に記載の窒化物系半導体素子の形成方法。
- 前記第 1 及び第２の熱処理工程は、還元性ガスを含む雰囲気中で行う、請求項３に記載の窒化物系半導体素子の形成方法。
- 前記還元性ガスは、水素およびアンモニアのいずれかを含む、請求項５に記載の窒化物系半導体素子の形成方法。
- 前記窒化物系半導体層を洗浄する工程は、水を用いて洗浄する工程を含む、請求項１乃至６のいずれかに記載の窒化物系半導体素子の形成方法。
- 前記窒化物系半導体層を洗浄する工程は、酸およびアルカリのうちいずれかを用いて洗浄する工程を含む、請求項１乃至６のいずれかに記載の窒化物系半導体素子の形成方法。
- 前記電極層にワイヤーボンディングする工程をさらに備える、請求項１〜８のいずれか１項に記載の窒化物系半導体素子の形成方法。
- 前記窒化物系半導体層は、ｐ型の窒化物系半導体層を含む、請求項１〜９のいずれか１項に記載の窒化物系半導体素子の形成方法。
- 前記電極層は、Ｎｉ、ＰｄおよびＰｔの少なくともいずれか１つを含む、請求項１〜１０のいずれか１項に記載の窒化物系半導体素子の形成方法。
- 前記窒化物系半導体素子は、発光素子であり、
前記電極層は、透光性電極を含む、請求項１〜１１のいずれか１項に記載の窒化物系半導体素子の形成方法。 - 前記透光性電極は、光を透過する厚みを有する電極層を含む、請求項１２に記載の窒化物系半導体素子の形成方法。
- 前記透光性電極は、光を透過可能な間隙を有する、請求項１２に記載の窒化物系半導体素子の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001290634A JP3711055B2 (ja) | 2001-09-25 | 2001-09-25 | 窒化物系半導体素子の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001290634A JP3711055B2 (ja) | 2001-09-25 | 2001-09-25 | 窒化物系半導体素子の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003101068A JP2003101068A (ja) | 2003-04-04 |
| JP3711055B2 true JP3711055B2 (ja) | 2005-10-26 |
Family
ID=19112910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001290634A Expired - Fee Related JP3711055B2 (ja) | 2001-09-25 | 2001-09-25 | 窒化物系半導体素子の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3711055B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4259268B2 (ja) * | 2003-10-20 | 2009-04-30 | 豊田合成株式会社 | 半導体発光素子 |
| CN101661910B (zh) * | 2003-10-27 | 2012-07-18 | 住友电气工业株式会社 | 氮化镓半导体衬底和蓝色发光器件 |
| KR100631840B1 (ko) * | 2004-06-03 | 2006-10-09 | 삼성전기주식회사 | 플립칩용 질화물 반도체 발광소자 |
| JP4536568B2 (ja) * | 2005-03-31 | 2010-09-01 | 住友電工デバイス・イノベーション株式会社 | Ｆｅｔの製造方法 |
| WO2007007589A1 (ja) * | 2005-07-08 | 2007-01-18 | Nec Corporation | 電界効果トランジスタおよびその製造方法 |
| JP2007042944A (ja) * | 2005-08-04 | 2007-02-15 | Rohm Co Ltd | 窒化物半導体素子の製法 |
| JP4856473B2 (ja) * | 2006-05-24 | 2012-01-18 | 豊田合成株式会社 | 電極形成方法、発光素子およびその製造方法 |
| JP5334642B2 (ja) * | 2009-03-30 | 2013-11-06 | 京セラ株式会社 | 発光装置 |
| JP2012142444A (ja) * | 2010-12-28 | 2012-07-26 | Sharp Corp | 発光デバイス、透明導電膜の形成方法、発光デバイスの製造方法および電気機器 |
| JP6841708B2 (ja) * | 2017-03-31 | 2021-03-10 | ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． | 発光素子および発光素子の製造方法 |
-
2001
- 2001-09-25 JP JP2001290634A patent/JP3711055B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003101068A (ja) | 2003-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4999696B2 (ja) | ＧａＮ系化合物半導体発光素子及びその製造方法 | |
| JP4183299B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP4766845B2 (ja) | 窒化物系化合物半導体発光素子およびその製造方法 | |
| JP4963807B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP2000294837A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP2006066903A (ja) | 半導体発光素子用正極 | |
| JP2007013045A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP3711055B2 (ja) | 窒化物系半導体素子の形成方法 | |
| JP2019207925A (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP7146562B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP2003133590A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JP2007005361A (ja) | 発光素子 | |
| JP5287837B2 (ja) | 窒化ガリウム系化合物半導体発光素子およびその負極 | |
| JP2002016286A (ja) | 半導体発光素子 | |
| JP3881473B2 (ja) | 半導体発光素子の製法 | |
| KR100506736B1 (ko) | 질화갈륨계 반도체 발광 소자 및 그 제조방법 | |
| WO2009147822A1 (ja) | 発光素子 | |
| JP2003163375A (ja) | 窒化物系半導体素子およびその製造方法 | |
| JP4311000B2 (ja) | 窒化物半導体発光素子とその製造方法 | |
| JP3344296B2 (ja) | 半導体発光素子用の電極 | |
| JP4474887B2 (ja) | 半導体レーザ素子 | |
| JPH11298040A (ja) | 半導体発光素子及びその製造方法 | |
| JP2009094108A (ja) | ＧａＮ系ＬＥＤ素子の製造方法 | |
| JP4439271B2 (ja) | ＩＩＩ族窒化物半導体発光素子用のｐ型電極とその製造方法 | |
| JP2005203765A (ja) | 窒化ガリウム系化合物半導体発光素子およびその負極 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040930 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050317 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050811 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130819 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |