KR20080042648A - 필름 및 이를 이용한 칩 패키징 공정 - Google Patents

필름 및 이를 이용한 칩 패키징 공정 Download PDF

Info

Publication number
KR20080042648A
KR20080042648A KR1020070008871A KR20070008871A KR20080042648A KR 20080042648 A KR20080042648 A KR 20080042648A KR 1020070008871 A KR1020070008871 A KR 1020070008871A KR 20070008871 A KR20070008871 A KR 20070008871A KR 20080042648 A KR20080042648 A KR 20080042648A
Authority
KR
South Korea
Prior art keywords
film
die
resin layer
substrate
arc
Prior art date
Application number
KR1020070008871A
Other languages
English (en)
Other versions
KR100841450B1 (ko
Inventor
웨 밍 텅
쿠오 양 쑨
치아 밍 양
헝 타이 마이
훠 치 리우
Original Assignee
오리엔트 세미컨덕터 일렉트로닉스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오리엔트 세미컨덕터 일렉트로닉스 리미티드 filed Critical 오리엔트 세미컨덕터 일렉트로닉스 리미티드
Publication of KR20080042648A publication Critical patent/KR20080042648A/ko
Application granted granted Critical
Publication of KR100841450B1 publication Critical patent/KR100841450B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

제거 가능한 기판, 수지층 및 복수의 아크형 탄성체를 포함하는 필름이 개시된다. 상기 수지층은 반응고된 수지로, 제1 온도 이상에서 점성을 가진 반 융화상태가 되고, 제 2온도 이하에서 점성이 없는 고체상태이며, 상기 수지층은 상기 기판 위에 접착된다. 상기 아크형 탄성체는 상기 수지층 안에 배치되어 있다. 본 발명은 더 나아가 상기 필름을 사용하는 칩(Chip) 패키징 공정을 제공한다.
필름, 칩 패키징

Description

필름 및 이를 이용한 칩 패키징 공정{A film and chip packaging process using the same}
도 1은 종래기술에 따른 칩 적층 패키징 구조이다.
도 2는 다른 종래 기술에 따른 칩 적층 패키징 구조이다.
도 3a는 본 발명의 제1 실시예에 따른 필름을 나타낸 사시도이다.
도 3b는 본 발명의 제2 실시예에 따른 필름을 나타낸 사시도이다.
도 3c는 본 발명의 제3 실시예에 따른 필름을 나타낸 사시도이다.
도 4는 본 발명의 일 실시예에 따른 필름을 이용한 패키징 공정 순서도이다.
도 5a~5f는 본 발명의 일 실시예에 따른 필름을 이용한 패키징 공정의 단면 사시도이다. 여기서 지지대는 기판이 된다.
도 6a~6f는 본 발명의 일 실시예에 따른 필름을 이용한 패키징 공정의 다른 단면 사시도이다. 여기서 지지대는 다이가 된다.
<도면의 주요부분에 대한 부호의 설명>
10 기판 12 패드(pad)
20 하층 다이(die) 22 비스코스(viscose)
24 Al 패드 26 제1 금속선
30 더미 다이 (dummy die) 40 상층 다이(die)
42 비스코스 44 Al 패드
46 제2 금속선 48 상표면
110 기판 120 제1 다이(die)
130 비전도성 접착제 132 지지용 볼(supporting ball)
140 제 2 다이(die) 3, 3', 3" 필름
32 기판 34 수지층
36 아크형 탄성체 361 작은 치수 구형체
362 큰 치수 구형체 363 타원체
42 웨이퍼 42a 능동면
42b 이면 421 패드
422 제1 다이 44 웨이퍼 지지대
52 지지대 522 소자
524 제1 금속선 526 제2 금속선
60 몰딩 컴파운드 UV 자외선
90 웨이퍼 연마 공구 92 다이싱 블레이드(dicing blade)
94 픽 앤 플레이스(pick and place) 201~207 단계
본 발명은 필름에 관한 것으로, 특히 칩 패키징 공정에 사용되는 필름에 관 한 것이다.
도 1에서 보이듯이, 종래 기술의 칩 적층 패키징 구조에서 상기 패키징 구조는 기판(10), 하층 다이(20), 더미 다이(30) 및 상층 다이(40)를 포함한다. 상기 하층 다이(20)는 비스코스(22)로 상기 기판(10)위에 고정되어 있고, 상기 하층 다이(20)의 상표면의 양측 변에 여러 개의 Al 패드(24)가 설치되어 있으며, 복수의 제1 금속선(26)으로 상기 기판(10)의 복수의 패드(12)와 전기적으로 연결되어 있다. 상기 더미 다이(30)는 비스코스(32)로 상기 하층 다이(20) 위에 고정되어 있으며, 상기 제1 금속선(26)이 필요한 공간, 예를 들어 약 5mils 이상의 높이를 확보하고 있다. 상기 상층 다이(40)는 비스코스(42)로 더미 다이(30) 위에 고정되어 있으며 상기 상층 다이(40)의 상표면(48)에 복수의 Al 패드(44)가 설치되어 있으며, 복수의 제2 금속선(46)이 상기 기판(10)의 상기 복수의 패드(12)에 전기적으로 연결되어 있다. 그래서 두 개의 다이(20, 40)는 상기 기판(10) 위에 적층되어 있다. 그러나, 이러한 패키징 구조의 원가는 비교적 높고, 패키징 공정시간은 비교적 길다. 또한 상기 더미 다이와 상기 비스코스의 팽창계수가 일치하지 않기 때문에, 몰딩처리 후에 상기 더미 다이와 상기 비스코스의 결합면의 구조응력은 증가하게 되고, 이로 인해 다이 균열(die crack)이 발생하고 패키징 수율은 낮아지게 된다. 상기 패키징 수율은 일반적으로 대략 30%에서 40% 사이가 된다.
다른 칩 적층 패키징 구조는, 도 2에서 보이듯이, 상기 패키징 구조는 기판(110), 제1 다이(120), 비전도성 접착제(130), 제2 다이(140) 및 복수개의 지지용 볼(132)을 포함한다. 상기 제1 다이(120)는 마주보는 상표면과 하표면을 갖고 있으며, 상기 하표면은 상기 기판(110) 위에 고정되어 있다. 상기 비전도성 접착제(130)는 상기 제1 다이(120)의 상표면 위에 배치되어 있다. 상기 제2 다이(140)는 서로 마주보는 상표면과 하표면을 갖고 있으며, 상기 하표면은 상기 비전도성 접착제(130)로 상기 제1 다이(120)의 상표면 위에 고정되어 있고, 상기 여러 개의 지지용 볼(132)은 상기 비전도성 접착제(130) 안에 배치되어 있어서, 상기 제2 다이(140)를 지지한다. 비록 이러한 패키징 구조는 비전도성 접착제와 다이 사이의 접합면적을 증가시켜, 몰딩처리 후의 구조응력의 집중을 감소시켜 다이 균열을 방지하고, 복수개의 지지용 볼을 이용하여 금속선이 필요한 공간을 확보하지만, 상기 비전도성 접착제(130)는 다이 접착(die attach)시마다 도포해야 하므로, 패키징 공정 시간이 길어질 뿐 아니라 비전도성 접착제(130)가 액체이므로 매번 도포 시에 접착제 양을 조절하기 어려워서 제2 다이(140)를 접착할 때 기울어지는 현상이 쉽게 일어나게 된다.
이 외에도, 다른 종래 기술의 칩 적층 패키징 공정, 예로써 중화민국 특허 제1240392호의 [같은 치수의 여러 개의 칩 적층 패키징 공정]은 웨이퍼 뒷면에 반응고된 수지를 형성하고 상기 웨이퍼를 절단하여 여러 개의 제1 다이를 만들되, 여기서 반응고된 수지의 제1 다이는 기판이나 혹은 제2 다이의 능동면에 접착되어 있고, 복수 개의 금속선이 전기적으로 상기 제1 다이와 상기 기판을 연결한다; 제1 다이와 제2 다이를 적층하여 접착할 때 두 개의 다이 사이에 상기 반응고된 수지는 열융화되어 상기 금속선을 에워싸서, 하나의 패키징 두께 내에서 여러 개의 같은 크기의 다이를 적층 할 수 있게 한다. 상기 반응고된 수지를 이용하므로, 매번 접 착제 도포가 필요 없어 공정시간은 단축하였지만, 상기 반응고된 수지를 가열한 후 융화상태를 만들기 때문에, 접착 응력이 클 때에는 상기 제1 다이와 상기 기판 혹은 제2 다이 사이의 높이를 유지할 수 없는 문제가 생길 수 있고, 상기 제1 다이가 금속선에 접촉되어 공정수율이 낮아진다.
상기 기술된 원인에 의하면, 실제 상기 칩 적층 패키징 구조를 한 단계 더 발전시켜 상기 서술된 종래기술의 문제점을 해결해야 할 필요가 있다.
본 발명의 목표는 필름과 상기 필름을 이용한 칩 패키징 공정을 제공하는 것으로 필름과 칩 사이의 접촉 면적을 증가시켜 몰딩처리 이후 응력집중을 감소시키므로, 다이 균열을 방지하는 효과를 갖는다.
본 발명의 다른 목표는 필름과 상기 필름을 이용한 칩 패키징 공정을 제공하는 것으로 필름 중에 배치된 복수의 아크형 탄성체로 인해 다이를 지지함으로써 금속선과 소자가 필요한 공간을 확보한다.
본 발명의 또 다른 목표는 필름과 상기 필름을 이용한 칩 패키징 공정을 제공하는 것으로 웨이퍼 위에 접착되어 있는 필름으로 인해, 매번 접착제 도포를 할 필요가 없고 이로써 공정시간을 단축한다.
본 발명의 또 다른 목표는 필름과 상기 필름을 이용한 칩 패키징 공정을 제공하는 것으로 필름이 고정된 체적과 높이가 있으므로 접착시에 높이 조절이 어려운 문제를 해결할 수 있고, 이로써 공정 수율을 높인다.
상기 기술된 목표를 이루기 위해, 본 발명의 필름은 제거 가능한 기판, 수지층 및 복수의 아크형 탄성체를 포함한다. 상기 수지층은 반응고된 수지로, 제1 온도이상에서 점성이 있는 반 융화상태가 되고, 제2 온도 이하에서 점성이 없는 고체상태이며, 상기 수지층은 상기 기판상에 붙여 있다; 상기 아크형 탄성체는 상기 수지층 안에 배치되어 있다.
본 발명은 또한 칩 패키징 공정을 제공하는데, 칩 접착재료로 필름을 사용하되, 상기 필름은 반응고된 수지층으로 인해 기판과 결합되어 형성되며, 상기 수지층 안에는 복수의 아크형 탄성체가 배치되어 있고, 상기 칩 패키징 공정은 아래와 같은 단계를 포함한다: 능동면과 이면을 갖는 반도체 웨이퍼를 제공하되, 능동면의 내부에 복수 개의 패드가 형성되는 단계; 상기 웨이퍼 이면에 상기 필름을 형성하는 단계; 상기 웨이퍼를 절단하여 복수의 다이를 형성하되, 이 중에서 상기 다이의 이면에 상기 필름이 접착되는 단계; 상기 다이 중 하나인 제1 다이 이면의 필름 기판을 제거하는 단계; 상기 제1 다이 이면의 수지층을 지지대 상에 접착하는 단계; 및 이로써 상기 아크형 탄성체로 인해 상기 제1 다이와 상기 지지대 사이의 공간이 확보되는 단계.
도 3a은 본 발명의 제1 실시예에 따른 필름(3)을 나타내는데, 제거 가능한 기판(32), 수지층(34) 및 상기 수지층(34) 안에 배치되어 있는 여러 개의 아크형 탄성체(36)를 포함하고 있다. 상기 필름(3)은 반도체 칩 패키징 공정에 사용되는 것으로 칩 접착재료가 된다. 상기 기판(32)의 실시예는 BT기판(BT substrate) 혹은 테이프(tape)이며; BT기판일 때는 에폭시(epoxy)를 이용하여 수지층(34)과 결합하고; 테이프일 경우, UV 테이프 혹은 블루 테이프(blue tape)가 되며 가요성을 갖고 있다. 상기 기판(32) 위에 상기 아크형 탄성체(36)의 수지층(34)이 결합되어 섞여 있다. 칩 패키징 공정에 적합한 사용을 위하여 상기 기판(32)은 적어도 섭씨 85도의 고온을 견딜 수 있어야 한다.
상기 수지층(34)의 일 실시예는 반응고된 수지로, 예를 들면 에폭시 수지(epoxy resin)와 페놀 수지(phenol resin)를 혼합하여 만든 수지는, 상온[예를 들면 섭씨 45도 이하]에서는 고체로 점성이 없고, 고온[예를 들면 섭씨 85도 이상]에서는 반 융화가 되고, 점성을 갖는다; 상기 아크형 탄성체(360)는 내열재로 만들어지는데(예를 들면 고무로), 두 가지의 다른 직경을 가진 구형체를 포함하고 있다. 작은 치수 구형체(361)와 큰 치수 구형체(362)로 구분이 되며, 상기 작은 치수 구형체(361)는 상기 큰 치수 구형체(362)의 간격에 사용되며, 그 개수는 전체 아크형 탄성체 개수의 20%보다 작은 것이 바람직하다; 상기 큰 치수 구형체(362)는 반도체 칩 패키징 공정 중에 사용되며, 금속선 혹은 수동소자의 높이의 한계를 정한다. 그래서 그 직경은 적어도 3에서 8mils[1mil=25.4 micro meter]가 바람직하다. 본 실시예에서, 상기 수지층(34)의 두께는 상기 큰 치수 구형체(362)의 직경보다 크다. 그래서 4 내지 10(micro meter)보다 큰 것이 바람직하며, 상기 수지층(34)이 가열되어 반 융화될 때, 상기 아크형 탄성체(36)는 상기 수지층(34)에서 다시 새롭게 균등하게 배열된다. 상기 수지층(34)과 상기 아크형 탄성체(36)는 비전도성 재질로 제조되는 것이 바람직하다.
도 3b에서 본 발명 제2 실시예에 따른 필름(3')을 나타내었는데, 제1 실시예의 동일한 소자는 동일한 부호로 표시하였다. 본 실시예와 제1 실시예의 다른 점은 상기 아크형 탄성체(36)는 작은 치수 구형체(361)와 큰 치수 구형체(362)외에 여러 개의 타원체(363)를 포함하고 있는 것으로, 그 장축은 상기 큰 치수 구형체(362)의 직경과 같은 것이 바람직하며, 하기에 자세히 설명할 것이다. 상기 수지층(34)의 두께는 큰 치수 구형체(362)의 직경보다 반드시 커야 하는데, 4 내지 10(micro meter)보다 큰 것이 바람직하다. 본 실시예에서 이들은 상기 아크형 탄성체(36)와 동일한 내열재로 만들어지는데, 예를 들면 고무이고, 상기 수지층(34)과 상기 아크형 탄성체(36)는 동일한 계통의 비전도성 재질로 만들어진다.
도 3c에서 본 발명의 제3 실시예에 따른 필름(3")을 나타내었는데, 제1 실시예와 동일한 소자를 같은 부호로 표시하였다. 본 실시예와 제1 실시예 및 제2 실시예의 다른 점은 상기 아크형 탄성체(36)는 동일한 크기의 구형체[예로써 제1 실시예와 제2 실시예의 큰 치수 구형체(362)]로서, 칩 패키징 공정 중에 사용되며, 금속선 혹은 수동 소자의 높이의 한계를 정하며, 그 직경은 적어도 3에서 8mils이다. 본 실시예에서, 상기 수지층(34)의 두께는 상기 아크형 탄성체(36)의 직경보다 반드시 커야 하며, 4 내지 10(micro meter)보다 큰 것이 바람직하다. 본 실시예의 상기 아크형 탄성체(36)는 내열재로 만드는 것이 바람직하며(예로써 고무), 상기 수지층(34)과 상기 아크형 탄성체(36)는 비전도성 재질로 만든다.
도 4, 도 5a 내지 도 5f, 도 6a 내지 6b에서, 본 발명의 실시예에 따른 필름(3,3',3")을 칩 패키징 공정에 이용한 순서도와 사시도를 보여 주는데, 여기서 본 발명의 실시예에 따른 필름(3,3',3") 은 칩 접착 재료로 사용되며, 상기 칩 패키징 공정은 다음과 같은 단계를 포함한다: 반도체 웨이퍼를 제공하는데, 능동면과 이면을 가지고, 능동면 위에 여러 개의 패드가 형성되고[단계 201]; 필름을 상기 웨이퍼 이면에 형성하고[단계202];상기 웨이퍼를 절단하여, 여러 개의 다이를 만들고 이 중에서 다이의 이면에 상기 필름을 접착하고[단계203]; 상기 다이 중에서 제1 다이 이면의 필름 기판을 제거하고[단계204]; 상기 제1 다이 이면의 수지층은 지지대 상에 설치하고[단계205], 이로써 상기 아크형 탄성체로 인해 상기 제1 다이와 상기 지지대 사이에 공간이 생기고; 상기 다이와 지지대를 전기적으로 연결하며[단계206]; 몰딩 컴파운드로 밀봉한다[단계207]. 이외에 하기 도면에 대한 설명 중에 동일한 소자는 동일한 부호로 표시하였다.
도 4와 도 5a에서 본 발명의 칩 패키징 공정을 나타내었는데, 제1 단계는 반도체 웨이퍼(42)를 제공하는데, 능동면(42a)과 이면(42b)을 갖고, 상기 능동면(42a) 위에 여러 개의 패드(421)가 있다[단계201]. 상기 웨이퍼(42)의 능동면(42a)은 웨이퍼 지지대(44) 상에 놓고, 웨이퍼 연마 공구(90)로 상기 웨이퍼(42)의 이면(42b)을 연마하여, 상기 웨이퍼의 두께를 정해진 두께로 연마하는데, 이 두께는 보통 1mil 이상이다.
도 4와 도 5b에서 상기 웨이퍼(42)를 상기 서술된 정해진 두께로 연마한 후 본 발명 실시예의 상기 필름(3')을 상기 웨이퍼(42) 이면에 접착한다[단계202]. 주의할 것은, 도 5a 내지 도 5f의 설명 중에서, 본 발명의 제2 실시예의 상기 필름(3')으로 설명하고, 본 발명의 기타 실시예의 필름(3,3")을 이용하는 패키징 공 정에 대해서는 본문 중에서 더 이상 자세한 설명을 하지 않는다. 상기에 서술된 바와 같이, 상기 필름(3')이 상온[섭씨 45도이하]에서 고체가 되므로 큐어링 오븐(curing oven)에 놓고 가열하여 고온[섭씨 85도 이상]에 다다를 때에야 융화되고 점성이 있게 되므로, 상기 필름(3')을 상기 웨이퍼(42) 위에 접착하고자 하면, 먼저 가열처리를 거쳐야 한다. 그러나 상기 필름(3')의 과도한 반응을 방지하기 위해서 이 가열공정에서는 단시간의 열을 가하고, 이 시간은 상기 필름(3')이 반 융화가 나타나고 점성이 생겨서 상기 웨이퍼(42)에 접착되는 시간에서 구하게 된다(예로써 2초).
도 4 와 도 5c에서 다이싱 블레이드(dicing blade)(92)로 상기 웨이퍼(42)를 절단하고 이로써 여러 개의 다이를 만들고, 여기서 하나의 다이를 제1 다이(422)라고 하면 상기 다이[상기 제1 다이(422)를 포함하여]의 이면을 모두 상기 필름(3')에 접착하고, 다이의 모든 능동면에는 여러 개의 패드(421)가 있다[단계 203]. 여기서 상기 다이의 실시예는 DRAM(dynamic random access memory), SRAM(static random access memory), 플래쉬(Flash) 메모리, DDR(double data rate) 혹은 램버스(Rambus) 메모리 등의 메모리 칩, CPU, 로직 칩 또는 RF칩 등이다.
도 4와 도 5d에서 상기 제1 다이(422)는 지지대 앞에 놓고, 상기 필름(3')의 기판(32)을 먼저 제거한다[단계 204]; 만일 상기기판(32)이 UV 테이프라면 상기 기판(32)에 자외선을 비춘 후 제거하고, 만일 상기 기판(32)이 블루 테이프(blue tape)혹은 BT 기판이라면 직접 제거할 수 있다. 이어서 픽 앤 플레이스(pick and place) 장비(94)를 이용하여 자동적으로 상기 제1 다이 (422)를 정해 놓은 지지 대(52)에 놓는다.
도 5e에서 보이듯이 상기 제1 다이(422)를 상기 필름(3')을 경유하여 지지대(52) 상에 놓는데[단계 205], 본 발명의 각 실시예에서, 상기 지지대(52)는 기판, 리드 프레임(lead frame) 또는 다이(제2 다이)가 되며, 제1 다이(422) 이면의 수지층(34)을 상기 지지대(52) 상에 놓고자 하면, 단시간의 고온 가열, 예를 들면 섭씨 85도 이상으로 2초 동안 가열하여 상기 제1 다이(422)를 상기 지지대(52) 상에 접착한다. 상기 지지대(52)가 하나의 기판이면, 본 발명의 제2 실시예에 따른 필름(3')을 상기 제1 다이(422)의 접착재료로 사용하는 것이 바람직하고, 상기 아크형 탄성체는 여러 개의 작은 치수 구형체(361), 큰 치수 구형체(362)와 타원체(363)을 포함하고 있으며, 상기 큰 치수 구형체(362)와 타원체(363)는 상기 작은 치수 구형체(361)로 간격을 만들고, 수지층(34)을 상기 지지대(52) 상에 접착할 때, 상기 수지층(34)이 가열로 반 융화상태가 되었으므로, 상기 큰 치수 구형체(362)와 타원체(363)는 자유롭게 이동하여 상기 지지대(52) 상의 소자(522), 예를 들면 수동 소자를 쉽게 피할 수 있고, 상기 큰 치수 구형체(362)로 인해 상기 소자(522)가 필요한 높이의 한계를 정할 수 있으며, 만일 상기 타원체(363)가 상기 소자(522)의 윗부분에 있다면, 상기 타원체(363)의 표면이 아크형을 이루기 때문에, 도 5e에 보이듯이, 회전방향으로 인하여, 상기 제1 다이(422)는 수평적으로 상기 지지대(52) 상에 놓이게 된다. 그래서 다이 접착시 과다한 응력이 있을지라도, 상기 큰 치수 구형체(362)를 경유하며 접착의 평탄성을 유지할 수 있다. 이어서 여러 개의 금속선(524)을 이용하여 상기 제1 다이(422)의 패드(421)와 상기 지지 대(52)를 전기적으로 연결한다[단계206].
도 5f를 보면, 마지막으로 몰딩 컴파운드(60)를 사용하여 상기 제1 다이(422)와 상기 제1 금속선(524)을 밀봉하고, 큐어링 오븐(미도시)에서 비교적 장시간 가열(예를 들어 섭씨 85도 이상에서 120초 동안)하여, 상기 지지대(52)에 접착해야 하는 수지층(34)이 이러한 단계를 통해 완전 반응을 하면, 상기 지지대(52)와 수지층(34)은 완전 접착이 되고, 본 발명의 칩 패키징 공정이 완성된다[단계 207].
도 6a를 보면, 상기 지지대(52)가 하나의 다이(제2 다이)라면, 일반적으로 상기 제2 다이 위에 여러 개의 제2 금속선(526)을 설치하는데, 기판이나 리드 프레임 위에 설치한다. 이 때 본 발명의 제1 실시예에 따른 필름(3)을 상기 제1 다이(422)의 접착재료로 사용하고, 상기 아크형 탄성체는 여러 개의 작은 치수 구형체(361)와 큰 치수 구형체(362)를 포함하고 있고, 상기 큰 치수 구형체(362)는 상기 작은 치수 구형체(361)로 인해 간격이 생기고, 수지층(34)을 상기 지지대(52) 상에 접착하려 할 때, 상기 수지층(34)은 가열 반융화 상태가 되었기 때문에, 상기 큰 치수 구형체(362)는 자유롭게 이동하여 상기 지지대(52) 상에 있는 제2 금속선(526)을 쉽게 피할 수 있고, 상기 큰 치수 구형체(362)로 인해 상기 제2 금속선(526)이 필요한 높이를 확보할 수 있다. 그래서 접착시 응력이 커지더라도, 상기 큰 치수 구형체(362)를 통과하며 접착시의 평탄성을 유지할 수 있게 된다. 이어서 여러 개의 제1 금속선(524)을 이용하여 상기 제1 다이(422)의 패드(421)와 상기 기판 혹은 리드 프레임을 전기적으로 연결한다[단계 206]. 이외에, 상기 지지대(52) 가 하나의 다이라면, 본 발명의 제2 실시예에 따른 필름(3')과 제3 실시예에 따른 필름(3")을 제1 다이(422)의 접착재료로 사용할 수 있다.
도 6b를 보면, 마지막으로 몰딩 컴파운드(60)로 상기 제1 다이(422), 제1 금속선(524), 지지대(52), 제2 금속선(526)을 밀봉하고, 큐어링 오븐(미도시)에서 비교적 장시간 가열(예로써 섭씨 85도 이상에서 120초)하고, 상기 지지대(52)에 접착해야 하는 수지층(34)이 이러한 단계를 거쳐 완전반응이 되면. 상기 지지대(52)와 수지층(34)은 완전 접착이 되고, 본 발명 칩 패키징 공정은 완성된다[단계 207].
상기 서술된 바와 같이, 도 1에서 보여진 종래 기술의 칩 적층 패키징 구조는 다이 균열과 긴 공정시간의 문제가 있다, 그리고 도 2에 보여진 구조는 접착제 양을 조절하기 어려워, 칩 접착시에 기울어지는 현상이 나타날 수 있다. 도 1과 도 2의 종래기술에 따른 칩 적층 패키징 구조와 비교할 때, 본 발명의 각 실시예에 따른 필름(예로써 도 3a 내지 3c에서 나타냄)은 상기 필름에 배치된 아크형 탄성체로 인해 다이를 지지하여, 금속선 혹은 소자가 필요한 공간을 확보하며, 패키징 공정시간을 단축할 수 있다.
본 발명은 이미 상기 실시예에서 설명하였지만, 본 발명을 한정하여 사용하지 않고, 해당 기술분야의 기술자가 본 발명의 사상과 영역을 벗어나지 않는 한 다양하게 변경 및 수정할 수 있으며, 본 발명의 보호범위는 첨부된 특허청구에 기재된 범위에 한한다.
상술한 본 발명의 실시예에 따르면, 필름과 칩 사이의 접촉 면적이 증가되어 몰딩처리 이후 응력집중이 감소하고, 다이 균열이 방지되며, 필름 중에 배치된 복수의 아크형 탄성체로 인해 다이를 지지함으로써 금속선과 소자가 필요한 공간을 확보할 수 있다.
또한, 웨이퍼 위에 접착되어 있는 필름으로 인해, 매번 접착제 도포를 할 필요가 없고 이로써 공정시간을 단축하며, 필름이 고정된 체적과 높이가 있으므로 접착시에 높이 조절이 어려운 문제를 해결할 수 있고, 이로써 공정 수율을 높일 수 있다.

Claims (37)

  1. 제거 가능한 기판;
    상기 기판상에 접착되는 수지층으로서, 상기 수지층은 반응고된 수지로, 제1 온도 이상에서 점성을 가진 반 융화상태가 되며, 제2 온도 이하에서는 점성이 없는 고체가 되는 수지층; 및
    상기 수지층에 배치된 복수의 아크형 탄성체를 포함하는 필름.
  2. 제1항에 있어서,
    상기 기판은 BT 기판인 것을 특징으로 하는 필름.
  3. 제1항에 있어서,
    상기 기판은 가요성을 가진 것을 특징으로 하는 필름.
  4. 제3항에 있어서,
    상기 기판은 UV 테이프 혹은 블루 테이프(blue tape)인 것을 특징으로 하는 필름.
  5. 제1항에 있어서,
    상기 제1 온도는 섭씨 85도인 것을 특징으로 하는 필름.
  6. 제1항에 있어서,
    상기 제2 온도는 섭씨 45도인 것을 특징으로 하는 필름.
  7. 제1항에 있어서,
    상기 아크형 탄성체는 두 개의 다른 직경을 가진 구형체를 포함하고, 각각 큰 치수 구형체와 작은 치수 구형체로 구분되는 것을 특징으로 하는 필름.
  8. 제7항에 있어서,
    상기 작은 치수 구형체는 상기 큰 치수 구형체의 간격에 사용되는 것을 특징으로 하는 필름.
  9. 제7항에 있어서,
    상기 수지층은 소정의 두께를 정의하는데, 상기 수지층의 두께는 상기 큰 치수 구형체의 직경보다 큰 것을 특징으로 하는 필름.
  10. 제9항에 있어서,
    상기 수지층의 두께는 상기 큰 치수 구형체의 직경 4 내지 10(micro meter)보다 큰 것을 특징으로 하는 필름.
  11. 제7항에 있어서,
    상기 작은 치수 구형체의 개수는 전체 아크형 탄성체 개수의 20%보다 작은 것을 특징으로 하는 필름.
  12. 제1항에 있어서,
    상기 아크형 탄성체는 두 개의 직경이 다른 구형체와 여러 개의 타원체를 포함하고, 상기 직경이 다른 구형체는 큰 치수 구형체와 작은 치수 구형체로 구분되는 것을 특징으로 하는 필름.
  13. 제12항에 있어서,
    상기 타원체의 장축의 길이는 상기 큰 치수 구형체의 직경보다 큰 것을 특징으로 하는 필름.
  14. 제13항에 있어서,
    상기 수지층은 소정의 두께를 정의하는데, 상기 수지층의 두께는 상기 큰 치수 구형체의 직경보다 큰 것을 특징으로 하는 필름.
  15. 제14항에 있어서,
    상기 수지층의 두께는 상기 큰 치수 구형체의 직경 4 내지 10(micro meter)보다 큰 것을 특징으로 하는 필름.
  16. 제12항에 있어서,
    상기 작은 치수 구형체는 상기 큰 치수 구형체와 상기 타원체의 간격에 사용되는 것을 특징으로 하는 필름.
  17. 제12항에 있어서,
    상기 작은 치수 구형체의 개수는 전체 아크형 탄성체 개수의 20%보다 작은 것을 특징으로 하는 필름.
  18. 제1항에 있어서,
    상기 아크형 탄성체는 내열재로 제조되는 것을 특징으로 하는 필름.
  19. 제18항에 있어서,
    상기 아크형 탄성체는 고무재질인 것을 특징으로 하는 필름.
  20. 제1항에 있어서,
    상기 아크형 탄성체와 수지층은 비전도성 재질인 것을 특징으로 하는 필름.
  21. 제1항에 있어서,
    상기 기판은 적어도 섭씨 85도를 견딜 수 있는 것을 특징으로 하는 필름.
  22. 제1항에 있어서,
    상기 아크형 탄성체는 구형체와 동일한 치수를 가진 것을 특징으로 하는 필름.
  23. 제22항에 있어서,
    상기 수지층은 소정의 두께를 정의하는데, 상기 수지층의 두께는 상기 구형체의 직경 4 내지 10(micro meter)보다 큰 것을 특징으로 하는 필름.
  24. 필름을 칩 접착재료로 사용하되, 상기 필름은 수지층과 기판이 결합하여 이루어진 것으로, 상기 수지층은 반응고된 수지로, 제1 온도 이상에서 점성을 가진 반 융화상태가 되고, 제2 온도 이하에서는 점성이 없는 고체가 되며, 상기 수지층에 복수의 아크형 탄성체를 배치한 칩 패키징 공정으로서,
    능동면과 이면을 갖는 반도체 웨이퍼를 제공하되, 상기 능동면의 내부에 복수 개의 패드가 형성되는 단계;
    상기 웨이퍼 이면에 상기 필름을 형성하는 단계;
    상기 웨이퍼를 절단하여 복수의 다이로 만들되, 상기 다이의 이면에는 상기 필름이 접착되는 단계;
    상기 다이 중 하나인 제1 다이 이면의 필름 기판을 제거하는 단계;
    상기 제1 다이 이면의 수지층을 지지대 상에 접착하는 단계; 및
    이로써 상기 아크형 탄성체로 인해 상기 제1 다이와 상기 지지대 사이에 공간을 형성하게 되는 단계를 포함하는 칩 패키징 공정.
  25. 제24항에 있어서,
    반도체 웨이퍼를 제공하는 단계에서 상기 반도체 웨이퍼는 미리 일정한 두께로 연마한 것을 특징으로 하는 칩 패키징 공정.
  26. 제24항에 있어서,
    상기 다이 이면의 필름 기판을 제거하는 단계에서, 만일 상기 필름이 UV 테이프이면 상기 기판을 제거하기 전에 자외선을 상기 기판에 비추는 단계를 더 포함하는 것을 특징으로 하는 칩 패키징 공정.
  27. 제24항에 있어서,
    상기 웨이퍼 이면에 상기 필름을 형성하는 단계에서, 상기 필름을 제1 온도 이상으로 가열하여 상기 필름이 상기 웨이퍼 이면에 접착하도록 하는 단계를 더 포함하는 것을 특징으로 하는 칩 패키징 공정.
  28. 제24항에 있어서,
    상기 지지대는 기판, 리드 프레임 또는 제2 다이인 것을 특징으로 하는 칩 패키징 공정.
  29. 제24항에 있어서,
    상기 제1 다이를 지지대에 접착하기 전에, 상기 필름을 제1 온도 이상으로 가열하는 단계를 더 포함하는 것을 특징으로 하는 칩 패키징 공정.
  30. 제27항 또는 제29항에 있어서,
    상기 제1 온도는 섭씨 85도인 것을 특징으로 하는 칩 패키징 공정.
  31. 제29항에 있어서,
    상기 가열시간을 2초로 하는 것을 특징으로 하는 칩 패키징 공정.
  32. 제24항에 있어서,
    상기 아크형 탄성체는 두 개의 직경이 다른 구형체를 포함하고, 큰 치수 구형체와 작은 치수 구형체로 구분되는 것을 특징으로 하는 칩 패키징 공정.
  33. 제32항에 있어서,
    상기 제1 다이 이면의 수지층을 지지대 상에 접착하는 단계에서, 상기 지지대는 제2 다이이며, 상기 제2 다이 위에 복수의 제2 패드와 제2 금속선이 설치되어 있고, 상기 큰 치수 구형체는 미리 설정된 직경을 가지고, 상기 제2 금속선이 필요한 공간을 확보하는 것을 특징으로 하는 칩 패키징 공정.
  34. 제33항에 있어서,
    복수의 제1 금속선으로 상기 제1 다이와 상기 기판을 전기적으로 연결하는 단계; 및
    몰딩 컴파운드로 상기 제1 다이, 제1 금속선, 제2 다이와 제2 금속선을 밀봉하는 단계를 더 포함하는 칩 패키징 공정.
  35. 제24항에 있어서,
    상기 아크형 탄성체는 두 개의 직경이 다른 구형체와 복수의 타원체를 포함하되, 상기 직경이 다른 구형체는 각각 큰 치수 구형체와 작은 치수 구형체로 구분되고, 상기 타원체의 장축의 길이는 상기 큰 치수 구형체의 직경보다 큰 것을 특징으로 하는 칩 패키징 공정.
  36. 제35항에 있어서,
    상기 제1 다이 이면의 수지층을 지지대 상에 접착하는 단계에서, 상기 지지대는 기판이며 상기 기판 위에 여러 개의 수동 소자를 설치하고, 상기 큰 치수 구형체는 미리 설정된 직경을 가지고, 수동 소자가 필요한 공간을 확보하는 것을 특징으로 하는 칩 패키징 공정.
  37. 제36항에 있어서,
    복수의 제1 금속선으로 상기 다이와 상기 기판을 전기적 연결하는 단계; 및
    몰딩 컴파운드로 상기 제1 다이와 상기 제1 금속선을 밀봉하는 단계를 더 포함하는 칩 패키징 공정.
KR1020070008871A 2006-11-09 2007-01-29 필름 및 이를 이용한 칩 패키징 공정 KR100841450B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW095141502A TWI314775B (en) 2006-11-09 2006-11-09 A film and chip packaging process using the same
TW095141502 2006-11-09

Publications (2)

Publication Number Publication Date
KR20080042648A true KR20080042648A (ko) 2008-05-15
KR100841450B1 KR100841450B1 (ko) 2008-06-25

Family

ID=39369687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070008871A KR100841450B1 (ko) 2006-11-09 2007-01-29 필름 및 이를 이용한 칩 패키징 공정

Country Status (4)

Country Link
US (1) US20080113472A1 (ko)
JP (1) JP2008124472A (ko)
KR (1) KR100841450B1 (ko)
TW (1) TWI314775B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI341576B (en) * 2007-01-24 2011-05-01 Chipmos Technologies Inc Chip package reducing wiring layers on substrate and its carrier
JP5838881B2 (ja) * 2012-03-27 2016-01-06 富士通株式会社 光射出部材の実装方法及び実装装置
CN111987066B (zh) * 2020-08-25 2022-08-12 维沃移动通信有限公司 芯片封装模组及电子设备
CN115050653B (zh) * 2022-08-16 2022-12-30 宁波芯健半导体有限公司 Soi芯片的晶圆级封装方法、系统及存储介质

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3800192A (en) * 1970-08-11 1974-03-26 O Schaerli Semiconductor circuit element with pressure contact means
US5232962A (en) * 1991-10-09 1993-08-03 Quantum Materials, Inc. Adhesive bonding composition with bond line limiting spacer system
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
US5323060A (en) * 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
MY118036A (en) * 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
KR19990033105A (ko) * 1997-10-23 1999-05-15 윤종용 반도체 패키지용 접착 테이프
JP3325000B2 (ja) * 1999-05-28 2002-09-17 ソニーケミカル株式会社 半導体素子の実装方法
JP3578110B2 (ja) * 2000-06-15 2004-10-20 セイコーエプソン株式会社 電気光学装置および電子機器
TW445610B (en) * 2000-06-16 2001-07-11 Siliconware Precision Industries Co Ltd Stacked-die packaging structure
US6333562B1 (en) * 2000-07-13 2001-12-25 Advanced Semiconductor Engineering, Inc. Multichip module having stacked chip arrangement
JP2002157959A (ja) * 2000-09-08 2002-05-31 Canon Inc スペーサの製造法およびこのスペーサを用いた画像形成装置の製造方法
JP4651799B2 (ja) * 2000-10-18 2011-03-16 日東電工株式会社 エネルギー線硬化型熱剥離性粘着シート、及びこれを用いた切断片の製造方法
TW459363B (en) * 2000-11-22 2001-10-11 Kingpak Tech Inc Integrated circuit stacking structure and the manufacturing method thereof
US20020098620A1 (en) * 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
US7074481B2 (en) * 2001-09-17 2006-07-11 Dow Corning Corporation Adhesives for semiconductor applications efficient processes for producing such devices and the devices per se produced by the efficient processes
US6847105B2 (en) * 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
US20030160311A1 (en) * 2002-02-28 2003-08-28 Aminuddin Ismail Stacked die semiconductor device
KR20030075860A (ko) * 2002-03-21 2003-09-26 삼성전자주식회사 반도체 칩 적층 구조 및 적층 방법
JP3925389B2 (ja) * 2002-10-25 2007-06-06 松下電器産業株式会社 半導体装置組立用の樹脂接着材
JP3729266B2 (ja) * 2003-02-24 2005-12-21 セイコーエプソン株式会社 半導体装置の製造方法
JP2005012048A (ja) * 2003-06-20 2005-01-13 Shin Etsu Chem Co Ltd 半導体素子積層用接着基板及びその製造方法、並びに半導体デバイス
JP2006237483A (ja) * 2005-02-28 2006-09-07 Sumitomo Bakelite Co Ltd ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法及び半導体装置。
JP4976284B2 (ja) * 2005-03-30 2012-07-18 新日鐵化学株式会社 半導体装置の製造方法及び半導体装置
JP2007134390A (ja) * 2005-11-08 2007-05-31 Disco Abrasive Syst Ltd ウエーハの加工方法

Also Published As

Publication number Publication date
TW200822304A (en) 2008-05-16
JP2008124472A (ja) 2008-05-29
KR100841450B1 (ko) 2008-06-25
US20080113472A1 (en) 2008-05-15
TWI314775B (en) 2009-09-11

Similar Documents

Publication Publication Date Title
TWI634628B (zh) 具有支撐構件之堆疊式半導體晶粒組件及相關之系統及方法
AU2003253425C1 (en) Semiconductor device and method of manufacturing the same
TWI389221B (zh) 使用多孔載體之晶粒封裝方法
KR100517075B1 (ko) 반도체 소자 제조 방법
CN102061136B (zh) 树脂密封用粘合带及树脂密封型半导体装置的制造方法
EP1783828A1 (en) Semiconductor sealing resin sheet and semiconductor device manufacturing method using the same
TWI757587B (zh) 半導體裝置
TW201532216A (zh) 封裝結構及其形成方法
JP2004186700A (ja) 半導体チップの順応性インターフェース
JP2006190975A (ja) ウェハレベルパッケージの封止材充填構造、及びその方法
KR100841450B1 (ko) 필름 및 이를 이용한 칩 패키징 공정
US20120171875A1 (en) Reconstituted wafer warpage adjustment
TW201232676A (en) Injection molding system and method of chip package
US9669567B2 (en) Manufacturing method of molded article
CN100576518C (zh) 一种胶膜及使用该胶膜的芯片封装制程
TW200531241A (en) Manufacturing process and structure for a flip-chip package
TW200423337A (en) Chip package structure
JPH11148068A (ja) 異方性応力緩衝体及びそれを用いた半導体装置
TW201841272A (zh) 安裝裝置以及安裝系統
JP2008270821A (ja) リリース層を有するスタック構造体とその同じものを形成するための方法
US20080067669A1 (en) Systems, devices and methods for controlling thermal interface thickness in a semiconductor die package
TW200409315A (en) Semiconductor package with stilts for supporting dice
TWI321349B (en) Multi-chip stack package
TW200527690A (en) Optical semiconductor package and method for manufacturing the same
TW201824404A (zh) 一種無基板半導體封裝製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190403

Year of fee payment: 12