KR20080029313A - 반도체 소자의 스토리지노드콘택 형성 방법 - Google Patents
반도체 소자의 스토리지노드콘택 형성 방법 Download PDFInfo
- Publication number
- KR20080029313A KR20080029313A KR1020060095196A KR20060095196A KR20080029313A KR 20080029313 A KR20080029313 A KR 20080029313A KR 1020060095196 A KR1020060095196 A KR 1020060095196A KR 20060095196 A KR20060095196 A KR 20060095196A KR 20080029313 A KR20080029313 A KR 20080029313A
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- node contact
- forming
- insulating layer
- bit line
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 125000006850 spacer group Chemical group 0.000 claims abstract description 26
- 150000004767 nitrides Chemical class 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 9
- 239000010937 tungsten Substances 0.000 claims abstract description 9
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 11
- VZPPHXVFMVZRTE-UHFFFAOYSA-N [Kr]F Chemical compound [Kr]F VZPPHXVFMVZRTE-UHFFFAOYSA-N 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- -1 nitride nitride Chemical class 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 101100251965 Arabidopsis thaliana RLP51 gene Proteins 0.000 description 1
- 101100203507 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SNC2 gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 라인타입의 스토리지노드콘택홀 식각시 비트라인하드마스크의 식각 손실을 방지하면서 자기정렬콘택 마진을 확보하는데 적합한 반도체 소자의 스토리지노드콘택 형성 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자의 스토리지노드콘택 형성 방법은 랜딩플러그가 형성된 기판 상부에 제1절연막을 형성하는 단계; 상기 제1절연막 상에 비트라인텅스텐과 비트라인하드마스크가 적층된 비트라인을 형성하는 단계; 상기 제1절연막 상에 서로 이웃하는 상기 비트라인을 절연시키는 제2절연막을 형성하는 단계; 상기 제2절연막을 부분 식각하여 상기 비트라인텅스텐이 드러나지 않는 제1오픈부를 형성하는 단계; 상기 제1오픈부의 너비를 확장시키는 단계; 잔류하는 상기 제2절연막과 상기 제1절연막을 차례로 식각하여 상기 랜딩플러그 표면을 오픈하는 제2오픈부를 형성하는 단계; 상기 제1오픈부와 상기 제2오픈부로 이루어진 스토리지노드콘택홀의 측벽에 산화막과 질화막의 순서로 적층된 스페이서를 형성하는 단계; 및 상기 스토리지노드콘택홀에 도전 물질을 매립하여 스토리지노드콘택을 형성하는 단계를 포함하며, 이에 따라 본 발명은 라인타입의 스토리지노드콘택홀을 형성하므로 불화크립톤을 노광원으로 사용하여 종래의 불화아르곤을 노광원으로 사용한 제2스토리지노드콘택 형성 단계를 감소시킬 수 있으며, 제2스토리지노드콘택 형성 단계를 생략하므로서, 전체 공정 스텝의 감소로 소자의 제조 비용을 절감할 수 있는 효과를 얻을 수 있다.
라인타입, 홀타입, 스토리지노드콘택플러그(SNC), 불화아르곤(ArF), 불화크립톤(KrF), 자기정렬콘택 마진(SAC margin)
Description
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 스토리지노드콘택 형성 방법을 도시한 단면도.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 반도체 소자의 스토리지노드콘택 형성 방법을 도시한 단면도.
도 3은 본 발명의 스토리지노드콘택홀/스토리지노드콘택플러그의 자기정렬콘택을 나타낸 도면.
도 4는 본 발명의 실시예를 나타낸 TEM 사진.
* 도면의 주요 부분에 대한 부호의 설명
31 : 기판 32 : 게이트절연막
33 : 게이트전도막 34 : 게이트하드마스크
35 : 게이트스페이서 36 : 제1절연막
37 : 랜딩플러그 38 : 제2절연막
39 : 비트라인텅스텐 40 : 비트라인하드마스크
41 : 비트라인스페이서 42 : 제3절연막
43 : 하드마스크 44 : 오픈부
45 : 스토리지노드콘택홀 46 : 스페이서용 산화막
47 : 스페이서용 질화막 48 : 스토리지노드콘택플러그
본 발명은 반도체 제조 기술에 관한 것으로, 특히 라인타입 자기정렬콘택식각(Line type Self Aligned Contact etch)을 이용한 스토리지노드콘택 형성 방법에 관한 것이다.
반도체 소자가 고집적화되면서 80㎚ 기술 이하급의 스토리지노드콘택플러그의 경우 불화아르곤(ArF) 포토레지스트를 이용한 홀타입(hole type)으로 콘택을 형성하고 있다.
그러나, 홀타입으로 스토리지노드콘택(SNC1)을 형성하면, 홀타입의 스토리지노드콘택홀에 스토리지노드콘택플러그를 매립하므로 스토리지노드콘택의 탑 부분의 오픈 면적이 작아서 후속 스토리지노드와의 오버레이 마진(overlay margin)이 부족하게 되어 중간에 패드폴리실리콘(SNC2)을 형성해주어야 하는 문제점이 있다.
또한, 홀타입의 스토리지노드콘택홀을 형성하기 위한 식각 진행시 ArF 포토레지스트를 적용하는데 이 경우 고가의 장비 적용으로 인한 유지비용 증가로 양산 성이 저하되는 문제점이 있다.
이러한 문제를 개선하기 위해 라인타입의 스토리지노드콘택을 형성하는 방법이 제안되었다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 스토리지노드콘택 형성 방법을 도시한 단면도이다.
도 1a에 도시된 바와 같이, 소정의 구조가 형성된 기판(11) 상에 게이트절연막(12), 게이트전도막(13) 및 게이트하드마스크(14)가 적층된 게이트 패턴(G)을 형성한다. 게이트 패턴(G)의 측벽에는 게이트스페이서(15)가 형성된다. 게이트 패턴(G)을 포함한 기판(11) 상에 제1절연막(16)을 증착하고, 제1절연막(16)을 관통하면서 기판(11)과 연결되는 랜딩플러그(17)를 형성한다. 제1절연막(16) 상에 제2절연막(18)을 증착하고, 제2절연막(18)의 소정 영역 상에 비트라인텅스텐(19)과 비트라인하드마스크(20)가 적층된 비트라인(Bit Line, BL)을 형성한다. 비트라인(BL)의 양측벽에는 비트라인스페이서(21)가 형성된다. 계속해서 비트라인(BL)을 포함한 제2절연막(18) 상에 제3절연막(22)을 증착한다. 제3절연막(22) 상에 하드마스크(23)를 형성한다. 이 때, 하드마스크(23)는 폴리실리콘막을 사용하며 라인타입으로 형성한다.
도 1b에 도시된 바와 같이, 하드마스크(23)를 식각베리어로 제3절연막(22)을 부분 식각(partial etch)하여 제1오픈부(24) 형성한다. 이때 제1오픈부(24)의 깊이는 비트라인텅스텐(19)이 드러나지 않는 깊이를 가진다. 그리고 나서, 습식 식각(wet etch)을 실시하여 제1오픈부(24)의 선폭을 확장시킨다.
도 1c에 도시된 바와 같이, 하드마스크(23)와 제1오픈부(24)의 표면을 따라 스페이서용 질화막(25)을 증착한다.
도 1d에 도시된 바와 같이, 건식 식각(dry etch)을 실시하여 스페이서용 질화막을 식각하므로, 비트라인하드마스크(20) 상단부에 스토리지노드콘택스페이서(25A)가 만들어진다. 계속해서, 하드마스크(23)를 식각베리어로 제1오픈부의 바닥면을 식각하여 랜딩플러그(17)가 노출되는 타겟으로 제2오픈부(26)를 형성한다.
도 1e에 도시된 바와 같이, 제1오픈부와 제2오픈부로 이루어진 스토리지노드콘택홀을 포함하는 전면에 플러그용 도전물질 예컨대 폴리실리콘막을 매립한 후 평탄화 공정을 진행하여 스토리지노드콘택플러그(27)를 형성한다.
상술한 바와 같이, 라인타입의 스토리지노드콘택홀을 적용하면 불화크립톤(KrF) 포토레지스트로 패터닝이 가능하다.
그러나, 라인타입의 스토리지노드콘택홀 식각시 비트라인(BL)의 비트라인하드마스크(20)가 전면 노출되기 때문에 비트라인하드마스크(20)의 식각 손실이 커서 자기정렬콘택 마진(SAC margin) 특성이 어렵고, 스토리지노드콘택스페이서(25A)로 질화막을 증착하더라도 T60 이하의 소자에서는 자기정렬콘택 마진을 확보하기가 어렵다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 라인타입의 스토리지노드콘택홀 식각시 비트라인하드마스크의 식각 손실을 방지하면서 자기정렬콘택 마진을 확보하는데 적합한 반도체 소자의 스토리지노드콘택 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자의 스토리지노드콘택 형성 방법은 랜딩플러그가 형성된 기판 상부에 제1절연막을 형성하는 단계, 상기 제1절연막 상에 비트라인텅스텐과 비트라인하드마스크가 적층된 비트라인을 형성하는 단계, 상기 제1절연막 상에 서로 이웃하는 상기 비트라인을 절연시키는 제2절연막을 형성하는 단계, 상기 제2절연막을 부분 식각하여 상기 비트라인텅스텐이 드러나지 않는 제1오픈부를 형성하는 단계, 상기 제1오픈부의 너비를 확장시키는 단계, 잔류하는 상기 제2절연막과 상기 제1절연막을 차례로 식각하여 상기 랜딩플러그 표면을 오픈하는 제2오픈부를 형성하는 단계, 상기 제1오픈부와 상기 제2오픈부로 이루어진 스토리지노드콘택홀의 측벽에 산화막과 질화막의 순서로 적층된 스페이서를 형성하는 단계, 및 상기 스토리지노드콘택홀에 도전 물질을 매립하여 스토리지노드콘택을 형성하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 반도체 소자의 스토리지노드콘택 형성 방법을 도시한 단면도이다.
도 2a에 도시된 바와 같이, 웰공정 및 소자분리 공정과 같은 DRAM 구성에 필요한 공정이 진행된 기판(31) 상에 게이트절연막(32), 게이트전도막(33) 및 게이트하드마스크(34)가 적층된 게이트 패턴(G)을 형성한다. 게이트절연막(32)은 통상적으로 열산화(Thermal oxidation) 또는 건식/습식 산화(dry/wet oxidation)를 통해 형성하고, 게이트전도막(33)은 폴리실리콘막(poly-si), 금속막(Metal) 및 금속실리사이드(Metal silicide) 중에서 선택된 물질을 사용하며, 게이트하드마스크(34)는 실리콘질화막(Si3N4)으로 형성한다.
게이트 패턴(G)의 측벽에는 게이트스페이서(35)가 형성된다. 계속해서, 게이트 패턴(G)을 포함한 기판(31) 상에 제1절연막(36)을 증착하고, 게이트하드마스크(34)가 드러나는 타겟으로 평탄화 공정을 진행한 후 제1절연막(36)을 관통하면서 기판(11)과 연결되는 랜딩플러그(37)를 형성한다. 랜딩플러그(37)는 폴리실리콘플러그이다.
다음으로, 제1절연막(36) 상에 제2절연막(38)을 증착하고, 제2절연막(38)의 소정 영역 상에 비트라인텅스텐(39)과 비트라인하드마스크(40)가 적층된 비트라인(Bit Line, BL)을 형성한다. 비트라인(BL)의 측벽에는 비트라인스페이서(41)가 형성된다. 이 때, 비트라인스페이서(41)는 종래의 비트라인스페이서와 두께를 비교하면, 종래에는 비트라인스페이서 두께가 130Å이었으나 본 발명에서는 260Å으로 형성하므로 비트라인스페이서의 두께를 증가시켜 자기정렬콘택 마진(SAC margin)을 개선할 수 있다. 한편, 비트라인스페이서(41)는 질화막으로 형성한다.
계속해서 비트라인(BL)을 포함한 제2절연막(38) 상에 제3절연막(42)을 증착한다. 제3절연막(42) 상에 하드마스크(43)를 형성한다. 이 때, 하드마스크(43)는 폴리실리콘막을 사용하며 라인타입(line type)으로 형성한다.
도 2b에 도시된 바와 같이, 하드마스크(43)를 식각베리어로 제3절연막(42)을 부분 식각(partial etch)하여 제1오픈부(44) 형성한다. 제1오픈부(44)는 하드마스크를 식각베리어로 제3절연막(42)을 건식 식각하여 홈을 형성한 후, 홈을 습식 식각(wet etch)하여 제1오픈부(44)의 선폭을 확장시킨다. 제1오픈부(44)의 선폭을 확장시키므로서, 후속 공정에서 형성될 스토리지노드콘택의 상부 면적이 커지므로 스토리지노드와의 오버랩 마진을 확보할 수 있다.
습식 식각은 등방성 특성이 있으므로 홈의 측벽 및 바닥면을 포함한 모든 방향으로 같은 깊이가 식각된다. 습식 식각은 통상 절연막 식각시 사용하는 케미컬을 사용한다. 최종적으로 만들어지는 제1오픈부(44)의 깊이는 비트라인텅스텐(39)이 드러나지 않는 깊이를 가진다.
도 2c에 도시된 바와 같이, 하드마스크(43)를 식각베리어로 제1오픈부(44) 하부의 나머지 제3절연막(42)과 제2절연막(38)을 차례로 식각하여 랜딩플러그(37) 상부를 오픈하는 제2오픈부를 형성한다. 따라서, 제1오픈부와 제2오픈부로 이루어진 스토리지노드콘택홀(45)이 만들어진다. 이렇게 만들어진 스토리지노드콘택홀(45)은 종래의 제1오픈부를 형성한 후, 스토리지노드콘택스페이서를 형성하는 단 계를 생략하고 제2오픈부를 형성한다. 따라서, 스토리지노드콘택홀(45)의 오픈 면적은 최대이며, T60 이하에서도 오픈 마진을 확보할 수 있다.
도 2d에 도시된 바와 같이, 하드마스크(43) 및 스토리지노드콘택홀(45)의 표면을 따라 스페이서용 산화막(46)과 스페이서용 질화막(47)을 차례로 증착한다. 스페이서용 산화막(46)으로 스텝 커버리지(Step Coverage)가 좋지 않은 USG(Undoped Silicon Glass)막을 사용하는 경우, 비트라인하드마스크(40) 상부에 증착되는 USG막의 두께가 측벽 및 바닥면에 비하여 두껍게 증착하므로 자기정렬콘택 마진을 추가로 개선할 수 있다.
도 2e에 도시된 바와 같이, 스페이서용 질화막(47)과 스페이서용 질화막(46)을 차례로 건식 식각하여 산화막과 질화막이 적층된 스토리지노드콘택스페이서(46A, 47A)를 형성한다. 도 4를 함께 참조한다.
도 2f에 도시된 바와 같이, 스토리지노드콘택홀에 플러그용 폴리실리콘막을 매립하여 스토리지노드콘택플러그(48)를 형성한다.
도 3은 본 발명의 스토리지노드콘택홀/스토리지노드콘택플러그의 자기정렬콘택을 나타낸 도면이다.
도 3을 참조하면, 인접하는 비트라인(BL) 사이에 스토리지노드콘택홀(45)이 자기정렬되고, 스토리지노드콘택홀(45)에 라인타입의 스토리지노드콘택플러그(48)가 자기정렬된 것을 알 수 있다.
상술한 바와 같이, 불화크립톤(KrF) 포토레지스트를 사용하여 라인타입의 스토리지노드콘택플러그를 형성하는데, 종래에 비트라인하드마스크가 노출되어 발생 하는 식각 손실을 방지하기 위해 비트라인스페이서를 종래보다 두껍게 형성하므로, 자기정렬콘택 마진을 더 확보할 수 있다.
또한, 종래에는 스토리지노드콘택홀 형성시 부분 식각한 후 선폭을 증가시킨 다음에 스페이서 증착을 하였으나 본 발명에서는 부분 식각하고 선폭을 증가시킨 후 바로 스토리지노드콘택홀을 형성하므로 스페이서 면적을 확보할 수 있다.
또한, 산화막과 질화막을 적층하여 스토리지노드콘택스페이서로 적용하므로서 자기정렬콘택 마진과 더불어 비트라인의 캐패시턴스를 감소시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 라인타입의 스토리지노드콘택홀을 형성하므로 불화크립톤을 노광원으로 사용하여 종래의 불화아르곤을 노광원으로 사용한 제2스토리지노드콘택 형성 단계를 감소시킬 수 있다.
또한, 제2스토리지노드콘택 형성 단계를 생략하므로서, 전체 공정 스텝의 감소로 소자의 제조 비용을 절감할 수 있는 효과를 얻을 수 있다.
Claims (9)
- 랜딩플러그가 형성된 기판 상부에 제1절연막을 형성하는 단계;상기 제1절연막 상에 비트라인텅스텐과 비트라인하드마스크가 적층된 비트라인을 형성하는 단계;상기 제1절연막 상에 서로 이웃하는 상기 비트라인을 절연시키는 제2절연막을 형성하는 단계;상기 제2절연막을 부분 식각하여 상기 비트라인텅스텐이 드러나지 않는 제1오픈부를 형성하는 단계;상기 제1오픈부의 너비를 확장시키는 단계;잔류하는 상기 제2절연막과 상기 제1절연막을 차례로 식각하여 상기 랜딩플러그 표면을 오픈하는 제2오픈부를 형성하는 단계;상기 제1오픈부와 상기 제2오픈부로 이루어진 스토리지노드콘택홀의 측벽에 산화막과 질화막의 순서로 적층된 스페이서를 형성하는 단계; 및상기 스토리지노드콘택홀에 도전 물질을 매립하여 스토리지노드콘택을 형성하는 단계를 포함하는 반도체 소자의 스토리지노드콘택 형성 방법.
- 제1항에 있어서,상기 제1오픈부와 상기 제2오픈부로 이루어진 스토리지노드콘택홀의 측벽에 산화막과 질화막의 순서로 적층된 스페이서를 형성하는 단계는,상기 스토리지노드콘택홀이 형성된 결과물의 프로파일을 따라 상기 산화막과 상기 질화막을 차례로 형성하는 단계; 및건식 식각을 실시하는 단계를 포함하는 반도체 소자의 스토리지노드콘택 형성 방법.
- 제1항 또는 제2항에 있어서,상기 산화막은 USG막으로 형성하는 반도체 소자의 스토리지노드콘택 형성 방법.
- 제3항에 있어서,상기 산화막은 상기 비트라인의 측벽 및 바닥면에 비해 상부에 두껍게 형성하는 반도체 소자의 스토리지노드콘택 형성 방법.
- 제1항 또는 제2항에 있어서,상기 산화막은 450∼550Å, 상기 질화막은 100∼200Å의 두께로 형성하는 반 도체 소자의 스토리지노드콘택 형성 방법.
- 제1항에 있어서,상기 비트라인은 측벽에 비트라인스페이서를 포함하며, 상기 비트라인스페이서는 200∼300Å의 두께로 형성하는 반도체 소자의 스토리지노드콘택 형성 방법.
- 제1항에 있어서,상기 스토리지노드콘택은 라인타입으로 형성하는 반도체 소자의 스토리지노드콘택 형성 방법.
- 제1항에 있어서,상기 스토리지노드콘택홀은 불화크립톤을 노광원으로 사용하여 패터닝하는 반도체 소자의 스토리지노드콘택 형성 방법.
- 제1항에 있어서,상기 제1절연막 상에 서로 이웃하는 상기 비트라인을 절연시키는 제2절연막 을 형성하는 단계는,상기 제1절연막 상에 상기 비트라인을 포함한 전면에 상기 제2절연막을 형성하는 단계; 및상기 비트라인의 상기 비트라인하드마스크가 노출되는 타겟으로 상기 제2절연막을 평탄화하는 단계를 포함하는 반도체 소자의 스토리지노드콘택 형성 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060095196A KR100875654B1 (ko) | 2006-09-28 | 2006-09-28 | 반도체 소자의 스토리지노드콘택 형성 방법 |
| US11/823,778 US20080081463A1 (en) | 2006-09-28 | 2007-06-28 | Method for fabricating storage node contact in semiconductor device |
| TW096124106A TW200818409A (en) | 2006-09-28 | 2007-07-03 | Method for fabricating storage node contact in semiconductor device |
| CNB2007101357444A CN100530592C (zh) | 2006-09-28 | 2007-08-10 | 在半导体器件中制造存储节点接触的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060095196A KR100875654B1 (ko) | 2006-09-28 | 2006-09-28 | 반도체 소자의 스토리지노드콘택 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080029313A true KR20080029313A (ko) | 2008-04-03 |
| KR100875654B1 KR100875654B1 (ko) | 2008-12-26 |
Family
ID=39256180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060095196A KR100875654B1 (ko) | 2006-09-28 | 2006-09-28 | 반도체 소자의 스토리지노드콘택 형성 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20080081463A1 (ko) |
| KR (1) | KR100875654B1 (ko) |
| CN (1) | CN100530592C (ko) |
| TW (1) | TW200818409A (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7759193B2 (en) * | 2008-07-09 | 2010-07-20 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| CN111341725B (zh) * | 2018-12-19 | 2022-09-13 | 联华电子股份有限公司 | 半导体图案的制作方法 |
| TWI727618B (zh) * | 2020-01-20 | 2021-05-11 | 華邦電子股份有限公司 | 記憶體裝置及其製造方法 |
| CN114188283B (zh) * | 2020-09-15 | 2024-06-21 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
| CN112928064A (zh) * | 2021-01-27 | 2021-06-08 | 中国科学院微电子研究所 | 位线两侧气隙及半导体结构的制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG54456A1 (en) * | 1996-01-12 | 1998-11-16 | Hitachi Ltd | Semconductor integrated circuit device and method for manufacturing the same |
| US6018184A (en) * | 1998-01-22 | 2000-01-25 | Micron Technology, Inc. | Semiconductor structure useful in a self-aligned contact having multiple insulation layers of non-uniform thickness |
| KR100505399B1 (ko) * | 1999-06-21 | 2005-08-04 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성방법 |
| KR100328695B1 (ko) * | 1999-06-30 | 2002-03-20 | 박종섭 | 스토리지 노드 콘택 형성 방법 |
| KR100557994B1 (ko) * | 2003-07-25 | 2006-03-06 | 삼성전자주식회사 | 매립 확장 콘택홀을 갖는 반도체 장치 및 그 제조방법 |
| US7279379B2 (en) * | 2004-04-26 | 2007-10-09 | Micron Technology, Inc. | Methods of forming memory arrays; and methods of forming contacts to bitlines |
| KR20060072382A (ko) * | 2004-12-23 | 2006-06-28 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 형성 방법 |
-
2006
- 2006-09-28 KR KR1020060095196A patent/KR100875654B1/ko not_active IP Right Cessation
-
2007
- 2007-06-28 US US11/823,778 patent/US20080081463A1/en not_active Abandoned
- 2007-07-03 TW TW096124106A patent/TW200818409A/zh unknown
- 2007-08-10 CN CNB2007101357444A patent/CN100530592C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN100530592C (zh) | 2009-08-19 |
| US20080081463A1 (en) | 2008-04-03 |
| CN101154625A (zh) | 2008-04-02 |
| KR100875654B1 (ko) | 2008-12-26 |
| TW200818409A (en) | 2008-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7071059B1 (en) | Method for forming recess gate of semiconductor device | |
| KR100905999B1 (ko) | 반도체 소자의 제조방법 | |
| KR100875654B1 (ko) | 반도체 소자의 스토리지노드콘택 형성 방법 | |
| KR101078732B1 (ko) | 반도체 소자의 제조방법 | |
| KR100832018B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100537187B1 (ko) | 반도체소자 제조 방법 | |
| KR100707802B1 (ko) | 캐패시터 형성 방법 | |
| KR100973717B1 (ko) | 리세스 게이트를 갖는 반도체 소자 및 그 제조 방법 | |
| KR100780659B1 (ko) | 스토리지노드 콘택 플러그 형성방법 | |
| KR101149053B1 (ko) | 반도체 소자의 스토리지노드 콘택 형성방법 | |
| KR20110012458A (ko) | 반도체 소자의 제조방법 | |
| KR20060104033A (ko) | 리세스된 활성영역을 갖는 반도체소자 및 그의 제조 방법 | |
| KR100832019B1 (ko) | 반도체 소자의 스토리지노드 콘택 제조 방법 | |
| KR101046714B1 (ko) | 반도체 장치 제조방법 | |
| KR100744002B1 (ko) | 반도체 소자의 제조방법 | |
| KR100405936B1 (ko) | 선택적 에피택셜 성장을 이용한 반도체 장치의 랜딩플러그 제조방법 | |
| KR20090022680A (ko) | 반도체 소자 및 그 제조방법 | |
| KR100641911B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100950554B1 (ko) | 반도체 소자의 랜딩 플러그 콘택 형성 방법 | |
| KR100547247B1 (ko) | 반도체 메모리 소자 제조방법 | |
| KR100358122B1 (ko) | 반도체 소자의 자기정렬 콘택홀 형성방법 | |
| KR20060109053A (ko) | 반도체 소자의 제조방법 | |
| KR100951570B1 (ko) | 리세스 게이트를 갖는 반도체 소자 및 그 제조 방법 | |
| KR20080061850A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20080050693A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |