KR20080029258A - 반도체 소자의 퓨즈 및 그 형성방법 - Google Patents

반도체 소자의 퓨즈 및 그 형성방법 Download PDF

Info

Publication number
KR20080029258A
KR20080029258A KR1020060095080A KR20060095080A KR20080029258A KR 20080029258 A KR20080029258 A KR 20080029258A KR 1020060095080 A KR1020060095080 A KR 1020060095080A KR 20060095080 A KR20060095080 A KR 20060095080A KR 20080029258 A KR20080029258 A KR 20080029258A
Authority
KR
South Korea
Prior art keywords
fuse
forming
contact plug
contact
fuses
Prior art date
Application number
KR1020060095080A
Other languages
English (en)
Inventor
김규태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060095080A priority Critical patent/KR20080029258A/ko
Publication of KR20080029258A publication Critical patent/KR20080029258A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은, HAST 공정시 블로윙된 퓨즈 단면을 따라 이웃하는 인접 퓨즈로 크랙이 이동하는 것을 방지하여 인접 퓨즈에서의 HAST 페일 현상을 방지할 수 있는 반도체 소자의 퓨즈 및 그 형성방법을 개시한다. 개시된 본 발명은, 하지층을 구비한 반도체기판의 퓨즈영역에 양 옆으로 분리된 구조로 형성된 퓨즈와, 상기 분리된 퓨즈가 연결되도록 상기 분리된 퓨즈 사이에 형성된 콘택플러그 및 상기 콘택플러그와 콘택하도록 형성된 금속배선을 포함하는 것을 특징으로 한다.

Description

반도체 소자의 퓨즈 및 그 형성방법{Fuse of semiconductor device and method of forming the same}
도 1은 종래 기술에 따라 제조한 반도체 소자의 퓨즈를 나타내는 사시도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 퓨즈 형성방법을 설명하기 위한 공정별 사시도.
*도면의 주요부분에 대한 부호의 설명*
10: 반도체기판 20: 절연막
30: 퓨즈 40: 제1층간절연막
50: 제2층간절연막 H1: 제1콘택홀
H2C: 제2콘택홀
M1C: 제1콘택플러그 M2C: 제2콘택플러그
M1: 제1금속배선 M2: 제2금속배선
본 발명은 반도체 소자의 퓨즈 및 그 형성방법에 관한 것으로서, 보다 상세하게는, 리페어(repair) 후에 진행되는 HAST(High Acceleration Stress Test)에서 인접 퓨즈로 발생하는 크랙(crack)을 방지할 수 있는 반도체 소자의 퓨즈 및 그 형성방법에 관한 것이다.
통상의 메모리 소자에 있어서, 하나의 칩에는 많은 수의 메모리 셀들이 집적되고 있는데, 이러한 메모리 셀들 중, 어느 하나에라도 결함이 있으면, 해당 메모리 칩은 불량품으로 처리되어 사용할 수 없게 된다.
그런데, 어느 하나의 셀에 불량이 발생된 경우 메모리 칩 전체를 불량품으로 처리한다면, 고집적화에 따라 한정된 크기의 칩에 더 많은 수의 메모리 셀들을 집적시키고 있는 추세에서 불량품으로 처리될 메모리 칩의 수는 더 늘어날 것으로 예상되며, 이에 따라, 경제성 있는 반도체 메모리 소자의 생산이 불가능하게 된다.
따라서, 이러한 문제를 해결하기 위해, 통상의 반도체 메모리 제조 공정에서는 기판의 적소에 리페어(repair) 회로, 즉, 퓨즈(Fuse)를 형성해주는 것이 해당 기술 분야에서 잘 알려져 있다.
여기서, 상기 리페어 회로는 여분(redundancy)의 메모리 셀과 함께 반도체 제조 공정시에 형성되는 것으로, 불량으로 판정된 메모리 셀을 여분의 메모리 셀로 대체하기 위해 리페어 동작을 행하며, 이때, 리페어는 퓨즈에 레이저 빔을 조사하여 리페어 회로에 포함된 특정 퓨즈를 선택적으로 절단하는 블로윙(blowing) 공정 방식으로 이루어진다.
한편, 리페어 공정 후에, 제품의 신뢰성을 확인하기 위한 HAST(High Acceleration Stress Test) 공정이 고온/고습에서 진행하게 되는데, 이때, 상기 HAST 공정시에 블로윙(bowing)된 퓨즈에서 인접 퓨즈로 크랙(crack)이 발생되면서, 인접 퓨즈도 블로윙된 것 같은 HAST 페일(fail)이 발생하게 된다.
이에, 상기 HAST 페일 발생을 방지할 수 있는 방안으로, 도 1에 도시된 바와 같이, 2개의 퓨즈(3)를 완전히 분리하고, 상기 각각의 퓨즈(3) 양측 끝단에 제1콘택플러그(4)가 배치되는 구조로 변경해 보았으나, 이처럼 변경된 구조로도 HAST 페일 개선을 이루지 못하였다. 그 원인은 일단 퓨즈에 크랙이 발생하게 되면, 구조적으로 인접 퓨즈로 크랙이 발생되지 못하게 막을 수 있는 장치가 없다는데 있다.
도 1에서 미설명된 도면 부호 1은 반도체기판을, 2은 절연막을, 5는 제1금속배선을, 6은 제2콘택플러그를, 7은 제2금속배선을 각각 나타낸다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, HAST 공정시 인접 퓨즈의 크랙 발생을 방지할 수 있는 반도체 소자의 퓨즈 및 그 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 하지층을 구비한 반도체기판의 퓨즈영역에 양 옆으로 분리된 구조로 형성된 퓨즈; 상기 분리된 퓨즈가 연결되도록 상기 분리된 퓨즈 사이에 형성된 콘택플러그; 및 상기 콘택플러그와 콘택하도록 형성된 금속배선;을 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈를 제공한다.
또한, 본 발명은, 하지층을 구비한 반도체기판의 퓨즈영역 상에 퓨즈를 형성하는 단계; 상기 퓨즈를 덮도록 기판 전면 상에 층간절연막을 형성하는 단계; 상기 층간절연막과 상기 퓨즈를 식각하여 상기 퓨즈를 양 옆으로 분리시킴과 아울러 상기 퓨즈의 측면부를 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 내에 콘택플러그를 형성하여 상기 분리된 퓨즈를 연결하는 단계; 및 상기 콘택플러그를 포함한 상기 층간절연막 상에 금속배선을 형성하는 단계;을 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성방법을 제공한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 간략하게 설명하면, 반도체기판의 퓨즈영역에 양 옆으로 분리된 구조의 퓨즈가 형성되며, 상기 분리된 퓨즈가 연결되도록 상기 분리된 퓨즈 사이에 깊은 깊이와 넓은 폭의 콘택플러그가 형성되는 것을 특징으로 한다.
이렇게 하면, HAST 공정시 블로윙된 퓨즈에서 인접 퓨즈로 크랙이 발생되는, HAST 페일 현상을 방지할 수 있다.
다시말하면, 분리된 퓨즈 사이에 깊은 깊이와 넓은 폭의 콘택플러그를 형성함에 따라, 상기 HAST 공정시 블로윙된 퓨즈를 타고 들어오는 크랙은 상기 콘택플러그로 인해 정지하게 되면서, 상기 크랙은 더 이상 진행되지 않게 되어, 인접 퓨즈에서는 크랙이 발생되지 않는다.
자세하게는, 도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 퓨즈 형성방법을 설명하기 위한 공정별 사시도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 하부층(미도시)을 구비한 반도체기판(10)의 퓨즈영역 상에 절연막(20)을 형성한 후, 상기 절연막(20) 상에 플레이트 전극과 동일한 재질의 퓨즈(30)를 형성한다.
도 2b를 참조하면, 상기 퓨즈(30) 상에 제1층간절연막(40)을 형성한다. 그런다음, 상기 제1층간절연막(40)를 식각함과 아울러 상기 퓨즈(30) 및 상기 절연막(20)을 식각하여 상기 퓨즈(30)를 양 옆으로 분리시킴과 아울러 상기 퓨즈(30)의 측면부를 노출시키는 제1콘택홀(H1)을 형성한다.
여기서, 도시하지는 않았지만, 상기 제1콘택홀(H1)의 형성은 상기 결과물 상에 콘택홀(H1) 형성 영역을 노출시키는 마스크패턴을 형성한 후, 상기 마스크패턴을 식각마스크로 이용해서 노출 영역을 식각함으로써 이루어지며, 상기 마스크패턴은 공지의 노광 및 현상 공정을 포함하는 포토리소그라피(photo lithography) 공정을 통해 형성한다.
그리고, 도시하지는 않았지만, 반도체기판의 셀영역에 비트라인 형성시, 상기 퓨즈영역에도 더미 비트라인이 형성되어, 상기 제1콘택홀의 형성을 위한 절연막의 식각시, 상기 더미 비트라인의 상부막을 식각 정지막으로 이용하도록 한다.
여기서, 본 발명은 상기 제1층간절연막을 식각함과 아울러 상기 퓨즈 및 상기 절연막을 식각하여 상기 퓨즈를 양 옆으로 분리시킴과 아울러 상기 퓨즈의 측면부를 노출시키는 깊은 깊이와 넓은 폭의 제1콘택홀을 형성함으로서, 상기 퓨즈를 분리시키기 위한 별도의 식각 공정이 필요치 않으며, 상기 분리된 퓨즈와 후속의 금속배선간을 연결하는 콘택플러그를 상기 분리된 퓨즈 상에 따로 형성하지 않아도 된다.
아울러, 상기 분리된 퓨즈 사이에 형성된 깊은 깊이와 넓은 폭의 제1콘택홀 내에 후속의 콘택플러그 형성시, 상기 콘택플러그로 인하여 후속의 HAST 공정시 블로윙(blowing)된 퓨즈에 타고 들어오는 크랙(crack)이 인접 퓨즈로 흘러들어가는 것을 방지할 수 있다.
도 2c를 참조하면, 상기 제1콘택홀(H1)의 표면 및 상기 제1층간절연막(40) 상에 티타늄질화(TiN)막과 같은 베리어 금속막(미도시)을 형성한 후, 상기 베리어 금속막 상에 제1콘택홀(H1)을 매립하도록 텅스텐(W)과 같은 플러그용 도전막을 형성한다.
다음으로, 상기 플러그용 도전막과 베리어 금속막을 제1층간절연막(40)이 노출될 때까지 전면 식각하여 제1콘택홀(H1) 내에 제1콘택플러그(M1C)를 형성한다.
여기서, 상기 제1콘택플러그는 통상 메탈1콘택(Metal1Contact)이라 부르며, 상기 제1콘택플러그는 퓨즈와 후속의 금속배선을 연결하는 전기적 연결 통로가 되며, 아울러, 상기 분리된 퓨즈를 연결시키는 역할을 하게 된다.
여기서, 본 발명은 상기 분리된 퓨즈 사이에 깊은 깊이와 넓은 폭을 갖는 제1콘택플러그를 형성함에 따라 후속의 HAST 공정시 인접 퓨즈의 HAST 페일 발생을 방지할 수 있다.
보다 자세하게는, 일반적으로 통상의 메모리 소자에 있어서, 하나의 칩에는 많은 수의 메모리 셀들이 집적되고 있는데, 이러한 메모리 셀들 중, 불량으로 판정된 메모리 셀을 여분의 메모리 셀로 대체하기 위해 리페어 동작, 즉, 특정 퓨즈를 선택적으로 절단하는 블로윙(blowing) 공정 방식을 진행하고 있다.
한편, 리페어 공정 후에, 제품의 신뢰성을 확인하기 위하여 HAST(High Acceleration Stress Test) 공정을 고온/고습에서 진행하게 되는데, 이때, 상기 HAST 공정시에 블로윙된 퓨즈에서 크랙이 인접 퓨즈로 타고 들어가면서 인접 퓨즈에 크랙(crack)이 발생되는, 즉, 인접 퓨즈도 블로윙된 것 같은 HAST 페일(fail)이 발생하게 된다.
이에 본 발명은, 상기 분리된 퓨즈 사이에 깊은 깊이와 넓은 폭을 갖는 콘택플러그를 형성함으로서, HAST 공정시 블로윙된 퓨즈에서의 크랙이 더이상 이웃하는 인접 퓨즈로 진행되는 현상을 방지할 수 있으므로, 상기 인접 퓨즈에 크랙이 발생되는 현상을 방지할 수 있다.
도 2d를 참조하면, 상기 제1콘택플러그(H1)를 포함한 제1층간절연막(40) 상에 텅스텐 및 알루미늄(Al)과 같은 금속배선용 제1도전막을 형성하고, 상기 금속배선용 제1도전막 상에 공지의 포토리소그라피(photo lithography) 공정에 따라 배선 형성 영역을 정의하는 마스크패턴(미도시)을 형성한 후, 상기 마스크패턴을 식각장벽으로 이용해서 금속배선용 제1도전막을 식각하여 제1콘택플러그(M1C)들과 접하는 제1금속배선(M1)을 형성한다.
도 2e를 참조하면, 상기 제1금속배선(M1)을 포함한 기판 전면 상에 제2층간절연막(50)을 형성한 후, 상기 제2층간절연막(50)을 식각하여 상기 제2콘택홀(H2)을 형성한다. 그런다음, 상기에 전술한 바와 같이, 상기 제1콘택홀(H1) 내에 제1콘택플러그(M1C)를 형성하는 방법과 동일한 방법으로, 상기 제2콘택홀(H2) 내에 제2 콘택플러그를 형성한다.
여기서, 상기 제2콘택플러그(M2C)는 통상 메탈2콘택(Metal2Contact)이라 부르며, 상기 제2콘택플러그는 제1금속배선(M1)과 후속의 제2금속배선을 연결하는 전기적 연결 통로가 된다.
다음으로, 상기 제2콘택플러그를 포함한 제2층간절연막(50) 상에, 상기에 전술한 바와 같이, 상기 제1금속배선(M1)을 형성하는 방법과 동일한 방법으로 상기 제2금속배선(M2)을 형성한다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 반도체 소자의 퓨즈를 형성한다.
그런다음, 상기 퓨즈들 중에서 특정 퓨즈에 레이저를 이용하여 절단하는 퓨즈 블로윙(blowing) 공정을 진행한 후, 제품의 신뢰성을 확인하기 위하여 상기 반도체 소자에 대해 HAST(High Acceleration Stress Test) 공정을 고온/고습에서 진행한다.
전술한 바와 같이, 본 발명은 상기 분리된 퓨즈 사이에 깊은 깊이와 넓은 폭을 갖는 콘택플러그를 형성함에 따라, HAST 공정시 블로윙된 퓨즈 단면을 따라 이웃하는 인접 퓨즈로 크랙이 이동하는 것을 방지할 수 있어, 인접 퓨즈에서의 HAST 페일 현상을 방지할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 양 옆으로 분리된 퓨즈 사이에 깊은 깊이와 넓은 폭을 갖는 콘택플러그를 형성함에 따라, HAST 공정시 블로윙된 퓨즈 단면을 따라 이웃하는 인접 퓨즈로 크랙이 이동하는 것을 방지할 수 있어, 인접 퓨즈에서의 HAST 페일 현상을 방지할 수 있다.
또한, 본 발명은 퓨즈를 분리시킴과 동시에 콘택홀 형성이 가능하므로, 공정 단순화가 가능하다.

Claims (2)

  1. 하부층을 구비한 반도체기판의 퓨즈영역에 양 옆으로 분리된 구조로 형성된 퓨즈;
    상기 분리된 퓨즈가 연결되도록 상기 분리된 퓨즈 사이에 형성된 콘택플러그; 및
    상기 콘택플러그와 콘택하도록 형성된 금속배선;
    을 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈.
  2. 하지층을 구비한 반도체기판의 퓨즈영역 상에 퓨즈를 형성하는 단계;
    상기 퓨즈를 덮도록 기판 전면 상에 층간절연막을 형성하는 단계;
    상기 층간절연막과 상기 퓨즈를 식각하여 상기 퓨즈를 양 옆으로 분리시킴과 아울러 상기 퓨즈의 측면부를 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀 내에 콘택플러그를 형성하여 상기 분리된 퓨즈를 연결하는 단계; 및
    상기 콘택플러그를 포함한 상기 층간절연막 상에 금속배선을 형성하는 단계;
    을 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성방법.
KR1020060095080A 2006-09-28 2006-09-28 반도체 소자의 퓨즈 및 그 형성방법 KR20080029258A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060095080A KR20080029258A (ko) 2006-09-28 2006-09-28 반도체 소자의 퓨즈 및 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060095080A KR20080029258A (ko) 2006-09-28 2006-09-28 반도체 소자의 퓨즈 및 그 형성방법

Publications (1)

Publication Number Publication Date
KR20080029258A true KR20080029258A (ko) 2008-04-03

Family

ID=39531854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060095080A KR20080029258A (ko) 2006-09-28 2006-09-28 반도체 소자의 퓨즈 및 그 형성방법

Country Status (1)

Country Link
KR (1) KR20080029258A (ko)

Similar Documents

Publication Publication Date Title
KR100663364B1 (ko) 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들
KR100967037B1 (ko) 퓨즈 박스 및 그 형성 방법
US7804153B2 (en) Semiconductor device preventing bridge between fuse pattern and guard ring
KR100728964B1 (ko) 반도체 소자의 퓨즈 및 그 형성방법
KR20120103982A (ko) 퓨즈 패턴 및 그 제조 방법
KR20080029258A (ko) 반도체 소자의 퓨즈 및 그 형성방법
KR100605608B1 (ko) 반도체 메모리 장치 및 그 제조방법
KR100578224B1 (ko) 반도체 메모리 장치의 제조방법
KR100967047B1 (ko) 반도체 소자의 제조방법
KR20080002504A (ko) 반도체 소자의 리페어 방법
KR100909755B1 (ko) 반도체소자의 퓨즈 및 그 형성방법
KR100833588B1 (ko) 반도체 소자의 제조방법
KR101102048B1 (ko) 반도체 소자의 퓨즈 및 그 제조 방법
KR101096922B1 (ko) 반도체 소자의 퓨즈 및 그의 형성 방법
KR20090088678A (ko) 퓨즈 및 그 제조 방법
KR20070100496A (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR101110479B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR101060714B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR20080005720A (ko) 반도체 소자의 퓨즈박스 형성 방법
KR20110065658A (ko) 반도체 소자의 퓨즈 및 그의 형성 방법
KR20110088675A (ko) 반도체 소자의 퓨즈 및 그의 형성방법
KR101095826B1 (ko) 반도체 소자의 퓨즈 및 그의 형성 방법
KR20100002673A (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR101087799B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR100792442B1 (ko) 퓨즈 패턴을 구비하는 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination