KR20080009662A - 전기 광학 장치용 기판 및 전기 광학 장치, 그리고 전자기기 - Google Patents

전기 광학 장치용 기판 및 전기 광학 장치, 그리고 전자기기 Download PDF

Info

Publication number
KR20080009662A
KR20080009662A KR1020070074086A KR20070074086A KR20080009662A KR 20080009662 A KR20080009662 A KR 20080009662A KR 1020070074086 A KR1020070074086 A KR 1020070074086A KR 20070074086 A KR20070074086 A KR 20070074086A KR 20080009662 A KR20080009662 A KR 20080009662A
Authority
KR
South Korea
Prior art keywords
region
pixel electrode
substrate
electro
data line
Prior art date
Application number
KR1020070074086A
Other languages
English (en)
Other versions
KR100925135B1 (ko
Inventor
다츠야 이시이
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20080009662A publication Critical patent/KR20080009662A/ko
Application granted granted Critical
Publication of KR100925135B1 publication Critical patent/KR100925135B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(과제) 액정 장치 등의 전기 광학 장치의 표시 성능을 향상시킨다.
(해결 수단) 전기 광학 장치는, TFT 어레이 기판 (10) 상에, 복수의 화소 각각의 개구 영역을 서로 떨어뜨리는 비개구 영역에 형성되어 있으며, Y 방향을 따른 채널 길이를 갖는 채널 영역 (1a′), 데이터선측 소스 드레인 영역 (1d), 화소 전극측 소스 드레인 영역 (1e), 데이터선측 LDD 영역 (1b) 및 화소 전극측 LDD 영역 (1c) 을 갖는 반도체층 (1a) 을 포함하는 TFT (30) 를 구비한다. 게다가, 반도체층 (1a) 보다도 상층측에 형성되어 있고, 데이터선측 LDD 영역 (1b) 을 덮는 제 1 부분 (301) 과, 화소 전극측 LDD 영역 (1c) 을 덮음과 함께 제 1 부분 (301) 보다 X 방향의 폭이 넓은 제 2 부분 (302) 을 갖는 축적 용량 (70a) 을 구비한다.
주사선, 데이터선, 전기 광학 장치용 기판, 접합 영역

Description

전기 광학 장치용 기판 및 전기 광학 장치, 그리고 전자 기기{SUBSTRATE FOR ELECTRO-OPTICAL DEVICE, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
본 발명은, 예를 들어 액정 장치 등의 전기 광학 장치에 사용되는 전기 광학 장치용 기판, 및 그 전기 광학 장치용 기판을 구비하여 이루어지는 전기 광학 장치, 그리고 그 전기 광학 장치를 구비한, 예를 들어 액정 프로젝터 등의 전자 기기의 기술 분야에 관한 것이다.
이런 종류의 전기 광학 장치의 일례인 액정 장치는, 직시형 디스플레이 뿐만 아니라, 예를 들어 투사형 표시 장치의 광변조 수단 (라이트 밸브 (light valve)) 으로서도 많이 사용되고 있다. 특히 투사형 표시 장치의 경우, 광원으로부터의 강한 광이 액정 라이트 밸브에 입사되기 때문에, 이 광에 의해 액정 라이트 밸브내의 박막 트랜지스터 (TFT : Thin Film Transistor) 가 리크 전류의 증대나 오동작 등을 발생하지 않도록, 입사광을 차단하는 차광 수단으로서의 차광막이 액정 라이트 밸브에 내장되어 있다. 이러한 차광 수단 혹은 차광막에 대하여, 예를 들어 특허문헌 1 은, TFT 의 채널 영역에 있어서, 게이트 전극으로서 기능하는 주사선에 의해 차광하는 기술을 개시하고 있다. 특허문헌 2 에 의하면, 채널 영역 상에 형성된 복수의 차광막과, 내면 반사광을 흡수하는 층을 형성함으로써 TFT 의 채널 영역에 도달하는 광을 저감시키고 있다. 특허문헌 3 은, TFT 의 바람직한 동작의 확보 및 주사선의 협소화를 가능하게 하면서, TFT 의 채널 영역에 입사되는 입사광을 최대한 저감시키는 기술을 개시하고 있다.
한편, 이런 종류의 전기 광학 장치에서는, 기판 상에 있어서의 차광막이 형성된 영역, 즉 기판 상에 있어서 광을 투과시키지 않는 영역에, 화소 전극에 공급되는 화상 신호를 일시적으로 유지함으로써 화소 전극의 전위를 일정 기간 유지하는 유지 용량이 형성된다. 이러한 유지 용량은, 당해 유지 용량의 구성 요소인 전극을 차광막으로서 겸용하고, TFT 를 차광할 수도 있다.
[특허문헌 1] 일본 공개특허공보 2004－4722호
[특허문헌 2] 일본 특허 제3731447호
[특허문헌 3] 일본 공개특허공보 2003－262888호
그러나, 예를 들어, 채널 영역과 소스 드레인 영역 사이에 형성되는, 예를 들어 LDD (Lightly Doped Drain) 영역 등의 접합 영역에 광이 조사된 경우에는, 접합 영역에 광 리크 전류가 발생한다는 문제점이 있다. 이러한 문제점에 대하여, 채널 영역 양측의 각각의 접합 영역 상에 차광 수단을 형성하는 것이 고려되지만, 화소에 있어서 실질적으로 광이 투과하는 개구 영역을 좁히는 것은, 표시 성능의 관점에서 바람직하지 않다. 한편, 화소 전극에 접속된 소스 드레인 영역과 채널 영역 사이에 형성된 접합 영역에 광이 조사된 경우에는, 데이터선에 접속된 소스 드레인 영역과 채널 영역 사이에 형성된 접합 영역에 광이 조사된 경우와 비교하여, TFT 에 있어서의 광 리크 전류가 발생하기 쉽다고 본원 발명자는 미루어 생각 (推察) 하고 있다.
본 발명은 상기 문제점 등을 감안하여 이루어진 것으로서, 예를 들어, 액티브 매트릭스 방식으로 구동되는 액정 장치 등의 전기 광학 장치로서, 높은 개구율을 실현하면서, TFT 에 있어서의 광 리크 전류의 발생을 효과적으로 저감시킬 수 있는 전기 광학 장치에 사용되는 전기 광학 장치용 기판, 및 그러한 전기 광학 장치용 기판을 구비한 전기 광학 장치, 그리고 전자 기기를 제공하는 것을 과제로 한다.
본 발명에 관련되는 제 1 전기 광학 장치용 기판은 상기 과제를 해결하기 위 하여, 기판, 상기 기판 상에서 서로 교차하는 복수의 데이터선 및 복수의 주사선, 상기 복수의 데이터선 및 상기 복수의 주사선의 교차에 대응하여 규정되고, 또한 상기 기판 상의 표시 영역을 구성하는 복수의 화소 각각에 형성된 화소 전극, 상기 복수의 화소 각각의 개구 영역을 서로 떨어뜨리는 비개구 영역에 형성되어 있고, 상기 표시 영역에 있어서의 일 방향을 따른 채널 길이를 갖는 채널 영역과, 상기 데이터선에 전기적으로 접속된 데이터선측 소스 드레인 영역과, 상기 화소 전극에 전기적으로 접속된 화소 전극측 소스 드레인 영역과, 상기 채널 영역 및 상기 데이터선측 소스 드레인 영역 사이에 형성된 제 1 접합 영역과, 상기 채널 영역 및 상기 화소 전극측 소스 드레인 영역 사이에 형성된 제 2 접합 영역을 갖는 반도체층을 포함하는 트랜지스터, 및 상기 반도체층보다도 상층측에 형성되어 있고, 상기 제 1 접합 영역을 덮는 제 1 부분과, 상기 제 2 접합 영역을 덮음과 함께 상기 제 1 부분보다 상기 일 방향에 교차하는 다른 방향의 폭이 넓은 제 2 부분을 갖는 차광부를 구비한다.
본 발명에 관련되는 제 1 전기 광학 장치용 기판에 의하면, 예를 들어, 데이터선으로부터 화소 전극으로 화상 신호가 제어되고, 소위 액티브 매트릭스 방식에 의한 화상 표시가 가능해진다. 또한, 화상 신호는, 데이터선 및 화소 전극 사이에 전기적으로 접속된 트랜지스터가 온 오프됨으로써, 소정의 타이밍에 데이터선으로부터 트랜지스터를 통하여 화소 전극에 공급된다. 화소 전극은, 예를 들어 ITO (Indium Tin Oxide) 등의 투명 도전 재료로 이루어지는 투명 전극으로, 데이터선 및 주사선의 교차에 대응하여, 기판 상에 있어서 표시 영역이 되어야 할 영역에 매트릭스 형상으로 복수 형성되어 있다.
트랜지스터는, 채널 영역, 데이터선측 소스 드레인 영역 및 화소 전극측 소스 드레인 영역을 갖는 반도체층을 포함한다. 예를 들어, 게이트 전극이 채널 영역에 중첩되도록 형성된다. 트랜지스터는, 복수의 화소 각각의 개구 영역을 서로 떨어뜨리는 비개구 영역에 형성된다. 여기서, 본 발명에 관련되는 「개구 영역」이란, 실질적으로 광이 투과하는 화소내의 영역으로, 예를 들어, 화소 전극이 형성되는 영역으로서, 투과율의 변경에 따라 액정 등의 전기 광학 물질을 빠져 나온 출사광의 계조 (gray scale) 를 변화시키는 것이 가능해지는 영역이다. 바꾸어 말하면, 「개구 영역」이란, 화소에 집광되는 광이 광을 투과시키지 않거나, 혹은 광투과율이 투명 전극에 비하여 상대적으로 작은 배선, 차광막, 및 각종 소자 등의 차광체로 차단되지 않는 영역을 의미한다. 본 발명에 관련되는 「비개구 영역」이란, 표시에 기여하는 광이 투과하지 않는 영역을 의미하며, 예를 들어 화소내에 비투명한 배선 혹은 전극, 혹은 각종 소자 등의 차광체가 배치 형성되어 있는 영역을 의미한다.
채널 영역은, 표시 영역에 있어서의 일 방향을 따른 채널 길이를 갖는다. 본 발명에 관련되는 「일 방향」이란, 예를 들어 기판 상에서 매트릭스 형상으로 규정된 복수의 화소의 행방향, 즉 복수의 데이터선이 배열되는 배열 방향 혹은 복수의 주사선의 각각이 연장되는 방향 (즉 X 방향), 또는 예를 들어 기판 상에서 매트릭스 형상으로 규정된 복수의 화소의 열방향, 즉 복수의 주사선이 배열되는 배열 방향 혹은 복수의 데이터선의 각각이 연장되는 방향 (즉 Y 방향) 을 의미한다.
데이터선측 소스 드레인 영역은 데이터선과 서로 전기적으로 접속되고, 화소 전극측 소스 드레인 영역은 화소 전극과 서로 전기적으로 접속된다. 게다가, 반도체층의 채널 영역과 데이터선측 소스 드레인 영역 사이에는 제 1 접합 영역이 형성되고, 반도체층의 채널 영역과 화소 전극측 소스 드레인 영역 사이에는 제 2 접합 영역이 형성된다. 제 1 접합 영역은, 채널 영역과 데이터선측 소스 드레인 영역의 접합부에 형성되는 영역이고, 제 2 접합 영역은, 채널 영역과 화소 전극측 소스 드레인 영역의 접합부에 형성되는 영역이다. 즉, 제 1 및 제 2 접합 영역은, 예를 들어, 트랜지스터가 예를 들어 PNP 형 혹은 NPN 형 트랜지스터 (즉, N 채널형 혹은 P 채널형 트랜지스터) 로서 형성된 경우에 있어서의 PN 접합 영역이나, 트랜지스터가 LDD 구조를 갖는 경우에 있어서의 LDD 영역 (즉, 예를 들어 이온 플랜테이션법 등의 불순물 주입에 의해 반도체층에 불순물을 주입하여 이루어지는 불순물 영역) 을 의미한다.
차광부는, 기판 상의 적층 구조에 있어서 반도체층보다도 상층측에, 전형적으로는, 반도체층을 덮도록 형성된다. 또한, 차광부는, 비개구 영역에 있어서 일 방향에 교차하는 다른 방향을 따라 연장하는 연장부를 갖고 있어도 된다. 차광부는, 차광막과 같이 차광성을 갖는 단층 혹은 복수층으로 이루어지는 막 형상의 차광체이어도 되고, 차광성을 갖는 전극을 포함하는 각종 소자이어도 된다. 차광부는, 제 1 접합 영역을 덮는 제 1 부분과, 제 2 접합 영역을 덮는 제 2 부분을 갖는다. 따라서, 제 1 및 제 2 접합 영역에 상층측으로부터 입사되는 광을, 제 1 및 제 2 부분의 각각에 의해 차광할 수 있다. 따라서, 제 1 및 제 2 접합 영역에 있어서의 광 리크 전류의 발생을 저감시킬 수 있다.
본 발명에서는 특히, 차광부에 있어서의, 제 2 접합 영역을 덮는 제 2 부분은, 제 1 접합 영역을 덮는 제 1 부분보다도 일 방향에 교차하는 다른 방향의 폭이 넓어지도록 구성된다. 즉, 제 2 부분은, 예를 들어 Y 방향을 따라 연장되는 반도체층에 대하여, 예를 들어 X 방향의 폭이, 제 1 부분보다도 넓어지도록 구성된다. 바꾸어 말하면, 제 2 부분은, 다른 방향을 따라, 제 1 부분보다도 길게 연장되는 연장부를 갖는다. 따라서, 제 2 접합 영역에 입사되는 광을, 제 1 접합 영역에 입사되는 광보다도 확실하게 차광할 수 있다. 즉, 제 2 접합 영역에 도달하는 광을 차단하는 차광성을, 제 1 접합 영역에 도달하는 광을 차단하는 차광성보다도 높일 수 있다 (즉, 강화시킨다). 여기서, 본원 발명자는, 트랜지스터의 동작시에, 제 2 접합 영역에 있어서, 제 1 접합 영역에 비하여 광 리크 전류가 상대적으로 발생하기 쉽다고 추찰하고 있다. 따라서, 제 2 부분이 제 1 부분보다도 넓은 폭을 갖도록 형성됨으로써, 광 리크 전류가 상대적으로 발생하기 쉬운 제 2 접합 영역에 대한 차광성을 높일 수 있고, 트랜지스터에 흐르는 광 리크 전류를 효과적으로 저감시킬 수 있다. 거꾸로 말하면, 제 2 접합 영역에 비하여 광 리크 전류가 상대적으로 발생하기 어려운 제 1 접합 영역을 덮는 제 1 부분이, 제 2 부분보다도 좁은 폭을 갖도록 형성됨으로써, 개구율의 쓸데없는 저하를 방지할 수 있다.
즉, 제 2 부분의 폭을 넓게 형성함으로써, 광 리크 전류가 상대적으로 발생하기 쉬운 제 2 접합 영역에 대한 차광성을 향상시키면서, 제 1 부분의 폭을 좁게 형성함으로써, 개구율의 쓸데없는 저하를 방지할 수 있다. 즉, 광 리크 전류가 발생하기 쉬운 제 2 접합 영역에 대한 차광성을, 말하자면 핀포인트로 높임으로써, 개구율의 쓸데없는 저하를 초래하지 않고, 트랜지스터에 있어서의 광 리크 전류를 효과적으로 저감시킬 수 있다. 여기서, 「개구율」이란, 개구 영역 및 비개구 영역을 부가한 화소의 사이즈에 있어서의 개구 영역의 비율을 의미하고, 개구율이 클수록 본 발명에 관련되는 전기 광학 장치용 기판을 구비한 전기 광학 장치의 표시 성능이 향상된다.
이상 설명한 바와 같이, 본 발명에 관련되는 제 1 전기 광학 장치용 기판에 의하면, 개구율의 쓸데없는 저하를 초래하지 않고, 광 리크 전류의 발생에 기인하여 발생하는 플리커 등의 표시 불량을 저감시킬 수 있는 전기 광학 장치를 제공할 수 있다.
본 발명에 관련되는 제 1 전기 광학 장치용 기판의 일 양태에서는, 상기 제 2 접합 영역은 LDD 영역이다.
이 양태에 의하면, 트랜지스터는 LDD 구조를 갖는다. 따라서, 트랜지스터의 비동작시에 있어서, 데이터선측 소스 드레인 영역 및 화소 전극측 소스 드레인 영역에 흐르는 오프 전류를 저감시키고, 또한 트랜지스터의 동작시에 흐르는 온 전류의 저하를 억제할 수 있다.
본 발명에 관련되는 제 1 전기 광학 장치용 기판의 다른 양태에서는, 상기 차광부는, 상기 트랜지스터의 바로 위에 배치된다.
이 양태에 의하면, 기판 상의 적층 구조에 있어서의 차광부 및 트랜지스터 사이에 있어서 반도체층에 대하여 경사지게 입사되는 입사광을 보다 저감시킬 수 있다. 보다 구체적으로는, 차광부 및 트랜지스터 사이에 차광부와는 별도의 다른 차광막을 개재시키는 경우에 비하여, 차광부 및 트랜지스터의 적층 방향의 거리를 가깝게 할 수 있고, 그 만큼 반도체층의 법선 방향에 대하여 큰 각도로 당해 반도체층에 경사지게 입사되는 광을 차광부에 의해 차단할 수 있다.
본 발명에 관련되는 제 1 전기 광학 장치용 기판의 다른 양태에서는, 상기 차광부는, 1 쌍의 용량 전극 및 그 1 쌍의 용량 전극 사이에 끼워진 유전체막을 갖는 용량 소자이고, 상기 용량 소자는, 상기 데이터선을 통하여 상기 화소 전극에 화상 신호가 공급되었을 때에, 상기 화소 전극의 전위를 유지한다.
이 양태에 의하면, 용량 소자는, 화소 전극의 전위를 일시적으로 유지하는 유지 용량이다. 용량 소자를 차광부로서 겸용함으로써, 별도 차광막을 형성하는 경우에 비하여 당해 전기 광학 장치용 기판에 있어서의 회로 구성 및 당해 회로를 구성하는 배선 등의 레이아웃을 간략화할 수 있다.
상기 서술한 차광부가 용량 소자인 양태에서는, 상기 1 쌍의 용량 전극의 적어도 일방은, 도전성 차광막을 포함하여 이루어지도록 해도 된다.
이 양태에 의하면, 트랜지스터 상에 예를 들어 층간 절연막을 개재하여 근접 배치할 수 있는 용량 소자에 의하여, 반도층에 상층측으로부터 입사되는 광을 확실하게 차광할 수 있다. 또한, 도전성 차광막으로는, 예를 들어 도전성 폴리실리콘, 티탄 (Ti), 크롬 (Cr), 텅스텐 (W), 탄탈 (Ta), 몰리브덴 (Mo) 등의 고융점 금속 중 적어도 하나를 포함하는 금속 단체, 합금, 금속 실리사이드, 폴리실리사이 드, 이들을 적층한 것, 혹은 텅스텐 실리사이드를 들 수 있다.
본 발명에 관련되는 제 2 전기 광학 장치용 기판은 상기 과제를 해결하기 위하여, 기판과, 상기 기판 상에서 서로 교차하는 복수의 데이터선 및 복수의 주사선과, 상기 복수의 데이터선 및 상기 복수의 주사선의 교차에 대응하여 규정되고, 또한 상기 기판 상의 표시 영역을 구성하는 복수의 화소 각각에 형성된 화소 전극과, (i) 상기 복수의 화소 각각의 개구 영역을 서로 떨어뜨리는 비개구 영역 중 상기 표시 영역내의 제 1 방향을 따라 연장되는 제 1 영역에 있어서 상기 제 1 방향을 따른 채널 길이를 갖는 채널 영역과, 상기 데이터선에 전기적으로 접속된 데이터선측 소스 드레인 영역과, 상기 화소 전극에 전기적으로 접속된 화소 전극측 소스 드레인 영역과, 상기 채널 영역 및 상기 데이터선측 소스 드레인 영역 사이에 형성된 제 1 접합 영역과, 상기 채널 영역 및 상기 화소 전극측 소스 드레인 영역 사이에 형성된 제 2 접합 영역을 갖는 반도체층, 그리고 (ⅱ) 상기 비개구 영역 중 상기 제 1 방향에 교차하는 제 2 방향을 따라 연장되는 제 2 영역 및 상기 제 1 영역이 서로 교차하는 교차 영역에 있어서 상기 채널 영역에 중첩되는 게이트 전극을 갖는 트랜지스터와, 상기 반도체층보다도 상층측에 형성되어 있고, 상기 제 1 방향 및 상기 제 2 방향의 각각을 따라 연장되는 제 1 부분 및 제 2 부분, 그리고 상기 교차 영역에 있어서 상기 제 1 부분 및 상기 제 2 부분이 서로 교차하는 교차부를 갖는 차광부를 구비하고, 상기 제 2 접합 영역의 적어도 일부는, 상기 교차 영역에 있어서 상기 교차부와 중첩된다.
본 발명에 관련되는 제 2 전기 광학 장치용 기판에 의하면, 상기 서술한 본 발명에 관련되는 제 1 전기 광학 장치용 기판과 대체로 동일하게, 화상 표시가 가능해진다.
트랜지스터는, 채널 영역을 포함하는 반도체층과, 그 채널 영역에 중첩되는 게이트 전극을 갖는다. 채널 영역은, 복수의 화소 각각의 개구 영역을 서로 떨어뜨리는 비개구 영역 중 표시 영역내의 제 1 방향을 따라 연장되는 제 1 영역에 있어서 제 1 방향을 따른 채널 길이를 갖는다. 여기서, 본 발명에 관련되는 「제 1 영역」이란, 서로 인접하는 개구 영역을 서로 떨어뜨리도록 표시 영역에 격자 형상으로 연장되는 비개구 영역 중 당해 표시 영역의 제 1 방향으로 연장되는 영역이다. 보다 구체적으로는, 예를 들어 기판 상에서 매트릭스 형상으로 규정된 복수의 화소의 열방향, 즉 복수의 주사선이 배열되는 배열 방향이다. 복수의 주사선에 교차하는 데이터선은, 제 1 영역에 형성되어 있게 되고, 주사선은 후술하는 제 2 영역에 형성되어 있다. 반도체층은, 채널 영역 및 데이터선측 소스 드레인 영역 사이에 형성된 제 1 접합 영역과, 채널 영역 및 화소 전극측 소스 드레인 영역 사이에 형성된 제 2 접합 영역을 갖는다. 즉, 반도체층은, 채널 영역을 기준으로 하여, 데이터선측 소스 드레인 영역의 측에 형성된 제 1 접합 영역과 화소 전극측 소스 드레인 영역의 측에 형성된 제 2 접합 영역을 갖는다.
게이트 전극은, 비개구 영역 중 제 1 방향에 교차하는 제 2 방향으로 연장되는 제 2 영역 및 제 1 영역이 서로 교차하는 교차 영역에 있어서 채널 영역에 중첩된다. 여기서, 본 발명에 관련되는 「제 2 영역」이란, 예를 들어 비개구 영역 중 데이터선에 교차하는 주사선이 배치된 영역이다. 게이트 전극은, 주사선 중 채널 영역에 중첩되는 부분이어도 되고, 주사선과는 별도로 형성된 도전막이어도 된다. 이러한 도전막은, 컨택트홀 등의 접속 수단을 통하여 주사선에 전기적으로 접속된다. 본 발명에 관련되는 「교차 영역」이란, 제 1 영역 및 제 2 영역이 교차하는 영역, 보다 구체적으로는, 비개구 영역 중 서로 인접한 4 개 화소의 각각의 개구 영역 상호의 중간에 위치하는 영역이다.
차광부는, 기판 상의 적층 구조에 있어서 반도체층보다 상층측에 형성되어 있고, 제 1 방향 및 제 2 방향의 각각을 따라 연장되는 제 1 부분 및 제 2 부분, 그리고 교차 영역에 있어서 제 1 부분 및 제 2 부분이 서로 교차하여 이루어지는 교차부를 갖는다. 제 1 부분은, 교차 영역을 기준으로 하여 제 1 방향을 따른 일방으로 연장되어 있어도 되고, 제 1 방향을 따라 교차 영역의 양측을 향하여 연장되어 있어도 된다. 또한, 제 2 부분은, 교차 영역으로부터 제 2 방향을 따라 연장되어 있다. 제 2 부분은, 제 2 방향을 따라 교차 영역의 양측의 각각으로 연장되어 있어도 되고, 편측으로 연장되어 있어도 된다. 요컨대, 차광부는, 교차 영역에 위치하는 교차부를 기준으로 하여 서로 교차하는 제 1 방향 및 제 2 방향의 각각으로 연장되는 부분을 갖고 있으면 된다. 제 2 접합 영역에 도달하는 광을 차단하는 차광성을 높이는 관점에서 보면, 제 2 부분은 교차 영역의 양측의 각각으로 연장되어 있는 것이 바람직하다.
본 발명에서는 특히, 제 2 접합 영역의 적어도 일부는, 교차 영역에 있어서 교차부와 중첩된다. 예를 들어, 반도체층은, 제 2 접합 영역이 교차 영역에 있어서 교차부와 중첩됨과 함께, 제 1 접합 영역이 교차부와 중첩되지 않도록 배치해 도 된다. 상기 서술한 바와 같이, 본원 발명자는, 트랜지스터의 동작시에, 제 2 접합 영역에 있어서, 제 1 접합 영역에 비하여 광 리크 전류가 상대적으로 발생하기 쉽다고 추찰하고 있다. 교차부 및 제 2 부분은, 제 2 접합 영역의 적어도 일부가 교차부에 중첩됨으로써, 제 2 접합 영역이 교차부와 중첩되지 않는 경우에 비하여 당해 제 2 접합 영역에 조사되는 광을 저감시킬 수 있다. 보다 구체적으로는, 제 1 방향에 있어서, 제 1 부분의 표면을 따르도록 당해 표면의 법선 방향에 대하여 큰 각도로 제 2 접합 영역에 경사지게 입사되는 입사광은, 제 1 부분이 제 1 방향을 따라 연장되어 있기 때문에, 제 1 부분에 의해 차광된다. 한편, 제 2 방향에 있어서, 제 2 부분의 표면을 따르도록 당해 표면의 법선 방향에 대하여 큰 각도로 제 2 접합 영역에 경사지게 입사되는 입사광은, 교차부 및 제 2 방향을 따라 연장되는 제 2 부분에 의해 차광된다. 따라서, 제 2 접합 영역을 교차부에 중첩시킴으로써, 제 2 접합 영역에 대한 차광성을 높일 수 있다. 따라서, 광 리크 전류가 상대적으로 발생하기 쉬운 제 2 접합 영역에 대한 차광성을 높이기 위하여, 예를 들어 차광부의 제 1 부분 혹은 제 2 부분의 폭을 넓힐 필요가 없다. 즉, 본 발명에 의하면, 제 2 접합 영역에 대한 차광성을 향상시키면서도, 개구율의 저하를 거의 혹은 전혀 초래하지 않는다. 또한, 개구율을 향상시키는 관점에서 차광부의 제 1 부분 및 제 2 부분의 폭은 좁게 하는 것이 바람직하다. 즉, 교차부는 작게 하는 것이 바람직하다. 제 2 접합 영역과 비교하여, 광 리크 전류가 발생하기 어려운 제 1 접합 영역은, 교차부에 중첩되지 않아도 된다.
이상 설명한 바와 같이, 본 발명에 관련되는 제 2 전기 광학 장치용 기판에 의하면, 개구율의 쓸데없는 저하를 초래하지 않고, 광 리크 전류의 발생에 기인하여 발생하는 플리커 등의 표시 불량을 저감시킬 수 있는 전기 광학 장치를 제공할 수 있다.
본 발명에 관련되는 제 2 전기 광학 장치용 기판의 일 양태에서는, 상기 제 2 접합 영역은 LDD 영역이다.
이 양태에 의하면, 트랜지스터의 비동작시에 있어서, 데이터선측 소스 드레인 영역 및 화소 전극측 소스 드레인 영역에 흐르는 오프 전류를 저감시키고, 또한 트랜지스터의 동작시에 흐르는 온 전류의 저하를 억제할 수 있다.
본 발명에 관련되는 제 2 전기 광학 장치용 기판의 다른 양태에서는, 상기 게이트 전극은, 상기 제 2 영역에 있어서 상기 제 2 방향을 따라 연장되는 본선부와, 상기 제 1 영역에 있어서, 상기 본선부로부터 상기 제 1 방향을 따라 상기 제 1 접합 영역의 측으로 돌출된 볼록부를 갖는다.
이 양태에서는, 채널 길이는, 트랜지스터에 요구되는 소자 특성에 따라 설정되기 때문에, 제 2 접합 영역이 교차부에 중첩되도록 채널 영역의 크기, 혹은 당해 채널 길이를 따른 반도체층의 길이를 변경하는 것은, 본래의 트랜지스터의 소자 특성을 변경하게 된다. 따라서, 광 리크 전류의 발생을 저감시켰다 하더라도, 트랜지스터에 요구되는 스위칭 특성 등의 소자 특성 자체에 변경을 초래하게 되어, 광 리크 전류를 저감시킬 수 있는 이점이 얻어지는 반면, 본래의 소자 특성을 얻을 수 없게 된다. 특히, 채널 길이가, 게이트 전극의 본선부의 폭 이상인 경우, 제 2 접합 영역의 적어도 일부가 교차부에 중첩됨으로써 채널 영역이 제 1 방향을 따라 본선부로부터 비어져 나온다.
그런데 본 양태에 의하면, 게이트 전극은, 본선부로부터 제 1 방향을 따라 제 1 접합 영역의 측으로 돌출된 볼록부를 갖기 때문에, 제 1 방향을 따라 제 1 접합 영역의 측으로 어긋나게 채널 영역이 형성되어 있어도, 채널 영역에 중첩시켜 게이트 전극을 배치할 수 있다. 게다가, 볼록부는, 제 1 방향을 따라 연장되는 제 1 부분과 중첩되기 때문에, 비개구 영역을 증대시키는 경우도 없다. 따라서, 개구율을 저하시키지 않고, 채널 영역에 게이트 전극을 중첩시켜 배치할 수 있다.
상기 서술한 게이트 전극이 볼록부를 갖는 양태에서는, 상기 게이트 전극은, 상기 교차 영역에 있어서 상기 본선부가 상기 제 2 접합 영역에 중첩되지 않도록 상기 본선부가 부분적으로 노치되어 이루어지는 오목부를 갖도록 해도 된다.
이 양태에 의하면, 게이트 전극이 제 2 접합 영역에 중첩되지 않도록 하면서, 제 2 접합 영역을 교차부에 있어서의 중앙 부근에 중첩시킬 수 있다.
본 발명에 관련되는 제 2 전기 광학 장치용 기판의 다른 양태에서는, 상기 차광부는, 상기 트랜지스터의 바로 위에 배치된다.
이 양태에 의하면, 차광부 및 트랜지스터 사이에 있어서 반도체층에 대하여 경사지게 입사되는 입사광을 보다 저감시킬 수 있다.
본 발명에 관련되는 제 2 전기 광학 장치용 기판의 다른 양태에서는, 상기 차광부는, 1 쌍의 용량 전극 및 상기 1 쌍의 용량 전극 사이에 끼워진 유전체막을 갖는 용량 소자이고, 상기 용량 소자는, 상기 데이터선을 통하여 상기 화소 전극에 화상 신호가 공급되었을 때에, 상기 화소 전극의 전위를 유지한다.
이 양태에 의하면, 용량 소자를 차광부로서 겸용함으로써, 별도 차광막을 형성하는 경우에 비하여 당해 전기 광학 장치용 기판에 있어서의 회로 구성 및 당해 회로를 구성하는 배선 등의 레이아웃을 간략화할 수 있다.
상기 서술한 차광부가 용량 소자인 양태에서는, 상기 1 쌍의 용량 전극의 각각은, 금속막으로 형성되도록 해도 된다.
이 양태에 의하면, 용량 소자는, 금속막-유전체막 (절연막)－금속막이 적층되어 이루어지는, 소위 MIM (Metal-Insulator-Metal) 구조를 갖는다. 이러한 용량 소자에 의하면, 1 쌍의 용량 전극에 공급되는 각종 신호에 따라 당해 1 쌍의 용량 전극에서 소비되는 소비 전력을 저감시킬 수 있다. 게다가, 반도체층에 비하여 도전율이 높기 때문에, 당해 화상 신호의 공급에 따라 화상 신호에 따른 전위가 즉석에서 화소 전극에 공급되기 때문에, 화질을 높일 수 있다.
상기 서술한, 차광부가 용량 소자인 양태에서는, 상기 1 쌍의 용량 전극의 일방은, 반도체로 형성되도록 해도 된다.
이 양태에 의하면, 용량 소자는, 금속막-유전체막 (절연막)－반도체막이 적층되어 이루어지는, 소위 MIS (Metal-Insulator-Semiconductor) 구조를 갖는다. 이러한 용량 소자에 의하면, 예를 들어 일방의 용량 전극이 되는 반도체층을 화소 전극에 전기적으로 접속할 수도 있다.
본 발명에 관련되는 전기 광학 장치는 상기 과제를 해결하기 위하여, 상기 서술한 본 발명에 관련되는 제 1 또는 제 2 전기 광학 장치용 기판을 구비한다.
본 발명에 관련되는 전기 광학 장치에 의하면, 상기 서술한 본 발명에 관련되는 제 1 또는 제 2 전기 광학 장치용 기판을 구비하고 있기 때문에, 표시 성능이 우수한 전기 광학 장치를 제공할 수 있다.
본 발명에 관련되는 전자 기기는 상기 과제를 해결하기 위하여, 상기 서술한 본 발명에 관련되는 전기 광학 장치를 구비하여 이루어진다.
본 발명에 관련되는 전자 기기에 의하면, 상기 서술한 본 발명에 관련되는 전기 광학 장치를 구비하여 이루어지기 때문에, 고품위 표시가 가능한, 투사형 표시 장치, 휴대 전화, 전자 수첩, 워드프로세서, 뷰파인더형 또는 모니터 직시형 비디오 테이프 레코더, 워크스테이션, 화상 전화, POS 단말기, 터치 패널 등의 각종 전자 기기를 실현할 수 있다. 또한, 본 발명에 관련되는 전자 기기로서, 예를 들어 전자 페이퍼 등의 전기 영동 장치 등도 실현할 수 있다.
본 발명의 작용 및 다른 이득은 다음에 설명하는 실시하기 위한 최선의 형태에서 밝혀진다.
본 발명에 관련되는 제 1 전기 광학 장치용 기판에 의하면, 개구율의 쓸데없는 저하를 초래하지 않고, 광 리크 전류의 발생에 기인하여 발생하는 플리커 등의 표시 불량을 저감시킬 수 있는 전기 광학 장치를 제공할 수 있다.
본 발명에 관련되는 제 2 전기 광학 장치용 기판에 의하면, 개구율의 쓸데없는 저하를 초래하지 않고, 광 리크 전류의 발생에 기인하여 발생하는 플리커 등의 표시 불량을 저감시킬 수 있는 전기 광학 장치를 제공할 수 있다.
이하 도면을 참조하면서, 본 발명에 관련되는 전기 광학 장치용 기판 및 전기 광학 장치, 그리고 전자 기기의 각 실시형태를 설명한다. 또한, 본 실시형태에서는, 전기 광학 장치의 일례로서, 구동 회로 내장형 TFT 액티브 매트릭스 구동 방식의 액정 장치를 예로 든다.
＜제 1 실시형태＞
먼저, 본 실시형태에 관련되는 액정 장치의 전체 구성에 대하여, 도 1 및 도 2 를 참조하여 설명한다. 여기에 도 1 은, TFT 어레이 기판을 그 위에 형성된 각 구성 요소와 함께 대향 기판의 측에서 본 액정 장치의 평면도이며, 도 2 는, 도 1 의 H-H′선 단면도이다.
도 1 및 도 2 에 있어서, 본 실시형태에 관련되는 액정 장치에서는, TFT 어레이 기판 (10) 과 대향 기판 (20) 이 대향 배치되어 있다. TFT 어레이 기판 (10) 과 대향 기판 (20) 사이에 액정층 (50) 이 봉입되어 있다. TFT 어레이 기판 (10) 과 대향 기판 (20) 은, 복수의 화소부가 형성되는, 본 발명에 관련되는 「표시 영역」의 일례로서의 화상 표시 영역 (10a) 의 주위에 위치하는 시일 영역에 형성된 시일재 (52) 에 의해 서로 접착되어 있다.
시일재 (52) 는, 양 기판을 접합시키기 위한, 예를 들어 자외선 경화 수지, 열경화 수지 등으로 이루어지고, 제조 프로세스에 있어서 TFT 어레이 기판 (10) 상에 도포된 후, 자외선 조사, 가열 등에 의해 경화된 것이다. 시일재 (52) 중에는, TFT 어레이 기판 (10) 과 대향 기판 (20) 의 간격 (즉, 기판간 갭) 을 소정치 로 하기 위한 글래스 파이버 혹은 유리 비드 등의 갭재료가 산포되어 있다. 본 실시형태에 관련되는 액정 장치는, 프로젝터의 라이트 밸브용으로서 소형으로 확대 표시를 하는 데에 적합하다.
시일재 (52) 가 배치된 시일 영역의 내측에 병행하여, 화상 표시 영역 (10a) 의 액자 영역을 규정하는 차광성의 액자 차광막 (53) 이, 대향 기판 (20) 측에 형성되어 있다. 단, 이러한 액자 차광막 (53) 의 일부 또는 전부는, TFT 어레이 기판 (10) 측에 내장 차광막으로서 형성되어도 된다.
주변 영역 중, 시일재 (52) 가 배치된 시일 영역의 외측에 위치하는 영역에는, 데이터선 구동 회로 (101) 및 외부 회로 접속 단자 (102) 가 TFT 어레이 기판 (10) 의 1 변을 따라 형성되어 있다. 주사선 구동 회로 (104) 는, 이 1 변에 인접하는 2 변을 따르고, 또한, 액자 차광막 (53) 에 덮이도록 하여 형성되어 있다. 또한, 이와 같이 화상 표시 영역 (10a) 의 양측에 형성된 2 개의 주사선 구동 회로 (104) 사이를 연결하기 위하여, TFT 어레이 기판 (10) 의 나머지 1 변을 따르고, 또한, 액자 차광막 (53) 에 덮이도록 하여 복수의 배선 (105) 이 형성되어 있다.
대향 기판 (20) 의 4 개의 코너부에는, 양 기판 사이의 상하 도통 단자로서 기능하는 상하 도통재 (106) 가 배치되어 있다. 한편, TFT 어레이 기판 (10) 에는 이들 코너부에 대향하는 영역에 있어서 상하 도통 단자가 형성되어 있다. 이들에 의해, TFT 어레이 기판 (10) 과 대향 기판 (20) 사이에서 전기적인 도통을 취할 수 있다.
도 2 에 있어서, TFT 어레이 기판 (10) 상에는, 화소 스위칭용 TFT 나 주사선, 데이터선 등의 배선이 형성된 후의 화소 전극 (9a) 상에, 배향막이 형성되어 있다. 한편, 대향 기판 (20) 상에는, 대향 전극 (21) 외에, 격자 형상 또는 스트라이프 형상의 차광막 (23), 그리고 최상층 부분에 배향막이 형성되어 있다. 액정층 (50) 은, 예를 들어 1 종 또는 여러 종류의 네마틱 액정을 혼합한 액정으로 이루어지고, 이들 1 쌍의 배향막 사이에서, 소정의 배향 상태를 취한다.
TFT 어레이 기판 (10) 은 예를 들어 석영 기판, 유리 기판, 실리콘 기판 등의 투명 기판이다. 대향 기판 (20) 도 TFT 어레이 기판 (10) 과 동일하게 투명 기판이다.
TFT 어레이 기판 (10) 에는, 화소 전극 (9a) 이 형성되어 있고, 그 상측에는, 러빙 처리 등의 소정의 배향 처리가 실시된 배향막이 형성되어 있다. 예를 들어, 화소 전극 (9a) 은 ITO 막 등의 투명 도전막으로 이루어지고, 배향막은, 폴리이미드막 등의 유기막으로 이루어진다.
대향 기판 (20) 에는, 그 전체면에 걸쳐서 대향 전극 (21) 이 형성되어 있고, 그 하측에는, 러빙 처리 등의 소정의 배향 처리가 실시된 배향막 (22) 이 형성되어 있다. 대향 전극 (21) 은 예를 들어, ITO 막 등의 투명 도전막으로 이루어진다. 배향막 (22) 은, 폴리이미드막 등의 유기막으로 이루어진다.
대향 기판 (20) 에는, 격자 형상 또는 스트라이프 형상의 차광막을 형성하도록 해도 된다. 이러한 구성을 채택함으로써, 후술하는 상부 용량 전극 (300) 으로서 형성된 상측 차광막과 함께, TFT 어레이 기판 (10) 측으로부터의 입사광의 채널 영역 (1a′) 내지 그 주변으로의 침입을 보다 확실하게 저지할 수 있다.
이와 같이 구성되고, 화소 전극 (9a) 과 대향 전극 (21) 이 대면하도록 배치된 TFT 어레이 기판 (10) 과 대향 기판 (20) 사이에는, 액정층 (50) 이 형성된다. 액정층 (50) 은, 화소 전극 (9a) 으로부터의 전계가 인가되어 있지 않은 상태에서 배향막에 의해 소정의 배향 상태를 취한다.
또한, 도 1 및 도 2 에 나타낸 TFT 어레이 기판 (10) 상에는, 이들의 데이터선 구동 회로 (101), 주사선 구동 회로 (104) 등의 구동 회로에 추가하여, 화상 신호선 상의 화상 신호를 샘플링하여 데이터선에 공급하는 샘플링 회로, 복수의 데이터선에 소정 전압 레벨의 프리차지 신호를 화상 신호에 선행하여 각각 공급하는 프리차지 회로, 제조 도중이나 출하시의 당해 전기 광학 장치의 품질, 결함 등을 검사하기 위한 검사 회로 등을 형성해도 된다.
다음으로, 본 실시형태에 관련되는 액정 장치의 화소부의 전기적인 접속 구성에 대하여, 도 3 을 참조하여 설명한다. 여기에 도 3 은, 본 실시형태에 관련되는 액정 장치의 화상 표시 영역을 구성하는 매트릭스 형상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로도이다.
도 3 에 있어서, 화상 표시 영역 (10a) 을 구성하는 매트릭스 형상으로 형성된 복수의 화소 각각에는, 화소 전극 (9a) 및 본 발명에 관련되는 「트랜지스터」의 일례인 TFT (30) 가 형성되어 있다. TFT (30) 는, 화소 전극 (9a) 에 전기적으로 접속되어 있어, 액정 장치의 동작시에 화소 전극 (9a) 을 스위칭 제어한다. 화상 신호가 공급되는 데이터선 (6a) 은, TFT (30) 의 소스에 전기적으로 접속 되어 있다. 데이터선 (6a) 에 입력하는 화상 신호 (S1, S2, …, Sn) 는, 이 순서대로 선 (線) 순차로 공급해도 상관없고, 서로 인접하는 복수의 데이터선 (6a) 끼리에 대하여, 그룹마다 공급하도록 해도 된다.
TFT (30) 의 게이트에 주사선 (3a) 이 전기적으로 접속되어 있고, 액정 장치 (1) 는, 소정의 타이밍으로, 주사선 (3a) 에 펄스적으로 주사 신호 (G1, G2, …, Gm) 를, 이 순서대로 선 순차로 인가하도록 구성되어 있다. 화소 전극 (9a) 은, TFT (30) 의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT (30) 를 일정 기간만 그 스위치를 닫음으로써, 데이터선 (6a) 으로부터 공급되는 화상 신호 (S1, S2, …, Sn) 가 소정의 타이밍으로 입력된다. 화소 전극 (9a) 을 통하여 전기 광학 물질의 일례로서의 액정에 입력된 소정 레벨의 화상 신호 (S1, S2,…, Sn) 는, 대향 기판에 형성된 대향 전극 사이에서 일정 기간 유지된다.
액정층 (50) 을 구성하는 액정은, 인가되는 전압 레벨에 의해 분자 집합의 배향이나 질서가 변화함으로써, 광을 변조하고, 계조 표시를 가능하게 한다. 노멀리 화이트 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 감소되고, 노멀리 블랙 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 증가되며, 전체적으로 액정 장치로부터는 화상 신호에 따른 콘트라스트를 갖는 광이 출사된다. 여기서 유지된 화상 신호가 리크되는 것을 방지하기 위하여, 화소 전극 (9a) 과 대향 전극 사이에 형성되는 액정 용량과 병렬로, 본 발명에 관련되는 「차광부」의 일례인 축적 용량 (70a) 이 전기적으로 접속되어 있다. 축적 용량 (70a) 은, 화상 신호의 공급에 따라 각 화소 전극 (9a) 의 전위를 일시적으로 유지하는 유지 용량으로서 기능하는 용량 소자이다. 축적 용량 (70a) 에 의하면, 화소 전극 (9a) 에 있어서의 전위 유지 특성이 향상되고, 콘트라스트 향상이나 플리커의 저감과 같은 표시 특성의 향상이 가능해진다.
다음으로, 상기 서술한 활동을 실현하는 화소부의 구체적인 구성에 대하여, 도 4 및 도 5 를 참조하여 설명한다. 여기에 도 4 는, 서로 인접하는 복수의 화소부의 평면도이다. 도 5 는, 도 4 의 A-A′선 단면도이다. 또한, 도 4 및 도 5 에서는, 각 층·각 부재를 도면 상에서 인식할 수 있는 정도의 크기로 하기 위하여, 그 각 층·각 부재마다 축척을 상이하게 한다. 도 4 및 도 5 에서는, 설명의 편의상, 화소 전극 (9a) 보다 상측에 위치하는 부분의 도시를 생략하고 있다. 도 5 에 있어서, TFT 어레이 기판 (10) 에서부터 화소 전극 (9a) 까지의 부분이, 본 발명에 관련되는 「전기 광학 장치용 기판」의 일례를 구성하고 있다.
도 4 에 있어서, TFT 어레이 기판 (10) 상의 화상 표시 영역 (10a) 은, 화소 전극 (9a) 이 각각 형성된 복수의 화소에 의해 구성되어 있다.
화소 전극 (9a) 은, TFT 어레이 기판 (10) 상에, 매트릭스 형상으로 복수 형성되어 있다. 화소 전극 (9a) 의 종횡의 경계를 각각 따라 데이터선 (6a) 및 주사선 (3a) 이 형성되어 있다. 주사선 (3a) 은, X 방향을 따라 연장되어 있고, 데이터선 (6a) 은, 주사선 (3a) 과 교차하도록, Y 방향을 따라 연장되어 있다. 주사선 (3a) 및 데이터선 (6a) 이 서로 교차하는 지점의 각각에는 화소 스위칭용 TFT (30) 가 형성되어 있다.
주사선 (3a), 데이터선 (6a), 축적 용량 (70a), 하측 차광막 (11a), 중계층 (93) 및 TFT (30) 는, TFT 어레이 기판 (10) 상에서 평면적으로 보아, 화소 전극 (9a) 에 대응하는 각 화소의 개구 영역 (즉, 각 화소에 있어서, 표시에 실제로 기여하는 광이 투과 또는 반사되는 영역) 을 둘러싸는 비개구 영역내에 배치되어 있다. 즉, 이들 주사선 (3a), 축적 용량 (70a), 데이터선 (6a), 하측 차광막 (11a), 및 TFT (30) 는, 표시의 방해가 되지 않도록, 각 화소의 개구 영역이 아니라, 비개구 영역내에 배치되어 있다.
도 4 및 도 5 에 있어서, TFT (30) 는, 반도체층 (1a) 과, 게이트 전극이 되는 주사선 (3a) 의 일부를 구비하고 있다.
반도체층 (1a) 은, 예를 들어 폴리실리콘으로 이루어지고, Y 방향을 따른 채널 길이를 갖는 채널 영역 (1a′), 데이터선측 LDD 영역 (1b) 및 화소 전극측 LDD 영역 (1c), 그리고 데이터선측 소스 드레인 영역 (1d) 및 화소 전극선측 소스 드레인 영역 (1e) 으로 이루어진다. 즉, TFT (30) 는 LDD 구조를 갖고 있다. 또한, 데이터선측 LDD 영역 (1b) 은, 본 발명에 관련되는 제 1 접합 영역의 일례이며, 화소 전극측 LDD 영역 (1c) 은, 본 발명에 관련되는 제 2 접합 영역의 일례이다.
데이터선측 소스 드레인 영역 (1d) 및 화소 전극선측 소스 드레인 영역 (1e) 은, 채널 영역 (1a′) 을 기준으로 하여, Y 방향을 따라 거의 미러 대칭으로 형성되어 있다. 데이터선측 LDD 영역 (1b) 은, 채널 영역 (1a′) 및 데이터선측 소스 드레인 영역 (1d) 사이에 형성되어 있다. 화소 전극측 LDD 영역 (1c) 은, 채널 영역 (1a′) 및 화소 전극선측 소스 드레인 영역 (1e) 사이에 형성되어 있다. 데이터선측 LDD 영역 (1b), 화소 전극측 LDD 영역 (1c), 데이터선측 소스 드레인 영역 (1d) 및 화소 전극선측 소스 드레인 영역 (1e) 은, 예를 들어 이온 플랜테이션법 등의 불순물 주입에 의해 반도체층 (1a) 에 불순물을 주입하여 이루어지는 불순물 영역이다. 데이터선측 LDD 영역 (1b) 및 화소 전극측 LDD 영역 (1c) 은 각각, 데이터선측 소스 드레인 영역 (1d) 및 화소 전극선측 소스 드레인 영역 (1e) 보다도 불순물이 적은 저농도 불순물 영역으로서 형성된다. 이러한 불순물 영역에 의하면, TFT (30) 의 비동작시에 있어서, 소스 영역 및 드레인 영역에 흐르는 오프 전류를 저감시키고, 또한 TFT (30) 의 동작시에 흐르는 온 전류의 저하를 억제할 수 있다. 또한, TFT (30) 는, LDD 구조를 갖는 것이 바람직하지만, 데이터선측 LDD 영역 (1b), 화소 전극측 LDD 영역 (1c) 에 불순물 주입을 하지 않는 오프셋 구조이어도 되고, 게이트 전극을 마스크로 하여 불순물을 고농도로 주입하여 데이터선측 소스 드레인 영역 및 화소 전극선측 소스 드레인 영역을 형성하는 자기 정합형이어도 된다.
도 4 및 도 5 에 나타내는 바와 같이, TFT (30) 의 게이트 전극은, 주사선 (3a) 의 일부로서 형성되어 있고, 예를 들어 도전성 폴리실리콘으로 형성되어 있다. 주사선 (3a) 은, X 방향을 따라 연장되는 본선 부분과 함께, TFT (30) 의 채널 영역 (1a′) 중 그 본선 부분이 중첩되지 않는 영역과 중첩되도록 Y 방향을 따라 그 본선부로부터 양측으로 연장되는 부분을 갖고 있다. 이러한 주사선 (3a) 중 채널 영역 (1a′) 과 중첩되는 부분이 게이트 전극으로서 기능한다. 게이트 전극 및 반도체층 (1a) 사이는, 게이트 절연막 (2) (보다 구체적으로는, 2 층의 절연막 (2a 및 2b)) 에 의해 절연되어 있다.
TFT (30) 의 하측에 하지 절연막 (12) 을 개재하여 격자 형상으로 형성된 하측 차광막 (11a) 은, TFT 어레이 기판 (10) 측으로부터 장치내에 입사되는 복귀광으로부터 TFT (30) 의 채널 영역 (1a′), 및 그 주변을 차광한다. 하측 차광막 (11a) 은, 예를 들어, Ti, Cr, W, Ta, Mo, Pd 등의 고융점 금속 중 적어도 하나를 포함하는, 금속 단체, 합금, 금속 실리사이드, 폴리실리사이드, 이들을 적층한 것 등으로 이루어진다.
하지 절연막 (12) 은, 하측 차광막 (11a) 으로부터 TFT (30) 를 층간 절연하는 기능 외에, TFT 어레이 기판 (10) 의 전체면에 형성됨으로써, TFT 어레이 기판 (10) 표면의 연마시에 있어서의 거칠기나, 세정 후에 남는 오염 등에서 화소 스위칭용 TFT (30) 의 특성의 열화를 방지하는 기능을 갖는다.
도 5 에 있어서, TFT 어레이 기판 (10) 상의 TFT (30) 보다도 층간 절연막 (41) 을 개재하여 상층측에는, 축적 용량 (70a) 이 형성되어 있다. 축적 용량 (70a) 은, 하부 용량 전극 (71m) 및 상부 용량 전극 (300) 이 유전체막 (75a) 을 개재하여 대향 배치됨으로써 형성되어 있다.
상부 용량 전극 (300) 은, TFT (30) 의 화소 전극선측 소스 드레인 영역 (1e) 및 화소 전극 (9a) 에 전기적으로 접속된 화소 전위측 용량 전극이다. 보다 구체적으로는, 상부 용량 전극 (300) 은, 컨택트홀 (84a) 을 통하여 중계층 (93) 에 전기적으로 접속되어 있고, 중계층 (93) 과 함께 화소 전극선측 소스 드레인 영역 (1e) 및 화소 전극 (9a) 사이의 전기적인 접속을 중계한다. 게다가, 중계층 (93) 은, 중계층 (93) 의 일부인 볼록부 (93a) 및 당해 볼록부 (93a) 에 전기적으로 접속된 컨택트홀 (85a) 을 통하여 화소 전극 (9a) 에 전기적으로 접속되어 있다. 따라서, 화소 전극 (9a) 및 상부 용량 전극 (300) 은, 전기적으로 접속되어 있다.
상부 용량 전극 (300) 은, 예를 들어 금속 또는 합금을 포함하여 TFT (30) 의 상측에 형성된 비투명한 금속막이다. 상부 용량 전극 (300) 은, TFT (30) 를 차광하는 상측 차광막 (혹은, 내장 차광막) 으로서도 기능한다. 상부 용량 전극 (300) 은, Al (알루미늄), Ag (은) 등의 금속을 포함하여 형성되어 있다.
또한, 상부 용량 전극 (300) 은, 본 발명에 관련되는 「도전성 차광막」으로서, 예를 들어, Ti (티탄), Cr (크롬), W (텅스텐), Ta (탄탈), Mo (몰리브덴), Pd (팔라듐) 등의 고융점 금속 중 적어도 하나를 포함하는, 금속 단체, 합금, 금속 실리사이드, 폴리실리사이드, 이들을 적층한 것으로 구성되어 있어도 된다. 이 경우에는, 상부 용량 전극 (300) 의 상측 차광막으로서의 기능을 한층 더 높일 수 있다.
하부 용량 전극 (71m) 은, 화소 전극 (9a) 이 배치된 화상 표시 영역 (10a) 으로부터 그 주위로 연장 설치되어 있다. 하부 용량 전극 (71m) 은, 정전위원과 전기적으로 접속되고, 고정 전위로 유지된 고정 전위측 용량 전극이다.
하부 용량 전극 (71m) 도, 상부 용량 전극 (300) 과 동일하게 비투명한 금속막이다. 따라서, 축적 용량 (70a) 은, 금속막-유전체막 (절연막)－금속막의 3 층 구조를 갖는, 소위 MIM 구조를 갖고 있다. 여기서, 하부 용량 전극 (71m) 은, 복수의 화소에 걸쳐서 연장되고, 이들 복수의 화소에 의해 공용된다.
본 실시형태에서는 특히, 하부 용량 전극 (71m) 이 금속막으로서 형성되어 있기 때문에, 반도체를 사용하여 하부 용량 전극 (71m) 을 구성하는 경우에 비하여 액정 장치의 구동시에, 당해 액정 장치 전체적으로 소비되는 소비 전력을 저감시킬 수 있고, 또한 각 화소부에 있어서의 소자의 고속 동작이 가능해진다. 따라서, 본 실시형태에 관련되는 액정 장치는, 고품위 화상 표시가 가능하다.
유전체막 (75a) 은, 예를 들어 HTO (High Temperature Oxide) 막, LTO (Low Temperature Oxide) 막 등의 산화실리콘막, 혹은 질화실리콘막 등으로 구성된 단층 구조, 혹은 다층 구조를 갖고 있다.
도 5 에 있어서, TFT 어레이 기판 (10) 상의 축적 용량 (70a) 보다도 층간 절연막 (42) 을 개재하여 상층측에는, 데이터선 (6a) 및 중계층 (93) 이 형성되어 있다.
데이터선 (6a) 은, 반도체층 (1a) 의 데이터선측 소스 드레인 영역 (1d) 에, 층간 절연막 (41 및 42) 그리고 게이트 절연막 (2) 을 관통하는 컨택트홀 (81a) 을 통하여 전기적으로 접속되어 있다. 데이터선 (6a) 및 컨택트홀 (81a) 내부는, 예를 들어, Al－Si－Cu, Al－Cu 등의 Al (알루미늄) 함유 재료, 또는 Al 단체, 혹은 Al 층과 TiN 층 등과의 다층막으로 이루어진다. 데이터선 (6a) 은, TFT (30) 를 차광하는 기능도 갖고 있다.
중계층 (93) 은, 층간 절연막 (42) 상에 있어서 데이터선 (6a) 과 동일 층에 형성되어 있다. 데이터선 (6a) 및 중계층 (93) 은, 예를 들어 금속막 등의 도 전 재료로 구성되는 박막을 층간 절연막 (42) 상에 박막 형성법을 사용하여 형성해 두고, 당해 박막을 부분적으로 제거, 즉 패터닝함으로써 서로 이간시킨 상태로 형성된다. 따라서, 데이터선 (6a) 및 중계층 (93) 을 동일 공정으로 형성할 수 있기 때문에, 장치의 제조 프로세스를 간편하게 할 수 있다.
도 5 에 있어서, 화소 전극 (9a) 은, 데이터선 (6a) 보다도 층간 절연막 (43) 을 개재하여 상층측에 형성되어 있다. 화소 전극 (9a) 은, 상부 용량 전극 (300), 컨택트홀 (83a, 84a 및 85a), 그리고 중계층 (93) 을 개재하여 반도체층 (1a) 의 화소 전극선측 소스 드레인 영역 (1e) 에 전기적으로 접속되어 있다. 컨택트홀 (85a) 은, 층간 절연층 (43) 에 개공된 구멍부의 내벽에 ITO 등의 화소 전극 (9a) 을 구성하는 도전 재료가 막형성됨으로써 형성되어 있다. 화소 전극 (9a) 의 상측 표면에는, 러빙 처리 등의 소정의 배향 처리가 실시된 배향막이 형성되어 있다.
이상 설명한 화소부의 구성은, 도 4 에 나타내는 바와 같이, 각 화소부에 공통적이다. 화상 표시 영역 (10a) (도 1 참조) 에는, 이러한 화소부가 주기적으로 형성되어 있게 된다. 한편, 본 실시형태에 관련되는 액정 장치에서는, 화상 표시 영역 (10a) 의 주위에 위치하는 주변 영역에, 도 1 및 도 2 를 참조하여 설명한 바와 같이, 주사선 구동 회로 (104) 및 데이터선 구동 회로 (101) 등의 구동 회로가 형성되어 있다.
다음으로, 본 실시형태에 관련되는 액정 장치의 차광부로서의 축적 용량을 구성하는 1 쌍의 용량 전극의 평면 형상에 대하여, 도 6 을 참조하여 상세하게 설 명한다. 여기에 도 6 은, 본 실시형태에 관련되는 액정 장치의 축적 용량을 구성하는 1 쌍의 용량 전극의 평면 형상을 나타내는 평면도이다. 또한, 도 6 에서는, 도 4 에 나타낸 화소부를 구성하는 구성 요소 중, TFT (30), 주사선 (3a) 및 축적 용량 (70a) 을 확대하여 나타내고 있다.
도 6 에 나타내는 바와 같이, 축적 용량 (70a) 을 구성하는 상부 용량 전극 (300) 은, 데이터선측 LDD 영역 (1b) 을 덮는 제 1 부분 (301) 과, 화소 전극측 LDD 영역 (1c) 을 덮는 제 2 부분 (302) 을 갖고 있다. 따라서, 데이터선측 LDD 영역 (1b) 및 화소 전극측 LDD 영역 (1c) 에 상층측으로부터 입사되는 광을, 제 1 부분 (301) 및 제 2 부분 (302) 의 각각에 의해 차광할 수 있다. 따라서, 데이터선측 LDD 영역 (1b) 및 화소 전극측 LDD 영역 (1c) 에 있어서의 광 리크 전류의 발생을 저감시킬 수 있다.
본 실시형태에서는 특히, 상부 용량 전극 (300) 에 있어서의 제 2 부분 (302) 은, 제 1 부분 (301) 보다도 X 방향의 폭이 넓어지도록 구성되어 있다. 즉, 제 2 부분 (302) 의 X 방향의 폭 (W2) 은, 제 1 부분 (301) 의 X 방향의 폭 (W1) 보다도 넓게 되어 있다. 따라서, 화소 전극측 LDD 영역 (1c) 에 입사되는 광을, 데이터선측 LDD 영역 (1b) 에 입사되는 광보다도 확실하게 차광할 수 있다. 즉, 화소 전극측 LDD 영역 (1c) 에 도달하는 광을 차단하는 차광성을, 데이터선측 LDD 영역 (1b) 에 도달하는 광을 차단하는 차광성보다도 높이거나 혹은 강화할 수 있다. 여기서, 이후에 상세히 서술하는 바와 같이, 본원 발명자는, TFT (30) 의 동작시에, 화소 전극측 LDD 영역 (1c) 에 있어서, 데이터선측 LDD 영역 (1b) 에 비하여 광 리크 전류가 상대적으로 발생하기 쉽다고 추찰하고 있다. 즉, TFT (30) 의 동작시에, 화소 전극측 LDD 영역 (1c) 에 광이 조사된 경우에는, 데이터선측 LDD 영역 (1b) 에 광이 조사된 경우보다도, TFT (30) 에 있어서의 광 리크 전류가 발생하기 쉽다고 추찰하고 있다. 따라서, 제 2 부분 (302) 이 제 1 부분 (301) 의 폭 (W1) 보다도 넓은 폭 (W2) 을 갖도록 형성됨으로써, 광 리크 전류가 상대적으로 발생하기 쉬운 화소 전극측 LDD 영역 (1c) 에 대한 차광성을 높일 수 있고, TFT (30) 에 흐르는 광 리크 전류를 효과적으로 저감시킬 수 있다. 거꾸로 말하면, 화소 전극측 LDD 영역 (1c) 에 비하여 광 리크 전류가 상대적으로 발생하기 어려운 데이터선측 LDD 영역 (1b) 을 덮는 제 1 부분 (301) 이, 제 2 부분 (302) 보다도 좁은 폭 (W1) 을 갖도록 형성됨으로써, 개구율의 쓸데없는 저하를 방지할 수 있다.
즉, 제 2 부분 (302) 의 폭 (W2) 을, 보다 넓게 형성함으로써, 광 리크 전류가 상대적으로 발생하기 쉬운 화소 전극측 LDD 영역 (1c) 에 대한 차광성을 향상시키면서, 제 1 부분 (301) 의 폭 (W1) 을, 보다 좁게 형성함으로써, 개구율의 쓸데없는 저하를 방지할 수 있다. 즉, 광 리크 전류가 발생하기 쉬운 화소 전극측 LDD 영역 (1c) 에 대한 차광성만을, 말하자면 핀포인트로 높임으로써, 개구율의 쓸데없는 저하를 초래하지 않고, 트랜지스터에 있어서의 광 리크 전류를 효과적으로 저감시킬 수 있다.
여기서, 상기 서술한 TFT (30) 의 동작시에, 화소 전극측 LDD 영역 (1c) 에 있어서, 데이터선측 LDD 영역 (1b) 에 비하여 광 리크 전류가 상대적으로 발생하기 쉬운 이유에 대하여, 도 7 내지 도 12 를 참조하여 상세하게 설명한다.
먼저, 테스트용 TFT 에 광을 조사한 경우에 있어서의, 드레인 전류의 크기를 측정한 측정 결과에 대하여, 도 7 을 참조하여 설명한다. 여기에 도 7 은, 테스트용 TFT 에 있어서의 광조사 위치와 드레인 전류의 관계를 나타내는 그래프이다.
도 7 에 있어서, 데이터 (E1) 는, 테스트용 단체의 TFT, 즉 TEG (Test Element Group) 에 대하여, 광스폿 (light spot; 약 2.4um 의 가시광 레이저) 을 드레인 영역측에서부터 소스 영역측으로 순서대로 주사하면서 조사한 경우에 있어서의 드레인 전류의 크기를 측정한 결과를 나타내고 있다. TEG 는, 채널 영역, 소스 영역 및 드레인 영역에 추가하여, 채널 영역과 소스 영역의 접합부에 형성된 소스측 접합 영역, 및 채널 영역과 드레인 영역의 접합부에 형성된 드레인측 접합 영역을 갖고 있다.
또한, 도 7 의 횡축은, 광스폿이 조사된 광조사 위치를 나타내고 있고, 채널 영역과 드레인측 접합 영역의 경계 및 채널 영역과 소스측 접합 영역의 경계, 그리고 채널 영역을 제로로 하고 있다. 도 7 의 종축은, 드레인 전류의 크기 (단, 소정의 값으로 규격화된 상대치) 를 나타내고 있고, 드레인 전류가 드레인 영역에서부터 소스 영역을 향하여 흐르고 있는 경우에는, 양의 값 (즉, 플러스의 값) 을 나타내고, 드레인 전류가 소스 영역에서부터 드레인 영역을 향하여 흐르고 있는 경우에는, 음의 값 (즉, 마이너스의 값) 을 나타낸다.
도 7 에 있어서, 데이터 (E1) 는, 어떠한 광조사 위치에서도 플러스의 값을 나타내고 있다. 즉, 드레인 전류가, 드레인 영역에서부터 소스 영역을 향하여 흐르고 있는 것을 나타내고 있다. 또한, 데이터 (E1) 는, 드레인측 접합 영역내에 있어서, 소스측 접합 영역내에 있어서보다도 큰 값을 나타내고 있다. 즉, 드레인측 접합 영역내에 광스폿이 조사된 경우에는, 소스측 접합 영역내에 광스폿이 조사된 경우보다도, 드레인 전류가 커지는 것을 나타내고 있다. 즉, 드레인측 접합 영역내에 광스폿이 조사된 경우에는, 소스측 접합 영역내에 광스폿이 조사된 경우보다도, 광 리크 전류가 커지는 것을 나타내고 있다. 또한, 드레인 전류는, 암전류 (혹은 서브스레숄드 리크 (sub-threshold leak), 즉, 광을 조사하지 않는 상태에서도, TEG 의 오프 상태에 있어서 소스 영역 및 드레인 영역 사이에 흐르는 누설 전류) 와 광 리크 전류 (혹은 광 여기 전류, 즉, 광이 조사되는 것에 의한 전자의 여기에 기인하여 발생하는 전류) 로 구성되어 있다.
다음으로, 드레인측 접합 영역내에 광스폿이 조사된 경우가, 소스측 접합 영역내에 광스폿이 조사된 경우보다도, 광 리크 전류가 커지는 메커니즘에 대하여, 도 8 및 도 9 를 참조하여 설명한다. 여기에 도 8 은, 드레인측 접합 영역에 있어서 광 여기가 발생한 경우에 있어서의 캐리어의 작용 (action) 을 나타내는 개념도이다. 도 9 는, 소스측 접합 영역에 있어서 광 여기가 발생한 경우에 있어서의 캐리어의 작용을 나타내는 개념도이다. 또한, 도 8 및 도 9 에서는, 상기 서술한 TFT (30) 가 전기적으로 접속된 화소 전극 (9a) 에 있어서의 중간 계조의 표시를 상정하여, 소스 전위 (즉, 소스 영역의 전위) 를 4.5V, 게이트 전위 (즉, 채널 영역의 전위) 를 0V, 드레인 전위 (즉, 드레인 영역의 전위) 를 9.5V 로 하고 있다. 도 8 및 도 9 의 횡축은, TEG 를 구성하는 반도체층에 있어서의 각 영역을 나타내고 있다. 도 8 및 도 9 의 종축은, 전자의 포텐셜 (페르미 레벨) 을 나타내고 있다. 전자는 음의 전하를 갖기 때문에, 각 영역에 있어서의 전위가 높을수록, 전자의 포텐셜은 작아지고, 각 영역에 있어서의 전위가 낮을수록, 전자의 포텐셜은 커진다.
도 8 은, 채널 영역 및 드레인 영역 사이에 형성된 드레인측 접합 영역에 광스폿이 조사되고, 드레인측 접합 영역에 있어서 광 여기가 발생하는 경우에 있어서의 캐리어의 작용을 나타내고 있다.
도 8 에 있어서, 광 리크 전류는, 2 개의 전류 성분으로 이루어진다고 추정할 수 있다.
즉, 제 1 전류 성분으로서, 광 여기에 의해 발생한 전자의 이동에 의한 전류 성분이 있다. 보다 구체적으로는, 드레인측 접합 영역에 있어서의 광 여기에 의해 발생한 전자 (도면 중, 「e」참조) 가, 드레인측 접합 영역으로부터 포텐셜이 보다 낮은 드레인 영역으로 이동함으로써 발생하는 전류 성분 (이 전류 성분은, 드레인 영역으로부터 소스 영역으로 흐른다) 이다.
제 2 전류 성분으로서, 광 여기에 의해 발생한 홀 (즉, 정공, 도면 중, 「h」참조) 의 이동에 의한 전류 성분이 있다. 보다 구체적으로는, 드레인측 접합 영역에 있어서의 광 여기에 의해 발생한 홀이, 드레인측 접합 영역으로부터 포텐셜이 보다 낮은 (즉, 전자의 포텐셜로서는 보다 높은) 채널 영역으로 이동함으로써 발생하는 바이폴라 효과에 기인하는 전류 성분이다. 즉, 채널 영역으로 이동한 홀의 정전하에 의해, 채널 영역의 포텐셜 (즉, 이른바 베이스 포텐셜) 이 포텐셜 Lc1 로부터 포텐셜 Lc2 로 인하되기 때문에, 소스 영역으로부터 드레인 영역으로 향하는 전자가 증대된다는 효과에 의한 전류 성분 (이 전류 성분은, 드레인 영역으로부터 소스 영역으로 흐른다) 이다. 따라서, 드레인측 접합 영역에 있어서 광 여기가 발생하는 경우에 있어서, 제 1 및 제 2 전류 성분은 모두 드레인 전류 (바꾸어 말하면, 컬렉터 전류) 를 증대시키는 방향 (즉, 드레인 영역으로부터 소스 영역으로 흐르는 방향) 으로 발생한다.
도 9 는, 채널 영역 및 소스 영역 사이에 형성된 소스측 접합 영역에 광스폿이 조사되고, 소스측 접합 영역에 있어서 광 여기가 발생하는 경우에 캐리어의 작용을 나타내고 있다.
도 9 에 있어서, 광 리크 전류는, 도 8 을 참조하여 상기 서술한 드레인측 접합 영역에 있어서 광 여기가 발생하는 경우와는 상이하게, 홀이 소스측 접합 영역으로부터 포텐셜이 보다 낮은 (즉, 전자의 포텐셜로서는 보다 높은) 채널 영역으로 이동하는 바이폴라 효과에 기인한 제 2 전류 성분이 지배적이라고 추정할 수 있다. 즉, 소스측 접합 영역에 있어서의 광 여기에 의해 발생한 전자 (도면 중, 「e」참조) 가, 소스측 접합 영역으로부터 포텐셜이 보다 낮은 소스 영역으로 이동함으로써 발생하는 제 1 전류 성분 (이 전류 성분은, 소스 영역으로부터 드레인 영역으로 흐른다) 은, 바이폴라 효과에 기인한 제 2 전류 성분 (이 전류 성분은, 드레인 영역으로부터 소스 영역으로 흐른다) 보다 적다고 추정할 수 있다.
도 9 에 있어서, 바이폴라 효과에 기인한 제 2 전류 성분 (즉, 채널 영역으 로 이동한 홀의 정전하에 의해, 베이스 포텐셜이 포텐셜 Lc1 로부터 포텐셜 Lc3 로 인하되기 때문에, 소스 영역으로부터 드레인 영역으로 향하는 전자가 증대된다는 효과에 따른 전류 성분) 은, 드레인 영역으로부터 소스 영역으로 흐른다. 한편, 상기 서술한 제 1 전류 성분은, 소스 영역으로부터 드레인 영역으로 흐른다. 즉, 제 1 전류 성분과 제 2 전류 성분은 서로 반대 방향으로 흐른다. 여기서, 다시 도 7 에 있어서, 소스측 접합 영역에 광스폿을 조사한 경우에는, 드레인 전류 (데이터 (E1) 참조) 는 양의 값을 나타내고 있다. 즉, 이 경우에는, 드레인 전류는 드레인 영역으로부터 소스 영역을 향하여 흐르고 있다. 따라서, 제 1 전류 성분은, 암전류나 제 2 전류 성분인 바이폴라 효과에 의한 전류 성분을 억제할 뿐이고, 드레인 전류의 흐름을 소스 영역으로부터 드레인 영역으로 향하게 한 정도까지는 크지 않다고 할 수 있다.
게다가, 채널 영역 및 소스 영역 사이의 전위차는, 채널 영역 및 드레인 영역 사이의 전위차보다도 작기 때문에, 소스 영역측의 공핍화 영역 (즉, 소스측 접합 영역) 은, 드레인 영역측의 공핍화 영역 (즉, 드레인측 접합 영역) 보다도 좁다. 이 때문에, 소스측 접합 영역에 광스폿을 조사한 경우에는, 드레인측 접합 영역에 광스폿을 조사한 경우와 비교하여, 광 여기의 절대량이 적다.
이상, 도 8 및 도 9 를 참조하여 설명한 바와 같이, 드레인측 접합 영역에 있어서 광 여기가 발생하는 경우, 제 1 및 제 2 전류 성분은 모두 드레인 전류를 증대시키는 방향으로 발생한다. 한편, 소스측 접합 영역에 있어서 광 여기가 발생하는 경우, 제 1 전류 성분이 제 2 전류 성분을 억제한다. 따라서, 드레인 측 접합 영역내에 광스폿이 조사된 경우가, 소스측 접합 영역내에 광스폿이 조사된 경우보다도, 드레인 전류가 커진다 (즉, 광 리크 전류가 커진다).
다음으로, 화소 전극측 소스 드레인 영역이 드레인 전위가 됨과 함께 화소 전극측 접합 영역내에 광스폿이 조사된 경우가, 데이터선측 소스 드레인 영역이 드레인 전위가 됨과 함께 데이터선측 접합 영역내에 광스폿이 조사된 경우보다도, 광 리크 전류가 커지는 메커니즘에 대하여, 도 10 및 도 11 을 참조하여 설명한다. 여기에 도 10 은, 데이터선측 소스 드레인 영역이 드레인 전위가 되는 경우에 있어서, 데이터선측 접합 영역 (바꾸어 말하면, 드레인측 접합 영역) 에 있어서 광 여기가 발생하였을 때에 있어서의 캐리어의 작용을 나타내는 개념도이다. 도 11 은, 화소 전극측 소스 드레인 영역이 드레인 전위가 되는 경우에 있어서, 화소 전극측 접합 영역 (바꾸어 말하면, 드레인측 접합 영역) 에 있어서 광 여기가 발생하였을 때에 있어서의 캐리어의 작용을 나타내는 개념도이다.
이하에서는, 화소 스위칭용 TFT 를 포함하는 화소부에 전하가 유지되고, 광 여기가 발생한 경우를 고려한다. 상기 서술한 바와 같은 TEG 를 상정한 경우와 상이한 점은, 화소 스위칭용 TFT 의 화소 전극측은, 플로팅 상태 (floating state) 가 될 수 있는 점이다. 화소 스위칭용 TFT 의 화소 전극측에는, 축적 용량 (70a) 과 같은 유지 용량이 접속되는 경우도 있고, 용량치가 충분히 크면, 상기 서술한 TEG 를 사용한 경우와 동일하게 고정 전극에 가까운 상태가 되지만, 용량이 충분히 크지 않으면, 플로팅 상태 혹은 이에 가까운 상태가 된다. 또한, 여기에서는, 용량치는 충분히는 크지 않은 것으로 가정한다.
도 10 및 도 11 에 있어서, 액정 장치에서는, 이른바 번인 (burn-in) 을 방지하기 위하여 교류 구동이 채용된다. 여기에서는, 중간 계조의 표시를 상정하고, 화소 전극에, 7V 를 기준 전위로 하여, 4.5V 의 마이너스 필드의 전하와 9.5V 의 플러스 필드의 전하가 교대로 유지되는 경우를 상정한다. 이 때문에 화소 스위칭용 TFT 의 소스 및 드레인은, 화소 전극측 소스 드레인 영역과 데이터선측 소스 드레인 영역 사이에서, 고정이 아니라 변화한다. 즉, 도 10 에 나타내는 바와 같이, 화소 전극에 마이너스 필드의 전하가 유지되는 경우 (즉, 화소 전극측 소스 드레인 영역의 전위가 데이터선측 소스 드레인 영역의 전위보다도 낮아지는 경우) 에는, 화소 전극측 소스 드레인 영역은, 소스가 되는 데 반하여, 도 11 에 나타내는 바와 같이, 화소 전극에 플러스 필드의 전하가 유지되는 경우 (즉, 화소 전극측 소스 드레인 영역의 전위가 데이터선측 소스 드레인 영역의 전위보다 높아지는 경우) 에는, 화소 전극측 소스 드레인 영역은 드레인이 된다.
도 10 에 있어서, 화소 전극에 마이너스 필드의 전하가 유지되는 경우에는, 화소 전극측 소스 드레인 영역이 소스 (혹은 에미터) 가 되고, 데이터선측 소스 드레인 영역이 드레인 (혹은 컬렉터) 이 된다. 드레인측 접합 영역인 데이터선측 접합 영역에 있어서 광 여기가 발생한 경우, 상기 서술한 바와 같이, 광 여기에 의해 발생한 전자의 이동에 의한 제 1 전류 성분과 바이폴라 효과에 기인하는 제 2 전류 성분이 발생한다. 여기서, 바이폴라 효과에 기인하는 제 2 전류 성분이 발생하면 (즉, 베이스 포텐셜이 포텐셜 Lc1 로부터 포텐셜 Lc2 로 인하되고, 소스인 화소 전극측 소스 드레인 영역으로부터 드레인인 데이터선측 소스 드레인 영역 으로 전자가 이동하면), 플로팅 상태인 화소 전극측 소스 드레인 영역으로부터 전자가 발출되게 되고, 에미터로서의 화소 전극측 소스 드레인 영역의 포텐셜이, 포텐셜 Ls1 로부터 포텐셜 Ls2 로 저하된다 (전위는 상승된다). 즉, 드레인측 접합 영역인 데이터선측 접합 영역에 있어서 광 여기가 발생한 경우, 베이스 포텐셜이 저하됨과 함께 에미터로서의 화소 전극측 소스 드레인 영역의 포텐셜도 저하된다. 바꾸어 말하면, 드레인측 접합 영역인 데이터선측 접합 영역에 있어서 광 여기가 발생한 경우, 베이스 전위의 상승에 수반하여 에미터 전위도 상승된다. 이 때문에, 드레인 전류 (즉, 에미터 전류 및 컬렉터 전류) 가 억제되게 된다.
한편, 도 11 에 있어서, 화소 전극에 플러스 필드의 전하가 유지되는 경우에는, 데이터 전극측 소스 드레인 영역이 소스 (혹은 에미터) 가 되고, 화소 전극측 소스 드레인 영역이 드레인 (혹은 컬렉터) 이 된다. 드레인측 접합 영역인 화소 전극측 접합 영역에 있어서 광 여기가 발생한 경우, 상기 서술한 바와 같이, 광 여기에 의해 발생한 전자의 이동에 의한 제 1 전류 성분과 바이폴라 효과에 기인하는 제 2 전류 성분이 발생한다. 여기서, 소스가 되는 데이터선측 소스 드레인 영역은, 데이터선과 접속되어 있기 때문에, 화소 전극과는 상이하게 플로팅 상태가 아니고, 전위에 변화는 생기지 않는다. 바이폴라 효과에 기인하는 제 2 전류 성분이 발생하면 (즉, 베이스 포텐셜이 포텐셜 Lc1 로부터 포텐셜 Lc2 로 인하되고, 소스인 데이터선측 소스 드레인 영역으로부터 드레인인 화소 전극 소스 드레인 영역으로 전자가 이동하면), 플로팅 상태인 화소 전극측 소스 드레인 영역으로 전자가 흘러 들어가게 되고, 컬렉터로서의 화소 전극측 소스 드레인 영역의 포텐셜 이, 포텐셜 Ld1 로부터 포텐셜 Ld2 로 상승한다 (전위는 저하된다). 그러나, 컬렉터로서의 화소 전극측 소스 드레인 영역의 포텐셜의 상승은, 상기 서술한 소스로서의 화소 전극측 소스 드레인 영역의 포텐셜의 저하와는 상이하게, 드레인 전류를 억제하는 작용은 거의 없다. 드레인 전류 (즉, 컬렉터 전류) 는, 에미터 전위에 대한 베이스 전위의 크기에 따라 대부분 결정되기 때문에, 컬렉터 전위가 저하되어도 드레인 전류를 억제하는 작용은 거의 발생하지 않는, 바꾸어 말하면, 바이폴라 트랜지스터의 포화 영역에 들어간 상태이다.
이상, 도 10 및 도 11 을 참조하여 설명한 바와 같이, 화소 전극에 플러스 필드의 전하가 유지되는 경우 (즉, 화소 전극측 소스 드레인 영역이, 드레인이 되는 경우) 에는, 바이폴라 효과에 기인한 제 2 전류 성분은 거의 억제되지 않는 데 반하여, 화소 전극에 마이너스 필드의 전하가 유지되는 경우 (즉, 데이터측 소스 드레인 영역이 드레인이 되는 경우) 에는, 바이폴라 효과에 기인한 제 2 전류 성분은, 플로팅 상태인 화소 전극측 소스 드레인 영역의 전위 상승에 기인하여 억제된다. 즉, 화소 전극측 소스 드레인 영역이 드레인이 되는 경우가, 데이터측 소스 드레인 영역이 드레인이 되는 경우보다도, 광 리크 전류에 기인하여 드레인 전류가 증가된다.
여기서, 도 12 는, 화소 스위칭용 TFT 전체에, 비교적 강한 광을 조사하였을 때의 화소 전극 전위의 파형을 나타내고 있다.
도 12 에 있어서, 데이터 (E2) 는, 화소 전극에 플러스 필드의 전하가 유지되는 경우 (화소 전극 전위가 전위 V1 가 되는 경우) 에 있어서의 화소 전극 전위 의 변동 Δ1 은, 화소 전극에 마이너스 필드의 전하가 유지되는 경우 (화소 전극 전위가 전위 V2 가 되는 경우) 에 있어서의 화소 전극 전위의 변동 Δ2 보다도 큰 것을 나타내고 있다. 즉, 화소 전극에 있어서, 플러스 필드의 전하는, 마이너스 필드의 전하보다도 유지되기 어려운 (즉, 광 리크가 발생하기 쉬운) 것을 나타내고 있다. 이것은, 화소 전극에 플러스 필드의 전하가 유지되는 경우 (즉, 화소 전극측 소스 드레인 영역이 드레인이 되는 경우) 가, 화소 전극에 마이너스 필드의 전하가 유지되는 경우 (즉, 데이터선측 소스 드레인 영역이 드레인이 되는 경우) 보다도 광 리크 전류가 발생하기 쉽다는 상기 서술한 메커니즘과 일치한다.
이상, 도 7 내지 도 12 를 참조하여 상세하게 설명한 바와 같이, 화소 스위칭용 TFT 에 있어서의 드레인측 접합 영역에 있어서 광 여기가 발생하는 경우에 드레인 전류가 증가되기 쉽다. 또한, 화소 전극측 소스 드레인 영역이 드레인이 되는 경우에 있어서 드레인 전류가 증가되기 쉽다 (거꾸로 말하면, 데이터선측 소스 드레인 영역이 드레인이 되는 경우에는, 바이폴라 효과에 기인한 전류 성분이 억제되고 있다). 따라서, 본 실시형태에 관련되는 액정 장치와 같이, 화소 전극측 접합 영역인 화소 전극측 LDD 영역에 대한 차광성을, 데이터선측 접합 영역인 데이터선측 LDD 영역에 대한 차광성보다도 높임으로써, 높은 개구율을 유지하면서 효과적으로 높은 차광성을 얻을 수 있다.
이상 설명한 바와 같이, 본 실시형태에 관련되는 전기 광학 장치용 기판을 구비한 액정 장치에 의하면, 개구율의 쓸데없는 저하를 초래하지 않고, 광 리크 전류의 발생에 기인하여 발생되는 플리커 등의 표시 불량을 저감시킬 수 있다.
＜제 2 실시형태＞
다음에, 제 2 실시형태에 관련되는 액정 장치에 대하여, 도 13 을 참조하여 설명한다. 여기에 도 13 은, 제 2 실시형태에 있어서의 도 6 과 동일한 취지의 평면도이다. 또한, 도 13 에 있어서, 도 6 에 나타낸 제 1 실시형태에 관련되는 구성 요소와 동일한 구성 요소에 동일한 참조 부호를 붙여 그들의 설명은 적절하게 생략한다.
도 13 에 있어서, 제 2 실시형태에 관련되는 액정 장치는, TFT (30), 주사선 (3a) 및 축적 용량 (70b) 을 구비하고 있다.
TFT (30) 는, 채널 영역 (1a′) 을 포함하는 반도체층 (1a) 과, 주사선 (3a) 중 채널 영역 (1a′) 에 중첩되는 부분으로 이루어지는 게이트 전극 (3b) 을 갖고 있다. 채널 영역 (1a′) 은, 복수의 화소 각각의 개구 영역을 서로 떨어뜨리는 비개구 영역 중 표시 영역내의 Y 방향을 따라 연장되는 제 1 영역 (D1) 에 있어서 Y 방향을 따른 채널 길이 (L1) 를 갖고 있다. 반도체층 (1a) 은, 채널 영역 (1a′) 및 데이터선측 소스 드레인 영역 (1d) 사이에 형성된 데이터선측 LDD 영역 (1b) 과, 채널 영역 (1a′) 및 화소 전극측 소스 드레인 영역 (1c) 사이에 형성된 화소 전극측 LDD 영역 (1c) 을 갖고 있다. 즉, 반도체층 (1a) 은, 채널 영역 (1a′) 을 기준으로 하여, 데이터선측 소스 드레인 영역 (1d) 측에 형성된 데이터선측 LDD 영역 (1b) 과 화소 전극측 소스 드레인 영역 (1e) 측에 형성된 화소 전극측 LDD 영역 (1c) 을 갖고 있다.
주사선 (3a) 은, 비개구 영역 중 X 방향으로 연장되는 제 2 영역 (D2) 에, X 방향을 따라 형성되어 있다. 주사선 (3a) 의 일부는 게이트 전극 (3b) 으로서 형성되어 있다. 게이트 전극 (3b) 은, 제 1 영역 (D1) 및 제 2 영역 (D2) 이 서로 교차하는 교차 영역에 있어서 채널 영역 (1a′) 에 중첩되어 있다.
축적 용량 (70b) 은, 상부 용량 전극 (300b), 하부 용량 전극 (71n) 및 이들 용량 전극 사이에 끼워진 유전체막을 구비하고 있다. 축적 용량 (70b) 은, 상부 용량 전극 (300b) 및 하부 용량 전극 (71n) 의 평면 형상이, 상기 서술한 제 1 실시형태에 있어서의 축적 용량 (70a) 의 상부 용량 전극 (300) 및 하부 용량 전극 (71m) 의 평면 형상과 상이하다. 그 밖의 점에 대해서는, 축적 용량 (70b) 은, 축적 용량 (70a) 과 대체로 동일하게 구성되어 있다.
축적 용량 (70b) 은, 제 1 영역 (D1) 및 제 2 영역 (D2) 이 서로 교차하는 교차 영역으로부터 Y 방향을 따라 연장되는 제 1 부분 (Py) 과, 당해 교차 영역으로부터 X 방향을 따라 연장되는 제 2 부분 (Px) 과, 제 1 부분 (Py) 및 제 2 부분 (Px) 이 교차 영역에서 서로 교차하는 교차부 (Cd) 를 갖고 있다.
제 1 부분 (Py) 은, 하부 용량 전극 (71n) 중 Y 방향을 따라 연장되는 하부 용량 전극 Y 측 연장부 (71ny) 와, 상부 용량 전극 (300b) 중 Y 방향을 따라 연장되는 상부 용량 전극 Y 측 연장부 (300by) 와, 유전체막 중 하부 용량 전극 Y 측 연장부 (71my) 및 상부 용량 전극 Y 측 연장부 (300by) 사이에 연장되는 부분으로 구성되어 있다. 제 2 부분 (Px) 은, 하부 용량 전극 (71n) 중 X 방향을 따라 연장되는 하부 용량 전극 X 측 연장부 (71nx) 와, 상부 용량 전극 (300b) 중 X 방향을 따라 연장되는 상부 용량 전극 X 측 연장부 (300bx) 와, 유전체막 중 하부 용 량 전극 X 측 연장부 (71nx) 및 상부 용량 전극 X 측 연장부 (300bx) 사이에 연장되는 부분으로 구성되어 있다.
본 실시형태에서는 특히, 화소 전극측 LDD 영역 (1c) 의 적어도 일부는, 교차 영역에 있어서 교차부 (Cd) 와, TFT 어레이 기판 (10) 상에서 평면적으로 보아, 서로 중첩되어 있다. 또한, 데이터선측 LDD 영역 (1b) 은, 교차부 (Cd) 와 중첩되어 있지 않다. 도 7 내지 도 12 를 참조하여 상세하게 설명한 바와 같이, 본원 발명자는, TFT (30) 의 동작시에, 화소 전극측 LDD 영역 (1c) 에 있어서, 데이터선측 LDD 영역 (1b) 에 비하여 광 리크 전류가 상대적으로 발생하기 쉽다고 추찰하고 있다. 교차부 (Cd) 및 제 2 부분 (Px) 은, 화소 전극측 LDD 영역 (1c) 의 적어도 일부가 교차부 (Cd) 에 중첩됨으로써, 화소 전극측 LDD 영역 (1c) 이 교차부 (Cd) 에 중첩되지 않는 경우에 비하여 화소 전극측 LDD 영역 (1c) 에 조사되는 광을 저감시킬 수 있다. 보다 구체적으로는, Y 방향에 있어서, 제 1 부분 (Py) 의 표면을 따르도록 당해 표면의 법선 방향에 대하여 큰 각도로 화소 전극측 LDD 영역 (1c) 에 경사지게 입사되는 입사광은, 제 1 부분 (Py) 이 Y 방향을 따라 연장되어 있기 때문에, 제 1 부분 (Py) 에 의해 차광된다. 한편, X 방향에 있어서, 제 2 부분 (Px) 의 표면을 따르도록 당해 표면의 법선 방향에 대하여 큰 각도로 화소 전극측 LDD 영역 (1c) 에 경사지게 입사되는 입사광은, 교차부 (Cd) 및 X 방향을 따라 연장되는 제 2 부분 (Px) 에 의해 차광된다. 따라서, 화소 전극측 LDD 영역 (1c) 을 교차부 (Cd) 에 중첩시킴으로써, 화소 전극측 LDD 영역 (1c) 에 대한 차광성을 높일 수 있다. 따라서, 광 리크 전류가 상대적으로 발생하기 쉬운 화소 전극측 LDD 영역 (1c) 에 대한 차광성을 높이기 위하여, 축적 용량 (70b) 의 제 1 부분 (Py) 혹은 제 2 부분 (Px) 의 폭을 넓힐 필요가 없다. 즉, 본 실시형태에 관련되는 액정 장치에 의하면, 화소 전극측 LDD 영역 (1c) 에 대한 차광성을 향상시키면서도, 개구율의 저하를 거의 혹은 전혀 초래하지 않는다. 또한, 개구율을 향상시키는 관점에서 축적 용량 (70b) 의 제 1 부분 (Py) 및 제 2 부분 (Px) 의 폭은 좁게 하는 것이 바람직하다. 즉, 교차부 (Cd) 는 작게 하는 것이 바람직하다.
또한, 화소 전극측 LDD 영역 (1c) 과 비교하여, 광 리크 전류가 발생하기 어려운 데이터선측 LDD 영역 (1b) 은, 교차부 (Cd) 와 중첩되지 않아도 된다. 이 경우에도, 데이터선측 LDD 영역 (1b) 은, 축적 용량 (70b) 의 제 1 부분 (Py) 과 중첩됨으로써 차광되고 있고, 광 리크 전류는 실제상 거의 혹은 전혀 발생하지 않는다.
게다가, 본 실시형태에서는 특히, 게이트 전극 (3b) 은, 제 2 영역 (D2) 에 있어서 X 방향을 따라 연장되는 본선부 (3bx) 와, 제 1 영역 (D1) 에 있어서, 본선부 (3bx) 로부터 Y 방향을 따라 데이터선측 LDD 영역 (1b) 의 측으로 돌출된 볼록부 (3by) 를 갖는다. 채널 영역 (1a′) 의 채널 길이 (L1) 는, TFT (30) 에 요구되는 소자 특성에 따라 설정되기 때문에, 화소 전극측 LDD 영역 (1c) 이 교차부 (Cd) 에 중첩되도록 채널 영역 (1a′) 의 크기, 혹은 채널 길이 (L1) 를 따른 반도체층 (1a) 의 길이를 변경하는 것은, 본래의 TFT (30) 의 소자 특성을 변경하게 되어 버린다. 따라서, 화소 전극측 LDD 영역 (1c) 이 교차부 (Cd) 에 중첩함으로 써, 광 리크 전류의 발생을 저감시켰다 하더라도, TFT (30) 에 요구되는 스위칭 특성 등의 소자 특성 자체에 변경을 초래하게 되고, 광 리크 전류를 저감시킬 수 있는 이점이 얻어지는 반면, 본래의 소자 특성을 얻을 수 없게 된다. 특히, 본 실시형태와 같이, 채널 길이 (L1) 가, 게이트 전극 (3b) 의 본선부 (3bx) 의 폭 (W1) 이상인 경우에 있어서, 만일 아무런 대책도 실시하지 않으면, 화소 전극측 LDD 영역 (1c) 의 적어도 일부가 교차부 (Cd) 에 중첩됨으로써 채널 영역 (1a′) 이 Y 방향을 따라 본선부 (3bx) 로부터 비어져 나온다.
그런데 본 실시형태에서는 특히, 상기 서술한 바와 같이, 게이트 전극 (3b) 은, 본선부 (3bx) 로부터 Y 방향을 따라 데이터선측 LDD 영역 (1b) 의 측으로 돌출된 볼록부 (3by) 를 갖고 있다. 따라서, Y 방향을 따라 데이터선측 LDD 영역 (1b) 의 측에 어긋나게 채널 영역 (1a′) 이 형성되어 있어도, 채널 영역 (1a′) 에 중첩시켜 게이트 전극 (3b) 을 배치할 수 있다. 게다가, 볼록부 (3by) 는, Y 방향을 따라 연장되는 제 1 부분 (Py) 과 중첩되기 때문에, 비개구 영역을 증대시키는 경우도 없다. 따라서, 개구율을 저하시키지 않고, 채널 영역 (1a′) 에 게이트 전극 (3b) 을 중첩시켜 배치할 수 있다.
＜제 3 실시형태＞
제 3 실시형태에 관련되는 액정 장치에 대하여, 도 14 내지 도 16 을 참조하여 설명한다. 여기에 도 14 는, 제 3 실시형태에 있어서의 도 4 와 동일한 취지의 평면도이다. 도 15 는, 도 14 의 B-B′선 단면도이다. 도 16 은, 제 3 실시형태에 있어서의 도 6 과 동일한 취지의 평면도이다. 또한, 도 14 내지 도 16 에 있어서, 도 1 내지 도 6 에 나타낸 제 1 실시형태에 관련되는 구성 요소와 동일한 구성 요소에 동일한 참조 부호를 붙여 그들의 설명은 적절하게 생략한다.
도 14 및 도 15 에 나타내는 바와 같이, 제 3 실시형태에 관련되는 액정 장치는, 도 4 및 도 15 를 참조하여 상기 서술한 제 1 실시형태에 있어서의 TFT (30) 대신에 TFT (30c) 를 구비하고 있는 점, 축적 용량 (70a) 대신에 축적 용량 (70c) 을 구비하고 있는 점, 및 주사선 (3a) 대신에 주사선 (3c) 을 구비하고 있는 점에서, 상기 서술한 제 1 실시형태에 관련되는 액정 장치와 상이하고, 그 밖의 점에 대해서는 상기 서술한 제 1 실시형태에 관련되는 액정 장치와 대체로 동일하게 구성되어 있다.
도 14 및 도 15 에 나타내는 바와 같이, TFT (30c) 는, 반도체층 (1a) 과, 게이트 전극이 되는 주사선 (3c) 의 일부를 구비하고 있다. 반도체층 (1a) 은, Y 방향을 따른 채널 길이를 갖는 채널 영역 (1a′), 데이터선측 LDD 영역 (1b) 및 화소 전극측 LDD 영역 (1c), 그리고 데이터선측 소스 드레인 영역 (1d) 및 화소 전극선측 소스 드레인 영역 (1e) 으로 이루어진다. 데이터선측 소스 드레인 영역 (1d) 은, 층간 절연막 (42), 절연막 (61), 층간 절연막 (41) 및 게이트 절연막 (2) (구체적으로는 절연막 (2a 및 2b)) 을 관통하여 개공된 컨택트홀 (81b) 을 통하여 데이터선 (6a) 과 서로 전기적으로 접속되어 있다. 화소 전극측 소스 드레인 영역 (1e) 은, 층간 절연막 (41) 및 게이트 절연막 (2) 을 관통하여 개공된 컨택트홀 (83b) 을 통하여, 후술하는 하부 용량 전극 (71s) 과 서로 전기적으로 접속되어 있다.
도 14 에 나타내는 바와 같이, 본 실시형태에서는, 복수의 TFT (30c) 는 각각, Y 방향 (즉 열방향) 으로 서로 인접하여 배치된 1 쌍의 TFT (30c) 에 있어서의, Y 방향에 대한 데이터선측 소스 드레인 영역 (1d) 및 화소 전극측 소스 드레인 영역 (1e) 의 방향이 서로 반대가 되도록 배치됨과 함께, 그 1 쌍의 TFT (30c) 의 각각의 데이터선측 소스 드레인 영역 (1d) 을 데이터선 (6a) 에 전기적으로 접속하는 컨택트홀 (81b) 이 공통화되어 있다.
즉, 도 14 에 있어서, 상하 방향을, Y 방향으로 하면, 1 쌍의 TFT (30c) 는, 상하 반전된 혹은 상하 미러 반전된 TFT 라는 것이 된다. 그리고, 이와 같이 미러 대칭으로 배치된 복수의 TFT (30c) 는, Y 방향으로 제 i 번째의 TFT (30c) (i) (단, i 은, 짝수 또는 홀수 중 어느 하나를 취한다) 의 데이터선측 소스 드레인 영역 (1d) 과 데이터선 (6a) 을 접속하는 컨택트홀 (81b) 과, Y 방향으로 제 i＋1 번째의 TFT (30c) (i＋1) 의 데이터선측 소스 드레인 영역 (1d) 과 데이터선 (6a) 을 접속하는 컨택트홀 (81b) 은 공통이다. 따라서, 하나의 컨택트홀 (81b) 만에 의해, 1 쌍의 TFT (30c) (즉, TFT (30c) (i) 및 TFT (30c) (i＋1)) 의 양방에 대한 데이터선측 소스 드레인 영역 (1d) 이 데이터선 (6a) 과 전기적으로 접속되어 있다. 즉, 통상적으로 화소마다 각각 TFT (30c) 를 형성하고 또한 TFT (30c) 마다 각각 데이터선측 소스 드레인 영역 (1d) 으로부터 데이터선 (6a) 으로의 전기적인 접속을 취하는 경우에 비하여, 컨택트홀의 수를 비약적으로 적게 할 수 있다. 이로써, 협피치화가 가능해져, 액정 장치의 소형화·고정밀화를 실현할 수 있게 된다.
도 15 에 있어서, TFT 어레이 기판 (10) 상의 TFT (30c) 보다도 층간 절연막 (41) 을 개재하여 상층측에는, 축적 용량 (70c) 이 형성되어 있다. 축적 용량 (70c) 은, 하부 용량 전극 (71s) 및 상부 용량 전극 (300c) 이 유전체막 (75a) 을 개재하여 대향 배치됨으로써 형성되어 있다.
상부 용량 전극 (300c) 은, 고정 전위측 용량 전극이며, 하부 용량 전극 (71s) 은, 컨택트홀 (83b) 을 통하여 TFT (30c) 의 화소 전극측 소스 드레인 영역 (1e) 에 전기적으로 접속된 화소 전위측 용량 전극이다. 하부 용량 전극 (71s) 은, 폴리실리콘 등의 반도체로 형성되어 있다. 따라서, 축적 용량 (70c) 은, 소위 MIS 구조를 갖고 있다. 하부 용량 전극 (71s) 은, 층간 절연막 (42) 및 절연막 (61) 을 관통하여 개공된 컨택트홀 (84b) 을 통하여 중계층 (93) 과 전기적으로 접속되어 있다. 또한, 하부 용량 전극 (71s) 은, 화소 전위측 용량 전극으로서의 기능 외에, 상측 차광막으로서의 상부 용량 전극 (300) 과 TFT (30c) 사이에 배치되는, 광흡수층 혹은 차광막으로서의 기능도 갖는다. 데이터선 (6a) 은, 층간 절연막 (41), 절연막 (61) 및 제 2 층간 절연막 (42) 을 관통하는 컨택트홀 (81b) 을 통하여 고농도 소스 영역 (1d) 에 전기적으로 접속되어 있다. 층간 절연막 (41 및 42) 사이에는, 부분적으로 절연막 (61) 이 개재되어 있다.
도 14 에 있어서, 하부 용량 전극 (71s) 은, 화소마다 서로 이간되어 있다.
따라서, 데이터선 (6a) 을 통하여 공급되는 화상 신호가 TFT (30c) 의 스위칭 동작에 따라 화소마다 공급된다. 상부 용량 전극 (300c) 은, X 방향을 따라 복 수의 화소에 걸쳐서 연장되어 있기 때문에, 복수의 화소에서 공용됨으로써 전극 면적이 하부 용량 전극 (71s) 보다 크게 되어 있다. 그러나, 상부 용량 전극 (300c) 은, Al 등의 금속막으로 구성되어 있기 때문에, 반도체로 상부 용량 전극 (300c) 을 형성하는 경우에 비하여 전극 면적의 증대에 따른 전기 저항의 증대분을 억제할 수 있다. 따라서, 액정 장치의 동작시에 있어서의 소비 전력의 저감, 및 각 화소에 있어서의 각종 소자의 고속 구동이 가능해지고, 액정 장치에 의해 화상이 표시될 때의 응답성이 저하되는 것을 억제할 수 있는 이점이 있다. 또한, 이러한 이점은, 본 실시형태와 같이 상부 용량 전극 (300c) 이 X 방향을 따라 서로 인접하는 화소에 걸쳐서 연장되도록 형성되어 있는 경우에 한정되지 않고, 상부 용량 전극 (300) 이 화상 표시 영역 (10a) 에 있어서 보다 큰 면적을 차지하도록 복수의 화소에 걸쳐서 형성되어 있는 경우에 보다 현저하게 나타난다.
도 14 및 도 16 에 있어서, 축적 용량 (70c) 은, 제 1 영역 (D1) 및 제 2 영역 (D2) 이 서로 교차하는 교차 영역으로부터 Y 방향을 따라 연장되는 제 1 부분 (Py) 과, 당해 교차 영역으로부터 X 방향을 따라 연장되는 제 2 부분 (Px) 과, 제 1 부분 (Py) 및 제 2 부분 (Px) 이 교차 영역에서 서로 교차하는 교차부 (Cd) 를 갖고 있다.
제 1 부분 (Py) 은, 하부 용량 전극 (71s) 중 Y 방향을 따라 연장되는 하부 용량 전극 Y 측 연장부 (71sy) 와, 상부 용량 전극 (300c) 중 Y 방향을 따라 연장되는 상부 용량 전극 Y 측 연장부 (300cy) 와, 유전체막 중 하부 용량 전극 Y 측 연장부 (71sy) 및 상부 용량 전극 Y 측 연장부 (300cy) 사이에 연장되는 부분으로 구성되어 있다. 제 2 부분 (Px) 은, 하부 용량 전극 (71s) 중 X 방향을 따라 연장되는 하부 용량 전극 X 측 연장부 (71sx) 와, 상부 용량 전극 (300c) 중 X 방향을 따라 연장되는 상부 용량 전극 X 측 연장부 (300cx) 와, 유전체막 중 하부 용량 전극 X 측 연장부 (71sx) 및 상부 용량 전극 X 측 연장부 (300cx) 사이에 연장되는 부분으로 구성되어 있다.
본 실시형태에서는, 상기 서술한 제 2 실시형태에 관련되는 액정 장치와 마찬가지로, 화소 전극측 LDD 영역 (1c) 의 적어도 일부는, 교차 영역에 있어서 교차부 (Cd) 와, TFT 어레이 기판 (10) 상에서 평면적으로 보아, 서로 중첩되어 있다. 또한, 데이터선측 LDD 영역 (1b) 은, 교차부 (Cd) 와 중첩되어 있지 않다. 따라서, 교차부 (Cd) 및 제 2 부분 (Px) 은, 화소 전극측 LDD 영역 (1c) 의 적어도 일부가 교차부 (Cd) 에 중첩됨으로써, 화소 전극측 LDD 영역 (1c) 이 교차부 (Cd) 에 중첩되지 않는 경우에 비하여 화소 전극측 LDD 영역 (1c) 에 조사되는 광을 저감시킬 수 있다.
도 14 및 도 16 에 나타내는 바와 같이, 본 실시형태에서는 특히, TFT (30) 의 게이트 전극으로서 공용되는 주사선 (3c) 은, 제 2 영역 (D2) 에 있어서 X 방향을 따라 연장되는 본선부 (3c1) 와, 제 1 영역 (D1) 및 제 2 영역 (D2) 이 서로 교차하는 교차 영역에 있어서 본선부 (3c1) 가 화소 전극측 소스 드레인 영역 (1c) 에 중첩되지 않도록 본선부 (3c1) 가 부분적으로 노치되어 이루어지는 오목부 (150) 와, 본선부 (3c1) 로부터 Y 방향을 따라 데이터선측 소스 드레인 영역 (1d) 의 측으로 돌출된 볼록부 (160) 를 갖고 있다. 따라서, 주사선 (3c) 의 일부를 게이트 전극으로 하고, 화소 전극측 소스 드레인 영역 (1c) 에 중첩되지 않고 또한 채널 영역 (1a) 에 확실하게 중첩되도록 형성할 수 있다.
즉, 주사선 (3c) 이 오목부 (150) 를 가짐으로써, X 방향을 따라 주사선 (3c) 이 연장되어 있는 경우이어도, X 방향을 따라 배열된 복수의 화소에서 주사선 (3c) 을 공용하면서, 주사선 (3c) 의 일부를 게이트 전극으로 하고, 각 화소에 있어서 화소 전극측 소스 드레인 영역 (1c) 과 중첩되지 않고 또한 채널 영역 (1a′) 에 중첩되도록 형성할 수 있다. 게다가, 주사선 (3c) 이 볼록부 (160) 에 의해, Y 방향을 따라 데이터선측 소스 드레인 영역 (1d) 의 측에 채널 영역 (1a′) 가 어긋나 있어도, 채널 영역 (1a′) 에 중첩시켜 주사선 (3c) 의 일부를 게이트 전극으로 하여 배치할 수 있다. 또한, 게이트 전극은, 주사선 (3c) 의 일부와 공용되어 있어도 되고, 주사선 (3c) 과는 별도로 형성되고, 또한 컨택트홀 등의 접속 수단에 의해 주사선 (3c) 에 전기적으로 접속되어 있어도 된다.
또한, 도 14 에 있어서, 상기 서술한 바와 같이, 1 쌍의 TFT (30c) 는, 컨택트홀 (81b) 이 공통화되어 있고, 말하자면 상하 미러 반전된 TFT 이기 때문에, 1 쌍의 TFT (30c) 에 대응하는 1 쌍의 주사선 (3c) 도 상하 미러 반전된 주사선이 된다. 즉, Y 방향에 서로 인접하여 배치된 1 쌍의 TFT (30c) 에 있어서의, 데이터선측 LDD 영역 (1b) 및 화소 전극측 LDD 영역 (1c) 의 배치가 서로 반대가 되는 것에 따라, 1 쌍의 TFT (30c) 에 대응하는 1 쌍의 주사선 (3c) 에 있어서의, 오목부 (150) 및 볼록부 (160) 의 방향이 서로 반대가 되도록 배치된다. 이와 같이 구성됨으로써, 액정 장치의 소형화·고정밀화를 실현함과 함께, 광 리크 전류의 발 생에 기인하여 발생하는 플리커 등의 표시 불량을 저감시킬 수 있다.
＜전자 기기＞
다음으로, 상기 서술한 전기 광학 장치인 액정 장치를 각종 전자 기기에 적용하는 경우에 대하여 설명한다. 여기에 도 17 은, 프로젝터의 구성예를 나타내는 평면도이다. 이하에서는, 이 액정 장치를 라이트 밸브로서 사용한 프로젝터에 대하여 설명한다.
도 17 에 나타내는 바와 같이, 프로젝터 (1100) 내부에는, 할로겐 램프 등의 백색 광원으로 이루어지는 램프 유닛 (1102) 이 형성되어 있다. 이 램프 유닛 (1102) 으로부터 사출된 투사광은, 라이트 가이드 (1104) 내에 배치된 4 매의 미러 (1106) 및 2 매의 다이크로익 미러 (dichroic mirror; 1108) 에 의해 RGB 의 3 원색으로 분리되고, 각 원색에 대응하는 라이트 밸브로서의 액정 패널 (1110R, 1110B 및 1110G) 에 입사된다.
액정 패널 (1110R, 1110B 및 1110G) 의 구성은, 상기 서술한 액정 장치와 동등하고, 화상 신호 처리 회로로부터 공급되는 R, G, B 의 원색 신호로 각각 구동되는 것이다. 그리고, 이들의 액정 패널에 의해 변조된 광은, 다이크로익 프리즘 (1112) 에 3 방향에서 입사된다. 이 다이크로익 프리즘 (1112) 에 있어서는, R 및 B 의 광이 90 도로 굴절되는 한편, G 의 광이 직진한다. 따라서, 각 색의 화상이 합성되는 결과, 투사 렌즈 (1114) 를 통하여, 스크린 등에 컬러 화상이 투사되게 된다.
여기서, 각 액정 패널 (1110R, 1110B 및 1110G) 에 의한 표시화상에 대하여 착안하면, 액정 패널 (1110G) 에 의한 표시화상은, 액정 패널 (1110R, 1110B) 에 의한 표시화상에 대하여 좌우 반전하는 것이 필요하다.
또한, 액정 패널 (1110R, 1110B 및 1110G) 에는, 다이크로익 미러 (1108) 에 의해, R, G, B 의 각 원색에 대응하는 광이 입사하기 때문에, 컬러 필터를 형성할 필요는 없다.
또한, 도 17 을 참조하여 설명한 전자 기기 외에도, 모바일형 퍼스널 컴퓨터나, 휴대 전화, 액정 텔레비젼, 뷰파인더형, 모니터 직시형 비디오 테이프 레코더, 카 내비게이션 장치, 페이저, 전자 수첩, 계산기, 워드프로세서, 워크스테이션, 화상 전화, POS 단말기, 터치 패널을 구비한 장치 등을 들 수 있다. 그리고, 이들 각종 전자 기기에 적용 가능한 것은 말할 필요도 없다.
또한 본 발명은, 상기 서술한 실시형태에서 설명한 액정 장치 이외에도, 실리콘 기판 상에 소자를 형성하는 반사형 액정 장치 (LCOS), 플라즈마 디스플레이 (PDP), 전계 방출형 디스플레이 (FED, SED), 유기 EL 디스플레이, 디지털 마이크로 미러 디바이스 (DMD), 전기 영동 장치 등에도 적용할 수 있다.
본 발명은, 상기 서술한 실시형태에 한정되지 않고, 청구의 범위 및 명세서 전체에서 판독되는 발명의 요지 혹은 사상에서 위반되지 않는 범위에서 적절하게 변경할 수 있고, 그러한 변경을 수반하는 전기 광학 장치용 기판, 그 전기 광학 장치용 기판을 구비한 전기 광학 장치, 및 그 전기 광학 장치를 구비하여 이루어지는 전자 기기도 또한 본 발명의 기술적 범위에 포함되는 것이다.
도 1 은, 제 1 실시형태에 관련되는 액정 장치의 전체 구성을 나타내는 평면도이다.
도 2 는, 도 1 의 H-H′선 단면도이다.
도 3 은, 제 1 실시형태에 관련되는 액정 장치의 복수의 화소부의 등가 회로도이다.
도 4 는, 제 1 실시형태에 관련되는 액정 장치의 복수의 화소부의 평면도이다.
도 5 는, 도 4 의 A-A′선 단면도이다.
도 6 은, 제 1 실시형태에 관련되는 액정 장치의 축적 용량의 평면 형상을 나타내는 평면도이다.
도 7 은, TEG 에 있어서의 광조사 위치와 드레인 전류의 관계를 나타내는 그래프이다.
도 8 은, 드레인측 접합 영역에 있어서 광 여기가 발생한 경우에 있어서의 캐리어의 작용을 나타내는 개념도이다.
도 9 는, 소스측 접합 영역에 있어서 광 여기가 발생한 경우에 있어서의 캐리어의 작용을 나타내는 개념도이다.
도 10 은, 데이터선측 소스 드레인 영역이 드레인 전위가 되는 경우에 있어서, 데이터선측 접합 영역에 광 여기가 발생하였을 때에 있어서의 캐리어의 작용을 나타내는 개념도이다.
도 11 은, 화소 전극측 소스 드레인 영역이 드레인 전위가 되는 경우에 있어서, 화소 전극측 접합 영역에 광 여기가 발생하였을 때에 있어서의 캐리어의 작용을 나타내는 개념도이다.
도 12 는, 화소 스위칭용 TFT 전체에 광을 조사하였을 때의 화소 전극 전위의 파형을 나타내는 파형도이다.
도 13 은, 제 2 실시형태에 있어서의 도 6 과 동일한 취지의 평면도이다.
도 14 는, 제 3 실시형태에 있어서의 도 4 와 동일한 취지의 평면도이다.
도 15 는, 도 14 의 B-B′선 단면도이다.
도 16 은, 제 3 실시형태에 있어서의 도 6 과 동일한 취지의 평면도이다.
도 17 은, 전기 광학 장치를 적용한 전자 기기의 일례인 프로젝터의 구성을 나타내는 평면도이다.
(도면의 주요 부분에 대한 부호의 설명)
1a : 반도체층 1a′: 채널 영역
1b : 데이터선측 LDD 영역 1c : 화소 전극측 LDD 영역
1d : 데이터선측 소스 드레인 영역
1e : 화소 전극측 소스 드레인 영역
7 : 샘플링 회로 3a, 3c : 주사선
3b : 게이트 전극 6a : 데이터선
9a : 화소 전극 10 : TFT 어레이 기판
10a : 화상 표시 영역 20 : 대향 기판
21 : 대향 전극 23 : 차광막
30 : TFT 50 : 액정층
70a, 70b, 70c : 축적 용량 71m, 71n, 71s : 하부 용량 전극
81a, 83a : 컨택트홀 101 : 데이터선 구동 회로
102 : 외부 회로 접속 단자 104 : 주사선 구동 회로
106 : 상하 도통 단자 150 : 오목부
160 : 오목부 300, 300b, 300c : 상부 용량 전극
301 : 제 1 부분 302 : 제 2 부분
Cd : 교차부 D1 : 제 1 영역
D2 : 제 2 영역 Px : 제 1 부분
Py : 제 2 부분

Claims (15)

  1. 기판,
    상기 기판 상에서 서로 교차하는 복수의 데이터선 및 복수의 주사선,
    상기 복수의 데이터선 및 상기 복수의 주사선의 교차에 대응하여 규정되고, 또한 상기 기판 상의 표시 영역을 구성하는 복수의 화소 각각에 형성된 화소 전극,
    상기 복수의 화소 각각의 개구 영역을 서로 떨어뜨리는 비개구 영역에 형성되어 있고, 상기 표시 영역에 있어서의 일 방향을 따른 채널 길이를 갖는 채널 영역과, 상기 데이터선에 전기적으로 접속된 데이터선측 소스 드레인 영역과, 상기 화소 전극에 전기적으로 접속된 화소 전극측 소스 드레인 영역과, 상기 채널 영역 및 상기 데이터선측 소스 드레인 영역 사이에 형성된 제 1 접합 영역과, 상기 채널 영역 및 상기 화소 전극측 소스 드레인 영역 사이에 형성된 제 2 접합 영역을 갖는 반도체층을 포함하는 트랜지스터, 및
    상기 반도체층보다도 상층측에 형성되어 있고, 상기 일 방향을 따라 연장됨과 함께, 상기 제 1 접합 영역을 덮는 제 1 부분과, 상기 제 2 접합 영역을 덮음과 함께, 상기 제 1 부분보다 상기 일 방향에 교차하는 다른 방향의 폭이 넓은 제 2 부분을 갖는 차광부를 구비한 것을 특징으로 하는 전기 광학 장치용 기판.
  2. 제 1 항에 있어서,
    상기 제 2 접합 영역은, LDD 영역인 것을 특징으로 하는 전기 광학 장치용 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 차광부는, 상기 트랜지스터의 바로 위에 배치되는 것을 특징으로 하는 전기 광학 장치용 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 차광부는, 1 쌍의 용량 전극 및 그 1 쌍의 용량 전극 사이에 끼워진 유전체막을 갖는 용량 소자로서,
    상기 용량 소자는, 상기 데이터선을 통하여 상기 화소 전극에 화상 신호가 공급되었을 때에, 상기 화소 전극의 전위를 유지하는 것을 특징으로 하는 전기 광학 장치용 기판.
  5. 제 4 항에 있어서,
    상기 1 쌍의 용량 전극의 적어도 일방은, 도전성 차광막을 포함하여 이루어지는 것을 특징으로 하는 전기 광학 장치용 기판.
  6. 기판,
    상기 기판 상에서 서로 교차하는 복수의 데이터선 및 복수의 주사선,
    상기 복수의 데이터선 및 상기 복수의 주사선의 교차에 대응하여 규정되고, 또한 상기 기판 상의 표시 영역을 구성하는 복수의 화소 각각에 형성된 화소 전극,
    (i) 상기 복수의 화소 각각의 개구 영역을 서로 떨어뜨리는 비개구 영역 중 상기 표시 영역내의 제 1 방향을 따라 연장되는 제 1 영역에 있어서 상기 제 1 방향을 따른 채널 길이를 갖는 채널 영역과, 상기 데이터선에 전기적으로 접속된 데이터선측 소스 드레인 영역과, 상기 화소 전극에 전기적으로 접속된 화소 전극측 소스 드레인 영역과, 상기 채널 영역 및 상기 데이터선측 소스 드레인 영역 사이에 형성된 제 1 접합 영역과, 상기 채널 영역 및 상기 화소 전극측 소스 드레인 영역 사이에 형성된 제 2 접합 영역을 갖는 반도체층, 그리고 (ⅱ) 상기 비개구 영역 중 상기 제 1 방향에 교차하는 제 2 방향을 따라 연장되는 제 2 영역 및 상기 제 1 영역이 서로 교차하는 교차 영역에 있어서 상기 채널 영역에 중첩되는 게이트 전극을 갖는 트랜지스터, 및
    상기 반도체층보다도 상층측에 형성되어 있고, 상기 제 1 방향 및 상기 제 2 방향의 각각을 따라 연장되는 제 1 부분 및 제 2 부분, 그리고 상기 교차 영역에 있어서 상기 제 1 부분 및 상기 제 2 부분이 서로 교차하는 교차부를 갖는 차광부를 구비하고,
    상기 제 2 접합 영역의 적어도 일부는, 상기 교차 영역에 있어서 상기 교차부와 중첩되는 것을 특징으로 하는 전기 광학 장치용 기판.
  7. 제 6 항에 있어서,
    상기 제 2 접합 영역은, LDD 영역인 것을 특징으로 하는 전기 광학 장치용 기판.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 게이트 전극은, 상기 제 2 영역에 있어서 상기 제 2 방향을 따라 연장되는 본선부와, 상기 제 1 영역에 있어서, 상기 본선부로부터 상기 제 1 방향을 따라 상기 제 1 접합 영역측으로 돌출된 볼록부를 갖는 것을 특징으로 하는 전기 광학 장치용 기판.
  9. 제 8 항에 있어서,
    상기 게이트 전극은, 상기 교차 영역에 있어서 상기 본선부가 상기 제 2 접합 영역에 중첩되지 않도록 상기 본선부가 부분적으로 노치되어 이루어지는 오목부를 갖는 것을 특징으로 하는 전기 광학 장치용 기판.
  10. 제 6 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 차광부는, 상기 트랜지스터의 바로 위에 배치되는 것을 특징으로 하는 전기 광학 장치용 기판.
  11. 제 6 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 차광부는, 1 쌍의 용량 전극 및 상기 1 쌍의 용량 전극 사이에 끼워진 유전체막을 갖는 용량 소자로서,
    상기 용량 소자는, 상기 데이터선을 통하여 상기 화소 전극에 화상 신호가 공급되었을 때에, 상기 화소 전극의 전위를 유지하는 것을 특징으로 하는 전기 광학 장치용 기판.
  12. 제 11 항에 있어서,
    상기 1 쌍의 용량 전극의 각각은, 금속막으로 형성되는 것을 특징으로 하는 전기 광학 장치용 기판.
  13. 제 11 항에 있어서,
    상기 1 쌍의 용량 전극의 일방은, 반도체로 형성되는 것을 특징으로 하는 전기 광학 장치용 기판.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 기재된 전기 광학 장치용 기판을 구비한 것을 특징으로 하는 전기 광학 장치.
  15. 제 14 항에 기재된 전기 광학 장치를 구비하여 이루어지는 전자 기기.
KR1020070074086A 2006-07-24 2007-07-24 전기 광학 장치용 기판 및 전기 광학 장치, 그리고 전자기기 KR100925135B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00200896 2006-07-24
JP2006200896A JP4197016B2 (ja) 2006-07-24 2006-07-24 電気光学装置用基板及び電気光学装置、並びに電子機器

Publications (2)

Publication Number Publication Date
KR20080009662A true KR20080009662A (ko) 2008-01-29
KR100925135B1 KR100925135B1 (ko) 2009-11-05

Family

ID=38651284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070074086A KR100925135B1 (ko) 2006-07-24 2007-07-24 전기 광학 장치용 기판 및 전기 광학 장치, 그리고 전자기기

Country Status (6)

Country Link
US (2) US20080017885A1 (ko)
EP (1) EP1884996A3 (ko)
JP (1) JP4197016B2 (ko)
KR (1) KR100925135B1 (ko)
CN (1) CN101115333B (ko)
TW (1) TWI420442B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5157319B2 (ja) 2007-08-28 2013-03-06 セイコーエプソン株式会社 電気光学装置及び電子機器
RU2439639C1 (ru) * 2008-02-21 2012-01-10 Шарп Кабусики Кайся Подложка активной матрицы и жидкокристаллическое дисплейное устройство
JP5481790B2 (ja) * 2008-02-29 2014-04-23 セイコーエプソン株式会社 電気光学装置
JP5532568B2 (ja) * 2008-09-26 2014-06-25 セイコーエプソン株式会社 電気光学装置及び電子機器
CN102254917B (zh) * 2011-07-07 2014-05-21 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制法
JP2013080040A (ja) 2011-10-03 2013-05-02 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2015206819A (ja) 2014-04-17 2015-11-19 株式会社ジャパンディスプレイ 表示装置
TWI578509B (zh) * 2015-07-23 2017-04-11 友達光電股份有限公司 畫素結構
KR102568776B1 (ko) * 2016-03-28 2023-08-22 삼성디스플레이 주식회사 유기 발광 표시 장치
EP3465339A4 (en) * 2016-05-31 2019-04-17 E Ink Corporation REAR PANELS FOR ELECTROOPTICAL INDICATIONS
JP6816417B2 (ja) * 2016-09-08 2021-01-20 セイコーエプソン株式会社 電気光学装置、電子機器
JP6873752B2 (ja) * 2017-03-09 2021-05-19 パナソニック液晶ディスプレイ株式会社 液晶表示装置
CN110596974B (zh) * 2018-06-12 2022-04-15 夏普株式会社 显示面板和显示装置
KR20200089794A (ko) * 2019-01-17 2020-07-28 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법
KR20200110573A (ko) * 2019-03-15 2020-09-24 삼성디스플레이 주식회사 표시 장치
JP2022070073A (ja) * 2020-10-26 2022-05-12 株式会社ジャパンディスプレイ 半導体基板及び表示装置
CN113050335A (zh) * 2021-03-15 2021-06-29 武汉华星光电技术有限公司 一种阵列基板、显示面板及显示装置
JP2023004617A (ja) * 2021-06-28 2023-01-17 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、および電子機器
JP2023144372A (ja) 2022-03-28 2023-10-11 セイコーエプソン株式会社 電気光学装置、および表示装置
CN118011695A (zh) * 2022-11-08 2024-05-10 北京京东方技术开发有限公司 阵列基板和显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69230138T2 (de) * 1991-11-29 2000-04-27 Seiko Epson Corp Flüssigkristall-anzeigevorrichtung und verfahren zu ihrer herstellung
JPH0798460A (ja) * 1992-10-21 1995-04-11 Seiko Instr Inc 半導体装置及び光弁装置
TW409194B (en) * 1995-11-28 2000-10-21 Sharp Kk Active matrix substrate and liquid crystal display apparatus and method for producing the same
JP3663741B2 (ja) * 1996-05-22 2005-06-22 セイコーエプソン株式会社 アクティブマトリックス型液晶表示装置及びその製造方法
JP3708637B2 (ja) * 1996-07-15 2005-10-19 株式会社半導体エネルギー研究所 液晶表示装置
US5844282A (en) * 1997-03-28 1998-12-01 Nec Corporation Semiconductor device having field effect transistor connected at gate electrode to protective junction diode discharging in the presence of light
JP3636641B2 (ja) * 1999-08-20 2005-04-06 セイコーエプソン株式会社 電気光学装置
JP3979010B2 (ja) 2000-03-17 2007-09-19 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
TWI301915B (ko) * 2000-03-17 2008-10-11 Seiko Epson Corp
JP3356429B2 (ja) * 2000-04-11 2002-12-16 日本電気株式会社 液晶表示装置および液晶プロジェクタ装置
JP3731447B2 (ja) 2000-06-15 2006-01-05 セイコーエプソン株式会社 電気光学装置及びその製造方法
US6636284B2 (en) * 2000-08-11 2003-10-21 Seiko Epson Corporation System and method for providing an electro-optical device having light shield layers
JP3870897B2 (ja) 2002-01-07 2007-01-24 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3700697B2 (ja) 2002-02-12 2005-09-28 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2004004722A (ja) 2002-04-25 2004-01-08 Seiko Epson Corp 電気光学装置及び電子機器
JP2004340981A (ja) 2003-03-14 2004-12-02 Sony Corp 液晶表示装置
JP2004347838A (ja) * 2003-05-22 2004-12-09 Seiko Epson Corp 電気光学装置並びに電子機器及び投射型表示装置
JP4069906B2 (ja) * 2003-08-04 2008-04-02 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP3969439B2 (ja) * 2005-07-27 2007-09-05 セイコーエプソン株式会社 電気光学装置
JP4349406B2 (ja) * 2006-08-24 2009-10-21 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
US7616275B2 (en) * 2007-02-07 2009-11-10 Seiko Epson Corporation Electro-optical device substrate, electro-optical device, and electronic apparatus

Also Published As

Publication number Publication date
US20080017885A1 (en) 2008-01-24
CN101115333A (zh) 2008-01-30
US8168982B2 (en) 2012-05-01
JP4197016B2 (ja) 2008-12-17
EP1884996A3 (en) 2009-01-14
KR100925135B1 (ko) 2009-11-05
TW200822006A (en) 2008-05-16
TWI420442B (zh) 2013-12-21
JP2008026719A (ja) 2008-02-07
EP1884996A2 (en) 2008-02-06
US20100012979A1 (en) 2010-01-21
CN101115333B (zh) 2010-10-20

Similar Documents

Publication Publication Date Title
KR100925135B1 (ko) 전기 광학 장치용 기판 및 전기 광학 장치, 그리고 전자기기
JP4349406B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
KR20080056091A (ko) 전기 광학 장치 및 전자 기기
JP5157319B2 (ja) 電気光学装置及び電子機器
JP2009122250A (ja) 電気光学装置及び電子機器
KR20080072546A (ko) 전기 광학 장치용 기판 및 전기 광학 장치, 그리고 전자기기
JP4935404B2 (ja) 電気光学装置用基板及びその製造方法、並びに電気光学装置及び電子機器
JP5428141B2 (ja) 電気光学装置、及びこれを備えた電子機器
JP4259598B2 (ja) 電気光学装置用基板、電気光学装置及び電子機器
JP2008040399A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP5176434B2 (ja) 電気光学装置及び電子機器
JP2007304235A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP5292738B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP5186728B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2009115883A (ja) 電気光学装置及び電子機器
JP2009053477A (ja) 電気光学装置及び電子機器
JP4967556B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP5055828B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP4395807B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP4591573B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP5028906B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP5278584B2 (ja) 電気光学装置及び電子機器
JP2008116732A (ja) 電気光学装置用基板、電気光学装置、及び電子機器
JP2009265357A (ja) 電気光学装置及び電子機器
JP2008065109A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
A302 Request for accelerated examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191017

Year of fee payment: 11