KR20070087571A

KR20070087571A - 스크래치 패드 블록

Info

Publication number: KR20070087571A
Application number: KR1020077012082A
Authority: KR
Inventors: 알랜 데이비드 베네트; 세르게이 아나토리에비츠 고로베츠
Original assignee: 쌘디스크 코포레이션
Priority date: 2004-12-16
Filing date: 2005-12-01
Publication date: 2007-08-28
Also published as: WO2006065566A1; WO2006065566A9; JP2008524705A; CN101124554A; CN101095121B; CN101124555B; US20060161722A1; US7315916B2; CN101095121A; EP1828906A1; EP1828906B1; JP4787266B2; KR100914263B1; CN101124556A; TW200632916A; CN100547565C; CN101124555A; TWI393140B

Abstract

블록의 최소 소거 단위를 갖는 메모리 어레이에서, 스크래치 패드 블록은 또 다른 블록에 나중에 기록되는 데이터를 저장하는데 사용된다. 이 데이터는 낮은 병렬도로 스크래치 패드 블록에 기록되고 그 후에 높은 병렬도로 또 다른 위치에 기록됨으로써, 고밀도로 저장된다. 데이터는 그밖의 모든 곳에서 더욱 효율적으로 저장될 수 있을 때까지 스크래치 패드 블록에 일시적으로 저장될 수 있다. 무관련 데이터는 스크래치 패드 블록의 동일 페이지에 저장될 수 있다.

스크래치 패드 블록, 병렬도, 메모리 어레이, 페이지,

Description

스크래치 패드 블록{SCRATCH PAD BLOCK}

본 발명은 일반적으로 비휘발성 플래시 메모리 시스템들의 동작에 관한 것이며, 특히 비휘발성 플래시 메모리 내에서 데이터를 프로그램하는 더욱 효율적인 방법들에 관한 것이다.

하나 이상의 집적 회로 칩들 상에 형성되는 플래시 EEPROM(전기 소거가능하고 프로그램가능한 판독 전용 메모리) 셀들의 어레이를 사용하는 특히 작은 폼 팩터 카드들의 형태로 오늘날 사용되는 많은 상업적으로 성공가능한 비휘발성 메모리 제품들이 존재한다. 통상적으로 그러나 반드시 필요로 되지 않는 개별 집적 회로칩 상의 메모리 제어기는 카드가 제거가능하게 접속되는 호스트와 인터페이스하고 카드 내의 메모리 어레이의 동작을 제어한다. 이와 같은 제어기는 전형적으로 마이크로프로세서, 일부 비휘발성 판독 전용 메모리(ROM), 휘발성 랜덤-액세스-메모리(RAM) 및 데이터의 프로그래밍 및 판독 동안 제어기를 통과할 때 데이터로부터 에러 정정 코드(ECC)를 계산하는 회로와 같은 하나 이상의 특수 회로들을 포함한다. 상업적으로 입수가능한 카드들 중 일부는 CompactFlash^TM(CF) 카드들, MultiMedia 카드들(MMC), 보안 디지털(SD) 카드들, 개인용 태그들(P-Tag) 및 메모 리 스틱 카드들이다. 호스트들은 개인용 컴퓨터들, 노트북 컴퓨터들, 개인 휴대 정보 단말기들(PDAs), 각종 데이터 통신 장치들, 디지털 카메라들, 셀룰러 전화들, 휴대용 오디오 플레이어들, 자동차 사운드 시스템들, 및 유사한 유형의 장비를 포함한다. 일부 시스템들에서, 제거가능한 카드는 제어기를 포함하지 않고 호스트는 카드내의 메모리 어레이의 동작을 제어한다. 이 유형의 메모리 시스템의 제어는 스마트 미디어 카드들 및 xD 카드들을 포함한다. 따라서, 메모리 어레이의 제어는 카드 내의 제어기 상의 소프트웨어에 의해 또는 호스트 내의 제어 소프트웨어에 의해 성취될 수 있다. 메모리 카드 구현방식 이외에, 이 유형의 메모리는 대안적으로 각종 유형들의 호스트 시스템들에 임베디드될 수 있다. 제거가능하고 임베디드된 애플리케이션들 둘 다에서, 호스트 데이터는 메모리 제어 소프트웨어에 의해 구현되는 저장 방식에 따라서 메모리 어레이에 저장될 수 있다.

2개의 일반적인 메모리 셀 어레이 아키텍쳐들은 상업적인 애플리케이션인 NOR 및 NAND이다. 전형적인 NOR 어레이에서, 메모리 셀들은 칼럼 방향으로 연장되는 인접 비트 라인 소스 및 드레인 확산들 간에 연결되는데, 제어 게이트들은 셀들의 열들(rows)을 따라서 연장되는 워드 라인들에 연결된다. 메모리 셀은 소스 및 드레인 간의 셀 채널 영역의 적어도 일부 위에 위치되는 적어도 하나의 저장 소자를 포함한다. 저장 소자들 상의 프로그램된 전하 레벨은 셀들의 동작 특성을 제어하는데, 이는 어드레스된 메모리 셀들에 적절한 전압들을 인가함으로써 판독될 수 있다. 이와 같은 셀들, 메모리 시스템들에서 이들의 용도들, 및 제조 방법들의 예들이 미국 특허 5,070,032, 5,095,344, 5,313,421, 5,315,541, 5,343,063, 5,661,053, 및 6,222,762에 제공된다. 다른 특허들과 이 출원에 참조된 특허 출원들과 더불어 이들 특허들이 본원에 참조되어 있다.

NAND 어레이는 셀들의 칼럼들을 형성하기 위하여 개별적인 비트 라인들 및 기준 전위 간의 하나 이상의 선택 트랜지스터들과 함께 연결되는 16 또는 32와 같은 2개 이상의 메모리 셀들의 일련의 스트링들을 사용한다. 워드 라인들은 많은 수의 이들 칼럼들 내의 셀들을 가로질러 연장된다. 칼럼 내의 개별적인 셀은 스트링 내의 나머지 셀들을 턴온시킴으로써 판독되고 프로그래밍 동안 검증되는데, 그 결과 스트링을 통해 흐르는 전류는 어드레스된 셀에 저장된 전하 레벨에 좌우된다. NAND 아키텍쳐 어레이들 및 메모리 시스템의 부분으로서 이들의 동작의 예들은 미국 특허 5,570,315, 5,774,397, 6,046,935, 및 6,522,580에서 알 수 있다.

상술된 특허들에 언급된 바와 같은 현재 플래시 EEPROM 어레이들의 전하 저장 소자들은 전형적으로 도전적으로 도핑된 폴리실리콘 재료로부터 형성된 가장 보편적으로 도전성 플로우팅 게이트들이다. 플래시 EEPROM 시스템들에 유용한 대안적인 유형의 메모리 셀은 도전성 플로우팅 게이트 대신에 비도전성 유전체 재료를 이용하여 비휘발성 방식으로 전하를 저장한다. 산화 실리콘, 질화 실리콘, 및 질화 및 산화 실리콘(ONO)으로 형성된 3층 유전체는 메모리 셀 채널 위의 반도전성 기판의 표면 및 도전성 제어 게이트 사이에 끼워넣게 된다. 이 셀은 셀 채널로부터 질화물로 전자들을 주입함으로써 프로그램되는데, 여기서 이들은 제한된 영역에 트랩되고 저장되고 핫 정공들을 질화물로 주입함으로써 소거된다. 유전체 저장 소자를 사용하는 여러 특정 셀 구조들 및 어레이들이 Harari 등에게 허여된 미국 특허 출 원 공개 번호 2003/0109093에 서술된다.

대부분의 모든 집적 회로 애플리케이션들에서 처럼, 어떤 집적 회로 기능을 구현하기 위하여 실리콘 기판 에어리어를 수축시키기 위한 압력은 또한 플래시 EEPROM 메모리 셀 어레이들에도 적용된다. 이는 소정 크기의 메모리 카드 또는 다른 유형들의 패키지들의 저장 용량을 증가시키기 위하여 또는 용량을 증가시키고 크기를 감소시키기 위하여, 실리콘 기판의 소정 에어리어에 저장될 수 있는 디지털 데이터의 량을 계속적으로 증가시키는데 바람직하다. 데이터의 저장 밀도를 증가시키기 위한 한 가지 방법은 메모리 셀 마다 및/또는 저장 단위 또는 요소마다 1비트 이상의 데이터를 저장하는 것이다. 이는 저장 요소 전하 레벨 전압 범위의 윈도우를 2가지 이상의 스테이트들(states)로 분할함으로써 성취된다. 4가지 이와 같은 상태들의 이용은 각 셀이 2비트의 데이터를 저장하도록 하며, 8개의 상태들은 저장 요소마다 3비트의 데이터를 저장하도록 하는 등등이다. 플로우팅 게이트들 및 이들의 동작을 이용하는 다중 상태 플래시 EEPROM 구조들은 미국 특허 5,043,940 및 5,172,238에 서술되어 있고, 유전체 플로우팅 게이트들을 이용하는 구조들이 미국 공개 번호 2003/0109093에 상술되어 있다. 다중 상태 메모리 셀 어레이의 선택된 부분들은 또한 미국 특허 5,903,167 및 6,456,528에 서술된 방식으로 각종 이유들로 2가지 상태들(2진)로 동작될 수 있는데, 모든 특허들 및 이 출원에 언급된 특허 출원과 함께 이 특허들이 본원에 참조되어 있다.

전형적인 플래시 EEPROM 어레이의 메모리 셀들은 모두 소거되는 셀들의 이산 블록(소거 블록)으로 분할된다. 즉, 소거 블록은 소거 단위, 동시에 소거가능한 셀 들의 최소수이다. 각 소거 블록은 전형적으로 하나 이상의 데이터를 저장하는데, 이 페이지는 프로그래밍 및 판독의 최소 단위이지만, 하나 이상의 페이지는 상이한 서브-어레이들 또는 플레인들(planes)에서 병렬로 프로그램되거나 판독될 수 있다. 각 페이지는 전형적으로 하나 이상의 데이터 섹터들을 저장하는데, 이 섹터의 크기는 호스트 시스템에 의해 규정된다. 섹터의 예는 자기 디스크 드라이브들로 설정된 표준에 따라서 512 바이트의 사용자 데이터 더하기 데이터가 저장되는 소거 블록 및/또는 사용자 데이터에 관한 어떤 바이트 수의 오버헤드 정보를 포함한다. 이와 같은 메모리들은 전형적으로 각 소거 블록 내에서 16, 32개 이상의 페이지들로 구성되고 각 페이지는 하나 또는 단지 몇개의 호스트 데이터 섹터를 저장한다.

메모리 어레이로 사용자 데이터를 프로그램하는 동안 병렬도를 증가시키고 이로부터 사용자 데이터를 판독하기 위하여, 어레이는 전형적으로 통상 플레인들이라 칭하는 서브-어레이들로 분할되는데, 이들 플레인들은 자신의 데이터 레지스터들 및 다른 회로들을 포함하여 데이터 섹터들이 여러개 중 각각에/로부터 또는 모든 플레인들에/로부터 동시에 프로그램 또는 판독될 수 있다. 단일 집적 회로 상의 어레이는 물리적으로 플레인들로 분할되거나, 각 플레인은 별개의 하나 이상의 집적 회로 칩들로부터 형성될 수 있다. 이와 같은 메모리 구현방식의 예들은 미국 특허 5,798,968 및 5,890,192에 서술된다.

메모리를 더욱 효율적으로 관리하기 위하여, 소거 블록들은 모두 링크되어 가상 블록들 또는 메타블록들(metablocks)을 형성한다. 즉, 각 메타블록은 각 플레인으로부터 하나의 소거 블록을 포함하도록 규정된다. 메타블록의 이용은 미국 특 허 6,763,424에 서술된다. 메타블록은 데이터를 프로그램하고 판독하기 위한 수신지로서 호스트 논리적 블록 어드레스에 의해 식별된다. 유사하게, 메타블록의 모든 소거 블록들은 모두 소거된다. 메타블록은 메타블록 내 각 소거 블록으로부터 한 페이지를 포함하는 메타페이지의 단위로 프로그램될 수 있다. 이와 같은 대형 블록들 및/또는 메타블록들로 동작되는 메모리 시스템 내의 제어기는 호스트로부터 수신된 논리적 블록 어드레스들(LBAs) 및 메모리 셀 어레이 내의 물리적 블록 수들(PBNs) 간의 변환을 포함한 다수의 기능들을 수행한다. 소거 블록들 내의 개별적인 페이지들은 전형적으로 블록 어드레스 내의 오프셋에 의해 식별된다. 어드레스 변환은 종종 논리적 블록 수(LBN) 및 논리적 페이지의 중간 텀즈(terms)를 이용하는 것을 포함한다. 메타블록들을 이용하는 메모리 시스템에서, 메타블록은 메모리 어레이의 유효 최소 소거 단위일 수 있다. 따라서, 최소 소거 단위(블록)은 메모리 아키텍쳐에 따라서 소거 블록 또는 메타블록 중 어느 하나일 수 있다. 용어 "블록"은 이 아키텍쳐에 따라서 소거 블록 또는 메타블록 중 어느 하나라 칭할 수 있다. 유사하게, 용어 "페이지"는 메모리 시스템의 최소 프로그래밍 단위라 칭할 수 있다. 이는 단일 소거 블록 내의 페이지이거나 메모리 시스템의 아케텍쳐에 따라서 여러 소거 블록들을 가로질러 신장되는 메타페이지일 수 있다.

메타블록에 저장된 데이터는 종종 갱신되며, 갱신들의 가능성은 메타블록의 데이터 용량이 증가함에 따라서 증가된다. 하나의 메타블록의 갱신된 섹터들은 통상적으로 또 다른 메타블록에 기록된다. 불변의 섹터들은 통상적으로 또한 동일한 프로그래밍 동작의 부분으로서 원본으로부터 새로운 메타블록으로 복제되어 데이터 를 통합한다. 대안적으로, 불변의 데이터는 단일 메타블록으로 갱신된 데이터를 또 다시 나중에 통합할 때까지 원래 메타블록에 남게될 수 있다. 현재 데이터를 새로운 블록으로 통합하고 폐 데이터(obsolete data)를 포함하는 블록을 소거하는 동작들을 일반적으로 "가비지 콜렉션(garbage collection)" 동작들이라 칭한다.

소거된 블록 풀에 유지되는 일부 과다한 블록들로 메타블록 시스템들 또는 대형 블록을 동작시키는 것이 보편적이다. 블록의 용량보다 적은 하나 이상의 데이터 페이지들이 갱신될 때, 갱신된 페이지들을 풀로부터 소거된 블록에 기록하고 나서 원래 블록으로부터 불변의 데이터 페이지를 소거 풀 블록으로 복제하는 것이 전형적이다. 이 기술의 변화들은 상술된 미국 특허 6,763,424에 서술되어 있다. 시간에 걸쳐서, 재기록되고 갱신되는 호스트 데이터 파일들의 결과로서, 많은 블록들은 유효 데이터를 포함하는 상대적으로 작은 수의 페이지들 및 더이상 존재하지 않는 데이터를 포함하는 남아있는 페이지들로 끝날 수 있다. 어레이의 데이터 저장 용량을 효율적으로 이용할 수 있도록 하기 위하여, 유효 데이터의 논리적으로 관련된 데이터 페이지들은 다수의 블록들중 프래그먼트들로부터 시간에 걸쳐서 모두 수집되고 몇개의 블록들로 모두 통합된다. 이 프로세스를 통상 "가비지 콜렉션"이라 칭한다.

일부 메모리 시스템들에서, 물리적 메모리 셀들은 또한 2개 이상의 존들로 그룹화된다. 존은 특정 범위의 논리적 블록 어드레스들이 맵핑되는 물리적 메모리 또는 메모리 시스템의 임의의 구획된 서브셋(subset)일 수 있다. 예를 들어, 64 메가바이트의 데이터를 저장할 수 있는 메모리 시스템은 존 마다 16메가바이트의 데 이터를 저장하는 4개의 존들로 구획될 수 있다. 그 후, 논리적 블록 어드레스들의 범위는 4개의 그룹들로 분할되는데, 한 그룹은 4개의 존들 각각의 물리적 블록들로 할당된다. 논리적 블록 어드레스들은 전형적인 구현방식으로 제한되어, 각 데이터는 결코 논리적 블록 어드레스들이 맵핑되는 단일 물리적 존 외부에 기록되지 않는다. 플레인들(서브-어레이들)로 분할되는 메모리 셀 어레이에서, 각각은 자신들의 어드레싱, 프로그래밍 및 판독 회로들을 가지며, 각 존은 바람직하게는 다수의 플레인들로부터 블록들, 전형적으로 각 플레인들로부터 동일한 블록들의 수를 포함한다. 존들은 주로 논리적-대-물리적 변환과 같은 어드레스 관리를 간단화하기 위하여 사용되어 더 작은 변환 테이블을 발생시키며, 이들 테이블들을 유지하는데 필요로 되는 RAM 메모리를 더 적게하고 메모리의 현재 활성 영역을 어드레스하기 위하여 액세스 시간을 더욱 빠르게하지만, 이들의 제한 특성 때문에 최적의 웨어 레벨링(wear leveling)보다 적게될 수 있다.

개별적인 플래시 EEPROM 셀들은 하나 이상의 데이터 비트들을 나타내는 전하 저장 소자 또는 유닛에 전하량을 저장한다. 저장 소자의 전하 레벨은 메모리 셀의 임계값(통상 V_T라 칭함)을 제어하는데, 이 메모리 셀은 셀의 저장 상태를 판독하는 것을 토대로 사용된다. 임계값 윈도우는 통상 다수의 범위들, 메모리 셀의 2개 이상의 저장 상태들 각각에 대해 하나씩으로 분할된다. 이들 범위들은 개별적인 셀들의 저장 상태를 결정하는 것을 허용하는 공칭 감지 레벨을 포함하는 가드밴드들(guardbands)로 분리된다. 이들 저장 레벨들은 이웃하거나 다른 관련된 메모리 셀들, 페이지들 또는 블록들에서 수행되는 전하 외란 프로그래밍, 판독 또는 소거에 따라서 시프트된다. 그러므로, 에러 정정 코드들(ECCs)은 전형적으로 제어기에 의해 계산되고 데이터를 검증하고 필요한 경우 데이터 정정의 일부 레벨을 수행하기 위하여 판독 동안 프로그램되고 사용되는 호스트 데이터와 함께 저장된다. 또한, 시프트되는 전하 레벨들은 외란 동작들이 이들을 자신들의 규정된 범위 밖으로 완전히 시프트 시킴으로써 에러 데이터를 판독하도록 하기 전 시간에 걸쳐서 자신들의 상태 범위들의 중심들로 다시 복구될 수 있다. 데이터 리프레시 또는 스크러브(scrub)라 칭하는 이 프로세스는 미국 특허 5,532,962 및 5,909,449에 서술되어 있다.

일부 메모리 어레이들에서, 페이지는 다수의 데이터 섹터들을 유지할 수 있는 소거 블록의 일부를 구성한다. 페이지가 기록되면, 이미 기록된 데이터를 파손함이 없이 부가적인 기록이 없을 수 있다. 이와 같은 시스템을 이용하는 메모리 어레이들에 대해서, 페이지는 동일한 워드 라인에 연결되는 메모리 셀들의 세트에 의해 규정될 수 있다. 이와 같은 메모리 어레이들은 데이터가 페이지의 크기보다 작은 량이 수신되는 경우 비효율적으로 프로그램될 수 있다. 예를 들어, 데이터가 한번에 한 섹터로 수신되는 경우, 단지 하나의 섹터만이 페이지로 프로그램될 수 있다. 이미 저장된 데이터 섹터를 파손할 위험 없이 부가적인 데이터가 페이지에 프로그램될 수 없다. 때때로, 일련의 단일 섹터들이 이들 간의 일부 지연을 가진 체 수신될 수 있다. 이 경우에, 각 섹터는 메모리 어레이의 별도의 페이지로 기록된다. 따라서, 섹터들은 메모리 어레이 내 공간을 이용하는 방법으로 비효율적인 방 식으로 저장된다. 다중 레벨 논리가 사용되는 경우, 메모리 셀들은 특히 인접 셀들의 나중 프로그램들의 영향들에 민감하다. 게다가, 다중 레벨 셀들의 프로그래밍은 일반적으로 제1 데이터 페이지로 셀들의 그룹을 프로그램하고 제2 데이터 페이지로 셀들을 프로그램함으로써 행해진다. 제2 데이터 페이지의 프로그래밍은 어떤 경우들에 제1 데이터 페이지를 파손시킬 수 있다. 그러므로, 메모리 어레이가 페이지보다 적은 량의 데이터를 수신할 때 다중-섹터 페이지를 갖는 메모리 어레이에 데이터를 저장하도록 하는 더욱 효율적인 방식이 필요로 된다. 다중 레벨 셀들의 그룹을 프로그래밍할 때 다음 페이지의 프로그래밍 동안 제1 페이지의 데이터 파손을 방지하는 방법이 또한 필요로 된다.

소거 단위로서 블록을 가는 메모리 어레이에서, 하나 이상의 블록들은 스크래치 패드 블록들로서 지정되고 메모리 시스템의 성능을 개선시키는데 사용될 수 있다. 스크래치 패드 블록은 버퍼로서 동작됨으로써, 데이터는 저 병렬도로 스크래치 패드 블록에 기록되고 나서 고 병렬도의 메모리 어레이 내의 또 다른 위치로 복제된다. 데이터는 또 다른 위치로 더욱 효율적으로 기록될 때까지 스크래치 패드 블록에 누적될 수 있다. 멀티-섹터 페이지들을 갖는 메모리들에서, 섹터들은 전체 페이지가 시스템의 최대 병렬화를 이용하여 기록될 수 있을 때까지 누적될 수 있다. 다중-레벨 셀 메모리들에서, 하부 페이지는 상부 페이지가 이용될 수 있을 때까지 스크래치 패드 블록에 저장됨으로써, 상부 및 하부 페이지들을 모두 저장할 수 있다.

특정 프로그램 동작의 병렬도는 함께 프로그램되는 데이터 비트들의 수에 비례한다. 따라서, 많은 량의 데이터를 모두 프로그램하는 것은 고 병렬도로 기록하는 것으로 간주되는 반면에, 적은 량의 데이터를 모두 프로그램하는 것은 저 병렬도로 간주된다. 페이지보다 적은 병렬도가 사용되는 경우, 메모리 어레이 내 공간은 낭비될 수 있는데, 이 낭비된 공간은 가비지(garbage) 콜렉션이 더욱 자주 수행됨으로써 메모리 시스템의 효율에 악영향을 미친다는 것을 의미한다. 때때로, 작은 량의 데이터가 메모리 시스템에 저장되어야 한다. 이들 작은 기록들을 한 장소에 기록함으로써, 스크래치(scratch) 패드 블록 및 나중에 이들 모두를 고병렬도로 또 다른 장소에 기록함으로써, 메모리 시스템의 효율은 개선될 수 있다.

다수의 데이터 섹터로 이루어지는 페이지의 최소 프로그램 단위를 갖는 메모리 시스템에서, 1페이지 보다 적은 량으로 수신되는 데이터를 저장하는 방법이 개시된다. 스크래치 패드 블록으로서 지정된 블록은 완전한 페이지가 플래시 메모리 어레이에 기록될 수 있을 때까지 수신된 섹터들을 저장하도록 사용된다. 제1 섹터는 스크래치 패드 블록의 제1 페이지에 저장된다. 다음에 수신된 섹터들은 스크래치 패드 블록의 부가적인 페이지들에 저장될 수 있다. 개별적으로 수신된 섹터들 또는 섹터들의 그룹들은 이들이 수신될 때 스크래치 패드 블록의 새로운 페이지에 저장된다. 스크래치 패드 블록 내의 다른 페이지들로부터 사전 저장된 섹터들은 새로운 데이터와 함께 최근 페이지에 복제될 수 있다. 따라서, 데이터 섹터들은 스크래치 패드 블록의 페이지에 새로운 전체 데이터 페이지보다 적은 한 스크래치 패드 블록에 누적된다. 섹터들은 블록을 위하여 최대 이용가능한 병렬도보다 낮은 병렬도로 스크래치 패드 블록에 기록된다. 섹터들은 스크래치 패드 브록에 저장되는 동안 갱신될 수 있다. 프로그래밍을 위하여 이용될 수 있는 전체 데이터 페이지가 되는 새로운 데이터 섹터가 수신될 때, 새로운 섹터 및 스크래치 패드 블록에 사전 저장되는 섹터들은 모두 메모리 어레이의 또 다른 블록내 동일한 페이지에 프로그램될 수 있다. 이 페이지는 데이터로 완전히 파퓨레이트(populated)되고 최대 이용가능한 병렬도로 기록된다. 그 후, 스크래치 패드 블록에 저장되는 데이터는 쓸모없는 것으로서 표시될 수 있고 편리한 시간에 소거될 수 있다. 따라서, 플래시 메모리 내 공간은 더욱 효율적으로 사용되고 가비지 콜렉션 동작들의 빈도는 감소된다.

다중-레벨 셀들을 갖는 메모리들에서, 스크래치 패드 블록은 활성 블록에 또한 기록되는 데이터 페이지를 저장할 수 있다. 저장된 페이지는 또 다른 데이터 페이지가 수신될 때까지 스크래치 패드 블록에 유지됨으로써, 2개의 데이터 페이지들이 모두 활성 블록내 자신들의 수신지로 기록될 수 있다. 이들은 고 병렬도를 이용하여 그리고 이들이 별도로 기록되는 경우보다 데이터가 파손될 위험을 더 낯추면서 상부 및 하부 페이지로서 함께 기록될 수 있다. 스크래치 패드 블록은 또한 관련된 상부 페이지의 프로그램동안 사전 프로그램된 하부 페이지의 복제를 유지하도록 사용됨으로써, 전력 손실이 있는 경우 하부 페이지의 데이터는 스크래치 패드 블록으로부터 복구될 수 있다.

스크래치 패드 블록은 또 다른 장소에 기록될 데이터를 일시적으로 저장시킨다. 데이터는 블록의 데이터 섹터를 갱신하는 동안 스크래치 패드 블록에 저장될 수 있다. 블록 내 페이지가 상이한 파일들로부터 데이터 섹터들을 포함하는 경우, 이 페이지는 어느 한 블록이 갱신될 때 갱신된다. 이는 종래의 방법들을 이용하여 2개의 파일들로부터 갱신된 데이터를 저장하기 위하여 하나 이상의 블록을 필요로 할 수 있는데, 그 이유는 다중-파일 페이지의 2개의 복제들이 필요로될 수 있기 때문이다. 스크래치 패드 블록을 이용하면 페이지의 나머지(다른 파일로부터)가 이용될 수 있을 때까지 하나의 파일로부터의 페이지의 파트를 저장한다. 그 후, 완전 갱신된 페이지가 최대 병렬도를 이용하여 자신의 수신지로 프로그램된다.

스크래치 패드 블록은 무관련 데이터 섹터들을 포함할 수 있다. 호스트 데이터 섹터들 및 제어 데이터 섹터들 둘 다는 스크래치 패드 블록에 저장될 수 있다. 호스트 데이터 섹터들 및 제어 데이터 섹터들은 스크래치 패드 블록 내 동일한 페이지에 저장될 수 있다. 2개의 상이한 파일들로부터 또는 동일한 파일의 논리적으로 먼 부분들로부터의 섹터들은 스크래치 패드 블록의 동일한 페이지에 저장될 수 있다. 이는 최대 병렬도로 스크래치 패드 블록의 프로그래밍을 허용함으로써, 데이터가 수신될 때 고속을 유지하게 한다. 데이터가 저속으로 수신되는 경우, 페이지 내 부가적인 공간은 제어 데이터를 포함하는 섹터들에 의해 점유될 수 있다. 이는 제어 데이터 구조들을 덜 빈번하게 갱신시킴으로써, 가비지 콜렉션의 빈도를 감소시킨다.

스크래치 패드는 마킹 섹터에 의해 식별되어, 제어기가 이를 손십게 식별하도록 한다. 스크래치 패드 블록에 저장된 데이터의 인덱스는 그 자체가 스크래치 패드 블록에 저장되는 인덱스 섹터에 유지될 수 있다. 새로운 섹터들이 스크래치 패드 블록에 저장될 때, 인덱스 섹터는 구 인덱스 섹터를 새로운 인덱스 섹터로 대체함으로써 갱신된다. 유사하게, 스크래치 패드 블록 내 섹터들이 다른 장소들로 복제될 때, 인덱스 섹터는 스크래치 패드 블록이 쓸모 없다는(obsolete) 것을 나타내기 위하여 갱신될 수 있다.

도1A 및 도1B는 함께 동작하는 비휘발성 메모리 및 호스트 시스템 각각의 블록도.

도2는 도1A의 메모리 어레이의 제1 예 구성을 도시한 도면.

도3은 도1A의 메모리 어레이 내에 저장된 바와 같은 오버헤드 데이터를 갖는 예의 호스트 데이터 섹터를 도시한 도면.

도4는 도1A의 메모리 어레이의 제2 예의 구성을 도시한 도면.

도5는 도1A의 메모리 어레이의 제3 예의 구성을 도시한 도면.

도6은 도1A의 메모리 어레이의 제3 예의 구성의 확장을 도시한 도면.

도7은 하나의 특정 구성에서 도1A의 어레이의 메모리 셀들의 그룹의 회로도.

도9는 도1A의 메모리 어레이와 같은 메모리 어레이의 블록에 데이터 섹터들의 대안적인 저장을 도시한 도면.

도10A는 가비지 콜렉션 동작 동안 또 다른 블록으로 복제한 후 도8 또는 9의 데이터 섹터들을 도시한 도면.

도10B는 제2 제2 가비지 콜렉션 동작 동안 또 다른 블록에 복제한 후 도10A의 데이터 섹터들을 도시한 도면.

도10C는 더 많은 데이터 섹터들이 수신된 후 도10B의 블록을 도시한 도면.

도11A는 도10A 및 도10B의 데이터 섹터들을 저장하기 위하여 2개의 소거 블록들, 활성 블록 및 스크래치 패드 블록을 이용하는 대안적인 저장 배열을 도시한 도면.

도11B는 도10A 및 도10B의 데이터 섹터들을 저장하기 위하여 2개의 메타블록들, 활성 블록 및 스크래치 패드 블록을 이용하는 대안적인 저장 배열을 도시한 도면.

도12A는 가비지 콜렉션 동작을 트리거함이 없이 저장되는 동안 데이터 섹터들이 갱신될 수 있도록 데이터 섹터들을 저장하도록 사용되는 2개의 블록들, 활성 블록 및 스크래치 패드 블록을 도시한 도면.

도12B는 가비지 콜렉션을 트리거함이 없이 저장되는 동안 페이지의 모든 섹터들이 갱신되도록 하는 도12A의 시스템에 대안적인 저장 시스템을 도시한 도면.

도13은 다중-레벨 셀에 2개의 데이터 비트들을 저장하도록 사용되는 4개의 임계 전압 범위들을 도시한 도면.

도14는 활성 블록의 하부 페이지의 카피를 스크래치 패드 블록이 유지하는 경우 다중-레벨 셀들, 활성 블록 및 스크래치 패드 블록의 2개의 블록들을 도시한 도면.

도15는 메모리 어레이 내 공간의 하나 이상의 블록을 필요로 하는 2개의 파일들이 갱신될 때 데이터 섹터들의 다음 저장 및 블록에 저장된 2개의 파일들로부터의 데이터 섹터들을 도시한 도면.

도16은 스트래치 패드 블록들이 활성 블록에 복제되기 전 이 스크래치 패드 블록들이 일부 섹터들을 저장하는 경우 도15의 데이터 섹터들을 갱신하는 대안적인 시스템을 도시한 도면.

도17은 동일한 페이지의 무관련 데이터의 스크래치 패드 블록 저장 섹터들 및 상이한 장소들로의 이 데이터의 다음 복제를 도시한 도면.

도18은 다중 갱신들을 겪는 무관련 데이터의 스크래치 패드 블록 저장 섹터들을 도시한 도면.

도19는 마킹 섹터에 의해 식별되는 스크래치 패드 블록을 도시한 도면.

도20은 섹터들의 그룹 및 인덱스 섹터를 저장하는 도19의 스크래치 패드 블록을 도시한 도면.

도21은 섹터들의 제2 그룹 및 제1 인덱스 섹터를 대체하는 제2 인덱스 섹터를 저장하는 도20의 스크래치 패드 블록을 도시한 도면.

도22는 섹터들의 제3 그룹 및 제2 인덱스 섹터를 대체하는 제3 인덱스 섹터를 저장하는 도21의 스크래치 패드 블록을 도시한 도면.

도23은 그룹이 또 다른 블록으로 복제될 때 제3 인덱스 섹터를 대체하는 제4 인덱스 섹터를 갖는 도22의 스크래치 패드 블록을 도시한 도면.

메모리 아키텍쳐들 및 이들의 동작

우선 도1A를 참조하면, 플래시 메모리는 메모리 셀 어레이 및 제어기를 포함한다. 도시된 예에서, 2개의 집적 회로 장치들(칩들)(11 및 13)은 메모리 셀들의 어레이(15) 및 각종 논리 회로들(17)을 포함한다. 논리 회로들(17)은 데이터, 명령, 및 상태 회로들을 통해서 별도의 칩 상의 제어기(19)와 인터페이스하고 또한 어드레싱, 데이터 전달 및 감지 및 다른 서포트를 어레이(13)에 제공한다. 다수의 메모리 어레이 칩들은 제공된 저장 용량에 따라서 하나서부터 많은 개수까지 있을 수 있다. 제어기 및 부분 또는 전체 어레이는 대안적으로 단일 집적 회로 칩상으로 결합될 수 있지만 이는 현재 경제적인 대안이 아니다.

전형적인 제어기(19)는 마이크로프로세서(21), 펌웨어를 주로 저장하기 위한 판독 전용 메모리(ROM)(23), 및 메모리 칩들(11 및 13)에 기록되거나 이로부터 판독되는 사용자 데이터를 주로 일시적으로 저장하기 위한 버퍼 메모리(RAM)(25)를 포함한다. 회로들(27)은 메모리 칩(들)과 인터페이스하고 회로들(29)은 커넥션들(31)을 통해서 호스트와 인터페이스한다. 이 예에서, 데이터의 무결성은 코드를 계산하는데 전용되는 회로들(33)로 ECC를 계산함으로써 결정된다. 사용자 데이터는저장을 위하여 호스트로부터 플래시 메모리 어레이로 전달되는데, 이 회로는 데이터로부터 ECC를 계산하고 코드는 메모리에 저장된다. 사용자 데이터가 나중에 메모리로부터 판독될 때, 이들은 동일한 알고리즘에 의해 ECC를 계산하는 회로(33)를 다시 통과하고 이 코드를 계산되고 데이터가 저장된 것과 비교한다. 이들이 비교되면, 데이터의 무결성이 확인된다. 이들이 상이하면, 이용되는 특정 ECC 알고리즘에 따라서, 이들 에러 비트들은 알고리즘에 의해 지지되는 수까지 식별되고 정정될 수 있다.

도1A의 메모리의 커넥션들(31)은 호스트 시스템의 커넥션들(31')과 메이팅되 며, 이의 예는 도1B에 제공된다. 도1A의 호스트 및 메모리 간의 데이터 전달은 인터페이스 회로(35)를 통해서 된다. 전형적인 호스트는 또한 마이크로프로세서(37), 펌웨어 코드를 저장하기 위한 ROM(39) 및 RAM(41)을 포함한다. 다른 회로들 및 서브시스템들(43)은 종종 특정 호스트 시스템에 따라서 고용량 자기 데이터 저장 디스크 드라이브, 키보드용 인터페이스 회로들, 모니터 등을 포함한다. 이와 같은 호스트들의 일부 예들은 데스크 탑 컴퓨터들, 랩탑 컴퓨터들, 휴대용 컴퓨터들, 팜탑컴퓨터들, 개인 휴대 정보 단말기들(PDAs), MP3 및 다른 오디오 플레이어들, 디지털 카메라들, 비디오 카메라들, 전자 게임기들, 무선 및 유선 전화 장치들, 응답기들, 음성 기록기들, 네트워크 라우터들 기타등등을 포함한다.

도1A의 메모리는 도1B의 호스트와 제거가능하게 연결될 수 있는 형태의 모든 메모리 회로 장치들 및 제어기를 포함하는 소형 인클로우즈된 카드로서 구현될 수 있다. 즉, 메이팅 커넥션들(31 및 31')은 카드가 분리되도록 하고 또 다른 호스트로 이동되도록 하거나 또 다른 카드를 호스트에 연결함으로써 대체되도록 한다. 대안적으로, 메모리 어레이 장치들은 전기적으로 그리고 기계적으로 제어기 및 커넥션들(31)을 포함하는 카드와 연결될 수 있는 별도의 카드에 인클로우즈될 수 있다. 부가적인 대안으로서, 도1A의 메모리는 도1B의 호스트 내에 임베디드될 수 있는데, 여기서 커넥션들(31 및 31')은 영구적으로 이루어진다. 이 경우에, 메모리는 통상적으로 다른 구성요소들과 함께 호스트의 인클로우져 내에 포함된다.

도2는 메모리 어레이의 일부를 도시하는데, 여기서 메모리 셀들은 소거 블록들로 그룹화되며, 각 소거 블록 내의 셀들은 단일 소거 동장의 부분으로 통상적으 로 동시에 모두 소거될 수 있다. 소거 블록은 이 유형의 메모리에서 최소 소거 단위이다.

도2의 개별적인 메모리 셀 소거 블록들의 크기는 가변될 수 있지만, 한가지 상업적으로 실시되는 형태는 개별적인 소거 블록의 단일 데이터 섹터를 포함한다. 이와 같은 데이터 섹터의 콘텐트들은 도3에 도시되어 있다. 사용자 데이터(51)는 전형적으로 512 바이트들이다. 사용자 데이터 이외에도 사용자 데이터로부터 계산되는 ECC(53)를 포함하는 오버헤드 데이터, 섹터가 프로그램되는 소거 블록 및/또는 섹터 데이터에 관한 파라미터들(55) 및 파리미터들(55)로부터 계산되는 ECC(57) 및 포함될 수 있는 임의의 다른 오버헤드 데이터가 있다.

하나 이상의 플래그들은 또한 상태 또는 상태들을 나타내는 파라미터들(55)에 포함될 수 있다. 소거 블록을 프로그래밍 및/또는 소거하기 위하여 사용될 전압 레벨들의 표시들은 또한 파라미터들(55) 내에 저장될 수 있는데, 이들 전압들은 소거 블록 및 다른 팩터들 변화에 의해 겪는 사이클들의 수로서 갱신된다. 파라미터들(55)의 다른 예들은 소거 블록 내 임의의 결함 셀들의 식별, 이 물리적 소거 블록으로 맵핑되는 소거 블록의 논리적 어드레스 및 1차 소거 블록이 결함있는 경우에 임의의 대체 소거 블록의 어드레스를 포함한다. 임의의 메모리 시스템에 사용되는 파라미터들(5)의 특정 조합은 설계에 따라서 가변될 것이다. 또한, 오버헤드 데이터의 일부 또는 전부는 사용자 데이터를 포함하거나 오버헤드 데이터가 속하는 소거 블록에서가 아니라 이와 같은 기능에 전용되는 소거 블록들에 저장될 수 있다.

도2의 단일 데이터 섹터 소거 블록과 다른 도4의 다중-섹터 소거 블록이 있다. 여전히 최소 단위인 예의 소거 블록(59)은 4개의 페이지들 0-3을 포함하는데, 이 페이지 각각은 최소 프로그래밍 단위이다. 하나 이상의 호스트 데이터 섹터들은 통상적으로 도3의 데이터 섹터 형태일 수 있고 섹터의 데이터로부터 계산되는 적어도 ECC를 포함하는 오버헤드 데이터와 함께 각 페이지에 저장된다.

전체 블록의 데이터를 재기록하는 것은 통상적으로 새로운 데이터를 소거 블록 풀의 블록에 프로그램하는 것을 포함하며, 원래 블록은 소거되고 소거 풀에 배치된다. 모든 블록 페이지들보다 적은 데이터가 갱신될 때, 갱신된 데이터는 전형적으로 소거된 블록 풀로부터 블록의 페이지에 저장되고 남아있는 불면의 페이지들 내의 데이터는 원래 블록으로부터 새로운 블록으로 복제된다. 그 후, 원래 블록은 소거된다. 이 대형 블록 관리 기술의 변화들은 원래 블록으로부터 데이터를 이동함이 없이 또는 이를 소거함이 없이 갱신된 데이터를 또 다른 블록의 페이지로 기록하는 것을 포함한다. 이는 동일한 논리적 어드레스를 갖는 다수의 페이지들을 발생시킨다. 가장 최근의 데이터 페이지는 섹터내 필드 또는 페이지 오버헤드 데이터로서 기록되는 프로그래밍 시간과 같은 어떤 편리한 기술에 의해 식별된다.

부가적인 다중-섹터 블록 배열이 도5에 도시된다. 여기서, 총 메모리 셀 어레이는 물리적으로 2개 이상의 플레인들로 분리되는데, 4개의 플레인들 0-3이 도시되어 있다. 각 플레인은 다른 플레인들과 거의 관계없이 동작하기 위하여 자신의 데이터 레지스터들, 감지 증폭기들, 어드레싱 디코더들 등을 갖는 메모리 셀들의 서브-어레이이다. 모든 플레인들은 단일 집적 회로 장치 또는 다수의 장치들 상에 제공될 수 있으며, 예는 하나 이상의 별개의 집적 회로 장치들로부터 각 플레인을 형성하기 위한 것이다. 도5의 이 예 시스템의 각 블록은 16 페이지들 (P0-P15)를 포함하며, 각 페이지는 하나, 2개 이상의 호스트 데이터 섹터들 및 일부 오버헤드 데이터의 용량을 갖는다.

그러나, 또 다른 메모리 셀 배열이 도6에 도시된다. 각 플레인은 셀들의 많은 수의 소거 블록들을 포함한다. 동작 병렬도를 증가시키기 위하여, 상이한 플레인들 내의 소거 블록들은 논리적으로 링크되어 메타블록들을 형성한다. 하나의 이와 같은 메타블록은 플레인 0, 플레인 1의 소거 블록1, 플레인 2의 소거 블록1, 및 플레인 3의 소거 블록 2으로 형성되는 바와 같이 도6에 도시된다. 각 메타블록은 논리적으로 어드레스될 수 있고 메모리 제어기는 개별적인 메타블록들을 형성하는 소거 블록들의 트랙을 할당하고 유지한다. 호스트 시스템은 바람직하게는 개별적인 메타블록들의 용량과 동일한 데이터의 단위로 메모리 시스템과 인터페이스한다. 예를 들어 도5의 이와 같은 논리적 데이터 블록은 메타블록을 구성하는 블록들의 물리적 블록 수들(PNBs)으로 제어기에 의해 맵핑되는 논리적 블록 어드레스들(LBA)에 의해 식별된다. 메타블록의 모든 소거 블록들은 모두 소거되고 각 소거 블록으로부터의 페이지들은 바람직하게는 프로그램되고 동시에 판독된다. 메타블록은 소거 블록들이 이 방식으로 링크되는 시스템에서 소거 단위로 간주될 수 있다. 메타블록 아키텍쳐를 갖는 일부 메모리 어레이들에서, 페이지들은 단지 메타블록의 다른 페이지들과 병렬로 프로그램될 수 있다. 이들 메모리 어레이들에서, 메타페이지는 메타블록의 각 플레인으로부터 페이지를 구성하는 메타블록의 최소 프로그래밍 단위 이다.

도2-6과 관련하여 상술된 메모리들을 구현하기 위하여 사용될 수 있는 많은 다양한 메모리 어레이 아키텍쳐, 구성들 및 특정 셀 구조들이 존재한다. NAND 형의 메모리 어레이의 하나의 소거 블록이 도7에 도시된다. 직렬 연결된 메모리 셀들의 많은 수의 칼럼 지향된 스트링들은 전압(V_SS)의 공통 소스(65) 및 어드레스 디코더들, 드라이버들, 판독 감지 증폭기들 등을 포함하는 회로들(67)과 차례로 연결되는 비트라인들 (BL0-BLN) 중 하나 사이에 연결된다. 특히, 하나의 이와 같은 스트링들은 스트링들의 대향측에서 선택 트랜지스터들(77 및 790) 간에 직렬로 연결되는 전하 저장 트랜지스터들(70, 71, ..., 72 및 74)을 포함한다. 이 예에서, 각 스트링은 16개의 저장 트랜지스터들을 포함하지만 다른 수들이 가능하다. 워드 라인들(WL0-WL15)은 각 스트링의 하나의 저장 트랜지스터를 가로질러 연장되고 워드 라인들의 전압 소스 드라이버들 및 어드레스 디코더들을 포함하는 회로들(81)에 연결된다. 라인들(83 및 84) 상의 전압들은 소거 블록 내의 모든 스트링들 모두를 자신들의 선택 트랜지스터들을 통해서 전압원(65) 및/또는 비트 라인들(BL0-BLN)중 어느 하나에 연결시키는 제어를 한다. 데이터 및 어드레스들은 메모리 제어기로부터 나온다.

소거 블록의 전하 저장 트랜지스터들(메모리 셀들)의 각 열(row)은 함께 프로그램되고 판독되는 페이지를 형성한다. 적절한 전압은 나머지 워드 라인들에 인가되는 전압이 자신들의 각 저장 트랜지스터들을 도전성이되도록 선택되는 동안 데 이터를 프로그램 또는 판독하기 위한 이와 같은 페이지의 워드 라인(WL)에 인가된다. 저장 트랜지스터들의 하나의 열(페이지)을 프로그램 또는 판독하는 중에, 선택되지 않은 열들 상에 사전 저장된 전하 레벨들은 모든 스트링들 양단에 그리고 자신들의 워드 라인들에 인가되는 전압때문에 외란될 수 있다. 이는 열 내의 다른 셀들이 프로그래밍된 후 특정 열의 셀들의 프로그래밍을 방지할 수 있다. 다중 상태 플래시 메모리들은 특히 외란에 민감하다. 논리 상태들의 증가된 수는 각 상태들에 대한 협 임계 전압 범위가 됨으로써, 전하 레벨의 작은 변화들이 논리 상태를 변화를 초래할 수 있다. 데이터 저장 밀도가 셀에서 증가된 논리 상태들의 수를 이용함으로써 증가됨에 따라서 외란에 대한 감도 또한 증가된다. 따라서, 프로그램될 셀 내의 데이터를 파손시킴이 없이 열이 프로그램되기 때문에 다른 셀들 다음의 열의 셀들로의 데이터를 프로그램할 수 없다. 따라서, 인접 셀들의 다음 프로그래밍으로부터의 외란은 페이지 크기를 규정할 수 있다. 열의 셀이 동일한 열의 다른 셀들을 프로그램한 다음에 프로그램될 수 없다면, 열은 최소 프로그래밍 단위를 규정한다. 따라서, 열의 셀들은 한 데이터 페이지를 포함할 수 있다. 이와 같은 메모리 어레이서, 열 내 셀들의 그룹이 프로그램되면, 이 열은 열 내 일부 셀들이 데이터를 포함하지 않는 경우 조차도 프로그램된 것으로 간주된다. 메모리 어레이에서 다음 프로그램될 수 없는 빈 셀들을 갖는 것이 효율적이지 않다.

프로그램된 페이지의 빈 셀들은 한번에 메모리 시스템에 의해 수신되는 작은 섹터들의 수로부터 발생될 수 있다. 예를 들어, 단일 섹터는 메모리 시스템으로의 호스트에 의해 전송될 수 있다. 이 섹터는 플래시 메모리 어레이의 페이지에 저장 된다. 이 섹터는 이 페이지로의 다음 기록을 방지한다. 페이지가 다수의 섹터들을 유지하는 메모리 시스템에서, 이는 비효율적일 수 있다. 예를 들어, 페이지가 4개의 데이터 섹터들을 포함하는 경우, 3개의 데이터 섹터들을 유지할 수 있는 메모리 셀의 일부는 단일 섹터가 페이지에 기록될 때 빈채로 있게 된다. 페이지 크기가 증가됨에 따라서, 이와 같은 부분적으로 채워진 페이지들로부터의 낭비된 공간이 증가된다. 메타페이지들은 많은 수의 섹터들을 포함함으로써, 메타블록들을 이용하는 메모리 어레이들에서 특히 저장이 비효율적으로 될 수 있다. 이 문제는 2개이상의 섹터들이 수신되는 경우와 유사하지만 수신된 섹터들의 수가 페이지 내 섹터들의 수보다 적게 된다. 이와 같은 부분적인 페이지들은 전체 데이터 페이지가 수신될 때까지 스크래치 패드 블록에 저장될 수 있다.

데이터의 부분적으로 채워진 페이지들을 기록한 다음에, 저장된 데이터의 통합은 부분적으로 채워진 페이지들로부터 채워진 페이지들로 결합시키도록 수행될 수 있다. 이는 주기적으로 수행된 가비지 콜렉션의 부분으로서 행해질 수 있다. 데이터의 이와 같은 통합은 부분적으로 채워진 페이지들로부터 상이한 소거 블록에 있는 전체 페이지들로 데이터를 복제한다. 그 후, 부분적으로 채워진 페이지들을 유지하는 소거 블록들은 쓸모없는 것으로서 마킹됨으로써, 이들은 소거되고 재사용될 수 있다. 이와 같은 동작은 다른 기능들에 사용될 수 있는 시스템 자원들을 취할 수 있다.

메모리로의 단일 섹터 기록들의 예

도8은 페이지가 4개의 데이터 섹터들로 이루어진 메모리 시스템에서 메모리 어레이의 소거 블록, 즉 지정된 활성 블록(800)을 도시한다. 페이지들 0-5는 수평 방향으로 각각 연장되는 것으로 도시된다. 각 페이지는 섹터 0, 섹터 1, 섹터 2, 및 섹터 3으로서 지정된 4개의 데이터 섹터들을 포함할 수 있다. 호스트는 단일 데이터 섹터들을 메모리 시스템으로 전송하는데, 이는 활성 블록(800)에 저장된다.

섹터 X는 페이지의 섹터0으로서 수신되고 저장된다. 이는 페이지 0의 다음 프로그래밍을 방지한다. 따라서, 페이지 0의 섹터들 1, 2, 및 3DMS 프로그램되지 않고 빈(소거된) 체로 유지된다. 페이지 0이 프로그램된 후, 섹터 X+1이 수신된다. 섹터 X+1은 페이지 1의 섹터 0으로서 저장된다. 페이지 1의 섹터들 1, 2 및 3은 빈 체로 유지된다. 섹터 X+1이 프로그램된 후, 섹터 X+2가 수신된다. 섹터 X+2는 페이지 2의 섹터 0으로서 저장된다. 페이지 2의 섹터들 1, 2 및 3은 빈 체로 유지된다. 섹터 X+2가 프로그램된 후, 섹터 X+3이 수신된다. 섹터 X+3은 페이지 3의 섹터 0으로서 저장된다. 페이지 3의 섹터들 1, 2 및 3은 빈 체로 유지된다.

도9는 소거 블록, 즉 지정된 활성 블록(900)에 섹터들을 저장하는 대안적인 방법을 도시한다. 여기서, 페이지 당 단지 하나의 섹터를 저장하는 대신에, 사전 저장된 섹터들은 더욱 최근에 수신된 섹터가 저장되는 동일한 소거 블록에서 새로운 페이지로 복제된다. 섹터 X는 전과 같이 페이지 0의 섹터 0로서 저장된다. 그 후, 섹터 X+1은 페이지 0으로부터 페이지 1의 섹터 0으로 복제되는 섹터 X가 페이지 1의 섹터 1로서 수신되어 저장된다. 따라서, 섹터 X 및 섹터 X+1 둘 다는 페이지 1에 저장된다. 다음에, 섹터 X+2는 페이지 2의 섹터 2로서 수신되고 저장된다. 섹터 X는 페이지 2의 섹터 0으로서 저장되고 섹터 X+1은 페이지 2의 섹터 1로서 저 장된다. 따라서, 섹터들 X, X+1, 및 X+2는 페이지에 모두 저장된다. 다음에, 섹터 X+3은 페이지 3의 섹터3로서 수신되고 저장된다. 섹터 X는 섹터0으로서 저장되며, 섹터 X+1은 섹터 1로서 저장되고 섹터 X+2는 페이지 3의 섹터 2로서 저장된다. 따라서, 4개의 데이터 섹터들은 페이지 3에 저장됨으로써, 페이지 3이 데이터로 완전히 파퓨레이트되도록 한다.

도8 또는 도9에 도시된 섹터들의 저장 다음에, 데이터는 통합될 수 있다. 도8 또는 도9 중 어느 하나의 섹터 X, X+1, X+2, 및 X+3은 새로운 소거 블록의 단일 페이지로 복제될 수 있다. 이는 편리할 때 한번에 가비지 콜렉션의 부분으로서 행해질 수 있다. 도10A는 지정된 활성 블록(1000)의 페이지 O에 저장된 섹터들 X, X+1, X+2 및 X+3을 도시한다. 소거 블록(1000)의 페이지 0에는 데이터가 충전된다. 활성 블록(110)의 페이지 0DMS 섹터들 X, X+1, X+2, 및 X+3으로 프로그램될 때, 섹터들 X, X+1, X+2 및 X+3은 복제되는 소거 블록으로부터 소거될 수 있다. 활성 블록들(800, 900)은 소거되고 이들의 콘텐트가 가비지 콜렉션 동안 통합될 때 새로운 데이터의 저장을 위하여 이용될 수 있다.

페이지 0의 프로그래밍 다음에, 섹터 X+4는 활성 블록(1000)의 페이지 1의 섹터0로서 수신되고 저장된다. 그 후, 섹터들 X+5, X+6, 및 X+7은 페이지2 , 3 및 4 각각에 개별적으로 수신되고 저장된다. 섹터들의 통합은 섹터들 X+4, X+5, X+6, 및 X+7을 단일 페이지로 통합하기 위하여 다시 필요로 될 수 있다. 이와 같은 섹터들의 통합은 시간이 걸리는데, 이 시간 동안 호스트 데이터가 기록될 수 없다. 또 다른 소거 블록으로의 데이터의 제2 통합 후, 이들이 복제되는 소거 블록(1000)은 쓸모 없는 것으로서 마킹되고 다음에 소거될 수 있다.

도10B는 제2 가비지 콜렉션 동작이 사전 활성 블록(1000)으로부터 데이터를 재위치시킨 후의 활성 블록(1010)을 도시한다. 섹터들 X+4 내지 X+7은 활성 블록(1010)의 단일 페이지(페이지 1)로 통합된다. 다음에, 더 많은 섹터들이 수신될 수 있고 활성 블록(1010)에 저장될 수 있다. 이와 같은 섹터들이 단일 섹터들의 형태로 수신되면, 단일 섹터는 전과 같이 페이지에 저장될 수 있다.

도10C는 페이지들 2 내지 5에 저장된 부가적인 섹터들 X+8 내지 X+11을 갖는 활성 블록(1010)을 도시한다. 또 다른 가비지 콜렉션 동작은 이때 섹터들 X+8 내지 X+11을 통합하는데 필요로 될 수 있다. 따라서, 단일 섹터들로서 호스트로부터 수신되는 섹터들을 효율적으로 저장하기 위하여, 이 방법은 하나의 소거 블록으로부터 또 다른 소거 블록으로 데이터를 전달하고 제1 소거 블록을 소거하는 것을 필요로 하는 다수의 가비지 콜렉션 동작들을 이용한다. 소거 블록들이 크면 클수록, 가비지 콜렉션 동작들의 수는 더욱 크게 된다. 메타블록들을 이용하는 메모리 시스템들에서, 소거 블록들의 그룹은 링크되어, 이들은 모두 소거되고 모두 프로그램된다. 데이터는 많은 섹터들을 포함하는 메타페이지들에서 프로그램될 수 있다. 그러므로, 단일 섹터들을 저장하는 것은 필요한 가비지 콜렉션 량 때문에 매우 비효율적으로 된다.

도11A는 데이터를 저장하는 대안적인 방법을 도시한다. 도11A는 메모리 어레이의 2개의 소거 블록들을 도시한다. 활성 블록(1110)은 데이터가 장기간 저장을 위하여 프로그램될 수 있는 소거 블록이다. 스크래치 패드 블록(1120)은 데이터가 단기간 저장을 위하여 프로그램될 수 있는 소거 블록이다. 작은 섹터들의 수가 수신될 때, 이들은 스크래치 패드 블록(1120)에 가장 먼저 저장된다.

섹터들은 데이터 페이지를 채우도록 충분한 섹터들이 수신될 때까지 스크래치 패드 블록(1120)에 지속적으로 저장된다. 그 후, 이들 섹터들은 활성 블록(1110)의 페이지에 복제된다.

섹터 X가 수신되어 이전과 같이 스크래치 패드 블록(1120)에서 페이지 0의 섹터 0으로서 프로그래밍된다. 그 후, 섹터 X+1이 수신되어 페이지 1의 섹터 0으로 복제된 섹터 X와 함께 스크래치 패드 블록(1120)의 페이지 1의 섹터 1로서 저장된다. 그 후, 섹터 X+2가 수신되어 페이지 2의 섹터 0 및 섹터 1로서 각각 저장되는 섹터들 X 및 X+1과 함께 스크래치 패드 블록(1120)의 페이지 2의 섹터 2로서 저장된다. 스크래치 패드 블록(1120)에 섹터 X+2를 저장한 후, 섹터 X+3이 수신된다. 이 지점에서, 섹터들 X, X+1, X+2 및 X+3은 활성 블록(1110)의 페이지 0으로 기록된다. 이들 4개의 섹터들은 전체 데이터 페이지를 형성한다. 따라서, 섹터들 X, X+1, X+2 및 X+3은 활성 블록(1110)의 페이지 0에 효율적으로 저장된다. 그 후, 섹터들 X+4, X+5, X+6 및 X+7이 개별적으로 수신된다. 섹터들 X+4, X+5, X+6 및 X+7은 스크래치 패드 블록(1120)의 페이지들 2, 4 및 5에 저장되고, 섹터 X+7이 수신될 때 활성 블록(1110)의 페이지 1의 섹터들 0, 1 및 2에 복제된다. 섹터 X+7은 활성 블록(1110)의 페이지 1의 섹터 3에 직접 프로그래밍된다. 이 지점에서, 스크래치 패드 블록(1120)은 데이터를 저장하는데 이용 가능한 페이지들을 가지지 않으며, 소거 준비가 된(쓸모없는) 것으로 지정될 수 있다. 새로운 소거 블록이 수신될 다음 섹터, 또는 섹터들의 그룹을 위한 스크래치 패드 블록으로서 지정될 수 있다. 이예가 단일 섹터들이 수신되는 것을 나타내지만, 이 방법은 또한 섹터들의 그룹들에 사용될 수 있고, 여기서 섹터들의 그룹은 페이지 내의 섹터들의 수보다 더 적은 섹터들을 갖는다. 또한, 상기 예들이 스크래치 패드 블록으로부터 활성 블록으로 데이터를 최대 병렬도(maximum parallelism)으로 기록하는 것을 나타내지만, 이와같은 기록은 최대가 아닌 병렬도로 행해질 수 있고, 효율 잇점을 제공할 수 있다. 따라서, 섹터들이 하나의 병렬도로 스크래치 패드 블록에 기록되고 나서, 더 높은 병렬도로 또 다른 블록에 기록되어, 데이터는 더 조밀하게 팩킹되고 필요한 가비지 콜렉션이 덜 빈번해진다.

스크래치 패드 블록은 또한 메타블록들을 사용하는 메모리 어레이들에서 사용될 수 있다. 예를 들어, 도11B는 2개의 메타블록들, 활성 블록(1130) 및 스크래치 패드 블록(1140)을 도시한다. 활성 블록(1130) 및 스크래치 패드 블록(1140) 둘 다는 플레인들 0-3으로 표시되는 4개의 플레인들을 갖는다. 각 플레인은 한 섹터 넓이여서, 4개의섹터들은 블록(1130 또는 1140)의 메타페이지에 저장된다. 블록들 둘 다는 메타페이지 0-5로 표시되는 6개의 베타페이지를 갖는다. 데이터를 효율적으로 저장하는 기술은 소거 블록들에 대해 상술된 것과 동일하다. 섹터들은 전체 데이터 메타페이지가 이용 가능할 때까지 스크래치 패드 블록(1140)에 축적되며, 이 시간에 전체 메타페이지가 활성 블록(1130)으로 프로그래밍된다. 예를 들어, 섹터 X+3이 수신될 때, 전체 메타페이지(섹터들 X, X+1, X+2 및 X+3)가 활성 블록(1130)의 메타페이지 0에 프로그래밍된다. 메타페이지들이 많은 플레인들을 가질 수 있고, 플레인들이 여러 페이지들의 넓이일 수 있기 때문에 메타페이지는 많은 수의 섹터들을 가질 수 있다. 상술된 기술은 그렇지 않았다면 낭비되는 메모리 어레이 내의 많은 공간 량으로 인해 이와 같은 큰 메타페이지들에 특히 유용하다. 도11A 및 11B에 대하여 도시된 바와 같이, 소거 블록 구조를 사용하는 예들에 대해 설명되는 본 발명의 양상은 또한 메타블록 구조에 적용될 수 있고, 그 역도 또한 가능하다. 용어 "블록"은 메모리 어레이의 구성에 따라 소거 블록 또는 메타블록 중 하나를 나타낼 수 있다. 어느 경우든, 블록은 그 구성에서 사용되는 소거 단위이다. 유사하게, 용어 "페이지"는 단일 소거 블록 내의 페이지 또는 메타블록의 메타페이지 중 하나를 나타낼 수 있다. 어느 경우든, 페이지는 그 구성을 프로그래밍하는 단위이다.

페이지 내의 섹터들의 수 이상을 갖는 섹터들의 그룹이 수신되는 경우에, 섹터들은 먼저 스크래치 패드 블록에 저장됨이 없이 메모리 어레이의 활성 블록에 직접 프로그래밍될 수 있다. 따라서, 전체 데이터 페이지들은 고 병렬도로 활성 블록에 직접 프로그래밍될 수 있는 반면, 부분적인 데이터 페이지들은 활성 블록의 전체-페이지 프로그램의 부분으로서 기록될 수 있을 때까지 더 낮은 병렬도로 스크래치 패드 블록에 프로그래밍된다. 제어기는 특정 섹터 또는 섹터들의 그룹에 대한 수신지를 결정할 수 있다. 섹터들의 그룹을 활성 블록에 기록하는 것이 부분적인-페이지 및 전체-페이지 기록 둘 다를 포함하는 경우에, 전체-페이지들은 활성 블록에 기록될 수 있고, 부분적인 페이지는 스크래치 패드 블록에 기록될 수 있다.

도12A는 호스트로부터의 섹터들이 스크래치 패드 블록에 저장되는 동안 갱신 되는 부가적인 예를 도시한다. 제1 섹터 X₀가 수신되어 스크래치 패드 블록(1250)의 페이지 0에 저장된다. 이 예에서 페이지는 4개의 데이터 섹터를 저장한다. 그 후, X₁로서 도시된 X₀에 대한 대체물이 수신된다. 이 예에서 섹터들은 섹터가 갱신인지를 나타내고, 그러한 경우, 그 버전인 아래첨자와 함께 자신들의 논리적 어드레스에 따라 넘버링된다. 따라서, 섹터 X₁은 논리적 어드레스 X를 갖는 섹터이고, 이 섹터의 갱신된 버전이다. 이 섹터는 X₀과 동일한 논리적 어드레스를 갖지만 어떤 갱신된 정보를 반영하는 상이한 데이터를 포함할 수 있는 섹터이다. 섹터 X₁은 스크래치 패드 블록(1250)의 페이지 1에 기록된다. 제어기는 어느 섹터들이 현재인지 어느 것이 쓸모없는지를 추적한다. 스크래치 패드 블록(1250)에서, 특정한 논리적 어드레스를 갖는 섹터의 가장 최근에 기록된 복제가 현재의 버전이다. 임의의 다른 버전은 쓸모없다. 따라서, X₀는 X₁이 프로그래밍될 때 쓸모없게 된다. 섹터 X₁을 수신한 다음에, 섹터 (X+1)₀이 수신된다. 이것은 논리적으로 섹터 X₁ 다음의 섹터이다. 섹터들 X₁ 및 (X+1)₀ 둘 다는 페이지 2에 기록된다. 그 후, 섹터 (X+1)₀은 (X+1)₁로 교체된다. 이것은 섹터 (X+1)₀을 교체하는 섹터 (X+1)₀의 갱신된 버전이다. 섹터 (X+1)₁는 섹터 X₁과 함께 페이지 3으로 기록된다. 그 후, 섹터 (X+2)₀이 수신되어 페이지 4로 기록된다. 그 후, 섹터 (X+2)₀은 섹터 (X+2)₁로 교체되고 섹터들 X₁ 및 (X+1)₁ 함께 페이지 5에 기록된다. 그 후, 섹터 (X+3)₀이 수신된다. 따라서, 데이터 페이지(섹터들 X₁, (X+1)₁, (X+2)₁, 및 (X+3)₀)가 이용 가능하다. 섹터들 X₁, (X+1)₁, (X+2)₁, 및 (X+3)₀은 활성 블록(1252)으로서 지정된 블록으로 기록된다. 섹터들 X₁, (X+1)₁, (X+2)₁ 및 (X+3)₀은 전체 페이지 기록의 병렬도로 활성 블록(12522)에 기록된다. 이것이 이 경우에 최대 가능 병렬도이다. 따라서, 섹터들 X₁, (X+1)₁, (X+2)₁, 및 (X+3)₀이 저 병렬도로 스크래치 패드 블록(1250)으로 기록될지라도, 상기 섹터들은 그 후에 고 병렬도로 활성 블록(1252)에 기록된다. 이것은 섹터들 X₁, (X+1)₁, (X+2)₁, 및 (X+3)₀이 활성 블록에 더 효율적으로 저장된다는 것을 의미한다. 더 효율적인 저장에 의해 가비지 콜렉션이 덜 빈번하게 필요하게 되므로, 성능을 개선시킨다.

대안적인 예가 도12B에서 제공된다. 이 예는 도12A에 도시된 것과 유사하지만, 여기서 섹터 (X+3)₀은 활성 블록(1252)으로 복제되기 전 스크래치 패드 블록(1250)에 저장된다. 이것은 섹터 (X+3)₀이 활성 블록(1252)으로 기록되기 전에 갱신되도록 한다. 섹터 (X+3)₀은 섹터 (X+3)₁로 교체됨으로써 갱신되고 있는 것으로 도시되어 있다. 완전한 데이터 페이지(섹터들, X₁, (X+1)₁, (X+2)₁, 및 (X+3)₁)는 스크래치 패드 블록(1250)에서 수용되어 어떤 트리거링 이벤트까지 갱신될 준비가 된 다. 이 경우에, 트리거링 이벤트가 제공되면, 섹터 (X+4)₀이 수신된다. 섹터들, X₁, (X+1)₁, (X+2)₁ 및 (X+3)₁은 이 지점에서 최대 병렬도로 활성 블록(1252)에 기록된다. 섹터 (X+4)₀이 스크래피 패드 블록(1250) 내의 다음의 이용 가능한 페이지에 기록된다.

도12C는 스크래치 패드 블록(1250)을 사용하여 데이터를 갱신하는 또 다른 예를 도시한다. 데이터 섹터들 X₀내지 (X+15)₀이 원래 블록(1254)에 저장된다. 섹터 (X+6)₀과 동일한 논리적 어드레스를 갖는 갱신된 섹터인 섹터(X+6)₁를 송신한다. 따라서, 섹터 (X+6)₁은 (X+6)₀을 교체해야 한다. (X+6)₀을 교체하기 위하여. (섹터들 (X+4)₀ 내지 (X+7)₀을 포함하는) 원래 블록(1254)의 페이지 1은 섹터 (X+6)₁과 결합되고, 그 결합은 스크래치 패드 블록(1250)의 페이지 0에 기록된다. 이들 섹터들을 결합하는 것은 제어기 ram(25)과 같은 랜덤 액세스 메모리에서 발생하거나, 메모리 어레이에 접속되는 메모리 레지스터들에서 행해질 수 있다. 갱신된 데이터 페이지는 어떤 시간 동안 활성 블록에 기록됨이 없이 스크래치 패드 블록(1250)에서 유지될 수 있다. 그 후의 갱신된 섹터(X+5)₁이 호스트로부터 수신되는 경우에, 데이터는 복제된 섹터들 (X+4)₀, (X+6)₁, 및 (X+7)₀과 함께 섹터 (X+5)₁을 스크래치 패드 블록(1250)의 또 다른 페이지(이 경우에는, 페이지 1)에 기록함으로써 스크래치 패드 블록(1250)에서 갱신될 수 있다. 스크래치 패드 블록(1250) 내의 데이터 페이지의 다중 갱신들은 이 방식으로 수행될 수 있다. 갱신은 갱신된 데이터 섹터 또는 섹터들을 교체하고 스크래치 패드 블록(1250)의 새로운 페이지에서 변화되지 않은 데이터 섹터들을 복제함으로써 수행된다. 복제된 섹터들은 동일한 플레인 내에서 복제되어 복제가 효율적으로 수행될 수 있다. 그 후, 갱신된 데이터 페이지가 메모리 어레이 내의 활성 블록(1252)에 복제될 수 있다. 혼란한 갱신 블록을 필요로 함이 없이 비-순차적인 갱신들이 이 방식으로 수행될 수 있다. 예를 들어, 갱신된 섹터들 (X+6)₁ 및 (X+5)₁은 상기 예에서 비-순차적으로 수신되지만, 활성 블록(1252)은 순차적이다. 다수의 데이터 페이지들이 이 방식으로 스크래치 패드 블록에서 동시에 수용되고 갱신될 수 있다. 페이지는 상기 페이지가 갱신된다라고 더 이상 예측되지 않을 때 활성 블록으로 복제될 수 있다.

다중-레벨 셀 프로그래밍

어떤 종류들의 메모리들은 플로우팅 게이트 메모리 셀의 임계 전압 범위를 2개의 레벨들로 분할함으로써 메모리 어레이의 각 셀에 1비트 이상의 데이터를 저장할 수 있다. 도13은 이와 같은 다중-레벨 셀(MLC) 메모리들이 상이한 논리적 상태들을 나타내는 다수의 임계 전압들을 제공하도록 프로그래밍될 수 있는 방법을 도시한다. A, B, C 및 D로 라벨링된 4개의 상이한 임계 전압들이 도시되어 있다. 다수의 셀들은 각각의 전압으로 프로그래밍된다. 도13은 수직 축 상에 표현되는 셀들의 수로 셀 상태들의 분포를 나타낸다. 각각의 임계 전압 A, B, C 및 D는 상이한 논리적 상태를 나타낸다. 4개의 상태들은 데이터의 2비트들, 즉, 표시된 바와 같 이, 하부 데이터 페이지로부터의 1비트 및 상부 데이터 페이지로부터의 1비트를 나타낸다. 일부 예들에서, 하부 페이지가 먼저 프로그래밍될 수 있다. 하부 페이지의 프로그래밍 후, 셀은 상태 A 또는 B가 된다. 그 후, 상부 페이지가 프로그래밍되어, 셀이 (상부 비트 = 1인 경우에) 상태들 A 또는 B 중 하나로 머물거나 (상부 비트 = 0인 경우에) 상태들 C 또는 D로 수정될 수 있다. 이들 4개의 상태들 각각이 비교적 좁은 전압 윈도우들을 가지기 때문에, MLC 메모리들은 특히 임계 전압들의 비교적 작은 변화들에도 데이터의 파손을 받기 쉽다. 일부 예들에서, 하부 및 상부페이지 둘 다를 동시에 프로그래밍하는 것이 유용할 수 있다. 이것은 상부 페이지 데이터의 프로그래밍 동안 발생할 수 있는 바와 같은 인접한 셀들의 프로그래밍에 기인하는 셀 내의 데이터의 파손을 감소시키는 것을 도울 수 있다.

도14는 스크래치 패드 블록(1460)이 MLC 메모리들에서 데이터의 파손을 감소시키는데 사용될 수 있는 방법의 예를 도시한다. 도14는 MLC 메모리의 블록들로서 활성 블록(1462) 및 스크래치 패드 블록(1460) 둘 다를 도시한다. 양 블록들의 페이지들이 넘버링되고 "상부" 또는 "하부" 중 하나로서 제시되는데, 이에 따라 임계 전압 상태가 페이지의 데이터 비트들을 저장하는데 사용된다. 이 예에서, 메모리는 우선 섹터들 X 내지 X+3을 수신하여 이들 섹터들을 스크래치 패드 블록(1460)의 하부 페이지 0에 저장한다. 그 후, 메모리는 섹터들 X+4 내지 X+7을 수신한다. 이때, 하부 페이지(섹터들 X 내지 X+3) 및 상부 페이지(X+4 내지 X+7) 둘 다가 활성 블록(1462)에 동시에 기록된다. 이로 인해, 활성 블록(1462)의 상부 페이지 0의 프로그래밍 동안 활성 블록(1462)의 하부 페이지 0의 파손이 피해질 수 있다. 전형적으 로, 상부 및 하부 페이지들을 함께 프로그래밍하는데 필요한 시간은 상부 페이지만을 프로그래밍하는데 필요한 시간과 동일하여, 이 시스템은 시간 페널티를 지니지 않는다. 섹터들 X 내지 X+7로 하부 페이지 0 및 상부 페이지의 프로그래밍 후, 섹터들 X+8 내지 X+11이 수신되어 스크래치 패드 블록(1460)의 상부 페이지 0에 프로그래밍된다. 섹터들 X+12 내지 X+15가 수신될 때, 섹터들 X+8 내지 X+11 및 섹터들 X+12 내지 X+15는 활성 블록의 상부 페이지 1 및 하부 페이지 1에 병렬로 프로그래밍된다. 이 시스템은 도시된 바와 같이 그 다음 데이터 섹터들에 대해 지속된다. 따라서, 데이터 페이지가 스크래치 패드 블록(1460)으로 기록되고 나서, 이 페이지는 부가적인 페이지와 함께 동일한 그룹의 메모리 셀들의 상부 및 하부 페이지들로서 활성 블록(1462)에 기록된다. 스크래치 패드 블록(1460)으로의 프로그래밍은 페이지의 병렬도로 발생되지만, 활성 블록(1462)으로의 프로그래밍은 페이지의 병렬도의 두 배로 발생된다.

대안적인 실시예에서, 상부 및 하부 페이지들은 상이한 회수로 활성 블록에 기록될 수 있지만, 하부 페이지의 복제는 활성 블록 내의 하부 페이지가 상부 페이지의 프로그래밍 동안 파손되는 경우에 스크래치 패드 블록에서 유지된다. 도14에서, 섹터들 X 내지 X+3이 수신되어 활성 블록(1462)의 하부 페이지 0 및 스크래치 패드 블록(1460)의 하부 페이지 0 둘 다에 동시에 프로그래밍될 수 있다. 섹터들 X+4 내지 X+7은 스크래치 패드 블록(1460)에 저장되지 않는다. X+4 내지 X+7을 활성 블록(1462)의 상부 페이지 0로 프로그래밍하는 동안 (전력의 손실과 같은) 임의의 문제가 존재하는 경우, 활성 블록(1462)의 하부 페이지 0 내의 데이터는 파손될 수 있다. 즉, 프로그래밍되는 셀들의 임계 전압이 수정되어, 셀들이 더 이상 하부 페이지의 상태를 나타내는 데이터가 아니라, 상부 페이지의 상태를 나타내는 데이터로 완전히 프로그래밍되지 않도록 할 수 있다. 예를 들어, 도13의 상태 A로부터 상태 D로 프로그래밍되고 있는 셀은 프로그래밍이 중단되는 시간에 상태 B 또는 C에 있을 수 있다. 데이터가 이 방식으로 파손되면, 기록되고 있는 상부 데이터 페이지는 복제되고 있는 위치로부터 복구될 수 있다. 그러나, 많은 경우들에서, 하부 페이지의 다른 복제들이 존재하지 않는다. 여기서, 하부 페이지의 복제는 상부 페이지의 프로그래밍이 완료될 때까지 스크래치 패드 블록(1460)에서 유지된다. 따라서, 하부 페이지의 파손되지 않은 복제가 존재하고, 하부 페이지의 데이터를 복구하는데 사용될 수 있다.

다수의 파일들의 예들

하나 이상의 호스트 데이터 파일로부터의 데이터가 단일 블록에 저장될 수 있다. 파일들간의 파괴가 페이지 내에서 발생하여, 페이지의 일부는 한 파일로부터의 데이터를 포함하고 페이지의 일부는 또 다른 파일로부터의 데이터를 포함할 수 있다. 도15는 원래 블록(1570)의 페이지 0 내지 페이지 i-1이 제1 파일(파일 1)로부터의 데이터를 포함하고 페이지 i+1 내지 페이지 n-1이 제2 파일(파일 2)로부터의 데이터를 포함하는 예를 도시한다. 페이지 i는 파일 1로부터의 섹터들(i*4) 및 (i*4)+1 및 파일 2로부터의 섹터들 (i*4)+2 및 (i*4)+3을 포함한다. 파일 2의 섹터들은 2개의 파일들로부터의 섹터들이 존재한다는 것을 나타내기 위하여 음영으로 도시된다.

도15는 새로운 블록(1572)으로 갱신되는 파일 2을 도시한다. 새로운 블록(1572)의 제1 페이지(페이지 0)는 원래 블록(1570)의 페이지 i의 콘텐트들로 기록된다. 따라서, 새로운 불록(1572)의 페이지 0은 파일 2 및 파일 1 둘 다로부터의 섹터들을 포함한다. 파일 1로부터의 섹터들 (i*4) 및 (i*4)+1은 이 지점에서 갱신되는 것이 아니라, 전체 데이터 페이지를 프로그래밍하기 위하여 복제될 수 있다. 갱신된 파일 2의 나머지는 새로운 블록(1572)의 페이지 1 내지 i-1로 프로그래밍된다. 그 후, 파일 1이 갱신된다. 섹터 0 내지 섹터 (i*4)-1이 페이지 i 내지n-1에 저장된다. 그러나, 섹터들 (i*4) 및(i*4)+1은 또한 파일 1의 부분이며, 갱신되어야 한다. 새로운 블록(1572)이 이 지점에서 가득 채워졌기 때문에, 갱신된 섹터들 (i*4) 및(i*4)+1은 다른 블록으로 프로그래밍된다. 그 후, 섹터들 (i*4) 및(i*4)+1은 및 새로운 블록(1572) 내의 섹터들은 가비지 콜렉션 동작의 부분으로서 단일 블록으로 통합된다. 그러나, 이것은 시간 및 시스템 자원이 들어서 일반적으로 바람직하지 않다.

도16은 2개의 상이한 파일들로부터의 섹터들을 포함하는 도15의 원래 블록(1570)의 섹터들을 갱신하는 대안적인 기술을 도시한다. 이 기술은 갱신된 섹터들이 시스템의 최대 병렬도로 전체 갱신된 페이지의 부분으로서 기록될 수 있는 시간까지 갱신된 섹터들을 저장하기 위하여 스크래치 패드 블록(1674)을 사용한다. 파일 2가 갱신될 때, 갱신된 섹터들 (i*4)+2 및(i*4)+3은 스크래치 패드 블록(1674)에 기록된다. 여기서, 이 섹터들은 스크래치 패드 볼록(1674)의 페이지 0에 기록되며, 데이터는 페이지의 나머지에 기록되지 않아서 저 병렬도가 사용된다. 파일 2의 나머지 섹터들(섹터들 (i*4)+4 내지 N-1)이 새로운 블록(1676)의 페이지들 0 내지 n-i로 복제된다. 이들 섹터들은 최대 병렬화를 사용하여 전체-페이지 라이트(write)들에서 모두 기록된다. 그 후, 파일 1이 갱신된다. 섹터들 0 내지 (i*4)-1은 페이지들 n-i+1 내지n-2 내로 최대 병렬도로 프로그래밍된다. 그 후, 파일 1의 섹터들 (i*4) 및(i*4)+1이 새로운 블록(1676)의 페이지 n-1로의 섹터들 (i*4)+2 및(i*4)+3의 복제와 병행하여 기록된다. 따라서, 이전에 원래 블록(1570)에 수용되었던 모든 섹터들의 갱신된 복제가 이제 새로운 블록(1676)에서 수용되고, 쓸모없는 데이터는 새로운 블록(1676)에서 수용되지 않는다. 일반적으로 새로운 블록(1676)과 같은 블록을 가비지 콜렉팅할 필요가 없다. 새로운 블록(1676)의 각 페이지는 블록에서 데이터의 최대 밀도를 성취하기 위하여 최대 병렬도로 프로그래밍된다. 스크래치 패드 블록(1674) 내의 섹터들 (i*4)+2 및(i*4)+3은 이 지점에서 쓸모없는 것으로 마킹될 수 있다. 그러나, 스크래치 패드 블록(1674)은 자신이 현재 및 쓸모없는 데이터 둘 다를 일상적으로 포함하기 때문에 가비지 콜렉션 동작을 필요로 함이 없이 부가적인 동작들에 대해 사용될 수 있다.

비-순차적인 데이터 섹터들을 저장하는 예

이전 예들 중 일부에서, 데이터 섹터들은 완전한 페이지를 기록하는 것보다 적은 병렬도로 스크래치 패드 블록에 기록된다. 이와 같은 예들에서, 기록되고 있는 스크래치 패드 블록의 페이지 내의 나머지 공간은 이미-저장된 데이터를 교란함이 없이 프로그래밍되는 것이 불가능하기 때문에, 빈 체로 유지될 수 있다. 일부 경우들에서, 무관련 데이터를 동일한 페이지에 저장하기 위하여 이와 다른 빈 공간 및 이와 다른 사용되지 않은 프로그래밍 대역폭을 사용하는 것이 가능하다. 예를 들어, 메모리 시스템이 페이지보다 적은 단일 섹터들 또는 섹터들의 그룹들로 호스트 데이터를 수신하는 경우에, 호스트 데이터의 이들 섹터들은 또한 제어 데이터 섹터들 또는 무관련 호스트 데이터와 같은 무관련 데이터를 유지하는 페이지들로 스크래치 패드 블록에 저장될 수 있다. 유사하게, 전체 페이지의 부분으로서 나중에 저장하기 위해 스크래치 패드 블록에 저장되는 파일의 시작부로부터의 섹터들은 논리적으로 관련되지 않은 동일한 스크래치 패드 블록 페이지에 저장되는 부가적인 섹터들을 가질 수 있다.

도17은 섹터들, X, X+1 및 X+2가 이전 예들에서와 같이 스크래치 패드 블록(1780)에 저장되는 예를 도시한다. 그러나, 여기서, 섹터들 X, X+1 및 X+2를 유지하는 스크래치 패드 블록의 페이지들 내의 나머지 공간은 다른 데이터를 저장하는데 사용된다. 섹터들 Y, Y+1 및 Y+2는 페이지 0에 섹터 X와 함게 저장된다. 섹터들 Y, Y+1 및 Y+2는 섹터들 X, X+1 및 X+2와 논리적으로 무관할 수 있다. 이 섹터들은 또 다른 호스트 데이터 파일 또는 동일한 파일 내의 섹터들의 또 다른 클러스터에서 나올 수 있다. 섹터들 Y, Y+1 및 Y+2는 섹터들 X, X+1 및 X+2와 비순차적일 수 있고, 논리적 어드레스 공간에서 분리될 수 있다. 유사하게, 섹터들 Z 및 Z+1은 섹터들 X 및 X+1과 함께 페이지 1에 저장된다. 섹터들 Z 및 Z+1은 섹터들 X, X+1 및 X+2 및 섹터들 Y, Y+1 및 Y+2 둘 다와 논리적으로 무관할 수 있다. 섹터들 X, X+1, X+2 및 X+3은 섹터 X+3이 수신될 때 또 다른 블록의 페이지로 순차적으로 기록된다. 섹터들 Y, Y+1, Y+2 및 Y+3은 섹터 Y+3이 수신될 때, 또 다른 블록의 페이 지에 기록된다. 따라서, 무관련 데이터는 이용 가능한 자원들을 더 효율적으로 사용하기 위하여 스크래치 패드 블록의 동일한 페이지에 저장될 수 있다.

도18은 스크래치 패드 블록(1890)에 저장되는 무관련 데이터의 또 따른 예를 도시한다. 여기서, 섹터들 X, X+1 및 X+2는 이전과 같이 저장되고 갱신된다. 그러나, 여기서, 섹터 Y가 또한 병렬로 저장되고 갱신된다. 갱신된 섹터들은 어느 버전이 저장되는지를 나타내는 아래첨자에 의해 표시된다. 예를 들어, 섹터 X₀은 섹터 X의 원래 버전인 반면, X₁은 섹터 X의 제1 갱신된 버전이다. 섹터 Y는 자주 갱신되는 호스 데이터 섹터 또는 제어 데이터 섹터일 수 있다. 일부 시스템들에서, FAT 정보와 같은 제어 데이터는 호스트 데이터가 저장될 때 갱신된다. 적은 양들의 호스트 데이터가 수신되는 경우에, 스크래치 패드 블록(1890)에서 제어 데이터를 갱신하는 것이 유용할 수 있다. 이것은 단일 제어 데이터 섹터가 갱신되는 경우에 제어 구조를 갱신하는 것을 피할 수 있다. 나중에, 제어 데이터 구조들은 스크래치 패드 블록으로부터의 제어 데이터를 사용하여 갱신될 수 있다.

스크래치 패드 블록 관리

스크래치 패드 블록은 메모리 어레이 내의 지정된 블록일 수 있다. 고정된 물리적인 위치는 스크래치 패드 블록으로서 선택될 수 있다. 그러나, 이것은 편마모(uneven wear)를 초래할 수 있다. 대안적으로, 지정된 블록이 시간에 따라 변화되어, 스크래치 패드 블록이 쓸모없는 데이터로 채워질 때, 또 다른 소거 블록이 스크래치 패드 블록으로서 선택되도록 할 수 있다. 이 경우에, 메모리 제어기에 의 해 사용되는 데이터 구조들이 스크래치 패드 블록의 위치를 식별할 수 있거나, 지정된 스크래치 패드 블록이 마킹되어, 제어기가 메모리 어레이의 소거 블록들을 스캔하면, 어느 소거 블록이 스크래치 패드 블록인지가 결정될 수 있다. 스크래치 패드 블록은 섹터를 사용하여 마킹되어, 섹터를 스크래치 패드 블록으로서 식별할 수 있다. 예를 들어, 도19는 스크래치 패드 블록(2100)의 제1 섹터로서 마킹 섹터(2110)를 도시한다. 카드가 전력 온될 때, 메모리 어레이(또는 메모리 어레이의 일부)의 소거 블록들은 스캔되어 스크래치 패드 블록 스크래치 패드 블록들의 위치를 결정할 수 있다. 도19의 예에서, 각 소거 블록의 제1 섹터는 자신이 스크래치 패드 블록을 나타내는 마킹 섹터인지를 인식하기 위하여 판독된다.

데이터는 데이터 그룹으로서 스크래치 패드 블록에 기록될 수 있다. 데이터 그룹은 호스트로부터 수신되는 섹터들의 논리적으로 순차적인 그룹이다. 데이터 그룹이 스크래치 패드 블록에 저장될 때, 저장된 데이터 그룹에 관한 정보를 제공하는 인덱스 섹터가 또한 기록된다. 데이터 그룹의 섹터들의 위치들이 인덱스 섹터에 저장될 수 있다. 도19의 스크래치 패드 블록(2100)과 같은 스크래치 패드 블록이 다수의 데이터 그룹들을 저장하는데 사용될 수 있다. 도20은 하나의 데이터 그룹을 저장하는 스크래치 패드(2100)를 도시한다. 데이터 그룹 1은 2개의 섹터들(2220, 2221)로 구성된다. 이들 섹터들, 마킹 섹터(2110) 및 인덱스 섹터(2230)가 스크래치 패드(2100)에 저장된다. 인덱스 섹터(2230)는 그룹 1에 관한 정보를 저장한다.

도21은 2개의 섹터들(2340, 2341)로 구성된 데이터 그룹 2가 프로그래밍된 후의 도20의 스크래치 패드 블록(2100)을 도시한다. 인덱스 섹터(2350)는 그룹 1 및 그룹 2에 관한 정보를 저장하는 새로운 인덱스 섹터이다. 따라서, 인덱스 섹터(2230)는 인덱스 섹터(2350)가 그룹 1을 포함한 스크래치 패드 블록(2100)의 데이터 그룹들의 완전한 기록을 포함하기 때문에, 쓸모없다.

도22는 섹터들(2460, 2461 및 2462)로 구성된 데이터 그룹 3의 프로그래밍 후의 도21의 스크래치 패드 블록(2100)을 도시한다. 인덱스 섹터(2470)는 데이터 그룹들 1, 2 및 3에 관한 정보를 저장하는 새로운 인덱스 섹터이다. 인덱스 섹터(2470)는 스크래치 패드 블록(2100)의 데이터의 완전한 기록을 포함하므로, 인덱스 섹터(2350)를 쓸모없게 한다.

도23은 데이터 그룹 1 및 데이터 그룹 2가 스크래치 패드 블록(2100)으로부터 판독되고 메모리 어레이의 또 다른 블록에 단일 페이지로서 기록된 후의 도22의 스크래치 패드 블록(2100)을 도시한다. 인덱스 섹터(2560)는 데이터 그룹 3에 관한 정보를 저장한다. 스크래치 패드(2100)의 데이터 그룹 1 및 데이터 그룹 2은 쓸모없고 이들이 다른 장소에 저장되기 때문에 인덱싱을 필요로 하지 않는다. 따라서, 인덱스 섹터(2560)는 스크래치 패드 블록(2100) 내의 모든 현재 데이터의 완전한 기록을 포함한다.

호스트가 메모리 어레이로부터 데이터 섹터 또는 섹터들을 요청할 때, 제어기는 우선 요청된 섹터들이 스크래치 패드 블록 내에 있는지를 점검할 수 있다. 섹터들이 스크래치 패드 블록에 존재하지 않으면, 섹터들은 정기적으로 탐색될 수 있다. 따라서, 스크래치 패드는 메모리 어레이 내의 섹터들의 위치들을 추적하는데 사용되는 정기적인 매체 관리에 대한 변화를 필요로 하지 않는다.

본 발명이 다양한 예시적인 실시예들에 대하여 설명되었을지라도, 첨부된 청구항의 전체 범위 내에서 보호받을 수 있다는 것이 이해될 것이다.

Claims

블록의 최소 소거 단위와 페이지의 최소 프로그램 단위를 갖는 비휘발성 메모리 어레이에 어드레스가능한 데이터 단위들을 저장하는 방법으로서, 페이지는 하나 이상의 어드레스가능한 데이터 단위들을 포함하며, 페이지는 블록보다 적은 데이터를 포함하는 비휘발성 메모리 어레이에 어드레스가능한 데이터 단위들을 저장하는 방법에 있어서,

제1 병렬도로 제1 블록에 다수의 어드레스가능한 데이터 단위들을 기록하는 단계;

상기 제1 병렬도보다 높은 제2 병렬도를 갖는 기록 동작에서 상기 다수의 어드레스가능한 데이터 단위들이 기록되는 제2 블록으로 상기 다수의 어드레스가능한 데이터 단위들을 복제하는 단계; 및,

상기 제1 블록이 상기 다수의 어드레스가능한 데이터 단위들을 포함하는 상기 제1 블록에 부가적인 어드레스가능한 데이터 단위들을 기록하는 단계를 포함하는 비휘발성 메모리에 어드레스가능한 데이터 단위들을 저장하는 방법.
제1항에 있어서, 상기 제1 병렬도는 전체 데이터 페이지를 프로그래밍하는 병렬도보다 적고 제2 병렬도는 전체 데이터 페이지를 프로그래밍하는 병렬도인 비휘발성 메모리에 어드레스가능한 데이터 단위들을 저장하는 방법.
제1항에 있어서, 상기 다수의 어드레스가능한 데이터 단위들은 제1 파일의 일부를 형성하는데, 상기 부분은 한 페이지보다 적은 데이터를 포함하며, 상기 다수의 어드레스가능한 데이터 단위들을 복제하는 단계는 제2 파일의 일부의 프로그래밍과 병렬임으로 상기 제1 파일의 부분 및 상기 제2 파일의 부분은 상기 제2 블록에서 데이터 페이지를 형성하는 비휘발성 메모리에 어드레스가능한 데이터 단위들을 저장하는 방법.
제1항에 있어서, 상기 제2 블록은 다수의 다중 레벨 셀들을 포함하며, 상기 다수의 어드레스가능한 데이터 단위들은 상기 제1 블록에서 제1 페이지를 형성하고 상기 제2 블록으로 제2 데이터 페이지를 기록하는 것과 병렬로 상기 제2 블록에 복제됨으로써, 상기 제1 페이지 및 제2 페이지가 상기 다수의 멀티-레벨 셀들의 프로그래밍의 상부 및 하부 페이지들을 형성하도록 하는 비휘발성 메모리에 어드레스가능한 데이터 단위들을 저장하는 방법.
제1항에 있어서, 상기 다수의 어드레스가능한 데이터 단위들은 상기 제2 병렬로를 성취하기 위하여 부가적인 데이터와 병렬로 상기 제2 블록에 기록되는 비휘발성 메모리에 어드레스가능한 데이터 단위들을 저장하는 방법.
비휘발성 메모리 어레이에서 다중-레벨 셀들에 어드레스가능한 데이터 단위들을 기록하는 방법으로서, 상기 메모리 어레이는 블록의 소거 단위를 가지며, 2개 이상의 가능한 프로그램된 상태들을 갖는 다중-레벨 셀은 하나 이상의 데이터 비트에 대응하는, 다중-레벨 셀들에 어드레스가능한 데이터 단위들을 기록하는 방법에 있어서,

호스트로부터 제1 어드레스가능한 데이터 단위 및 제2 어드레스가능한 데이터 단위를 수신하는 단계;

제1 블록과 제2 블록의 다수의 다중-레벨 셀들에 상기 제1 어드레스가능한 데이터 단위를 프로그램하는 단계;

상기 제1 어드레스가능한 데이터 단위가 상기 제1 블록에 상기 제2 어드레스가능한 데이터 단위를 프로그램함이 없이 상기 제1 블록에 유지되는 동안 상기 제2 유닛의 비트들에 따라서 상기 제2 블록의 상기 다수의 다중-레벨 셀들을 프로그램하는 단계;

상기 제2 블록의 다수의 다중-레벨 셀들이 상기 제2 데이터 단위의 비트들을 반영하는 상태들로 완전히 프로그램된다는 것을 검증한 후에만 상기 제1 블록에서 상기 제1 어드레스가능한 데이터 단위가 쓸모 없는 것으로서 마킹하는 단계를 포함하는 다중-레벨 셀들에 어드레스가능한 데이터 단위들을 기록하는 방법.
제6항에 있어서, 제2 어드레스가능한 유닛의 비트들에 따라서 제2 블록의 상기 상기 다수의 다중-레벨 셀들을 프로그램하는 단계는 셀이 상기 제2 데이터 단위의 비트를 반영하는 상태에 도달하지 않지만 셀이 상기 제1 데이터 단위의 비트를 반영하는 상태로부터 수정되는 중간 스테이지에서 종료한 다음 상기 제1 블록으로 부터 상기 제1 데이터 단위의 비트들을 복구하는 단계를 포함하는 다중-레벨 셀들에 어드레스가능한 데이터 단위들을 기록하는 방법.
제6항에 있어서, 상기 제1 어드레스가능한 데이터 단위는 제1 시간에 상기 제1 블록으로 프로그램되며, 상기 제1 및 제2 어드레스가능한 데이터 단위들은 다음에 상기 제2 어드레스가능한 데이터 단위가 수신될 때 제2 시간에서 상기 제2 블록으로 프로그램되는 다중-레벨 셀들에 어드레스가능한 데이터 단위들을 기록하는 방법.
제6항에 있어서, 상기 제1 블록 내 모든 데이터가 쓸모 없는 것으로서 마킹될 때 상기 제1 블록을 소거하는 단계를 더 포함하는 다중-레벨 셀들에 어드레스가능한 데이터 단위들을 기록하는 방법.
블록의 최소 소거 유닛들 및 페이지의 최소 프로그래밍 유닛들을 갖는 비휘발성 메모리 어레이에 논리적으로 비순차적인 어드레스가능한 데이터 단위들을 저장하는 방법에 있어서,

제1 블록의 제1 페이지에 제1의 적어도 하나의 어드레스가능한 데이터 단위를 저장하는 단계;

상기 제1 블록의 제1 페이지에서 상기 제1 적어도 하나의 어드레스가능한 유닛과 병렬로 제2 적어도 하나의 어드레스가능한 유닛을 저장하는 단계로서, 상기 제2 적어도 하나의 어드레스가능한 데이터 단위는 상기 제1 적어도 하나의 어드레스가능한 데이터 단위과 논리적으로 순차적이 아닌, 저장 단계;

상기 제1 적어도 하나의 어드레스가능한 데이터 단위를 제2 블록에 복제하고 상기 제2 적어도 하나의 어드레스가능한 데이터 단위를 제3 블록에 복제하는 단계; 및,

상기 제1 블록이 상기 제1 적어도 하나의 어드레스가능한 데이터 단위 및 상기 제2 적어도 하나의 어드레스가능한 데이터 단위를 유지하는 동안 상기 제1 블록의 제3 적어도 하나의 어드레스가능한 데이터 단위를 저장하는 단계를 포함하는 비휘발성 메모리 어레이에 논리적으로 비순차적인 어드레스가능한 데이터 단위들을 저장하는 방법.
제10항에 있어서, 상기 제1 적어도 하나의 어드레스가능한 데이터 단위는 호스트 데이터를 포함하고 상기 제2 적어도 하나의 어드레스가능한 데이터 단위는 제어 데이터를 포함하는 비휘발성 메모리 어레이에 논리적으로 비순차적인 어드레스가능한 데이터 단위들을 저장하는 방법.
제10항에 있어서, 상기 제1 적어도 하나의 어드레스가능한 데이터 단위는 제1 파일의 다수의 논리적으로 순차적인 어드레스가능한 호스트 데이터 단위를 포함하고 상기 제2 적어도 하나의 어드레스가능한 데이터 단위는 제2 파일의 다수의 논리적으로 순차적인 어드레스가능한 유닛들을 포함하는 비휘발성 메모리 어레이에 논리적으로 비순차적인 어드레스가능한 데이터 단위들을 저장하는 방법.
제10항에 있어서, 상기 제3 적어도 하나의 어드레스가능한 데이터 단위는 상기 제1 블록의 제2 페이지에 저장되고, 상기 제3 적어도 하나의 어드레스가능한 데이터 단위는 상기 제1 및 제2 적어도 하나의 어드레스가능한 데이터 단위들과 논리적으로 비순차적인 비휘발성 메모리 어레이에 논리적으로 비순차적인 어드레스가능한 데이터 단위들을 저장하는 방법.
제13항에 있어서, 상기 제1 적어도 하나의 데이터 단위는 제1 파일로부터 데이터를 포함하며, 상기 제2 적어도 하나의 데이터 단위는 제2 파일로부터 데이터를 포함하고 상기 제3 적어도 하나의 데이터 단위는 제3 파일로부터 데이터를 포함하는 비휘발성 메모리 어레이에 논리적으로 비순차적인 어드레스가능한 데이터 단위들을 저장하는 방법.
소거 블록의 최소 소거 유닛들로 배열되는 메모리 셀들, 메타블록들을 형성하기 위하여 링크되는 소거 블록들의 그룹들, 메타블록의 프로그래밍 단위인 메타페이지를 갖는 비휘발성 메모리 어레이에 데이터를 저장하는 방법으로서,

제1 메타블록의 제1 메타페이지에 제1 데이터 섹터를 저장하는 단계;

상기 제1 메타블록의 적어도 제2 메타페이지에 적어도 제2 섹터를 저장하는단계;

상기 제1 데이터 섹터, 상기 적어도 제2 데이터 섹터 및 제3 데이터 섹터 모두를 상기 제3 데이터 섹터가 수신될 때 제2 메타블록의 메타페이지에 기록하는 단계; 및,

상기 제1 메타블록으로부터 상기 제1 데이터 섹터 및 상기 적어도 제2 데이터 섹터를 소거함이 없이 상기 제1 메타블록에 제4 데이터 섹터를 순차적으로 저장하는 단계를 포함하는 비휘발성 메모리 어레이에 데이터를 저장하는 방법.
제15항에 있어서, 상기 제1 데이터 섹터, 상기 적어도 제2 데이터 섹터, 및 상기 제3 데이터 섹터가 결합되어 전체 데이터 메타페이지를 형성하는 비휘발성 메모리 어레이에 데이터를 저장하는 방법.
제15항에 있어서, 상기 제1 데이터 섹터, 상기 적어도 제2 데이터 섹터 및 상기 제3 데이터 섹터 모두를 상기 제2 메타블록의 메타페이지에 기록한 다음에, 상기 제1 메타블록은 즉각적으로 쓸모 없는 것으로서 마킹되지 않는 비휘발성 메모리 어레이에 데이터를 저장하는 방법.
제15항에 있어서, 상기 제1 데이터 섹터는 상기 제1 메타페이지로부터 상기 적어도 제2 메타페이지로 복제되는 비휘발성 메모리 어레이에 데이터를 저장하는 방법.
제15항에 있어서, 상기 적어도 제2 섹터는 제2 섹터 및 부가적인 섹터로 이루어지며, 상기 제1 및 제2 섹터들은 상기 제1 메타블록의 제2 페이지에 저장되며, 상기 제1, 제2 및 부가적인 섹터들은 상기 제1 메타블록의 제3 메타페이지에 저장되는 비휘발성 메모리 어레이에 데이터를 저장하는 방법.
제15항에 있어서, 상기 제1 데이터 섹터, 상기 적어도 제2 데이터 섹터 및 상기 제3 데이터 PRXJ는 상기 제2 메타블록의 메타페이지를 형성하는 비휘발성 메모리 어레이에 데이터를 저장하는 방법.
소거 블록의 최소 소거 단위들로 배열되는 메모리 셀들을 갖는 비휘발성 메모리 어레이에 데이터를 저장하는 방법으로서, 페이지는 소거 블록의 최소 프로그래밍 단위인, 비휘발성 메모리 어레이에 데이터를 저장하는 방법에 있어서,

제1 소거 블록의 제1 페이지에 제1 데이터 섹터를 저장하는 단계;

상기 제1 소거 블록의 적어도 하나의 부가적인 페이지에 적어도 하나의 부가적인 섹터를 저장하는 단계;

상기 제1 데이터 섹터, 상기 적어도 하나의 부가적인 데이터 섹터 및 최종 데이터 섹터 모두를 상기 최종 데이터 섹터가 수신될 때 제2 소거 블록의 페이지로 기록하는 단계; 및,

상기 제1 데이터 섹터 및 상기 제1 소거 블록으로부터의 적어도 하나의 부가적인 섹터를 소거함이 없이 상기 제1 소거 블록에 제2 데이터 섹터를 저장하는 단 계를 포함하는 비휘발성 메모리 어레이에 데이터를 저장하는 방법.
제21항에 있어서, 상기 제1 데이터 섹터, 상기 적어도 하나의 부가적인 데이터 섹터 및 상기 최종 데이터 섹터 모두가 상기 제2 소거 블록의 페이지를 완전히 채우는 비휘발성 메모리 어레이에 데이터를 저장하는 방법.