KR20070044380A - 위성 신호 수신 장치 및 위성 신호 수신 방법 - Google Patents

위성 신호 수신 장치 및 위성 신호 수신 방법 Download PDF

Info

Publication number
KR20070044380A
KR20070044380A KR20060103311A KR20060103311A KR20070044380A KR 20070044380 A KR20070044380 A KR 20070044380A KR 20060103311 A KR20060103311 A KR 20060103311A KR 20060103311 A KR20060103311 A KR 20060103311A KR 20070044380 A KR20070044380 A KR 20070044380A
Authority
KR
South Korea
Prior art keywords
spreading code
signal
addition
correlation
data
Prior art date
Application number
KR20060103311A
Other languages
English (en)
Inventor
마나부 닛따
히데끼 아와따
히데끼 다까하시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20070044380A publication Critical patent/KR20070044380A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13—Receivers
    • G01S19/24—Acquisition or tracking or demodulation of signals transmitted by the system
    • G01S19/29—Acquisition or tracking or demodulation of signals transmitted by the system carrier including Doppler, related
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13—Receivers
    • G01S19/24—Acquisition or tracking or demodulation of signals transmitted by the system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H04B1/7077—Multi-step acquisition, e.g. multi-dwell, coarse-fine or validation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7087—Carrier synchronisation aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70715—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation with application-specific features

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)

Abstract

동기 포착의 고속화를 유지하면서, 하드웨어 규모를 작게 할 수 있는 위성 신호 수신 장치를 제공한다. 캐리어 제거 수단(100)은, 위성 수신 신호로부터, 그 캐리어 주파수 성분을 제거한다. 데이터 가산 수단(200)은, 캐리어 주파수 성분이 제거된 신호의 확산 부호의 주기 간격마다의 신호와, 확산 부호의 1주기분의 메모리에 기억되어 있는 신호에 대하여, 확산 부호의 주기 간격에서 동상으로 되는 신호끼리를 가산하고, 그 가산 결과를 메모리에 재기입하는 것을, 확산 부호의 복수 주기분 반복하여, 상기 메모리에, 캐리어 주파수 성분이 제거된 신호를, 확산 부호의 주기 간격으로, 확산 부호의 복수 주기분 가산한 것을 축적한다. 동기 위상 산출 수단은, 데이터 가산 수단의 메모리에 축적된 신호와, 수신측의 확산 부호와의 상관 계산을 하여, 수신 신호와 수신측의 확산 부호와의 상관점을 검출한다.
확산 부호, 캐리어 주파수 성분, 가산 적분기, 절대값 연산부

Description

위성 신호 수신 장치 및 위성 신호 수신 방법{SATELLITE SIGNAL RECEIVER APPARATUS AND SATELLITE SIGNAL RECEPTION METHOD}
도 1은 본 발명에 따른 위성 신호 수신 장치의 주요부인 동기 포착부의 실시예의 제1 구성예를 도시하는 블록도.
도 2는 본 발명에 따른 위성 신호 수신 장치의 제1 실시예의 구성예를 도시하는 블록도.
도 3은 동기 포착부의 실시예에서의 IF 캐리어 제거부 및 데이터 가산 처리부의 제1 구성예를 도시하는 블록도.
도 4는 도 3의 구성예를 설명하기 위한 도면.
도 5는 도 3의 구성예를 설명하기 위한 타이밍차트.
도 6은 동기 포착부의 실시예에서의 데이터 가산 처리부의 제1 구성예를 도시하는 블록도.
도 7은 도 6의 구성예의 동작을 설명하기 위한 타이밍차트.
도 8은 도 6의 구성예의 동작을 설명하기 위한 플로우차트.
도 9는 동기 포착부의 실시예에서의 확산 부호 동기 위상 산출부의 제1 구성예를 도시하는 블록도.
도 10은 동기 포착부의 실시예에서의 확산 부호 동기 위상 산출부의 제2 구 성예를 도시하는 블록도.
도 11은 도 10의 구성예의 동작을 설명하기 위한 타이밍차트.
도 12는 본 발명에 따른 위성 신호 수신 장치의 주요부의 구성의 제1 예를 도시하는 블록도.
도 13은 동기 포착부의 실시예에서의 데이터 가산 처리부의 제2 구성예를 도시하는 블록도.
도 14는 도 13의 구성예의 동작을 설명하기 위한 타이밍차트.
도 15는 도 13의 구성예의 동작을 설명하기 위한 타이밍차트.
도 16은 동기 포착부의 실시예에서의 데이터 가산 처리부의 제2 구성예의 상세 구성예를 도시하는 블록도.
도 17은 동기 포착부의 실시예에서의 확산 부호 동기 위상 산출부의 제3 구성예를 도시하는 블록도.
도 18은 도 17의 구성예의 동작을 설명하기 위한 타이밍차트.
도 19는 도 17의 구성예를 설명하기 위한 도면.
도 20은 본 발명에 따른 위성 신호 수신 장치의 제2 실시예의 구성예를 도시하는 블록도.
도 21은 위성 신호 수신 장치의 제2 실시예에서의 동기 포착부의 IF 캐리어 제거부 및 데이터 가산 처리부의 구성예를 도시하는 블록도.
도 22는 동기 포착부의 실시예에서의 확산 부호 동기 위상 산출부의 제4 구성예를 도시하는 블록도.
도 23은 동기 포착부의 실시예에서의 확산 부호 동기 위상 산출부의 제5 구성예를 도시하는 블록도.
도 24는 본 발명에 따른 위성 신호 수신 장치의 주요부의 구성의 제3 예를 도시하는 블록도.
도 25는 디지털 매치드 필터의 구성예를 도시하는 도면.
도 26은 위성 신호와, 확산 부호와의 상관 결과의 일례를 도시하는 도면.
<주요 부분에 대한 부호의 설명>
100, 100A, 100B : IF 캐리어 제거부
200, 200A, 200B : 데이터 가산 처리부
300, 300A, 300B, 300C, 300D, 300E : 확산 부호 동기 위상 산출부
　[특허 문헌1] 일본 특개 2003-258769 공보
본 발명은, 예를 들면 GPS(Global Positioning System)와 같은 전지구 측위 시스템(GNSS : Global　Navigation Satellites　System)에서, 복수개의 인공 위성으로부터의 신호 전파를 수신하여, 자장치의 위치나 속도를 산출하도록 하기 위한 위성 신호 수신 장치 및 위성 신호 수신 방법에 관한 것이다.
인공 위성(이하, 간단하게 위성이라고 함)을 이용하여 이동체의 위치를 측정 하는 GNSS 시스템, 예를 들면 GPS 시스템에서, 위성 신호 수신 장치로서의 GPS 수신기는, 4개 이상의 위성으로부터의 신호를 수신하고, 그 수신 신호로부터 자수신기의 위치를 계산하여, 유저에게 알리는 것이 기본 기능이다.
GPS 시스템에서는, 위성으로부터의 신호는, L1대, C/A(Clear and　Acquisition) 코드로 불리는 확산 부호에 의해 스펙트럼 확산되어 있다. C/A 코드는, 송신 신호 속도(칩 레이트)가 1.023㎒, 부호 길이가 1023인 PN(pseudo　random noise; 의사 랜덤 잡음) 계열의 부호, 예를 들면 Gold 부호로 이루어지는 확산 부호이다. 이 C/A 코드의 PN 계열의 부호는, 위성마다 서로 다르다.
그리고, 위성으로부터의 신호(이하, 위성 신호라고 함)는, 50bps의 데이터를, 이 확산 부호를 이용하여 스펙트럼 확산한 신호에 의해, 주파수가 1575.42㎒인 반송파(캐리어)를 BPSK(Binary　Phase　Shift　Keying) 변조한 신호이다.
예를 들면 특허 문헌 1(특개2003-258769공보)에 기재되어 있는 바와 같이, GPS 수신기는, 상술한 바와 같은 위성 신호를 수신하고, 그 수신 신호를 복조하여, 얼머넥이나 에페메리스로 불리는 위성의 궤도 정보나 시각 정보를 포함하는 항법 데이터를 획득하고, 궤도 정보 등은 메모리에 저장하여 보유한다.
그리고, GPS 수신기는, 위성의 궤도 정보 및 시간 정보와, 위성으로부터 수신한 신호의 지연 시간(수신 신호의 도달 시각과 위성으로부터의 발신 시각과의 차)으로부터, 자수신기의 3차원 위치를 연립 방정식에 의해 도출한다. 측위를 위해 4개의 위성으로부터의 신호가 필요로 되는 것은, GPS 수신기 내부의 시간과 위성의 시간에서 오차가 있어, 그 오차의 영향을 제거하기 위해서이다.
그런데, 위성으로부터의 수신 신호는, 상술한 바와 같은 BPSK 변조 신호이므로, GPS 수신기가 위성으로부터의 신호를 수신하기 위해서는, 확산 부호, 캐리어 및 데이터의 동기를 취하는 것, 즉, 동기 포착이 필요하지만, 확산 부호의 동기 포착과 캐리어의 동기 포착은, 독립적으로 행할 수는 없다.
또한，GPS 수신기에서는, 캐리어 주파수를 몇㎒ 이내의 주파수로 변환하여, 중간 주파수(이하, 중간 주파수를 IF라고 함)에서 처리하는 것이 통상이다. IF에서의 캐리어에는, 주로 위성의 이동 속도에 의한 도플러 시프트와, IF로 주파수를 변환할 때에,　GPS 수신기 내부에서 발생시키는 국부 발진기의 주파수 오차가 포함되고, 이들에 의해, IF에서의 캐리어 주파수는 미지이다. 한편, 확산 부호의 동기점은, GPS 수신기와 위성과의 위치 관계에 의존하는 것이므로, 이것도 미지이다.
상기의 확산 부호 및 캐리어의 동기 포착에 시간을 요하면，GPS 수신기의 반응이 느려지게 되어, 사용상에 있어서 불편이 발생한다.
종래의 GPS 수신기에서는, 캐리어에 대한 주파수 서치와, 슬라이딩 상관기+DLL(Delay　Locked Loop)+코스타스 루프에 의한 확산 부호 동기 포착 방법을 이용하고 있다.
그러나, 상기의 슬라이딩 상관기+DLL+코스타스 루프에 의한 동기 포착 방법은, 원리적으로 고속 동기에는 부적합하여, 실제의 수신기에서는 그것을 보충하기 위해 다채널화하여 패러럴로 동기점을 탐색하고 있다. 이 때문에, 하드웨어 규모가 커지게 된다고 하는 결점이 있었다.
또한, 근년, 하드웨어 능력의 향상에 의해, 디지털 매치드 필터에서 스펙트 럼 확산 신호의 부호 동기를 고속으로 행하는 것이 가능하게 되어 가고 있다. 도 25는, 트랜스버설 필터를 이용한 디지털 매치드 필터에 의해, 확산 부호의 동기 포착을 행하는 장치의 구성예를 도시하는 것이다.
즉, 도 25의 예의 디지털 매치드 필터는, 확산 부호의 칩수 N-1과 동일한 단수의 시프트 레지스터(1)을 구비하고，IF로 변환된 위성으로부터의 수신 신호의 디지털 신호 Din이, 해당 디지털 신호 Din의 데이터 샘플 단위의 클럭 CLK에 의해, 이 시프트 레지스터(1)에 순차적으로 전송된다.
그리고, 디지털 신호 Din 및 시프트 레지스터(1)의 각 단의 레지스터 RG1, RG2, RG3, …, RGN -1의 출력이, 승산기(21, 22, 23, …, 2N)에 각각 공급된다.
승산기(21, 22, 23, …, 2N)에는, 확산 부호 발생부(3)로부터의 확산 부호의 각 칩의 값(+1 또는 -1)이 공급된다. 이 경우, 확산 부호 발생부(3)로부터의 확산 부호의 첫번째의 칩은 승산기(2N)에, N번째의 칩은 승산기(21)에라고 하는 바와 같이 하여, 역순으로, 확산 부호의 각 칩의 값이 각 승산기(21, 22, 23, …, 2N)에 공급된다.
그리고, 승산기(21, 22, 23, …, 2N)에서는, 양 입력이 승산된 후, 그 승산 결과가 총합기(4)에 공급되어, 총합 연산이 행해진다. 총합기(4)로부터의 총합 연산 결과는, 레벨 조정부(5)에서, 1/N로 감쇠되어, 상관 결과 CRout로서 출력된다.
따라서, 시프트 레지스터(1)에 확산 부호 발생부(3)로부터의 확산 부호에 동 기한 디지털 신호 Din이 취득된 칩 위상일 때에, 총합기(4)로부터의 상관 결과 CRout는, 피크를 나타내고, 다른 칩 위상에서는 저레벨로 되는 것으로 된다. 즉, 총합기(3)로부터의 상관 결과 CRout로서, 도 26에 도시한 바와 같은 특성의 신호가 얻어진다.
상기의 선행 기술 문헌은, 종래 기술의 문헌 정보와 같다.
그러나, 종래의 동기 포착 방법의 경우에는, 상술한 바와 같은 디지털 매치드 필터를 이용하는 경우에서도, 위성으로부터의 수신 신호를, 그대로 리얼타임으로 처리하도록 하고 있기 때문에, 전체로서의 연산량이 매우 많고, 그 때문에 하드웨어 규모가 커지게 되었다.
예를 들면 도 25에 도시한 구성에서는, 단위 처리 시간은, 수신 신호의 데이터 Din의 1샘플 주기분으로 되지만, 이 1샘플 주기 내에서, 적어도 확산 부호의 칩수분의 샘플 데이터의 레지스터 전송, 승산 및 그 총합 계산을 행해야만 한다.
그러나, 하드웨어의 각 소자의 처리 속도와, 처리 클럭 주파수와의 제약으로부터, 도 25의 기본적인 하드웨어 구성에서는 처리를 시간에 맞출 수 없게 된 경우에는, 복수 샘플 데이터를 동시에 처리하거나 하여, 실효적인 처리 시간을 길게 하도록 한다. 이 때문에, 하드웨어 구성은, 도 25의 하드웨어 구성을 복수개 병렬로 설치한 것으로 할 필요가 있어, 하드웨어 규모가 큰 것으로 되게 되는 것이다.
이와 같이, 하드웨어 규모가 매우 커지게 되면, 예를 들면 이것을 IC(Integrated Circuit; 집적 회로)화한 경우에, 그 칩 사이즈가 커지게 됨과 함 께, 코스트의 면에서 고가의 것으로 되게 된다고 하는 문제점을 초래한다.
본 발명은, 이상의 점을 감안하여, 동기 포착의 고속화를 유지하면서, 하드웨어 규모를 작게 할 수 있는 위성 신호 수신 장치 및 방법을 제공하는 것을 목적으로 한다.
상기의 과제를 해결하기 위해, 본 발명은,
확산 부호에 의해 스펙트럼 확산된, 인공 위성으로부터의 신호를 수신하고, 수신측에 준비되어 있는 확산 부호와의 상관점을 검출하여, 상기 인공 위성으로부터의 신호에 대하여 동기 포착을 행하는 위성 신호 수신 장치에 있어서,
상기 인공 위성으로부터의 신호로부터, 그 캐리어 주파수 성분을 제거하는 캐리어 제거 수단과,
상기 확산 부호의 1주기분의 메모리와 가산 수단을 구비하고, 상기 캐리어 주파수 성분이 제거된 신호의 상기 확산 부호의 주기 간격마다의 신호와, 상기 메모리에 기억되어 있는 신호에 대하여, 상기 확산 부호의 주기 간격에서 동상으로 되는 신호끼리를 상기 가산 수단을 이용하여 가산하고, 그 가산 결과를 상기 메모리에 재기입하는 것을, 상기 확산 부호의 복수 주기분 반복하여, 상기 메모리에, 상기 캐리어 주파수 성분이 제거된 신호를, 상기 확산 부호의 주기 간격으로, 상기 확산 부호의 복수 주기분 가산한 것을 축적하는 데이터 가산 수단과,
상기 데이터 가산 수단의 상기 메모리에 축적된 상기 확산 부호의 복수 주기분이 가산된 상기 확산 부호의 1주기분의 신호와, 상기 수신측의 확산 부호와의 상 관 계산을 하여, 상기 인공 위성으로부터의 신호와 상기 수신측의 확산 부호와의 상관점을 검출하는 동기 위상 산출 수단
을 구비하는 위성 신호 수신 장치를 제공하는 것을 특징으로 한다.
본 발명에서는, 인공 위성으로부터의 신호는, 캐리어 제거 수단에 의해 캐리어 주파수 성분이 제거된 후, 데이터 가산 수단에 의해, 확산 부호의 주기 간격에서 동상으로 되는 신호끼리가, 확산 부호의 복수 주기분, 가산되어 축적된다.
그리고, 동기 위상 산출 수단에서는, 이 확산 부호의 복수 주기분의 가산 신호인 신호(확산 부호의 1주기분의 신호)에 대하여, 수신측의 확산 부호와의 상관 계산이 이루어져, 인공 위성으로부터의 신호와 수신측의 확산 부호와의 상관점이 검출된다.
따라서, 본 발명에 따르면, 위성으로부터의 수신 신호의, 모든 확산 부호의 주기 간격에 대하여, 수신측의 확산 부호와의 상관 연산을 하는 것은 아니므로, 전체적으로 연산량이 적어져, 그 만큼, 하드웨어 규모를 작게 할 수 있다.
<실시예>
이하, 본 발명에 따른 위성 신호 수신 장치의 실시예를, 도면을 참조하면서 설명한다.
[실시예의 위성 신호 수신 장치의 전체 구성]
도 2는, 본 실시예의 위성 신호 수신 장치의 구성예를 도시하는 블록도로서, 주파수 변환부(10)와, 동기 포착·유지부(20)와, 제어부(30)와, GPS 안테나(41)와, 온도 보상 기능을 갖는 수정 발진 회로 이루어지는 기준 발진 회로(42)와, 타이밍 신호 생성 회로(43)와, 수정 발진 회로(44)를 구비하여 구성된다.
제어부(30)는, CPU(Central Processing　Unit)(31)에 대하여, 프로그램 ROM(Read　Only　Memory)(32)과, 워크 에리어용의 RAM(Ramdom　Access　Memory)(33)과, 실시간(RTC(Real　Time　Clock))을 계측하기 위한 시계 회로(34)와, 타이머(35)와, 궤도 정보용 메모리(36)가 접속되어 구성되어 있다.
타이머(35)는, 각 부의 동작에 필요한 각종 타이밍 신호의 생성 및 시간 참조에 사용된다. 궤도 정보용 메모리(36)는, 불휘발성 메모리로 되며, 이것에는 GPS 위성 신호로부터 추출한 얼머넥 정보 및 에페메리스 정보로 이루어지는 궤도 정보가 기억된다. 궤도 정보용 메모리(36)에 대하여, 에페메리스 정보는, 예를 들면 2시간마다 갱신되며, 또한 얼머넥 정보는, 예를 들면 수일 혹은 수개월마다 갱신된다.
기준 발진 회로(42)로부터의 기준 클럭 신호는, 체배/분주 회로(43)에 공급됨과 함께, 후술하는 바와 같이, 주파수 변환부(10)의 주파수 변환용의 국부 발진 회로(15)에 공급된다. 체배/분주 회로(43)는, 기준 클럭 신호를 체배하고, 또한 분주하여, 동기 포착·유지부(20) 및 제어부(30) 등에 공급하는 클럭 신호를 생성한다. 체배/분주 회로(3)는, 제어부(30)의 CPU(41)에 의해 체배비나 분주비가 제어된다.
또한, 수정 발진 회로(44)로부터의 클럭 신호는, 제어부(30)의 시계 회로(44)용의 것으로 되어 있다. 제어부(30)의 시계 회로(44) 이외의 부위의 클럭 신호는, 체배/분주 회로(43)로부터의 클럭 신호로 된다.
[주파수 변환부(10)의 구성］
GPS 위성 신호는, 상술한 바와 같이, 각 GPS 위성으로부터 송신되는 신호로서, 50bps의 송신 데이터를, 송신 신호 속도가 1.023㎒이고, 부호 길이가 1023이며, GPS 위성마다 정해져 있는 패턴의 PN 부호(확산 부호)에 의해 스펙트럼 확산한 신호(C/A 코드)에 의해, 주파수가 1575.42㎒인 캐리어(반송파)를 BPSK 변조한 것이다.
안테나(41)에서 수신된 1575.42㎒의 GPS 위성 신호는, 주파수 변환부(10)에 공급된다. 주파수 변환부(10)에서는, 안테나(41)에서 수신된 GPS 위성 신호가, 저잡음 증폭 회로(11)에서 증폭된 후, 밴드 패스 필터(12)에 공급되어, 불필요 대역 성분이 제거된다. 밴드 패스 필터(12)로부터의 신호는, 고주파 증폭 회로(13)를 통하여 중간 주파 변환 회로(14)에 공급된다.
또한, 기준 발진 회로(42)의 출력이, PLL(Phase　Locked　Loop) 신시사이저 방식의 국부 발진 회로(15)에 공급되고, 이 국부 발진 회로(15)로부터 기준 발진기(42)의 출력 주파수에 대하여 주파수비가 고정된 국부 발진 출력이 얻어진다. 그리고, 이 국부 발진 출력이 중간 주파 변환 회로(14)에 공급되어, GPS 위성 신호가, 신호 처리되기 쉬운 중간 주파수, 예를 들면 1.023㎒의 중간 주파 신호로 저역변환된다.
중간 주파 변환 회로(14)로부터의 중간 주파 신호는, 증폭 회로(16)에서 증폭되며, 로우 패스 필터(17)에서 대역 제한된 후, A/D 변환기(18)에서 1비트의 디지털 신호(이하, 이 신호를 IF 데이터라고 함)로 변환된다. 이 IF 데이터는, 동기 포착·유지부(20)에 공급된다.
본 실시예에서, 동기 포착·유지부(20)는, GPS 위성 신호에 대한 동기 포착, 즉, GPS 위성 신호의 확산 부호의 위상 검출 및 중간 주파 신호의 주파수(이하, IF 캐리어 주파수라고 함)의 검출을 행함과 함께, 포착한 GPS 위성 신호의 확산 부호와 IF 캐리어의 동기 유지를 행한다.
동기 포착·유지부(20)는, 동기 포착·동기 유지 일체화 회로의 구성으로 하여도 되고, 예를 들면 상술한 특허 문헌1(일본 특개2003-258769 공보)에 기재된 바와 같이, 동기 포착부와, 동기 유지부를 완전히 기능적으로 분리한　구성으로 해도 된다.
[동기 포착·유지부(20)의 구성]
본 실시예에서는 상기 특허 문헌 1의 경우와 마찬가지로, 동기 포착부와 동기 유지부를 완전히 기능적으로 분리하여 구성한다. 그리고, 이하에 설명하는 실시예는, 해당 동기 포착·유지부(20)의 동기 포착부에, 본 발명을 적용한 경우이며, 본 실시예의 동기 포착부는, 그 처리 결과로서의 확산 부호의 동기 포착 위상 출력 및 상관값을 제어부(30)에 공급한다. 제어부(30)는, 동기 포착·유지부(20)의 동기 포착부의 실시예로부터, 상기 확산 부호의 동기 포착 위상 출력 및 상관값을 수취하면, 동기 포착·유지부(20)의 동기 유지부의 확산 부호 발생기의 초기 위상으로서, 상기 동기 포착 위상 출력을 전달하여, 확산 부호의 동기 유지를 실행시키도록 한다. 동기 포착·유지부(20)의 동기 유지부는, 또한 IF 캐리어의 동기 유지도 행한다.
<동기 포착·유지부(20)의 동기 포착부의 개략적인 구성>
도 1은, 본 실시예에서의 동기 포착·유지부(20)의 동기 포착부의 개략 구성도이다. 즉, 본 실시예의 동기 포착부는, IF 캐리어 제거부(100)와, 데이터 가산 처리부(200)와, 확산 부호 동기 위상 산출부(300)를 구비하여 구성된다.
IF 캐리어 제거부(100)는, 주파수 변환부(10)로부터의 IF 데이터 Din으로부터, IF 캐리어 주파수 성분의 제거를 행한다. IF 캐리어 제거부(100)는, 후술하는 바와 같이 IF　캐리어 발생부(101)를 구비한다. IF 캐리어 발생부(101)는, 제어부(30)로부터의 제어 신호에 의해 제어되어, 도플러 주파수나 내장 발진기 오차를 고려한 IF 캐리어 주파수의 신호를 발생한다. IF 캐리어 제거부(100)에서는，IF 데이터 Din에, IF 캐리어 발생부(101)로부터의 IF 캐리어 주파수의 신호를 곱하여, IF 데이터 Din으로부터 IF 캐리어 주파수 성분의 제거를 행한다.
제어부(30)는, 궤도 정보용 메모리(36)에 기억되어 있는 궤도 정보나 발진기의 발진 주파수 오차 및 자장치의 이동 속도 등을 예상하여 산출된 IF 캐리어 주파수에서, IF 캐리어 발생부(101)로부터 IF 캐리어 신호가 출력되도록 하는 제어 신호를 생성하고, 생성한 제어 신호를 IF 캐리어 발생기(101)에 공급한다.
이에 의해，IF 캐리어 발생부(101)로부터는, 시시각각으로 변화하는 위성의 궤도나 자장치의 위치에 따라 IF 캐리어 주파수가 변경 제어되는 IF 캐리어 주파수의 신호가 얻어져, IF 캐리어 제거부(100)에 공급되며, IF 캐리어 제거부(100)에서는, 양호하게 IF 캐리어 제거 처리가 이루어진다.
IF 캐리어 제거부(100)에서, IF 캐리어 성분이 제거된 IF 데이터 Dr은, 데이 터 가산 처리부(200)에 공급된다. 데이터 가산 처리부(200)는, 후술하는 바와 같이, 확산 부호의 1주기분의 IF 데이터 Dr을 기억하는 용량을 갖는 메모리와, 가산 수단을 구비한다.
그리고, 데이터 가산 처리부(200)는, IF 캐리어 제거부(100)로부터의 IF 데이터 Dr의 확산 부호의 주기 간격마다의 신호와, 메모리에 지금까지 기억되어 있는 신호에 대하여, 확산 부호의 주기 간격에서 동상으로 되는 신호끼리를, 가산 수단을 이용하여 가산하고, 그 가산 결과를 메모리에 재기입하는 것을, 확산 부호의 복수 주기분 반복한다.
이에 의해, 데이터 가산 처리부(200)에서는, 그 메모리에, 캐리어 주파수 성분이 제거된 IF 데이터 Dr을, 확산 부호의 주기 간격으로, 확산 부호의 복수 주기분 가산한 것을 축적하도록 한다.
그리고, 데이터 가산 처리부(200)는, 그 메모리에, IF 데이터 Dr을 상기 확산 부호의 복수 주기분 가산하여 축적하면, 그 가산 데이터 SDr을 메모리로부터 판독하여, 확산 부호 동기 위상 산출부(300)에 공급하도록 한다.
확산 부호 동기 위상 산출부(300)는, 가산 데이터 SDr과, 수신측의 확산 부호 발생부로부터의 확산 부호를 승산하여 상관 계산을 하여, 확산 부호의 1위상분의 상관값을 얻는다. 그리고, 다음으로, 확산 부호 발생부로부터의 확산 부호의 초기 위상을 어긋나게 하거나, 혹은, 데이터 가산 처리부(200)의 메모리로부터의 판독 초기 위치를 변경하여, 재차, 가산 데이터 SDr과, 수신측의 확산 부호 발생부로부터의 확산 부호를 승산하여 상관 계산을 하여, 확산 부호의 다른 위상의 상관 값을 얻는다. 마찬가지로 하여, 확산 부호의 전체 위상에 대한 상관값을 조사한다.
그리고, 확산 부호 동기 위상 산출부(300)는, 각각의 상관값을 순서대로 비교하여, 큰 쪽의 상관값을 항상 최대 상관값으로서 갱신하는 처리를 행하고, 도 26에 도시한 바와 같이, 산출한 최대 상관값을, 위성 신호의 확산 부호와 동기하는 수신측의 확산 부호의 위상으로서 검출한다.
확산 부호 동기 위상 산출부(300)는, 검출한 확산 부호의 동기 위상 출력과, 그 위상일 때의 상관값을 출력한다.
타이밍 신호 발생부(40)는, 기준 발진 회로(42) 및 체배/분주 회로(43)로 이루어지는 것이다. 그리고, 본 실시예에서는, 타이밍 신호 발생부(40)는, 데이터 가산 처리부(200)에 대하여, IF 데이터 Dr을 순차적으로 데이터 가산하여 메모리에 축적해 가는 처리 클럭으로서는, 입력 IF 데이터 Din의 샘플링 클럭 주파수, 예를 들면 4.092㎒의, IF 데이터 Dr에 동기한 클럭 Ack를 공급하고, 또한 메모리로부터 가산 축적 데이터를 판독하는 클럭으로서는, 상기 클럭 Ack보다도 고주파수, 예를 들면 55.242㎒의 클럭 Bck를 공급한다.
상술한 바와 같이, 확산 부호의 부호 길이가 1023(1023칩)이지만, 이 예에서는, IF 데이터의 샘플링 클럭 Ack의 주파수가 4.092㎒이므로,　IF 데이터 Din은, 확산 부호의 1/4 칩 단위의 데이터로서, 확산 부호의 1주기당 4092샘플이 IF 캐리어 제거부(100)에 공급되며, 또한 이 IF 캐리어 제거부(100)로부터의 IF 캐리어가 제거된 IF 데이터 Dr이 데이터 가산 처리부(200A)에 공급된다.
또한, 타이밍 신호 발생부(40)는, 데이터 가산 처리부(200)의 메모리로부터 판독한 가산 축적 데이터에 대하여 상관 계산을 하고, 동기 위상을 검출하기 위한 처리 클럭으로서, 상기 클럭 Bck를, 확산 부호 동기 위상 산출부(300)에 공급한다.
본 실시예에서는 데이터 가산 처리부(200)의 메모리에, 확산 부호의 복수 주기분의 데이터가 가산되어 축적되어 있기 때문에, 해당 메모리로부터 가산 축적 데이터를 판독하여, 확산 부호 동기 위상 산출부(300)에서 상관 계산 및 동기 위상검출을 행할 때의 클럭은, IF　데이터 Dr에 동기하고 있을 필요는 없어, 고속 클럭을 이용할 수 있다.
다음으로, 도 1의 동기 포착부에서의 IF 캐리어 제거부(100), 데이터 가산 처리부(200) 및 확산 부호 동기 위상 산출부(300)의 구체적인 구성예를 설명하지만, 각 부의 구체적 구성예로서는, 이하와 같이 몇 개의 예가 있기 때문에, 순서대로 설명하는 것으로 한다.
[IF 캐리어 제거부의 구성예와, 데이터 가산 처리부의 제1 구성예]
도 3은, IF 캐리어 제거부(100)의 구성예와, 데이터 가산 처리부(200)의 제1 구성예(데이터 가산 처리부(200A)라고 함)을 도시하는 블록도이다.
IF 캐리어 제거부(100)에서는, 상술한 바와 같이, IF 데이터 Din에, 도플러 주파수나 자발진기 오차를 고려하여 발생한 IF 캐리어 주파수의 신호를 곱하여, IF 데이터　Din으로부터 IF 캐리어 주파수 성분의 제거를 행한다. 이 경우에, IF 데이터 Dr의 IF　캐리어 주파수 신호의 위상이 불분명하므로, sin파 성분, cos파 성분의 양방에서 IF　캐리어 제거 처리를 행한다.
이를 위해, 이 예의 IF 캐리어 제거부(100)에서는，IF 데이터 Din이 sin파 성분용의 승산기(102)와, cos파 성분용의 승산기(103)의 양방에 입력된다. 그리고, IF 캐리어 발생부(101)로부터의, 도플러 주파수나 내장 발진기 오차가 고려되어 생성된 IF 캐리어 주파수 신호의 cos파 성분이 승산기(102)에, sin파 성분이 승산기(103)에 각각 공급되어, IF 데이터 Din과 승산된다.
그리고, 각각의 승산기(102, 103)로부터, IF 캐리어 성분이 제거된 IF 데이터 Dr의 cos파 성분 Drc 및 sin파 성분 Drs가 얻어져, 각각 데이터 가산 처리부(200A)에 공급된다.
데이터 가산 처리부(200A)는, 도 3의 예에서는，IF 캐리어 제거된 IF 데이터 Drc 및 Drs의 각각에 대하여, 해당 IF 데이터 Drc 및 Drs의 각각을 확산 부호의 1주기분인 n개의 가산 적분기(2011, 2012, …, 201n)(n은, 양의 정수) 및 가산 적분기(2021, 2022, …, 202n)를 구비하고 있다. 이 예에서는，IF 데이터 Dr의 샘플링 주파수는 4.092㎒이며, 확산 부호의 1주기(1msec)분은 4092샘플의 데이터가 되므로, n=4092이다.
그리고, 이 예에서는, 데이터 가산 처리부(200A)에서는，IF 데이터 Drc는, 스위치 회로(203)을 통하여 가산 적분기(2011, 2012, …, 201n)에 공급되며, 또한 IF 데이터 Drs는, 스위치 회로(204)를 통하여 가산 적분기(2021, 2022, …, 202n)에 공급된다.
스위치 회로(203, 204)는, 클럭 Ack에 동기하여 1클럭마다, n개의 가산 적분기(2011, 2012, …, 201n) 및 n개의 가산 적분기(2021, 2022, …, 202n)로, 순차적 으로 절환된다. 그리고, n개의 가산 적분기(2011, 2012, …, 201n) 및 n개의 가산 적분기(2021, 2022, …, 202n)의 순차 절환을, 확산 부호의 1주기마다 반복한다.
따라서, IF 데이터 Drc 및 Drs의 확산 부호의 1주기 간격분마다의 신호는, 그 선두의 샘플 데이터는 가산 적분기(2011, 2012)에, 2번째의 샘플 데이터는 가산 적분기(2012, 2022)에, …, n번째의 샘플 데이터는 가산 적분기(201n, 202n)에, 항상 공급되게 된다.
그리고, 가산 적분기(2011∼201n 및 2021∼202n)의 각각은, 각각에 공급되어 오는, 확산 부호의 1주기 간격분마다에서의 동일한 위상의 샘플 데이터를 누적 가산하도록 한다. 이 누적 가산은, 확산 부호의 1주기의 복수 주기분의 가산 구간 SUM에서 행하도록 되어 있다.
이 누적 가산을 행하는 확산 부호의 복수 주기분의 가산 구간 SUM의 길이는, 이 예에서는, 이용자에 의해 설정 가능하게 되어 있다. 구체적으로는, 상기 가산 구간 SUM은, 예를 들면 1∼31msec(1msec는 확산 부호의 1주기분) 사이에서, 1msec단위로 설정 가능하게 되어 있다. 단, 위성 신호 수신 장치에 전원이 투입되어 동작 중에는, 이 가산 구간 SUM은, 변경할 수 없도록 되어 있다. 또한, 가산 구간 SUM의 시간 길이로서 1msec도 선택 가능하게 되어 있지만, 이것은, 장치의 설계상의 것으로, 본 실시예의 효과를 발휘하기 위해서는, 2msec 이상이 선택된다.
이 누적 가산 처리를 도 4를 이용하여 더 설명한다. 또한, 이 도 4는, IF 데이터의 cos파 성분 Drc에 대한 데이터 가산 처리를 설명하는 것으로서, IF 데이터의 sin파 성분 Drs에 대한 데이터 가산 처리도 마찬가지로 된다.
도 4에 도시한 바와 같이, 데이터 가산 처리부(200A)에서는, 가산 구간 SUM에서는, 스위치 회로(203)의 샘플 데이터마다의 절환이, 확산 부호의 1주기 간격마다, 마찬가지로 반복 실행됨으로써, IF 데이터의 cos파 성분 Drc는, 확산 부호의 1주기 간격분 단위로 구획되어, n개의 가산 적분기(2011∼201n)에, 반복 공급된다.
그리고, 상술한 바와 같이, 가산 구간 SUM에서, 스위치 회로(203)의 샘플 데이터마다의 절환에 의해, IF 데이터의 cos파 성분 Drc의, 확산 부호의 1주기 간격분마다의 신호는, 1번째의 샘플 데이터는, 가산 적분기(2011)의 가산부(2071)에서 누적 가산되며, 그 누적 가산 결과가, 예를 들면 5비트분의 용량의 레지스터로 이루어지는 기억부(2081)에 기입되고, 2번째의 샘플 데이터는, 가산 적분기(2012)의 가산부(2072)에서 누적 가산되며, 그 누적 가산 결과가, 예를 들면 5비트분의 용량의 레지스터로 이루어지는 기억부(2082)에 기입되고, …n번째의 샘플 데이터는, 가산 적분기(201n)의 가산부(207n)에서 누적 가산되며, 그 누적 가산 결과가, 예를 들면 5비트분의 용량의 레지스터로 이루어지는 기억부(208n)에 기입된다.
이렇게 하여, 가산 적분기(2011∼201n)의 기억부(2081∼208n)의 각각에는, 가산 구간 SUM에서의, IF 데이터의 cos파 성분 Drc의, 확산 부호의 1주기 간격분 단위로 동위상으로 되는 샘플 데이터의 가산 결과가 기억된다.
이상과 같이 하여 가산 적분기(2011∼201n 및 2021∼202n)에 가산 축적된 데이터는, 이 제1 예에서는, 도 5의 (A)에 도시한 바와 같이, 가산 구간 SUM 후의 계산 구간 CAL에서, 스위치 회로(205) 및 스위치 회로(206)를 통하여 판독되어, 각각 가산 결과 데이터 SDrc 및 SDrs로서, 확산 부호 동기 위상 산출부(300)에 공급된 다.
이 때, 스위치 회로(205) 및 스위치 회로(206)는, 스위치 회로(203) 및 스위치 회로(204)와 마찬가지로, 1클럭마다, 가산 적분기(2011∼201n)의 각각을 순차적으로 절환함과 함께, 가산 적분기(2021∼202n)의 각각을 순차적으로 절환하여, 확산 부호의 1주기분의 가산 결과 데이터 SDrc 및 SDrs를, 각각 반복하여 판독하여 확산 부호 동기 위상 산출부(300)에 공급하도록 한다. 단, 이 때 타이밍 신호 발생부(40)로부터 스위치 회로(205, 206)에 공급되는 클럭은, 상술한 바와 같이 샘플링 클럭 Ack보다도 고속의 클럭 Bck로 되어 있다.
후술하는 바와 같이, 확산 부호 동기 위상 산출부(300)는, 수신측의 확산 부호 발생부를 구비하고, 이 확산 부호 발생부로부터의 확산 부호와, 가산 결과 데이터 SDrc 및 SDrs를 승산하여 양자의 상관값을 계산한다. 이 예에서는, 확산 부호 동기 위상 산출부(300)에서는, 가산 결과 데이터 SDrc 및 SDrs가, 확산 부호의 1주기 분, 판독될 때마다, 발생하는 확산 부호의 초기 위상을 어긋나게 하여, 각 위상에 대한 상관값을 계산한다. 이 예에서는, 4092회, 가산 결과 데이터 SDrc 및 SDrs를 판독함과 함께, 1/4 칩 위상 단위로 확산 부호 발생부로부터의 확산 부호의 초기 위상을 4092가지로 순차적으로 어긋나게 하여, 각 위상에서의 상관값을 계산한다.
그리고, 확산 부호 동기 위상 산출부(300)에서는, 각 위상 중에서, 상관값이 도 26에 도시한 바와 같이, 최대값인 위상을 검출하고, 그 위상을, 위성 수신 신호의 확산 부호와의 동기 위상으로서 검출한다.
또한, 확산 부호 발생부로부터의 확산 부호의 초기 위상을 순차적으로 어긋나게 하는 대신에, n개의 가산 적분기(2011∼201n) 및 n개의 가산 적분기(2021∼202n) 중의, 최초로 가산 결과 데이터를 판독하는 가산 적분기를, 순차적으로 어긋나게 하여도 된다.
이 제1 예에서는, 계산 구간 CAL이 종료되면, 모든 가산 적분기(2011∼201n 및 2021∼202n)의 기억부의 기억 내용을 클리어한 후, 재차, 가산 구간 SUM으로 된다. 그리고, 상술한 가산 구간 SUM의 처리 및 계속되는 계산 구간 CAL의 처리를 반복한다. 즉, 도 5의 타이밍차트에 도시한 바와 같이, 이 제1 예에서는, 가산 구간 SUM과 계산 구간 CAL을 반복하여 행한다.
예를 들면 도 5의 (A)에 도시하는, 가산 구간 SUM과 계산 구간 CAL을 절환하는 절환 신호 SW1을 제어부(30)에서 생성하고, 이 생성한 절환 신호 SW1을, 도시는 생략하였지만, 가산 적분기(2011∼201n) 및 가산 적분기(2021∼202n)에 공급하고, 가산 구간 SUM에서는, 그들 기억부(2081∼208n)에의 데이터의 기입을 가능하게 하여 가산 처리를 실행 가능하게 하고, 계산 구간 CAL에서는, 가산 적분기(2011∼201n) 및 가산 적분기(2021∼202n)의 기억부(2081∼208n)로부터의 데이터의 판독을 가능하게 하여, 확산 부호 동기 위상 산출부(300)에 가산 결과 데이터 SDrc 및 SDrs를 출력하도록 제어한다.
따라서, 도 5의 (B)에 도시한 바와 같이, 가산 구간 SUM일 때에는, IF 데이터 Din이 IF 캐리어 제거부(100)를 통하여 취득되어, 생성된 IF 캐리어 주파수 신호와 승산됨으로써 IF 캐리어 제거가 이루어진다. 이 때, 도 5의 (C)에 도시한 바 와 같이, 생성된 IF 캐리어 주파수 신호에 대해서는, 1개의 가산 구간 SUM에서는, 1개의 주파수가 설정된다.
여기서, 도 5의 (B)에서, 4092×N으로 되어 있는 것은, 4092개의 IF 데이터 Din의 샘플 데이터가, 확산 부호의 N주기분 취득되는 것을 의미하고 있다.
그리고, 도 5의 (D)에 도시한 바와 같이, 각 가산 구간 SUM에서, 데이터 가산 처리부(200A)에서 가산 처리가 이루어져, 가산 적분기(2011∼201n) 및 가산 적분기(2021∼202n)의 기억부(2081∼208n)에, 가산 결과 데이터 SDrc 및 SDrs가 축적된다.
다음으로, 계산 구간 CAL로 되면, 도 5의 (E)에 도시한 바와 같이, 가산 적분기(2011∼201n) 및 가산 적분기(2021∼202n)의 기억부(2081∼208n)로부터, 4092회, 가산 결과 데이터 SDrc 및 SDrs가 클럭 Bck에 의해 고속으로 판독되어, 상관 연산이 이루어진다.
도 4는, 데이터 가산 처리부(200A)의 원리적인 구성예로서, 이 예에서는, 4092개의 가산기가 필요로 된다. 이에 대하여, 도 6에 도시한 데이터 가산 처리부(200A)의 구성예는, 입력 IF 데이터 Drc 및 Drs의 각각에 대하여, 가산기를 최저한의 하나로 하여, 구성을 간략화한 것이다. 또한，이하의 설명에서, 각 블록의 참조 번호에 부가된 서픽스 c는, cos파 성분에 대한 처리 블록인 것을 나타내고, 또한 각 블록의 참조 번호에 부가된 서픽스 s는, sin파 성분에 대한 처리 블록인 것을 나타내고 있다.
이 도 6의 구성예에서는，IF 데이터 Drc 및 Drs의 각각에 대하여, 확산 부호 의 1주기분인 n(=4092)개의 가산 적분기 대신에, n(=4092)개의 메모리 어드레스 영역을 구비하는 메모리(214c, 214s)와, 1개의 가산기(211c, 211s)를 설치한다. 또한 스위치 회로(203, 205) 및 스위치 회로(204, 206) 대신에, 메모리 어드레스 영역의 절환 회로(213c, 215c, 213s, 215s)를 설치한다.
그리고, 메모리 어드레스 영역의 절환 회로(213c, 213s)에는, 절환 타이밍 신호로서, 샘플링 클럭 Ack가 공급된다. 한편, 메모리 어드레스 영역의 절환 회로(215c, 215s)에는, 스위치 회로(217)에 의해 가산 적분 시와, 가산 결과 데이터의 판독 시에서 절환되어, 샘플링 클럭 Ack와, 고속 클럭 Bck가 공급된다. 즉, 메모리 어드레스 영역의 절환 회로(215c, 215s)에는, 가산 적분 처리 시에는, 스위치 회로(217)를 통하여 샘플링 클럭 Ack가 공급되며, 가산 결과 데이터의 판독 시에는, 스위치 회로(217)를 통하여 고속 클럭 Bck가 공급된다. 스위치 회로(217)는, 상술한 신호 SW1에 의해 절환된다.
그리고, 가산기(211c, 211s)와, 메모리 어드레스의 절환 회로(213c, 213s)의 각각의 사이에는, 가산 적분 처리 시에는 게이트 개방(온), 가산 결과 데이터의 판독 시에는 게이트 폐쇄(오프)로 되는 게이트 회로(212c, 212s)가 설치된다. 또한 메모리 어드레스의 절환 회로(215c, 215s)와, 확산 부호 동기 위상 산출부(300) 사이에는, 가산 적분 처리 시에는 게이트 폐쇄(오프), 가산 결과 데이터의 판독 시에는 게이트 개방(온)으로 되는 게이트 회로(216c, 216s)가 설치된다.
게이트 회로(212c, 212s)에는, 상술한 신호 SW1이 게이트의 개폐 제어 신호로서 공급되며, 또한 게이트 회로(216c, 216s)에는, 신호 SW1을 극성 반전한 신호 SW2가 게이트의 개폐 제어 신호로서 공급된다.
그리고, 가산 적분 처리 시에는, 상술한 스위치 회로(203, 204)와 마찬가지로 하여, 확산 부호의 1주기 간격분 단위로, 데이터 샘플 클럭 Ack에 동기하여, 메모리(214c, 214s)의 메모리 어드레스 영역을, 메모리 어드레스 영역의 절환 회로(213c, 215c 및 213s, 215s)에 의해, 순차적으로 절환하고, 지정 중인 어드레스 영역에 기억되어 있는 데이터를 판독하여, 가산기(211c 및 211s)에 의해, 입력 데이터와 가산하고, 그 가산 결과를 지정 중인 어드레스 영역에 재기입하도록 한다. 이것을, 가산 구간 SUM에서 반복함으로써, 확산 부호의 1주기 간격분 단위로 동위상으로 되는 샘플 데이터는, 동일한 어드레스 영역에 가산되어 축적되도록 한다.
그리고, 메모리(214c, 214s)에 축적된 가산 결과 데이터는, 상술한 스위치 회로(205, 206)와 마찬가지로 하여, 고속의 클럭 Bck에 의해, 메모리(214c, 214s)의 메모리 어드레스 영역이, 메모리 어드레스 영역의 절환 회로(215c, 215s)에 의해, 고속으로 순차적으로 절환되어, 확산 부호 동기 위상 산출부(300)에 송출된다. 그리고, 이 판독 처리가, 4092회, 반복하여 이루어진다.
또한, 이 예의 경우에는, 확산 부호 동기 위상 산출부(300)의 확산 부호 발생부로부터의 확산 부호의 초기 위상을 순차적으로 어긋나게 하는 대신에, 메모리(214c, 214s)로부터 가산 결과 데이터를 판독하는 메모리 어드레스 영역을 어긋나게 하도록 할 수 있다.
이하, 도 6의 구성예에서의 처리 동작을, 도 7의 타이밍차트도 참조하여, 순서대로 설명한다.
즉, 도 6의 구성예에서, 가산 구간 SUM에서는, 스위치 회로(217)는, 도시한 상태로 절환되어 있고, 도 7의 (A)에 도시한 바와 같이, 메모리 어드레스 절환 회로(213c, 213s), 또한 메모리 어드레스 절환 회로(215c, 215s)는, 샘플링 클럭 Ack의 1클럭마다, 메모리(214c, 214s)의 메모리 어드레스가, 순차적으로 절환 변경된다.
이 경우에, 메모리(214c, 214s)에서, 기입측의 메모리 어드레스 절환 회로(213c, 213s)에서 절환 지정되는 메모리 어드레스 영역과, 판독측의 메모리 어드레스 절환 회로(215c, 215s)에서 절환 지정되는 메모리 어드레스 영역은 동일하게 된다.
그리고, 이 예에서는, 도 7의 (A)에 도시한 바와 같이, 메모리(214c, 214s)에 대하여, 샘플링 클럭 Ack의 1클럭 주기의 전반은, 판독 액세스 구간으로 됨과 함께, 후반은 기입 액세스 구간으로 된다. 또한, 이 가산 구간 SUM에서는, 스위치 회로(216c, 216s)는, 모두 폐쇄(오프)로서, 판독된 데이터는, 출력되지 않는다.
IF 데이터 Drc 및 Drs의 각각은, 가산기(211c, 211s)의 한쪽의 입력단에 공급된다. 한편, 가산기(211c, 211s)의 다른쪽의 입력단에는, 메모리 어드레스 절환 회로(215c, 215s)로부터의, 메모리(214c, 214s)의 절환 지정 중의 메모리 어드레스 영역으로부터 판독된 데이터(가산 데이터)가 공급되어 있다. 따라서, 가산기(211c, 211s)에서는, 한쪽의 입력단에 공급되어 있는 IF 데이터 Drc 및 Drs의 데이터 샘플과, 메모리(214c, 214s)로부터 판독된 데이터가 가산된다.
그리고, 가산기(211c, 211s)의 가산 출력 데이터는, 상술한 가산 구간 SUM　 에서 개방으로 되는 게이트 회로(212c, 212s)를 통하여 어드레스 절환 회로(213c, 213s)에 각각 공급된다. 이 때, 어드레스 절환 회로(213c, 213s)는, 메모리(214c, 214s)의, 기억되어 있었던 데이터가 판독된 어드레스 영역을 절환 지정하는 상태로 되어 있어, 상술한 샘플링 클럭 Ack의 1클럭 주기의 후반의 기입 액세스 구간 에서, 해당 절환 지정 중의 메모리 어드레스 영역에, 가산기(211c, 211s)로부터의 가산 데이터가 재기입된다.
이렇게 해서, 1개의 메모리 어드레스 영역의 데이터의 재기입이 완료되면, 다음의 입력 IF 데이터 Drc 및 Drs의 도래 타이밍에 동기하여, 메모리 어드레스 영역의 절환 회로(213c, 213s 및 215c, 215s)에 의해 절환 지정되는 메모리(214c, 214s)의 메모리 어드레스 영역이 변경된다. 그리고, 상술과 마찬가지에 의해, 메모리(214c, 214s)로부터의 데이터의 판독, 판독한 데이터와 입력 데이터와의 가산, 가산 결과의 메모리 어드레스 영역에의 재기입의 처리가 행해진다.
이렇게 해서, 메모리(214c, 214s)의 n개의 메모리 어드레스 영역의 각각에는, 확산 부호의 복수 주기분인 가산 구간 SUM에서, 확산 부호의 1주기 간격분 단위로 동위상으로 되는 샘플 데이터의 가산 축적 데이터가 기억된다.
그리고, 가산 구간 SUM에 계속해서 계산 구간 CAL로 되면, 절환 제어 신호 SW1 및 SW2에 의해, 게이트 회로(212c, 212s)는 폐쇄(오프)로 되고, 게이트 회로(216c, 216s)는 개방(온)으로 된다. 또한 스위치 회로(217)가 도시와는 반대의 상태로 절환되어, 메모리 어드레스 영역의 절환 회로(215c, 215s)에, 고속 클럭 Bck가 공급되는 상태로 된다. 그리고, 이 계산 구간 CAL에서는, 메모리(214c, 214s)는, 고속 클럭 Bck의 1클럭 주기 동안, 판독 액세스의 구간만으로 된다.
그리고, 메모리 어드레스 영역의 절환 회로(215c, 215s)가, 고속 클럭 Bck에 동기하여, 메모리 어드레스 영역을, 순차적으로 절환 제어함으로써, 메모리(214c, 214s)의 n(=4092)개의 메모리 어드레스 영역으로부터, n개의 가산 결과의 데이터가 샘플 데이터 단위로 순차적으로 판독되어, 가산 결과 데이터 SDrc 및 SDrs로서, 게이트 회로(216c, 216s)를 통하여 확산 부호 동기 위상 산출부(300)에 공급된다.
이 경우, 메모리(214c, 214s)로부터는, 도 7의 (B)에 도시한 바와 같이, n(=4092)개의 가산 결과의 데이터가, n(=4092)회, 반복하여 판독된다. n회 반복하여 판독되는 것은, 확산 부호 발생부로부터의 위상이 서로 다른 n개의 확산 부호와의 상관 계산을 할 필요가 있기 때문이다.
그리고, 확산 부호 동기 위상 산출부(300)에서는, 각 판독의 횟수의 가산 결과 데이터에 대하여, 확산 부호 발생부로부터의 상호 초기 위상이 서로 다른 확산 부호의 1주기분이 순차적으로 승산되어 상관 계산이 이루어진다. 도 7의 (B)에서, 확산 부호 PN(0), PN(1), PN(2), PN(3), … PN(i)(단，i=0∼4091) …은, 각각, 초기 위상이, 이 예에서는, 1/4 칩분씩 순차적으로 어긋난, 수신측의 확산 부호의 1주기분을 나타내고 있다.
그리고, 수신측의 확산 부호 PN(0), PN(1), PN(2), PN(3), …의 각각과, 가산 결과 데이터와의 상관값이, 상술한 바와 같이 스레숄드값을 초과한 것이 있었을 때, 그 때의 PN(i)이, 위성 신호의 확산 부호와 동기하는 위상의 수신측의 확산 부호로서 검출되며, 그 위상이 동기 위상으로서, 그 상관값과 함께 출력된다.
또한, 상술한 바와 같이, 도 7의 (B)의 설명에서는, 수신측의 확산 부호 발생부로부터의 확산 부호의 초기 위상을 순차적으로 변화시키도록 하였지만, 수신측의 확산 부호의 위상을 변경하는 대신에, 메모리(214c, 214s)로부터 가산 결과 데이터를 판독할 때의 메모리 어드레스의 초기값을, 확산 부호의 1주기분마다, 1어드레스씩 변경하도록 해도 된다. 즉, 1회째의 확산 부호의 1주기분에서는, 메모리 어드레스의 초기값=0, 2회째의 확산 부호의 1주기분에서는, 메모리 어드레스의 초기값=1, 3회째의 확산 부호의 1주기분에서는, 메모리 어드레스의 초기값=2, …과 같이, 메모리 어드레스를 어긋나게 하도록 해도 된다.
이상의 설명에서의 데이터 가산 처리를, 도 8의 플로우차트를 참조하면서 설명한다. 이 도 8의 플로우차트에서의 메모리(214c, 214s)의 어드레스 제어는, 메모리(214c, 214s)에 대하여, 메모리 어드레스 영역의 절환 회로(213c, 213s, 215c, 215s)를 포함하는 메모리 어드레스 제어부가 형성된 것으로 한 경우에서, 이 메모리 어드레스 제어부에서 실행되는 처리에 대응한다.
우선, 메모리(214c, 214s)의 모든 메모리 어드레스 영역의 내용이 클리어됨과 함께, 지정 어드레스로서, 최초의 어드레스=0이 선택되도록 메모리 어드레스 영역의 절환 회로(213c, 213s 및 215c, 215s)가 절환 설정되어, 초기화 처리가 이루어진다(스텝 S1).
그리고, 메모리(214c, 214s)의, 지정된 메모리 어드레스로부터의 데이터의 판독을 행하여(스텝 S2), IF 캐리어 제거부(100)에서 IF 캐리어 제거된 IF 데이터 Drc 및 Drs의 각각과 가산한다(스텝 S3). 다음으로 가산 결과를, 메모리(214c, 214s)의, 상기의 지정된 메모리 어드레스에 재기입한다(스텝 S4).
다음으로, 지정되어 있던 메모리 어드레스는, 메모리(214c, 214s)의 확산 부호의 1주기분의 메모리 어드레스의 최종 어드레스인지의 여부를 판별한다(스텝 S5). 스텝 S5에서, 최종 어드레스는 아니다라고 판별하였을 때에는, 메모리(214c, 214s)의 메모리 어드레스를 1개 진행시켜 갱신하고(스텝 S6), 그 후에 스텝 S2로 되돌아가서, 이 스텝 S2 이후의 처리를 반복하여 실행한다.
스텝 S5에서, 최종 어드레스이다라고 판별하였을 때에는, 확산 부호의 1주기 간격분의 IF 데이터 Drc 및 Drs의 취득 및 메모리(214c, 214s)에 기억되어 있던 가산 결과 데이터와의 가산 처리가 종료되게 되지만, 이 때에는, 상술한 가산 구간 SUM이 종료되었는지의 여부가 판별된다(스텝 S7).
그리고, 스텝 S7에서, 가산 구간 SUM이 종료되어 있지 않다고 판별하였을 때에는, 다음의 확산 부호의 1주기분의 IF 데이터 Drc 및 Drs에 대한 가산 처리를 실행 하기 위해, 메모리(214c, 214s)의 메모리 어드레스를 초기값(=0)으로 하고(스텝　S8), 스텝 S2로 되돌아가서, 이 스텝 S2 이후의 처리를 반복하여 실행한다.
또한, 스텝 S7에서, 가산 구간 SUM이 종료되었다고 판별하였을 때에는, 동기 포착을 위한 가산 계산을 종료하였는지의 여부를 판별하고(스텝 S9), 종료하지 않았다고 판별하였을 때에는, 다음의 가산 구간 SUM을 대기하고(스텝 S10), 다음의 가산 구간 SUM으로 되면, 스텝 S1로 되돌아가서, 상술한 스텝 S1로부터의 처리를 반복하여 실행한다. 또한 스텝 S9에서 종료되었다고 판별하였을 때에는, 이 처리 루틴을 종료한다.
[확산 부호 동기 위상 산출부의 제1 구성예]
도 9는, 확산 부호 동기 위상 산출부의 제1 구성예(확산 부호 동기 위상 산출부(300A)라고 함)를 도시하는 블록도이다.
이 제1 예의 확산 부호 동기 위상 산출부(300A)는, 1개의 확산 부호 발생부(301)와, 상관 계산용의 승산기(302c, 302s)와, 데이터 샘플 단위의 승산 결과의 가산 적분을 행하는 적분기(303c, 303s)와, 절대값 연산부(304)와, 비교부(305)를 구비하고 있다.
이 예에서는, 확산 부호 발생부(301)에는, 가산 구간 SUM과 계산 구간 CAL을 절환하는 신호 SW1과, 타이밍 신호 발생부(40)로부터의 고속 클럭 Bck가 공급되어 있고, 확산 부호 발생부(301)는, 계산 구간 CAL에서만, 고속 클럭 Bck에 동기하여, 수신측의 확산 부호 PN을 발생한다. 그리고, 이 예에서는, 확산 부호 발생부(301)는, 확산 부호의 1주기마다, 발생하는 확산 부호 PN의 초기 위상을, 순차적으로, 이 예에서는 1/4 칩분씩, 어긋나도록 하고 있다.
즉, 확산 부호 발생부(301)는, 상술한 도 7의 (B)에 도시한 바와 같이, 순차적으로 1/4 칩분씩 초기 위상이 어긋난 확산 부호 PN(0), PN(1), PN(2), …을, 확산 부호 PN의 1주기마다 발생한다.
그리고, 데이터 가산 처리부(200)(데이터 가산 처리부(200A)로 한하지 않고, 후술하는 데이터 가산 처리부의 다른 예이어도 됨)로부터의 가산 결과 데이터의 cos파 성분 SDrc와, 확산 부호 발생부(301)로부터의 확산 부호 PN이, 데이터 샘플 단위로 승산기(302c)에서 승산되며, 그 승산 결과가 적분기(303c)에, 확산 부호의 1주기분에 걸쳐 누적 가산된다.
또한, 데이터 가산 처리부(200)로부터의 가산 결과 데이터의 sin파 성분 SDrs와, 확산 부호 발생부(301)로부터의 확산 부호 PN이, 데이터 샘플 단위로 승산기(302s)에서 승산되며, 그 승산 결과가 적분기(303s)에, 확산 부호 PN의 1주기분에 걸쳐 누적 가산된다.
또한, 적분기(303c, 303s)의 값은, 확산 부호 발생부(301)로부터의 확산 부호 PN의 초기 위상이 변경될 때마다, 클리어된다. 따라서, 적분기(303c, 303s)에는, 확산 부호 발생부(301)로부터의 확산 부호 PN의, 서로 다른 초기 위상의 각각마다, 수신 신호와의 상관값이, 그 1주기분에 걸쳐 누적 가산된다.
적분기(303c, 303s)에, 임의의 초기 위상의 확산 부호의 1주기분에 대한 누적 가산이 종료되면, 그것이 클리어되기 전에, 절대값 연산부(304)에 공급되어, 해당 확산 부호와 수신 신호의 확산 부호와의 상관값 CV가 연산되어 구해진다.
여기서, 적분기(303c)의 적분 출력 SA와, 적분기(303s)의 적분 출력 SB는, 각각 복소 상관값의 실수부와 허수부에 대응하는 것, 즉, SA+jSB로 할 수 있으므로, 절대값 연산부(304)에서는, 적분 출력 SA와 적분 출력 SB의 제곱합의 평방근을 연산함으로써, 확산 부호 발생부(301)로부터의 확산 부호 PN과, 수신 신호의 IF　데이터의 확산 부호와의 상관값 CV를 구한다.
즉, 절대값 연산부(304)에서는，PN(i)에 대한 적분 출력을 각각 SA(i) 및 SB(i)로 하면, 확산 부호 PN(i)에 대한 상관값 CV(i)는,　
Figure 112006076721889-PAT00001
로 되는 연산식에 의해 구해진다.
이 상관값 CV(i)는, 비교부(305)에서, 순차적으로 비교되어, 최대 상관값이 구해지며, 그 최대 상관값일 때의 확산 부호 발생부(301)의 초기 위상으로부터, 수신 신호의 확산 부호의 동기 위상이 검출되어, 이 비교부(305)로부터 출력되어, 제어부(30)에 보내어진다. 또한 이 때의 최대 상관값 CV(i)도 제어부(30)에 보내어진다.
또한, 비교부(305)에서, 미리, 확산 부호가 동기하고 있다고 판정할 수 있는 최대 상관값으로서 설정되어 있는 스레숄드값 th와, 그 때까지 검출되어 있는 최대 상관값을 비교하여, 최대 상관값 CV(i)가 스레숄드값 th보다도 크다고 판정되었을 때에는, 그 후의 최대 상관값의 검출 동작을 중지하고, 해당 스레숄드값 th를 초과한 최대 상관값 CV(i)의 확산 부호 발생부(301)의 초기 위상으로부터, 수신 신호의 확산 부호의 동기 위상을 검출하고, 그 검출 결과를, 이 비교부(305)로부터 제어부(30)에 출력하도록 하여도 된다.
이 예에서는, 상술한 바와 같이, 제어부(30)는, 상술한 바와 같이 하여 동기 포착부로부터 취득한 확산 부호의 동기 위상 및 그 때의 IF 캐리어 주파수를, 동기 유지부에 전달하고, 그들을 초기값으로 하여 동기 유지를 실행하도록 제어한다.
또한, 비교부(305)에서, 수신 신호의 확산 부호와 동기하는 확산 부호 발생 부(301)의 확산 부호 PN의 위상을 검출할 수 있었던 후에는, 확산 부호 발생부(301)로부터 4092종류의 초기 위상의 확산 부호 PN을 발생하기 전이어도, 그 밖의 초기 위상의 확산 부호 PN과 수신 신호와의 상관 계산은 불필요로 할 수 있는 경우에는, 그 이후의 확산 부호 동기 위상 산출부(300A)에서의 상관 연산 처리를 휴지 하여도 된다.
[확산 부호 동기 위상 산출부의 제2 구성예]
도 10은, 확산 부호 동기 위상 산출부의 제1 구성예(확산 부호 동기 위상 산출부(300B)라고 함)을 도시하는 블록도이다.
이 제2 예의 확산 부호 동기 위상 산출부(300B)는, 1개의 확산 부호 발생부(301)를 구비하는 것은, 제1 예의 확산 부호 위상 산출부(300A)와 동일하지만, 상관 계산용의 승산기와 적분기와의 조를 복수조, 구비하고, 확산 부호 PN의 1주기당, 복수 위상의 확산 부호 PN과 수신 신호와의 상관 결과가 얻어지도록 구성한 점이 다르다. 이에 의해, 제2 예의 확산 부호 동기 위상 산출부(300B)는, 가산 결과 데이터에 대한 상관 계산 처리를, 제1 예의 경우보다도 고속으로 행할 수 있도록 하고 있다.
즉, 이 제2 예의 확산 부호 동기 위상 산출부(300B)에서는，cos파 성분용으로서, m(m은 2 이상의 정수)개의 승산기(311c, 312c, …, 31mc)와, m개의 적분기 (321c, 322c, …, 32mc)를 설치한다. 또한 sin파 성분용으로서, m개의 승산기 (311s, 312s, …, 31ms)와, m개의 적분기(321s, 322s, …, 32ms)를 설치한다.
그리고, 데이터 가산 처리부(200)로부터의 가산 결과 데이터의 cos파 성분 SDrc는, m개의 승산기(311c, 312c, …, 31mc)에 동시에 공급되며, 또한 데이터 가산 처리부(200)로부터의 가산 결과 데이터의 sin파 성분 SDrs는, m개의 승산기 (311s, 312s, …, 31ms)에 동시에 공급된다.
한편, 확산 부호 발생부(301)로부터의 확산 부호 PN은, m단의 시프트 레지스터(306)에 공급된다. 그리고, 이 시프트 레지스터(306)의 초단의 출력 SR1이 승산기(311c, 311s)에, 2단째의 출력 SR2가 승산기(312c, 312s)에, 3단째의 출력 SR3이 승산기(313c, 313s)에, …, m단째의 출력 SRm이 승산기(31mc, 31ms)에, 각각 공급된다.
그리고, 승산기(311c, 312c, …, 31mc)의 승산 출력이, 각각 적분기(321c, 322c, …, 32mc)에 공급되고, 각각의 적분기(321c, 322c, …, 32mc)에서, 확산 부호 PN의 1주기분에 걸쳐 누적 가산된다. 그리고, m개의 적분기(321c, 322c, …, 32mc)의 누적 적분값은, 스위치 회로(331c)에 의해 순차적으로 절환되어 절대값 연산부(304)에 공급된다.
마찬가지로, 승산기(311s, 312s, …, 31ms)의 승산 출력이, 각각 적분기(321s, 322s, …, 32ms)에 공급되고, 각각의 적분기(321s, 322s, …, 32ms)에서, 확산 부호 PN의 1주기분에 걸쳐 누적 가산된다. 그리고, m개의 적분기(321s, 322s, …, 32ms)의 누적 적분값은, 스위치 회로(331s)에 의해 순차적으로 절환되어 절대값 연산부(304)에 공급된다.
도 11의 타이밍차트를 참조하면서, 이 제2 예의 확산 부호 동기 위상 산출부(300B)의 처리 동작을, 더 설명한다. 또한, 이 도 11의 예는, m=8의 경우이다.
데이터 가산 처리부(200)로부터의 가산 결과 데이터 SDr(cos파 성분 SDrc 및 sin파 성분 SDrs)은, 도 11의 (A)에 도시한 바와 같이 클럭 Bck에 동기하여, 1데이터 샘플마다, 승산기(311c∼31mc) 및 승산기(311s∼31ms)에 공급된다.
한편, 확산 부호 발생부(301)로부터는, 마찬가지로, 클럭 Bck에 동기한 확산 부호 PN이 발생하지만, 이 예의 경우에는, 해당 확산 부호 PN은, 도 11의 (B)에 도시한 바와 같은 것으로 된다. 즉, 이 예에서는, 확산 부호 발생부(301)로부터의 확산 부호 PN은, 그 1주기마다, 초기 위상이, m×1/4 칩만큼 어긋난 것으로 된다. 즉, 일반식으로 나타내면, j주기 후(j=0, 1, 2, …)의 확산 부호 발생부(301)로부터의 확산 부호 PN은, (jm)×1/4만큼 위상이 어긋난 확산 부호 PN(jm)으로 된다.
도 11의 예에서는, m=8이기 때문에, 확산 부호 발생부(301)로부터는, 확산 부호 PN(0), PN(8), PN(16), …과 같이, 1주기마다, 8×1/4 칩분씩 초기 위상이 어긋난 확산 부호 PN이 발생하게 된다.
그리고, 이 확산 부호 PN이 시프트 레지스터(306)에, 클럭 Bck를 전송 클럭으로서 공급된다. 따라서, 시프트 레지스터(306)의 각 단으로부터는, 확산 부호 PN이, 1데이터 샘플분(1/4 칩분)씩, 순차적으로 위상이 시프트된 출력 SR1,　SR2, SR3, SR4(도 11의 (C), (D), (E), (F) 참조), …, SRm이 출력된다.
단, 출력 SR1은, 확산 부호 발생부(301)로부터의 확산 부호 PN 그 자체이며, 출력 SR1과, 출력 SRm 사이의 위상차(m개의 확산 부호열의 최대 위상차)는, (m-1) 칩분으로 된다. 따라서, 이 예의 경우, 확산 부호 발생부(301)로부터의 확산 부호 PN은, 시프트 레지스터(306)로부터의 m개의 확산 부호와의 관계로 말하면, 해당 m 개의 확산 부호열의 (최대 위상차분+1)씩 초기 위상을 어긋나게 한 것으로 되어 있다.
그리고, 승산기(311c∼31mc) 및 승산기(311s∼31ms)에서는, 데이터 가산 처리부(200)로부터의 가산 결과 데이터 SDrc 및 SDrs와, 시프트 레지스터(306)로부터의 출력 SR1, SR2, SR3, SR4, …, SRm이, 동시에 각각 승산된다. 따라서, 승산기(311c∼31mc) 및 승산기(311s∼31ms)에서는, 데이터 가산 처리부(200)로부터의 가산 결과 데이터 SDrc 및 SDrs와, 위상이 서로 다른 m개의 확산 부호 PN이, 확산 부호 PN의 1주기분에서, 동시에 상관 계산되게 된다.
그리고, 승산기(311c∼31mc) 및 승산기(311s∼31ms)의 각각의 승산 출력은, 적분기(321c∼32mc) 및 적분기(321s∼32ms)의 각각에 공급되어, 확산 부호 PN의 1주기분에 걸쳐 누적 가산되어, 적분기(321c∼32mc) 및 적분기(321s∼32ms)의 각각으로부터, 각각의 위상의 확산 부호 PN과 수신 신호의 확산 부호와의 적분 출력SA1c∼SAmc 및 상관값 SB1s∼SBms가 얻어진다.
단, 이 경우, 확산 부호 PN의 1주기분에 걸치는 적분의 종료 시점은, 적분기(321c)로부터 적분기(32mc)까지의 사이, 또한 적분기(321s)로부터 적분기(32ms)까지의 사이에서는, 클럭 Bck의 1클럭분씩 순차적으로 지연된 것으로 된다.
그리고, 적분기(321c∼32mc)의 적분 출력 SA1c∼SAmc는, 확산 부호 PN의 1주기분의 적분 연산이 종료된 시점에서, 스위치 회로(331c)가 스위칭 제어 신호 SW3(도 11의 (G)참조)에 의해, 클럭 Bck에 동기하여 절환되어, 순차적으로 절대값 연산부(304)에 공급된다. 마찬가지로, 적분기(321s∼32ms)의 적분 출력 SB1s∼ SBms는, 확산 부호 PN의 1주기분의 적분 연산이 종료된 시점에서, 스위치 회로(331s)가 스위칭 제어 신호 SW3에 의해, 클럭 Bck에 동기하여 절환되어, 순차적으로 절대값 연산부(304)에 공급된다.
그리고, 절대값 연산부(304)에서는, 확산 부호 PN의 1주기마다, m개의 적분 출력 SA1c∼SAmc 및 m개의 적분 출력 SB1s∼SBms를 이용하여, 상술한 수학식 1에 의해 연산을 행하여, 시프트 레지스터(306)로부터의 초기 위상이 서로 다른 m개의 확산 부호 PN의 각각에 대한 상관값 CV1∼CVm(도 11의 (H)참조)을 얻는다. 즉, 절대값 연산부(304)로부터는, 확산 부호 PN의 1주기마다, m개씩의 상관값 CV1∼CVm　이 얻어지고, 비교부(305)에서 최대 상관값이 검출되어, 동기 위상이 판정된다.
확산 부호 발생부(301)로부터, 임의의 초기 위상의 확산 부호 PN의 1주기분이 출력된 후에는, 상술한 바와 같이, 확산 부호 발생부(301)로부터는, m×1/4 칩분만큼, 초기 위상이 어긋난 확산 부호 PN이 출력된다(도 11의 (A) 참조). 이 초기 위상은, 시프트 레지스터(306)의 최종단의 출력 SRm과는, 초기 위상이 1/4 칩만큼 어긋난 것으로 되어, 확산 부호 PN의 초기 위상의 어긋남량이 연속하는 것으로 된다.
이상과 같이 하여, 이 확산 부호 동기 위상 산출부(300)의 제2 예에서는, 확산 부호 PN의 1주기마다, 초기 위상이 서로 다른 m개의 확산 부호 PN과, 수신 신호의 가산 결과 데이터 SDrc 및 SDrs와의 상관값 CV1∼CVm이 얻어지고, 그 m개의 상관값 CV1∼CVm의 각각에 대하여, 비교부(305)에서, 최대 상관값이 검출되어, 동기 위상이 판정된다.
확산 부호 PN과 수신 신호와의 동기 위상의 검출을 위한 상관 연산을 위해, 이 예에서는, 확산 부호 PN의 초기 위상을, 1/4 칩 단위로 4092종류로 변경한 것으로 하는 것이 필요하지만, 확산 부호 동기 위상 산출부(300)의 제1 예의 경우에는, 초기 위상은, 1주기마다, 1/4 칩분씩 변경하기 때문에, 4092종류의 초기 위상을 얻기 위해서는, 4092회, 즉, 4092 주기를 필요로 하였다.
이에 대하여, 확산 부호 동기 위상 산출부(300)의 제2 예에서는, 4092종류의 초기 위상을 얻기 위해서는, 4092×(1/m) 주기이면 되고, 제1 예와 비교하여, 1/m의 시간이면 되어, 동기 포착 처리를 고속으로 행할 수 있게 된다.
[위성 신호 수신 장치의 동기 포착부의 제2 구성예]
상술한 위성 신호 수신 장치의 동기 포착부의 제1 예는, 도 1에 도시한 바와 같이, 확산 부호 동기 위상 산출부(300)는, 1개의 확산 부호 발생부를 구비하는 1개(1채널)를 구비하는 것이었기 때문에, 복수개의 인공 위성으로부터의 수신 신호에 대한 동기 포착을 하기 위해서는, 1개의 확산 부호 발생부(301)로부터 발생하는 확산 부호를, 수신하고자 하는 인공 위성의 확산 부호에 대응하는 부호 계열의 것으로 그 때마다 변경할 필요가 있어, 다수의 위성 모두에 대하여, 동기 포착을 하고자 하면, 매우 장시간을 요하게 된다.
도 12는, 이 점을 개선한 위성 신호 수신 장치의 동기 포착부의 제2 구성예로서, 각각 개별로 확산 부호 발생부(301)를 구비하는 확산 부호 동기 위상 산출부를, 복수개(복수 채널분) 설치한다. 즉, 도 12에서는, n개의 확산 부호 동기 위상 산출부(300CH1, 300CH2, …, 300CHk)(k는 2 이상의 정수)를 설치하고, 데이터 가산 처리부(200)의 가산 결과 데이터 출력 SDr(SDrc 및 SDrs)을, 이들 n개의 확산 부호 동기 위상 산출부(300CH1, 300CH2, …, 300CHk)의 각각에 공급한다.
그리고, 이 예에서는, n개의 확산 부호 동기 위상 산출부(300CH1, 300CH2, …, 300CHk)의 각각의 확산 부호 발생부(301)는, 각각 서로 다른 위성의 확산 부호에 대응하는 부호 계열의 확산 부호를 발생한다. 따라서, 본 실시예에서는 n개의 서로 다른 인공 위성으로부터의 수신 신호에 대한 동기 포착을, 병렬하여 동시에 실행할 수 있어, 모든 인공 위성으로부터의 수신 신호에 대한 동기를 포착하는 경우에도, 신속하게 동기 포착할 수 있다.
또한, n개의 확산 부호 동기 위상 산출부(300CH1, 300CH2, …, 300CHk)의 각각은, 상술한 제1 예의 확산 부호 동기 위상 산출부(300A)를 이용해도 되고, 또한 제2 예의 확산 부호 동기 위상 산출부(300B)를 이용해도 된다.
또한, 상술한 실시예에서는 n개의 확산 부호 동기 위상 산출부(300CH1, 300CH2, …, 300CHk)의 확산 부호 발생부(301)는, 모두 서로 다른 위성으로부터의 수신 신호의 확산 부호에 대응하는, 서로 다른 부호 계열의 것으로 하였지만, 모두 동일한 부호 계열의 것으로 해도 된다.
그 경우에는, 1개의 위성으로부터의 수신 신호의 동기 포착을, 그들 n개의 확산 부호 동기 위상 산출부(300CH1, 300CH2, …, 300CHk)에서 행하도록 한다. 그리고, 확산 부호 PN의 1주기분에 대한 상관 계산을, 그들 n개의 확산 부호 동기 위상 산출부(300CH1, 300CH2, …, 300CHk)에서 행하도록 함으로써, 1개의 인공 위성으로부터의 수신 신호의 동기 포착의 시간을, 1/n로 할 수 있다.
이 경우, n개의 확산 부호 동기 위상 산출부(300CH1, 300CH2, …, 300CHk)의 확산 부호 발생부(301)는, 각각, 확산 부호 PN의 1주기분을, 1/n로 분할하여, 각각의 분할 구간의 부호 계열을 발생하도록 하는 방법이나, 확산 부호 PN의 1주기분에 대하여 순차적으로 초기 위상을 어긋나게 하는 분을, n개로 분할하여, 각각이 분담하도록 하는 방법 등, 다양한 병렬 처리 방법을 채용할 수 있다. 또한 n개의 확산 부호 동기 위상 산출부(300CH1, 300CH2, …, 300CHk)를, 제2 확산 부호 동기 위상 산출부(300B)에 의해 구성함으로써, 1개의 위성으로부터의 수신 신호의 동기 포착 처리 시간을 더욱 단축할 수 있다.
[데이터 가산 처리부의 제2 구성예]
상술한 데이터 가산 처리부의 제1 예(데이터 가산 처리부(200A))에서는, 데이터 가산 처리의 기간과, 상관 계산하기 위해 가산 결과 데이터를 판독하는 기간을, 따로따로 하여, 교대로 반복하도록 하였지만, 이하에 설명하는 제2 예의 데이터 가산 처리부(200B)에서는, 데이터 가산 처리와 데이터 판독을 동시에 행할 수 있도록 하여, 보다 처리의 고속화를 도모하도록 하고 있다.
도 13은, 이 제2 예의 데이터 가산 처리부(200B)의 구성예를 도시하는 블록도이다. 이 도 13에 도시한 제2 예의 데이터 가산 처리부(200B)에서는，IF 캐리어 제거된 IF 데이터 Drc 및 Drs의 각각에 대하여, 제1 예의 데이터 가산 처리부(200A)에서의 확산 부호의 1주기분인 n개의 가산 적분기와, 이 n개의 가산 적분기의 입력측 및 출력측의 스위치 회로로 이루어지는 회로는, 2조씩 설치한다.
즉, IF 데이터 Drc에 대해서는, n개의 가산 적분기(2011a, 2012a, …, 201na)와, 그 입력측의 스위치 회로(203a)와, 그 출력측의 스위치 회로(205a)로 이루어지는 a조의 가산 적분 회로와, n개의 가산 적분기(2011b, 2012b，…, 201nb)와, 그 입력측의 스위치 회로(203b)와, 그 출력측의 스위치 회로(205b)로 이루어지는 b조의 가산 적분 회로를 설치한다.
그리고, IF 데이터 Drc는, 타이밍 신호 발생부(40)로부터의 게이트 제어 신호 SW3 및 SW4에 의해, 상술한 가산 구간 SUM의 시간 길이 단위로 개폐 제어되는 게이트 회로(221c, 222c)를 통하여, a조의 가산 적분 회로의 스위치 회로(203a)와, b조의 가산 적분 회로의 스위치 회로(203b)에 공급된다. 이 예의 경우, 게이트 회로(221c)와 게이트 회로(222c)는, 게이트 개방으로 되는 구간이 겹치지 않도록 제어된다.
그리고, 게이트 회로(221c) 및 게이트 회로(222c) 중, 게이트 개방의 상태로 되어 있는 쪽이 접속되어 있는 가산 적분 회로에서, 상술한 제1 예의 데이터 가산 처리부(200A)(도 3의 예)와 마찬가지로 하여, 가산 구간 SUM인 확산 부호의 복수 주기분에 걸쳐, 가산 적분 처리가 이루어지고, 그 가산 결과가, 그 가산 적분 회로의 n개의 가산 적분기에 축적된다.
그리고, a조의 가산 적분 회로의 가산 결과 데이터와, b조의 가산 적분 회로의 가산 결과 데이터는, 타이밍 신호 발생부(40)로부터의 스위칭 제어 신호 ALT에 의해 절환되는 스위치 회로(223c)에 의해 절환되어, 출력 가산 결과 데이터 SDrc로서 취출되어, 확산 부호 동기 위상 산출부(300)에 공급된다.
이 경우, 스위치 회로(223c)는, 가산 적분 처리를 행하고 있는 가산 적분 회 로는 선택하지 않도록 절환 제어된다. 또한 가산 적분 회로에서 가산 적분 처리가 종료되었을 때, 그 가산 결과 데이터를 판독하도록 절환 제어된다.
마찬가지로 하여, IF 데이터 Drs에 대해서는, n개의 가산 적분기(2021a, 2022a，…, 202na)와, 그 입력측의 스위치 회로(204a)와, 그 출력측의 스위치 회로(206a)로 이루어지는 a조의 가산 적분 회로와, n개의 가산 적분기(2021b, 2022b, …, 202nb)와, 그 입력측의 스위치 회로(204b)와, 그 출력측의 스위치 회로(206b)로 이루어지는 b조의 가산 적분 회로를 설치한다.
그리고, IF 데이터 Drs는, 타이밍 신호 발생부(40)로부터의 게이트 제어 신호 SW3 및 SW4에 의해, 상술한 가산 구간 SUM의 시간 길이 단위로 개폐 제어되는 게이트 회로(221s, 222s)를 통하여, a조의 가산 적분 회로의 스위치 회로(204a)와, b조의 가산 적분 회로의 스위치 회로(204b)에 공급된다. 이 예의 경우, 게이트 회로(221s)와 게이트 회로(222s)는, 게이트 개방으로 되는 구간이 겹치지 않도록 제어된다.
그리고, 게이트 회로(221s) 및 게이트 회로(222s) 중, 게이트 개방의 상태로 되어 있는 쪽이 접속되어 있는 가산 적분 회로에서, 상술한 제1 예의 데이터 가산 처리부(200A)(도 3의 예)와 마찬가지로 하여, 가산 구간 SUM인 확산 부호의 복수 주기분에 걸쳐, 가산 적분 처리가 이루어지고, 그 가산 결과가, 그 가산 적분 회로의 n개의 가산 적분기에 축적된다.
그리고, a조의 가산 적분 회로의 가산 결과 데이터와, b조의 가산 적분 회로의 가산 결과 데이터는, 타이밍 신호 발생부(40)로부터의 스위칭 제어 신호 ALT에 의해 절환되는 스위치 회로(223s)에 의해 절환되어, 출력 가산 결과 데이터 SDrs로서 취출되어, 확산 부호 동기 위상 산출부(300)에 공급된다.
이 경우, 스위치 회로(223s)는, 가산 적분 처리를 행하고 있는 가산 적분 회로는 선택하지 않도록 절환 제어된다. 또한 가산 적분 회로에서 가산 적분 처리가 종료되었을 때, 그 가산 결과 데이터를 판독하도록 절환 제어된다.
이러한 구성으로 함으로써, a조와 b조의 한쪽의 가산 적분 회로에서, 가산 적분 처리를 하고 있을 때에, 동시에, 다른쪽의 가산 적분 회로에서는 가산 결과 데이터의 판독을 행할 수 있기 때문에, 동기 포착을 고속으로 행할 수 있게 된다.
이 제2 데이터 가산 처리부(200B)에서의 동기 포착 시의 가산 적분 처리 및 그 판독 처리 동작을, 이하에, 더 설명한다. 본 실시예의 위성 신호 수신 장치 에서는, 전원을 투입하였을 때, 혹은 위성 신호 수신 장치가 동작하고 있는 경우에서 회로를 리세트한 경우, 그 상태로부터의 기동 모드는, 그 때에 위성 신호 수신 장치에 어떤 데이터가 존재하는지에 따라 변화된다.
즉, 위성 신호 수신 장치에서는, 기동 시에, 에페메리스 정보, 얼머넥 정보, 초기 위치 정보, 시간(현재 시각)의 4개의 정보가, 위성 신호 수신 장치 내에 존재 하는지의 여부에 따라, 다음에 설명하는 바와 같은 3개의 모드로 변화된다.
즉, 기동 모드는, 위성 신호 수신 장치 내에 상기 정보가 모두 존재하지 않는 경우로부터는, 「Cold 스타트」로 부르고, 4개의 정보 중 에페메리스 정보가 없는 경우로부터는, 「Warm　스타트」로 부르며, 4개의 정보 모두가 있는 경우로부터는, 「Hot 스타트」로 부른다.
또한, 초기 위치의 정보는, 측위 계산에 사용하는 초기 위치로서, 대략의 위치를 알면 된다. 또한 시간(현재 시각)은, 위성 신호 수신 장치 내에서 파악되어 있는 현재 시각이며, 정확하면 정확할수록 좋지만, 대략의 현재 시각이어도 측위 계산에는 지장은 없다.
동기 포착 처리 동작은, 상술한 기동 모드에 의해 다른 것으로 된다. 여기 서는, 「Cold 스타트」일 때, 「Hot　스타트」일 때의 2개의 경우에 대해, 동기 포착 처리 동작을 설명한다.
도 14는, 「Cold 스타트」일 때의 동기 포착 처리 동작을 설명하기 위한 타이밍차트이다. 이 도 14의 예에서는, 32개의 인공 위성으로부터의 수신 신호 모두에 대하여, 동기 포착 처리를 행하는 것이며, 확산 부호 동기 위상 산출부(300)는, 참조 부호 300CH0, 300CH1, 300CH2, … , 300CH7의 8개(8채널분)가 설치되어 있는 것으로 한다.
상술한 가산 적분 구간 SUM을 1개의 시간 단위로 하면, 스위치 회로(223c, 223s)의 스위칭 제어 신호 ALT는, 도 14의 (C)에 도시한 바와 같은 것으로 되며, 이 예에서는, a조의 가산 적분 회로의 가산 결과 데이터와, b조의 가산 적분 회로의 가산 결과 데이터가, 4×SUM분의 구간마다, 교대로 선택되도록, 스위치 회로(223c, 223s)가 절환된다.
그리고, 게이트 회로(221c, 221s) 및 게이트 회로(222c, 222s)에 대한 게이트 제어 신호 SW3 및 SW4는, 도 14의 (A) 및 (B)에 도시한 바와 같은 것으로 되고, 게이트 회로(221c, 221s) 및 게이트 회로(222c, 222s)는, 각각 8×SUM분의 구간마 다의 1개의 가산 적분 구간 SUM에서 개방 상태로 되고, 또한, 그 개방 상태로 되는 구간 SUM이, 게이트 회로(221c, 221s)와 게이트 회로(222c, 222s)에서는, 4×SUM분의 구간분만큼, 위상이 다른 것으로 된다. 또한, 게이트 회로(221c, 221s) 및 게이트 회로(222c, 222s)는, 스위칭 제어 신호 ALT의 엣지 타이밍의 직전의 구간 SUM에서, 각각 개방 상태로 되도록 게이트 제어 신호 SW3 및 SW4가 선정되어 있다.
그리고, 게이트 제어 신호 SW3에 의해 게이트 회로(221c, 221s)가 개방 상태로 되는 1개의 가산 적분 구간 SUM에서는，IF 데이터 Din이 IF 캐리어 제거부(100)을 통하여 취득되어, 생성된 IF 캐리어 주파수 신호와 승산됨으로써 IF 캐리어 제거가 이루어진 신호가 데이터 가산 처리부(200B)에 취득된다(도 14의 (D)참조). 이 때, 도 14의 (E)에 도시한 바와 같이, 생성된 IF 캐리어 주파수 신호에 대해서는, 1개의 가산 구간 SUM에서는, 1개의 주파수가 설정되며, 또한, 다른 가산 구간 SUM에서는, 그 처리 타이밍에 따라 설정된 주파수가 설정된다.
IF 캐리어 제거부(100)로부터의 IF 캐리어 제거된 IF 데이터 Drc 및 Drs는, 도 14의 (F)에 도시한 바와 같이, 4×SUM 구간마다의 하나의 가산 구간 SUM에서, a조 또는 b조의 가산 적분 회로에서 가산 적분 처리가 이루어져, 그 메모리(a조의 메모리를 「메모리a」, b조의 메모리를 「메모리b」라고 기재함)에 축적된다.
그리고, 상기 가산 구간 SUM에서 가산 적분된 가산 결과 데이터는, 스위치 회로(205a, 205b) 및 스위치 회로(206a, 206b)가 스위칭 제어 신호 ALT에 의해 절환됨으로써, 상기 가산 구간 SUM에 계속되는 4×SUM 구간에 걸쳐, 4회 판독되어(도 14의 (G) 참조), 8개의 확산 부호 동기 위상 산출부(300CH0∼300CH7)에, 병렬로 각 각 공급된다.
8개의 확산 부호 동기 위상 산출부(300CH0∼300CH7)에서는, 도 14의 (H), (I)，(J), …, (N), (O)에 도시한 바와 같이, 각각 서로 다른 위성으로부터의 수신 신호에 대해서 상관 계산을 행하여, 합계 32개의 위성으로부터의 수신 신호에 대해서 동기 포착을 행한다. 따라서, 이 경우에는, 확산 부호 발생부(301)로부터는, 도 14의 (H), (I), (J), …, (N), (O)에 도시한 바와 같이, 각각 서로 다른 위성으로부터의 수신 신호에 대한 확산 부호 계열의 확산 부호 PN을, 가산 구간 SUM의 구간분마다 발생하는 것으로 된다.
이상의 처리를, a조의 가산 적분 회로의 가산 결과 데이터와, b조의 가산 적분 회로의 가산 결과 데이터에 대하여, 교대로 판독을 행하면서, 또한, 판독을 행하고 있지 않은 조의 가산 적분 회로에서, 가산 적분 처리를 행함으로써, 반복하여 행한다.
다음으로, 도 15는, 「Hot 스타트」일 때의 동기 포착 처리 동작을 설명하기 위한 타이밍차트이다. 이 「Hot　스타트」일 때에는, 상술한 「Cold　스타트」일 때와는 달리, 가산 적분 처리를, 1가산 구간 SUM마다, a조와 b조의 가산 적분 회로에 대하여 교대로 행하고, 또한, 가산 결과 데이터를 가산 적분 처리를 행하고 있지 않은 쪽의 가산 적분 회로로부터 판독하여 상관 계산하도록 함으로써, 항상, a조와 b조의 가산 적분 회로 중 어느 하나에서, 가산 적분 처리를 행하도록 함과 함께, 상관 계산 처리도 항상 행할 수 있도록 하고 있다.
즉, 이 경우, 제1 데이터 가산 처리부(200A)의 경우와 같은 계산 구간 CAL　 은, 가산 구간 SUM과는 별개로 설정할 필요는 없어, 처리 시간을 단축할 수 있으므로, 동기 포착 처리를 고속화하는 것이 가능하게 된다.
이하, 도 15의 예의 「Hot 스타트」 시의 동기 포착 처리 동작을 설명한다.
즉, 게이트 제어 신호 SW3은, 도 15의 (A)에 도시한 바와 같이, 가산 구간 SUM마다, 게이트 회로(221c) 및 게이트 회로(221s)를 개폐하는 제어 신호로 되며, 게이트 제어 신호 SW4는, 도 15의 (B)에 도시한 바와 같이, 이 게이트 제어 신호 SW3을 극성 반전한 제어 신호로 된다. 또한 스위치 회로(223c, 223s)의 스위칭 제어 신호 ALT는, 도 15의 (C)에 도시한 바와 같이, 가산 구간 SUM마다, a조와 b조의 가산 적분 회로를 절환하는 신호로 된다.
따라서, 도 15의 (D)에 도시한 바와 같이, 1가산 구간 SUM마다, IF 데이터 Dr이, a조와 b조의 가산 적분 회로에, 교대로 취득되어, 각각 가산 적분 처리가 행해져, 도 15의 (F)에 도시한 바와 같이, 각각의 메모리a, 메모리b에 축적된다. 이 때, 1가산 구간 SUM마다, 취득되는 IF 데이터 Dr에 대하여, IF 캐리어 제거부(100)의 IF 캐리어 발생부(101)로부터 발생하는 IF 캐리어 주파수는, 도 15의 (E)에 도시한 바와 같이, 1가산 구간 SUM마다 변경된다.
그리고, a조와 b조의 가산 적분 회로의 메모리에 축적된 가산 결과 데이터는, 도 15의 (G)에 도시한 바와 같이, 1가산 구간 SUM마다 교대로 판독되어, 도 12의 예의 경우에는, 복수의 확산 부호 동기 위상 산출부(300)에서 상관 계산된다. 이 때, 복수의 확산 부호 동기 위상 산출부(300)의 각각에서는, 즉, 각 채널의 확산 부호 동기 위상 산출부(300CHj)(j=1, 2, 3, …)에서는, 도 15의 (H)에 도시한 바와 같이, 1가산 구간 SUM마다, 동기 포착하는 위성을 변경하도록, 확산 부호 발생부(301)로부터의 확산 부호가 변경된다.
[제2 데이터 가산 처리부(200B)의 실현 구성예]
도 13의 데이터 가산 처리부(200B)의 개선된 구성예를, 도 16에 도시한다. 이 도 16의 예는, 제1 예의 데이터 가산 처리부(200A)의 경우의 도 6의 구성예에 대응하는 것이다.
이 도 16의 예에서는, 도 6의 구성예의 메모리(214c, 214s)와, 이 메모리의 기입측의 스위치 회로(213c, 213s)와, 메모리의 판독측의 스위치 회로(215c, 215s)와, 게이트 회로(212c, 212s)로 이루어지는 회로 부분은, a조와 b조의 2조를 형성한다. 또한, 가산기(211c, 211s)는, 도 6의 예와 마찬가지로，IF 데이터 Drc 및 Drs의 각각에 대하여 1개로 된다.
도 16에서는，a조의 회로 부분에는, 대응하는 동일 참조 번호에 서픽스a를 부여하고, 또한，b조의 회로 부분에는, 대응하는 동일 참조 번호에 서픽스b를 부여하였다.
즉, IF 데이터 Drc에 대해서는, 메모리(214ca)와, 스위치 회로(213ca)와, 스위치 회로(215ca)와, 게이트 회로(212ca)로 이루어지는 a조의 회로 부분과, 메모리(214cb)와, 스위치 회로(213cb)와, 스위치 회로(215cb)와, 게이트 회로(212cb)로 이루어지는 b조의 회로 부분을 설치한다.
또한，IF 데이터 Drs에 대해서는, 메모리(214sa)와, 스위치 회로(213sa)와, 스위치 회로(215sa)와, 게이트 회로(212sa)로 이루어지는 a조의 회로 부분과, 메모 리(214sb)와, 스위치 회로(213sb)와, 스위치 회로(215sb)와, 게이트 회로(212sb)로 이루어지는 b조의 회로 부분을 설치한다.
그리고, 가산기(211c, 211s)로부터의 가산 출력은, a조의 게이트 회로(212ca, 212sa)를 통하여 a조의 회로 부분에 공급되며, 또한，b조의 게이트 회로(212cb, 212sb)을 통하여 b조의 회로 부분에 공급된다.
그리고, 도 16의 예에서는, 스위치 회로(215ca, 215cb)로부터의 가산 결과 데이터는, 절환 신호 ALT에 의해 절환되는 스위치 회로(230c)를 통하여 취출되어, 확산 부호 동기 위상 산출부(300)에 공급된다. 마찬가지로, 스위치 회로(215sa, 215sb)로부터의 가산 결과 데이터는, 절환 신호 ALT에 의해 절환되는 스위치 회로(230s)를 통하여 취출되어, 확산 부호 동기 위상 산출부(300)에 공급된다.
이 제2 예의 데이터 가산 처리부(200B)의 가산 결과 데이터가 공급되는 확산 부호 동기 위상 산출부(300)는, 제1 예의 확산 부호 동기 위상 산출부(300A)의 구성이어도 되고, 제2 예의 확산 부호 동기 위상 산출부(300B)이어도 된다. 또한 후술하는 제3 예의 확산 부호 동기 위상 산출부(300C)의 구성이어도 되고, 제4 예의 확산 부호 동기 위상 산출부(300D)이어도 된다.
이상과 같이, 이 제2 예의 데이터 가산 처리부(200B)에 따르면, 상관 연산 처리를 위한 중간 데이터 작성용의 가산 적분기를 복수 갖게 함으로써, 한층 더한 처리 시간 단축이 가능하게 된다. 예를 들면 중간 데이터용의 가산 적분기가 2조 있는 경우, 한쪽의 가산 적분기에서 중간 데이터를 작성하고 있는 동안, 다른 한쪽의 가산 적분기에서 이미 작성된 중간 데이터에 대하여 후단의 상관기에서 상관 연 산을 행하여, 상관점의 검출을 시도할 수 있다.
이와 같이, 가산 적분기를 복수조 준비함으로써, 중간 데이터 작성과 상관 연산의 파이프라인 처리화가 가능하게 되어, 전체의 상관점 검출 시간이 단축된다. 또한, 가산 적분기의 조수는, 2조에 한정되는 것은 아니다.
[제3 예의 확산 부호 동기 위상 산출부(300C)의 구성예; 고감도]
지금까지는, 처리 시간을 단축하는 방안에 대해서 설명해 왔지만, 다음으로, 감도를 향상시키는 방안에 대해서 설명한다.
인공 위성으로부터의 수신 신호(GPS 신호)는, 열잡음에 비해 매우 미약하여, 확산 부호의 1주기분의 신호로부터의 역확산 이득에서는, 충분한 감도가 얻어지지 않는 경우가 있다. 이 때에는 다주기에 걸쳐 입력 데이터와 확산 부호와의 상관 연산을 행하는 것이 일반적이지만,　GPS 신호에는, 50bps(20msec에서 1비트)의 항법 메시지 데이터가 실려 있기 때문에, 장시간 데이터의 상관 연산을 실시해도 감도를 벌 수 없다.
예를 들면 상술한 데이터 가산 처리부(200)에서의 데이터 가산 적분 처리의 가산 구간 SUM의 시간 길이를 20msec로 하였을 때에는, 만일, 항법 메시지 데이터의 1비트의 위상과, 해당 가산 구간 SUM의 위상이 180도 서로 다르면, 가산 구간 SUM의 전반과 후반에서, 수신 신호의 확산 부호는 극성 반전하고 있는 경우가 있어, 데이터 가산 적분값이, 가산 구간 SUM의 전반과 후반에서 상쇄되게 되어, 감도의 향상은 기대할 수 없다.
이 때문에, 이 제3 예에서는, 데이터 가산 처리부(200)에서의 데이터 가산 적분 처리의 가산 구간 SUM의 시간 길이를 항법 메시지 데이터에 영향받기 어려운 시간 길이, 즉, 상기 1비트분의 시간 길이인 20msec 이외의 시간 길이, 예를 들면 16msec로 하고, 그 가산 결과 데이터와 수신측의 확산 부호 PN과의 상관 연산 결과를, 예를 들면 몇초라고 하는 소정 시간 구간 TM에 걸쳐 절대값 가산함으로써 감도를 벌 수 있도록 하고 있다.
도 17은, 이 제3 예의 확산 부호 동기 위상 산출부(300C)의 원리적 구성예를 도시하는 도면이다. 이 제3 예의 확산 부호 동기 위상 산출부(300C)에서는, 절대값 연산부(304)와 비교부(305) 사이에, 절대값 연산 결과의 가산 적분 회로를 설치한다.
그리고, 상관 연산은, 상술한 바와 같이, 1주기분의 확산 부호의 초기 위상을, 1위상씩, 어긋나게 하였지만 모두에 대하여 행하기 때문에, 이 예에서는, 각 초기 위상일 때의 상관 연산 결과인 절대값 연산 결과를, 각각, 상기 소정 시간 구간 TM, 이 예에서는, TM=8초의 구간에 걸쳐 가산 적분하도록 한다.
이 때문에, 이 가산 적분 회로로서는, 각 초기 위상에 대한 확산 부호의 1주기분의 절대값 연산 결과를 가산 적분하기 위해, n개의 가산 적분기(3401, 3402, …, 340n)(샘플링 주파수가, 이 예의 경우, 4.092㎒이므로, n=4092)를 설치한다.
절대값 연산부(304)로부터의 절대값 연산 결과 CV는, 스위칭 제어 신호 SW5에 의해 절환 제어되는 스위치 회로(341)를 통하여, 각 초기 위상의 확산 부호에 대한 절대값 연산 결과마다 절환되어, n개의 가산 적분기(3401, 3402, …, 340n)에 공급된다. n개의 가산 적분기(3401, 3402, …, 340n)의 각각은, 1개의 초기 위상 의 확산 부호에 대한 절대값 연산 결과를 소정 시간 구간 TM(이 예에서는,　TM=8초)에 걸쳐 가산 적분하고, 그 적분 결과를, 각각의 기억부에 기억한다.
그리고, n개의 가산 적분기(3401, 3402, …, 340n)의 각각에, 각 초기 위상의 확산 부호에 대한 절대값 연산 결과가, IF 데이터 Din의 소정 시간 구간 TM분에 걸쳐 가산 적분되면, 스위칭 제어 신호 SW6에 의해 절환되는 스위치 회로(342)를 통하여, 각 초기 위상의 확산 부호에 대한 절대값 연산 결과의 가산 적분 결과가, 판독되어, 비교부(305)에 공급된다. 스위칭 제어 신호 SW6은, n개의 가산 적분기(3401, 3402, …, 340n)의 각각에, 각 초기 위상의 확산 부호에 대한 절대값 연산 결과가, 상기 소정 시간 구간 TM분에 걸쳐 가산 적분된 후에, 각각의 가산 적분 결과를 순차적으로 판독하는 타이밍에서 발생한다.
비교부(305)는, n개의 가산 적분기(3401, 3402, …, 340n)로부터 순차적으로 판독되어 입력되는 가산 적분 결과에 대하여, 최대 상관값의 검출을 행하여, 동기 위상 및 그 때의 상관값을 검출하도록 한다.
n개의 가산 적분기(3401, 3402, …, 340n)에서의 누적 가산 처리를 도 18 및 도 19를 이용하여 더 설명한다. 또한，이하에 설명하는 예에서는, 데이터 가산 처리부(200)는, 제2 예의 데이터 가산 처리부(200B)가 이용된 경우로 하고 있다.
이 예에서는, 도 18에 도시한 바와 같이, 절대값 연산 결과를 가산 적분하는 소정 시간 TM의 구간 내에서는, 데이터 가산 처리부(200)에서는, 전체의 가산 구간 SUM(이 예에서는, SUM=16msec)에서, 캐리어 제거부(100)에서 제거되는 IF 캐리어 주파수는, 동일한 것으로 된다(도 18의 (C) 참조). 또한，IF 캐리어 주파수는, 각 가산 구간 SUM마다, 제어부(30)에서 구해진 값으로 순차적으로 변경되도록 하여도 된다.
그리고, 가산 결과 데이터는, a조의 가산 적분 회로의 메모리a와, b조의 가산 적분 회로의 메모리b에, 가산 구간 SUM마다에 교대로 축적됨과(도 18의 (D) 참조) 함께, a조와 b조 중, 가산 적분 처리가 이루어져 있지 않은 쪽의 가산 적분 회로의 메모리로부터, 가산 결과 데이터가 판독되어(도 18의 (E) 참조), 확산 부호 동기 위상 산출부(300C)에 공급된다.
확산 부호 동기 위상 산출부(300C)에서는, 도 18의 (F)에 도시한 바와 같이, 데이터 가산 처리부(200B)로부터의 가산 결과 데이터에 대해서는, 소정 시간 구간 TM에서는, 1개의 인공 위성에 대한 확산 부호 계열의 확산 부호 PN과의 상관 연산을 행한다.
여기서, 상술한 도 12에 도시한 바와 같이, 데이터 가산 처리부(200B)의 출력측에 복수개의 확산 부호 동기 위상 산출부(300C)가 설치되는 구성인 경우에는, 그들 복수개의 확산 부호 동기 위상 산출부(300C)의 각각에서, 서로 다른 인공 위성에 대한 확산 부호 계열의 확산 부호 PN과의 상관 연산을 행하도록 하면 된다. 또한, 복수개의 확산 부호 동기 위상 산출부(300C)의 각각에서, 공통의 하나의 인공 위성에 대한 확산 부호 시퀀스의 확산 부호 PN과의 상관 연산을 행하도록 하여, 병렬 처리를 행하도록 해도 된다.
그리고, 각 가산 구간 SUM의 가산 결과 데이터에 대한, 확산 부호 PN과의 상관 결과 CV(0)∼CV(n-1)가 확산 부호 동기 위상 산출부(300C)에서 구해져, 상술한 바와 같이, 확산 부호 PN의 각 초기 위상마다, n개의 가산 적분기(3401∼340n)에, 소정 시간 구간 TM에 걸쳐 적산된다(도 18의 (G)의 ΣCV(0)∼ΣCV(n-1) 참조).
그리고, 비교부(305)에서는, 적산된 상관값 ΣCV(0)∼ΣCV(n-1)의 각각이 최대 상관값인지의 여부의 판정이 이루어져, 동기 위상의 검출이 이루어진다.
상술한 확산 부호 동기 위상 산출부(300C)에서의 누적 가산 처리를 도 19를 이용하여 더 설명한다. 이 예에서는, 도 19에 도시한 바와 같이, 절대값 연산 결과를 가산 적분하는 소정 시간 구간 TM 내에서는, 데이터 가산 처리부(200B)에서, 예를 들면 가산 구간 SUM=16msec에서 가산 적분된 결과에 대하여, 확산 부호 발생부(301)로부터의 확산 부호 PN의 모든 초기 위상에 대한 상관 결과 CV(0)∼CV(n-1)가, 절대값 연산부(304)로부터, 반복해서 얻어진다.
그리고, n개의 가산 적분기(3401∼340n)에 대하여, 스위치 회로(341)가, 1개의 초기 위상에 대한 상관 결과가 얻어질 때마다 절환이 이루어짐으로써, 동일한 초기 위상의 상관 결과는, 동일한 가산 적분기에 공급되도록 절환된다.
이에 의해, 도 19에 도시한 바와 같이, 동일한 초기 위상의 상관 결과는, 소정 시간 구간 TM에서, 가산부(3511, 3512, …, 351n)에서, 누적 가산된다. 그리고, 가산부(3511, 3512, …, 351n)의 누적 가산 결과의 각각은, 기억부(3521, 3522, …, 352n)에 기입된다.
이렇게 해서, 가산 적분기(3401∼304n)의 기억부(3521∼352n)의 각각에는, 소정 시간 구간 TM에서의, 확산 부호 PN의 모든 초기 위상에 대한 상관 결과 CV(0)∼CV(n-1)의 적산 출력 ΣCV(0)∼ΣCV(n-1)가 기억된다.
그리고, 기억부(3521∼352n)의 각각으로부터, 적산 출력 ΣCV(0)∼ΣCV(n-1)가 스위치 회로(342)에 의해 순차적으로 판독되어 비교기(305)에 공급됨으로써, 확산 부호 PN과 1개의 위성으로부터의 수신 신호의 확산 부호와의 동기 위상이 검출된다.
[위성 신호 수신 장치의 동기 포착부의 제3 구성예; 고감도]
상술한 제3 예의 확산 부호 동기 위상 산출부(300C)와 같이, 절대값 연산부(304)의 출력을 가산한 경우, 위성으로부터의 수신 신호 강도에 따라서, 제곱 오차가 발생하여, 가산 시간에 따른 감도 향상을 기대할 수 없는 것은 일반적으로 알려져 있다. 위성 신호 수신 장치의 제3 실시예는, 이 문제점을 개선한 경우의 예이다.
이 예의 경우, 위성 신호 수신 장치는, 도 20에 도시한 바와 같이, 제어부(30)의 CPU(31)에 대해서는, 네트워크 인터페이스(37)를 구비하여, 인터넷 등의 외부 네트워크(50)에 접속하는 것이 가능하게 되어 있다. 그리고, 제어부(30)는, 외부 네트워크(50)로부터, GPS 위성의 항법 메시지 데이터 및 정확한 시각 정보를 취득할 수 있도록 되어 있다.
제어부(30)는, 취득한 항법 메시지 데이터 및 정확한 시각 정보로부터, 위성으로부터의 수신 신호에 포함되는 항법 메시지 데이터를 제거하기 위한 항법 메시지 데이터 제거 신호를 생성하고, 그 항법 메시지 제거 신호를, 이 동기 포착부의 제3 구성예에 보내도록 한다. 동기 포착부의 제3 구성예에서는, 이 항법 메시지 제거 신호를 이용하여, 수신 신호에 포함되는 항법 메시지 데이터의 제거 처리를 실행하도록 한다.
위성 신호 수신 장치의 그 밖의 구성은, 도 2의 예의 경우와 마찬가지이다.
도 21 및 도 22는, 이 동기 포착부의 제3 구성예의 구성을 도시하는 블록도이며, IF 캐리어 제거부(100)와, 데이터 가산 처리부(200)와, 확산 부호 동기 위상 산출부(300)로 이루어지는 것인 것은, 상술한 예와 마찬가지이다. 그러나，IF 캐리어 제거부(100)와, 확산 부호 동기 위상 산출부(300)는, 상술한 예와는 다른 구성으로 되어 있다.
즉, IF 캐리어 제거부는, 도 21에 도시한 바와 같은 제2 예의 IF 캐리어 제거부(100B)의 구성으로 되며, 또한 확산 부호 동기 위상 산출부는, 도 22에 도시한 바와 같은 제4 예의 확산 부호 동기 위상 산출부(300D)의 구성으로 된다. 그리고, 도 21의 예에서는, 데이터 가산 처리부(200)는, 상술한 제1 예의 데이터 가산 처리부(200A)의 구성으로 되어 있다. 또한, 데이터 가산 처리부는, 제2 예의 데이터 가산 처리부(200B)의 구성으로 해도 된다.
도 21에 도시한 바와 같이, 제2 예의 IF 캐리어 제거부(100B)에서는, 주파수 변환부(10)로부터의 IF 데이터 Din은, 메시지 제거부(104)를 통하여 IF 캐리어 제거용의 승산기(102, 103)에 공급된다.
메시지 제거부(104)에는, 제어부(30)로부터, 상술한 바와 같이, 외부 네트워크(50)를 통하여 취득한 항법 메시지 데이터 및 정확한 시각 정보로부터 생성된 항법 메시지 데이터 제거 신호가 공급된다. 이 예에서는, 항법 메시지 데이터 제거 신호는, IF 데이터 Din에 포함되는 항법 메시지 데이터에, 가능한 한 위상 동기하 도록 한 항법 메시지 데이터 그 자체이다.
위성으로부터의 수신 신호의 확산 부호는, 항법 메시지 데이터의 비트가 「0」일 때에는, 극성은 그대로이지만, 항법 메시지 데이터의 비트가 「1」일 때에는, 극성이 반전된 것으로 되어 있다. 따라서, 장시간에 걸쳐 가산한 신호에서는, 확산 부호가 상쇄된 것으로 되게 되어, 수신측의 확산 부호와의 상관 연산값이 커지지 않아, 감도가 나빠지게 되는 것이다.
메시지 제거부(104)에서는，IF 데이터 Din의 극성을, 「0」, 「1」의 2치 데이터인 항법 메시지 데이터 제거 신호의 「1」의 구간에서는, 반전시키도록 한다. 이에 의해, IF 데이터 Din의 확산 부호는, 극성 반전된 것이 원래의 극성으로 되돌아가게 된다. 따라서, 이 IF 데이터 Din을, 확산 부호의 1주기분 단위로, 가산 구간 SUM에 걸쳐 가산 적분하면, 확산 부호의 성분이 상쇄되게 되는 것을 방지할 수 있다.
이상과 같이 하여, 항법 메시지 데이터의 성분이 제거된 IF 데이터 Din은, 승산기(102, 103)에서, IF 캐리어 발생부(101)로부터의 IF 캐리어 주파수의 신호와 승산되어, IF 캐리어 주파수 성분이 제거된다.
그리고, 이상과 같이 하여, 제2 예의 IF 캐리어 제거부(100B)에서, 항법 메시지 데이터 성분의 제거 처리가 이루어짐과 함께, IF 캐리어 주파수 성분의 제거가 이루어진 IF 데이터 Drc 및 Drs는, 제1 예의 데이터 가산 처리부(200A)에 공급되어, 상술한 바와 같은 가산 적분 처리가 이루어진다.
그리고, 제1 예의 데이터 가산 처리부(200A)의 가산 결과 데이터 SDrc 및 SDrs는, 도 22에 도시한 제4 예의 확산 부호 동기 위상 산출부(300D)에 공급된다.
이 제4 예의 확산 부호 동기 위상 산출부(300D)에서는, 가산 결과 데이터 SDrc 및 SDrs와, 확산 부호 발생부(301)로부터의 확산 부호 PN이 승산기(302c, 302s)에서 승산되며, 그 승산 결과가 적분기(303s)에, 확산 부호 PN의 1주기분에 걸쳐 누적 가산된다. 여기까지는, 제1 예 및 제3 예의 확산 부호 동기 위상 산출부(300A, 300C)와 마찬가지의 구성이다.
이 제4 확산 부호 동기 위상 산출부(300D)에서는, 제3 확산 부호 동기 위상 산출부(300C)에서는 절대값 연산부(304)의 후단에 설치된 가산 적분 회로를, 절대값 연산부(304)의 전단에 설치하는 것이다. 이 때문에, 제4 확산 부호 동기 위상 산출부(300D)에서는，cos파 성분용의 가산 적분 회로와, sin파용의 가산 적분 회로를 설치한다.
즉, 도 22에 도시한 바와 같이, 가산 적분 회로로서는, 각 초기 위상에 대한 확산 부호의 1주기분의 승산 결과 SA 및 SB를, 각각 가산 적분하기 위해, cos파 성분용으로서, n개의 가산 적분기(3601c, 3602c, …, 360nc)를 설치함과 함께, sin파 성분용으로서, n개의 가산 적분기(3601s, 3602s, …, 360ns)를 설치한다.
그리고, 가산부(303c, 303s)로부터의 가산 출력 SA, SB는, 스위칭 제어 신호 SW5에 의해 절환 제어되는 스위치 회로(361c, 361s)를 통하여, 각 초기 위상의 확산 부호에 대한 가산 결과마다 절환되어, n개의 가산 적분기(3601c, 3602c, …, 360nc 및 3601s, 3602s, …, 360ns)에 공급된다.
n개의 가산 적분기(3601c, 3602c, …, 360nc 및 3601s, 3602s, …, 360ns)의 각각은, 1개의 초기 위상의 확산 부호에 대한 승산 결과 SA를 소정 시간 구간 TM(이 예에서는, TM=8초)에 걸쳐 가산 적분하고, 그 적분 결과를, 각각의 기억부에 기억한다.
그리고, n개의 가산 적분기(3601c, 3602c, …, 360nc 및 3601s, 3602s, …, 360ns)의 각각에, 각 초기 위상의 확산 부호에 대한 승산 결과 SA 및 SB가, IF 데이터 Din의 소정 시간 구간 TM분에 걸쳐 가산 적분되면, 스위칭 제어 신호 SW6에 의해 절환되는 스위치 회로(362c, 362s)를 통하여, 그 각 초기 위상의 확산 부호에 대한 승산 결과 SA 및 SB의 가산 적분 결과 ΣSA 및 ΣSB이, 판독되어, 절대값 연산부(304)에 공급된다.
그리고, 절대값 연산부(304)에서는, 가산 적분 결과 ΣSA를 실수부, 가산 적분 결과 ΣSB를 허수부로 하여, 상술한 수학식 1의 연산을 행하여, 상관 출력 CV를 얻고, 비교부(305)에 공급하여, 수신 신호의 확산 부호와 동기하는 확산 부호 PN의 위상을 검출한다.
이상과 같은 구성의 제4 예의 확산 부호 동기 위상 산출부(300D)에서는，cos파 성분의 상관 승산 결과 SA와, sin파 성분의 상관 승산 결과 SB에 대하여, 가산 적분을 행하고, 상관 승산 결과 SA와, 상관 승산 결과 SB에 대하여 절대값 연산을 행하여, 그 연산 결과를 가산 적분하는 경우에 비해, 제곱 오차를 적게 할 수 있어, 감도 향상을 기대할 수 있다.
그리고, 이 때, 제2 예의 IF 캐리어 제거부(100B)에서, IF 데이터 Din으로부터 항법 메시지 데이터에 의한 영향을 제거하도록 하고 있기 때문에, 항법 메시지 데이터의 영향에 의해 상관값끼리가 서로 부정하는 경우가 없어져, 가산 시간(소정 시간 구간 TM)에 따라 감도를 벌 수 있다.
또한, 도 21에서는, 메시지 제거부(104)는, IF 캐리어 발생부(101)와는 별개로 설치하였지만, IF 캐리어 발생부(101)로부터의 IF 캐리어 주파수 신호를, 항법 메시지 데이터 제거 신호에 의해, 그 비트 「1」의 구간에서 극성 반전시켜 승산기(102, 103)에 공급함으로써, 메시지 제거부(104)를 생략할 수도 있다.
[확산 부호 동기 위상 산출부의 제5 예]
도 23에, 확산 부호 동기 위상 산출부의 제5 예(확산 부호 동기 위상 산출부(300E)라고 함)의 구성예를 도시한다. 이 제5 예의 확산 부호 동기 위상 산출부(300E)는, 상술한 제4 확산 부호 동기 위상 산출부(300D)의 개선예로서, 고감도이며, 또한, 처리 시간을 단축할 수 있도록 한 것이다.
이 제5 예의 확산 부호 동기 위상 산출부(300E)는, 상술한 제4 확산 부호 동기 위상 산출부(300D)에서의 확산 부호 발생부(301)와, 데이터 가산 처리부(200)로부터의 IF 데이터의 가산 결과 데이터와의 상관 계산을 행하는 부분에, 도 10에 도시한 제2 확산 부호 동기 위상 산출부(300B)를 적용한 것이다.
즉, 이 제5 예의 확산 부호 동기 위상 산출부(300E)에서는, 도 23에 도시한 바와 같이, cos파 성분용으로서, m(m은 2 이상의 정수)개의 승산기(311c, 312c, …, 31mc)와, m개의 적분기(321c, 322c, …, 32mc)를 설치한다. 또한 sin파 성분용으로서, m개의 승산기(311s, 312s, …, 31ms)와, m개의 적분기(321s, 322s, …, 32ms)를 설치한다.
그리고, 데이터 가산 처리부(200)로부터의 가산 결과 데이터의 cos파 성분SDrc는, m개의 승산기(311c, 312c, …, 31mc)에 동시에 공급되며, 또한 데이터 가산 처리부(200)로부터의 가산 결과 데이터의 sin파 성분 SDrs는, m개의 승산기 (311s, 312s, …, 31ms)에 동시에 공급된다.
한편, 확산 부호 발생부(301)로부터의 확산 부호 PN은, m단의 시프트 레지스터(306)에 공급된다. 그리고, 이 시프트 레지스터(306)의 초단의 출력 SR1이 승산기(311c, 311s)에, 2단째의 출력 SR2이 승산기(312c, 312s)에, …, m단째의 출력 SRm이 승산기(31mc, 31ms)에, 각각 공급된다.
그리고, 승산기(311c, 312c, …, 31mc)의 승산 출력이, 각각 적분기(321c, 322c, …, 32mc)에 공급되어, 각각의 적분기(321c, 322c, …, 32mc)에서, 확산 부호 PN의 1주기분에 걸쳐 누적 가산된다. 그리고, m개의 적분기(321c, 322c, …, 32mc)의 누적 적분값은, 스위치 회로(331c)에 의해 순차적으로 절환되어, 스위치 회로(361c)에 공급된다.
마찬가지로, 승산기(311s, 312s, …, 31ms)의 승산 출력이, 각각 적분기(321s, 322s, …, 32ms)에 공급되어, 각각의 적분기(321s, 322s, …, 32ms)에서, 확산 부호 PN의 1주기분에 걸쳐 누적 가산된다. 그리고, m개의 적분기(321s, 322s, …, 32ms)의 누적 적분값은, 스위치 회로(331s)에 의해 순차적으로 절환되어, 스위치 회로(361s)에 공급된다.
스위치 회로(361c) 및 스위치 회로(361s) 이후의 후단의 구성은, 상술한 제4 예의 확산 부호 동기 위상 산출부(300D)와 마찬가지이다.
이 제5 예의 확산 부호 동기 위상 산출부(300E)에 따르면, m개의 초기 위상의 확산 부호　PN에 대한 상관을, 가산 구간 SUM마다 계산할 수 있기 때문에, 제4 예의 확산 부호 동기 위상 산출부(300D)의 예의 경우의 1/m의 처리 시간으로 할 수 있다.
[동기 포착부의 제3 구성예]
동기 포착부의 제3 구성예를 도 24에 도시한다. 이 제3 구성예의 동기 포착부는, 확산 부호 동기 위상 산출부로서, 통상 감도 확산 부호 동기 위상 산출부(300N)와, 고감도 확산 부호 동기 위상 산출부(300H)를 설치한다. 그리고, 도 24 에 도시한 바와 같이, 통상 감도 확산 부호 동기 위상 산출부(300N)와, 고감도 확산 부호 동기 위상 산출부(300H)는, 각각 확산 부호 발생부를 구비하는 것을 복수개(복수 채널분) 설치하도록 한다.
이 예의 경우에는, IF 캐리어 제거부는, 메시지 제거부(104)를 구비하는 제2 예의 IF 캐리어 제거부(100B)의 구성으로 한다. 데이터 가산 처리부(200)로서는, 제1 예의 데이터 가산 처리부(200A)의 구성, 또한 제2 예의 데이터 가산 처리부(200B)의 구성 중 어느 것이라도 된다.
또한, 통상 감도 확산 부호 동기 위상 산출부(300N)의 각각(1채널분)으로서는, 상술한 제1 예의 확산 부호 동기 위상 산출부(300A), 제2 예의 확산 부호 동기 위상 산출부(300B) 중 어느 것이라도 된다.
또한, 고감도 확산 부호 동기 위상 산출부(300H)의 각각(1채널분)으로서는, 상술한 제3 예의 확산 부호 동기 위상 산출부(300C), 제4 예의 확산 부호 동기 위 상 산출부(300D), 제5 예의 확산 부호 동기 위상 산출부(300E) 중 어느 것이라도 된다.
이 동기 포착부의 제3 구성예가 적용되는 위성 신호 수신 장치에서는, 도시는 생략하지만, 제어부(30)에는, 예를 들면 감도 절환 키를 포함하는 유저 조작부가 설치되어 있고, 해당 유저 조작부의 감도 절환 키의 조작에 따라서, 통상 감도가 지정된 경우에는, 통상 감도 확산 부호 동기 위상 산출부(300N)만이 사용되도록 절환되며, 고감도가 지정된 경우에는, 고감도 확산 부호 동기 위상 산출부(300H)만이 사용되도록 절환된다.
또한, 유저 조작부를 통한 절환 조작이 아니라, 제어부(30)가, 위성 신호 수신 장치의 그 때의 상황, 예를 들면 수신 신호의 수신 전계 강도 등을 참조하여, 통상 감도 확산 부호 동기 위상 산출부(300N)와, 고감도 확산 부호 동기 위상 산출부(300H) 중 어느 것을 사용할지를 자동적으로 절환하도록 해도 된다.
[그 밖의 변형예]
상술한 예에서는, 동기 포착·유지부(20)는, 동기 포착부와 동기 유지부를 따로따로 설치하는 구성으로 하도록 설명하였지만, 상술한 동기 포착부의 구성을 구비하면서, 이 동기 포착부와 동기 유지부를 일체화한 구성이어도 물론 된다.
본 발명에 따르면, 전체의 연산량을 줄일 수 있어, 하드웨어 규모를 작게 할 수 있다. 따라서, IC화하였을 때의 칩 사이즈를 작게 할 수 있어, 제조 코스트를 낮게 할 수 있기 때문에，IC의 가격을 저렴하게 할 수 있다.

Claims (25)

  1. 확산 부호에 의해 스펙트럼 확산된, 인공 위성으로부터의 신호를 수신하고, 수신측에 준비되어 있는 확산 부호와의 상관점을 검출하여, 상기 인공 위성으로부터의 신호에 대하여 동기 포착을 행하는 위성 신호 수신 장치에 있어서,
    상기 인공 위성으로부터의 신호로부터, 그 캐리어 주파수 성분을 제거하는 캐리어 제거 수단과,
    상기 확산 부호의 1주기분의 메모리와 가산 수단을 구비하고, 상기 캐리어 주파수 성분이 제거된 신호의 상기 확산 부호의 주기 간격마다의 신호와, 상기 메모리에 기억되어 있는 신호에 대하여, 상기 확산 부호의 주기 간격에서 동상으로 되는 신호끼리를 상기 가산 수단을 이용하여 가산하고, 그 가산 결과를 상기 메모리에 재기입하는 것을, 상기 확산 부호의 복수 주기분 반복하여, 상기 메모리에, 상기 캐리어 주파수 성분이 제거된 신호를, 상기 확산 부호의 주기 간격으로, 상기 확산 부호의 복수 주기분 가산한 것을 축적하는 데이터 가산 수단과,
    상기 데이터 가산 수단의 상기 메모리에 축적된 상기 확산 부호의 복수 주기분이 가산된 상기 확산 부호의 1주기분의 신호와, 상기 수신측의 확산 부호와의 상관 계산을 하여, 상기 인공 위성으로부터의 신호와 상기 수신측의 확산 부호와의 상관점을 검출하는 동기 위상 산출 수단
    을 구비하는 위성 신호 수신 장치.
  2. 제1항에 있어서,
    상기 데이터 가산 수단에서의 상기 메모리에의 데이터의 축적은, 상기 캐리어 제거 수단으로부터의 상기 캐리어 주파수 성분이 제거된 신호의 샘플링 클럭 주파수에서 행함과 함께, 상기 동기 위상 산출 수단에서의 상기 메모리로부터의 신호와, 수신측의 확산 부호와의 위상 계산은, 상기 샘플링 클럭 주파수보다도 고주파수의 클럭에서 실행하는 것을 특징으로 하는 위성 신호 수신 장치.
  3. 제1항에 있어서,
    상기 동기 위상 산출 수단은,
    상기 수신측의 확산 부호를 발생하는 확산 부호 발생 수단과,
    상기 확산 부호 발생 수단으로부터의 확산 부호를, 순차적으로 위상을 어긋나게 한 n개의 확산 부호열로서, 1주기마다, 상기 n개의 확산 부호열의 (최대 위상차분+1)씩 초기 위상을 어긋나게 한 n개의 확산 부호열을 발생하는 확산 부호 복수위상 발생 수단과,
    상기 n개의 확산 부호열의 각각과, 상기 메모리에 축적된 상기 확산 부호의 복수 주기분 가산된 상기 확산 부호의 1주기분의 신호와의 상관을 각각 계산하는 n개의 상관 계산 수단
    을 구비하고, 상기 n개의 상관 검출 수단의 검출 출력에 기초하여, 상기 인공 위성으로부터의 신호와 상기 수신측의 확산 부호와의 상관점을 검출하는 것을 특징으로 하는 위성 신호 수신 장치.
  4. 제1항에 있어서,
    상기 수신측의 확산 부호를 발생하는 확산 부호 발생 수단을 각각 구비하는 상기 동기 위상 산출 수단의 복수개를, 상기 데이터 가산 수단에 대하여 설치한 것을 특징으로 하는 위성 신호 수신 장치.
  5. 제3항에 있어서,
    상기 동기 위상 산출 수단의 복수개를 구비하는 것을 특징으로 하는 위성 신호 수신 장치.
  6. 제1항에 있어서,
    상기 데이터 가산 수단은, 상기 확산 부호의 1주기분의 메모리를 2개 구비하고, 상기 2개의 메모리의 한쪽에, 상기 캐리어 주파수 성분이 제거된 신호를, 상기 확산 부호의 주기 간격으로, 상기 확산 부호의 복수 주기분 가산한 것을 축적하고 있는 동안에, 상기 메모리의 다른쪽으로부터 해당 메모리에 축적된 신호를 판독하여, 상기 동기 위상 산출 수단에 공급하여, 상기 수신측의 확산 부호와의 상관점을 검출하는 처리를 실행하는 것을 특징으로 하는 위성 신호 수신 장치.
  7. 제6항에 있어서,
    상기 데이터 가산 수단에서의 상기 2개의 메모리에의 데이터의 축적은, 상기 캐리어 제거 수단으로부터의 상기 캐리어 주파수 성분이 제거된 신호의 샘플링 클럭 주파수에서 행함과 함께, 상기 2개의 메모리로부터의 신호의 판독 및 상기 동기 위상 산출 수단에서의 상기 수신측의 확산 부호와의 상관점의 검출 처리는, 상기 샘플링 클럭 주파수보다도 고주파수의 클럭에서 실행하는 것을 특징으로 하는 위성 신호 수신 장치.
  8. 제6항에 있어서,
    상기 동기 위상 산출 수단은,
    상기 수신측의 확산 부호를 발생하는 확산 부호 발생 수단과,
    상기 확산 부호 발생 수단으로부터의 확산 부호를, 순차적으로 위상을 어긋나게 한 n개의 확산 부호열로서, 1주기마다, 상기 n개의 확산 부호열의 (최대 위상차분+1)씩 초기 위상을 어긋나게 한 n개의 확산 부호열을 발생하는 확산 부호 복수 위상 발생 수단과,
    상기 n개의 확산 부호열의 각각과, 상기 메모리에 축적된 상기 확산 부호의 복수 주기분 가산된 상기 확산 부호의 1주기분의 신호와의 상관을 각각 계산하는 n개의 상관 계산 수단
    을 구비하고, 상기 n개의 상관 검출 수단의 검출 출력에 기초하여, 상기 인공 위성으로부터의 신호와 상기 수신측의 확산 부호와의 상관점을 검출하는 것을 특징으로 하는 위성 신호 수신 장치.
  9. 제7항에 있어서,
    상기 동기 위상 산출 수단은,
    상기 수신측의 확산 부호를 발생하는 확산 부호 발생 수단과,
    상기 확산 부호 발생 수단으로부터의 확산 부호를, 순차적으로 위상을 어긋나게 한 n개의 확산 부호열로서, 1주기마다, 상기 n개의 확산 부호열의 (최대 위상차분+1)씩 초기 위상을 어긋나게 한 n개의 확산 부호열을 발생하는 확산 부호 복수위상 발생 수단과,
    상기 n개의 확산 부호열의 각각과, 상기 메모리에 축적된 상기 확산 부호의 복수 주기분 가산된 상기 확산 부호의 1주기분의 신호와의 상관을 각각 계산하는 n개의 상관 계산 수단
    을 구비하고, 상기 n개의 상관 검출 수단의 검출 출력에 기초하여, 상기 인공 위성으로부터의 신호와 상기 수신측의 확산 부호와의 상관점을 검출하는 것을 특징으로 하는 위성 신호 수신 장치.
  10. 제6항에 있어서,
    상기 수신측의 확산 부호를 발생하는 확산 부호 발생 수단을 각각 구비하는 상기 동기 위상 산출 수단의 복수개를, 상기 데이터 가산 수단에 대하여 설치한 것을 특징으로 하는 위성 신호 수신 장치.
  11. 제7항에 있어서,
    상기 수신측의 확산 부호를 발생하는 확산 부호 발생 수단을 각각 구비하는 상기 동기 위상 산출 수단의 복수개를, 상기 데이터 가산 수단에 대하여 설치한 것을 특징으로 하는 위성 신호 수신 장치.
  12. 제8항에 있어서,
    상기 수신측의 확산 부호를 발생하는 확산 부호 발생 수단을 각각 구비하는 상기 동기 위상 산출 수단의 복수개를, 상기 데이터 가산 수단에 대하여 설치한 것을 특징으로 하는 위성 신호 수신 장치.
  13. 제9항에 있어서,
    상기 수신측의 확산 부호를 발생하는 확산 부호 발생 수단을 각각 구비하는 상기 동기 위상 산출 수단의 복수개를, 상기 데이터 가산 수단에 대하여 설치한 것을 특징으로 하는 위성 신호 수신 장치.
  14. 제1항에 있어서,
    상기 동기 위상 산출 수단은,
    상기 수신측의 확산 부호를 발생하는 확산 부호 발생 수단과,
    상기 확산 부호 발생 수단으로부터의 상기 수신측의 확산 부호와 상기 메모리에 축적된 상기 확산 부호의 복수 주기분 가산된 상기 확산 부호의 1주기분의 신호와의 상관을 계산하는 상관 계산 수단과,
    상기 상관 검출 수단의 계산 결과를, 복수회분, 가산하는 상관 결과 가산 수단과,
    상기 상관 결과 가산 수단의 가산 결과에 기초하여, 상기 인공 위성으로부터의 신호와 상기 수신측의 확산 부호와의 상관점을 검출하는 수단
    을 구비하는 것을 특징으로 하는 위성 신호 수신 장치.
  15. 제1항에 있어서,
    상기 동기 위상 산출 수단은,
    상기 수신측의 확산 부호를 발생하는 확산 부호 발생 수단과,
    상기 확산 부호 발생 수단으로부터의 확산 부호를, 순차적으로 위상을 어긋나게 한 n개의 확산 부호열로서, 1주기마다, 상기 n개의 확산 부호열의 (최대 위상차분+1)씩 초기 위상을 어긋나게 한 n개의 확산 부호열을 발생하는 확산 부호 복수위상 발생 수단과,
    상기 n개의 확산 부호열의 각각과, 상기 메모리에 축적된 상기 확산 부호의 복수 주기분 가산된 상기 확산 부호의 1주기분의 신호와의 상관을 각각 계산하는 n개의 상관 계산 수단과,
    상기 n개의 상관 계산 수단의 각각의 계산 결과를, 각각 복수회분, 가산하는 상기 확산 부호의 1주기분개의 상관 결과 가산 수단과,
    상기 확산 부호의 1주기분개의 상관 결과 가산 수단의 상기 확산 부호의 1주기분개의 가산 결과의 각각에 대하여, 상기 인공 위성으로부터의 신호와 상기 수신 측의 확산 부호와의 상관점을 검출하는 수단
    을 구비하는 것을 특징으로 하는 위성 신호 수신 장치.
  16. 제14항에 있어서,
    상기 동기 위상 산출 수단의 복수개를 구비하는 것을 특징으로 하는 위성 신호 수신 장치.
  17. 제15항에 있어서,
    상기 동기 위상 산출 수단의 복수개를 구비하는 것을 특징으로 하는 위성 신호 수신 장치.
  18. 제14항에 있어서,
    상기 데이터 가산 수단은, 상기 확산 부호의 1주기분의 메모리를 2개 구비하고, 상기 2개의 메모리의 한쪽에, 상기 캐리어 주파수 성분이 제거된 신호를, 상기 확산 부호의 주기 간격으로, 상기 확산 부호의 복수 주기분 가산한 것을 축적하고 있는 동안에, 상기 메모리의 다른쪽으로부터 해당 메모리에 축적된 신호를 판독하여, 상기 동기 위상 산출 수단에 공급하여, 상기 수신측의 확산 부호와의 상관점을 검출하는 처리를 실행하는 것을 특징으로 하는 위성 신호 수신 장치.
  19. 제15항에 있어서,
    상기 데이터 가산 수단은, 상기 확산 부호의 1주기분의 메모리를 2개 구비하고, 상기 2개의 메모리의 한쪽에, 상기 캐리어 주파수 성분이 제거된 신호를, 상기 확산 부호의 주기 간격으로, 상기 확산 부호의 복수 주기분 가산한 것을 축적하고 있는 동안에, 상기 메모리의 다른쪽으로부터 해당 메모리에 축적된 신호를 판독하여, 상기 동기 위상 산출 수단에 공급하여, 상기 수신측의 확산 부호와의 상관점을 검출하는 처리를 실행하는 것을 특징으로 하는 위성 신호 수신 장치.
  20. 제18항에 있어서,
    상기 데이터 가산 수단에서의 상기 2개의 메모리에의 데이터의 축적은, 상기 캐리어 제거 수단으로부터의 상기 캐리어 주파수 성분이 제거된 신호의 샘플링 클럭 주파수에서 행함과 함께, 상기 2개의 메모리로부터의 신호의 판독 및 상기 동기 위상 산출 수단에서의 상기 수신측의 확산 부호와의 상관점의 검출 처리는, 상기 샘플링 클럭 주파수보다도 고주파수의 클럭에서 실행하는 것을 특징으로 하는 위성 신호 수신 장치.
  21. 제19항에 있어서,
    상기 데이터 가산 수단에서의 상기 2개의 메모리에의 데이터의 축적은, 상기 캐리어 제거 수단으로부터의 상기 캐리어 주파수 성분이 제거된 신호의 샘플링 클럭 주파수에서 행함과 함께, 상기 2개의 메모리로부터의 신호의 판독 및 상기 동기 위상 산출 수단에서의 상기 수신측의 확산 부호와의 상관점의 검출 처리는, 상기 샘플링 클럭 주파수보다도 고주파수의 클럭에서 실행하는 것을 특징으로 하는 위성 신호 수신 장치.
  22. 제1항에 있어서,
    항법 데이터에 따라서, 상기 인공 위성으로부터의 신호에 대하여 부호 반전을 행하는 수단을 구비하고,
    상기 부호 반전이 행해진 신호가, 상기 데이터 가산 수단에 공급되는 것을 특징으로 하는 위성 신호 수신 장치.
  23. 확산 부호에 의해 스펙트럼 확산된, 인공 위성으로부터의 신호를 수신하고, 수신측에 준비되어 있는 확산 부호와의 상관점을 검출하여, 상기 인공 위성으로부터의 신호에 대하여 동기 포착을 행하는 위성 신호 수신 방법에 있어서,
    상기 인공 위성으로부터의 신호로부터, 그 캐리어 주파수 성분을 제거하는 캐리어 제거 공정과,
    상기 캐리어 주파수 성분이 제거된 신호의 상기 확산 부호의 주기 간격마다의 신호와, 상기 확산 부호의 1주기분의 메모리에 기억되어 있는 신호에 대하여, 상기 확산 부호의 주기 간격에서 동상으로 되는 신호끼리를 가산하고, 그 가산 결과를 상기 메모리에 재기입하는 것을, 상기 확산 부호의 복수 주기분 반복하여, 상기 메모리에, 상기 캐리어 주파수 성분이 제거된 신호를, 상기 확산 부호의 주기 간격으로, 상기 확산 부호의 복수 주기분을 가산한 것을 축적하는 데이터 가산 공 정과,
    상기 메모리에 축적된 상기 확산 부호의 복수 주기분이 가산된 상기 확산 부호의 1주기분의 신호와, 상기 수신측의 확산 부호와의 상관 계산을 하여, 상기 인공 위성으로부터의 신호와 상기 수신측의 확산 부호와의 상관점을 검출하는 동기 위상 산출 공정
    을 구비하는 위성 신호 수신 방법.
  24. 제23항에 있어서,
    상기 데이터 가산 공정에서의 상기 메모리에의 데이터의 축적은, 상기 캐리어 제거 공정에서 상기 캐리어 주파수 성분이 제거된 신호의 샘플링 클럭 주파수에서 행함과 함께, 상기 동기 위상 산출 공정에서의 상기 메모리로부터의 신호와, 수신측의 확산 부호와의 위상 계산은, 상기 샘플링 클럭 주파수보다도 고주파수의 클럭에서 실행하는 것을 특징으로 하는 위성 신호 수신 방법.
  25. 제23항에 있어서,
    상기 동기 위상 산출 공정은,
    상기 수신측의 확산 부호를 발생하는 확산 부호 발생 수단으로부터의 확산 부호를, 순차적으로 위상을 어긋나게 한 n개의 확산 부호열로서, 1주기마다, 상기 n개의 확산 부호열의 최대 위상차분씩 초기 위상을 어긋나게 한 n개의 확산 부호열을 발생하는 확산 부호 복수 위상 발생 공정과,
    상기 n개의 확산 부호열의 각각과, 상기 메모리에 축적된 상기 확산 부호의 복수 주기분 가산된 상기 확산 부호의 1주기분의 신호와의 상관을 각각 계산하는 n개의 상관 계산 공정
    을 구비하고, 상기 n개의 상관 검출 공정에서의 검출 출력에 기초하여, 상기 인공 위성으로부터의 신호와 상기 수신측의 확산 부호와의 상관점을 검출하는 것을 특징으로 하는 위성 신호 수신 방법.
KR20060103311A 2005-10-24 2006-10-24 위성 신호 수신 장치 및 위성 신호 수신 방법 KR20070044380A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005308133A JP2007116578A (ja) 2005-10-24 2005-10-24 衛星信号受信装置および衛星信号受信方法
JPJP-P-2005-00308133 2005-10-24

Publications (1)

Publication Number Publication Date
KR20070044380A true KR20070044380A (ko) 2007-04-27

Family

ID=38098335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060103311A KR20070044380A (ko) 2005-10-24 2006-10-24 위성 신호 수신 장치 및 위성 신호 수신 방법

Country Status (3)

Country Link
US (1) US8144751B2 (ko)
JP (1) JP2007116578A (ko)
KR (1) KR20070044380A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109738922A (zh) * 2018-12-21 2019-05-10 西安开阳微电子有限公司 Gps接收机快速同步方法、装置及计算机存储介质

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5050871B2 (ja) * 2008-01-18 2012-10-17 セイコーエプソン株式会社 測位方法、プログラム及び測位装置
JP4598104B2 (ja) * 2008-06-10 2010-12-15 三菱電機株式会社 スペクトル拡散通信の受信機
US8520719B2 (en) * 2009-05-29 2013-08-27 Qualcomm Incorporated Multiple-mode correlator
JP5310333B2 (ja) * 2009-07-13 2013-10-09 ソニー株式会社 受信装置、信号処理方法、およびプログラム
US8976844B2 (en) 2012-02-14 2015-03-10 The Boeing Company Receiver for detection and time recovery of non-coherent signals and methods of operating same
CN102937717B (zh) * 2012-11-13 2014-07-02 北京空间飞行器总体设计部 一种优选导航卫星扩频码的方法
EP2911307B1 (en) * 2014-02-19 2021-04-28 Airbus Defence and Space GmbH Receiver for acquiring and tracking spread spectrum navigation signals with changing subcarriers
JP6580418B2 (ja) * 2014-08-22 2019-09-25 株式会社日本ジー・アイ・ティー 超高感度ｕｗｂ送受信装置
US9826495B2 (en) * 2014-12-30 2017-11-21 Hughes Network Systems, Llc Apparatus and method for testing synchronized transmission between systems operating at different clock rates

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4559633A (en) * 1982-10-22 1985-12-17 Hitachi, Ltd. Spread spectrum system
JPH043540A (ja) * 1990-04-19 1992-01-08 Yamaha Corp スペクトラム拡散通信装置
US5101416A (en) * 1990-11-28 1992-03-31 Novatel Comunications Ltd. Multi-channel digital receiver for global positioning system
US5379224A (en) * 1991-11-29 1995-01-03 Navsys Corporation GPS tracking system
JP3295454B2 (ja) * 1992-08-05 2002-06-24 パイオニア株式会社 Ｇｐｓ受信機の信号処理方法
CA2184184C (en) * 1994-12-28 2000-05-30 Kenichi Higuchi Apparatus and method for establishing acquisition of spreading code in cdma transmission system
US5793328A (en) * 1996-04-01 1998-08-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method and apparatus for determining position using global positioning satellites
US6182011B1 (en) * 1996-04-01 2001-01-30 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Method and apparatus for determining position using global positioning satellites
US6151353A (en) * 1996-07-12 2000-11-21 General Electric Company Pre-acquisition frequency offset removal in a GPS receiver
JP2976281B2 (ja) * 1997-02-07 1999-11-10 株式会社村田製作所 スペクトル拡散通信装置
JP2001042022A (ja) * 1999-07-27 2001-02-16 Matsushita Electric Works Ltd Ｇｐｓ受信装置
JP3613142B2 (ja) * 2000-04-24 2005-01-26 三菱電機株式会社 宇宙太陽光発電方法、そのシステム、発電衛星、制御衛星及び電力基地
JP3471733B2 (ja) * 2000-10-10 2003-12-02 シャープ株式会社 同期捕捉方法および装置
JP4617618B2 (ja) * 2001-07-26 2011-01-26 ソニー株式会社 スペクトラム拡散信号の拡散符号同期検出方法および装置
JP3726897B2 (ja) * 2002-02-27 2005-12-14 ソニー株式会社 Ｇｐｓ受信機およびｇｐｓ衛星信号の受信方法
JP3809153B2 (ja) * 2003-05-19 2006-08-16 マゼランシステムズジャパン株式会社 衛星測位システム及び衛星測位方法
JP4291083B2 (ja) * 2003-08-07 2009-07-08 マゼランシステムズジャパン株式会社 衛星測位システム及び衛星測位方法
JP2005117265A (ja) * 2003-10-06 2005-04-28 Nec Access Technica Ltd パスサーチ回路、パスサーチ方法
JP3806425B2 (ja) * 2003-12-01 2006-08-09 マゼランシステムズジャパン株式会社 衛星測位方法及び衛星測位システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109738922A (zh) * 2018-12-21 2019-05-10 西安开阳微电子有限公司 Gps接收机快速同步方法、装置及计算机存储介质
CN109738922B (zh) * 2018-12-21 2024-01-12 西安开阳微电子有限公司 Gps接收机快速同步方法、装置及计算机存储介质

Also Published As

Publication number Publication date
JP2007116578A (ja) 2007-05-10
US8144751B2 (en) 2012-03-27
US20070160117A1 (en) 2007-07-12

Similar Documents

Publication Publication Date Title
KR20070044380A (ko) 위성 신호 수신 장치 및 위성 신호 수신 방법
CN101356449B (zh) 为接收自多种卫星系统的卫星信号执行信号相关的方法和装置
KR100958088B1 (ko) 다중경로 간섭을 완화하기 위하여 다중분석으로 신호 상관을 수행하기 위한 방법 및 장치
US7505511B2 (en) Matched filter and spread spectrum receiver
US5893044A (en) Real time clock apparatus for fast acquisition or GPS signals
JP4617618B2 (ja) スペクトラム拡散信号の拡散符号同期検出方法および装置
US8170086B2 (en) Method and apparatus for performing signal correlation
US7184464B2 (en) Apparatus for computing signal correlation at multiple resolutions
EP2075591A1 (en) Highly parallel GPS correlator system and method
US6819707B2 (en) Method and apparatus for performing signal correlation using historical correlation data
JP2005500731A (ja) スペクトラム拡散レシーバのアーキテクチャおよびその方法
JP2003255040A (ja) Ｇｐｓ受信機および受信方法
JP2003248043A (ja) Ｇｐｓ受信機および受信方法
CN211577433U (zh) 全球导航卫星系统接收器装置
JP3906913B2 (ja) スペクトラム拡散信号復調方法および装置
Sagiraju et al. Block correlator for tracking GPS/GNSS Signals
JP2003316763A (ja) 周波数分析方法および装置並びにスペクトラム拡散復調方法および装置
Partanen et al. Low-power signal acquisition for galileo satellite navigation system
KR20020075770A (ko) 정합 필터 및 확산 스팩트럼 수신기

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid