JP2005500731A - スペクトラム拡散レシーバのアーキテクチャおよびその方法 - Google Patents
スペクトラム拡散レシーバのアーキテクチャおよびその方法 Download PDFInfo
- Publication number
- JP2005500731A JP2005500731A JP2003521482A JP2003521482A JP2005500731A JP 2005500731 A JP2005500731 A JP 2005500731A JP 2003521482 A JP2003521482 A JP 2003521482A JP 2003521482 A JP2003521482 A JP 2003521482A JP 2005500731 A JP2005500731 A JP 2005500731A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- spread spectrum
- segment
- doppler
- signal segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
- H04B1/70751—Synchronisation aspects with code phase acquisition using partial detection
- H04B1/70752—Partial correlation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
- G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
- G01S19/13—Receivers
- G01S19/24—Acquisition or tracking or demodulation of signals transmitted by the system
- G01S19/29—Acquisition or tracking or demodulation of signals transmitted by the system carrier including Doppler, related
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
- G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
- G01S19/13—Receivers
- G01S19/24—Acquisition or tracking or demodulation of signals transmitted by the system
- G01S19/30—Acquisition or tracking or demodulation of signals transmitted by the system code related
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
- G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
- G01S19/13—Receivers
- G01S19/35—Constructional details or hardware or software details of the signal processing chain
- G01S19/37—Hardware or software details of the signal processing chain
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
- H04B1/70751—Synchronisation aspects with code phase acquisition using partial detection
- H04B1/70753—Partial phase search
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70715—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation with application-specific features
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Position Fixing By Use Of Radio Waves (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
Description
【0001】
本発明は、一般に、スペクトラム拡散レシーバに関し、より詳細には、プログラム可能なスペクトラム拡散レシーバ・アーキテクチャおよびその方法に関する。
【背景技術】
【0002】
全地球測位システム(GPS)レシーバなど、衛星ベースの測位システムが使用可能なレシーバはナビゲーション用に広く使用されており、米国連邦通信委員会(USFCC)E−911の位置特定基準に早急に準拠する必要のある、セルラ式電話を含めた移動無線通信装置に位置情報を提供する大きな可能性を有するものである。
【0003】
GPSレシーバの最も興味深い規格の1つは、スペクトラム拡散擬似ランダム雑音(PN)コードとして周知の衛星信号を得て、レシーバへ電力印加後に位置座標を提供するために要する時間である。これらの動作を実行するために要する時間は、一般にレシーバのハードウェア・アーキテクチャとソフトウェア・アーキテクチャによって決定される最初の固定化時間(TTFF)として知られている。
【0004】
セルラ式電話に組み込まれたものを含めてバッテリ駆動の携帯型GPSレシーバでは、位置特定中、レシーバには電力が供給され続けているのでこの獲得時間はバッテリの寿命全体に影響を与える。E−911の使用可能なセルラ式電話など、緊急位置特定の用途では位置を特定するために要する時間も重要である。別の重要な考慮点は、特に携帯型GPSレシーバでは、木の葉、自動車、都市のビルの谷間および建築物によって信号が妨害される環境など、微弱信号環境で信号を獲得する時間である。
【0005】
単一衛星に対するコード位相空間を並列にサーチすることは周知である。例えばTiemannにより、単一衛星に対してすべての位相遅延をサーチする2046個の並列相関器が開示されている(例えば、特許文献1参照。)。Wellsは、単一衛星の64個もの異なる位相遅延に関して相関パラメータを計算するフラッシュ並列相関器について記載している(例えば、非特許文献1参照。)。これらおよび他の周知の並列相関方式では、1つの衛星に対して、所定の数の位相遅延全体をサーチするために1つの相関器ブロックが割り当てられている。しかし、TiemannおよびWellsのどちらでも、相関器ブロックは1度に1つの衛星に対してしかサーチしない。これらおよび他の従来技術によるシステムでは、衛星信号サーチは連続工程のままであり、並列処理はサーチ対象の特定の衛星に関する位相遅延だけに適用される。TiemannおよびWellsでは、複数の衛星を並列にサーチまたは検出するには並列相関器の複製が必要となる。
【0006】
並列相関器の別の実施例は、Kohliにより(例えば、特許文献2参照。)およびKrasnerにより(例えば、特許文献3参照。)説明されている。これらの特許では、N基の衛星をサーチするために1つの並列相関器回路がN回複製される。
【0007】
いくつかの応用例では、衛星信号レシーバは、複数の可視衛星、それらの近似のドップラー周波数、および場合によっては秒速50ビット(BPS)のナビゲーション・メッセージ・ビットの近似の位相遅延および位相/極性の知識を既に得ている。この知識は、ローカルに記憶されているエフェメリス、アルマナック、近似位置、および時刻から、もしくは他のソースから得られるものであるが、例えばIS−801仕様あは特定のエポック時刻における衛星の可視性、ドップラー、位相遅延を提供する。一般に、1度に8〜10基の衛星が可視なので、それらの信号を並列にサーチすることによって合計の獲得時間が短縮される。
【特許文献1】
米国特許第6,009,118号
【特許文献2】
米国特許第5,901,171号
【特許文献3】
米国特許第6,208,291号
【特許文献4】
米国特許第6,121,923号、「Fixed Site And Satellite Data−Aided GPS Signal Acquisition Method And System」
【特許文献5】
米国特許第09/539,137号、「Method and Apparatus For Determining Time in A GPS Receiver」
【非特許文献1】
ウェルズ(Wells)、“Real Time Missile Tracking”,“Proceedings of the ION Aerospace Meeting”1981、4月 ゲート/トランジスタ数を最小にして、いくつかの応用例では電力消費量を削減する方法で、平均的なTTFFを大幅に低減する効率的なスペクトラム拡散信号サーチャーが一般に望まれる。
【0008】
当業者には、下記に説明する添付の図面と共に下記の発明の詳細な説明を注意深く検討すれば本発明の様々な態様、特徴、および利点がより完全に明らかになるであろう。
【発明を実施するための最良の形態】
【0009】
第一実施形態
図1は、一般に、入力信号の積分および処理(ISIP)モジュール10、セグメント化およびレジスタ・ブロック20、フラッシュ相関器ブロック30、PNコード生成器ブロック40、ドップラー生成器ブロック50、コード位相コンピュータ・ブロック60、コヒーレント積分ブロック70、非コヒーレント積分ブロック80、ピーク検出器ブロック90、リアルタイム・クロック92、およびトラック処理ブロック94、プロセッサ・インタフェイス・ブロック96、およびタイミング生成器ブロック98を含むスペクトラム拡散レシーバの1例のブロック図である。本発明の好ましい実施形態では、N基の衛星を並列にサーチするために単一のハードウェア相関器ブロックが時分割される。他の実施形態では、より大きな並列化を行うために相関器ブロックが複製される場合がある。
【0010】
レシーバは、常駐のデジタル信号プロセッサ(DSP)、またはレシーバがセルラ式電話に組み込まれている電話呼び出しプロセッサなどの他のプロセッサ(図示せず)によって操作し、制御し得る。一実施形態では、レシーバはアドレスマップされた並列バスを介してオンチップ周辺装置として制御される。
【0011】
一実施形態では、信号モードの第1のサーチでは、レシーバは10Hzを超えない速度で制御プロセッサに割り込む。例えばGPS位置特定の応用例では、トラッキング・モードにおいて、レシーバは1msのステップで0と4095の間の速度で割り込み、従って、プロセッサのソフトウェアがコードおよび周波数トラッキング・ループを制御可能なようにプログラム可能である。あるいは、レシーバは、コードおよび周波数トラッキング・ループを制御する専用ハードウェアを含む。
【0012】
特定のGPS衛星に対するスカイ・サーチを実行するには、すべての可能な位相遅延およびすべての可能なドップラー・シフトが一般にサーチされなければならない。図2は、例えば衛星アルマナック、エフェメリス、近似位置、および近似時刻などの援用データによって特定された単一GPS衛星SV1に関する2次不確定性空間およびその領域は、どちらも擬似ランダム雑音コード位相次元(コード位相空間)およびドップラー周波数次元(ドップラー空間)を含んでいる。元総不確定性空間およびさらに小さいその不確定性領域を示している。不確定性空間およびその領域は、どちらも擬似ランダム雑音コード位相次元(コード位相空間)およびドップラー周波数次元(ドップラー空間)を含んでいる。コード位相空間は1023個の可能なPNコード・チップ(N=半チップ間隔のサーチ・テスト用の2046サーチ・ビン)として記述可能であり、ドップラー空間は1ミリ秒の事前検出積分(PDI)でのドップラーの+/−5,000Hzのドップラー不確定性(M=10)サーチ・ビンとして記述可能なので、サーチ・ビンの合計数はN×M=20,460サーチ・ビンによって得られる。本発明の一実施形態では、これらのビンのすべては、各サーチ・ビンを連続してサーチする単一相関器によって1度にサーチ可能である。PDIという用語は、積分のコヒーレント積分時間も意味するものであり、これらの用語は交換可能に使用される。
【0013】
1ミリ秒/ドエルで、単一相関器を使用すると、単一衛星に対してすべての実現可能なビンをサーチするには20.46秒が必要になる。ドエル時間が延び、周波数ビン数が増加するのでサーチ時間はPDIの増加に伴い急速に増加する。さらに一般的には、ローカル時間とレシーバの基準振動子にも不確定性があり、これがサーチ・ビン数を大幅に増加させる場合がある。
【0014】
図2で、不確定性空間は援用データによってさらに小さい不確定性領域に大幅に縮小される可能性がある。本願譲受人に譲渡された(特許文献4)を参照されたい。GPS操作の一形態では、例えばレシーバは、アルマナック、エフェメリス、近似位置データなどを含めて従来の支援情報を使用する。無線通信への応用例では、レシーバは、例えばSVID、ドップラー、コード位相推定値などの電波標準の規定全体に対して支援されている無線で規定された援用データを使用する場合がある。レシーバは、支援データなしに自動でも動作する。図2で、さらに小さい不確定性領域のコード位相次元は、BIN_LENGTH量だけ隣接コード位相ビンから隔てられたN個のサーチ空間ビンを含み、ドップラー周波数次元は、deltaDop量だけ隣接ビンから隔てられたM個のサーチ空間ビンを含む。
【0015】
レシーバは、1つ以上の衛星に対して並列にコード位相とドップラー空間をサーチすべくプログラム可能であり、さらに具体的には、レシーバは、いくつのコード位相およびドップラー・ビンに対していくつの衛星でも動的かつ最適にサーチするよう構成可能である。
【0016】
レシーバは、1つ以上の位相遅延および1つ以上のドップラー周波数を含む特定の不確定性空間またはそのさらに狭い領域をサーチするために、リアルタイムよりも高速に実行されているバッチ並列/直列アーキテクチャによって、擬似または仮想並列化を使用する。サーチャー例は、合計の不確定性空間またはそのさらに小さい領域をカバーするために時分割多重化された128個の状態フラッシュ並列相関器を使用して、リアルタイムで4096個のコード位相周波数衛星サーチ・ビンをサーチする機能を有する。一実施形態では、例えば、複数のスペクトラム拡散信号の1つ以上は、当該スペクトラム信号が受信された速度よりも速い速度で連続して相関することにより、所定の数の位相遅延に対して少なくとも1つのドップラー・サーチ・ビンを有する対応する所定のドップラー・サーチ範囲全体で事実上並列に相関される。別の実施形態では、複数のスペクトラム拡散信号を当該スペクトラム拡散信号が受信された速度よりも速い速度で対応する複製信号と連続して相関することにより、複数のスペクトラム拡散信号が所定の数の位相遅延全体に対して事実上並列に相関される。
【0017】
GPSの応用例では、2046の半チップ遅延から構成される1ミリ秒のPNコード長は、レシーバによって不均等なセグメント長を有する16個のセグメントにセグメント化される。最初の15個のセグメントは128サンプル長であり、最後のセグメントは126サンプル長である。他の不等のセグメント化も使用してよいが、各セグメントは、次のセグメントを収集するのに要する期間中に所望のサーチ・ビン数をテストし得るに足る数のサンプルを有することが好ましい。
【0018】
図3は、スペクトラム拡散信号レシーバ・アーキテクチャの複数のサーチ・モード例を説明している。第1のモードでは、それぞれが1つのドップラー・ビンまたは周波数である2基の衛星がコード位相不確定性空間全体で同時にサーチされる(2046半チップ・テスト・ビン)。第2のモードでは、1基の衛星が2ドップラー周波数でコード位相不確定性空間全体で同時にサーチされる。第3のモードでは、2基の衛星が、それぞれ4つのドップラー周波数でコード位相不確定性空間(512の半チップ・テスト・ビン)の一部で同時にサーチされる。第4のモードでは、2基の衛星が、それぞれ8つのドップラー周波数でコード位相不確定性空間(256半チップ・テスト・ビン)の一部で同時にサーチされる。第5のモードでは、1基の衛星が32のドップラー周波数でコード位相不確定性空間(2046半チップ・テスト・ビン)の128の半チップで同時にサーチされる。他のモード例も示されている。図3の最後のモードXはサーチ・モードの柔軟性の度合いをより明解に示している。合計11基の衛星が同時に並列でサーチされるが、この場合、それぞれが異なる数のドップラー・ビンを対象としており、また2の2乗ではない異なる数の半チップ遅延を対象としている。図3のこれらのサーチ・モードは説明のみを目的としており本発明を限定することは意図しない。このレシーバ例は、最高12までの衛星信号を並列でサーチし、位置を特定し得るが、この場合、各衛星は複数のドップラー・ビンに対して、また整数個の半チップのコード空間不確定性に対してサーチされる。衛星ごとのコード位相とドップラー空間を対象としたサーチは独立に制御される。唯一の制約は、サーチ・ビンの合計数はサーチャーの容量(この実施形態では4096)を超えてはいけないということである。また、レシーバは4096ビンより少ないビンしかサーチしない場合があるが、この場合、相関器のクロック速度を低減してよい。
【0019】
GPS操作の一態様では、ドップラー・サーチ範囲は受信した複数のスペクトラム拡散信号のそれぞれに割り当てられており、その割り当てられたドップラー・サーチ範囲のそれぞれに対して1つ以上のドップラー・サーチ信号が生成される。ドップラー・サーチ範囲が複数のドップラー信号を含んでいる場合、特定ドップラー・サーチ範囲内のドップラー・サーチ信号のそれぞれの間に1つのドップラー・ステップ・サイズの増分がある。一実施形態では、複数のドップラー・サーチ範囲の少なくとも2つに対して生成されたドップラー・サーチ信号は異なり、生成されたドップラー・サーチ信号数はある所定の数に限定される。
【0020】
レシーバは、(ドップラーおよびコード位相がそれぞれの可視衛星に対して判明すると)トラッキング・モードで動作してもよい。この場合、連続した位置更新に対して擬似距離および擬似距離速度測定値を連続して更新するために、コードおよび搬送波トラッキング・ループが有効である。トラッキング・モードでは、相関器配列の大部分のクロック速度は、この実施形態では約5MHzの、さらに低い周波数に低下させ得る。これは、トラックを維持するには最小数のコード・ドップラー・ビンしかサーチされないからである。
【0021】
サーチ空間は、コード位相サーチ空間の倍増を考慮して1チップのサンプルに圧縮してもよい。サーチ対象の各衛星は、1チップまたは半チップ間隔を考慮したソフトウェア選択可能オプションを有する。この実施形態の限定では、このオプションは最高4基までの衛星を同時にサーチする完全なコード位相を考慮している。
【0022】
図4では、図1のISIPブロックの関数は、RF処理ブロック300、A/D変換310、および制御プロセッサにプログラムされたサンプル速度・パラメータに応じて例えば1.023、2.046、4.092、または8.184MHzになる効率的な速度での、サンプリングされた信号データのA/Dコンバータから2ビットのI/Qデータ・サンプルへの変換および倍率変更を含む。いくつかの実施形態では、所望のサンプル速度にサンプルを変換するためにデシメータ/リサンプラ312が使用される。
【0023】
2ビットのI/Qデータ・サンプルは、記号−量のフォーマット(2の補数ではない)に倍率変更され、それぞれは信号振幅の4つの可能な状態を2つのビットの4つの可能な状態に符号化する。例えば、状態「00」は+1という信号量を表し、状態「01」は+3という信号量を表し、状態10は−1という信号量を表し、状態「11」は−3という信号量を表す。信号量に対する状態のこの他のいかなる順番付けも実現可能であり、フラッシュ相関器がそのフォーマットに対応し、相関結果を形成するためにそのマッピングされた信号量を使用する限り、厳密な記号−量のフォーマットから逸脱する場合がある。
【0024】
図4で、サンプリングされたI/Q信号成分は分周期ブロック314によって信号セグメントにセグメント化される。次いで信号セグメントは対応するI/Q R1レジスタ316に記憶される(そのうち1つだけが基準番号と一致する)。この実施形態では、分周期ブロック(Div128/126)314は2046の半チップPNコード・ビットの1ミリ秒長のセグメントを128サンプル長の15の信号セグメントに、また126サンプル長の1つの信号セグメントに不均等に分割し、次いでこれを反復する。1つの信号セグメントの最後の信号サンプルは隣接する信号セグメントの第1の信号サンプルから単一サンプルだけ隔てられていることが好ましい。それぞれの完了したセグメントは約16KHzの速度で、すなわち各PNコード反復周期の16倍でR1レジスタ316にクロックされる。分周期ブロックDiv128/126はまた、R1レジスタの128サンプルを処理するか126サンプルを処理するかを示すために1または0などの1セグメント長の信号を後続の処理素子に出力する。
【0025】
図5は、2ビットのI/Q信号セグメントを記憶する図4のI/Q R1レジスタ316のより詳細な説明図である。具体的には、レジスタ・ブロックはI/Q直列−並列レジスタ510および520とGPSOneKHzクロック生成器530とを含む。この実施形態では、不均等なセグメントがI/Qレジスタ510および520に約16KHzの速度で連続してクロックされる。NewR1データの完了を示すために信号(NewR1)が生成され、NewR1のセグメント数、GPSOneKHzクロック、およびI/Qのセグメント化されたサンプルを示すために信号(Seg_Num)が生成される。他の実施形態はI/Qレジスタの並列配列を含んでよい。
【0026】
この実施形態のアーキテクチャでは、I/Q信号セグメントを生成しているクロック信号およびR1レジスタを負荷するクロックは、レシーバ品質の安定性、すなわち3*10−9よりも大きくないAllen分散を有する低位相雑音クロックを必要とするレシーバの唯一のクロックである。残りのレシーバ部分をクロックするクロック回路は、ある最低のクロック速度より高い速度で動作するいかなるクロックであってもよいが、この実施形態では4096サーチ・ビン・アーキテクチャは約65MHz(64*1.023)より低くはない。アーキテクチャはしたがって、DSPまたは他のプロセッサは70と105MHzの間のある速度で実行されるベースバンド・アーキテクチャと互換性がある。
【0027】
図4で、ドップラーNCO318の出力がサンプリングされ、入力信号セグメント化シーケンスと類似の方法で2つのR2レジスタ322(1つだけ図示する)に並列化される。R2レジスタのサンプル数は、Div128/126分周期ブロック314のセグメント長出力に応じて128サンプルかまたは126サンプルとなる。R2レジスタはマルチプレクサ328によって乗算器ブロック326に結合される。このマルチプレクサ構成は、並列化されたR2ドップラーワイプオフ波形を複数のクロックに対して一定に維持し、フラッシュ相関器に供給することを可能にするが、一方、別のR2ドップラー・ワイプオフ波形はNCOによって準備される。この実施形態では、ドップラー生成器は、R2レジスタにロードされる128または126のドップラー・サンプルを生成するために使用可能なクロック周期数が制限されている。この実施形態のアーキテクチャで使用するために適したドップラー信号生成器の設計は、4つの従来のNCOを並列で、またはSIN/COS状態−遷移コンピュータを使用することを含む。
【0028】
この実施形態は、次の相関用のR2レジスタを負荷するために32クロック周期を限度とする。図6aでは、4個のNCO、602、604、606、および608がレジスタ610用のドップラー・パターンを作成する。32クロック周期という限度がなければ、COSおよびSIN出力(それぞれ1ビットずつ)を生成する単一の24ビットNCOは128のI/Qサンプルを作成するには十分である。NCOの1ビットのSIN出力は、積分器(24ビットNCOのうちの23ビット)のMSBであり、COS出力は積分器(ビット23および22)の次に低いビットを有するMSBのEXORである。128個のサンプルが作成され、次いでR2レジスタ610が128の状態すべてを同時に捉える場合は、NCOの2つの出力ビットは、対応する128の状態のシリアル−パラレル・シフト・レジスタ603、305、607、および609に分配される。
【0029】
32クロック周期限度の実施形態では、並列化により各段階でのクロック数が低減される。図6aの4個のNCOは、それぞれにクロック0での開始位相と周波数を負荷する機能を有する。第1のNCOはサンプル1から31までのドップラー・パターンを作成し、第2のNCOはサンプル番号32から63までのパターンを生成し、第3のNCOはサンプル64から95までのデータを作成し、第4のNCOはサンプル96から128までを作成する。NCOは同時にクロックされるので、128個のサンプルすべてを作成するために32クロックしか必要としない。第2から第4のNCOの開始位相は次のように計算される。第2のNCO開始位相=第1のNCO開始位相+32*Fw;第3のNCO開始位相=第1のNCO開始位相+64*Fw;および第4のNCO開始位相=第1のNCO開始位相+96*Fw。32番目のシステム・クロック後の第4のNCOに記憶されている最終位相は、次のR1レジスタのサンプル中に使用するために位相RAM612に書き込んで戻される。126サンプルしか有しない信号セグメントの場合、第4のNCOは短く、30クロック周期しか繰り返されない。
【0030】
RAM612に記憶されている位相は32ビット幅のワードで記憶されている。これより低い24ビットは1つの搬送波周期の断片的位相を表し、これより高い8ビットは累積された整数の搬送波周期を表す。RAM612のワード・サイズは64ワードである。周波数RAM611はまた64エントリを含んでいるが、所望の衛星/ドップラー・ビンの周波数ワードを表す24ビットしか記憶していない。周波数RAM611と位相RAM612に含まれる64ワードは、それぞれのワードを1つのドップラー・ビンと1つの衛星に対応させて1つ以上の衛星に割り当てられ得る。1つのNCO構造は、最高64までの実現可能なドップラー信号を表すようR2レジスタに記憶されているドップラー信号を作成するために時分割方式となっている。例えば、64のドップラー・ビンは、64のデータ・ワードすべてを消費する1つの衛星に割り当て可能である。あるいは、32のドップラー・ビンは、これもまた64のデータ・ワードを消費する2つの衛星に割り当て得る。合計数がRAM612および611の64個のメモリ位置を超えない限り、図3に示すように衛星に対するドップラー・ビンのいかなる組み合わせでも割り当て可能である。
【0031】
図6aに示す位相差分回路613は、PNコード生成器回路に対するPN位相遅延補正を計算するために使用される。位相差分は32ビットの差分である必要はなく、32ビット長の位相ワードのさらに高い10ビットの10ビット差分でも十分であり、1/4周期の分解まで位相差分を整数および分数の周期で報告する。位相差分回路は、積分期間中に1つのコード位相ビンでコード位相を定常に保つために、生成された各ドップラー信号(1/4周期の分解まで整数および分数の周期の両方で)に対して発生する位相の差分を計算し、コード位相コンピュータ・ブロック(図1の60)にその差分を渡し、最終的にPN生成器ブロック(図1の40)に渡す。このようにして、R3PNコード信号は、受信信号のドップラー誘発コード位相シフトを補償し、1つの累積ビンでその相関の合計を定常に保つために時間シフトされる。GPS信号がドップラーとコード位相の間でコヒーレントであり、したがってコード位相遅延を補償するためにドップラー周期による範囲における累積シフトが使用可能であることは良く知られている。例えば、1575.42MHzのGPS信号搬送波周波数と1.023MHzのPNコードのチッピング周波数はコヒーレントであり、すなわち、各衛星内部でPNコード・クロックを生成するために搬送波周波数を生成する同一振動子が使用される。したがって、各PNコード・クロックは1575.42MHz/1.023MHz、または1540の搬送波周期/PNコード・クロックを表す。ドップラー搬送波周期を累積することによって(613の出力の位相差分を累積することによって)、図1の40によって生成された複製PNコード信号を受信信号とコヒーレントに保つために連続したコード位相調整を行うことが可能になる。この設計のレシーバは主として1/2チップ間隔のサンプル(R1、R2、およびR3レジスタ)を使用するので、1/2チップのコード位相調整を行う前に累積されなければならない整数ドップラー信号周期数は1/2*1540または770搬送波周期である。この結果、各ドップラー・ビン/衛星に対する位相差分量(図6aで生成され、図1のコード位相コンピュータ・ブロック60で消費される)を累積することにより、図1のPN生成器ブロック40にロードされるコード位相はすべての770.0の累積されたドップラー周期に対して1/2チップだけ調整される。
【0032】
RF実施態様に応じて、コード位相コンピュータは770周期の各累積に対して1/2チップを加算または減算してよい。例えば、RF回路が高電位側注入または低電位側注入を使用している場合(すなわち、ローカル振動子が所望の信号よりも高いかまたは低い場合)、受信信号はコード位相累積を低減させるかまたはコード位相累積を増加させる場合がある。この設計では、プロセッサは、累積されたドップラー周期がコード位相に対して加算するか減算するかを制御するAPADと呼ばれるパラメータ、すなわち自動位相拡張方向レジスタをセット可能である。
【0033】
図6aは、基準発振子のオフセット周波数と周波数変更の速度とを担当する補償回路も示す。これらのパラメータ、OSCL_RATEおよびOSCL_FREQは、制御マイクロプロセッサによって推定され、すべての衛星に対するすべてのドップラー測定値をオフセットするためにプロセッサによって書き込まれ、したがって基準発振子オフセット周波数を担当する。パラメータはFMクロック信号または測定エポック・クロックによって32ビットの累積器614にクロックされる。累積器は、すべての16番目のR1レジスタ負荷周期と同期しているクロック速度で、すなわち1ミリ秒あたり1回で実行される。累積器の出力はすべての16個の新しいR1レジスタ負荷周期に対してOSCL_RATE入力パラメータを1回加算することによって変更される。OSCL_FREQとOSCL_RATE*Nの累積された和は、割り込みと同期している次の測定エポック出力クロックで捉えられる際に、OSCL_ESTレジスタのプロセッサによって観測され得る。ビット調整を以下に示す。OSCL_FREQの24ビットは累積器に8ビットだけ上にシフトして調整される。10ビットのOSCL_RATEパラメータはその累積器とビット調整される。OSCL_ESTレジスタをドライブし、並列NCOに供給される出力24ビットは8ビットだけ上にシフトされる。すなわち、これらの出力は累積器の31番目から8番目のビットに関して述べているということである。OSCL_RATEパラメータの範囲は最大OSCL_RATE=1000*(4*0.1220Hz)=488Hz/秒と最小OSCL_RATE=1000*(0.1220/256Hz)=0.476Hz/秒である。
【0034】
図1のコード位相コンピュータ・ブロック60は次の関数を実行する。
a)メモリの各セグメントに対する絶対コード位相を追跡する。プロセッサはこのコード位相コンピュータ・メモリから直接的にコード位相を読み取る。
【0035】
b)ドップラー周期を計数することによってコード位相にドップラー誘発変更を累積する(コード位相における自動位相拡張)。
c)自動位相拡張成分を含む、PNコード生成器が信号の次の適用中に使用する半チップ(事前測位データ)の整数個数を計算する。
【0036】
d)R1内のセグメント数に基づいて整数コード位相の半チップ・オフセットを補償する。
e)MANL_CP_ADJ入力と呼ばれるプロセッサ書込み可能パラメータを介してドップラー搬送波周期の単位でコード位相へのプロセッサ命令マニュアル調整を担当する。
【0037】
コード位相コンピュータはPN生成器が各セグメントに対して事前測位ターゲット・コード位相を必要とする期間中はコード位相を累積する必要がある。したがって、16回/ミリ秒だけコヒーレントおよび非コヒーレントRAMの各BIN_LNGTHセグメントに対する開始コード位相を計算する必要がある。これは、ミリ秒あたりにR1レジスタに記憶される16個の異なるセグメントに対応している。図1のドップラー生成器ブロック50の場合と同様に、図1のコード位相コンピュータ・ブロック60は最高64の独自のコード位相レジスタを維持するために作業RAMを必要とする。
【0038】
便宜的に、コード位相レジスタには以下のフォーマットが提案される。このフォーマットはコード位相コンピュータによって維持される。各レジスタは図6bに示すように3つのセグメントに分割される。各レジスタに記憶されているコード位相は、各メモリ・セグメントの第1の1/2チップ素子のコード位相遅延を示している。各セグメント内の他の素子に対するコード位相遅延はそのセグメントの第1の素子から整数個の1/2チップだけ差し引いた数に単純に基づいている。
【0039】
ドップラー生成器の位相変更(change−in−phase)出力と整合するために分数チップが1/4搬送波周期の単位で累積される。このドップラー生成器は、コヒーレントなRAMに含まれる各相関器セグメントに対して処理される各R1レジスタ内の1/4搬送波周期の合計数を計算する。したがって、コード位相累積器の分数チップ部分は0から769.75周期の値をとり、その周期後それは累積器のコード長部分に搬送される。PNコードと搬送波がコヒーレントなGPSのLバンド信号では、各PNコード・チップに対して1540の搬送波周期、すなわち1/2チップ長に対して770がある。その結果、コヒーレンスを維持し、ドップラー誘発コード位相遅延変更に対処するためには、770の搬送波周期を累積し、次いで自動位相拡張と呼ばれる工程を達成する次フィールド(半チップ遅延)に繰り越すこの工程がある。
【0040】
同様に、累積器のコード長部分は1/2チップ遅延増分で0と1022.5チップの間の値、すなわち0と2045の間の整数値を取る。コード長部分が移行すると、累積器の整数コード長部分は1回増分される。累積器の整数コード長部分を含んでいるビット合計数は、1つの衛星を追跡するのに予測される最大値(トラッキング・モードで10時間)と、そのような信号の最大変更速度とに基づいてセットされる。
【0041】
コード位相コンピュータによって適用されるアルゴリズムは、Cコードの等価表記で最も良く説明される。モジュールのアーキテクチャは、ALU、ビット・シフター、およびRAMブロックによって表現可能である。記載されたアルゴリズムを実行する限り実際のアーキテクチャは重要ではない。主な必要条件は、コード位相コンピュータがすべての衛星および必要とされるすべてのドップラー信号(R2の固有値)に対するコード位相パラメータの更新を完了し、予測された事前測位コード位相をPN生成器にシステム・クロック周期の最小数である32周期以内で分配することである。このアルゴリズムは初期設定モードならびに実行モードで記述される。
【0042】
初期設定モードでは(積分ドエル期間開始前)次のことが発生する。
コード位相コンピュータ・メモリの各衛星セグメントに対して、整数コード長[i]=0;
コード長[i]=CP_OFFSET[i](構成ブロックに記憶されているコード位相オフセット・レジスタのコピー)
分数コード位相[i]=N*Delta_Cp;ここで、N=複数の定義されたNUM_BINSを有するセグメントの任意のブロックに対するビン数、Delta_Cpは同一衛星の後続ビンに対するコード位相における変更、一般に整数の搬送波周期であり、したがって1/2チップよりも遥かに少ないPNコードのステップ・サイズ・オフセットを表し得る。例えば、Delta_Cpは、77/1540チップ、すなわち0.05チップのPNコード・オフセットを考慮する77の搬送波周期であってよい。したがって、Delta_Cp/1540チップに比例する量だけ後続ビンをオフセットするためにDelta_Cpを使用してよい。パラメータDelta_Cpは、制御プロセッサにより衛星ごとに制御可能であり、いかなる整数搬送波周期値にでもセット可能であり、したがって特定衛星の複数コード位相ビンに対するオフセットのステップ・サイズを1/1540チップ、すなわち0.000649チップほど小さいステップ内とし得る。この方法で、1つのビンから別のビンへの遅延差分を1/2チップ遅延より遥かに精密に調整可能である。
【0043】
実行モードでは、
この工程は一般に、選択された衛星/ドップラー・ビンに対してドップラー生成器がR2を生成した後のある時点で実行される。各コヒーレントなRAMセグメントに対して各R1セグメントが衛星ごとに処理された後のコード位相を更新する工程を次に示す。
【0044】
【数1】
次のPNコード事前測位データの作成
次回、この特定衛星セグメントがPNコード生成器によって事前測位されることが必要になると、PNコード生成器にはR1データのセグメント数だけオフセットされたコード長レジスタに記憶されている半チップの整数計数が与えられる。より具体的には、事前測位PN計数=128*セグメント数+コード長レジスタである。ここで、セグメント数とはR1のデータ・セグメント数(0から15)のことである。128による乗算は単純にビットを7桁シフトすることによって実施し得ることに留意されたい。最後に、事前測位PN計数は、次の関数によるいかなるオーバーフローまたはアンダーフローをも補償する必要がある。
【0045】
【数2】
図4で、PN複製コード生成器320の出力がサンプリングされ、入力信号セグメント化シーケンスと類似の方法で2つのR3レジスタ324(1つだけを図示する)に並列化される。R3レジスタ内のサンプル数は、Div128/126分周期ブロック314のセグメント長出力に応じて128サンプルまたは126サンプルのどちらかである。R3レジスタはマルチプレクサ330によって乗算器ブロック328に結合される。
【0046】
図7で、ROMベースのPNコード生成器例は、要求された32のシステム・クロック以内でR3レジスタの128の状態すべてを生成する。シフト・レジスタ702および704の内容は確定的であり、1023の状態それぞれが選択されたコードの1つの特定ビットを定義する。シフト・レジスタの状態は対応する参照用テーブルROMに記憶されている。G1参照用テーブルROM706は1023ビット(128ワード×8ビット)を必要とし、G2参照用ROM708は2176ビット(128ワード×17ビット)を必要とする。
【0047】
1つのシステム・クロック周期において、G1およびG2ROM対は、並列EXORおよびMUXブロック710と共に、選択された信号に対するPN生成器出力の8つの連続する状態を表す8つの並列ビットを作成する。第1のビットは、ROMへの入力アドレスに8を乗じることによって表されるビット位置(すなわち、PNコード・ビット状態番号)と一致する。R3レジスタは128ビットを捉える。PN生成器からの各ビットは2回複製され(R3は、1.023MHzのPN生成器の2.046MHz速度のサンプリングを含んでいる)、したがって、G1/G2および並列EXORおよびMUXブロックは事前ロードのために64ビットのPNシーケンスを作成する必要がある。R3レジスタは16ビット長のシフト・レジスタの8つのコピーとして構成される。最後の8つのコピーはR3レジスタの128ビットを含んでおり、最初のコピーはG1/G2ROMおよび並列EXORおよびMUXブロックによってロードされたシフト・レジスタ・ロード・レジスタである。
【0048】
回路並列は16ビットのシフト・レジスタをロードする。事前ロード・モードでは、回路は9クロック周期で9個のレジスタを連続してロードする。シフト・レジスタがロードされると、R3レジスタの状態は選択されたPNコードの部分を表し、シフト・レジスタの第1のビットは最も近接した状態番号と一致するビットである(対象状態の16クロック周期以内)。次いでシフト・レジスタは、R3レジスタを所望の開始状態、すなわちコード周期コンピュータによって計算され、事前測位PN計数パラメータによってPN生成器に分配された状態に事前測位するためにクロック周期の残り数にクロックされる。事前測位計数の上位7ビットは直接ROMに移動する。R3レジスタを構成する16ビットのシフト・レジスタの9つすべての内容を参照するアドレスを生成するために、−1から+8までのアドレス計数がアドレスに加算される。下位4ビット(すなわち、残り)は、R3レジスタを所望の初期設定状態に置くために必須の整数のクロックを表す。
【0049】
上述のように、R3レジスタには2つのコピーがあり、そのどちらもG1/G2ROMと並列EXORおよびMUXブロックの1つのコピーによってドライブされている。一実施形態では、これら2つのR3レジスタで事前ロード状態と実行状態とが交替する。実行状態では、R3レジスタはクロックあたり1回シフトされる。PNビットの連続したストリームがR3レジスタにロードされるように、要求されるコードの次の16ビットが正確なクロックでロード・レジスタにロードされる。図8は並列EXORおよびMUXブロックのさらに詳細なブロック図である。いかなる信号に対しても1つの並列クロック周期に8つの連続したビットを生成するために、回路は10ビット間隔の途中でG2シフト・レジスタからのいかなる2ビットでもXORする回路を複製する。したがって、8つの各ビットに対して2つの10ビット・データ選択器と1つのXORゲートが使用される。さらに、G2シフト・レジスタROMは、10から1の選択器が8ビットのそれぞれに対する正確な10ビット範囲を参照し得るように、合計17の合計状態ビットを生成する。
【0050】
図4では、相関は128タップの高速フラッシュ並列相関器332によって実行される。この相関器332は、複素数(2ビットのI/2ビットのQ)R1レジスタと複素数(1ビットのI/1ビットのQ)R2レジスタと実際の1ビットのR3レジスタとの内容をサンプルごとに相関し、すべてのタップを合計してSUMIとSUMQ出力を形成する。
【0051】
相関器によって実行される数学的演算は図9aおよび次の添付の擬似コードで記述し得る。R1レジスタが、R1i[k]およびR1q[k]と呼ばれるI/Qの128のサンプルからなると仮定する。ここで、kはR1レジスタ内のサンプル数であり、0<=k<=最大とする。同様に、R2レジスタは、R2i[k]およびR2q[k]と呼ばれるI/Qの128のサンプルからなり、0<=k<=最大とする。最後に、R3レジスタは、R3[k]と呼ばれる実際のPNコード・シーケンスの128のサンプルからなり、0<=k<=最大とする。この実施形態では、最大値は、R1レジスタが128サンプルのR1値を含んでいるか126サンプルのR1値を含んでいるかによって127と125の間で変化する。R1iおよびR1qという項は+1、+3、−1、および−3の値を取り得る。R2iおよびR2qは+1と−1の値を取り得る。R3の値は+1または−1の値を持ち得る。
【0052】
【数3】
同相の求積成分をさらに展開し、収集すると次が生成される。
【0053】
【数4】
最後に、R1×R2の複合積は積レジスタPi[k]およびPq[k]と記述可能である。ここで、
【0054】
【数5】
積レジスタPiおよびPqはR1とR2のそれぞれの値に対して一定しており最大の素子を含んでいる。最後の和(SumiおよびSumq)は、次のようにR3×積レジスタ(PiおよびPq)の項で記述可能である。
【0055】
【数6】
時間間隔中に実行される相関数を最大にするために、式[5]および[6]の合計であるSumiおよびSumqはこの関数を達成する1つの大きな論理ブロックによってパイプライン処理可能な1クロック周期で計算される。
【0056】
図9aは、フラッシュ相関器ブロックの好ましい実施形態を示す。式[1]から[6]はPiとPqの積レジスタの各素子で実行される数学的演算およびそれに続く出力であるSumiとSumqとを記述している。フラッシュ相関器の特有の設計はR1データ入力とR2データ入力に関連付けられたデータの符号化法に非常に依存している。R1入力サンプルのI/Qサンプルの符号化を次のように仮定する。
【0057】
【数7】
R2の1ビットのI/Qサンプルは次のように符号化される。
【0058】
【数8】
R3の1ビットのサンプルは次のように符号化される。
【0059】
【数9】
図9bは、2ビットのI/QのR1サンプルにR2レジスタすなわち積レジスタ326の1ビットのI/Qサンプルを乗じた積に関連付けられたビット・パターンの64すべての実現可能な組み合わせも示している。したがって、R1*R2の内積を形成するためにサンプルを2の補数による記法に符号化する必要はない。SumiとSumqの出力を生成するためにPi[k]およびPq[k]論理ブロックの乗数の128すべての出力が別個のI/Qのデータ経路で合計される。フラッシュ相関器の加算器の出力は常に偶数なので、加算器の出力は1ビット切頭される(図9aの出力経路を参照のこと)ことに留意されたい。論理ブロックは、2で割る工程を組み込んだ図9bの真理表を複製するだけでよい。「Pi_scaled」の列は「Piの1要素」の2倍になる列とは異なり、「Pq_scaled」の列は同様に「Pqの1要素」の2倍になる列とは異なる。この方法でR1データの4つの入力状態(+1、+3、−1、−3)を符号化し、論理素子による乗算を達成することにより2の補数の数学を回避することができる。2の補数の数学はデータ経路にもう1つデータ・ビット(例えば、I/QのR1レジスタに3つずつ)を必要とし、さらなるハードウェア素子を使用する。
【0060】
図9cは、図4の乗算器ブロック326および332にそれぞれ対応する第1および第2の乗算器ブロック900および902を含む相関器例のブロック図である。図9cは、図4の加算ブロック333に対応する加算ブロック904のセグメント数により128の並列相関器の出力の加算も示す。この実施形態では、R1レジスタ出力は、126サンプル長である最後のセグメントを除くすべての信号セグメントに対して128サンプル長である。セグメント選択信号の制御下で16番目の信号セグメントの加算中は相関器127および128の出力は無視される。
【0061】
相関工程が図10aに概略的に示されている。積レジスタPを生成するためにR1レジスタとR2レジスタからの入力サンプルが乗算される。次いで積レジスタPは一定に維持され、一方、複製PN生成器のコード位相遅延の所定範囲(R3レジスタに記憶されている)は最後の乗数に適用される。次いで乗算器出力の128の状態すべてが加算器ブロック333で合計される。
【0062】
R3レジスタは、特定のコード位相遅延に対する複製PNコードの128の状態を含んでいる。コード位相遅延ごとにコヒーレントなRAMメモリ334が、テストされた実現可能なコード位相遅延のそれぞれに1つずつの多数の別個の累積器として使用される。半チップ・モードでは、R3レジスタの内容はクロック周期につき1/2チップ遅延だけ進められ、コヒーレントなRAM334は、コヒーレントなRAMの各メモリ位置がコード位相遅延の連続した1つの半チップ遅延トライアルを表すように、1つのアドレスだけ進められる。例えば、遅延0に対するR3レジスタの相関結果が遅延0の累積器のアドレスに書き込まれ、遅延1(半チップだけ異なる)に対するR3レジスタの相関結果が遅延1の累積器のアドレスに書き込まれる(以下同断)。すべての実現可能なコード位相遅延を表す信号または衛星あたり最高2046の半チップまでがテストされ、または所定数のコード位相遅延がテストされ、対応する数のコヒーレントなRAMメモリ位置だけを充填する。1チップ・モード(図10bに示し後述する)では、連続したコヒーレントなRAMアドレスは1チップ間隔の遅延を表している。
【0063】
R3レジスタの2046の実現可能な状態はすべて、連続したメモリ位置のコヒーレントな累積RAM334に合計される独自のSUMIおよびSUMQ出力を形成する。レシーバは、コヒーレントな累積がNミリ秒を超えるようにプログラム可能である。ここで、各衛星は、サーチ対象の各衛星に対してN値を記憶し、特定の衛星のサーチ中にN値をコヒーレントな累積器に適用することによって、Nの異なる値を超えるようプログラム可能である。
【0064】
レシーバの並列化を、単にレシーバまたはその一部の複数のコピーを含めることにより、またはメモリ70および80のサイズを拡大しそれに従ってシステム・クロック速度を増加させることにより、4096を超えるサーチ・ビンのあるアーキテクチャで拡張してよい。例えば、メモリ70および80のワードカウントを倍増することによって8192のメモリ位置が生じる。これによってレシーバは、元の4096ではなく、8192の独自の衛星/ドップラー/コード位相トライアル・ビンを計算する機能を得る。R1レジスタ(1ミリ秒の1/16)の1更新周期内で8192の衛星/ドップラー/コード位相トライアル・ビンすべてを処理するには、システム・クロック速度を128*1.023MHzより大きいかまたは等しくする必要がある。これを行う別の方法は、128サンプルよりも大きくまたは少なくセグメント長を変更することである。例えば、セグメント長が256サンプル長にされた場合、コード位相テスト空間の2046の半チップをカバーするために、システムは7つの256サンプル長のセグメントと1つの254サンプル長のセグメントに対して部分相関を実行することにより、1ミリ秒の長さのPNコードをセグメント化する。これはさらに、レシーバに、同数の相関(4096)を本来達成するための速度の半分のシステム・クロック速度を考慮して、またはクロック速度が同じ値に保たれる場合は2倍の相関数(8192)を処理することを考慮して、連続した部分相関を実行するためにR1更新周期あたりにさらに多くの時間を与える。
【0065】
スペクトラム拡散信号セグメントは1度R1レジスタに記憶されると、後続の処理は入力クロック速度からは独立したものとなる。したがって、相関器、PN生成器、ドップラーNCO、および累積RAMが十分高速に実行されている限り、1、2、4、または8の信号または衛星に対するコード位相空間全体を処理することが可能である。例えば、PNコード生成器、R3レジスタ、およびコヒーレントなRAMが(8*2048相関)/(1/16*0.001秒)MHzでクロックされ、累積RAMが8*2048ワードを保持するように拡張され、またその分だけマルチプレクサとコヒーレントな累積RAMのタイミングをとることによって、8基の衛星に対する完全なコード位相空間サーチが実行される場合がある。
【0066】
このアーキテクチャ例は、半導体工程の縮小に伴い増加するクロック速度を利用し得るクロック速度のスケーラビリティを示している。指摘したように、相関器配列は、特定の問題に必須のサーチ(コード位相およびドップラー)ビンの合計数によって様々なクロック速度で実行されるようプログラム可能である。
【0067】
1つの衛星に対して最高2046までの実現可能な遅延の相関テストを計算する間、次のセグメントの収集時間中(この実施形態では約1/16KHzの期間)はR1レジスタの内容は定常に保たれる。この期間中、所定数のコード位相および/またはドップラー・ビンが以前収集したセグメントに関してサーチされる。すべてのコード位相が1つのドップラー・ビンに関してサーチされると、新しいドップラー・ビンをサーチするために新しい値がR2にロードしてよい。
【0068】
図11では、コヒーレントな積分ブロックが、最高4096までの同相および1/4相関の和を、SUMIおよびSUMQ信号に対する10または10を超えるビット幅の積分器からなるメモリ配列102に累積する。この配列は、特定の衛星PNコード、コード位相範囲、およびドップラー周波数に対応するブロックにセグメント化される。4096のI/Qメモリ位置のそれぞれを、1つのドップラー周波数での1つの衛星に対する相関結果、すなわち1つのコード位相遅延(半チップ)を保持する1つの累積器と考えてよい。配列102は、メモリ・アドレス更新あたり単一のクロック周期でパイプライン処理するために別個の読み取り/書込み入力経路により構成することが好ましい。1周期の読み取り、1周期の書込み、および真のデュアル・ポート・メモリ設計を可能にするために単一ポート・メモリ上のクロック周波数を倍増して、例えば読み取り処理と書込み処理を分離するためにAメモリとBメモリが使用されるデュアル・シングル・ポート・メモリ方式を含めて、メモリ素子の更新あたり1クロック周期に処理が限定されている限り、他の構成も実現可能である。
【0069】
1つのドップラー周波数での1つの特定コード位相遅延、すなわち1つの衛星に対応するフラッシュ相関器の和がSUMIとSUMQ入力を介してコヒーレントなメモリに入力される。各クロック周期はSUM1とSUMQの2つの入力の1つの相関に対する相関の和を分配する。フラッシュ相関器出力は、制御プロセッサまたはDSPの制御下でダイナミックレンジを低減するように104で事前シフト・パラメータにより指定される固定数のビットが切頭される。特定の衛星のサーチ中、サーチ対象の衛星ごとに事前シフト値を記憶し、その事前シフト値をシフターに多重化することにより事前シフト値はサーチ対象の衛星ごとに構成可能である。アドレス・シーケンシングはアドレス0から開始され、SUMIとSUMQのすべての相関器サンプルに対して1つのアドレスを増分する。コヒーレントなメモリ配列の4096のワードは次のR1サンプルが使用可能になる前に更新される。
【0070】
コヒーレントな累積器は、各衛星に対する選択可能なPDIレジスタ設定に対応する整数ミリ秒全体を合計する。積分は、固定点が入力量SUMIおよびSUMQを2−nで倍率変更する整数固定点である。コヒーレントな積分期間は、1ミリ秒の増分で1から20ミリ秒(1つのGPSナビゲーション・メッセージ・ビット時間)で変更可能である。例えば1ミリ秒のコヒーレントな積分の場合、最後の和が図4の非コヒーレントな積分ブロック336に伝達される前に、16の連続したR1レジスタ(信号セグメント1−16に対応する)が処理され、コヒーレントな積分メモリに合計される。1ミリ秒終了時にコヒーレントなRAMセグメントが消去される。1ミリ秒終了時に、コヒーレントなRAMセグメントが除去される。システムがナビゲーション・ビットの特定シーケンスの知識を有している場合、コヒーレントな積分期間は1ビット期間(20ミリ秒)を超えた延長もまた可能である。20ミリ秒のコヒーレントな積分のためには2ミリ秒までの正確なローカル時間の知識が要求される。
【0071】
メモリに対する第1の更新(すなわち、コヒーレントな和の第1の反復)時には、加算器108のポートに0を強制的に入れて、加算器108のポートをドライブするANDゲート106が消去される。相関器からの第1の相関結果はメモリに直接的にロードされる。4096の積分器を形成するためにANDゲートを有する加算器に以前の累積を渡すことにより後続メモリの和が形成される。PDI間隔の最後の和から1つのR1セグメントだけ後にANDゲート106出力は0にセットされる。読み取り関数は所望の和をメモリからフェッチして正常に動作する。その和は後述する非コヒーレントな積分器ブロックに渡され、これにより捉えられる。最後に、次のコヒーレントな積分期間に対して工程を新たに開始して次のコヒーレントな間隔の第1の和がメモリ・アドレスに書き込まれる。
【0072】
いくつかの演算方式では、例えばPDIが20ミリ秒またはそれ以上にセットされ、かつ/または事前シフト倍率が低くセットされ(例えば、20または2−1に)、信号が予想以上に強かった場合、コヒーレントな積分器は10またはそれ以上のビット幅のダイナミックレンジだけオーバーフローする場合がある。複数のスペクトラム拡散信号のそれぞれに関して倍率を調整することにより累積オーバーフローを防止してよい。一実施形態では、スペクトラム拡散信号のそれぞれを相関した少なくともいくつかの結果が、例えばPDIを低め、かつ/または事前シフト・パラメータを高めることによって異なる倍率で倍率変更される。
【0073】
図11では、オーバーフロー検出器110はメモリ配列102への入力に結合されている入力と、加算器108およびオーバーフロー計数更新論理112に結合されている出力とを有する。オーバーフロー状況が発生した場合、積分器出力は最大値または最小値にセットされる。次いで計数器114は、非コヒーレント積分器が実行中である限り、64の実現可能なビン(ここでいうビンとは、ピーク検出器ビン、すなわちドップラー・レジスタの数のことである)の1つによって定義されるオーバーフロー状況数を記録し、これを合計する。例えば、非コヒーレントな積分器が200ミリ秒間実行されるようにプログラムされており、PDIが10ミリ秒にセットされている場合、その特定のビン用のオーバーフロー計数器は、200ミリ秒の非コヒーレントな積分「実行」期間中にそのビンの中のコヒーレントな積分器のオーバーフローの合計数を計数する。この実施例では、最高20までのオーバーフローが検出される場合がある。次いで制御プロセッサは、ドエル中にオーバーフローが全くまたは少ししか発生しなかったことを検証するためにその出力をピーク検出器出力の一部として読み取り得る。
【0074】
図12では、非コヒーレントな積分器は最高4096までの信号量の和を、前述のコヒーレントな積分ブロックと同様にセグメント化されたメモリ配列122に累積する。各累積の和は、1つのドップラー周波数に1つのコード位相遅延(半チップで)として、1つの信号または衛星に対する相関結果を保持する。コヒーレントな積分器の場合のように、各メモリ・ブロックは、固定点倍率がブロック全体に関連付けられている固定点の倍率変更を使用する。コヒーレントな積分器は、10またはそれ以上のビット幅のコヒーレントなI/Q入力を、上記のアルゴリズムを使用してI/Q信号量の近似値を計算するJPL量検出器124に提供する。この入力は特定セグメントのコヒーレントな積分間隔の終了と同期している。
【0075】
非コヒーレントな積分器は、量検出器124からの10またはそれ以上のビット幅のポートと、非コヒーレントな累積メモリ配列122(10またはそれ以上のビット幅)の内容を等価の量にシフトするUPシフター128からの18ビット入力ポートとを有する加算器セル126も含む。非コヒーレントなメモリの倍率変更された出力が新しい量(最新のコヒーレントの和)に加算され、これはダウン・シフター132によって10またはそれ以上のビットのメモリ配列のダイナミックレンジにシフトされる。
【0076】
優先符合器論理ブロック134は、ダウン・シフターの出力量を記録し、後続の累積にオーバーフロー状況が発生することを防止することが必要な場合に倍率をシフトするようラッチしたPE信号を倍率変更論理ブロック136に入力する。特に、メモリ素子がアクティブなMSBビットを有する場合、倍率変更論理136は、次にそのセグメントがアクセスされた際に適切な比率を適用してオーバーフローを防止するように比率を1つだけ増分する。倍率変更論理は、PE状態フラグがラッチされてから次のセグメントが処理されるまでに非コヒーレントな大域的倍率RAM138の内容を更新する。非コヒーレントな大域的倍率RAMは「現在の」比率と「次の」比率の両方の量を含んでいる。これらはどちらも非コヒーレントな積分の開始時には0に初期設定されている。各スケール量は、対応するアップ・シフターおよびダウン・シフターに対するビット・シフト数を表す。アップ・シフター128は「現在の」倍率を取り、ダウン・シフター132は「次の」シフト量を取る。0はシフトしないことを示しており、1は1ビットシフトすることを示している(以下同断)。「次の」比率は、ラッチされたPE値の内容を前の「次の」倍率に加算することによって更新される。これは、1つの「現在の」倍率記憶に、次のアップ・シフトを次のダウン・シフトより1つ少なくすべきであるか否かを示す単一ビットを加えたものを使用することによっても達成し得ることに留意されたい。これは、現在および次の指数値を記憶するのとは対照的であり、倍率変更回路にメモリ・エリアを保存している。どちらの場合でも、相関器ブロック全体は1つの指数値またはブロック値によって倍率変更される。一実施形態では、最大累積量の後続の累積が累積オーバーフローを生じると判定された場合、所定の位相遅延の1つ以上に対する後続の累積量はすべて共通の倍率で倍率変更される。
【0077】
図4では、ピーク検出器および出力レジスタ338は、制御プロセッサが検出状況を判定するのを助け、また信号検出のために積分器出力をスキャンするために要求される処理量を低減するために、非コヒーレントなメモリに結合される。ピーク検出器およびレジスタは、信号追跡経路(コードおよび搬送波)も提供する。さらに、検出器およびレジスタは、プロセッサが非コヒーレントな積分RAMの4096ワードすべてを読み取ること、およびメモリのデータの各セグメントの信号検出状況をテストすることから解放する。ピーク検出器および出力レジスタはRAMの更新につき1回、非コヒーレントな積分RAMをスキャンする。
【0078】
図13では、ピーク検出器は、セグメント(P)の最大量の信号のアドレスを記憶するためのレジスタ142と、セグメント(NP)の次に最大量の信号のアドレスを記憶するためのレジスタ144と、セグメント(NNP)の次の次に最大量の信号のアドレスを記憶するためのレジスタ146と、セグメント(SUM_MAG)の信号量の総和を記憶するためのレジスタ148と、最大信号量(P_DAT)を記憶するためのレジスタ150と、次の最大信号量(NP_DAT)を記憶するためのレジスタ152と、次の次の最大信号量(NNP_DAT)を記憶するためのレジスタ154と含んでいる。64ワード×86ビットの出力レジスタRAM156はこれらのパラメータを記憶する。各RAMワードは1セグメントのデータ(1つのドップラー、1つの衛星、および1つのコード位相遅延)と一致しており、メモリに関連付けられたビット位置は様々な素子と一致する。出力レジスタRAMは、制御マイクロプロセッサによって読み取られた場合、最下位データ・バス・ビットに各パラメータの最下位ビットが現れるように、16ビットのワード(P、NP、NNP)、32ビットのワード(SUM_MAG)、および16ビットのワード(P_DAT、NP_DAT、NNP_DAT)にマッピングされる。コヒーレントなオーバーフロー計数、非コヒーレントな倍率のような他の値は、ピーク検出器データが出力レジスタRAMに転送されるのと同時に出力レジスタで更新可能である。
【0079】
セグメント内のすべての信号量の和を、ピーク信号対平均雑音の近似値を計算するために使用してよい。ピーク検出器および出力レジスタの関数は、非コヒーレントな積分器の更新工程中(すなわち、コヒーレントな積分器間隔の終了に対応する時間の1/16ミリ秒セグメント)に実行するか、または次の非コヒーレントな積分器更新前の期間中なら何時でも実行してよい。一実施形態では、最大量の位相遅延に対応する近似位相遅延判定は、第1と第2の最大相関量の位相遅延差の量が1単位の位相遅延と等しいか否かを判定することによって確認される。
【0080】
コヒーレントなRAM捕捉関数、すなわち図1に示す出力レジスタ・ブロック91の一部は、1つ以上の検出された衛星に対する実際のコード位相遅延に対応する1つ以上のコヒーレントなメモリ空間からコヒーレントな和を(制御プロセッサによって後で読み取られるように)捉え、バッファするために使用可能である。次いでコヒーレントなRAM捕捉バッファは、バイフェーズデータ変調を復調する従来の方法を使用して衛星伝送50 BPSデータ・シーケンスを直接的に復調するために制御プロセッサによって読み取られ得る。レシーバが、リアルタイム衛星伝送エフェメリス、クロック補正、アルマナック、UTCオフセット、および電離層遅延データ、ならびにHOWというワードに符号化された正確な時刻を収集し得るのは、この経路である。
【0081】
1つのドップラー周波数での単一スペクトラム拡散信号の位相遅延すべてのサーチを検討する。PNコード生成器はその通常の速度1.023MHzの少なくとも32倍の速度でクロックされ、少なくとも32*1.023MHzのR3レジスタのクロック速度を提供するためにR3レジスタは少なくともその2倍の速度でクロックされる。この速度で、PNコード生成器は、それ自体が1ミリ秒の1/16でR1の次の信号セグメントを収集するために要する時間の半分の時間で周期を丸1回転させ、R3レジスタの複製コードセグメントはすべての実現可能な2046状態(遅延)をとる。
【0082】
図10aの処理フローでは、R1レジスタとR2レジスタが上述のように信号とNCOセグメントを記憶している間、PN生成器は1023回クロックされ、R3レジスタは2046回クロックされる。この結果、すべての実現可能な0.5チップのサンプルが、乗算器ブロック326で形成されたR1×R2の複素数の積と比較される。R3レジスタの2046の状態のそれぞれは対応するSUMIとSUMQの相関器出力を生成する。図4では、これらの出力は加算器を介してNミリ秒のコヒーレントな累積RAM334に分配される。SUMIとSUMQ相関器出力の2046の出力のそれぞれは、Nミリ秒のコヒーレントな累積ワードの2046の実現可能な同相ワードおよび1/4メモリ・ワードのそれぞれに加算される。コヒーレントな累積RAMの各ワードは2046の実現可能な0.5チップのPN位相遅延のそれぞれ1つを表す。16セグメントのそれぞれ1つに対して、R1レジスタとR2レジスタはそれらの対応するデータを記憶し、保持する。R3レジスタは2046のコード位相状態すべてを呈し、これらの状態のそれぞれの間での相関器出力がコヒーレントな累積RAMの連続したアドレスに加算される。次のセグメントがR1レジスタとR2レジスタに収集されるとこの工程が繰り返される。16セグメントすべての処理後、コヒーレントな累積RAMは1ミリ秒の処理に対するすべての実現可能な0.5チップPN位相遅延の相関の和を含んでいる。コヒーレントな累積の和は、プログラム可能ないくつかの整数ミリ秒間は継続可能である。
【0083】
相関器は、複数の衛星に対する相関結果も生成する場合がある。図4では、マルチプレクサ328および330は、ドップラー信号の複数の発信源およびPNコード信号の複数の発信源とをそれぞれ選択する。このマルチプレクサのタイミングを適切にとることにより、相関器は、短縮したコード位相テスト範囲に対する複数の相関出力を計算し得る。この設計は、時分割多重化によって、すべての実現可能な衛星信号全体の処理を達成するために1つの時分割PNコード生成器と1つのドップラーNCO生成器しか必要としない。
【0084】
図3の表の3番目のエントリは、例えば、それぞれコード位相不確定性空間の4つの異なるドップラー周波数と512の半チップでサーチされる2つの衛星を表している。信号のコード位相は、遅延の512の半チップ内に置くに足る精度を以って認識されているものと仮定する。自動GPSの多くの状況下で、かつ支援された演算方式で可能である。制御プロセッサは、レジスタを制御するために書き込むことにより特定方式用にレシーバを構成する。コヒーレントな、また非コヒーレントな累積RAMは、それぞれを512ワード長として8つのセグメントに分割される。8つのセグメントのそれぞれを、マルチプレクサ330のタイミングをとることにより、またR3レジスタ324をドライブするPNコード生成器320に事前相関シフトをプログラミングすることにより、所望のコード位相の512半チップにマッピングし得る。これは8つの特定コード位相サーチ範囲を4096ワードの使用可能な累積RAMにマッピングするが、ここでNを観測対象の衛星数とすると、使用可能なコード位相サーチ範囲は4096/Nである。N=1またはN=2の場合、最大コード位相サーチ空間はPNコード・シーケンス長によりドップラーあたり2046の半チップである。
【0085】
この実施例は0.5チップのサンプル間隔を示している。R1レジスタ、R2レジスタ、およびR3レジスタをドライブする回路のクロック速度をそれぞれ2倍または4倍することによって、このサンプル間隔を0.25チップ間隔または0.125チップ間隔に縮小してよい。これにより、この倍率を約数としてコード位相サーチの範囲が縮小されるということに留意されたい。例えば、1023チップが0.5チップ間隔でテストされる場合、R1、R2、およびR3レジスタ・ドライブ回路のサンプル速度を2倍にすることにより、システムは0.25チップ間隔でコード位相遅延の約511チップをテストし、より正確なコード位相測定値を生成することができる。何故ならば、システムはより緊密な間隔の相関サンプルを作成するからである。ISIP出力サンプルに対して0.5×クロック速度とし、したがってサーチャー数を4096より多く増やすことにより、サーチャー数を増やすためにサンプル間隔を単一チップ間隔まで増加させてもよい。例えば、次の表はレシーバ・データ入力速度の4つの実現可能な状態を規定している。
【0086】
【数10】
RAMセルの合計数は4092のままだが、測定RAMの割り当ては段階的に1、1/2、1/4、または1/8のチップ間隔となる。一実施形態では、4基もの衛星を完全なコード位相テスト範囲に対して同時に(1チップ間隔で)テストし得る。別の実施形態では、テスト対象の位相遅延合計数が4092の1/8チップの合計を超えない限り、12基もの衛星を低減された位相遅延でテストし得る。
【0087】
1/2チップまたは1チップ間隔を達成する別の方法は、反復あたり2つの半チップごとに各後続クロック周期のR3レジスタに記憶されているPNコードの位相を増分することである。これにより、PNコード長全体を通して1023の実現可能な位相遅延だけが作成され、したがって4092の相関器によってテストされるべき最高4つまでの完全な位相遅延が考慮されることになる。この方法の場合、R3レジスタがクロックあたり1/2チップ進んでいるか1チップ進んでいるかに関わらず、R1レジスタは1/2チップ間隔でサンプルを記憶する。
【0088】
図10bは、これがどのように達成されるかを示している。前述のように、積レジスタPを生成するためにR1レジスタとR2レジスタからの入力サンプルが乗じられる。次いで積レジスタPが一定に保たれる一方、複製PN生成器のコード位相遅延の所定の範囲(R3レジスタに記憶されている)は最後の乗算器に適用され、次いで乗算器出力の128の状態すべてが加算器ブロック333で合計される。
【0089】
R3レジスタは、特定コード位相遅延に対する複製PNコードの128の状態を含んでいる。コード位相遅延ごとに、コヒーレントなRAMメモリ334は、テスト対象の実現可能なコード位相遅延のそれぞれに1つずつ、多量の別個の累積器として使用される。1チップ・モードでは、R3レジスタの内容はクロック周期あたり2つの半チップの遅延だけ進められ、コヒーレントなRAM334は、コヒーレントなRAMの各メモリ位置がコード位相遅延の連続した1チップ遅延トライアルを表すように1アドレスだけ進められる。例えば、遅延0に対するR3レジスタの相関結果は遅延0の累積器アドレスに書き込まれ、遅延1に対するR3レジスタの相関結果(1チップの差)は遅延1の累積器アドレスに書き込まれる(以下同断)。対応するコヒーレントなRAMメモリ位置だけを埋めて、すべての実現可能なコード位相遅延を表す衛星あたり最高1023までの完全なチップがテストされるか、または所定数のコード位相遅延がテストされる。
【0090】
R3レジスタの1023の実現可能な状態のそれぞれが、連続するメモリ位置にあるコヒーレントな累積RAM334に合計される独自のSUMIおよびSUMQ出力を形成する。レシーバは、Nミリ秒にわたるコヒーレントな累積となるようにプログラム可能である。特定の衛星をサーチ中の場合、サーチ対象の衛星ごとにN値を記憶し、そのN値をコヒーレントな累積器に適用することによって、各衛星は異なるNの値にわたってプログラム可能である。この代替モードは、信号サンプルが1/2チップ間隔でR1レジスタにロードされることを要求するが、間隔が1/2チップのR3レジスタはシステム・クロック周期あたり1チップ(2つの1/2チップ)で進められる。
【0091】
一実施形態では、各相関トライアルを小さいコード位相オフセット(すなわち、1/2チップ間隔より少ない)をセグメントPNコード生成器に間に合うようにシフトさせて、複数の相関トライアルを同じ衛星に割り当てることにより1/2チップのR1とR2間隔を使用して半チップより少ない間隔が生成される。図14では、例えば第1のコード複製信号セグメントが0、0.5、1.0、1.5チップ間隔で出力を生成する。第2のコード複製信号セグメントは、0.125、0.625、1.125、1.625チップ間隔で出力を生成して、第1の信号セグメントから1×1/8チップだけオフセットしている。第3のコード複製信号セグメントは、0.250、0.750、1.250、1.750チップ間隔で出力を生成して、2/8チップだけオフセットしている。第4のコード複製信号セグメントは、0.375、0.875、1.375、1.875チップ間隔で出力を生成して、3/8チップだけオフセットしている(以下同断)。このようにして、1/8チップ間隔の出力が生成され得る。一般に、複製信号の第1の時間シフトと第2の時間シフトの間の差はサンプル速度の時間間隔の分数倍である。
【0092】
Delta_Cpパラメータを770搬送波周期より少ない少量にセットすることにより、1/2チップ遅延より少ないオフセットが達成される。例えば、1/8チップのオフセットを実施するために、Delta_Cpパラメータは1/8*1540または192.5搬送波周期にセットされる。これは、各テスト・ビンを192.5搬送波周期の量を連続的に増やしてオフセットし、影響を受けた衛星に対するコード位相コンピュータ・ブロックの対応するFractional_Code_Phase[i]項をオフセットする。この結果、さらにオフセットされたビンが770搬送波周期の限度だけ早く移行し、したがって他の少ないオフセットよりも早く(離散的1/2チップの刻み幅の)コード位相補正を適用する。すなわち、コード位相補正の工程は依然として1/2チップの物理的な工程だが、1つのビンが補正を適用する時間は、影響を受けたビンのそれぞれに1/2チップよりもかなり少ないコード位相遅延を表す平均オフセットをもたらすDelta_Cpパラメータに比例した後続ビンとは異なる。
【0093】
図4では、次いでNミリ秒後のコヒーレントな和は量検出器を介して渡され、Mミリ秒の非コヒーレントな累積RAM326に加算され得る。数Mもプログラム可能である。M間隔が大きいほど、信号処理利得は高い。コヒーレントな積分のNミリ秒間隔は周波数サーチの帯域幅を1/(0.001*N)Hzにセットする。
【0094】
Nミリ秒のコヒーレントな/Mミリ秒の非コヒーレントな積分演算方式では、サーチャー数、コード位相、および各サーチャーに対するドップラーはレシーバでプログラム可能である。データ・ビットのエッジの到着時刻(TOA)が知られている場合、レシーバはNミリ秒の予測されたビットのコヒーレントな積分/Mミリ秒の非コヒーレントな積分方式で演算し得る。ここで、Nは、通常、最高200ミリ秒まで20ミリ秒(GPSビット時間)より長いか、もしくは20ミリ秒に等しい。例えば、本願の譲受人に譲渡され、参照により本明細書に援用する同時係属の特許(例えば、特許文献5参照。)に記載されているように、時間オフセット・サーチ・モードでは、信号検出の際、レシーバは到着する特定の50 BPSデータ・パターン・シーケンスをサーチする。
【0095】
トラッキング・モードで、レシーバは50 BPS衛星伝送データを視界内のすべての衛星から直接的に連続して追跡し、復調する。クイック・サーチ・モードでは、レシーバは、シーケンス全体が完了するまでプロセッサに干渉させずにすべての視界内の衛星に対して急速スキャンを実行するが、そのスキャン終了時には1回の割り込みが生成される。レシーバはまた、電力が再度印加された場合、中断したところから検出工程を再開してもよい。
【0096】
レシーバは、データ・メッセージ・ビット、例えばGPS 50 BPSナビゲーション・データ・メッセージのエッジが信号対雑音性能を改善するように置かれる、ビット同期および復調方式でも演算する。この方式では、伝送されたデータ・ビット・エッジの到着時刻の知識はないが、対象衛星に対するコード位相遅延は既に特定済みである。
【0097】
図15では、この例示的実施形態では、1つ以上の衛星に対するビット同期時間遅延を特定するには4096の相関器ビンのうち640(約15パーセント)が必要となる。垂直ビンの間で異なるパラメータは積分およびダンプ工程に関連する時間であり、すべての積分およびダンプ工程はデータ・ビット時間と一致する20ミリ秒の事前検出積分(PDI)値にセットされる。20の積分器のそれぞれに対するダンプ・コマンドの遅延は、データ・ビット変更のすべての実現可能な遅延をカバーするために垂直ビンあたり1ミリ秒変化する。図2に示した「ドップラー」および「CP_OFFSET」パラメータは垂直には変化しない。PDIパラメータは20ミリ秒なので、垂直ビンの1つだけが伝送された50 BPSデータ・エッジと完全に整合される。20のビンすべてに対する積分の開始はPNコード位相0に最も近いR1セグメントに同期される。多くのデータ移行が1度観測されると、この特定のビンは、調整が狂ったビンと比較して最高の値に非コヒーレントに積分する。同様に、(データ移行がある場合)コヒーレントな和で最大限にキャンセルするために垂直ビンの1つだけが調整される。ビット調整の別の方法は、多くのデータ移行が合計された後で最小値に積分するビンを置くことによるものである。最大値対最小値非コヒーレント積分器の和がデータ・ビット時間の約1/2、すなわちこの実施形態では10ミリ秒の場合、ビット同期が確認される。一部の応用例では、例えば雑音の大きい内容では、パス閾値は9、10、または11ミリ秒またはデータ・ビット時間の約半分の他の範囲で設定してよい。この方法を使用すると、レシーバは、従来のビット同期方法で実現可能であるより、少なくとも10dBよい20dB−Hzに近い信号レベルに至るまでビット同期を発見し得る。
【0098】
ビット同期を確認するために別の方法を使用してもよい。例えば、最大の和と1ミリ秒早く積分を開始した和の間の差が計算可能である。最大の和と1ミリ秒後に積分を開始した和の間の第2の差が計算可能である。一実施形態では、これら2つの差がそれぞれのある許容差以内、例えば予測した相関差分の10%であれば、ビット同期が確認される。この別法は、ノイズを受ける可能性のある最小の和には依存しない。他の方法は、最大の和に近い他の和を使用可能である。
【0099】
図16では、第1のスペクトラム拡散信号と第1の複製信号の間の特定されたコード位相遅延での複数のコヒーレントな相関が、データ・ビット時間に対応する時間間隔の間実行される(この実施例では20ミリ秒)。複数のコヒーレントな相関、図16では0〜19は、擬似無作為なコード・ビットの整数(20)の反復回数に対応する。コヒーレントな相関のそれぞれは、前回の相関に対して擬似無作為なコード・ビットの反復回数(図16では1ミリ秒)だけオフセットする。複数のコヒーレントな相関のそれぞれの量が特定され、複数のコヒーレントな相関のそれぞれに対する量の複数の非コヒーレントな和が少なくとも2つのデータ・ビット時間(20ミリ秒)にわたって生成される。量の複数の非コヒーレントな和は、擬似無作為なコード・ビットの整数の反復回数に対応する。連続する部分的なコヒーレントな相関の結果は、整数の反復回数に対応する数の対応する複数のメモリ位置に記憶され、合計された連続する部分的な相関結果は複数のメモリ位置に記憶される。
【0100】
図16では、非コヒーレントな信号量が時間オフセットに対して垂直にプロットされている。ピーク電力はビン6にあり、最小電力は、その差が約10ミリ秒である(データ・ビット時間の1/2)対応する時間オフセットでビン16にあり、これはビット同期検出が発生したことを確認する。最大量の非コヒーレントな和のオフセット時間はデータ・ビット・メッセージのビット同期オフセット時間に対応する。ローカル時間補正は、データ・ビット・エッジの到着時刻とリアルタイム・クロックのローカル時間とに基づいて決定してよい。
【0101】
前述の方法(または、中でも本願に記載の従来技術による相関器を含めて、ある種の他の相関器アーキテクチャに基づくいかなる他の方法でも)を使用して1つの衛星に対してビット同期時間が1度特定されると、データ・ビット時間全体にわたって積分するためにコヒーレントな積分器で、20ミリ秒の積分およびダンプ工程、すなわちコヒーレントな積分の開始を時間同期するために、1つの衛星に対するデータ・ビット・エッジの到着時刻の知識を使用し得、これにより積分工程中のデータ移行が回避され、信号対雑音比が最大限となる。
【0102】
一般に、1つの信号に対する周知のビット同期オフセット時間、レシーバと信号発信源の近似位置、および複数の信号のそれぞれに対する信号発信源クロック補正パラメータに基づいた、複数の信号とのレシーバのデータ・ビット同期を、レシーバと複数の信号のそれぞれの発信源との間の伝播時間を特定し、対応する伝播時間と対応する信号発信源クロック補正パラメータとに基づいたレシーバの近似位置から複数の信号のそれぞれの発信源へのクロック・エラー補正済み伝播時間を特定し、ビット同期オフセット時間が知られていない複数の信号のそれぞれに対する調整済みビット同期オフセット時間を、各信号に対して対応するクロック・エラー補正済み伝播時間と、周知のビット同期オフセット時間でのビット同期オフセット時間が知られている信号のクロック・エラー補正済み伝播時間とに基づいて特定することによって実行してよい。
【0103】
一実施形態では、信号は衛星ベースのスペクトラム拡散信号であり、信号発信源位置はエフェメリスまたはアルマナック・データからのその信号発信源の偏差と衛星時刻とによって特定される。
【0104】
対象信号のそれぞれに対するクロック・エラー補正済み伝播時間、PTC[I]は、PTC[I]=PT[I]+C[I]を計算することによって特定してよい。ここで、PT(I)は対応する伝播時間であり、C(I)は信号発信源クロック補正パラメータに基づいた対応する信号発信源のクロック補正である。伝播時間PT[I]は、レシーバと信号発信源との間の範囲R[I]を光の速さで割ることによって信号発信源のそれぞれへのレシーバの近似位置から特定される。
【0105】
ビット同期オフセット時間が知られていない複数の信号発信源のそれぞれに対する調整済みビット同期オフセット時間BSOT[I]は、BSOT[I]=BSOT[K]+(PTC[I]−PTC[K])を計算することによって特定される。ここで、BSOT[K]は周知のビット同期オフセット時間であり、PTC[K]はビット同期オフセット時間が知られている信号に対するクロック・エラー補正済み伝播時間である。一実施形態では、複数の信号のそれぞれは、20ミリ秒間コヒーレントに積分され、各コヒーレントな積分の開始時刻は対応するビット同期オフセット時間BSOT[I]に対してオフセットされる。
【0106】
この実施形態の衛星ベースのスペクトラム拡散信号実施例では、BSOT[I]が常時0から20ミリ秒の範囲内に入るようにアンダーフローまたはオーバーフローが補正される。これは、例えば(BSOT[I]>20)の場合はBSOT[I]=BSOT[I]―20、(BSOT[I]<0)の場合はBSOT[I]=BSOT[I]+20というような単純なアルゴリズムを使用するソフトウェアによって達成可能である。
【0107】
この実施形態では、これらの工程は、1つの衛星からのビット同期オフセット時間に基づいてすべての衛星に対して20ミリ秒のコヒーレントな積分間隔の開始を時間的に整合し、したがってすべての衛星に対する信号処理利得が最大限になる。
【産業上の利用可能性】
【0108】
この実施形態および応用例は衛星から送信されたスペクトラム拡散の状況で説明したが、当業者には、本発明の多くの方法およびアーキテクチャは、地上ベースの通信システムからなど、他の発信源を有するスペクトラム拡散信号をサーチし、同期することに適用可能なことを理解されよう。
【0109】
以上、本発明および現在本発明の最良の態様であると考えられている態様を、本発明者が所有権を確立し、当業者が本発明を製造し使用することを可能にする方法で説明したが、本明細書で開示した実施形態には多くの等価形態が存在し、実施形態によっては限定されず首記の特許請求の範囲によって限定される本発明の範囲および趣旨を逸脱せずに本発明に多数の修正形態および変形形態を実施してよいことが理解され、認識されよう。
【図面の簡単な説明】
【0110】
【図1】スペクトラム拡散レシーバの1例のブロック図。
【図2】GPS信号サーチ空間のコード位相とドップラーの広がりおよびその領域の説明図。
【図3】複数のサーチ・モードの1例の説明図。
【図4】レシーバ例の機能ブロック図。
【図5】I/Q信号セグメント・レジスタのブロック図。
【図6A】ドップラー生成器の1例のブロック図。
【図6B】コード位相コンピュータによって維持されるコード位相形式の1例の図。
【図7】PNコード生成器の1例のブロック図。
【図8】図7のPNコード生成器の詳細な部分図。
【図9A】相関器の数学関数表現例の図。
【図9B−(1)】真理表論理例の図。
【図9B−(2)】真理表論理例の図。
【図9C】相関器回路例の図。
【図10A】半チップ遅延相関を増分する概略的な処理フロー例の図。
【図10B】1チップ遅延相関を増分する別の概略的な処理フロー例の図。
【図11】コヒーレント積分モジュール例のブロック図。
【図12】非コヒーレント積分モジュール例のブロック図。
【図13】ピーク検出器および出力レジスタ例のブロック図。
【図14】オフセット・コード位相の説明図。
【図15】コヒーレント積分の図。
【図16】非コヒーレント信号量と積分オフセット時間を対比した図。
Claims (50)
- 反復する一連のビットを有する1つのスペクトラム拡散信号をコード位相サーチする方法において、
第1のスペクトラム拡散信号を受信する工程と、
該第1のスペクトラム拡散信号の第1の部分をセグメント化することによって第1の信号セグメントを形成する工程と、
該第1の信号セグメント形成後に該第1のスペクトラム拡散信号の第2の部分をセグメント化することによって第2の信号セグメントを形成する工程と、
該第2の信号セグメントを形成するために要求されるよりも長くない時間間隔で、すべての位相遅延に関して、第1の信号セグメントを、対応する第1の複製信号セグメントと部分的に相関させる工程と、
該第1の信号セグメントのすべての位相遅延に関する、第1の部分的相関結果を、対応するメモリ位置に記憶する工程と
からなる方法。 - 前記第1のスペクトラム拡散信号の第3の部分をセグメント化することによって第3の信号セグメントを形成する工程と、
該第3の信号の形成する間に、すべての位相遅延に関して、前記第2の信号セグメントを、対応する第2の複製信号セグメントと部分的に相関する工程と、
前記第2の信号セグメントのすべての位相遅延に関する第2の部分相関結果を、対応するメモリ位置に記憶する工程と
からなる請求項1に記載の方法。 - 前記第1および第2の部分相関結果を加算することによって、すべての位相遅延に関して合計された部分相関結果を形成し、すべての位相遅延に関する該合計された部分相関結果を、対応するメモリ位置に記憶する請求項2に記載の方法。
- 前記第1の信号セグメントの最後の信号サンプルを、前記第2の信号セグメントの第1の信号サンプルから、単一サンプルだけ分離する請求項1に記載の方法。
- プロセッサ制御された入力に基づく1チップまたは半チップ増分で、すべての位相遅延に関して、前記第1の信号セグメントを前記対応する第1の複製信号セグメントに部分的に相関する請求項1に記載の方法。
- 反復する一連のビットを有する1つのスペクトラム拡散信号をコード位相サーチする方法において、
第1のスペクトラム拡散信号を受信する工程と、
該第1のスペクトラム拡散信号をセグメント化することによって、不均等な数のサンプルを有する複数の信号セグメントを形成する工程と、
各信号セグメントを記憶する工程と、
相関器中の所定の数の位相遅延に関して、各信号セグメントを、対応する第1の複製信号セグメントに部分的に相関する工程と
からなる方法。 - 前記部分的に相関された信号セグメントの少なくともいくつかに関して、セグメント長信号を前記相関器に伝達する請求項6に記載の方法。
- 各信号セグメントの前記所定の位相遅延のそれぞれに関する部分相関結果を、対応するメモリ位置に記憶する請求項6に記載の方法。
- 前記信号セグメントのそれぞれに対する部分相関結果を加算することによって、前記所定の位相遅延のそれぞれに関して合計された相関結果を形成し、前記所定の位相遅延のそれぞれに関する該合計された相関結果を、対応するメモリ位置に記憶する請求項6に記載の方法。
- 各信号セグメントを第1のレジスタに記憶し、後続の信号セグメントを形成する間に、1つの信号セグメントを部分的に相関し、該前信号セグメントの相関後に、該後続信号セグメントを該第1のレジスタに記憶する請求項6に記載の方法。
- 1つの信号セグメントの最後の信号サンプルを、後続信号セグメントの第1の信号サンプルから、単一サンプルだけ分離する請求項6に記載の方法。
- 反復する一連のビットを有する1つのスペクトラム拡散信号をコード位相サーチする方法において、
複数のスペクトラム拡散信号を受信する工程と、
該複数のスペクトラム拡散信号をセグメント化することによって、不均等な数のサンプルを有する複数の信号セグメントを形成する工程と、
各信号セグメントを記憶する工程と、
所定の数の位相遅延に関して、各信号セグメントを、それぞれが該複数のスペクトラム拡散信号の1つに対応する複数の複製信号の対応するセグメントに部分的に相関する工程と、
からなる方法。 - 前記複数のスペクトラム拡散信号が受信された速度よりも速い速度で連続的に相関することによって、所定の数の位相遅延に関して事実上並列に、各信号セグメントを複数の複製信号の対応するセグメントに部分的に相関する請求項12に記載の方法。
- プロセッサ制御された入力に基づく1チップまたは半チップ増分で、前記所定の数の位相遅延に関して、各信号セグメントを、前記複数の複製信号の対応するセグメントに部分的に相関する請求項12に記載の方法。
- 反復する一連のビットを有する1つのスペクトラム拡散信号をコード位相サーチする方法において、
複数のスペクトラム拡散信号を受信する工程と、
該複数のスペクトラム拡散信号をセグメント化することによって、複数の信号セグメントを形成する工程と、
各信号セグメントを記憶する工程と、
該反復する一連のビット全体で位相遅延すべてに関して、各信号セグメントを、それぞれが該複数のスペクトラム拡散信号の1つに対応する複数の複製信号の、対応するセグメントに部分的に相関する工程と
からなる方法。 - 特定の複製信号の対応するセグメントに相関された前記複数の信号セグメントのそれぞれに対する前記部分相関結果を加算することによって、前記複数のスペクトラム拡散信号の位相遅延すべてに関して合計された部分相関結果を形成し、各信号セグメントの部分的な相関が完了した際に、各セグメントに対する前記部分相関結果が前信号セグメントに対する前記部分相関結果に加算される請求項15に記載の方法。
- 1つの信号セグメントの最後のサンプルを、後続信号セグメントの第1の信号サンプルから、単一サンプルだけ分離する請求項15に記載の方法。
- 対応する信号発信源からの反復する一連のビットを有する複数のスペクトラム拡散信号をコード位相サーチする方法において、
受信した複数のスペクトラム拡散信号に関する属性を識別する工程と、
該対応するスペクトラム拡散信号に関して識別された属性に基づいて、該スペクトラム拡散信号のそれぞれに対するコード位相サーチ範囲を決定する工程と、
該複数のスペクトラム拡散信号をセグメント化することによって複数の信号セグメントを形成する工程と、
該決定されたコード位相サーチ範囲に対して各信号セグメントを、それぞれが該複数のスペクトラム拡散信号の1つに対応する複数の複製信号の対応するセグメントに部分的に相関する工程と、
からなる方法。 - 特定の複製信号に相関された前記複数の信号セグメントのそれぞれに対する前記部分相関結果を加算することによって、前記決定されたコード位相サーチ範囲に対する部分相関結果を形成し、各信号セグメントの部分的な相関が完了した際に、各セグメントに対する前記部分相関結果が前信号セグメントに対する前記部分相関結果に加算される請求項18に記載の方法。
- 前記対応するスペクトラム拡散信号に関して識別された属性に基づいて、前記スペクトラム拡散信号の少なくともいくつかに関して異なるコード位相サーチ範囲を決定する請求項18に記載の方法。
- プロセッサ制御された入力に基づく、1チップまたは半チップ増分で決定されたコード位相サーチ範囲に関して、各信号セグメントを、前記複数の複製信号の対応するセグメントに部分的に相関する請求項18に記載の方法。
- 対応する信号発信源からの反復する一連のビットを有する複数のスペクトラム拡散信号をコード位相サーチする方法において、
受信した複数のスペクトラム拡散信号のそれぞれに対して、対応するドップラー周波数の少なくとも1つのドップラー・ビンを有するドップラー・サーチ範囲を決定する工程と、
各ドップラー・ビンを複数のドップラー・セグメントにセグメント化する工程と、
該複数のスペクトラム拡散信号をセグメント化することによって複数の信号セグメントを形成する工程と、
該スペクトラム拡散信号のそれぞれに関して、各信号セグメントに、該複数のドップラー・ビンのそれぞれに対応するドップラー・セグメントを乗算することによって、該複数の信号セグメントのそれぞれに対する複数の積信号セグメントを連続的に形成する工程と、
所定の数の位相遅延に関して、該積信号セグメントのそれぞれを、それぞれが該複数のスペクトラム拡散信号の1つに対応する複数の複製信号の対応するセグメントに部分的に相関する工程と
からなる方法。 - 後で形成される積信号セグメントを部分的に相関する前に、1つの積信号セグメントを部分的に相関することによって、前記積信号セグメントのそれぞれを連続して部分的に相関する請求項22に記載の方法。
- 対応する信号発信源からの反復する一連のビットを有する複数のスペクトラム拡散信号をコード位相サーチする方法において、
受信したスペクトラム拡散信号をセグメント化することによって複数の信号セグメントを形成する工程と、
複数の第1のドップラー信号セグメントを形成する工程と、
第1の信号セグメントに第1のドップラー信号セグメントを乗じることによって、第1の積信号セグメントを形成する工程と、
所定の数の位相遅延に関して、該第1の積信号セグメントを、複製信号の対応するセグメントに部分的に相関する工程と、
該第1の信号セグメントに第2のドップラー信号セグメントを乗じることによって第2の積信号セグメントを形成する工程と、
該第1の積信号セグメントの部分相関後に、所定の数の位相遅延に関して、該第2の積信号セグメントを、複製信号の対応するセグメントに部分的に相関する工程と
からなる方法。 - 反復する一連の擬似無作為なコード・ビットを有する前記スペクトラム拡散信号は、該擬似無作為なコード・ビットの整数の反復時間であるデータ・ビット時間を有するデータ・メッセージ・ビットで変調され、
前記第1の積信号セグメントを、前記部分的に相関された第1の積信号セグメントに時間対応する複製データ変調信号セグメントに部分的に相関した結果を乗じ、
乗算後に該データ・ビット時間を超える時間間隔に対する部分相関結果を累積する請求項24に記載の方法。 - 未知のデータ・メッセージ・ビットを、前記複製データ変調信号の対応する0の量の部分に部分的に相関することによって、該未知のデータ・メッセージ・ビットの部分相関を防止する請求項25に記載の方法。
- 前記第1のドップラー信号セグメントの最後の信号サンプルを、前記第2のドップラー信号セグメントの第1の信号サンプルから、単一サンプルだけ分離する請求項24に記載の方法。
- 反復する一連のビットを有する複数のスペクトラム拡散信号をサーチする方法において、
複数のスペクトラム拡散信号を受信する工程と、
該複数のスペクトラム拡散信号の少なくとも1つに対する少なくとも1つのドップラー・サーチ・ビンからなるドップラー・サーチ範囲を決定する工程と、
該スペクトラム拡散信号が受信される速度よりも速い速度で連続して相関することによって、所定の数の位相遅延に関して該対応するドップラー・サーチ範囲全体で、該複数のスペクトラム拡散信号の少なくとも1つを事実上並列に相関する工程と
からなる方法。 - 反復する一連のビットを有する1つのスペクトラム拡散信号をサーチする方法において、
複数のスペクトラム拡散信号を受信する工程と、
該スペクトラム拡散信号が受信される速度よりも速い速度で、該複数のスペクトラム拡散信号を対応する複製信号に連続して相関することによって、所定数の位相遅延全体で該複数のスペクトラム拡散信号を事実上並列に相関する工程と、
からなる方法。 - 前記スペクトラム拡散信号が受信される速度よりも速い速度で、対応するドップラー・サーチ範囲内のドップラー信号に連続して相関することによって、該対応するドップラー・サーチ範囲全体で前記複数のスペクトラム拡散信号の少なくとも1つを事実上並列に相関する請求項29に記載の方法。
- 対応する信号発信源からの反復する一連のビットを有する複数のスペクトラム拡散信号をサーチする方法において、
複数のスペクトラム拡散信号を受信する工程と、
該受信したスペクトラム拡散信号のそれぞれにドップラー・サーチ範囲を割り当てる工程と、
該割り当てられたドップラー・サーチ範囲のそれぞれに対して少なくとも1つのドップラー・サーチ信号を生成し、生成される該ドップラー・サーチ信号の数が該ドップラー・サーチ範囲の少なくとも2つに対して異なる工程と
からなる方法。 - 所定の数のドップラー・サーチ信号よりも合計数が多くない前記ドップラー・サーチ信号を生成する請求項31に記載の方法。
- 特定ドップラー・サーチ範囲内の前記ドップラー・サーチ信号のそれぞれの間にドップラー・ステップ・サイズの増分を適用する請求項31に記載の方法。
- 異なるスペクトラム拡散信号に対して異なるドップラー・ステップ・サイズ増分を適用する請求項33に記載の方法。
- 反復する一連のビットを有する1つのスペクトラム拡散信号をコード位相サーチする方法において、
あるサンプル速度で複数のスペクトラム拡散信号を受信する工程と、
該複数のスペクトラム拡散信号をセグメント化することによって複数の信号セグメントを形成する工程と、
所定の数の位相遅延に関して、該複数の信号セグメントを、第1の時間シフトを有する、該複数のスペクトラム拡散信号の1つを、対応する第1の複製信号の対応するセグメントに部分的に相関する工程と、
所定の数の位相遅延に関して、該複数の信号セグメントを、第2の時間シフトを有する該第1の複製信号の対応するセグメントに、部分的に相関する工程と、
からなる方法。 - 前記第1および第2の時間シフトの間の差が、前記サンプル速度の時間間隔の分数倍になるように前記第1および第2の時間シフトを選択する請求項35に記載の方法。
- 反復する一連のビットを有する1つのスペクトラム拡散信号をコード位相サーチする方法において、
所定の数の位相遅延に関して、複数の信号セグメントを、対応する複製信号セグメントに部分的に相関した結果の量を累積する工程と、
該累積した量のうちのどれが最大かを決定する工程と、
該最大累積量の後続の累積が累積オーバーフローをもたらすか否かを判定する工程と、
該最大累積量の該後続の累積が累積オーバーフローをもたらすと判定された場合、該所定の位相遅延のすべてに対する後続の累積量すべてを公倍数で倍率変更する工程と、
該公倍数を記憶する工程と、
からなる方法。 - コヒーレントな積分時間間隔の前記所定の数の位相遅延に関して、前記複数の信号セグメントのそれぞれを、前記対応する複製信号セグメントに部分的に相関する請求項37に記載の方法。
- 前記所定の位相遅延のすべてに対する後続の累積量すべてを非コヒーレントなメモリの公倍数で倍率変更する請求項37に記載の方法。
- 反復する一連のビットを有するスペクトラム拡散信号をコード位相サーチする方法において、
複数のスペクトラム拡散信号を受信する工程と、
所定の数の位相遅延に関して、該スペクトラム拡散信号を、それぞれが該複数のスペクトラム拡散信号の1つに対応する複数の複製信号に相関する工程と、
該スペクトラム拡散信号のそれぞれの相関の少なくともいくつかの結果を異なる倍率で倍率変更する工程と
からなる方法。 - 前記複数のスペクトラム拡散信号のそれぞれに対して前記倍率を調整することによって累積オーバーフローを防止する請求項40に記載の方法。
- 前記スペクトラム拡散信号のそれぞれの相関の少なくともいくつかの結果を、コヒーレントなメモリの異なる倍率で倍率変更する請求項40に記載の方法。
- スペクトラム拡散信号をコード位相サーチする方法において、
所定の数の位相遅延に関する相関量を決定する工程と、
該所定の数の位相遅延に関する該相関量のどれが最大であり、どれが2番目に最大であるかを決定する工程と、
該第1と第2の最大相関量の位相遅延の差を決定する工程と、
該位相遅延差の量が、位相遅延の1単位と等価であるか否かを判定することによって該最大量の位相遅延に対応する近似の位相遅延決定を確認する工程と
からなる方法。 - nビットの信号セグメント出力をnビットの信号セグメント・レジスタの入力に結合させる信号セグメント化回路と、
第1のnビットの複製信号セグメント・レジスタと、
信号セグメント入力を該nビットの信号セグメント・レジスタの出力に結合させ、複製信号セグメント入力を該nビットの複製信号セグメント・レジスタの出力に結合させる乗算器回路と、
入力を該乗算器回路の出力に結合させた相関器と、
入力を該相関器の出力に結合させたコヒーレント積分器と
からなるスペクトラム拡散信号レシーバ。 - 第2のnビットの複製信号セグメント・レジスタ、出力を前記乗算器回路の前記複製信号セグメント入力に結合させた第1のマルチプレクサ、前記第1と第2のnビット複製信号セグメント・レジスタの該出力が該第1のマルチプレクサの入力に結合されている請求項44に記載のレシーバ。
- 第1と第2のドップラー信号セグメント・レジスタ、第1と第2の入力を該第1と第2のドップラー信号セグメント・レジスタの対応する出力に結合させた第2のマルチプレクサ、該第2のマルチプレクサの出力と該信号セグメント・レジスタの出力とは第1の乗算器回路に結合されており、該第1の乗算器回路の出力と前記第1のマルチプレクサの前記出力とは、出力を前記相関器に結合させた第2の乗算器回路の入力に結合される請求項45に記載のレシーバ。
- レシーバ品質クロックは前記信号セグメント化回路と前記nビットの信号セグメント・レジスタに結合されており、第2の非レシーバ品質クロックは、前記第1のnビットの複製信号セグメント・レジスタと、前記乗算器回路と、前記相関器と、前記コヒーレントな積分器とに結合されている請求項44に記載のレシーバ。
- 前記レシーバが少なくとも2つのクロック・ソースによってドライブされ、前記クロック・ソースの1つは前記信号セグメント化回路と前記nビットの信号セグメント・レジスタとに結合されたレシーバ品質クロックの安定性であり、前記クロック・ソースのもう1つは非レシーバ品質クロックの安定性であり、前記第1のクロック・ソースは前記第1のnビットの複製信号セグメント・レジスタと、前記乗算器回路と、前記フラッシュ相関器と、前記コヒーレントな積分器とに結合されている請求項44に記載のレシーバ。
- 複数の信号セグメントを形成するための前記信号セグメント化回路が、nビットより多くない不均等な数のサンプルを有する請求項44に記載のレシーバ。
- 前記相関器は前記スペクトラム拡散信号が受信される速度よりも速い速度で相関するためのものである請求項44に記載のレシーバ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/931,121 US6775319B2 (en) | 2001-08-16 | 2001-08-16 | Spread spectrum receiver architectures and methods therefor |
PCT/US2002/022961 WO2003017503A2 (en) | 2001-08-16 | 2002-07-19 | Spread spectrum receiver architectures and methods therefor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005500731A true JP2005500731A (ja) | 2005-01-06 |
JP4674707B2 JP4674707B2 (ja) | 2011-04-20 |
Family
ID=25460248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003521482A Expired - Fee Related JP4674707B2 (ja) | 2001-08-16 | 2002-07-19 | スペクトラム拡散レシーバのアーキテクチャおよびその方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6775319B2 (ja) |
EP (1) | EP1421707A4 (ja) |
JP (1) | JP4674707B2 (ja) |
CN (1) | CN1543714B (ja) |
AU (1) | AU2002356065A1 (ja) |
BR (1) | BR0211966A (ja) |
TW (1) | TW578393B (ja) |
WO (1) | WO2003017503A2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005321298A (ja) * | 2004-05-10 | 2005-11-17 | Mazeran Systems Japan Kk | 衛星測位方法及び衛星測位システム |
WO2007020693A1 (ja) * | 2005-08-18 | 2007-02-22 | Mitsubishi Denki Kabushiki Kaisha | Gps測位方法及びgps測位装置 |
JP2009014451A (ja) * | 2007-07-03 | 2009-01-22 | Japan Radio Co Ltd | 自立型高感度衛星信号受信機 |
JP2009288245A (ja) * | 2008-05-29 | 2009-12-10 | Nec (China) Co Ltd | 自律超音波屋内測位システム、その装置および方法 |
JP2012533080A (ja) * | 2009-07-15 | 2012-12-20 | トップコン ジーピーエス,エルエルシー | アンテナ・ユニットのセットからの信号を処理するナビゲーション受信機 |
JP2013142607A (ja) * | 2012-01-11 | 2013-07-22 | Seiko Epson Corp | 衛星信号捕捉方法及び衛星信号捕捉装置 |
US9627752B2 (en) | 2012-04-25 | 2017-04-18 | Seiko Epson Corporation | Receiving unit driving control method, receiving device and electronic apparatus |
Families Citing this family (72)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9020756B2 (en) * | 1999-04-23 | 2015-04-28 | Global Locate, Inc. | Method and apparatus for processing satellite positioning system signals |
US6801564B2 (en) * | 2000-02-23 | 2004-10-05 | Ipr Licensing, Inc. | Reverse link correlation filter in wireless communication systems |
US7995682B2 (en) * | 2001-05-18 | 2011-08-09 | Broadcom Corporation | Method and apparatus for performing signal processing using historical correlation data |
US7567636B2 (en) * | 2001-05-18 | 2009-07-28 | Global Locate, Inc. | Method and apparatus for performing signal correlation using historical correlation data |
US7190712B2 (en) * | 2001-05-18 | 2007-03-13 | Global Locate, Inc | Method and apparatus for performing signal correlation |
US7006556B2 (en) | 2001-05-18 | 2006-02-28 | Global Locate, Inc. | Method and apparatus for performing signal correlation at multiple resolutions to mitigate multipath interference |
US8098716B2 (en) * | 2001-05-18 | 2012-01-17 | Broadcom Corporation | Method and apparatus for providing an energy-based signal tracking loop |
US7769076B2 (en) | 2001-05-18 | 2010-08-03 | Broadcom Corporation | Method and apparatus for performing frequency synchronization |
US6532251B1 (en) * | 2001-08-16 | 2003-03-11 | Motorola, Inc. | Data message bit synchronization and local time correction methods and architectures |
KR100591700B1 (ko) * | 2001-10-06 | 2006-07-03 | 엘지노텔 주식회사 | 배열 안테나 시스템에서 신호 경로 탐색 방법 및 이를위한 장치 |
KR100426621B1 (ko) * | 2001-12-20 | 2004-04-13 | 한국전자통신연구원 | 단말기의 프리엠블 신호를 탐색하는 작은 창 프리엠블탐색 장치 및 그 방법 |
EP1387498A1 (en) * | 2002-08-02 | 2004-02-04 | STMicroelectronics Limited | Integrated circuit for code acquisition |
EP1387500B1 (en) * | 2002-08-02 | 2007-05-09 | STMicroelectronics Limited | Integrated circuit for GPS code acquisition |
DE60238833D1 (de) * | 2002-08-02 | 2011-02-17 | St Microelectronics Srl | Integrierte Schaltung für Kodeerfassung |
SE0203047D0 (sv) | 2002-10-15 | 2002-10-15 | Nordnav Technologies Ab | Spread spectrum signal processing |
US6903684B1 (en) * | 2002-10-22 | 2005-06-07 | Qualcomm Incorporated | Method and apparatus for optimizing GPS-based position location in presence of time varying frequency error |
US7132980B2 (en) * | 2002-11-01 | 2006-11-07 | Sirf Technology, Inc. | Multi-function device with positioning system and shared processor |
US7161977B1 (en) * | 2003-01-28 | 2007-01-09 | Trimble Navigation Limited | Receiver having a ratio-based signal acquisition method |
EP2290832A3 (en) * | 2003-07-03 | 2011-03-23 | Qualcomm Incorporated | GPS receiver with fast acquisition time |
US7551132B2 (en) * | 2004-07-02 | 2009-06-23 | Nemerix Sa | GPS receiver with fast acquisition time |
US20050147191A1 (en) * | 2004-01-02 | 2005-07-07 | Geier George J. | Extended frequency error correction in a wireless communication receiver |
KR101056365B1 (ko) * | 2004-02-28 | 2011-08-11 | 삼성전자주식회사 | 비트 다운 스케일링 방법 및 장치, 지피에스 동기포착방법및 지피에스 수신장치 |
FI20045147A (fi) * | 2004-04-23 | 2005-10-24 | Nokia Corp | Hajaspektrimoduloidun signaalin vastaanotto |
US20060034354A1 (en) * | 2004-08-16 | 2006-02-16 | Camp William O Jr | Apparatus, methods and computer program products for positioning system signal processing using parallel computational techniques |
FR2876845B1 (fr) * | 2004-10-15 | 2007-03-02 | Thales Sa | Procede et dispositif de reception d'un signal de radionavigation degrade |
JP4186956B2 (ja) | 2005-06-09 | 2008-11-26 | セイコーエプソン株式会社 | Gps受信機 |
CN100438360C (zh) * | 2005-06-30 | 2008-11-26 | 凹凸科技(中国)有限公司 | 处理扩频信号的方法、设备和接收扩频信号的接收机 |
US7680173B2 (en) * | 2005-07-06 | 2010-03-16 | Ess Technology, Inc. | Spread spectrum clock generator having an adjustable delay line |
CN100433572C (zh) * | 2005-09-14 | 2008-11-12 | 凹凸科技(中国)有限公司 | 在扩频通信中用混合相关法实现并行相关器的方法和装置 |
US7498981B2 (en) * | 2005-10-07 | 2009-03-03 | The Charles Stark Draper Laboratory, Inc. | Method and apparatus for real-time digital processing of satellite positional signals for fast acquisition and low SNR tracking |
CN101341662B (zh) * | 2005-12-23 | 2011-01-26 | 诺基亚公司 | 执行扩频信号接收中的相关 |
US7382310B1 (en) * | 2006-01-03 | 2008-06-03 | Gregory Hubert Piesinger | Method for independently setting range resolution, Doppler resolution, and processing gain of a pseudo-random coded radar system |
KR101376556B1 (ko) * | 2006-01-17 | 2014-04-02 | 코닌클리케 필립스 엔.브이. | 사이클로스테이션너리 툴박스를 이용하여 잡음에 삽입된텔레비전 신호의 존재 검출 |
US7994976B2 (en) | 2006-04-19 | 2011-08-09 | Mediatek Inc. | Satellite signal adaptive time-division multiplexing receiver and method |
US7916075B2 (en) | 2006-04-19 | 2011-03-29 | Mediatek Inc. | Satellite signal adaptive time-division multiplexing receiving device |
EP2017993A4 (en) * | 2006-04-26 | 2011-12-28 | Panasonic Corp | DEVICE AND METHOD FOR SIGNAL DETECTION |
US7990315B2 (en) * | 2006-09-15 | 2011-08-02 | Mediatek Inc. | Shared memory device applied to functional stages configured in a receiver system for processing signals from different transmitter systems and method thereof |
DE602007010426D1 (de) * | 2007-03-21 | 2010-12-23 | Ublox Ag | Verfahren zur Bearbeitung eines von einem analogen Eingangssignal eines GNSS-Empfängers abgeleiteten digitalen Signals, Basisbandschaltung eines GNSS-Empfängers zur Durchführung des Verfahrens und GNSS-Empfänger |
US7830951B2 (en) * | 2007-03-30 | 2010-11-09 | Sirf Technology Holdings, Inc. | Efficient and flexible numerical controlled oscillators for navigational receivers |
US8270457B2 (en) | 2007-06-27 | 2012-09-18 | Qualcomm Atheros, Inc. | High sensitivity GPS receiver |
US20090254274A1 (en) * | 2007-07-27 | 2009-10-08 | Kulik Victor | Navigation system for providing celestial and terrestrial information |
CN101237250B (zh) * | 2008-03-03 | 2011-05-11 | 黄知涛 | 基于奇异值分析的扩频波形盲估计方法 |
US8193980B2 (en) * | 2008-03-10 | 2012-06-05 | Texas Instruments Incorporated | Doppler and code phase searches in a GNSS receiver |
US7733945B2 (en) * | 2008-03-18 | 2010-06-08 | On-Ramp Wireless, Inc. | Spread spectrum with doppler optimization |
US7773664B2 (en) * | 2008-03-18 | 2010-08-10 | On-Ramp Wireless, Inc. | Random phase multiple access system with meshing |
US7526013B1 (en) * | 2008-03-18 | 2009-04-28 | On-Ramp Wireless, Inc. | Tag communications with access point |
US20090239550A1 (en) * | 2008-03-18 | 2009-09-24 | Myers Theodore J | Random phase multiple access system with location tracking |
US8237610B2 (en) | 2008-06-13 | 2012-08-07 | Qualcomm Incorporated | Methods and apparatuses for requesting/providing code phase related information associated with various satellite positioning systems in wireless communication networks |
US20110148708A1 (en) * | 2009-12-18 | 2011-06-23 | Electronics And Telecommunications Research Institute | Method for accuracy improvement of time measurement and position tracking apparatus using the same |
US8494094B2 (en) | 2010-08-02 | 2013-07-23 | Qualcomm Incorporated | Demodulation of data collected prior to bit edge detection |
JP5652049B2 (ja) * | 2010-08-16 | 2015-01-14 | セイコーエプソン株式会社 | 位置算出方法及び受信装置 |
US8842717B2 (en) | 2011-03-31 | 2014-09-23 | General Dynamics Advanced Information Systems, Inc. | Method and apparatus for rapid acquisitions of GPS signals in space applications |
US20120319899A1 (en) * | 2011-06-16 | 2012-12-20 | Jawaharlal Tangudu | Dynamic switching to bit-synchronous integration to improve gps signal detection |
DE102011113966A1 (de) * | 2011-09-21 | 2013-04-04 | Ifen Gmbh | Verfahren zur Korrelation von einem abgetasteten Signal mit einem Replikasignal |
CN102394669B (zh) * | 2011-10-26 | 2014-02-12 | 北京理工大学 | 一种用于高增益扩频通信系统的快速伪码捕获方法 |
US9612339B2 (en) * | 2012-03-05 | 2017-04-04 | Texas Instruments Incorporated | Detecting satellite signals by storing signal sets spanning code period |
CN103472465B (zh) * | 2012-06-06 | 2015-08-19 | 泰斗微电子科技有限公司 | 一种加速gnss接收装置首次定位时间的方法和系统 |
CN103472464B (zh) * | 2012-06-06 | 2015-08-19 | 泰斗微电子科技有限公司 | 一种缩短gnss接收装置首次定位时间的方法和系统 |
CN104429017B (zh) * | 2013-06-25 | 2017-08-18 | 华为技术有限公司 | 一种数据处理的方法、装置及系统 |
JP2015090277A (ja) | 2013-11-05 | 2015-05-11 | セイコーエプソン株式会社 | 衛星信号受信機 |
JP6318565B2 (ja) | 2013-11-13 | 2018-05-09 | セイコーエプソン株式会社 | 半導体装置および電子機器 |
CN103616702B (zh) * | 2013-11-27 | 2017-01-11 | 中国科学院嘉兴微电子与系统工程中心 | 一种高灵敏度北斗卫星信号捕获方法和装置 |
JP2015108565A (ja) | 2013-12-05 | 2015-06-11 | セイコーエプソン株式会社 | 衛星信号受信用集積回路 |
US9515697B2 (en) | 2015-03-30 | 2016-12-06 | Honeywell International Inc. | Scanning correlator for global navigation satellite system signal tracking |
CN108429549B (zh) * | 2017-02-15 | 2020-10-09 | 华为技术有限公司 | 同源时序自适应方法、装置和芯片 |
US10830903B2 (en) * | 2018-03-07 | 2020-11-10 | Accord Ideation Private Limited | Low power minimal rate global navigation satellite system signal tracking system |
CN110320539B (zh) * | 2018-03-30 | 2024-01-30 | 华为技术有限公司 | 一种应用于卫星定位系统的比特同步方法以及相关装置 |
CN112987041B (zh) * | 2019-12-13 | 2024-05-14 | 深圳开阳电子股份有限公司 | 一种弱信号下的位同步方法、装置及计算机存储介质 |
CN111796245B (zh) * | 2020-06-11 | 2023-07-14 | 西安空间无线电技术研究所 | 一种非相干测量体制测距设备多普勒动态补偿方法 |
CN111934710A (zh) * | 2020-07-06 | 2020-11-13 | 南京天际砺剑科技有限公司 | 一种高动态扩频信号快速捕获算法 |
CN113452406B (zh) * | 2021-08-31 | 2021-11-26 | 北京理工大学 | 传输速率可变的信号解调方法、装置、设备及介质 |
CN114050844B (zh) * | 2021-11-24 | 2023-04-04 | 成都亿凌特科技有限公司 | 一种超宽带跳扩信号快速捕获方法 |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4114155A (en) | 1976-07-30 | 1978-09-12 | Cincinnati Electronics Corporation | Position determining apparatus and method |
US4164036A (en) | 1977-12-07 | 1979-08-07 | Honeywell Inc. | Quadrature correlation phase reversal pulse detector |
US4291409A (en) | 1978-06-20 | 1981-09-22 | The Mitre Corporation | Spread spectrum communications method and apparatus |
US4426712A (en) | 1981-05-22 | 1984-01-17 | Massachusetts Institute Of Technology | Correlation system for global position receiver |
US5194871A (en) | 1982-03-01 | 1993-03-16 | Western Atlas International, Inc. | System for simultaneously deriving position information from a plurality of satellite transmissions |
US4870422A (en) | 1982-03-01 | 1989-09-26 | Western Atlas International, Inc. | Method and system for determining position from signals from satellites |
US5043736B1 (en) | 1990-07-27 | 1994-09-06 | Cae Link Corp | Cellular position location system |
US5343209A (en) | 1992-05-07 | 1994-08-30 | Sennott James W | Navigation receiver with coupled signal-tracking channels |
US5365450A (en) | 1992-12-17 | 1994-11-15 | Stanford Telecommunications, Inc. | Hybrid GPS/data line unit for rapid, precise, and robust position determination |
US5420593A (en) | 1993-04-09 | 1995-05-30 | Trimble Navigation Limited | Method and apparatus for accelerating code correlation searches in initial acquisition and doppler and code phase in re-acquisition of GPS satellite signals |
US5917444A (en) | 1995-05-22 | 1999-06-29 | Trimble Navigation Ltd. | Reduction of time to first fix in an SATPS receiver |
US5506861A (en) * | 1993-11-22 | 1996-04-09 | Ericsson Ge Mobile Comminications Inc. | System and method for joint demodulation of CDMA signals |
US5600670A (en) | 1994-12-21 | 1997-02-04 | Trimble Navigation, Ltd. | Dynamic channel allocation for GPS receivers |
US6208290B1 (en) | 1996-03-08 | 2001-03-27 | Snaptrack, Inc. | GPS receiver utilizing a communication link |
US5841396A (en) | 1996-03-08 | 1998-11-24 | Snaptrack, Inc. | GPS receiver utilizing a communication link |
US6002363A (en) | 1996-03-08 | 1999-12-14 | Snaptrack, Inc. | Combined GPS positioning system and communications system utilizing shared circuitry |
US5874914A (en) | 1995-10-09 | 1999-02-23 | Snaptrack, Inc. | GPS receiver utilizing a communication link |
US5757859A (en) | 1996-02-27 | 1998-05-26 | Motorola Inc. | Apparatus and method for recovering packet data with unknown delays and error transients |
US6133874A (en) | 1996-03-08 | 2000-10-17 | Snaptrack, Inc. | Method and apparatus for acquiring satellite positioning system signals |
US5945944A (en) | 1996-03-08 | 1999-08-31 | Snaptrack, Inc. | Method and apparatus for determining time for GPS receivers |
US5901171A (en) * | 1996-03-15 | 1999-05-04 | Sirf Technology, Inc. | Triple multiplexing spread spectrum receiver |
US5960048A (en) * | 1996-03-26 | 1999-09-28 | Telefonaktiebolaget Lm Ericsson | Method and an arrangement for receiving a symbol sequence |
US5663735A (en) | 1996-05-20 | 1997-09-02 | Trimble Navigation Limited | GPS receiver using a radio signal for improving time to first fix |
US5982811A (en) | 1996-07-12 | 1999-11-09 | General Electric Company | Method for efficient sampling in a correlator |
US6009118A (en) | 1996-07-12 | 1999-12-28 | General Electric Company | Parallel correlator for a spread spectrum receiver |
US5893044A (en) | 1997-01-21 | 1999-04-06 | Motorola Inc. | Real time clock apparatus for fast acquisition or GPS signals |
US6289041B1 (en) | 1997-02-11 | 2001-09-11 | Snaptrack, Inc. | Fast Acquisition, high sensitivity GPS receiver |
US6041222A (en) | 1997-09-08 | 2000-03-21 | Ericsson Inc. | Systems and methods for sharing reference frequency signals within a wireless mobile terminal between a wireless transceiver and a global positioning system receiver |
US6091785A (en) * | 1997-09-25 | 2000-07-18 | Trimble Navigation Limited | Receiver having a memory based search for fast acquisition of a spread spectrum signal |
US6097974A (en) | 1997-12-12 | 2000-08-01 | Ericsson Inc. | Combined GPS and wide bandwidth radiotelephone terminals and methods |
US6107960A (en) | 1998-01-20 | 2000-08-22 | Snaptrack, Inc. | Reducing cross-interference in a combined GPS receiver and communication system |
US6122506A (en) | 1998-05-04 | 2000-09-19 | Trimble Navigation Limited | GSM cellular telephone and GPS receiver combination |
US6061018A (en) | 1998-05-05 | 2000-05-09 | Snaptrack, Inc. | Method and system for using altitude information in a satellite positioning system |
US5982324A (en) | 1998-05-14 | 1999-11-09 | Nortel Networks Corporation | Combining GPS with TOA/TDOA of cellular signals to locate terminal |
US6208291B1 (en) | 1998-05-29 | 2001-03-27 | Snaptrack, Inc. | Highly parallel GPS correlator system and method |
US6133873A (en) | 1998-06-03 | 2000-10-17 | Krasner; Norman F. | Method and apparatus for adaptively processing GPS signals in a GPS receiver |
US6236354B1 (en) | 1998-07-02 | 2001-05-22 | Snaptrack, Inc. | Reducing satellite signal interference in a global positioning system receiver |
US6088348A (en) | 1998-07-13 | 2000-07-11 | Qualcom Incorporated | Configurable single and dual VCOs for dual- and tri-band wireless communication systems |
US6208292B1 (en) | 1998-09-09 | 2001-03-27 | Qualcomm Incorporated | Position location with low tolerance oscillator |
US6195041B1 (en) * | 1998-09-09 | 2001-02-27 | Qualcomm Incorporated | Reliable position location in memory limited environment |
US6181911B1 (en) | 1998-09-09 | 2001-01-30 | Qualcomm Incorporated | Simplified receiver with rotator for performing position location |
US6121923A (en) | 1999-02-19 | 2000-09-19 | Motorola, Inc. | Fixed site and satellite data-aided GPS signal acquisition method and system |
US6191731B1 (en) | 1999-08-25 | 2001-02-20 | Trimble Navigation Limited | GPS receiver having a fast time to first fix |
US6389291B1 (en) | 2000-08-14 | 2002-05-14 | Sirf Technology | Multi-mode global positioning system for use with wireless networks |
US6427120B1 (en) | 2000-08-14 | 2002-07-30 | Sirf Technology, Inc. | Information transfer in a multi-mode global positioning system used with wireless networks |
US6429809B1 (en) | 2001-01-30 | 2002-08-06 | Qualcomm Incorporated | Method and apparatus for determining location using a coarse position estimate |
US6580746B2 (en) | 2001-04-09 | 2003-06-17 | Qualcomm Incorporated | System and method for acquiring a received signal in a spread spectrum device |
US6532251B1 (en) * | 2001-08-16 | 2003-03-11 | Motorola, Inc. | Data message bit synchronization and local time correction methods and architectures |
-
2001
- 2001-08-16 US US09/931,121 patent/US6775319B2/en not_active Expired - Lifetime
-
2002
- 2002-07-19 WO PCT/US2002/022961 patent/WO2003017503A2/en active Application Filing
- 2002-07-19 EP EP02752465A patent/EP1421707A4/en not_active Withdrawn
- 2002-07-19 AU AU2002356065A patent/AU2002356065A1/en not_active Abandoned
- 2002-07-19 CN CN02816018.5A patent/CN1543714B/zh not_active Expired - Fee Related
- 2002-07-19 JP JP2003521482A patent/JP4674707B2/ja not_active Expired - Fee Related
- 2002-07-19 BR BR0211966-8A patent/BR0211966A/pt not_active IP Right Cessation
- 2002-07-31 TW TW091117163A patent/TW578393B/zh not_active IP Right Cessation
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005321298A (ja) * | 2004-05-10 | 2005-11-17 | Mazeran Systems Japan Kk | 衛星測位方法及び衛星測位システム |
WO2007020693A1 (ja) * | 2005-08-18 | 2007-02-22 | Mitsubishi Denki Kabushiki Kaisha | Gps測位方法及びgps測位装置 |
US7538725B2 (en) | 2005-08-18 | 2009-05-26 | Mitsubishi Electric Corporation | GPS positioning method and GPS position device |
JP2009014451A (ja) * | 2007-07-03 | 2009-01-22 | Japan Radio Co Ltd | 自立型高感度衛星信号受信機 |
JP2009288245A (ja) * | 2008-05-29 | 2009-12-10 | Nec (China) Co Ltd | 自律超音波屋内測位システム、その装置および方法 |
US8203910B2 (en) | 2008-05-29 | 2012-06-19 | Nec (China) Co., Ltd. | Autonomous ultrasonic indoor location system, apparatus and method |
JP2012533080A (ja) * | 2009-07-15 | 2012-12-20 | トップコン ジーピーエス,エルエルシー | アンテナ・ユニットのセットからの信号を処理するナビゲーション受信機 |
JP2013142607A (ja) * | 2012-01-11 | 2013-07-22 | Seiko Epson Corp | 衛星信号捕捉方法及び衛星信号捕捉装置 |
US9627752B2 (en) | 2012-04-25 | 2017-04-18 | Seiko Epson Corporation | Receiving unit driving control method, receiving device and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
AU2002356065A1 (en) | 2003-03-03 |
TW578393B (en) | 2004-03-01 |
JP4674707B2 (ja) | 2011-04-20 |
WO2003017503A3 (en) | 2003-05-01 |
WO2003017503A2 (en) | 2003-02-27 |
US6775319B2 (en) | 2004-08-10 |
EP1421707A4 (en) | 2006-01-11 |
CN1543714A (zh) | 2004-11-03 |
CN1543714B (zh) | 2014-11-05 |
BR0211966A (pt) | 2004-07-27 |
US20030081660A1 (en) | 2003-05-01 |
EP1421707A2 (en) | 2004-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4674707B2 (ja) | スペクトラム拡散レシーバのアーキテクチャおよびその方法 | |
US6934322B2 (en) | Data message bit synchronization and local time correction methods and architectures | |
CN101356449B (zh) | 为接收自多种卫星系统的卫星信号执行信号相关的方法和装置 | |
JP5769971B2 (ja) | Gnss受信機及び信号追跡回路及びシステム | |
US8279116B2 (en) | Processing received satellite radio signals | |
US6611756B1 (en) | Method for predicting navigation information in a global positioning system | |
JP2011504229A5 (ja) | ||
KR100874045B1 (ko) | 다경로 신호 효과를 교정하기 위한 수단을 갖춘 고주파신호 수신기 및 이 수신기의 동작 방법 | |
WO2002068981A2 (en) | Memory reduction method for a dsp-based gps processor | |
CN1737603A (zh) | 确定射频信号接收机位置的方法及实现该方法的接收机 | |
US8362952B2 (en) | Memory reduction in GNSS receiver | |
CN211577433U (zh) | 全球导航卫星系统接收器装置 | |
KR100838945B1 (ko) | 특히 고주파 신호 수신기용의 수치제어 발진기 | |
Sagiraju et al. | Block correlator for tracking GPS/GNSS Signals | |
WO2004038945A1 (en) | Determination of the code phase between a code modulated signal and a replica code sequence | |
Hamza et al. | Implementation of a Complete GPS receiver on the C6713 DSP through Simulink | |
Akopian et al. | A reduced complexity frequency domain acquisition of DS-SS signals for embedded applications | |
Waelchli | Architecture of a Real-Time Platform Independant GPS L1 Software Receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071009 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071113 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071120 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071219 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071227 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080118 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081112 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081121 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090116 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100716 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |