KR20070041414A - 신호 처리 장치, 신호 처리 방법 - Google Patents

Abstract

디지털 신호 처리를 실행하는 2개의 부위의 사이에서 아날로그 신호 형식으로 신호의 입출력을 행하는 경우에 있어서, 내부의 D/A 변환기, A/D 변환기에서의 신호 레벨의 오차 변동에 의해 다이나믹 레인지가 부적절한 상태로 되는 것의 문제를 해소한다. 게인을 설정할 때에, 전단의 DSP(1)의 D/A 컨버터(12)의 신호 레벨의 오차 변동 범위의 최소치가, 후단의 신호 처리 블록의 A/D 컨버터(21)의 신호 레벨의 오차 변동 범위의 최대치보다도 크게 되도록, 그 대소 관계를 설정한다. 다음으로, DSP(1)에서 소정의 최대치로서 취급되는 레벨의 신호를 제1 GCA(13)에 입력시킨 상태 하에서, 신호 S5의 레벨이 규정치 Vdr 미만의 범위에서 최대치로 되도록 하여, 제2 GCA(13)의 게인치를 설정한다. 다음으로, 신호 S5의 레벨이 규정치 이하의 범위에서 최대치로 되도록 하여, 제2 GCA(24)에 대하여 게인치를 설정한다.

DSP, 신호 레벨, 오차 변동, 다이나믹 레인지, 게인, D/A 컨버터, A/D 컨버터, GCA

Description

신호 처리 장치, 신호 처리 방법{SIGNAL PROCESSING DEVICE AND SIGNAL PROCESSING METHOD}

본 발명은 예를 들면 비디오 신호 등에 대한 게인 설정을 주체로 한 신호 처리 장치 및 신호 처리 방법에 관한 것이다.

화상 표시 장치를 비롯하여, 비디오 신호 처리를 수반하는 기기의 분야에서는, DSP(Digital Signal Processor)로 불리는 칩, 디바이스의 보급 등을 배경으로 하여, 디지털 신호 처리에 의해 비디오 신호 처리를 행하는 것이 일반화되어 가고 있다.

도 6은 상기한 DSP를 구비하여 비디오 신호 처리를 행하는 기기의 예로서, LCD(Liquid Crystal Display)를 표시 디바이스로서 구비하는 화상 표시 장치의 구성을 도시하고 있다.

이 도면에 도시하는 DSP(1)는, 예를 들면 1개의 칩, 디바이스로 되어, 내부에 형성되는 신호 처리부(11)에 의해, 입력된 디지털 비디오 신호에 대하여 소요의 신호 처리를 실행한다. 여기서의 신호 처리는 디지털 신호 처리로 된다. 그리고, 이 DSP(1)는, 신호 처리부(11)에 의해 신호 처리를 실시한 디지털 비디오 신호에 대하여, D/A 컨버터(12)에 의해 아날로그 비디오 신호로 변환한 후에, 단자 T1로부 터 외부에 출력하도록 되어 있다.

이 경우, DSP(1)의 단자 T1은, 여기서는 예를 들면 DSP(1)와 마찬가지로 1개의 디바이스로 되는 LCD 구동 회로(2)의 단자 T4와 접속되어 있고, 이에 의해, DSP(1)의 단자 T1로부터 출력된 아날로그 비디오 신호는, 단자 T4를 통하여 LCD 구동 회로(2)에 대하여 입력된다.

LCD 구동 회로(2)에서는, 입력된 아날로그 비디오 신호에 기초하여, LCD(3)를 표시 구동하기 위한 구동 신호를 생성하여, 단자 T5로부터 출력한다. 이 경우, 단자 T5는 표시 디바이스인 LCD(3)의 단자 T6과 접속되어 있어, LCD(3)에 대해서는 이 단자 T6으로부터 구동 신호를 입력하게 된다.

LCD(3)에서는 입력된 구동 신호에 의해 화소 셀을 구동한다. 이에 의해, LCD(3)에서, 비디오 신호에 따른 화상이 표시되게 된다.

그런데, 예를 들면 도 6에 도시하는 구성의 화상 표시 장치에 대하여, 신규의 비디오 신호 처리 기능을 부가하는 방향에서의 변경이 필요로 것으로 한다. 이러한 변경에 대응하기 위해서는, 우선, DSP(1)를 재제조하는 것이 생각된다. 그러나, DSP(1)의 재제조에는 개발비, 제조비 등의 코스트가 든다. 이 때문에, 상기한 변경이 그다지 대규모의 것이 아닌 경우에는, 예를 들면 그 변경에 의한 유저 등에의 소구력 등의 효과에 대하여, DSP(1)를 재제조하는 것에 의한 코스트 업이 상응하지 않게 되는 등의 단점이 생긴다.

따라서, 이러한 경우에는 신규의 비디오 신호 처리 기능에 대응하는 외부 부착 회로(칩, 디바이스)를 실장한다고 하는 방법을 채용하게 된다. 또한, 이러한 외부 부착 회로에 대하여, 아날로그에 의한 비디오 신호 처리를 실행하는 아날로그 회로의 구성으로 하면, 회로 규모가 커지게 되고, 또한 신호 레벨의 변동 등도 확대되게 되는 등의 단점이 생기기 때문에, 디지털 신호 처리의 구성으로 하는 것이 바람직하게 된다.

후자의 방법과 같이 하여, 디지털 신호 처리의 구성을 채용하는 외부 부착 회로(칩, 디바이스)를 실장한 화상 표시 장치를 도 7에 도시한다. 또한, 도 6과 동일 부분에는 동일 부호를 붙이고 설명을 생략한다.

이 도면에 도시하는 화상 표시장치에서는, DSP(1)와 LCD 구동 회로(3) 사이에, 외부 부착 디지털 신호 처리 회로(칩, 디바이스)인, 신호 처리 블록(4)을 설치하는 것으로 하고 있다.

이 신호 처리 블록(4)의 단자 T2는, DSP(1)의 단자 T1과 접속되어 있음으로써, DSP(1)에 의해 신호 처리가 실시된 후의 아날로그 비디오 신호가 입력된다.

신호 처리 블록(4)의 내부 구성으로서는, 우선, 상기와 같이 하여 단자 T2를 통해 입력되는 아날로그 비디오 신호에 대하여 A/D 컨버터(21)에 의해 디지털 비디오 신호로 변환하여, 내부에서의 디지털 신호 처리에 대응시킨다. 그리고, 신호 처리부(22)에 의해, 디지털 신호 처리에 의해, 특정 기능에 대응하는 비디오 신호 처리를 실행한다. 그리고, 이와 같이 하여 신호 처리가 실시된 디지털 비디오 신호에 대하여, LCD 구동 회로(2)에의 입력에 대응시키기 위해 D/A 컨버터(23)에 의해 아날로그 비디오 신호로 변환한 후에, 단자 T3으로부터 출력한다. 단자 T3은 LCD 구동 회로(2)의 단자 T4와 접속되어 있고, 이에 의해, LCD 구동 회로(2)에는 아날로그 비디오 신호가 입력된다(일본 특개평10-336547호 공보 참조).

그런데, 상기 도 7에 도시한 화상 표시 장치에서의 신호 처리 블록(4)은, 디지털 신호 처리에 의해 내부에서 비디오 신호 처리를 실행하면서도, 아날로그 비디오 신호의 입출력에 대응하기 위해, A/D 컨버터(21)와 D/A 컨버터(23)의 셀을 구비하게 된다. 또한, 도 7에 도시하는 화상 표시 장치에서는, DSP(1) 내에도 D/A 컨버터(12)의 셀이 구비된다. 따라서, 도 7에 도시하는 화상 표시 장치의 시스템 전체적으로는, 3개의 A/D 컨버터 혹은 D/A 컨버터의 셀을 구비하고 있게 된다.

현실적인 것으로서, 이러한 디바이스에서의 A/D 컨버터 혹은 D/A 컨버터의 셀에는, 입출력의 신호 레벨(디지털 신호인 경우에는 데이터치)에 변동(오차)이 있다는 것을 알고 있다.

이러한 A/D 컨버터 혹은 D/A 컨버터의 셀의 변동은, 개개는 일정 범위 내에 있도록 보증되어 있다. 그러나, 도 7에 도시한 바와 같이 하여, A/D 컨버터 혹은 D/A 컨버터의 셀이 직렬적으로 접속되는 수가 증가되어 가면, 종합적인 데이터치(신호 레벨)의 오차는 확대되어 가게 된다. 이와 같이 하여 오차가 커져 가게 되면, 예를 들면 데이터치(레벨)가 오버 플로우(과대 입력)의 경향으로 되거나, 혹은 신호 레벨이 과소로 되어, 본래의 다이나믹 레인지를 유효하게 이용할 수 없게 된다.

상기한 것에 대해서, 도 8A, B, C를 참조하여 설명한다.

우선, 도 8A에는 DSP(1) 내의 D/A 컨버터(12)의 다이나믹 레인지(최대 출력 레벨)와, 신호 처리 블록(4)의 A/D 컨버터(21)와의 다이나믹 레인지(최대 입력 레 벨)에 대하여 동등한 경우를 도시하고 있다.

D/A 컨버터(12)의 입력 신호 S1(도 7에서는 신호 처리부(11)의 출력으로 됨)의 데이터치로서는, A/D 컨버터(21)의 다이나믹 레인지 DR에 대응하는 레벨 Ldr을 설정하고 있다. 그리고, D/A 컨버터(12)에 의해 입력 신호 S1을 아날로그 신호로 변환하여 얻어지는 신호 S2로서는, 이 경우, D/A 컨버터(12)와 A/D 컨버터(21)의 다이나믹 레인지가 동일함으로써, 레벨 Ldr이 얻어지고 있다.

즉, 이 경우에는, 최대치의 입력 신호가 오버 플로우하지도 않고, 또한 그대로 최대치로서 유지되어 있다고 하는, 이상적으로 다이나믹 레인지가 확보되어 있는 상태에 있다.

이에 대하여, 도 8B에는 오차의 변동의 관계로서, DSP(1) 내의 D/A 컨버터(12)의 다이나믹 레인지(최대 출력 레벨)가, 신호 처리 블록(4)의 A/D 컨버터(21)의 다이나믹 레인지(최대 입력 레벨)보다도 큰 경우를 도시하고 있다.

이 경우, D/A 컨버터(12)의 다이나믹 레인지 쪽이 큰 것에 대응하여, 레벨 Ldr의 입력 신호 S1을 아날로그 신호로 변환한 신호 S2로서는, 도시하는 바와 같이 하여, 레벨 Ldr보다도 높은 레벨 La에 의해 출력된다.

이 경우, 신호 S2가 A/D 컨버터(21)에 입력된 것으로 해도, 신호 S2의 레벨은, A/D 컨버터(21)의 다이나믹 레인지를 초과하고 있기 때문에, A/D 컨버터(21)로부터 출력되는 신호로서는, 데이터치가 오버 플로우하게 된다.

또한, 도 8C에, 오차의 변동의 관계로서, DSP(1) 내의 D/A 컨버터(12)의 다이나믹 레인지(최대 출력 레벨) 쪽이, 신호 처리 블록(4)의 A/D 컨버터(21)의 다이 나믹 레인지(최대 입력 레벨)보다도 작은 경우를 도시한다.

이 경우, D/A 컨버터(12)의 다이나믹 레인지 쪽이 작은 것에 대응하여, 레벨 Ldr의 입력 신호 S1을 아날로그 신호로 변환한 신호 S2는, 도시하는 바와 같이 하여, 레벨 Ldr보다도 낮은 레벨 Lb에 의해 출력된다.

이 신호 S2의 레벨은, 본래는 레벨 Ldr이어야 함에도 불구하고, D/A 컨버터(12)의 다이나믹 레인지 DR에 대하여, 레벨 Ldr-Lb의 레벨 차분에 따라 작은 것으로 되어 있다. 즉, 다이나믹 레인지를 충분히 확보할 수 없는 상태로 되어 있다.

이와 같이 하여, D/A 컨버터, A/D 컨버터 셀의 오차의 변동은, 다이나믹 레인지가 적절하지 않게 된다고 하는 상태로서 나타나지만, 이것은 예를 들면 솔라리제이션의 열화 등의 현상으로 나타나, 화질을 손상하는 요인으로 된다.

<발명의 개시>

따라서 본 발명은 상기한 과제를 고려하여, 신호 처리 장치로서 다음과 같이 구성한다.

본 발명에 따른 신호 처리 장치는, 제1 디지털 신호 처리부와, 제2 디지털 신호 처리부를 갖는다.

그리고, 제1 디지털 신호 처리부는, 소정의 디지털 신호 처리가 실시된 디지털 신호를 입력하여, 설정된 게인치에 따른 게인을 부여해서 출력하는 제1 게인 조정 수단과, 이 제1 게인 조정 수단으로부터 출력되는 디지털 신호를 아날로그 신호로 변환하여, 제1 디지털 신호 처리부로부터 출력하는 제1 디지털-아날로그 변환 수단을 구비한다.

또한, 제2 디지털 신호 처리부는, 제1 디지털 신호 처리부의 디지털-아날로그 변환 수단으로부터 출력되는 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환 수단과, 아날로그-디지털 변환 수단으로부터 출력되는 디지털 신호에 대하여 소정의 디지털 신호 처리를 실시하는 디지털 신호 처리 수단과, 이 디지털 신호 처리 수단으로부터 출력되는 디지털 신호를 입력하여, 설정된 게인치에 따른 게인을 부여해서 출력하는 것으로, 제1 게인 조정 수단보다도 낮은 게인 감도가 설정되는 제2 게인 조정 수단과, 이 제2 게인 조정 수단으로부터 출력되는 디지털 신호를 아날로그 신호로 변환하여, 제2 디지털 신호 처리부로부터 출력하는 제2 디지털-아날로그 변환 수단을 구비한다.

또한, 제1 디지털-아날로그 변환 수단과, 아날로그-디지털 변환 수단은, 제1 디지털-아날로그 변환 수단에서의 신호 레벨의 오차 변동 범위의 최소치가, 아날로그-디지털 변환 수단에서의 신호 레벨의 오차 변동 범위의 최대치 이상으로 되는 관계가 얻어지도록 하여 설정된다.

그리고 또한, 제2 게인 조정 수단으로부터 출력되는 디지털 신호의 레벨치를 검출하는 검출 수단과, 제1 디지털 신호 처리부에서 최대치로서 취급되는 레벨의 신호를 제1 게인 조정 수단에 대하여 입력시킨 상태 하에서, 검출 수단에 의해 검출되는 레벨치가 규정치 미만의 범위에서 최대치로 되도록 하여, 제1 게인 조정 수단에 대하여 게인치를 설정하는 제1 게인 설정 수단과, 제1 게인 설정 수단에 의한 게인치의 설정이 완료된 후에 있어서, 제1 디지털 신호 처리부에 대하여 소정의 최대치로서 취급되는 레벨의 신호를 입력시킨 상태 하에서, 검출 수단에 의해 검출되 는 레벨치가 규정치 이하의 범위에서 최대치로 되도록 하여, 제2 게인 조정 수단에 대하여 게인치를 설정하는 제2 게인 설정 수단을 포함하는 것으로 하였다.

또한, 신호 처리 방법으로서는 다음과 같이 구성하는 것으로 하였다.

우선, 본 발명의 신호 처리 방법으로서는, 제1 디지털 신호 처리와, 제2 디지털 신호 처리를 실행하는 것으로 된다.

그리고, 제1 디지털 신호 처리는, 소정의 디지털 신호 처리가 실시된 디지털 신호를 입력하여, 설정된 게인치에 따른 게인을 부여하는 제1 게인 조정 수순과, 이 제1 게인 조정 수순에 의해 얻어지는 디지털 신호를 아날로그 신호로 변환하여, 제1 디지털 신호 처리의 출력으로 하는 제1 디지털-아날로그 변환 수순을 포함하게 된다.

또한, 제2 디지털 신호 처리는, 제1 디지털 신호 처리에 포함되는 디지털-아날로그 변환 수순에 의해 얻어지는 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환 수순과, 아날로그-디지털 변환 수순에 의해 얻어지는 디지털 신호에 대하여 소정의 디지털 신호 처리를 실시하는 디지털 신호 처리 수순과, 이 디지털 신호 처리 수순에 의해 얻어지는 디지털 신호를 입력하여, 설정된 게인치에 따라서, 제1 게인 조정 수단보다 낮은 게인 감도에 의해 게인을 부여하는 제2 게인 조정 수순과, 제2 게인 조정 수순에 의해 얻어지는 디지털 신호를 아날로그 신호로 변환하여, 제2 디지털 신호 처리부로부터 출력하는 제2 디지털-아날로그 변환 수순을 포함하게 된다.

그리고 또한, 제1 디지털-아날로그 변환 수순에 대응하는 디바이스에서의 신 호 레벨의 오차 변동 범위의 최소치가, 아날로그-디지털 변환 수순에 대응하는 디바이스에서의 신호 레벨의 오차 변동 범위의 최대치 이상으로 되는 관계가 얻어지도록 설정하는 설정 수순과, 제2 게인 조정 수순에 의해 얻어지는 디지털 신호의 레벨치를 검출하는 검출 수순과, 제1 디지털 신호 처리에서 최대치로서 취급되는 레벨의 신호를 제1 게인 조정 수순에 대하여 입력시킨 상태 하에서, 검출 수순에 의해 검출되는 레벨치가 규정치 미만의 범위에서 최대치로 되도록 하여, 제1 게인 조정 수순에 대하여 게인치를 설정하는 제1 게인 설정 수순과, 제1 게인 설정 수순에 의한 게인치의 설정이 완료된 후에 있어서, 제1 디지털 신호 처리부에 대하여 소정의 최대치로서 취급되는 레벨의 신호를 입력시킨 상태 하에서, 검출 수순에 의해 검출되는 레벨치가 규정치 이하의 범위에서 최대치로 되도록 하여, 제2 게인 조정 수순에 대하여 게인치를 설정하는 제2 게인 설정 수순을 실행하도록 구성하는 것으로 하였다.

상기 각 구성에서는, 제1 디지털 신호 처리부(제1 디지털 신호 처리)와 제2 디지털 신호 처리부(제2 디지털 신호 처리)에 의한 디지털 신호 처리의 계가 직렬적으로 행해지고, 또한, 제1 디지털 신호 처리부(제1 디지털 신호 처리)와 제2 디지털 신호 처리부(제2 디지털 신호 처리) 사이에는, D/A 변환 기능, A/D 변환 기능이 개재되는 것으로부터 알 수 있는 바와 같이 아날로그 신호의 전송으로 되어 있다.

그리고, 이러한 구성에서의 게인 설정을 행할 때에, 우선, 제1 디지털 신호 처리부측의 D/A 변환 기능(제1 디지털-아날로그 변환 수단/수순)의 신호 레벨의 오 차 변동 범위의 최소치가, 제2 디지털 신호 처리부측의 A/D 변환 기능의 신호 레벨의 오차 변동 범위의 최대치보다도 크게 되도록, 그 대소 관계를 설정하도록 된다. 이에 의해, 제1 디지털 신호 처리부측의 D/A 변환 기능측으로부터, 제2 디지털 신호 처리부측의 A/D 변환 기능측의 입력이 레인지 부족 상태로 되는 것이 확실히 없어지게 된다.

또한, 우선, 제1 게인 조정 수단/수순에 대하여, 소정의 최대치로서 취급되는 레벨의 신호를 입력시킨 상태 하에서, 검출 수단/수순에 의해 검출되는 레벨치가 규정치 미만의 범위에서 최대치로 되도록 하여, 제1 게인 조정 수단/수순에 대한 게인치를 설정하는 것으로 하고 있다. 그리고, 이와 같이 하여 제1 게인 조정 수단/수순에 대한 게인치 설정이 완료된 후에 있어서, 동일하게 제1 디지털 신호 처리부에 대하여 소정의 최대치로서 취급되는 레벨의 신호를 입력시킨 상태 하에서, 검출 수단/수순에 의해 검출되는 레벨치가 규정치 이하의 범위에서 최대치로 되도록 하여, 제2 게인 조정 수단/수순에 대하여 게인치를 설정하게 된다.

여기서, 제1, 제2 게인 조정 수단/수순에 대한 게인 설정 시에는, 이들 제1, 제2 게인 조정 수단/수순에 의한 게인 설정을 거친 디지털 신호의 레벨치에 기초하고 있다. 이에 의해, 상기와 같이 하여 게인 설정된 상태에서는, 제1 디지털 신호 처리부측의 D/A 변환 기능과, 제2 디지털 신호 처리부측의 A/D 변환 기능에 대한 신호 레벨의 오차 변동에 상관없이, 최대한의 다이나믹 레인지가 얻어지는 상태가 얻어져 있는 것으로 된다.

도 1은 본 발명의 실시 형태로서의 화상 표시 장치의 구성예를 도시하는 블록도.

도 2A, B, C는 제1 실시 형태로서의 게인 설정의 수순예를 모식적으로 도시하는 도면.

도 3은 제1 실시 형태로서의 게인 설정을 위한 처리 동작을 설명하는 플로우차트.

도 4A, B, C, D는 제1 실시 형태로서의 게인 설정의 수순예를 모식적으로 도시하는 도면.

도 5는 제1 실시 형태로서의 게인 설정을 위한 처리 동작을 설명하는 플로우차트.

도 6은 DSP를 구비하여 비디오 신호 처리를 실행하는 종래 기기로 되는, 화상 표시 장치의 구성예를 도시하는 블록도.

도 7은 도 6에 도시하는 화상 표시 장치에 대하여, 신규로 신호 처리 블록을 추가한 구성을 도시하는 블록도.

도 8A, B, C는 도 7에 도시하는 화상 표시 장치에서의, D/A 컨버터, A/D 컨버터 셀의 신호의 오차 변동에 기인하여 다이나믹 레인지가 열화되는 사상을 설명하기 위한 도면.

<발명을 실시하기 위한 최량의 형태>

도 1은 본 발명의 실시 형태로서의 화상 표시 장치를 도시하고 있다. 이 화상 표시 장치에서, 본 발명에 기초한 신호 처리 장치로서의 구성이 구비된다. 본 실시 형태로서는, 게인 설정을 위한 처리 수순의 상위에 의해 제1 실시 형태와 제2 실시 형태를 예로 들어 설명하지만, 이 도 1에 도시하는 구성은 제1 실시 형태와 제2 실시 형태에서 공통으로 된다.

이 도면에 도시하는 화상 표시 장치의 신호 처리계는 크게 나누어, DSP(1), 신호 처리 블록(4), LCD 구동 회로(2), LCD(3)를 구비한다.

이들 DSP(1), 신호 처리 블록(4), LCD 구동 회로(2), LCD(3)는 각각이, 독립된 칩, 디바이스로서 실장된다. 또한, DSP(1)와 신호 처리 블록(4)에 대해서는 단자 T1-T2에 의해 접속하고, 신호 처리 블록(4)과 LCD 구동 회로(2)에 대해서는 단자 T3-T4에 의해 접속하며, LCD 구동 회로(2)와 LCD(3)에 대해서는 단자 T5-T6과 접속하도록 하고 있다.

이 경우의 DSP(1)의 내부로서는, 신호 처리부(11), 제1 GCA(13), D/A 컨버터(12)를 형성하고 있는 것으로 된다. 신호 처리부(11)에서는, 화상 표시를 위한 디지털 비디오 신호를 입력하여 소요의 각종 디지털 신호 처리를 실시하여 얻어진 신호 S0(디지털 비디오 신호의 형식임)을, 제1 GCA(Gain Control Amplifier)(13)에 대하여 출력한다. 제1 GCA(13)에서는, 마이크로컴퓨터(5)가 출력하는 제어 신호에 의해 지시된 게인치 G1을 설정하고, 입력된 디지털 비디오 신호(S0)의 게인을 가변하여, 신호 S1로서 출력하게 된다. 또한, 이 제1 GCA(13)로서는, 디지털 신호에 대한 게인을 조정하는 것으로 되므로, 예를 들면 디지털치를 대상으로 하는 승산기 등에 의해 구성할 수 있다.

제1 GCA(13)로부터 출력된 신호 S1은, D/A 컨버터(12)에 대하여 입력되어, 아날로그 비디오 신호인 신호 S2로 변환되어, 단자 T1에 출력된다. 이 단자 T1에 출력된 신호 S2는 신호 처리 블록(4)의 단자 T2에 입력된다.

이 도 1에 도시하는 화상 표시 장치는, 현행 이전에서는, 예를 들면 DSP(1), LCD(2), 및 LCD(3)에 의해 구성되어 있었다. 즉, 신호 처리 블록(4)을 생략한 구성으로 되어 있다. 이 구성에서는, DSP(1)의 단자 T1과 LCD 구동 회로(2)의 단자 T4를 접속하고 있어, DSP(1)로부터 출력된 아날로그 비디오 신호인 신호 S2를, 그대로 LCD 구동 회로(2)에 대하여 입력시키는 것으로 하고 있었다. DSP(1)가 아날로그의 비디오 신호를 출력하는 사양으로 되어 있는 것은, 상기와 같이, 본래는 그 출력을 LCD 구동 회로(2)에 대하여 입력시키는 것을 전제로 하고 있었기 때문이다.

본 실시 형태의 신호 처리 블록(4)은, 이 현행 이전의 화상 표시 장치에 대하여 신규의 소정의 신호 처리 기능을 부여하기 위해 추가적으로 실장된, 외부 부착 회로로서의 칩, 디바이스이다. 즉, 신호 처리 블록(4)은 상기한 신규의 소정의 신호 처리 기능을 실현하기 위한 신호 처리를 실행 가능하게 구성되어 있다.

상기 현행 이전의 화상 표시 장치에 대하여, 신규의 소정의 신호 처리 기능을 부여하고자 한 경우, 한편으로는, DSP(1) 그 자체를 다시 설계하여 제조하고, 이것을 실장한다고 하는 것이 생각되지만, 이것은 예를 들면 개발 비용이라든지, 재제조를 위한 비용 등이 필요로 된다.

예를 들면, 이 신규의 신호 처리 기능의 부가가, 화상 표시 장치의 시스템 전체적으로는 소규모의 변경인 케이스에서는, DSP(1)의 재제조, 재실장의 코스트에 대하여, 신호 처리 기능의 부가에 의한 효과가 상응하지 않아, 코스트적으로 불리 하게 되는 상황으로 되는 경우가 있다. 이러한 경우에는, 신규의 신호 처리 기능을 갖는 외부 부착 회로를, 현행 이전의 구성에 대하여 추가적으로 부가하도록 하여 구성하는 쪽이 유리하게 된다. 본 실시 형태는 이러한 케이스에 적합한 것으로, 신호 처리 블록(4)은 현행 이전의 화상 표시 장치의 구성에 대하여 추가적으로 실장된 것이다.

또한, 이러한 외부 부착 회로로서, 아날로그 회로에 의한 비디오 신호 처리의 구성으로 하면, 회로 규모가 커지게 되고, 또한 신호 레벨의 변동 등도 확대되게 되는 등의 문제점이 발생한다. 따라서, 이러한 외부 부착 회로로서도, 디지털 신호 처리의 구성으로 하는 것이 바람직한 것으로 된다. 이러한 관점에서, 신호 처리 블록(4)으로서도 디지털 신호 처리로 하는 구성이 채용되고 있다. 즉, 신호 처리 블록(4)도 단체의 DSP의 칩, 디바이스로서 구성된다.

신호 처리 블록(4)에서는, 상기와 같이 하여 디지털 신호 처리를 실행하지만, DSP(1)의 단자 T1로부터 입력되는 비디오 신호(S2)는 아날로그의 형식으로 되어 있다. 따라서, 신호 처리 블록(4)에서는, 단자 T2로부터 입력되어 온 아날로그의 비디오 신호(S2)를, A/D 컨버터(21)에 의해 디지털의 비디오 신호(S3)로 재변환하여, 신호 처리부(22)에 입력시킨다.

신호 처리부(22)에서는 입력된 디지털 비디오 신호(S3)에 대하여, 적어도, 앞서 설명한 신규의 신호 처리 기능에 대응하는 디지털 신호 처리를 실시하여, 신호 S4로서 출력한다. 이 신호 S4는 제2 GCA(24)에 입력된다.

제2 GCA(24)는, 앞서 설명한 제1 GCA(13)와 마찬가지로, 입력된 디지털 비디 오 신호(S4)에 대하여, 마이크로컴퓨터(5)가 지시하는 게인치 G2에 따라서 설정한 게인을 부여하여, 신호 S5로서 출력한다. 또한, 이 제2 GCA(24)에 대해서도 승산기 등에 의해 구성할 수 있다. 단, 후술하는 바와 같이 하여 제1 GCA(13)와 제2 GCA(24)의 게인 설정을 행하는 형편상, 제1 GCA(13)는 제2 GCA(24)보다도 큰 게인 감도가 설정된다.

제2 GCA(24)의 출력인 디지털 비디오 신호(S5)는 D/A 컨버터(23)에 대하여 입력된다. 또한, 분기하도록 하여, 마이크로컴퓨터(5)에도 입력되도록 되어 있다.

신호 처리 블록(4)의 비디오 신호 출력을 받는 LCD 구동 회로(2)는, 아날로그 신호를 입력하는 사양으로 되어 있다. 따라서 신호 처리 블록(4)에서는, D/A 컨버터(23)에 의해, 입력된 디지털 비디오 신호(S5)를 아날로그의 비디오 신호로 변환하여, 단자 T3을 통해 LCD 구동 회로(2)의 단자 T4에 대하여 입력시킨다.

LCD 구동 회로(2)에서는, 입력된 아날로그의 비디오 신호에 기초하여, LCD(3)를 표시 구동하기 위한 구동 신호를 생성하여, 단자 T5를 통해 LCD(3)의 단자 T6에 입력한다.

LCD(3)에서는 입력된 구동 신호에 의해 화소 셀을 구동한다. 이에 의해, LCD(3)에서, 비디오 신호에 따른 화상이 표시된다.

마이크로컴퓨터(5)는, CPU(Central Processing Unit), ROM, RAM 등을 구비하여 구성되는 것으로, 예를 들면 ROM에 인스톨되도록 하여 기억된 프로그램을 CPU가 실행함으로써, 화상 표시 장치에 대한 제어 처리를 실행한다. 본 실시 형태에서는, 이 마이크로컴퓨터(5)는 이후 설명한 바와 같이 하여, 제1 GCA(13) 및 제2 GCA 에 대한 게인 조정을 행하게 된다.

도 1에 도시하는 구성의 화상 표시 장치에서는, 신호 처리계에서, 3개의 D/A 컨버터 혹은 A/D 컨버터의 셀이 직렬적으로 구비되어 있다. D/A 컨버터 혹은 A/D 컨버터의 셀에 대해서는, 신호 입출력 레벨에 대해서, 정격 레벨에 대한 오차의 변동이 있다.

즉, 입력에 관해서라면, 사양으로 정해져 있는 최대 허용 입력 레벨(데이터치)이 A인 것으로 해도, 실제로는, A보다 큰 레벨(데이터치)이 입력 가능하거나, 또한 A보다도 작은 레벨(데이터치)이 실제의 최대 허용 입력 레벨로, 실제로 A를 입력하면 레벨 오버(오버 플로우)로 되게 되어 오차가 발생한다. 또한, 출력에 대해서도, 최대 레벨의 입력 신호에 응답하는 사양상의 최대 출력 레벨(데이터치)이 B인 것으로 해도, 실제로는, B보다 큰 레벨에 의해 출력되거나, 또한 B보다도 작은 레벨에서 출력되게 되거나 하는 오차가 발생한다. 또한, 이러한 입출력 레벨의 오차량이 셀마다 변동하고 있는 것이다.

그리고, 이러한 오차 및 그 변동이 비디오 신호의 다이나믹 레인지가 부적정하게 되는 요인인 것은, 앞서 설명한 대로이다.

본 실시 형태에서는, D/A 컨버터 혹은 A/D 컨버터의 셀 변동의 존재에 상관없이 비디오 신호의 다이나믹 레인지가 적정한 것으로 되도록, 제1 GCA(13) 및 제2 GCA(24)를 설치한 후에, 이들 제1 GCA(13) 및 제2 GCA(24)에 대한 게인 설정을 행하게 된다.

또한, 이 게인 설정은, 예를 들면 제조 공정에서의 조정 단계에서 행해지는 것으로, 기본적으로는, 한번 설정이 완료되면, 이후에는 그 때의 게인치가 고정 설정된다. 단, 본 실시 형태로서의 게인 설정을 마이크로컴퓨터(5)가 실행하는 타이밍으로서는, 특별히 한정되는 것이 아니라, 예를 들면 전원 기동 시에 대응하는 타이밍에서 매회, 혹은 소정 횟수마다, 혹은 일정 시간 간격마다 행해지도록 해도 되는 것이다. 이와 같이 하여 공장 출하 시 이후의 기회에서 임의의 일정 빈도로 게인 설정이 행해지도록 하면, 예를 들면 경시 변화나, 어떠한 요인에 의한 신호 레벨의 변동의 변화에 적응할 수 있다.

도 2A, B, C는, 본 실시 형태에서 행해지는, 제1 실시 형태로서의 제1 GCA(13) 및 제2 GCA(24)에 대한 게인 설정의 수순을 모식적으로 도시하고 있다.

여기서, 상기하고 있는 바와 같이, DSP(1) 내의 D/A 컨버터(12) 및 신호 처리 블록(4) 내의 A/D 컨버터(21)는, 신호 레벨의 오차 변동이 존재한다. 또한, 이러한 오차 변동의 범위, 즉 오차의 최대치/최소치에 대해서는, 디바이스마다의 스펙으로서 미리 파악되어 있다. 나아가서는, 이 오차 변동의 범위(최대치/최소치)는 외부 부착의 저항 등의 소자의 상수에 따라서 가변 설정할 수 있다.

따라서, 본 실시 형태에서는, 실제로 게인 조정을 행하기에 앞서서, 그 준비 단계로서, D/A 컨버터(12)의 오차 변동의 범위와, A/D 컨버터(21)의 오차 변동의 범위의 관계에 대하여, 다음과 같이 설정한다.

즉, 우선 도 2A에 도시하는 바와 같이, D/A 컨버터(12)의 오차 변동의 범위에 대하여 최대치 L1max, 최소치 L1min에 의해 나타내는 것으로 한다. 또한, A/D 컨버터(21)의 오차 변동의 범위에 대해서도, 최대치 L2max, 최소치 L2min에 의해 나타내는 것으로 한다. 그리고, 동일한 도 2A에 도시하는 바와 같이, D/A 컨버터(12)의 최소치 L1min에 대하여, A/D 컨버터(21)의 최대치 L2max 이상(혹은 최대치 L2max보다도 높은 값)으로 되도록 설정한다.

이와 같이 하여 설정을 행한 후에, 본 실시 형태에서는, 이후의 조정을 위한 신호원으로서, DSP(1)의 신호 처리부(11)로부터 출력되는 신호, 즉 제1 GCA(13)에 대한 입력 신호 S0에 대하여, DSP(1)가 취급하는 신호 레벨로서 최대인 것으로 규정되는 레벨 Ls1에 대응하는 데이터치를 설정한다. 예를 들면 본 실시 형태에서는, 이 레벨 Ls1의 신호로서, 소위 백 레벨에 대응하는 100IRE의 신호를 이용하게 된다.

또한, 이후의 게인 조정을 행할 때에, 제1 GCA(13) 및 제2 GCA에 대해서는 모두 초기치로서 1배의 게인을 설정한다.

이 제1 GCA(13) 및 제2 GCA의 각 게인치 G1, G2가 초기치를 취하고 있는 상태에서는, 우선, DSP(1)의 신호 처리부(11)로부터 출력되는 신호 S0과, 제1 GCA(13)로부터 A/D 컨버터(21)에 입력되는 신호 S1은 동일한 신호로 간주해도 되게 되므로, 도 2A에 도시하는 바와 같이 하여, 신호 S1도 레벨 Ls1이게 된다. 그리고, 이 신호 S1을 D/A 컨버터(12)에 의해 아날로그 신호로 변환하여 얻어지는 신호 S2의 레벨로서는, D/A 컨버터(12)의 입출력의 오차 변동의 양이 최소인 것으로 해도, A/D 컨버터(21)의 최대치 L2max 이하로 되지는 않는다. 이 경우에 신호 S2가 취할 수 있는 최소치는, D/A 컨버터(12)의 오차 변동 범위의 최소치 L1min이기 때문이다.

즉, 도 2A에 도시한 D/A 컨버터(12)와 A/D 컨버터(21)와의 오차 변동의 범위의 설정에 따라서는, D/A 컨버터(12)의 입력 신호 S1을 DSP(1)에서 허용되는 최대 레벨로 하였을 때에, A/D 컨버터(21)의 입력 신호 S2는, 확실히 오버 플로우가 발생하도록 되어 있게 된다(단, 제1 GCA(13)의 게인치는 1배인 것을 전제로 함). 반대의 관점에서 생각하면, 입력 신호 S1을 허용할 수 있는 최대 레벨로 하였을 때에, 신호 S2가, A/D 컨버터(21)의 실제의 최대 허용 입력 레벨 이하로 되는 것은, 확실히 없도록 설정되어 있는 것이다. 즉, D/A 컨버터(12)의 출력이, 레인지 부족으로 A/D 컨버터(21)에 입력되는 경우가 없도록 하고 있다.

A/D 컨버터(21)의 입력 단계에서 레인지 부족이 발생하면, 후단의 제2 GCA(24)에 의해 게인을 올려도, 이 레인지 부족을 캔슬할 수는 없다.

상기 신호 S2는 A/D 컨버터(21)에 의해 디지털의 비디오 신호 S3으로 변환되지만, 이 신호 S3은 A/D 컨버터(21)의 오차 변동에 의한 신호 레벨의 오차를 포함하고 있게 된다. 이 신호 S3은 신호 처리부(22)를 통해 신호 S4로서 제2 GCA(24)에 입력된다. 여기서는, 신호 처리부(22)의 디지털 신호 처리 결과에 의한 신호 레벨의 변화는 없는 것으로 생각한다. 즉, 신호 처리부(22)에서의 게인치는 1배로 간주된다. 또한, 제2 GCA(24)의 게인치가 1배임으로써, 상기 신호 S4와 신호 S5는 동일한 신호인 것으로 봐도 된다. 따라서, 신호 S5는, 이 경우에는 신호 S3과 동일한 신호인 것으로 봐도 되게 된다.

신호 S3은 A/D 컨버터(21)에 의해 디지털화된 신호이며, 또한 오버 플로우하고 있는 신호이다. 따라서, 신호 S3으로서는, A/D 컨버터(21)의 오차 변동의 범위 (최대치 L2max-최대치 L2min) 사이에서, 실제의 A/D 컨버터(21)의 오차 변동에 따라 결정되는 다이나믹 레인지 DR의 최대 레벨(Ldr)에서 달라붙은 상태가 얻어지게 된다.

그리고 이 때에는, 신호 S5도 이 신호 S3과 동일한 레벨인 것으로 된다. 신호 S5는, 도 1에 도시한 바와 같이, 마이크로컴퓨터(5)에도 입력되어 있다. 마이크로컴퓨터(5)는 이 신호 S5의 레벨(데이터치)에 기초하여, 이후의 게인 조정을 위한 제어 처리를 실행한다.

이 초기 상태에서는, 상기하고 있는 바와 같이, 신호 S5는 레벨 Ldr에서 달라붙은 상태로 되어 있지만, 이것은 신호가 오버 플로우하고 있는 상태를 만들어 내고 있는 것을 의미하고 있다.

따라서, 마이크로컴퓨터(5)에 의한 게인 조정으로서는, 우선, 입력되는 신호 S5를 감시하면서, 이 신호 S5가 레벨 Ldr보다 작아질 때까지, 제1 GCA(13)에 대하여 설정해야 할 게인치 G1을 작게 해 간다. 또한, 이 게인치 G1의 제어는, 마이크로컴퓨터(5)가 게인치 G1을 지시하는 제어 신호를 출력함으로써 행한다.

또한, 확인을 위해 설명해 두면, 이후에도, 제1 GCA(13)에 대한 입력 신호 S0에 대해서는, 최대인 것으로서 규정되는 레벨 Ls1이 유지된다.

상기한 제1 GCA(13)에 대한 게인치의 설정을 도 2B에 도시하고 있다.

즉, 제1 GCA(13)의 게인치를 초기치로부터 작게 해 감에 따라서는, 제1 GCA(13)로부터 출력되는, D/A 컨버터(12)에의 입력 신호 S1의 레벨도 저감되어 가게 된다. 이에 따라, D/A 컨버터(12)의 출력이며, A/D 컨버터(21)에의 입력 신호 인 신호 S2의 레벨도 저하되어 간다. 그러나, 신호 S2의 레벨이, A/D 컨버터(21)의 다이나믹 레인지 DR의 최대치인 레벨 Ldr보다 크게 되는 상태에서는, A/D 컨버터(21)에서는 과대 입력으로 되어 오버 플로우가 발생한다. 이 때, 신호 S5는 레벨 Ldr에서 달라붙은 상태인 것이 검출된다.

이와 같이, 신호 S5는 레벨 Ldr인 한은, 오버 플로우가 발생하고 있는 것으로 되기 때문에, 마이크로컴퓨터(5)는 제1 GCA(13)에 설정하는 게인치를 작게 해 가도록 제어를 실행한다.

그리고, 이와 같이 하여 게인치를 작게 해 감으로써, 임의의 단계에서, 도 2B에 도시하는 바와 같이 하여, 신호 S5(A/D 컨버터(21)의 출력인 신호 S3)는, 비로서 레벨 Ldr보다도 작은 값을 취하는 상태가 얻어지게 된다. 이 때 제1 GCA(13)에 설정되어 있는 게인치가, 제1 GCA(13)에서의 최적 게인치로 된다. 즉, 제1 GCA(13)의 후단에서 오버 플로우(레벨 포화)가 발생하지 않는 범위 내에서, 다이나믹 레인지 DR에 대하여 최대 레벨이 입력되는 상태가 얻어져 있는 것이다. 이후, 이 때 제1 GCA(13)에 설정된 게인치가, 제1 GCA(13)에 대하여 고정 설정되게 된다.

상기와 같이 하여 제1 GCA(13)의 게인치의 설정이 완료된 후에는, 제2 GCA(24)에 대한 게인 설정을 행하게 된다. 제2 GCA(24)에 대한 게인 설정은, 제1 GCA(13)의 게인치의 설정을 완료시킨 상태부터 개시하게 된다.

여기서, 상술한 바와 같이, 제1 GCA(13)의 감도는 제2 GCA(24)보다도 높게 설정되어 있지만, 이것은 동일한 설정 게인치의 변화량에 응답하는 신호의 출력 레벨의 변화량으로서 보면, 제1 GCA(13) 쪽이 제2 GCA(24)보다도 큰 것이며, 또한, 환언하면 게인치 가변에 응답한 출력 레벨 변화의 분해능으로서는, 제2 GCA(24) 쪽이 높다고 하는 것을 의미한다. 즉, 도 1에 도시하는 비디오 신호 처리계에서, 제1 GCA(13)는 개략 조정적인 게인 설정을 행하고, 제2 GCA(24)가 미세 조정적인 게인 설정을 행한다고 하는 역할 분담으로 되어 있다.

이것으로부터 생각하면, 제1 GCA(13)의 게인치의 설정이 완료된 상태에서는, 도 2B에 도시하는 바와 같이 하여, 신호 S5는, 다이나믹 레인지 DR의 최대 레벨 Ldr보다도 작은 레벨로 되어 있다. 그러나, 제1 GCA(13)의 게인 설정의 분해능이 낮기 때문에, 신호 S5의 레벨과 레벨 Ldr과의 차는 비교적 큰 것으로 될 수 있다.

단, 제2 GCA(24)의 게인 설정의 분해능은 제1 GCA(13)와 비교하여 높다. 따라서, 제2 GCA(24)의 게인 설정에 의해, 신호 S5의 레벨에 대하여, 레벨 Ldr에 근접해 가도록 하여, 신호 S5의 레벨과 레벨 Ldr과의 차를 가능한 한 적게 하도록 조정헤 가는 것이 가능하게 된다. 이와 같이 하면, 오버 플로우(레벨 포화)가 발생하지 않은 범위 내에서, 입력 최대 레벨은 다이나믹 레인지 DR에 대하여 보다 근접하게 된다. 즉, 신호 그 자체로서의 다이나믹 레인지가 보다 양호해진다. 제2 GCA(24)의 게인 설정은 이를 위해서 행해진다.

그리고, 실제 제2 GCA(24)에 대한 게인 설정으로서는, 마이크로컴퓨터(5)는 신호 S5의 레벨을 감시하면서, 제2 GCA(24)에 대하여 설정해야 할 게인치 G2를 높게 해 가도록 하여 제어한다. 이 제2 GCA(24)에 대한 게인치 G2의 설정도, 마이크로컴퓨터(5)가 게인치 G2를 지시하는 제어 신호를 출력함으로써 행해진다.

이 제2 GCA(24)에 대한 게인 설정은 도 2C에 도시된다.

상기와 같이 하여 제2 GCA(24)의 게인치를 높게 설정하여 가는 것에 따라서는, 이 제2 GCA(24)의 출력인 신호 S5의 레벨이 높아져 가게 된다. 확인을 위해 설명해 두면, 제2 GCA(24)의 출력 레벨 변화의 분해능은, 제1 GCA(13)보다도 높음으로써, 예를 들면 1 스텝마다의 신호 S5의 레벨 변화량은 제1 GCA(13)와 비교하여 작다.

그리고, 임의의 단계에서, 신호 S5는, 도 2C에 도시하는 바와 같이 하여, 다이나믹 레인지 DR의 최대 레벨 Ldr과 동일해지는 레벨에 도달하게 된다. 이 상태가, 앞의 게인 설정에 대한 미세 조정이 완료된 것에 상당하는 것이며, 개념적으로는, 오버 플로우가 발생하지 않는 레벨 범위에서, 최대한의 다이나믹 레인지를 확보할 수 있었던 상태인 것으로 된다. 단, 실제에서는, 신호 S5가 레벨 Ldr과 완전히 동일 레벨로 된 상태는, 거의 오버 플로우하고 있는 상태인 것으로 되어 현실적으로는 바람직하지 못하다. 따라서, 실제에서는 신호 S5의 레벨과 레벨 Ldr이 동일해진 상태로부터, 1 스텝만큼 제2 GCA(24)의 게인치를 작게 설정하고, 이 1 스텝의 게인치분만큼 신호 S5의 레벨이 레벨 Ldr보다도 낮게 되도록 하고 있다. 그리고, 이후에서는 이와 같이 하여 제2 GCA(24)에 설정된 게인치가, 제2 GCA(24)에 대하여 고정 설정된다.

상기 도 2A, B, C에 의해 설명한 게인 설정 수순에 따른, 마이크로컴퓨터(5)(CPU)가 실행하는 것으로 되는 처리 동작을, 도 3의 플로우차트에 도시한다. 또한, 이 도면에 도시하는 처리가 실행되는 단계에서는, 도 2A에 의해 설명한, D/A 컨버터(12)의 오차 변동 범위의 최소치 L1min과, A/D 컨버터(21)의 오차 변동 범위 의 최대치 L2max와의 관계 설정은 이미 행해져 있는 것이다. 또한, 제1 GCA(13) 및 제2 GCA(24)의 게인치 G1, G2는 각각 초기치(예를 들면 1배에 대응하는 게인치)가 세트되어 있다.

이 도면에 도시하는 처리에서는, 우선, 스텝 S101에 의해 DSP측의 신호 레벨이 최대로 되는 데이터를 입력 신호로서 생성한다. 즉, 예로서는 앞서 설명한 바와 같이 하여, DSP(1)의 신호 처리부(11)로부터 출력되고, 이후의 신호 처리계에의 입력 신호로 되는 신호 S0에 대하여, 100IRE의 레벨의 디지털 비디오 신호로 되도록, 신호 처리부(11)에 대한 제어를 실행한다. 이에 의해, 도 2A로부터 설명한 초기 상태가 얻어진다. 즉, 신호 S0이 처리를 거쳐 신호 S5로 되는 계에서는, 신호가 오버 플로우(과대 레벨)로 되어 있는 상태가 확실하게 얻어져 있는 것이다.

그리고, 마이크로컴퓨터(5)는, 다음 스텝 S102에서, 신호 S5의 데이터치(레벨) VS5를 취득하게 된다. 이 처리에 의해, 신호 S5의 레벨 감시가 행해지게 된다.

다음 스텝 S103에서는, 상기 스텝 S102에 의해 취득한 신호 S5의 데이터치 VS5와, 미리 설정된 규정치 Vdr에 대하여, VS5<Vdr이 성립되었는지의 여부에 대한 판별을 행한다.

도 2A, B, C에 의해 설명한 바와 같이, 초기 상태에서는, 신호 S5의 레벨은, 다이나믹 레인지 DR의 최대 레벨 Ldr에 달라붙어 있어, 레벨 Ldr과 동등하다. 상기 규정치 Vdr로서는, 기본적으로는 이 레벨 Ldr에 대응하는 데이터치로 된다. 단, 실제에서는, DSP(1) 등의 칩, 디바이스의 사양 등에 따라서, 최량의 다이나믹 레 인지를 확보할 수 있는 것을 고려하여, 레벨 Ldr 이하에 대응하는 임의의 소정치가 설정되어도 된다.

이 스텝 S103에서, VS5<Vdr의 관계가 성립되어 있지 않은, 즉, VS5≥Vdr의 관계가 성립되어 있는 것으로서 부정의 판별 결과가 얻어진 경우이지만, 이 때는 아직 오버 플로우가 발생하고 있는 상태인 것으로 된다.

따라서, 이 경우에는 스텝 S104로 진행하여, 제1 GCA에 설정해야 할 게인치 G1에 대하여 1 스텝분 디크리먼트한다. 이 처리가 행해지는 결과, 제1 GCA(13)로부터 출력되는 신호 S1은, 1 스텝의 게인치의 디크리먼트에 따른 만큼, 레벨이 저감되게 된다. 스텝 S104의 처리가 완료되었다면, 스텝 S102로 되돌아가게 된다. 이 스텝 S102→S103→S104의 처리의 흐름에 의해, 도 2B에서 설명한 바와 같이, 신호의 오버 플로우가 없어질 때까지, 제1 GCA(13)에 설정하는 게인치를 작게 해 간다고 하는 동작이 얻어진다.

그리고, 스텝 S103에서, VS5<Vdr의 관계가 성립된 것으로서 긍정의 판별 결과가 얻어진 것으로 하면, 이 때에 비로소, 도 2B에서 설명한 바와 같이 하여, 신호 S1이 입력되는 D/A 컨버터(12)로부터, 신호 S5가 출력되는 제2 GCA(24)까지의 신호 처리계에서, 오버 플로우가 발생하고 있지 않은 상태가 얻어지게 된다. 즉, 제1 GCA(13)에서의 게인치 G1이 적정하게 설정된 것으로 된다. 따라서, 이 경우에는, 스텝 S105 이후에서의 제2 GCA(24)의 게인 설정을 위한 처리로 이행하게 된다. 이후, 제1 GCA(13)에 대한 게인치 G1의 가변 설정은 행해지지 않으며, 이에 의해, 제1 GCA(13)의 게인치 G1은 고정 설정된 것으로 된다.

제2 GCA(24)에 대한 게인 설정 처리로서는, 우선, 스텝 S105에 의해 게인치 G2를 1 스텝분 인크리먼트한다. 이에 의해, 제2 GCA(24)로부터 출력되는 신호 S5는, 1 스텝분의 게인치 G2의 증가에 따라서 그 레벨도 높아진다.

다음 스텝 S106에서는, 앞의 스텝 S102와 마찬가지로 하여, 신호 S5의 데이터치 VS5를 취득하게 된다. 그리고, 계속되는 스텝 S107에서, 이 데이터치 VS5와 규정치 Vdr에 대하여, VS5≥Vdr의 관계가 성립하였는지의 여부에 대하여 판별한다. 여기서, VS5≥Vdr의 관계가 성립하지 않고, 데이터치 VS5가 규정치 Vdr 미만인 것으로서 부정의 판별 결과가 얻어진 경우에는, 제2 GCA(24)의 게인에 대하여 높게 설정할 여지가 있게 된다. 따라서, 이 경우에는 스텝 S108로 진행하여, 게인치 G2를 1 스텝분 인크리먼트하고, 스텝 S106의 처리로 되돌아가게 된다. 이 스텝 S106→S107→S108의 처리의 흐름에 의해, 최대한의 다이나믹 레인지가 얻어지도록 총력을 다하기 위한 게인의 미세 조정이 행해지게 된다.

그리고, 스텝 S107에서 긍정 결과가 얻어진 것으로 되면, 여기서 비로소, 예를 들면 도 2C에서 설명한 바와 같이, 신호 S5로서는, 다이나믹 레인지 DR의 최대 레벨 Ldr과 동일하게 되는 레벨에 도달한 것으로 간주되게 된다. 따라서, 이 경우에는 스텝 S109의 처리로 진행하게 된다.

스텝 S109에서는 게인치 G2에 대하여 1 스텝분 디크리먼트한다.

이 처리는, 상술한 바와 같이, 1 스텝의 게인치분만큼, 신호 S5의 레벨이 작아지도록 하여, 확실하게 오버 플로우하지 않게 되는 상태를 얻기 위해 행해진다. 스텝 S109의 처리가 종료되었다면, 이 도면에 도시하는 게인 설정의 처리가 종료되 게 된다. 이에 의해, 이후에서는 제2 GCA(24)의 게인치도 최후의 값에 의해 고정 설정되게 된다.

그런데, 상기 도 2A, B, C 및 도 3에 의한 설명은, 신호 처리 블록(4) 내의 신호 처리부(22)에서의 신호 처리에 의해 신호에 부여되는 게인(신호 처리 게인)은 1배이며, 따라서, 신호 처리계에서의 게인 컨트롤에 관해서는, 신호 처리부(22)는 패스된 것과 등가인 것을 전제로 하고 있다.

그러나 실제적으로, 신호 처리의 종류 등에 따라서는, 처리 후의 신호에 게인이 부여되어 신호 그 자체의 레벨이 변화되어 있는 경우도 당연히 있을 수 있으며, 따라서, 신호 처리부(22)로서도, 신호에 게인을 부여하게 되는 신호 처리를 실행하는 구성을 채용하는 경우도 있을 수 있게 된다.

따라서, 계속해서, 제2 실시 형태로서, 신호 처리부(22)가 1배 이외의 신호 처리 게인을 처리 대상의 신호에 부여하는 구성으로 되어 있는 경우에 대응한, 본 실시 형태의 게인 설정에 대하여 설명한다.

이 제2 실시 형태로서의 게인 설정의 수순예를 도 4A, B, C, D에 도시한다.

이 경우에도, 준비 단계로서, 도 4A에 도시하는 바와 같이 하여, D/A 컨버터(12)의 오차 변동의 범위와, A/D 컨버터(21)의 오차 변동의 범위의 관계로서, D/A 컨버터(12)의 최소치 L1min에 대하여, A/D 컨버터(21)의 최대치 L2max 이상, 혹은 최대치 L2max보다도 높은 값으로 되도록 설정한다.

또한, 제1 GCA(13)에 대한 입력 신호 S0에 대하여, DSP(1)가 취급하는 신호 레벨로서 최대인 것으로 규정되는 레벨 Ls1(예를 들면 100IRE)에 대응하는 데이터 치를 설정하는 점도 마찬가지이다. 또한, 제1 GCA(13), 및 제2 GCA에 대해서도, 모두 초기치로서 1배의 게인을 설정해 놓게 된다. 이에 의해, 초기적으로는 제1 GCA(13) 및 제2 GCA가 각각 1배의 게인으로 되어 있는(스루하고 있는 것과 등가의) 상태 하에서, 신호가 확실하게 오버 플로우하는 상태를 얻는다.

또한, 여기서는 신호 처리부(22)에서의 신호 처리 게인의 게인치(×n)로서는 n=0∼2인 것으로 한다. 이 경우, 최대의 게인치로서는 2배로 되지만, 도 4A에서는, 신호 처리부(22)의 입력 신호 S3과, 그 출력인 신호 S4의 레벨 관계로서, 신호 처리부(22)에서의 신호 처리 게인의 게인치가 최대의 2배인 경우를 도시하고 있다. 이 경우에서, 신호 S3이 다이나믹 레인지 DR의 최대 레벨 Ldr인 것으로 하면, 신호 S4는, 그 2배의 레벨 Lsp로 되는 것이 도시되어 있다. 또한, 이 경우에는 제2 GCA(24)의 게인치 G2는 초기치의 1배에 대응하는 값이 설정되어 있기 때문에, 제2 GCA(24)의 출력인 신호 S5도, 신호 S4와 동일 레벨로 된다.

또한 이 경우에서는, 초기 상태로서, 도 4B에 도시하는 바와 같이 하여, 신호 처리부(22)에서의 신호 처리 게인의 게인치에 대하여, 1배(n=1)로 되도록 제어한다. 제1 GCA(13)의 게인 설정을 행할 때에는, 앞의 실시 형태와 마찬가지로 하여, 제2 GCA(24)에 입력되는 신호 S4로서는, A/D 컨버터(21)의 출력인 신호 S3과 동일한 레벨 응답인 것이 필요로 된다. 이 때에, 신호 처리부(22)에서의 신호 처리 게인의 게인치가 1배 이외의 값이면, 신호 S4의 레벨 응답은 신호 S3과는 다른 것으로 된다.

따라서, 신호 처리부(22)에서의 신호 처리 게인의 게인치를 1배로 설정함으 로써, 동일한 도 4B에 도시하는 바와 같이 하여, 신호 처리부(22)의 출력인 신호 S4(S5)는, 신호 처리부(22)의 입력인 신호 S3과 동일 레벨로 하게 된다. 또한, 이 때에는, 앞의 제1 실시 형태와 마찬가지로 하여, 오버 플로우(과대 입력)의 상태가 발생하고 있으므로, 신호 S3, S4, S5는 레벨 Ldr에서 달라붙은 상태로 되어 있다.

상기한 바와 같이 하여, 신호 처리부(22)의 신호 처리 게인의 게인치에 대하여 1배를 설정함으로써, 도 1에 도시하는 신호 처리계 전체적으로 본 경우의 게인 설정 상태로서는, 앞의 도 2A, B, C 및 도 3의 설명의 경우와 등가인 것으로 된다.

그리고, 이 상태 하에서, 마이크로컴퓨터(5)에 의해 신호 S5의 레벨(데이터치)을 감시하여, 도 4C에 도시하는 바와 같이 하여, 신호 S5가 레벨 Ldr보다 작아질 때까지, 제1 GCA(13)의 게인치 G1을 초기치부터 작게 해 간다. 즉, 앞의 제1 실시 형태에서 도 2B에 의해 설명한 것과 마찬가지의, 제1 GCA(13)에 대한 게인 설정을 완료시킨다.

계속해서, 제2 GCA(24)의 게인 설정으로 되는 것이지만, 이 제2 GCA(24)의 게인 설정에 관해서는, 바로 전단의 신호 처리부(22)에서의 신호 처리 게인을 고려해야 할 필요가 있게 된다. 즉, 이 경우에는, 신호 처리부(22)의 신호 처리 게인이 최대치로 될 때의 최대 신호 레벨에 기초하여, 동일한 신호 처리 블록(4) 내의 D/A 컨버터(23)의 다이나믹 레인지가 설정되어 있기 때문이며, 제2 GCA(24)로서는, 이 D/A 컨버터(23)의 다이나믹 레인지를 최대한으로 이용할 수 있도록 하여, 제2 GCA(24)의 게인치를 설정할 필요가 있기 때문이다.

이 때문에, 제2 GCA(24)의 게인 설정을 행할 때에는, 도 4D에 도시하는 바와 같이 하여, 신호 처리부(22)의 신호 처리 게인에 대하여 2배를 설정한다. 즉, 최대치를 설정한다.

이에 의해, 신호 처리부(22)의 입력 신호인 신호 S3에 대하여, 그 출력 신호인 신호 S4는, 2배에 대응하는 레벨을 갖게 된다. 이 경우, 신호 S3은 제1 GCA(13)의 게인 설정이 완료됨으로써, 예를 들면 다이나믹 레인지 DR의 최대 레벨(규정치) Ldr보다도 작은 값으로 되어 있다. 이에 따라, 신호 S4의 레벨은, 다이나믹 레인지 DR의 최대 레벨 Ldr의 정확히 2배에 대응하는 레벨 Lsp에 가깝지만, 보다 작은 값으로서 얻어진다.

이러한 상태로 한 후, 마이크로컴퓨터(5)는, 신호 S5의 레벨이 상기 레벨 Lsp와 동일해질 때까지, 제2 GCA(24)에 설정하는 게인치 G2를 높여 가게 된다.

그리고, 신호 S5의 레벨이 레벨 Lsp와 동일한 레벨로 된 것으로 되면, 개념적으로는 오버 플로우가 발생하지 않는 레벨 범위에서, 최대한의 다이나믹 레인지를 확보할 수 있었던 상태로 되게 된다. 단, 이 경우에도 실제로는, 신호 S5의 레벨과 레벨 Lsp가 동일해진 상태로부터, 1 스텝만큼 제2 GCA(24)의 게인치를 작게 설정하여, 이 1 스텝의 게인치분만큼 신호 S5의 레벨을 레벨 Lsp보다도 작게 하고 있어, 현실적으로 오버 플로우가 발생하는 것을 회피하고 있다.

도 5의 플로우차트는, 상기 도 4A, B, C, D에 의해 설명한 게인 설정 수순에 따른, 마이크로컴퓨터(5)(CPU)가 실행하는 것으로 되는 처리 동작을 도시하고 있다.

이 도면에 도시되는 처리로서, 스텝 S201∼S205에서, 스텝 S202 이외의 처리 는 각각, 앞의 제1 실시 형태에서의 처리 동작인, 도 3의 스텝 S101∼S104와 마찬가지의 처리로 된다. 스텝 S202의 처리는, 도 4B에 의해 설명한 바와 같이, 제1 GCA(13)의 게인 설정을 행할 때에, 신호 S4(S5)의 레벨을, 신호 S3과 동일하게 하기 위해서 실행된다.

그리고, 스텝 S204에서 긍정의 판별 결과가 얻어진 것으로 되면, 스텝 S206 이후의 제2 GCA(24)의 게인 설정을 위한 처리 시퀀스로 이행하게 되고, 이 단계에서, 제1 GCA(13)의 게인 설정이 완료된 것으로 된다.

스텝 S206에서는, 신호 처리부(22)의 신호 처리 게인의 게인치를 최대치 Gspmax로 설정한다. 여기서 게인치를, 그 상태 그대로 게인으로서의 배수(n)로서 취급하는 것으로 하면, 도 4A, B, C, D의 예에서는 Gspmax=2인 것으로 된다.

상기 스텝 S206에 계속되는, 스텝 S207∼스텝 S211의 처리로서는 각각, 앞의 실시 형태에 대응하는 도 3의 스텝 S106∼스텝 S109의 처리와 마찬가지로 된다.

단, 스텝 S209에서의, 신호 S5의 데이터치 VS5와 규정치 Vdr의 관계의 판별로서는, 신호 처리부(22)의 게인치에 대하여 최대치 Gspmax가 설정되어 있기 때문에,

VS5≥Vdr×Gspmax

가 성립하는지의 여부에 대한 판별을 행하는 것으로 하고 있다. 이에 의해, 도 4D에 의해 설명한 바와 같이 하여, 신호 S5가, 레벨 Lsp와 동일(실제로는 스텝 S210의 처리에 의해 1 스텝의 게인치분만큼 레벨 Lsp보다 작은 레벨로 됨)하게 되게 된다. 또한, 도 4D는 레벨 Ldr에 대응하는 데이터치를 규정치 Vdr로 하고 있는 경우 의 예로 된다. 이와 같이 하여, 스텝 S211까지의 처리가 실행됨으로써, 앞의 제1 GCA(13), 및 제2 GCA(24)의 게인 설정이 완료된 것으로 된다.

또한, 본 발명으로서는, 지금까지 설명한 실시 형태로서의 구성에만 한정되는 것이 아니다.

또한, 예를 들면 DSP(1)의 후단에 대하여, 복수의 신호 처리 블록이 병렬적으로 접속된 바와 같은 경우에도 적용할 수 있다. 즉, 실시 형태로서 설명한 제1 GCA(13)의 게인 설정을 한 번 행한 후에, 순차적으로, 후단에서 병렬 접속된 신호 처리 블록마다 제2 GCA의 게인 설정을 행하도록 하면 된다.

또한, 예를 들면, 지금까지 설명한 실시 형태에서는, 도 1에 도시한 바와 같이 하여 DSP(1) 대하여 1개의 신호 처리 블록(4)을 추가한 예를 설명하고 있지만, 본 발명으로서는, 예를 들면 DSP(1)-신호 처리 블록(4)의 후단에 대하여, 또한 직렬적으로 신호 처리 블록이 접속된 구성에 대해서도 적용하는 것이 생각된다.

또한, 상기 실시 형태에서는, 본 발명에 기초하는 신호 처리 장치를 구비하는 기기로서 화상 표시 장치를 예로 들고 있지만, 화상 표시 장치로서는, LCD 외에도, 플라즈마 디스플레이나 음극선 표시관 등의 표시 디바이스를 채용하는 구성으로 되어도 된다. 또한, 디지털 비디오 신호 처리를 실행하는 기기로서는, 예를 들면 녹화 기기나 DVD(Digital Versatile Disc) 플레이어 등을 비롯하여 각종 알려져 있으며, 이들 기기에 본 발명은 적용 가능하다.

또한, 상기 실시 형태에서는, 비디오 신호를 대상으로 하는 게인 설정을 예로 들고 있지만, 예를 들면 오디오 신호를 비롯한, 다른 형식의 신호에 대하여 디 지털 신호 처리를 실행하는 구성에 적용하는 것도 가능하다.

이와 같이 하여 본 발명은, 디지털 신호 처리를 실행하는 2개의 부위의 사이에서 아날로그 신호 형식으로 신호의 입출력을 행하는 경우에서, 내부의 D/A 변환 기능, A/D 변환 기능에서의 신호 레벨의 오차 변동에 의해 다이나믹 레인지가 부적절한 상태로 되는 것의 문제를 해소하고 있는 것이며, 이에 의해, 예를 들면 신호의 재생 출력 결과에 대하여, 지금까지보다도 양호하고 고품질의 것으로 하는 것이 가능하게 되는 것이다.

Claims (3)

1. 제1 디지털 신호 처리부와 제2 디지털 신호 처리부를 갖고,

   상기 제1 디지털 신호 처리부는,

   소정의 디지털 신호 처리가 실시된 디지털 신호가 입력되어, 설정된 게인치에 따른 게인을 부여하여 출력하는 제1 게인 조정 수단과,

   상기 제1 게인 조정 수단으로부터 출력되는 디지털 신호를 아날로그 신호로 변환하여, 상기 제1 디지털 신호 처리부로부터 출력하는 제1 디지털-아날로그 변환 수단을 구비하고,

   상기 제2 디지털 신호 처리부는,

   상기 제1 디지털 신호 처리부의 상기 디지털-아날로그 변환 수단으로부터 출력되는 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환 수단과,

   상기 아날로그-디지털 변환 수단으로부터 출력되는 디지털 신호에 대하여 소정의 디지털 신호 처리를 실시하는 디지털 신호 처리 수단과,

   상기 디지털 신호 처리 수단으로부터 출력되는 디지털 신호가 입력되어, 설정된 게인치에 따른 게인을 부여하여 출력하는 것으로, 상기 제1 게인 조정 수단보다도 낮은 게인 감도가 설정되는 제2 게인 조정 수단과,

   상기 제2 게인 조정 수단으로부터 출력되는 디지털 신호를 아날로그 신호로 변환하여, 상기 제2 디지털 신호 처리부로부터 출력하는 제2 디지털-아날로그 변환 수단을 구비함과 함께,

   상기 제1 디지털-아날로그 변환 수단과 상기 아날로그-디지털 변환 수단은, 상기 제1 디지털-아날로그 변환 수단에서의 신호 레벨의 오차 변동 범위의 최소치가, 상기 아날로그-디지털 변환 수단에서의 신호 레벨의 오차 변동 범위의 최대치 이상으로 되는 관계가 얻어지도록 하여 설정되어 있고,

   또한, 상기 제2 게인 조정 수단으로부터 출력되는 디지털 신호의 레벨치를 검출하는 검출 수단과,

   상기 제1 디지털 신호 처리부에서 최대치로서 취급되는 레벨의 신호를 상기 제1 게인 조정 수단에 대하여 입력시킨 상태 하에서, 상기 검출 수단에 의해 검출되는 레벨치가 규정치 미만의 범위에서 최대치로 되도록 하여, 상기 제1 게인 조정 수단에 대하여 게인치를 설정하는 제1 게인 설정 수단과,

   상기 제1 게인 설정 수단에 의한 게인치의 설정이 완료된 후에 있어서, 상기 제1 디지털 신호 처리부에 대하여 소정의 최대치로서 취급되는 레벨의 신호를 입력시킨 상태 하에서, 상기 검출 수단에 의해 검출되는 레벨치가 규정치 이하의 범위에서 최대치로 되도록 하여, 상기 제2 게인 조정 수단에 대하여 게인치를 설정하는 제2 게인 설정 수단

   을 구비하는 것을 특징으로 하는 신호 처리 장치.
2. 제1항에 있어서,

   상기 디지털 신호 처리 수단에서 디지털 신호의 게인이 가변되는 경우에서,

   상기 제1 게인 설정 수단은, 상기 제1 디지털 신호 처리부에 대하여 소정의 최대치로서 취급되는 레벨의 신호를 입력시킴과 함께, 상기 디지털 신호 처리 수단에서 최대의 게인치로 되도록 한 상태 하에서, 상기 검출 수단에 의해 검출되는 레벨치가 규정치 미만의 범위에서 최대치로 되도록 하여, 상기 제1 게인 조정 수단에 대하여 게인치를 설정하도록 되며,

   상기 제2 게인 설정 수단은, 상기 제1 게인 설정 수단에 의한 게인치의 설정이 완료된 후에 있어서, 상기 제1 디지털 신호 처리부에 대하여 소정의 최대치로서 취급되는 레벨의 신호를 입력시킴과 함께, 상기 디지털 신호 처리 수단에서 1배의 게인치로 되도록 한 상태 하에서, 상기 검출 수단에 의해 검출되는 레벨치가 규정치 이하의 범위에서 최대치로 되도록 하여, 상기 제2 게인 조정 수단에 대하여 게인치를 설정하도록 되어 있는 것을 특징으로 하는 신호 처리 장치.
3. 제1 디지털 신호 처리와 제2 디지털 신호 처리를 실행하는 것으로 되고,

   상기 제1 디지털 신호 처리는,

   소정의 디지털 신호 처리가 실시된 디지털 신호가 입력되어, 설정된 게인치에 따른 게인을 부여하는 제1 게인 조정 수순과,

   상기 제1 게인 조정 수순에 의해 얻어지는 디지털 신호를 아날로그 신호로 변환하여, 상기 제1 디지털 신호 처리의 출력으로 하는 제1 디지털-아날로그 변환 수순을 포함하고,

   상기 제2 디지털 신호 처리는,

   상기 제1 디지털 신호 처리에 포함되는 상기 디지털-아날로그 변환 수순에 의해 얻어지는 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환 수순과,

   상기 아날로그-디지털 변환 수순에 의해 얻어지는 디지털 신호에 대하여 소정의 디지털 신호 처리를 실시하는 디지털 신호 처리 수순과,

   상기 디지털 신호 처리 수순에 의해 얻어지는 디지털 신호가 입력되어, 설정된 게인치에 따라서, 상기 제1 게인 조정 수단보다 낮은 게인 감도에 의해 게인을 부여하는 제2 게인 조정 수순과,

   상기 제2 게인 조정 수순에 의해 얻어지는 디지털 신호를 아날로그 신호로 변환하여, 상기 제2 디지털 신호 처리부로부터 출력하는 제2 디지털-아날로그 변환 수순을 포함함과 함께,

   또한, 상기 제1 디지털-아날로그 변환 수순에 대응하는 디바이스에서의 신호 레벨의 오차 변동 범위의 최소치가, 상기 아날로그-디지털 변환 수순에 대응하는 디바이스에서의 신호 레벨의 오차 변동 범위의 최대치 이상으로 되는 관계가 얻어지도록 설정하는 설정 수순과,

   상기 제2 게인 조정 수순에 의해 얻어지는 디지털 신호의 레벨치를 검출하는 검출 수순과,

   상기 제1 디지털 신호 처리에서 최대치로서 취급되는 레벨의 신호를 상기 제1 게인 조정 수순에 대하여 입력시킨 상태 하에서, 상기 검출 수순에 의해 검출되는 레벨치가 규정치 미만의 범위에서 최대치로 되도록 하여, 상기 제1 게인 조정 수순에 대하여 게인치를 설정하는 제1 게인 설정 수순과,

   상기 제1 게인 설정 수순에 의한 게인치의 설정이 완료된 후에 있어서, 상기 제1 디지털 신호 처리부에 대하여 소정의 최대치로서 취급되는 레벨의 신호를 입력시킨 상태 하에서, 상기 검출 수순에 의해 검출되는 레벨치가 규정치 이하의 범위에서 최대치로 되도록 하여, 상기 제2 게인 조정 수순에 대하여 게인치를 설정하는 제2 게인 설정 수순

   을 실행하도록 되어 있는 것을 특징으로 하는 신호 처리 방법.

Images