KR20070012501A - 발광장치 및 그 제조방법 - Google Patents

발광장치 및 그 제조방법 Download PDF

Info

Publication number
KR20070012501A
KR20070012501A KR1020067024253A KR20067024253A KR20070012501A KR 20070012501 A KR20070012501 A KR 20070012501A KR 1020067024253 A KR1020067024253 A KR 1020067024253A KR 20067024253 A KR20067024253 A KR 20067024253A KR 20070012501 A KR20070012501 A KR 20070012501A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor
phosphor layer
emitting element
semiconductor light
Prior art date
Application number
KR1020067024253A
Other languages
English (en)
Inventor
구니히코 오바라
도시히데 마에다
다다시 야노
노리야스 다니모토
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20070012501A publication Critical patent/KR20070012501A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Abstract

발광장치는 발광 면을 피복 하는 형광체 층(3)이 형성된 반도체 발광소자(2)를 복수 이용한 발광장치에서, 반도체 발광소자(2)는 서브마운트 소자(1)에 탑재된 반도체 어셈블리로서 기판에 실장 되어 있다. 이에 따라, 반도체 어셈블리의 색도 특성을 기판에 실장 하기 전에 측정할 수 있다. 따라서, 복수의 반도체 발광소자(2)를 이용한 발광장치라도, 반도체 어셈블리를 기판에 실장 하기 전에 색도 특성을 동일하게 한 반도체 발광소자를 탑재한 반도체 어셈블리를 준비할 수 있게 되므로 색도 분산을 억지한 발광장치로 할 수 있다.
반도체 발광소자, 서브마운트 소자, 탑재, 색도 특성

Description

발광장치 및 그 제조방법{LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING SAME}
본 발명은 발광 면의 적어도 일부가 형광체 층으로 피복된 복수의 반도체 발광소자와 기판을 구비한 발광장치 및 그 제조방법에 관한 것이다.
종래의 발광장치는, 복수의 반도체 발광소자를 기판에 탑재하고, 형광물질을 함유시킨 수지로 반도체 발광소자를 피복 한 것이다. 이와 같은 종래의 발광장치로는 특허문헌 1에 기재된 것이 알려져 있다.
종래의 발광장치의 구성을 도 1에 의거하여 설명한다. 도 1은 종래의 발광장치이며, (a)는 사시도, (b)는 부분확대 단면도이다.
도 1(a) 및 도 1(b)에 도시한 바와 같이, 종래의 발광장치(30)는 기판(31)과, 기판(31)에 플립 칩 실장(mounting) 된 복수의 반도체 발광소자(32)와, 기판(31)에 배치한 반도체 발광소자(32)의 위치에 개구부(opening)를 갖는 반사프레임(33)과, 반사프레임(33)을 피복 하며, 반도체 발광소자(32)의 발광방향이 볼록 형상으로 된 렌즈부(34)가 형성된 수지층(35)으로 구성된다.
도 1(b)에 도시한 바와 같이, 기판(31)은 배선패턴(36)을 구비하며, 반도체 발광소자(32)는 반도체 발광소자(32)에 형성된 볼록 형상의 전극인 범프 전극(37) 을 통해서 접속되어 있다.
반도체 발광소자(32)는 형광체를 함유한 수지로 형성된 형광체 층(38)으로 피복되어 있다. 예를 들어, 청색으로 발광하는 반도체 발광소자(32)인 경우에는, 청색과 보색이 되는 관계를 갖는 형광체를 포함하는 형광체 층(38)으로 함으로써 발광장치는 백색으로 발광한다.
발광체 층(38)은 기판(31)에 반도체 발광소자(32)를 플립 칩 실장 한 후에 스크린 인쇄법으로 형성한다.
이와 같이 하여 발광장치(30)는 반도체 발광소자(32)로부터 출사된 청색의 광이 형광체 층(38)을 통과할 때에 형광체에 여기 되어(excited) 백색이 되어서 발광한다.
특허문헌 1: 일본국 특개2002-299694호 공보
그러나 도 1에 도시된 종래의 발광장치의 경우, 스크린 인쇄법으로는 복수의 반도체 발광소자(32)에 동일한 두께의 형광체 층(38)을 형성하기가 어렵다. 예를 들어, 도 1(b)에서 2점 쇄선(39)으로 도시한 바와 같이, 형광체 층(38)의 두께에 불 균일이 발생한다. 이 불 균일에 의해 형광체 층(38)이 두껍게 된 부분은 형광체 층(38)이 얇게 된 부분보다 형광체에 의한 파장 변환도(wavelength conversion degree)가 높아지므로, 황록색(黃綠色)의 발광이 강해지며, 그 결과 황색을 띤 발광이 된다.
따라서, 발광장치에서 색도 분산(chromaticity dispersion)이 관측되게 된다.
가사, 발광체 층(38)을 균일하게 형성하였다고 해도, 애초에 반도체 발광소자(32) 자체에 색도 특성의 차가 있으므로 발광파장의 분산에 의한 색도 특성의 차가 생기게 된다.
종래의 발광장치에서는 기판(31)에 반도체 발광소자(32)를 탑재하고 나서 형광체 층(38)을 형성하므로, 제품이 완성된 후에만 색도를 측정할 수 있다. 예를 들어, 색도 측정을 한 결과, 색도 특성이 원하는 값에서 크게 벗어난 반도체 발광소자(32)가 있는 경우, 그 반도체 발광소자(32)를 제거하면, 범프 전극(37)이 기판(31)에 접합이 된 상태로 남게 된다. 이와 같은 상태가 된 기판(31)에는 다시 새로운 반도체 발광소자(32)를 실장 할 수 없으므로 제품에는 사용할 수 없는 상태가 된다.
따라서 본 발명은, 형광체에 의해서 파장변환하는 형광체 층으로 피복된 반도체 발광소자를 복수 이용하여도 색도 분산을 억지할 수 있는 발광장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 관한 발광장치는, 발광 면의 적어도 일부가 형광체 층으로 피복된 복수의 반도체 발광소자와 기판을 구비한 발광장치로, 상기 반도체 발광소자는 상기 기판에 하나 또는 복수의 서브마운트 소자를 통해서 탑재되어 있는 구성을 갖는다.
본 발명에 관한 발광장치의 특정 국면에서는, 상기 반도체 발광소자는 상기 서브마운트 소자에 탑재된 반도체 어셈블리로서 상기 기판에 실장 되어 있는 구성을 갖는다.
본 발명에 관한 발광장치의 다른 특정 국면에서는, 상기 형광체 층은 상기 형광체 층의 상면과 측면을 접속하는 적어도 하나의 경사면이 형성되고, 상기 경사면과 상기 반도체 발광소자와의 최단거리가 상기 형광체 층의 두께와 대략 동일한 구성을 갖는다.
본 발명에 관한 발광장치의 또 다른 특정 국면에서는, 상기 형광체 층은 상기 형광체 층의 측면의 적어도 하나가 경사면으로 되어 있고, 상기 경사면과 상기 반도체 발광소자의 최단거리가 상기 형광체 층의 두께와 대략 동일한 구성을 갖는다.
본 발명에 관한 발광장치의 또 특정 국면에서는, 상기 반도체 어셈블리는, 반도체 발광소자와 상기 반도체 발광소자가 탑재된 상기 서브마운트 소자의 와이어 접속영역과의 위치관계가 종렬 또는 횡렬로 인접하여 배치된 다른 반도체 어셈블리와 다르게 각각 실장 되어 있는 구성을 갖는다.
본 발명에 관한 발광장치의 제조방법은, 발광 면의 적어도 일부가 형광체 층으로 피복된 복수의 반도체 발광소자와, 기판을 구비한 발광장치의 제조방법으로, 상기 반도체 발광소자를 서브마운트 소자 상에 탑재하는 공정과, 상기 반도체 발광소자를 덮도록 형광체 층을 형성하여 반도체 어셈블리로 하는 공정과, 상기 반도체 어셈블리의 색도 특성을 측정하여, 소정의 색도 특성을 갖는 상기 반도체 어셈블리를 선택하는 공정과, 선택된 복수의 상기 반도체 어셈블리를 기판에 실장 하는 공정을 포함하는 것을 특징으로 한다.
본 발명에 관한 발광장치의 제조방법의 특정 국면에서는, 상기 선택된 복수의 반도체 어셈블리를 기판에 실장 할 때에, 각각의 반도체 어셈블리를 상기 반도체 발광소자와 상기 반도체 발광소자가 탑재된 상기 서브마운트 소자의 와이어 접속영역과의 위치관계가 종렬 또는 횡렬에 인접하여 배치하는 다른 반도체 어셈블리와는 다르게 실장하는 것을 특징으로 한다.
본 발명에 관한 발광장치는, 반도체 발광소자를 서브마운트 소자에 탑재한 반도체 어셈블리로 기판에 실장 함으로써, 반도체 어셈블리의 색도 특성을 기판에 실장하기 전에 측정할 수 있다. 따라서, 복수의 반도체 발광소자를 이용해도 반도체 어셈블리를 기판에 실장 하기 전에 색도 특성을 동일하게 한 반도체 발광소자를 탑재한 반도체 어셈블리를 준비할 수 있어서, 색도 분산을 억지한 발광장치로 할 수 있다.
또, 상기 반도체 발광소자의 발광 면을 피복 하는 형광체 층에 당해 형광체 층의 상면과 측면을 접속하는 경사면을 형성한 경우나, 상기 반도체 발광소자의 발광 면을 피복 하는 형광체 층의 측면을 경사면으로 한 경우에는, 반도체 발광소자의 광이 형광체 층을 통과하는 거리를 거의 균일화할 수 있으므로, 색도 특성의 차가 적은 반도체 어셈블리로 할 수 있다.
도 1은 종래의 발광장치이며, (a)는 사시도, (b)는 부분확대 단면도.
도 2는 본 발명의 실시 예 1에 관한 발광장치의 사시도.
도 3은 본 발명의 실시 예 1에 관한 발광장치의 부분확대 단면도.
도 4는 본 발명의 실시 예 1에 관한 발광장치에 이용되는 반도체 어셈블리의 구성을 설명하는 도면이고, (a)는 일부 절개 측면도, (b)는 평면도.
도 5는 변형 예 1에 관한 형광체 층이며, (a)는 평면도, (b)는 정면도.
도 6은 변형 예 2에 관한 형광체 층이며, (a)는 평면도, (b)는 정면도.
도 7은 변형 예 3에 관한 형광체 층이며, (a)는 평면도, (b)는 정면도.
도 8은 변형 예 4에 관한 형광체 층이며, (a)는 평면도, (b)는 정면도.
도 9는 도 4에 도시한 반도체 어셈블리의 제조방법을 도시한 개략도.
도 10은 도 4에 도시한 반도체 어셈블리의 제조방법을 도시한 개략도.
도 11은 도 4에 도시한 반도체 어셈블리의 제조방법을 도시한 개략도.
도 12는 개개의 반도체 어셈블리로 분할하기 전에 형광체 층에 경사면을 형성하는 공정을 도시한 개략도.
도 13은 분할한 반도체 어셈블리를 기판에 탑재하여 발광장치를 제조하는 공정을 도시한 개략도.
도 14는 본 발명의 실시 예 2에 관한 발광장치의 평면도이다.
(부호의 설명)
1 서브마운트 소자 1a 실리콘기판
1b p형 반도체영역 1c n전극
1d n측 전극 1e p측 전극
1f 와이어 접속영역 2 반도체 발광소자
2a 기판 2b 활성층
2c n측 전극 2d p측 전극
2e, 2f 범프 전극 3 형광체 층
4 경사면 10 실리콘 웨이퍼
11 형광체 페이스트 12 마스크
13 메탈마스크 14 형광체 페이스트
15 전사 판 16 형광체 페이스트
20 조명장치(발광장치) 21 기판
21a 알루미늄
21b 알루미나 컴포지트 층(alumina composite layer)
21c 비어 22 반도체 어셈블리
23 반사프레임 24 렌즈부
25 수지층 26 배선패턴
26a 배선패턴 26b 배선패턴
26c 비어(via) 27 와이어
28 블레이드(blade) 29 다이서(dicer)
본원의 제 1 발명은, 발광 면의 적어도 일부가 형광체 층으로 피복된 복수의 반도체 발광소자와 기판을 구비한 발광장치에서, 반도체 발광소자는 서브마운트 소자에 탑재된 반도체 어셈블리로 기판에 실장 되어 있는 것을 특징으로 하는 것이며, 반도체 어셈블리의 색도 특성을 기판에 실장 하기 전에 측정할 수 있다. 따라 서 복수의 반도체 발광소자를 이용한 발광장치라도, 반도체 어셈블리를 기판에 실장 하기 전에 색도 특성을 동일하게 한 반도체 발광소자를 탑재한 반도체 어셈블리를 준비할 수 있으므로 색도 분산을 억지한 발광장치로 할 수 있다.
본원의 제 2 발명은, 형광체 층은, 발광체 층의 상면과 측면을 접속하는 적어도 하나의 경사면이 형성되거나, 또는, 형광체 층의 측면의 적어도 하나가 경사면으로 되어 있고, 경사면과 반도체 발광소자와의 최단거리가 형광체 층의 두께와 대략 동일한 것을 특징으로 한 것이며, 반도체 발광소자로부터 출사된 광이 형광체 층을 통과하는 가장 긴 거리가 되는 형광체 층의 상면의 능선부분을 경사면으로 하고 있으므로, 반도체 발광소자로부터 출사된 광을 대략 동일한 거리로 한 형광체 층을 통과시킬 수 있다. 따라서, 형광체에 의한 파장 변환도를 경사면이 형성된 측면 및 상면에서는 대략 동일하게 할 수 있으므로 방위성이 우수한 색도 특성을 갖는 반도체 어셈블리로 할 수 있다.
또, 경사면으로 함에 따라, 연삭(grounding) 등에 의해 용이하게 형광체 층을 형성할 수 있으므로, 양산성이 높은 형상의 형광체 층으로 한 반도체 어셈블리로 할 수 있다.
본원의 제 3 발명은, 발광 면의 적어도 일부가 형광체 층으로 피복된 복수의 반도체 발광소자와 기판을 구비한 발광장치에서, 반도체 발광소자를 서브마운트 소자 상에 탑재하는 공정과, 반도체 발광소자를 피복 하도록 형광체 층을 형성하여 반도체 어셈블리로 하는 공정과, 반도체 어셈블리의 색도 특성을 측정하여 소정의 색도 특성을 갖는 상기 반도체 어셈블리를 선택하는 공정과, 선택된 복수의 상기 반도체 어셈블리를 기판에 실장 하는 공정을 포함하는 것을 특징으로 한 것이며, 반도체 발광소자는 서브마운트 소자에 탑재한 반도체 어셈블리로서 기판에 실장 되어 있으므로, 반도체 어셈블리의 색도 특성을 기판에 실장 하기 전에 측정할 수 있다. 따라서, 복수의 반도체 발광소자를 이용한 발광장치라도 반도체 어셈블리를 기판에 실장 하기 전에 색도 특성을 동일하게 한 반도체 발광소자를 탑재한 반도체 어셈블리를 준비할 수 있으므로 색도 분산을 억지하는 발광장치를 제조할 수 있다.
(실시 예 1)
본 발명의 실시 예 1에 관한 발광장치로서의 조명장치의 구성을 도 2 및 도 3에 의거하여 설명한다. 도 2는 본 발명의 실시 예 1에 관한 발광장치의 사시도이다. 도 3은 본 발명의 실시 예 1에 관한 발광장치의 부분확대 단면도이다.
도 2 및 도 3에 도시한 바와 같이, 조명장치(20)는, 기판(21)과, 기판(21)에 실장 된 복수의 반도체 어셈블리(22)와, 기판(21)에 반도체 어셈블리(22)가 배치된 위치에 개구부를 갖는 반사프레임(23)과, 반사프레임(23)을 덮으며, 반도체 어셈블리(22)의 발광방향으로 볼록 형상으로 한 렌즈부(24)가 형성된 수지층(25)으로 구성된다.
또, 실시 예 1에 관한 조명장치의 설명에서는 도 3에 도시된 화살표 X로 나타낸 반도체 어셈블리(22)의 발광방향, 즉, 기판(21)의 반도체 어셈블리(22)가 실장 되는 면과 직교하고, 또한 기판(21)으로부터 렌즈부(24)로 향하는 방향을 위쪽으로 하며, 화살표 X로 나타내는 방향과 반대의 방향을 아래쪽으로 하고, 화살표 X로 나타내는 방향과 직교하는 방향을 측방이라고 한다.
기판(21)은 알루미늄(21a)과 알루미나 컴포지트 층(21b)으로 구성되어 있다. 알루미늄(21a)의 두께는 1밀리이다. 알루미나 컴포지트 층(21b)은 알루미늄(21a)을 덮도록 구성되어 있다. 알루미나 컴포지트 층(21b)은 알루미나와 수지로 구성되어 있고, 본 실시 예에서는 알루미나 컴포지트 층(21b)은 2층 구조로 되어 있다. 알루미나 컴포지트 층(21b)의 1층째의 상부에 배선패턴(26a)이 형성되어 있고, 배선패턴(26a)의 상부에 알루미나 컴포지트 층(21b)의 2층째가 형성되어 있다. 이 알루미나 컴포지트 층(21b)의 2층째의 표면에 배선패턴(26b)이 형성되어 있다. 배선패턴 26a와 배선패턴 26b는 알루미나 컴포지트 층(21b)의 2층째에 형성되어 있는 비어(26c)에 의해 전기적으로 접속되어 있다. 이하, 단지 배선패턴(26)이라고 하는 경우에는 배선패턴 26a, 배선패턴 26b 및 비어(26c) 전체를 의미하는 것으로 한다. 알루미나 컴포지트 층(21b)의 각각의 두께는 0.1밀리미터이다. 또, 기판은 단층 또는 다층의 세라믹으로 구성되어도 된다. 기판(21)은 반도체 어셈블리(22)를 Ag 페이스트에 의해 접속하고 있다.
반도체 어셈블리(22)는 기판(21)에 형성된 배선패턴(26)과 와이어(27)로 도통 접속되어 있다. 와이어(27)는 금으로 구성되어 있다.
반사프레임(23)은 금속제이고, 반도체 어셈블리(22)로부터의 출사되는 수평방향(측방)의 광을 반사 면(23a)에서 반사시켜서 수직방향(위쪽)으로 출사시킨다. 예를 들어, 반사프레임(23)은 알루미늄 또는 세라믹 등으로 구성되어 있다.
다음에, 조명장치(20)에 탑재되어 있는 반도체 어셈블리(22)의 구성에 대해서 도 4에 의거하여 상세히 설명한다. 도 4는 본 발명의 실시 예 1에 관한 조명장 치에 이용되는 반도체 어셈블리의 구성을 설명하는 도면이고, (a)는 일부 절개 측면도, (b)는 평면도이다.
도시한 바와 같이, 본 발명의 실시 예 1에 관한 조명장치에 이용되는 반도체 어셈블리(22)는 서브마운트 소자(1)와 그 위에 탑재한 반도체 발광소자(2) 및 이 반도체 발광소자(2) 전체를 밀봉한 형광체를 포함하는 형광체 층(3)으로 구성되어 있다. 반도체 어셈블리(22)가 기판(21)에 실장 됨에 따라서, 반도체 발광소자(2)는 기판(21)상에 서브마운트 소자(1)를 거쳐서 탑재된다.
서브마운트 소자(1)는 n형의 실리콘기판(1a)을 이용한 것으로, 이 실리콘기판(1a)은, 도 4(a)에 도시한 바와 같이, 반도체 발광소자(2)의 탑재면 측(상면 측)의 일부에 면하는 부분만을 p형 반도체영역(1b)으로 하고 있다. 그리고 실리콘기판(1a)의 저면에는 n전극(1c)을 형성하는 동시에 반도체 발광소자(2)의 탑재 면에는 실리콘기판(1a)의 n형 반도체 층에 접합한 n측 전극(1d)을 구비하고, 또, p형 반도체영역(1b)에 포함된 부분에 p측 전극(1e)을 형성하고 있다.
반도체 발광소자(2)는 GaN계 화합물반도체를 이용한 고휘도의 청색발광의 LED이다. 이 반도체 발광소자(2)는 사파이어를 소재로 한 기판(2a)의 표면에, 예를 들어 GaN의 n형 층, InGaN의 활성층 및 GaN의 p형 층을 적층 한 것이다. 그리고 종래, 주지하는 바와 같이, p형 층의 일부를 에칭하여 n형 층을 노출시켜서, 이 노출한 n형 층의 표면에 n측 전극(2c)을 형성하고, p형 층의 표면에는 p측 전극(2d)을 형성하며, 이들 n측 및 p측의 전극(2c, 2d)을 각각 범프 전극(2e, 2f)에 의해서 p측 전극(1e) 및 n측 전극(1d)에 접합하고 있다.
또한, 이와 같은 서브마운트 소자(1)와 반도체 발광소자(2)의 복합화소자에서는, 서브마운트 소자(1)의 n전극(1c)을, 예를 들어 프린트 기판의 배선패턴 상에 도통 탑재하는 동시에, 형광체 층(3)에서 이격된 영역의 p전극(1e)과 배선패턴 사이에 와이어를 본딩하는 어셈블리이면 된다. 또, 단지 반도체 발광소자(2)로의 도통과 탑재 기능만이 아닌, 예를 들어, 제너 다이오드를 이용한 정전기보호용 소자를 서브마운트 소자로 할 수 있다. 또, 서브마운트 소자에 복수의 반도체 발광소자(2)를 탑재할 수도 있다.
형광체 층(3)은 종래부터 LED 램프의 분야에서 사용되고 있는 에폭시수지를 소재로 하여 형광체를 혼입한 것이다. 에폭시수지에 혼입하는 형광체는, 백색발광으로 변환하는 경우에는 발광소자(3)의 발광색인 청색과 보색의 관계를 갖는 것이면 되며, 형광염료, 형광안료, 형광체 등을 이용할 수 있고, 예를 들어 (Y, Gd)3(Al, Ga)5O12:Ce 등이 적합하다.
여기서, 반도체 발광소자(2)는, 도 4(b)에 도시한 바와 같이, 정사각형의 평면형상으로 한 것으로, 도 4(a) 중의 점선으로 나타내는 p형 층과 n형 층과의 사이의 활성층(2b)에서 발광이 된다. 그리고 이 활성층(2b)으로부터의 발광은 투명한 사파이어를 이용한 기판(2a)을 투과하므로, 도 4(a)에서 기판(2a)의 상면이 주된 광 추출 면이 된다.
또, 활성층(2b)으로부터의 광은, 기판(2a)을 투과하는 방향만이 아니라, 측방이나 서브마운트 소자(1)의 표면(아래쪽)으로도 향하며, 측방으로 향하는 것은 그대로 형광체 층(3)으로부터 방출되고, 표면을 향한 발광성분은 금속광택을 갖는 n측 및 p측의 전극(1d, 1e)에 의해서 반사된다. 따라서, 반도체 발광소자(2)로부터의 광은 주된 광 추출 면으로부터의 발광강도가 최대가 되는 것이나, 반도체 발광소자(2) 자체는 그 평면형상의 사각형의 한 변의 길이가 350㎛ 정도로 아주 작으므로, 반도체 발광소자(2) 전체로부터 동일하게 발광 된다고 해도 된다. 이와 같은 반도체 발광소자(2)로부터의 발광의 형태에서, 종래에는 발광체를 혼입한 밀봉 수지의 두께나 충전량이 동일하지 않으므로, 백색발광 중에 황색발광이 섞여버린다고 하는 것이었다. 즉, 광이 형광체를 통과하는 거리에 따라서 형광체에 의한 파장변환작용의 강도가 변화하므로, 밀봉 수지가 두꺼운 모서리 부분을 통과하는 광은 황록색의 발광이 강해지며, 그 결과 황색을 띤 발광이 된다.
이에 대하여, 본 발명에서는, 도 4(a) 및 도 4(b)로부터 명확한 바와 같이, 형광체 층(3)의 상면의 한 변에 형광체 층(3)의 상면과 측면을 접속하는 경사면(4)을 형성함으로써, 반도체 발광소자(2)의 발광 면으로부터 형광체 층(3)의 상면까지의 거리 L1(형광체 층(3)의 두께)과, 발광 면으로부터 경사면(4)까지의 거리 L2(경사면(4)과 반도체 발광소자와의 최단거리)와, 발광 면으로부터 측면까지의 거리 L3을 대략 동일하게 할 수 있다. 즉, 활성층(2b)으로부터의 발광이 형광체 층(3)에서 통과하는 동안에, 형광체에 의한 동일한 파장변환이 얻어지게 된다.
반도체 발광소자(2)로부터 출사된 광 중 형광체 층(3)을 통과하는 거리가 가장 긴 것은, 경사면이 형광체 층에 형성되어 있지 않다고 가정한 경우에서의 형광체 층의 상면의 각 변을 통과하는 방향(이하, 가상의 상면의 각 변을 통과하는 방 향)을 향하여 출사되는 광이다. 따라서, 도 4(a) 및 도 4(b)에 도시한 바와 같이, 형광체 층(3)의 상면에 측면과 접속하는 경사면(4)을 형성함으로써, 반도체 발광소자(2)로부터 가상의 상면의 각 변을 통과하는 방향을 향하여 출사된 광이 형광체 층(3)을 통과하는 거리와, 형광체 층의 상면이나 측면을 향하여 출사되는 광이 형광체 층(3)을 통과하는 거리를 대략 동일하게 할 수 있다.
이와 같이, 반도체 발광소자(2)를 밀봉하는 형광체 층(3)의 상면과 측면을 접속하는 경사면(4)을 형성함으로써, 반도체 발광소자(2)로부터 출사된 광의 형광체에 의한 파장 변환도가 경사면(4)을 형성한 측에서는 광이 형광체 층을 통과하는 거리가 대략 균일화된다. 따라서, 경사면(4)이 형성된 측방에서는 형광체 층(3)으로부터 방출되는 광을 백색광으로 얻을 수 있다.
도 4(b)에서는 형광체 층(3)의 상면의 한 변에 경사면(4)을 형성하고 있으나, 4 변 모두에 형성하는 것이 반도체 발광소자(2)로부터 출사된 광이 형광체 층(3)을 통과하는 거리를 4 방향 모두에 대략 동일하게 할 수 있으므로 바람직하다. 이하에 4 변 모두에 경사면(4)을 형성한 형광체 층(3)의 변형 예(1) 및 (2)에 대해서 설명한다.
도 5는 변형 예(1)에 관한 형광체 층이고, (a)는 평면도, (b)는 정면도이다. 변형 예 1에 관한 형광체 층(3a)에는 상면의 4 변 모두에 형광체 층(3a)의 상면과 측면을 접속하는 경사면(4a)이 형성되어 있다. 그리고 경사면(4a)과 반도체 발광소자(2)와의 최단거리는 반도체 발광소자(2)의 발광 면으로부터 형광체 층(3a)의 상면까지의 거리(형광체 층(3a)의 두께)와 대략 동일하다.
따라서, 반도체 발광소자(2)로부터 가상의 상면의 각 변을 통과하는 방향을 향하여 출사된 광이 형광체 층(3a)을 통과하는 거리 L4와, 형광체 층(3a)의 상면이나 측면을 향하는 광이 형광체 층(3a)을 통과하는 거리를 대략 동일하게 할 수 있다.
도 6은 변형 예 2에 관한 형광체 층이며, (a)는 평면도, (b)는 정면도이다. 변형 예 2에 관한 형광체 층(3b)에는 상면의 4 변 모두에 형광체 층(3b)의 상면과 측면을 접속하는 경사면(4b)이 형성되어 있다. 또, 인접하는 경사면(4b) 사이의 경계 모두에 인접하는 경사면 4b 사이를 접속하는 경사면 5b가 형성되어 있다. 그리고 경사면 4b 및 경사면 5b와 반도체 발광소자(2)와의 최단거리는 반도체 발광소자(2)의 발광 면으로부터 형광체 층(3b)의 상면까지의 거리(형광체 층(3b)의 두께)와 대략 동일하다.
따라서, 반도체 발광소자(2)로부터 가상의 상면의 각 변을 통과하는 방향을 향하여 출사된 광이 형광체 층(3b)을 통과하는 거리와, 형광체 층(3b)의 상면이나 측면을 향하는 광이 형광체 층(3b)을 통과하는 거리를 대략 동일하게 할 수 있다. 이 경우, 특히 경사면 5b가 형성되어 있으므로, 가상의 상면의 각 변을 통과하는 방향 중에서도 형광체 층(3b)을 통과하는 거리가 가장 길어지는 방향, 즉, 가상의 상면의 각 모서리를 통과하는 방향을 향하여 출사된 광이 형광체 층(3b)을 통과하는 거리 L5도 형광체 층(3b)의 상면이나 측면을 향하는 광이 형광체 층(3b)을 통과하는 거리와 대략 동일하게 할 수 있다.
실시 예 1에 관한 형광체 층(3)은 측면 중 적어도 하나도 경사면으로 되어 있어도 된다. 이하에 측면이 경사면으로 되어 있는 형광체 층(3)의 변형 예 3 및 4에 대해서 설명한다.
도 7은 변형 예 3에 관한 형광체 층이며, (a)는 평면도, (b)는 정면도이다. 변형 예 3에 관한 형광체 층(3c)은 측면 모두가 경사면(4c)으로 되어 있다. 그리고 경사면(4c)과 반도체 발광소자(2)와의 최단거리는 반도체 발광소자(2)의 발광 면으로부터 형광체 층(3c)의 상면까지의 거리(형광체 층(3c)의 두께)와 대략 동일하다.
따라서, 반도체 발광소자(2)로부터 가상의 상면의 각 변을 통과하는 방향을 향하여 출사된 광이 형광체 층(3c)을 통과하는 거리 L6과 형광체 층(3c)의 상면을 향하는 광이 형광체 층(3a)을 통과하는 거리를 대략 동일하게 할 수 있다.
도 8은 변형 예 4에 관한 형광체 층이며, (a)는 평면도, (b)는 정면도이다. 변형 예 2에 관한 형광체 층(3d)은 측면 모두가 경사면(4d)으로 되어 있다. 또, 인접하는 경사면 4d 사이의 경계 모두에 인접하는 경사면 4d 사이를 접속하는 경사면 5d가 형성되어 있다. 그리고 경사면 4d 및 경사면 5d와 반도체 발광소자(2)와의 최단거리는 반도체 발광소자(2)의 발광 면으로부터 형광체 층(3d)의 상면까지의 거리(형광체 층(3d)의 두께)와 대략 동일하다.
따라서, 반도체 발광소자(2)로부터 가상의 상면의 각 변을 통과하는 방향을 향하여 출사된 광이 형광체 층(3d)을 통과하는 거리 L7과 형광체 층(3d)의 상면을 향하는 광이 형광체 층(3d)을 통과하는 거리를 대략 동일하게 할 수 있다. 이 경우, 특히 경사면 5d가 형성되어 있으므로, 가상의 상면의 각 변을 통과하는 방향 중에서도 형광체 층(3d)을 통과하는 거리가 가장 길어지는 방향, 즉, 가상의 상면 의 각 모서리를 통과하는 방향을 향하여 출사된 광이 형광체 층(3d)을 통과하는 거리 L7을 형광체 층(3d)의 상면을 향하는 광이 형광체 층(3d)을 통과하는 거리와 대략 동일하게 할 수 있다.
다음에, 본 발명의 실시 예 1에 관한 발광장치로서의 조명장치의 제조방법에 대해서 도면에 의거하여 설명한다. 도 9∼도 11은 도 4에 도시한 반도체 어셈블리의 제조방법을 나타낸 개략도이다. 도 12는 개개의 반도체 어셈블리로 분할하기 전에 형광체 층에 경사면을 형성하는 공정을 나타낸 개략도이다. 도 13은 분할한 반도체 어셈블리를 기판에 탑재하여 발광장치를 제조하는 공정을 나타낸 개략도이다.
먼저, 각각의 제조방법에서, 복수의 서브마운트 소자(1)를 형성한 실리콘 웨이퍼에 반도체 발광소자(2)를 탑재하여 형광체 층(3)을 형성하는 공정까지를 설명한다. 그리고 다이싱(dicing)에 의해 개개의 반도체 어셈블리로 분할하는 공정 및 분할한 반도체 어셈블리를 기판에 탑재하여 조명장치를 제조하는 공정을 설명하기로 한다.
도 9는 포토 리소그라피 법을 이용한 것으로, 실리콘 웨이퍼(10)에 도 4에서 도시한 p형 반도체영역(1b)을 형성하는 동시에, n전극(1c), n측 전극(1d), p측 전극(1e)을 패턴 형성한 실리콘 웨이퍼(10)를 먼저 준비한다. 그리고 n측 및 p측의 전극(2c, 2d)에 각각 범프 전극(2e, 2f)을 형성한 반도체 발광소자(2)를 n측 전극(1d), p측 전극(1e)의 패턴에 맞추어 실장하고, 도 9(a)에 도시한 바와 같이, 형광체 페이스트(11)를 실리콘 웨이퍼(10)의 표면에 동일한 두께로 도포한다. 이 형광체 페이스트(11)는, 예를 들어, 아크릴계 수지 등의 자외선 경화성의 수지에 앞 에서 예시한 (Y, Gd)3(Al, Ga)5O12 : Ce 등의 형광체를 혼입한 것이다. 또한, 도 9에서, p형 반도체영역(1b) 및 각 전극 1c, 1d, 1e, 2c 2d, 2e, 2f의 도시는 생략한다. 형광체 페이스트(11) 도포 후, 도 9(b)와 같이 패턴형성용 마스크(12)를 씌워서, 위에서부터 자외선을 조사하여 반도체 발광소자(2)를 피복 하는 부분의 형광체 페이스트(11)를 경화시킨다. 그 후, 현상공정으로 이동하여 형광체 페이스트(11)의 불필요한 부분을 제거함으로써 형광체 층(3)이 형성된다(도 9(c)).
도 10은 스크린 인쇄법을 이용한 것으로, 실리콘 웨이퍼(10)에 반도체 발광소자(2)를 실장 하기까지의 공정은 도 9의 예와 동일하다. 이 반도체 발광소자(2)의 실장 후, 미리 제작해 둔 메탈 마스크(13)를 실리콘 웨이퍼(10) 상에 놓고(도 10(a)∼도 10(b)), 형광체 페이스트(14)를 스크린 인쇄법에 의해서 도포한다. 이 형광체 페이스트(14)는 자외선 경화성의 페이스트가 아니라, 에폭시 수지 등의 수지에 형광체와 틱소트로피 물질(thixotropic material)을 혼입한 것이다. 형광체 페이스트(14)를 도포한 후에는, 메탈마스크(13)를 제거하고 열 경화함으로써 실리콘 웨이퍼(10)의 표면에 발광소자(3)를 밀봉한 형광체 층(3)이 형성된다(도 10(c)).
도 11은 전사법을 이용한 것으로, 전사 판(15)의 표면에 형광체 페이스트(16)를 미리 도포한 것을 준비하고, 반도체 발광소자(2)를 실장 한 실리콘 웨이퍼(10)를 상하 반전한 자세로 유지한다(도 11(a)). 이어서 반도체 발광소자(2)가 형광체 페이스트(16) 중에 침투되도록 실리콘 웨이퍼(10)를 전사 판(15) 위에 씌우 고(도 11(b)), 그 후, 실리콘 웨이퍼(10)를 끌어올리면, 도 11 (c)와 같이 반도체 발광소자(2)가 형광체 페이스트(16)에 의해서 밀봉한 것이 얻어진다. 형광체 페이스트(16)는 앞의 예와 마찬가지로 수지에 형광체를 포함한 것이나, 전사법에 의한 제조의 경우에서는, 형광체 페이스트(16)에 이용하는 수지는 아크릴계 수지나 에폭시수지에 한정되지는 않으며, 그 밖의 것이라도 좋다.
이와 같이 하여 포토 리소그라피 법, 스크린 인쇄법 또는 전사법 등을 이용하여 개개로 분할하기 전의 단계의 반도체 어셈블리를 얻을 수 있다.
다음에, 다이싱에 의해 개개의 반도체 어셈블리로 분할하는 공정을 도 12에 의거하여 설명한다. 도 12는 다이싱에 의해 개개의 반도체 어셈블리로 분할하는 공정을 설명하는 개략도이다.
도 12(a)는 도 9에서 도 11의 제조방법에서 얻어진 다이싱 전의 반도체 어셈블리의 1개 분의 확대도이다. 도 12(a)의 점선으로 나타낸 절단부분 C는 인접하는 반도체 어셈블리와의 경계이다.
먼저, 도 12(b)에 도시한 바와 같이, 인접하는 반도체 어셈블리와의 절단부분 C로 표시된 위치를 블레이드(28)에 의해 실리콘웨이퍼(10)에 접하지 않도록 칼집을 낸다. 블레이드(28)의 연삭 면은 수직방향에 대해서 경사져(실리콘 웨이퍼(10) 상면과 연삭면과는 60°로 교차하고 있다) 있으므로, 블레이드(28)로 형광체 층(3)에 칼집을 내는 것만으로 용이하게 형광체 층(3)의 측면에 경사면(4)을 형성할 수 있다.
다음에, 도 12(c)에 도시한 바와 같이, 다이서(29)로 절단부분 C의 위치의 실리콘 웨이퍼(10)를 절단한다. 이와 같이 하여 개개의 반도체 어셈블리(22)를 제작한다.
도 4에서는 1개소만 경사면(4)을 형성하였으나, 블레이드(28)의 방향 또는 실리콘웨이퍼(10)의 방향을 바꾸면서 블레이드(28)로 칼집을 내서, 연삭을 함으로써, 용이하게 다른 부분에도 경사면을 형성할 수 있다. 예를 들어, 도 5에 도시한 형광체 층(3a)이나 도 7에 도시한 형광체 층(3c)과 같이 4부분에 경사면(4a, 4c)을 형성하거나 또, 도 6에 도시한 형광체 층(3b)이나 도 8에 도시한 형광체 층(3d)과 같이 경사면 4b, 4d의 경계 4부분에 경사면 5b, 5d를 더 형성할 수 있다.
또, 본 실시 예 1에서는 사각 기둥형상으로 형성된 형광체 층(3)으로 하였으나, 다른 다각형의 기둥형상의 형광체 층이라도, 마찬가지로 블레이드로 상면에서 칼집을 낸 것만으로 상면과 측면을 접속하는 경사면을 형성할 수 있다.
또, 블레이드(28)의 칼집을 깊게 하거나, 도 10에 도시한 메탈마스크(13)의 개구부(13a)의 측벽을 경사지게 함으로써, 형광체 층(3)의 측면을 경사면으로 할 수 있다.
또한, 이상의 설명에서는 청색발광의 발광소자를 백색발광으로 바꾸는 예로 하였으나, 자외선이나 적색 및 녹색 발광소자의 각각의 발광을 형광체의 특성에 따라서 다양한 발광 색으로 변경하는 구성으로 할 수도 있다.
다음에, 분할한 반도체 어셈블리를 기판에 실장 하여 조명장치를 제조하는 공정을 도 13에 의거하여 설명한다.
먼저, 도 12에 도시한 공정을 행한 반도체 어셈블리(22)의 색도 특성인 CIE 색도 도(CIE chromaticity diagram)에서의 발광 색도 점(chromaticity point)(x, y)을 색도 측정기(chromaticity measuring device)로 측정한다.
반도체 어셈블리(22)의 색도를 측정한 결과가, 예를 들어 백색 조명장치로 하는 경우이면, x = 0.34∼0.37, y = 0.34∼0.37인 것을 선택한다. 또, 전구 색의 조명장치로 하는 경우에는, x = (0.40∼0.47), y = (0.39∼0.41)로 한다. 이와 같이 반도체 어셈블리(22)의 색도를 소정의 값의 것을 선택함으로써 용이하게 원하는 색의 조명장치로 할 수 있다.
다음에, 색도 특성을 소정의 수치범위로 한 반도체 어셈블리(22)를 배선패턴(26)이 형성된 기판(21)에 실장 한다. 실장 된 반도체 어셈블리(22)와 배선패턴(26)을 와이어(27)로 도통 접속한다(도 13(a)).
그리고 반사프레임(23)을, 반도체 어셈블리(22)를 탑재한 기판(21)에, 반도체 어셈블리(22)의 위치와 반사프레임(23)의 개구 부분의 위치가 합치하도록 부착한다. 이 부착은, 도시하고 있지는 않지만, 반사프레임(23)에 형성된 관통구멍에 나사를 삽입하여 기판(21)에 나사결합을 하여 이루어진다(도 13(b)).
마지막으로, 렌즈부(24)의 형상이 되도록 오목부가 형성된 금형으로 기판(21)을 폐쇄한다. 금형에 투광성 수지를 주입하여 렌즈부(24)가 형성된 수지층(25)이 형성된다(도 13(c)). 또 수지층은 에폭시이다.
이상과 같이 하여, 본 발명의 실시 예 1에 관한 조명장치를 제조할 수 있다.
도 1에 도시한 종래의 조명장치에서는, 형광체 층을 피복 한 개개의 반도체 발광소자의 색도 특성은 x = 0.30∼0.42, y = 0.30∼0.42의 색도 분산이 있다. 그 러나 본 발명의 실시 예 1에 관한 조명장치에서는, 전술한 바와 같이, 기판에 실장 하기 전에 색도 특성을 측정하여 소정의 값의 색도 특성을 갖는 반도체 어셈블리를 선택할 수 있으므로, 백색의 조명장치로 하는 경우라면, x = 0.34∼0.37, y = 0.34∼0.37인 것을 준비할 수 있다. 또, 전구 색의 조명장치로 하는 경우에서는, 반도체 어셈블리의 색도 특성을 x = (0.40∼0.47), y = (0.39∼0.41)인 것으로 준비할 수 있다. 이에 따라서, 조명장치에 탑재된 반도체 어셈블리의 색도 특성의 차를 억제할 수 있을 뿐만이 아니라, 원하는 색조를 갖는 조명장치로 할 수 있다.
(실시 예 2)
본 발명의 실시 예 2에 관한 발광장치로서의 조명장치의 구성을 도 14에 의거하여 설명한다. 도 14는 본 발명의 실시 예 2에 관한 발광장치의 평면도이다.
본 발명의 실시 예 2에 관한 조명장치는, 도 2에 도시된 조명장치의 반도체 어셈블리(22)의 배치를, 반도체 발광소자와 반도체 발광소자가 탑재된 서브마운트 소자의 와이어 접속영역과의 위치관계가 종렬 또는 횡렬로 인접하여 배치된 다른 반도체 어셈블리와는 다르게 한 것을 특징으로 한다.
또한, 도 14에서 도 2와 동일한 구성인 것은 동일한 부호를 붙이고 설명은 생략한다.
도 14에 도시한 바와 같이, 조명장치(40)는 기판(21)과, 기판(21)에 실장 된 복수의 반도체 어셈블리(22)와, 기판(21)에 반도체 어셈블리(22)가 배치된 위치에 개구부가 형성된 반사프레임(23)과, 반사프레임(23)을 덮으며, 반도체 어셈블리(22)의 발광방향에 볼록 형상으로 한 렌즈부(24)가 형성된 수지층(25)으로 구성 된다.
도 4에 도시한 바와 같이, 반도체 어셈블리(22)는 서브마운트 소자(1)에 형성된 p측 전극(1e)과 n측 전극(1d)에 반도체 발광소자(2)가 플립 칩 실장 하여 형성되어 있다. 이 반도체 어셈블리(22)는 서브마운트 소자(1)의 n전극(1c)을 음극으로 하고, p측 전극(1e)을 양극으로 하여, 도 3에 도시된 바와 같이, 음극은 반도체 어셈블리(22)를 배선패턴(26)에 탑재함으로써 도통하고, 양극은 와이어(27)에 의해 배선패턴(26)과 도통하고 있다.
즉, 서브마운트 소자(1)에 반도체 발광소자(2)를 탑재하는 영역과 p측 전극(1e) 상의 와이어를 접속하기 위한 영역(와이어 접속영역)을 확보하기 위해서 p측 전극(1e)이 넓게 형성되어 있으므로, 서브마운트 소자(1) 상의 중앙에서 벗어난 위치에 반도체 발광소자(2)가 탑재되어 있다.
그런데 실시 예 1에서 설명한 바와 같이, 형광체 페이스트를 포토 리소그라피 법, 스크린 인쇄법, 전사법 등에 의해 형광체 층(3)의 기준(origin)이 되는 반도체 발광소자(2)를 피복 하는 층이 형성된다. 그리고 도 12에 도시한 바와 같이, 인접하는 반도체 어셈블리와의 절단부분 C로 표시된 위치를 블레이드(28)에 의해 실리콘 웨이퍼(10)에 접하지 않도록 칼집을 낸 후에, 다이서(29)로 형광체 층(3)의 모든 단부와 실리콘 웨이퍼(10)를 절단하여 서브마운트 소자(1)를 형성하여 개개의 반도체 어셈블리로 한다.
이 다이서(29)에 의해 형광체 층(3)과 실리콘 웨이퍼(10)를 절단할 때에, 반도체 발광소자(2)와의 거리를 확보하기 위해서, 반도체 발광소자(2)의 발광 면에서 부터 형광체 층(3)의 표면까지의 두께가, 다이서에 의해 절단하는 면 측이 그 면의 반대 측이 되는 와이어 접속영역으로 향하는 면까지 보다 두껍게 되는 경우가 있다.
즉, 형광체 층(3)의 두께가 두껍다고 하는 것은 형광체에 의한 파장 변환도가 높다고 하는 것이다. 예를 들어, 청색으로 발광하는 반도체 어셈블리에 보색이 되는 관계를 갖는 형광체를 함유시킨 형광체 층(3)인 경우에는, 그 두께가 두꺼운 면은 백색으로 발광하여야 함에도, 누르스름한(yellowish) 발광이 되어 버린다. 이것은 형광체 층(3)의 두께가 두꺼운 부분과 얇은 부분에서 색도 특성의 차가 발생하는 것을 의미한다.
이와 같은, 반도체 발광소자(2)에서부터 형광체 층(3)의 표면까지의 각각의 두께가 다른 반도체 어셈블리를, 도 13에 도시한 바와 같이, 반도체 발광소자(2)와 와이어 접속영역과의 위치관계가 종렬 또는 횡렬로 인접하여 배치된 다른 반도체 어셈블리와 동일한 위치관계가 되도록 실장 하면, 각각의 반도체 어셈블리로부터의 발광의 색도 특성의 차가 선(line)으로 나타나서 줄무늬로 보이게 된다.
그래서, 도 14에 도시된 바와 같이, 본 실시 예 2에 관한 조명장치(40)의 반도체 어셈블리는, 반도체 어셈블리가, 반도체 발광소자(2)와 반도체 발광소자(2)가 탑재된 서브마운트 소자(1)의 와이어 접속영역(1f)((1e)가 차지하는 영역)과의 위치관계가 종렬 또는 횡렬에 인접하여 배치된 다른 반도체 어셈블리와 다르게 실장 되어 있다.
이와 같이, 반도체 어셈블리를 종렬 또는 횡렬로 인접하여 배치된 다른 반도 체 어셈블리와, 반도체 발광소자(2)와, 서브마운트 소자(1)의 와이어 접속영역(1f)과의 위치관계가 90°번갈아 바뀌도록 배치함으로써, 줄무늬모양과 같이 되는 색도 분산을 억제할 수 있다.
본 실시 예에서는, 서브마운트 소자(1)의 와이어 접속영역(1f)과의 위치관계가 90° 번갈아 바뀌도록 배치하였으나, 이 배치에 특정된 것은 아니며, 45°로 해도, 또, 180°로 해도 좋으며, 종렬 또는 횡렬에 인접하는 반도체 어셈블리와 다르게 배치함으로써, 줄무늬 모양과 같이 되는 색도 분산을 억지할 수 있다.
또한, 색도 분산을 더 억제하기 위해서, 실시 예 2에 관한 형광체 층(3)의 형상을 도 5∼ 도 8에 도시한 형광체 층(3a, 3b, 3c, 3d)과 같은 형상으로 해도 된다.
본 발명은, 색도 분산을 억지할 수 있으므로, 발광 면의 적어도 일부가 형광체 층으로 피복된 복수의 반도체 발광소자와 기판을 구비한 발광장치 및 그 제조방법에 적합하다. 또, 본 발명에 관한 발광장치는 실내용 조명장치, 옥외용 조명장치, 탁상용 조명, 휴대용 조명, 카메라용 스트로보 조명, 표시용 광원, 액정화면의 백라이트 및 화상판독용 조명 등에 널리 적용할 수 있다.

Claims (9)

  1. 발광 면의 적어도 일부가 형광체 층으로 피복된 복수의 반도체 발광소자와 기판을 구비한 발광장치로,
    상기 반도체 발광소자는 상기 기판에 하나 또는 복수의 서브마운트 소자를 통해서 탑재되어 있는 것을 특징으로 하는 발광장치.
  2. 제 1항에 있어서,
    상기 반도체 발광소자는 상기 서브마운트 소자에 탑재된 반도체 어셈블리로서 상기 기판에 실장(mounting) 되어 있는 것을 특징으로 하는 발광장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 형광체 층은 상기 형광체 층의 상면과 측면을 접속하는 적어도 하나의 경사면이 형성되고, 상기 경사면과 상기 반도체 발광소자와의 최단거리가 상기 형광체 층의 두께와 대략 동일한 것을 특징으로 하는 발광장치.
  4. 제 1항 또는 제 2항에 있어서,
    상기 형광체 층은 상기 형광체 층의 측면의 적어도 하나가 경사면으로 되어 있고, 상기 경사면과 상기 반도체 발광소자와의 최단거리가 상기 형광체 층의 두께와 대략 동일한 것을 특징으로 하는 발광장치.
  5. 제 1항 또는 제 2항에 있어서,
    상기 반도체 어셈블리는, 반도체 발광소자와 상기 반도체 발광소자가 탑재된 상기 서브마운트 소자의 와이어 접속영역과의 위치관계가, 종렬 또는 횡렬로 인접하여 배치된 다른 반도체 어셈블리와 다르게 각각 실장 되어 있는 것을 특징으로 하는 발광장치.
  6. 제 3항에 있어서,
    상기 반도체 어셈블리는, 반도체 발광소자와 상기 반도체 발광소자가 탑재된 상기 서브마운트 소자의 와이어 접속영역과의 위치관계가, 종렬 또는 횡렬로 인접하여 배치된 다른 반도체 어셈블리와 다르게 각각 실장 되어 있는 것을 특징으로 하는 발광장치.
  7. 제 4항에 있어서,
    상기 반도체 어셈블리는 반도체 발광소자와, 상기 반도체 발광소자가 탑재된 상기 서브마운트 소자의 와이어 접속영역과의 위치관계가, 종렬 또는 횡렬로 인접하여 배치된 다른 반도체 어셈블리와 다르게 각각 실장 되어 있는 것을 특징으로 하는 발광장치.
  8. 발광 면의 적어도 일부가 형광체 층으로 피복된 복수의 반도체 발광소자와 기판을 구비한 발광장치의 제조방법으로,
    상기 반도체 발광소자를 서브마운트 소자 상에 탑재하는 공정과,
    상기 반도체 발광소자를 덮도록 형광체 층을 형성하여 반도체 어셈블리로 하는 공정과,
    상기 반도체 어셈블리의 색도 특성(chromaticity characteristic)을 측정하여, 소정의 색도 특성을 갖는 상기 반도체 어셈블리를 선택하는 공정과,
    선택된 복수의 상기 반도체 어셈블리를 기판에 실장 하는 공정을 포함하는 것을 특징으로 하는 발광장치의 제조방법.
  9. 제 8항에 있어서,
    상기 선택된 복수의 반도체 어셈블리를 기판에 실장 할 때에, 각각의 반도체 어셈블리를, 상기 반도체 발광소자와 상기 반도체 발광소자가 탑재된 상기 서브마운트 소자의 와이어 접속영역과의 위치관계가, 종렬 또는 횡렬로 인접하여 배치하는 다른 반도체 어셈블리와는 다르게 실장 하는 것을 특징으로 하는 발광장치의 제조방법.
KR1020067024253A 2004-04-28 2005-04-27 발광장치 및 그 제조방법 KR20070012501A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00133131 2004-04-28
JP2004133131 2004-04-28

Publications (1)

Publication Number Publication Date
KR20070012501A true KR20070012501A (ko) 2007-01-25

Family

ID=35241950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067024253A KR20070012501A (ko) 2004-04-28 2005-04-27 발광장치 및 그 제조방법

Country Status (7)

Country Link
US (1) US20080164482A1 (ko)
EP (1) EP1753035A4 (ko)
JP (1) JPWO2005106978A1 (ko)
KR (1) KR20070012501A (ko)
CN (1) CN100440555C (ko)
TW (1) TW200540364A (ko)
WO (1) WO2005106978A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8999736B2 (en) * 2003-07-04 2015-04-07 Epistar Corporation Optoelectronic system
JP5004410B2 (ja) * 2004-04-26 2012-08-22 Ｔｏｗａ株式会社 光素子の樹脂封止成形方法および樹脂封止成形装置
JP5128047B2 (ja) * 2004-10-07 2013-01-23 Ｔｏｗａ株式会社 光デバイス及び光デバイスの生産方法
US7985357B2 (en) 2005-07-12 2011-07-26 Towa Corporation Method of resin-sealing and molding an optical device
DE102005040558A1 (de) * 2005-08-26 2007-03-01 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines Lumineszenzdiodenchips und Lumineszenzdiodenchip
KR101171186B1 (ko) * 2005-11-10 2012-08-06 삼성전자주식회사 고휘도 발광 다이오드 및 이를 이용한 액정 표시 장치
JP4980640B2 (ja) * 2006-03-31 2012-07-18 三洋電機株式会社 照明装置
KR100789951B1 (ko) * 2006-06-09 2008-01-03 엘지전자 주식회사 발광 유닛 제작 장치 및 방법
KR100845856B1 (ko) * 2006-12-21 2008-07-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
JP5158472B2 (ja) 2007-05-24 2013-03-06 スタンレー電気株式会社 半導体発光装置
JP2009094199A (ja) * 2007-10-05 2009-04-30 Sharp Corp 発光装置、面光源、表示装置と、その製造方法
DE102008014927A1 (de) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von strahlungsemittierenden Bauelementen und strahlungsemittierendes Bauelement
JP5176750B2 (ja) * 2008-07-24 2013-04-03 ソニー株式会社 発光素子組立体、面状光源装置、及び、液晶表示装置組立体
US8563963B2 (en) * 2009-02-06 2013-10-22 Evergrand Holdings Limited Light-emitting diode die packages and methods for producing same
TW201037803A (en) * 2009-04-13 2010-10-16 High Conduction Scient Co Ltd Multi-layer packaging substrate, method for making the packaging substrate, and package structure of light-emitting semiconductor
US20120138998A1 (en) * 2009-08-27 2012-06-07 Kyocera Corporation Light-Emitting Device
JP5421799B2 (ja) * 2010-01-18 2014-02-19 パナソニック株式会社 Ｌｅｄユニット
US20110309393A1 (en) * 2010-06-21 2011-12-22 Micron Technology, Inc. Packaged leds with phosphor films, and associated systems and methods
JP5566785B2 (ja) * 2010-06-22 2014-08-06 日東電工株式会社 複合シート
US8349628B2 (en) * 2011-03-22 2013-01-08 Tsmc Solid State Lighting Ltd. Methods of fabricating light emitting diode devices
KR20140022031A (ko) * 2011-03-25 2014-02-21 코닌클리케 필립스 엔.브이. Led 위에 패터닝된 uv에 민감한 실리콘-형광체 층
USD700584S1 (en) * 2011-07-06 2014-03-04 Cree, Inc. LED component
KR101823684B1 (ko) 2011-07-18 2018-01-30 엘지이노텍 주식회사 표시장치
KR101823930B1 (ko) * 2011-08-29 2018-01-31 삼성전자주식회사 발광소자 패키지 어레이 및 발광소자 패키지 제조 방법
US8828759B2 (en) * 2011-12-06 2014-09-09 Cooledge Lighting Inc. Formation of uniform phosphor regions for broad-area lighting systems
JP5837456B2 (ja) * 2012-05-28 2015-12-24 株式会社東芝 半導体発光装置及び発光モジュール
JP5927056B2 (ja) 2012-06-14 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置
CN102795005B (zh) * 2012-07-09 2015-12-02 厦门飞德利照明科技有限公司 一种led模组的荧光粉丝网印刷工艺
KR102231580B1 (ko) * 2014-02-14 2021-03-24 엘지이노텍 주식회사 광변환기판 및 이를 포함하는 발광패키지, 차량용 램프
JP7077202B2 (ja) * 2017-10-26 2022-05-30 晶元光電股▲ふん▼有限公司 発光装置
US20200357967A1 (en) * 2018-02-05 2020-11-12 Lg Innotek Co., Ltd. Semiconductor device package and light emitting device comprising same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3773541B2 (ja) * 1996-06-26 2006-05-10 シーメンス アクチエンゲゼルシヤフト ルミネセンス変換エレメントを有する半導体発光素子
DE19638667C2 (de) * 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
US6613247B1 (en) * 1996-09-20 2003-09-02 Osram Opto Semiconductors Gmbh Wavelength-converting casting composition and white light-emitting semiconductor component
JP2000031548A (ja) * 1998-07-09 2000-01-28 Stanley Electric Co Ltd 面実装型発光ダイオードおよびその製造方法
JP2000208822A (ja) * 1999-01-11 2000-07-28 Matsushita Electronics Industry Corp 半導体発光装置
TW459403B (en) * 2000-07-28 2001-10-11 Lee Jeong Hoon White light-emitting diode
JP3725413B2 (ja) * 2000-10-06 2005-12-14 松下電器産業株式会社 半導体発光装置
JP2002133925A (ja) * 2000-10-25 2002-05-10 Sanken Electric Co Ltd 蛍光カバー及び半導体発光装置
JP3509740B2 (ja) * 2000-11-22 2004-03-22 松下電器産業株式会社 半導体発光素子の製造方法及び半導体発光素子
JP4904628B2 (ja) * 2001-03-14 2012-03-28 パナソニック株式会社 複合発光素子
JP2002299694A (ja) * 2001-03-29 2002-10-11 Mitsubishi Electric Lighting Corp 照明用ｌｅｄ光源デバイス及び照明器具
JP2002374004A (ja) * 2001-06-14 2002-12-26 Nitto Kogaku Kk Ｌｅｄアレイパネルおよび照明装置
JP2003015227A (ja) * 2001-06-29 2003-01-15 Sharp Corp レンチキュラ−レンズシート
CN2489347Y (zh) * 2001-07-10 2002-05-01 鸿富锦精密工业（深圳）有限公司 光源封装
KR100923804B1 (ko) * 2001-09-03 2009-10-27 파나소닉 주식회사 반도체발광소자, 발광장치 및 반도체발광소자의 제조방법
JP2003152227A (ja) * 2001-11-14 2003-05-23 Citizen Electronics Co Ltd Ｌｅｄの色補正手段および色補正方法
JP2003249692A (ja) * 2002-02-25 2003-09-05 Stanley Electric Co Ltd 半導体発光装置
JP4360788B2 (ja) * 2002-08-29 2009-11-11 シチズン電子株式会社 液晶表示板用のバックライト及びそれに用いる発光ダイオードの製造方法
KR20050034936A (ko) * 2003-10-10 2005-04-15 삼성전기주식회사 형광체를 이용한 파장변환형 발광 다이오드 패키지 및제조방법

Also Published As

Publication number Publication date
TW200540364A (en) 2005-12-16
JPWO2005106978A1 (ja) 2007-12-27
US20080164482A1 (en) 2008-07-10
EP1753035A4 (en) 2011-12-21
WO2005106978A1 (ja) 2005-11-10
EP1753035A1 (en) 2007-02-14
CN100440555C (zh) 2008-12-03
CN1950956A (zh) 2007-04-18

Similar Documents

Publication Publication Date Title
KR20070012501A (ko) 발광장치 및 그 제조방법
KR101115351B1 (ko) 백색발광의 발광다이오드 소자를 제조하는 방법
US7855501B2 (en) LED with phosphor layer having different thickness or different phosphor concentration
US7985980B2 (en) Chip-type LED and method for manufacturing the same
JP3640153B2 (ja) 照明光源
JP3725413B2 (ja) 半導体発光装置
JP2000208822A (ja) 半導体発光装置
JP2000031532A (ja) 半導体発光装置
US10096585B2 (en) Method of manufacturing light emitting element and light emitting device including forming resin film including phosphor containing layer
EP2745320B1 (en) Led mixing chamber with reflective walls formed in slots
CN107665940A (zh) 发光装置及其制造方法
KR20110000730A (ko) 표면 실장 ｌｅｄ 모듈 및 표면 실장 ｌｅｄ 모듈의 제조 방법
JP2002252376A (ja) 表面実装型発光ダイオード及びその製造方法
US8896016B2 (en) LED lighting module and method of making the same
CN111727512A (zh) 光电半导体组件和制造光电半导体组件的方法
JP2005311395A (ja) 半導体発光装置の製造方法
JP2001298216A (ja) 表面実装型の半導体発光装置
US10468390B2 (en) Light emitting device and method of manufacturing the same
JP2001177157A (ja) 半導体発光装置
JP2002134792A (ja) 白色半導体発光装置の製造方法
KR100748707B1 (ko) 발광 소자의 제조 방법
JP2006059851A (ja) 半導体発光装置、それを用いた照明装置およびその製造方法
JP2007324630A (ja) 半導体発光装置
CN107534076B (zh) Led封装体、发光装置以及led封装体的制造方法
JP2018022859A (ja) 発光装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application