KR20060133082A - 반도체 웨이퍼의 표면 거칠기 제어용 알칼리 에천트 - Google Patents

반도체 웨이퍼의 표면 거칠기 제어용 알칼리 에천트 Download PDF

Info

Publication number
KR20060133082A
KR20060133082A KR1020067022989A KR20067022989A KR20060133082A KR 20060133082 A KR20060133082 A KR 20060133082A KR 1020067022989 A KR1020067022989 A KR 1020067022989A KR 20067022989 A KR20067022989 A KR 20067022989A KR 20060133082 A KR20060133082 A KR 20060133082A
Authority
KR
South Korea
Prior art keywords
weight
sodium hydroxide
wafer
etchant
semiconductor wafer
Prior art date
Application number
KR1020067022989A
Other languages
English (en)
Other versions
KR100858774B1 (ko
Inventor
사카에 고야타
가즈시게 다카이시
Original Assignee
가부시키가이샤 섬코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 섬코 filed Critical 가부시키가이샤 섬코
Publication of KR20060133082A publication Critical patent/KR20060133082A/ko
Application granted granted Critical
Publication of KR100858774B1 publication Critical patent/KR100858774B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/02—Etching, surface-brightening or pickling compositions containing an alkali metal hydroxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체 웨이퍼의 표면 거칠기 제어용 알칼리 에천트로서, 수산화나트륨 수용액 또는 수산화칼륨 수용액으로 이루어지고, 중량 농도가 55중량%∼70중량%이다.

Description

반도체 웨이퍼의 표면 거칠기 제어용 알칼리 에천트{ALKALINE ETCHANT FOR CONTROLLING SURFACE ROUGHNESS OF SEMICONDUCTOR WAFER}
본 발명은, 반도체 웨이퍼의 표면 거칠기를 제어하기 위한 에천트(에칭액)에 관한 것으로, 특히 반도체 웨이퍼의 글로벌 평탄화(Global Flatness)의 열화를 억제하여 광택도를 저하시킬 수 있는 에천트에 관한 것이다.
실리콘 웨이퍼의 화학 에칭은 블록 절단, 외경 연삭, 슬라이싱, 랩핑 등, 주로 기계 가공 프로세스에 의해 생긴 실리콘 웨이퍼 표면의 손상층(가공 변질층)을 제거하기 위해서 행해지는데, 양면을 경면 연마한 실리콘 웨이퍼의 표리를 식별할 수 있도록 이면에 실시하는 경우도 있다.
손상층을 제거하기 위한 화학 에칭에서는, 에천트로서 산 에천트 또는 알칼리 에천트가 이용된다. 전자는 플루오르산(HF)과 질산(HNO3)의 혼산을 물(H2O) 혹은 초산(CH3COOH)으로 희석한 3성분소에 의한 에천트이다. 실리콘(Si)은 이 질산에 의해 산화되어 SiO2를 생성한 후, 이 SiO2가 플루오르산에 의해 용해되어 제거된다. 후자의 에천트는 가성칼리(KOH) 또는 가성소다(NaOH) 등을 물로 희석한 에천트이다. 이러한 화학 에칭에 의해 실리콘 웨이퍼의 가공 변질층은 제거되고, 표면 거 칠기가 작아져 평활면을 얻을 수 있다.
그러나, 상술한 종래의 에천트에서는, 경면 가공되어 있는 실리콘 웨이퍼의 경면을, 그 글로벌 평탄도, 예를 들면 TTV(total thickness variation : 웨이퍼 이면을 흡착 고정했을 시의 웨이퍼 표면 높이의 최대치와 최소치의 차㎛, SEMI 규격의 GBIR)를 유지하면서, 광택도를 균일하게 저하시킬 수는 없었다.
본 발명은, 글로벌 평탄도의 열화를 억제하고, 또한, 웨이퍼의 광택도를 충분히 저하시킬 수 있는 에천트 및 반도체 웨이퍼의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 제1의 관점에 의하면, 수산화 나트륨 수용액으로서, 중량 농도가 55중량%∼70중량%인 것을 특징으로 하는 반도체 웨이퍼의 표면 거칠기 제어용 알칼리 에천트가 제공된다.
또한, 상기 목적을 달성하기 위해서, 본 발명의 제2의 관점에 의하면, 온도를 80℃∼90℃, 중량 농도를 55중량%∼70중량%로 한 수산화나트륨 수용액 또는 온도를 85℃∼90℃, 중량 농도를 55중량%∼60중량%로 한 수산화나트륨 수용액에, 양면을 경면 연마한 반도체 웨이퍼의 한쪽 주면을 접촉시키고, 해당 주면을 에칭하는 공정을 갖는 반도체 웨이퍼의 제조 방법이 제공된다.
본 발명에서는, 깊이 방향의 에칭 속도가 수평 방향보다 큰 이방성 에칭 특성을 갖는 알칼리 에천트를 이용해 웨이퍼의 경면을 에칭하기 때문에, 에칭 속도가 느려 비교적 표면의 거칠기를 크게 할 수 있고, 이에 따라 글로벌 평탄도의 열화를 억제할 수 있다. 또한 이 때, 수산화나트륨 또는 수산화칼륨의 중량 농도를 55중량%∼70중량%로 함으로써 광택도를 저하시킬 수 있다.
도 1(A)는 본 발명의 실시 형태에 관한 반도체 웨이퍼의 제조 방법을 도시하는 공정도, (B)는 다른 실시 형태에 관한 반도체 웨이퍼의 제조 방법을 도시하는 주요부 공정도이다.
도 2는 알칼리 에천트의 중량 농도와 에칭(불투명화 가공) 온도의 조합에 대한 표리 식별의 여부를 표시하는 그래프이다.
도 3은 알칼리 에천트의 중량 농도(중량%)에 대한 광택도(%)를 표시하는 그래프이다.
이하, 본 발명의 실시 형태를 도면에 의거해 설명한다.
우선, 도 1(A)를 참조하면서 본 실시 형태에 관한 반도체 웨이퍼의 제조 방법에 대해서 설명하면, 본 예의 웨이퍼 프로세스에서는, 슬라이스, 면따기, 랩핑, 에칭, 경면 연마, 에칭(불투명화 또는 조면화 가공), 순수(純水) 세정, 중화, 순수 세정, 건조, 검사의 각 공정을 거쳐, 실리콘 웨이퍼가 제작된다. 이하, 각 공정을 상세히 설명한다.
CZ법에 의해 끌어올려진 실리콘 잉곳(ingot)은, 단계 S1의 슬라이스 공정에서, 두께 860㎛ 정도의, 예를 들면 8인치의 실리콘 웨이퍼로 슬라이스된다. 다음에, 슬라이스 후의 실리콘 웨이퍼는, 단계 S2의 면따기 공정에서, 그 주가장자리부 가 면따기용의 숫돌에 의해 소정의 형상으로 면따기된다. 이에 따라, 실리콘 웨이퍼의 주 가장자리부는, 소정의 둥근 형상(예를 들면 MOS형의 면 따기 형상)으로 성형된다. 그리고, 이 면따기된 실리콘 웨이퍼는, 단계 S3의 랩핑 공정에서 랩핑된다. 이 랩핑 공정은 실리콘 웨이퍼를 상호 평행한 한쌍의 랩 정반(surface plate)간에 배치하고, 그 후, 이 랩 정반간에 알루미나 숫돌 입자와 분산제와 물의 혼합물인 랩액을 흘려넣어, 가압하에서 회전·슬라이드를 행함으로써, 이 웨이퍼의 표리 양면을 기계적으로 랩한다. 이 때, 실리콘 웨이퍼의 랩 양은 웨이퍼의 표리 양면을 합쳐서, 예를 들면 30∼80㎛정도이다.
이어서, 단계 S4에서는 이 랩핑 후의 랩 웨이퍼를 에칭한다. 구체적으로는, 플루오르산과 질산을 혼합한 혼합액(상온∼50℃) 중에 실리콘 웨이퍼를 침지함으로써, 예를 들면 한쪽면에서 20㎛, 양면에서 40㎛ 정도의 에칭을 행한다. 이에 따라, 랩핑 공정에서의 변형, 면 따기 공정에서의 변형 등이 제거된다.
이어서, 단계 S5에서 실리콘 웨이퍼의 양면을 경면 연마한다. 이 공정은, 회전하는 상부 연마 정반과 이에 대향하여 설치된, 동일하게 회전하는 하부 연마 정반을 갖는 연마 장치를 이용해 행해지고, 상부 연마 정반 및 하부 연마 정반의 각각에는 연마포가 부착되고, 상하 각각의 연마포에 실리콘 웨이퍼를 가압함으로써 양면이 동시에 경면 연마된다. 이 때의 연마값은 예를들면 10㎛이다. 이 경면 연마에 있어서는, 소정의 슬러리를 공급하여 행한다.
경면 연마를 종료하면, 연마 장치로부터 실리콘 웨이퍼를 떼어내고, 단계 S6에서, 양면이 경면으로 된 웨이퍼의 이면만을 에칭함으로써 불투명화 가공한다. 이 때, 본 발명에 관한 알칼리 에천트가 이용된다.
본 실시 형태에 관한 알칼리 에천트는, 웨이퍼의 이면의 광택도를 저하시킴으로써 표리의 눈으로 봄에 의한 식별을 용이하게 하기 위한 것으로, 이면의 글로벌 평탄도를 열화시키지 않고 광택을 저하시키는 점에 특징이 있다.
본 실시 형태에 관한 알칼리 에천트로는, 주성분을 수산화나트륨(NaOH)으로 하는 수용액으로서, 수산화나트륨의 중량 농도(부피 몰 농도)가 55중량%(22.3mo1/L)∼70중량%(31.3mo1/L)의 수용액을 선택할 수 있다. 수산화나트륨의 중량 농도가 55중량% 미만이면, 에칭은 진행되지만 광택의 저하가 없어, 눈으로 봐서는 표리면의 식별을 할 수 없다. 또한, 수산화나트륨의 중량 농도가 70중량%을 넘는 에천트는, 에천트의 온도를 100℃ 정도까지 고온으로 하지 않는 한 용해되지 않으므로, 에칭 처리 온도로서 부적절하다.
또한, 수산화나트륨의 물에 대한 용해도는, 상온에서 50중량% 정도이므로, 이 단계 S6의 에칭 공정에서는, 에천트의 온도를 80℃∼90℃로 설정한다. 단계 S6의 에칭 공정에서는, 불투명화 가공되는 웨이퍼의 이면을 예를 들면 20∼30㎛ 에칭한다.
덧붙여 말하면, 단계 S6의 에칭 공정에 있어서, 에천트로서의 수산화나트륨 수용액 대신에 수산화칼륨 수용액을 이용할 수도 있다. 수산화칼륨 수용액을 이용하는 경우에는, 상술한 수산화나트륨 수용액의 부피 몰 농도와 동일한 범위의 부피 몰 농도의 수산화칼륨 수용액을 이용하면 수산화나트륨 수용액과 동일한 에칭 효과를 얻을 수 있다. 단, 동일한 부피 몰 농도의 수산화나트륨 수용액과 수산화칼륨 수용액에서는, 수산화칼륨 쪽이 분자량이 크기 때문에 중량 농도 범위의 절대치도 커져, 수용액화하는 것이 곤란해진다. 따라서, 수용액화하기 쉬운 점에서 수산화나트륨 수용액을 알칼리 에천트로서 채용하는 것이 보다 바람직하다.
알칼리 에칭을 종료하면 웨이퍼를 순수에 침지 또는 순수를 스프레이함으로써 세정하고(단계 S7의 순수 세정), 웨이퍼에 잔류한 알칼리 에칭액을 중화하기 위한 중화 처리를 행한다(단계 S8). 이 중화 처리에서는, 예를 들면 중량 농도가 10중량% 이하, 상온의 플루오르산 수용액에 웨이퍼를 5분 침지한다. 이 때, 플루오르산 수용액에 오존을 첨가함으로써 웨이퍼 표면에 산화막을 형성한다. 이에 따라, 실리콘 웨이퍼 표면이 노출되지 않고, 금속 불순물에 의한 오염이나 파티클의 부착을 방지할 수 있다.
중화 처리를 끝내면, 플루오르산 수용액이 부착된 웨이퍼를 순수에 침지 또는 순수를 스프레이함으로써 세정하고(단계 S9의 순수 세정), 그 후, 예를 들면, 회전수 1500rpm에서 120초의 스핀 건조를 행함으로써 웨이퍼의 건조를 행한다(단계 S10).
이상의 공정을 끝내면, 단계 S11에서 웨이퍼 평탄도의 검사를 행한다. 이 검사에는 예를 들면 정전 용량형 거리 센서를 가지는 평탄도 측정기가 이용되고, 예를 들면 GBIR(TTV)이 1.5㎛ 이하인 웨이퍼를 평탄도 양품으로 하고, 이에 만족하지 않는 경우에는 평탄도 불량품으로 한다.
또한, 상술한 단계 S8∼S10에 있어서는, 웨이퍼의 표면에 산화막을 형성하기 위해서 단계 S8의 플루오르산 수용액에 오존을 첨가했는데, 도 1(B)의 단계 S8’에 도시하는 바와같이, 중화 공정에서는 오존을 첨가하지 않는 플루오르산 수용액을 사용하고, 이에 대신해 단계 S10’의 스핀 건조 직전에, 예를 들면 10ppm 이상의 오존 수용액을 웨이퍼에 스프레이해도 된다.
(실시예)
이하, 본 발명의 더욱 구체적인 실시예를 설명한다.
(실시예 1)
51중량%의 수산화나트륨 수용액을 90℃로 유지하면서, 이에 순도 99%의 수산화나트륨 플레이크를 첨가하여, 중량 농도가 70중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 조제했다. 이 90℃로 유지된 알칼리 에천트에, 도 1에 도시하는 단계 S1∼S5의 각 처리를 끝낸 양면 경면 연마 실리콘 웨이퍼의 한쪽 면을 침지하고, 에칭 깊이(취하는 값)가 30㎛이 되기까지 침지했다. 이렇게 해서 한쪽 면이 불투명화 가공된 웨이퍼를, 도 1에 도시하는 단계 S7∼S10의 각 공정에서 순수 세정, 중화 처리, 순수 세정 및 건조했다. 단계 S8의 중화제로는, 중량 농도가 10중량%의 플루오르산 수용액에 오존을 10ppm 첨가한 것을 이용하고, 실온에서 5분간 처리했다.
(실시예 2)
실시예 1에 있어서, 51중량%의 수산화나트륨 수용액을 85℃로 유지하면서, 이에 순도 99%의 수산화나트륨 플레이크를 첨가하여, 중량 농도가 70중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 조제한 이외는, 실시예 1과 동일한 조건으로 웨이퍼를 처리했다.
(실시예 3)
실시예 1에 있어서, 51중량%의 수산화나트륨 수용액을 80℃로 유지하면서, 이에 순도 99%의 수산화나트륨 플레이크를 첨가하고, 중량 농도가 70중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 조제한 이외는, 실시예 1과 동일한 조건으로 웨이퍼를 처리했다.
(실시예 4)
실시예 1에 있어서, 51중량%의 수산화나트륨 수용액을 90℃로 유지하면서, 이에 순도 99%의 수산화나트륨 플레이크를 첨가하고, 중량 농도가 60중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 조제한 이외는, 실시예 1과 동일한 조건으로 웨이퍼를 처리했다.
(실시예 5)
실시예 1에 있어서, 51중량%의 수산화나트륨 수용액을 85℃로 유지하면서, 이에 순도 99%의 수산화나트륨 플레이크를 첨가하고, 중량 농도가 60중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 조제한 이외는, 실시예 1과 동일한 조건으로 웨이퍼를 처리했다.
(실시예 6)
실시예 1에 있어서, 51중량%의 수산화나트륨 수용액을 80℃로 유지하면서, 이에 순도 99%의 수산화나트륨 플레이크를 첨가하고, 중량 농도가 60중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 조제한 이외는, 실시예 1과 동일한 조건으로 웨이퍼를 처리했다.
(실시예 7)
실시예 1에 있어서, 51중량%의 수산화나트륨 수용액을 90℃로 유지하면서, 이에 순도 99%의 수산화나트륨 플레이크를 첨가하고, 중량 농도가 55중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 조제한 이외는, 실시예 1과 동일한 조건으로 웨이퍼를 처리했다.
(실시예 8)
실시예 1에 있어서, 51중량%의 수산화나트륨 수용액을 85℃로 유지하면서, 이에 순도 99%의 수산화나트륨 플레이크를 첨가하고, 중량 농도가 55중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 조제한 이외는, 실시예 1과 동일한 조건으로 웨이퍼를 처리했다.
(비교예 1)
실시예 1에 있어서, 50중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 90℃로 유지하면서 이를 이용해 불투명화 가공한 이외는, 실시예 1과 동일한 조건으로 웨이퍼를 처리했다.
(비교예 2)
실시예 1에 있어서, 50중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 85℃로 유지하면서 이를 이용해 불투명화 가공한 이외는, 실시예 1과 동일한 조건으로 웨이퍼를 처리했다.
(비교예 3)
실시예 1에 있어서, 50중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 80℃로 유지하면서 이를 이용해 불투명화 가공한 이외는, 실시예 1과 동일한 조건으로 웨이퍼를 처리했다.
(비교예 4)
실시예 1에 있어서, 40중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 90℃로 유지하면서 이를 이용해 불투명화 가공한 이외는, 실시예 1과 동일한 조건으로 웨이퍼를 처리했다.
(비교예 5)
실시예 1에 있어서, 40중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 85℃로 유지하면서 이를 이용해 불투명화 가공한 이외는, 실시예 1과 동일한 조건으로 웨이퍼를 처리했다.
(비교예 6)
실시예 1에 있어서, 40중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 80℃로 유지하면서 이를 이용해 불투명화 가공한 이외는, 실시예 1과 동일한 조건으로 웨이퍼를 처리했다.
(비교예 7)
실시예 1에 있어서, 55중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 80℃로 유지하면서 이를 이용해 불투명화 가공한 이외는, 실시예 1과 동일한 조건으로 웨이퍼를 처리했다.
(광택도의 저하 시험)
얻어진 실시예 1∼8 및 비교예 1∼7의 웨이퍼 각각에 대해, 불투명화 가공하 기 전의 광택도와 불투명화 가공한 후의 광택도를, 광택도계(일본 전색사(電色社) 제)에 의해 그로스 60°의 규격으로 측정하는 동시에, 그 저하율(%)도 산출했다. 또한, 이들 웨이퍼의 표리면을 눈으로 관찰하고, 표리의 식별이 가능한지 여부를 눈으로 평가했다. 식별 가능한 웨이퍼를 ○, 식별 불가능한 웨이퍼를 ×로 했다.
결과를 표 1, 도 2 및 도 3에 도시한다. 도 2는 알칼리 에천트의 중량 농도와 에칭(불투명화 가공) 농도의 조합에 대한 표리 식별의 여부를 표시하는 그래프로, 그래프 중의 ○표시가 식별 가능한 포인트를 표시하고, ×표시가 식별 불가능한 포인트를 표시한다. 또한, 동 도면의 해칭 영역은 식별 가능한 범위를 가리킨다. 도 3은 알칼리 에천트의 중량 농도(중량%)에 대한 광택도(%)를 표시하는 그래프이다.
<표 1>
Figure 112006080290458-PCT00001
이 실시예 1∼8 및 비교예 1∼7의 결과로부터, 경면 연마 웨이퍼의 표리 식별을 눈으로 가능하게 하기 위해서는 광택도의 저하율이 적어도 40% 정도 필요한데, 알칼리 에천트의 중량 농도를 60중량%∼70중량%로 하고, 에칭 온도를 80℃∼90℃로 하면, 경면 연마 웨이퍼의 표리 식별이 눈으로 가능하게 되는 것이 확인되었다. 또한, 알칼리 에천트의 중량 농도를 55중량%로 했을 시는 에칭 온도를 85℃∼90℃로 하면, 마찬가지로 경면 연마 웨이퍼의 표리 식별이 눈으로 가능하게 되는 것도 확인되었다. 이에 따라, 알칼리 에천트의 중량 농도가 55∼60중량%의 사이에 대해서는 도 2에 도시하는 바와같이 에칭 온도가 80∼85℃의 범위에서, 경사가 마이너스인 1차 함수의 관계를 갖게 되는 것으로 추찰된다.
(실시예 9)
51중량%의 수산화나트륨 수용액을 80℃로 유지하면서 이에 순도 99%의 수산화나트륨 플레이크를 첨가하고, 중량 농도가 70중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 조제했다. 이 80℃로 유지된 알칼리 에천트에, 도 1에 도시하는 단계 S1∼S5의 각 처리를 끝낸 양면 경면 연마 실리콘 웨이퍼의 한쪽 면을 침지하고, 에칭 깊이(취하는 값)가 10㎛이 될 때까지 침지했다. 이와같이 하여 한쪽 면이 불투명화 가공된 각 웨이퍼를, 도 1에 도시하는 단계 S7∼S10의 각 공정에서 순수 세정, 중화 처리, 순수 세정 및 건조했다. 단계 S8의 중화제로는, 중량 농도가 10중량%의 플루오르산 수용액에 오존을 10ppm 첨가한 것을 이용하고, 실온에서 5분간 처리했다.
(실시예 10)
실시예 9에 있어서, 알칼리 에천트에 의한 에칭 깊이를 20㎛으로 한 이외는 실시예 9와 동일한 조건으로 웨이퍼를 처리했다.
(실시예 11)
실시예 9에 있어서, 알칼리 에천트에 의한 에칭 깊이를 30㎛으로 한 이외는 실시예 9와 동일한 조건으로 웨이퍼를 처리했다.
(실시예 12)
실시예 9에 있어서, 알칼리 에천트에 의한 에칭 깊이를 40㎛로 한 이외는 실시예 9와 동일한 조건으로 웨이퍼를 처리했다.
(비교예 8)
실시예 9에 있어서, 50중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 이용한 이외는 실시예 9와 동일한 조건으로 웨이퍼를 처리했다.
(비교예 9)
실시예 10에 있어서, 50중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 이용한 이외는 실시예 10과 동일한 조건으로 웨이퍼를 처리했다.
(비교예 10)
실시예 11에 있어서, 50중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 이용한 이외는 실시예 11과 동일한 조건으로 웨이퍼를 처리했다.
(비교예 11)
실시예 12에 있어서, 50중량%의 수산화나트륨 수용액으로 이루어지는 알칼리 에천트를 이용한 이외는 실시예 12와 동일한 조건으로 웨이퍼를 처리했다.
(글로벌 평탄도(GBIR)의 확인 시험)
에칭(불투명화 가공) 하기 전의 웨이퍼의 글로벌 평탄도 GBIR(TTV)과, 에칭한 후의 GBIR을 각각 측정하는 동시에, 그 변화율도 산출했다. 평탄도 GBIR의 측정에는 정전 용량형 거리 센서를 갖는 두께·평탄도 측정 장치(일본 ADE사 제)를 이용했다. 또한, 사이트 평탄도 SFQR 및 나노토포그래피(2㎜ 평방에 있어서의 높이의 최대치와 최소치와의 차(㎚))도 측정했다. 이 결과를 표 2에 표시한다.
<표 2>
Figure 112006080290458-PCT00002
이 실시예 9∼12 및 비교예 8∼11의 결과로부터, 알칼리 에천트의 중량 농도를 70중량%로 하면, 에칭 깊이가 30∼40㎛라도 글로벌 평탄도(BGIR)의 변화율을 3% 전후로 억제할 수 있는 것이 확인되었다. 또한, 사이트 평탄도(SFQR)나 나노토포그래피에 대해서도, 실시예 9∼12는 비교예 8∼11에 비해서 양호한 값을 나타내는 것이 확인되었다.
또한, 이상 설명한 실시 형태는, 본 발명의 이해를 용이하게 하기 위해서 기재된 것으로, 본 발명을 한정하기 위해서 기재된 것은 아니다. 따라서, 상기의 실시 형태에 개시된 각 요소는, 본 발명의 기술적 범위에 속하는 모든 설계 변경이나 균등물도 포함하는 취지이다.

Claims (6)

  1. 수산화나트륨 수용액으로서, 중량 농도가 55중량%∼70중량%인 것을 특징으로 하는 반도체 웨이퍼의 표면 거칠기 제어용 알칼리 에천트.
  2. 청구항 1에 있어서, 상기 수산화나트륨 수용액의 중량 농도가 60중량%∼70중량%일 때는, 해당 수용액의 온도가 80℃-90℃이고, 상기 수산화나트륨 수용액의 중량 농도가 55중량%∼60중량%일 때는, 해당 수용액의 온도가 85℃∼90℃인 반도체 웨이퍼의 표면 거칠기 제어용 알칼리 에천트.
  3. 온도를 80℃∼90℃, 중량 농도를 60중량%∼70중량%로 한 수산화나트륨 수용액 또는 온도를 85℃∼90℃, 중량 농도를 55중량%∼60중량%로 한 수산화나트륨 수용액에, 양면을 경면 연마한 반도체 웨이퍼의 한쪽 주면을 접촉시키고, 해당 주면을 에칭하는 공정을 갖는 반도체 웨이퍼의 제조 방법.
  4. 청구항 3에 있어서, 상기 에칭 공정 후에, 상기 에천트가 접촉한 웨이퍼의 주면을 산 용액으로 중화하는 공정을 더 갖는 반도체 웨이퍼의 제조 방법.
  5. 청구항 4에 있어서, 상기 산 용액은 오존을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  6. 청구항 4에 있어서, 상기 산 용액에 의한 중화 공정의 후에, 오존 용액을 이용해 웨이퍼 표면을 처리하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
KR1020067022989A 2004-04-02 2005-03-25 반도체 웨이퍼의 표면 거칠기 제어용 알칼리 에천트 KR100858774B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004109870A JP4424039B2 (ja) 2004-04-02 2004-04-02 半導体ウェーハの製造方法
JPJP-P-2004-00109870 2004-04-02

Publications (2)

Publication Number Publication Date
KR20060133082A true KR20060133082A (ko) 2006-12-22
KR100858774B1 KR100858774B1 (ko) 2008-09-16

Family

ID=35125357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067022989A KR100858774B1 (ko) 2004-04-02 2005-03-25 반도체 웨이퍼의 표면 거칠기 제어용 알칼리 에천트

Country Status (6)

Country Link
US (1) US7851375B2 (ko)
EP (1) EP1742256B1 (ko)
JP (1) JP4424039B2 (ko)
KR (1) KR100858774B1 (ko)
TW (1) TW200539274A (ko)
WO (1) WO2005098921A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4517867B2 (ja) * 2005-01-31 2010-08-04 株式会社Ｓｕｍｃｏ シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法
US20080206992A1 (en) * 2006-12-29 2008-08-28 Siltron Inc. Method for manufacturing high flatness silicon wafer
JP5261960B2 (ja) * 2007-04-03 2013-08-14 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP2009004675A (ja) * 2007-06-25 2009-01-08 Shin Etsu Handotai Co Ltd シリコンウエーハのエッチング方法及び装置
DE102008014166B3 (de) * 2008-03-14 2009-11-26 Rena Gmbh Verfahren zur Herstellung einer Siliziumoberfläche mit pyramidaler Textur
JP2009283616A (ja) * 2008-05-21 2009-12-03 Sumco Corp 半導体ウェーハ
JP2009289877A (ja) * 2008-05-28 2009-12-10 Sumco Corp 半導体ウェーハ
JP2009298680A (ja) * 2008-06-17 2009-12-24 Sumco Corp 半導体ウェーハ
CN102356454B (zh) * 2009-03-31 2014-03-26 栗田工业株式会社 蚀刻液的处理装置以及处理方法
KR101024927B1 (ko) 2009-07-30 2011-03-31 노바테크인더스트리 주식회사 에칭 공정에서의 세정 방법
KR20120091371A (ko) * 2010-02-26 2012-08-17 가부시키가이샤 사무코 반도체 웨이퍼의 제조 방법
JP7023211B2 (ja) * 2018-10-23 2022-02-21 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 ポリッシュドシリコンウェーハのエッチング条件調整方法及びそれを用いたポリッシュドシリコンウェーハの製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4111011Y1 (ko) 1964-10-20 1966-05-23
JPS63221967A (ja) 1987-03-10 1988-09-14 Fujitsu Ltd 研磨加工後のリンス方法
JP2711389B2 (ja) 1987-08-28 1998-02-10 ユー，エス，フィルター／アローヘッド、インコーポレイテッド 集積回路製作方法
JPH02178919A (ja) * 1988-12-29 1990-07-11 Matsushita Electron Corp シリコン基板への不純物拡散方法
JP2830706B2 (ja) 1993-07-24 1998-12-02 信越半導体株式会社 シリコンウエーハのエッチング方法
JP3678505B2 (ja) 1995-08-29 2005-08-03 信越半導体株式会社 半導体ウェーハをエッチングするためのアルカリ溶液の純化方法及び半導体ウェーハのエッチング方法
JP3522475B2 (ja) * 1996-03-11 2004-04-26 三菱住友シリコン株式会社 シリコンウェーハ表面粗さ制御用のエッチャント
JPH09270396A (ja) 1996-03-29 1997-10-14 Komatsu Electron Metals Co Ltd 半導体ウェハの製法
JP3658454B2 (ja) 1996-03-29 2005-06-08 コマツ電子金属株式会社 半導体ウェハの製造方法
JP3686910B2 (ja) * 1997-09-29 2005-08-24 三菱住友シリコン株式会社 シリコンウェーハのエッチング方法
MY119304A (en) 1997-12-11 2005-04-30 Shinetsu Handotai Kk Silicon wafer etching method and silicon wafer etchant
DE19953152C1 (de) 1999-11-04 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur naßchemischen Oberflächenbehandlung einer Halbleiterscheibe
JP3943869B2 (ja) 2000-06-29 2007-07-11 信越半導体株式会社 半導体ウエーハの加工方法および半導体ウエーハ
GB2368971B (en) 2000-11-11 2005-01-05 Pure Wafer Ltd Process for Reclaimimg Wafer Substrates
JP3413726B2 (ja) * 2000-12-28 2003-06-09 株式会社スーパーシリコン研究所 ウエハ洗浄方法
JP2003007672A (ja) 2001-06-25 2003-01-10 Toshiba Ceramics Co Ltd シリコン半導体ウェーハのエッチング方法
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP3890981B2 (ja) * 2002-01-07 2007-03-07 株式会社Ｓｕｍｃｏ アルカリエッチング液及びこのエッチング液を用いたシリコンウェーハのエッチング方法並びにこの方法を用いたシリコンウェーハの表裏面差別化方法
TW200411759A (en) * 2002-09-18 2004-07-01 Memc Electronic Materials Process for etching silicon wafers
JP4426192B2 (ja) 2003-02-14 2010-03-03 ニッタ・ハース株式会社 研磨用組成物の製造方法
JPWO2005055302A1 (ja) 2003-12-05 2007-06-28 株式会社Sumco 片面鏡面ウェーハの製造方法
KR20050065312A (ko) * 2003-12-25 2005-06-29 마츠시타 덴끼 산교 가부시키가이샤 반도체웨이퍼의 세정방법
JP4517867B2 (ja) 2005-01-31 2010-08-04 株式会社Ｓｕｍｃｏ シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法

Also Published As

Publication number Publication date
JP2005294682A (ja) 2005-10-20
WO2005098921A1 (ja) 2005-10-20
EP1742256A4 (en) 2007-06-06
EP1742256B1 (en) 2018-08-15
US20070298618A1 (en) 2007-12-27
TW200539274A (en) 2005-12-01
EP1742256A1 (en) 2007-01-10
US7851375B2 (en) 2010-12-14
TWI292586B (ko) 2008-01-11
KR100858774B1 (ko) 2008-09-16
JP4424039B2 (ja) 2010-03-03

Similar Documents

Publication Publication Date Title
KR100858774B1 (ko) 반도체 웨이퍼의 표면 거칠기 제어용 알칼리 에천트
KR100792774B1 (ko) 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼
US7829467B2 (en) Method for producing a polished semiconductor
US6482749B1 (en) Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
US6376335B1 (en) Semiconductor wafer manufacturing process
KR20100080780A (ko) 실리콘 에칭액 및 에칭 방법
US20070267387A1 (en) Processing Method of Silicon Wafer
US20020034881A1 (en) Process for etching silicon wafers
JPH1092777A (ja) 半導体ウェハの製造方法
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
EP1898454B1 (en) Alkaline etching method for a semiconductor wafer
KR20110048455A (ko) 실리콘 웨이퍼 처리 방법
KR20110036990A (ko) 균일 산화막 형성 방법 및 세정 방법
JPH11233485A (ja) 半導体ウエーハの加工方法および半導体ウエーハ
US20020175143A1 (en) Processes for polishing wafers
JP3890981B2 (ja) アルカリエッチング液及びこのエッチング液を用いたシリコンウェーハのエッチング方法並びにこの方法を用いたシリコンウェーハの表裏面差別化方法
JP7279753B2 (ja) シリコンウェーハの洗浄方法および製造方法
WO2001034877A1 (en) Alkaline etching solution and process for etching semiconductor wafers
CN117468089B (zh) 硅片、处理方法和硅片的制备方法
JP2003007672A (ja) シリコン半導体ウェーハのエッチング方法
JP4103304B2 (ja) シリコンウェーハの製造方法
JP5742780B2 (ja) アルカリエッチング液及びこれを用いたアルカリエッチング方法
JP3584824B2 (ja) 高平坦度半導体ウェーハおよびその製造方法
WO2001054178A1 (en) Semiconductor wafer manufacturing process
JP4784287B2 (ja) シリコン単結晶基板の結晶欠陥評価方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150828

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 11