KR20060107271A - 실리콘 웨이퍼 상에 실리콘 탄화물 층을 형성하는 방법 - Google Patents

실리콘 웨이퍼 상에 실리콘 탄화물 층을 형성하는 방법 Download PDF

Info

Publication number
KR20060107271A
KR20060107271A KR1020057021068A KR20057021068A KR20060107271A KR 20060107271 A KR20060107271 A KR 20060107271A KR 1020057021068 A KR1020057021068 A KR 1020057021068A KR 20057021068 A KR20057021068 A KR 20057021068A KR 20060107271 A KR20060107271 A KR 20060107271A
Authority
KR
South Korea
Prior art keywords
silicon
silicon carbide
carburization
stress
wafer
Prior art date
Application number
KR1020057021068A
Other languages
English (en)
Inventor
안드레 라이큐라스
Original Assignee
상뜨르 나쇼날 드 라 러쉐르쉬 샹띠피끄 (쎄엔알에스)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 상뜨르 나쇼날 드 라 러쉐르쉬 샹띠피끄 (쎄엔알에스) filed Critical 상뜨르 나쇼날 드 라 러쉐르쉬 샹띠피끄 (쎄엔알에스)
Publication of KR20060107271A publication Critical patent/KR20060107271A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 실리콘 웨이퍼(1) 상에 실리콘 탄화물 층(3,4)을 형성하는 방법에 관한 것이다. 본 발명은 본질적으로 체크무늬 패턴을 사용하여 웨이퍼 상에 침탄 방지 마스크(2)를 증착하는 단계와; 잔류 응력이 신장 형태와 수축 형태를 각각 취하는 조건하에서 침탄을 수행하는 단계와; 상기 마스크를 제거하는 단계와; 그리고 잔류 응력이 수축 형태와 신장 형태를 각각 취하는 조건하에서 침탄을 수행하는 단계로 구성된다.
잔류 응력, 만곡, 실리콘 탄화물, 에피택셜 성장.

Description

실리콘 웨이퍼 상에 실리콘 탄화물 층을 형성하는 방법{METHOD OF FORMING A LAYER OF SILICON CARBIDE ON A SILICON WAFER}
본 발명은 실리콘 기판상에서 실리콘 탄화물(Sic/Si)의 성장에 관한 것이다.
현재에, 실리콘 기판상에 실리콘 탄화물의 성장은 큰 치수의 입방구조 SiC 층을 얻는데 특권화된(privileged) 방법이다. SiC 및/또는 다른 물질의 성장에 대한 기판으로서의 실리콘의 장점은 저비용, 큰 치수에 이용가능성, 및 침탄(carburizing)에 의해 직접적으로 3C SiC 층을 형성하는 능력에 있다. SiC 성장에 대한 실리콘 기판의 단점은 특히 메쉬 파라메터들 간의 차이 및 Si와 SiC에 대한 열 팽창 계수들 간의 차이로 인한 결과이다. 이는 열악한 결정 품질(crystal quality)을 발생시키며, 무엇보다도 기판이 성장 온도에서 주위 온도로 떨어졌을 때에 강한 잔류 응력(residual stress)을 생성시키며, 이에 따라 기판의 강한 만곡(curvature)을 발생시킨다.
사실, 이러한 결정 품질은 압력, 온도, 또는 유체 센서뿐만 아니라 일부 전자 디바이스의 제작과 같은 많은 응용에 대해서는 충분하다. 하지만, 만곡이 꽤 클 수 있어, 이에 따라 이들 층의 산업적 이용에 필요한 종래 포토리쏘그래피 기법의 이용을 불가능하게 하며(이는 기판 치수가 증가함에 따라 더욱 그러하다), 큰 직경 (현재의 20㎝와 같거나 그 이상인 직경)의 반도체 기판의 사용은 산업 생산 공정에서 관례이다.
티. 차샤그니(T. Chassagne) 등은 Materials Science Forum, Vol. 353-356 (2001), 페이지 155-158에서 공표된 논문에서 기판의 침탄 온도에 따라 SiC 층이 수축 또는 신장 될 수 있음을 제시하였다. 이들은 상기 문서의 결론에서 이러한 침탄 온도의 선택에 의해 응력이 없는 SiC 층의 형성을 제공하였다. 하지만, 상기 논문의 도 2에 도시되고 첨부된 도 1에서 재생된 커브는, 수축과 신장 간의 전환이 매우 좁은 간격 내에서 일어나며, 재생가능한 산업 공정 환경에서 응력이 제로(zero)인 실제 조건을 선택하기가 어려울 수 있음을 나타낸다.
얻어진 구조의 만곡을 회피하거나 크게 감소시킴으로써 실리콘 기판상의 실리콘 탄화물 층의 성장을 가능하게 하는 단순한 방법이 아직 이용가능하지 못하다.
본 발명의 목적은 이러한 방법을 제공하는 것이다.
본 발명은 현재 나와있는 기술과 호환되는 만곡이 없거나 적어도 충분히 작은 만곡을 갖는 실리콘 기판상에 실리콘 탄화물 층을 포함하는 구조를 제시함을 목적으로 한다.
이러한 목적을 달성하기 위해, 본 발명은 실리콘 웨이퍼 상에 실리콘 탄화물 층을 형성하는 방법을 제공하며, 상기 방법은 실질적으로 식탁보(tablecloth) 패턴에 따라 웨이퍼 상에 침탄방지(anti-carburizing) 마스크를 증착하는 단계와; 잔류 응력이 신장 형태와 수축 형태를 각각 취하는 조건하에서 침탄을 수행하는 단계와; 마스크를 제거하는 단계와; 그리고 잔류 응력이 수축 형태와 신장 형태를 각각 취하는 조건하에서 침탄을 수행하는 단계를 포함한다.
본 발명의 실시예에 따르면, 상기 방법은 침탄 단계 이후에 실리콘 탄화물 층의 에피택셜(epitaxial) 성장 단계를 더 포함한다.
본 발명의 실시예에 따르면, 상기 침탄 단계 중 하나는 1000℃보다 낮은 온도에서 수행되며, 다른 침탄 단계는 1100℃보다 높은 온도에서 수행된다.
본 발명의 실시예에 따르면, 상기 침탄 단계 중 하나는 950℃보다 낮은 온도에서 수행되며, 다른 침탄 단계는 1150℃보다 높은 온도에서 수행된다.
본 발명의 실시예에 따르면, 적어도 제 1 침탄 단계는 탄소로 침탄 영역의 상부 표면을 포화하도록 수행된다.
본 발명의 실시예에 따르면, 마스크는 실리콘 산화물로 형성된다.
본 발명은 또한 교번 영역이 있는 실리콘 탄화물로 덮힌 실리콘 웨이퍼를 제공하는바, 여기서 상기 교번 영역은 실리콘 탄화물과 실리콘 사이의 잔류 응력이 잔류 수축 응력인 영역과 실리콘 탄화물과 실리콘 사이의 잔류 응력이 신장 응력인 영역이 있다.
본 발명의 일 실시예에 따르면, 상기 교번 영역은 실질적으로 식탁보 패턴에 따라 배열된다.
본 발명의 일 실시예에 따르면, 상기 응력은 이방성(anisotropy)을 나타내며, 상기 교번 영역은 비대칭이다.
본 발명의 상기 및 다른 목적들, 특징들, 및 장점들은 첨부된 도면과 관련하여 하기의 특정 실시예의 제한되지않는 설명에서 상세히 논의될 것이다.
도 1은 상기 티. 차샤그니 등의 논문에서 공표된 것과 같이 침탄 온도에 대한 잔류 응력을 도시한다.
도 2A 내지 2D는 본 발명에 따른 방법의 연속적 단계를 도시한다.
일반적으로, 본 발명은 두가지 형태로 된 영역의 실리콘 기판 표면을 공유하는 방법을 제공한다. 일 형태의 영역상에서 잔류 수축 응력을 발생하는 방법에 따라, 다른 형태의 영역상에서 잔류 신장 응력을 발생하는 방법에 따라 침탄이 수행될 것이다. "잔류 응력"은 본원에서 기판이 성장 온도에서 주위 온도로 떨어졌을 때에 나타나는 응력을 지시하는 것으로서 사용된다.
영역 표면은 기판 표면에 비교하여 작아야 하며, 이에 따라 평균 잔류 응력은 전체 기판에 대해 균일하게 된다. 각 형태의 영역 표면 및 형상이 결정되며, 따라서 신장에서 영역의 전체 신장 응력은 수축에서 영역의 전체 수축 응력에 의해 균형을 이루게 된다. 신장 응력의 절대값은 일반적으로 수축 응력의 절대값에 꽤 근사하며, 이에 따라 동일 표면 영역으로 된 신장의 정사각형과 교번하는 수축의 정사각형의 식탁보 분포를 얻기 위해 준비된 기판의 경우에 만족스런 결과가 얻어질 수 있다. 만일 응력이 서로 다른 경우, 제 1 형태의 정사각형이 다른 형태의 연속적인 배경에 의해 다른 형태로부터 완전히 떨어지게 될 변형된 식탁보 구조가 제공될 수 있다.
상당한 만곡의 이방성에 있어서, 예를 들어 기판이 낮은-인덱스(low-index)의 결정 면(plane)에 대해 오지향(disorient)된 경우, 기본적인 영역들, 또는 두 형태 중 하나의 영역은, 각 방향의 응력을 보상하기 위해 유익하게는 정사각형, 직사각형, 원형, 또는 타원형이 될 수 있다.
기본적인 영역들의 치수들은, 상기 구조가 이를 최대로 이용하도록 형성된 요소들의 치수에 적응될 수 있다. 상기 요소는 가능한 그 활성 부분의 레벨에서 및/또는 비활성 부분의 레벨에서 두가지 형태의 응력의 존재, 예를 들어 수축에서의 비활성 영역 부분으로 둘러싸인 신장에서의 활성 영역 부분을 이용할 수 있는바, 이는 활성 영역의 응력에 균형을 이루거나 전자 회로 트랙(track)에 대한 지원으로서 사용된다. 이는 가능한 집중적인 기본 영역들을 갖는 더 복잡한 형상을 발생할 수 있다.
도 2A 내지 2D는 본 발명의 구현의 연속적인 단계를 도시하는 단순한 단면도이다.
도 2A에 도시된 바와같이, 실리콘 기판(1)이 상기에서 설명된 바와같이 식탁보 또는 식탁보와 유사한 구성을 갖는 마스크(2)로 덮혀진다.
이후에, 도 2B에 도시된 바와같이, 기판은 마스크(2)에 의해 덮혀지지않은 영역들에서 침탄된 영역들(3)을 얻기 위해 침탄된다. 마스크(2)는 이 영역들이 침탄으로 덮혀지는 것을 방지하기 위해 예를 들어, 얇은 대략 100 ㎚두께의 SiO2 층, 또는 Si3N4와 같은 임의의 다른 물질로 형성될 수 있다.
이 침탄 단계에 대해, 균일한 층을 증착한 경우에 기판의 냉각과 동시에 발생될 잔류 응력이 수축에 의하거나 신장에 의한 잔류 응력을 발생시키는 온도 범위가 선택될 것이다. 만일 상기 논문에 표시된 조건이 선택된 경우, 1050℃보다 더 높거나 더 낮은 온도 범위가 선택될 것이다. 예를 들어, 1000℃ 이하 및 바람직하게는 950℃ 이하, 또는 1100℃ 이상 및 바람직하게는 1150℃ 이상의 온도가 선택될 것이다. 다른 형태의 조건들이 선택될 수 있으며, 중요한 사항은 침탄이 수축 또는 신장에서 잔류 응력을 발생시키는 제한 조건들의 일 측면 또는 타 측면 상에서 분명하게 있음을 주목해야 한다.
이후에, 도 2C에 도시된 바와같이, 마스크(2)가 제거되며, 새로운 침탄 단계가 상기 제한 조건들의 타 측면 상에서 수행되는바, 즉 만일 영역(3)이 잔류 수축/신장 응력을 발생시키는 침탄으로부터 발생되는 경우에 영역(4)의 침탄은 신장/수축 형태의 잔류 응력을 발생시킨다.
만일 제 1 침탄 단계가 표면에 탄소 포화가 있는 조건에서 수행된 경우, 다음 침탄 단계에서, 이미-침탄된 영역은 영향을 받지 않는다.
이후에, 도 2D에서 도시된 바와같이, 실리콘 탄화물 층(5)의 에피택셜 성장이 바람직하게 수행되며, 따라서 침탄 영역 및 에피택셜 층을 포함하는 실리콘 탄화물 층의 전체 두께는 바람직한 값을 갖게 된다. 종래에, 이 에피택시는 1150℃보다 큰 온도에서 수행되었다. 하지만, 이 에피택시는 SiC에 대해 하부 영역과 동일한 특성으로 현상될 것인바, 즉 신장에서 잔류 응력을 발생시키는 침탄 영역 아래에 형성된 에피택셜 층의 부분이 신장에서 잔류 응력을 발생시키며, 수축에서 잔류 응력을 발생시키는 침탄 영역 위에 형성된 에피택셜 층의 부분이 또한 수축에서 잔류 응력을 발생시킬 것이다.
상기 층 및 기판은 이후에 요소들을 생산하는데 사용되도록 준비된다. Ⅲ족 원소 질화물의 에피택셜 층은 특히 실리콘 탄화물 상에 형성될 수 있다.
당연하게도, 본 발명은 본 기술분야의 당업자에게 자명한 다양한 변경 및 변형물을 가질 수 있다. 특히, 본 기술분야의 당업자는 여러 형태의 영역 분포 및 침탄 및 에피택시 조건을 선택할 수 있다.

Claims (9)

  1. 실리콘 웨이퍼(1) 상에 실리콘 탄화물 층(3,4)을 형성하는 방법에 있어서,
    실질적으로 식탁보 패턴에 따라 상기 웨이퍼 상에 침탄방지(anti-carburizing) 마스크(2)를 증착하는 단계와;
    잔류 응력이 신장 형태와 수축 형태를 각각 취하는 조건하에서 침탄을 수행하는 단계와;
    상기 마스크를 제거하는 단계와; 그리고
    잔류 응력이 수축 형태와 신장 형태를 각각 취하는 조건하에서 침탄을 수행하는 단계를 포함하는 것을 특징으로 하는 실리콘 웨이퍼 상에 실리콘 탄화물 층 형성 방법.
  2. 제 1항에 있어서, 상기 침탄 단계들 이후에 실리콘 탄화물 층(5)의 에피택셜 성장 단계를 더 포함하는 것을 특징으로 하는 실리콘 웨이퍼 상에 실리콘 탄화물 층 형성 방법.
  3. 제 1항에 있어서, 상기 침탄 단계들 중 하나는 1000℃보다 낮은 온도에서 수행되며, 상기 다른 침탄 단계는 1100℃보다 높은 온도에서 수행되는 것을 특징으로 하는 실리콘 웨이퍼 상에 실리콘 탄화물 층 형성 방법.
  4. 제 1항에 있어서, 상기 침탄 단계들 중 하나는 950℃보다 낮은 온도에서 수행되며, 상기 다른 침탄 단계는 1150℃보다 높은 온도에서 수행되는 것을 특징으로 하는 실리콘 웨이퍼 상에 실리콘 탄화물 층 형성 방법.
  5. 제 1항에 있어서, 적어도 제 1 침탄 단계는 탄소로 상기 침탄 영역들의 상부 표면을 포화하도록 수행되는 것을 특징으로 하는 실리콘 웨이퍼 상에 실리콘 탄화물 층 형성 방법.
  6. 제 1항에 있어서, 상기 마스크는 실리콘 산화물로 형성되는 것을 특징으로 하는 실리콘 웨이퍼 상에 실리콘 탄화물 층 형성 방법.
  7. 교번 영역들이 있는 실리콘 탄화물(3,4)로 덮힌 실리콘 웨이퍼(1)에 있어서,
    상기 교번 영역들은 상기 실리콘 탄화물과 상기 실리콘 사이의 잔류 응력이 잔류 수축 응력인 영역과 상기 실리콘 탄화물과 상기 실리콘 사이의 잔류 응력이 신장 응력인 영역인 것을 특징으로 하는 교번 영역이 있는 실리콘 탄화물로 덮힌 실리콘 웨이퍼.
  8. 제 7항에 있어서, 상기 교번 영역들은 실질적으로 식탁보 패턴에 따라 배열되는 것을 특징으로 하는 교번 영역이 있는 실리콘 탄화물로 덮힌 실리콘 웨이퍼.
  9. 제 8항에 있어서, 상기 응력은 이방성을 나타내며, 상기 교번 영역들은 비대칭인 것을 특징으로 하는 교번 영역이 있는 실리콘 탄화물로 덮힌 실리콘 웨이퍼.
KR1020057021068A 2003-05-05 2004-05-05 실리콘 웨이퍼 상에 실리콘 탄화물 층을 형성하는 방법 KR20060107271A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR03/05453 2003-05-05
FR0305453A FR2854641B1 (fr) 2003-05-05 2003-05-05 Procede de formation d'une couche de carbure de silicium sur une tranche de silicium

Publications (1)

Publication Number Publication Date
KR20060107271A true KR20060107271A (ko) 2006-10-13

Family

ID=33306160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057021068A KR20060107271A (ko) 2003-05-05 2004-05-05 실리콘 웨이퍼 상에 실리콘 탄화물 층을 형성하는 방법

Country Status (8)

Country Link
US (1) US7416606B2 (ko)
EP (1) EP1633911B1 (ko)
JP (1) JP2006525937A (ko)
KR (1) KR20060107271A (ko)
DE (1) DE602004008914T2 (ko)
ES (1) ES2294510T3 (ko)
FR (1) FR2854641B1 (ko)
WO (1) WO2004099471A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2877140B1 (fr) * 2004-10-22 2007-02-23 Univ Claude Bernard Lyon Procede de croissance, sur substrat de silicium, de couches minces de carbure de silicium de faible courbure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62102908A (ja) 1985-10-30 1987-05-13 Nec Corp 印刷配線板の製造方法
JPS62113153A (ja) 1985-11-13 1987-05-25 Canon Inc 光受容部材
JPS62154098A (ja) 1985-12-26 1987-07-09 パイオニア株式会社 車両ナビゲ−シヨン装置
JPS63270398A (ja) * 1987-04-24 1988-11-08 Sharp Corp 炭化珪素単結晶の成長方法
JPS63277596A (ja) * 1987-05-07 1988-11-15 Sharp Corp 炭化珪素単結晶の成長方法
JPS63319294A (ja) * 1987-06-19 1988-12-27 Sharp Corp 炭化珪素単結晶基板の製造方法
JP3712009B2 (ja) 1995-03-28 2005-11-02 ソニー株式会社 放送信号の送信方法、放送信号の送信装置、双方向番組の送信方法、双方向番組の送信装置、放送信号の送受信システムおよび双方向番組の送受信システム
JPH10125905A (ja) * 1996-10-17 1998-05-15 Denso Corp 半導体基板および半導体基板のそり矯正方法
EP1130135B1 (en) * 1999-10-08 2007-08-08 Hoya Corporation Silicon carbide film and method for manufacturing the same
US6596080B2 (en) * 2000-04-07 2003-07-22 Hoya Corporation Silicon carbide and method for producing the same

Also Published As

Publication number Publication date
FR2854641A1 (fr) 2004-11-12
ES2294510T3 (es) 2008-04-01
EP1633911B1 (fr) 2007-09-12
US7416606B2 (en) 2008-08-26
US20070101928A1 (en) 2007-05-10
DE602004008914D1 (de) 2007-10-25
JP2006525937A (ja) 2006-11-16
WO2004099471A2 (fr) 2004-11-18
DE602004008914T2 (de) 2008-04-30
EP1633911A2 (fr) 2006-03-15
FR2854641B1 (fr) 2005-08-05
WO2004099471A3 (fr) 2005-01-20

Similar Documents

Publication Publication Date Title
JP6051524B2 (ja) 半導体基板及び半導体基板の製造方法
KR100742680B1 (ko) 실리콘-게르마늄층을 가진 반도체 웨이퍼 및 그 제조 방법
JP2009218575A (ja) 半導体基板の製造方法
JP6248532B2 (ja) ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
CN113380606A (zh) 一种半导体石墨烯及其制备方法和场效应管
US20150031193A1 (en) Semiconductor substrate suitable for the realization of electronic and/or optoelectronic devices and relative manufacturing process
KR20100064742A (ko) 낮은 침투전위 밀도를 갖는 순수 게르마늄 박막 성장법
CN105575770B (zh) 带碳化硅膜基板及其制造方法、以及半导体装置
JPWO2018211737A1 (ja) ＳｉＣエピタキシャルウエハおよびその製造方法
KR20060107271A (ko) 실리콘 웨이퍼 상에 실리콘 탄화물 층을 형성하는 방법
KR20080009261A (ko) 탄화 규소 단결정의 제조 방법
US20100081261A1 (en) Method of fabricating silicon carbide (SiC) layer
JP2010516602A5 (ko)
JP2010516602A (ja) 電子および／または光電子デバイスおよび関連する製造プロセス実現化に適した半導体基板
JP2016199462A (ja) 炭化珪素半導体基板およびその製造方法
KR102422422B1 (ko) 그래핀을 포함하는 반도체 소자 및 그 제조방법
JP2016092399A (ja) 炭化ケイ素膜付き基板、炭化ケイ素膜付き基板の製造方法、及び、半導体装置
US7247583B2 (en) Manufacturing method for strained silicon wafer
KR102610826B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
CN100365767C (zh) 一种提高氮化镓基材料外延层质量的衬底处理方法
JP6796407B2 (ja) ＳｉＣエピタキシャルウェハの製造方法
Martrou et al. Giant (12× 12) and (4× 8) reconstructions of the 6 H-SiC (0001) surface obtained by progressive enrichment in Si atoms
JPH09278597A (ja) 混晶半導体
JP2010278211A (ja) 炭化シリコン膜の製造方法
JP2010278215A (ja) 炭化シリコン膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application