JP2016199462A - 炭化珪素半導体基板およびその製造方法 - Google Patents

炭化珪素半導体基板およびその製造方法 Download PDF

Info

Publication number
JP2016199462A
JP2016199462A JP2016077534A JP2016077534A JP2016199462A JP 2016199462 A JP2016199462 A JP 2016199462A JP 2016077534 A JP2016077534 A JP 2016077534A JP 2016077534 A JP2016077534 A JP 2016077534A JP 2016199462 A JP2016199462 A JP 2016199462A
Authority
JP
Japan
Prior art keywords
region
crystal
silicon carbide
semiconductor substrate
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016077534A
Other languages
English (en)
Other versions
JP6645896B2 (ja
Inventor
千秋 工藤
Chiaki Kudo
千秋 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of JP2016199462A publication Critical patent/JP2016199462A/ja
Application granted granted Critical
Publication of JP6645896B2 publication Critical patent/JP6645896B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】界面転位の発生を抑制し得る炭化珪素半導体基板とその製造方法の提供。
【解決手段】主面１２の反対面１３の中心を含む第１の領域１４と、第１の領域１４を囲む第２の領域１５とを有し、第２の領域１５の表面部分における結晶の乱れた部分の厚さは、第１の領域１４の表面部分における結晶の乱れた部分の厚さよりも大きく、且つ、第１の領域１４の表面部分における結晶の乱れた部分の厚さ、及び、第２の領域１５の表面部分における結晶の乱れた部分の厚さは、いずれも主面１２の表面部分における結晶の乱れた部分の厚さよりも大きいか、または第２の領域１５の表面部分における結晶の乱れの線密度は、第１の領域１４の表面部分における結晶の乱れの線密度よりも大きく、且つ、第１の領域１４及び、第２の領域１５の表面部分における結晶の乱れの線密度は、いずれも主面１２の表面部分における結晶の乱れの線密度よりも大きい炭化珪素半導体基板。
【選択図】図１２Ｂ

Description

本開示は、炭化珪素半導体基板およびその製造方法に関する。
ワイドバンドギャップ半導体は、パワー素子（パワーデバイスともいう）、耐環境素子、高温動作素子、高周波素子等の種々の半導体装置に応用されている。なかでも、スイッチング素子及び整流素子などのパワーデバイスへの応用が注目されている。
ワイドバンドギャップ半導体のなかでも炭化珪素（シリコンカーバイド：ＳｉＣ）は、基板の製造が比較的容易であり、また、良質のゲート絶縁膜である酸化珪素（ＳｉＯ2）膜を熱酸化により形成することが可能な半導体材料である。このことから、ＳｉＣを用いたパワーデバイスの開発が盛んに行われている（例えば、特許文献１参照）。
ＳｉＣを用いたパワーデバイスの代表的なスイッチング素子として、金属−絶縁体−半導体電界効果トランジスタ（Metal Insulator Semiconductor Field Effect Transistor、以下「ＭＩＳＦＥＴ」）、金属−半導体電界効果トランジスタ（Metal Semiconductor Field Effect Transistor、以下「ＭＥＳＦＥＴ」）などがある。
ＳｉＣは、Ｓｉよりも高い絶縁破壊電界および熱伝導度を有するので、ＳｉＣを用いたパワーデバイス（ＳｉＣパワーデバイス）では、Ｓｉパワーデバイスよりも高耐圧化、低損失化が容易である。このため、Ｓｉパワーデバイスと同一性能を実現させる場合、Ｓｉパワーデバイスよりも面積および厚さを大幅に縮小することが可能となる。
これに伴い基板に対するゲート電極の寄生容量が減少すること、さらにＳｉと比較して高い電子飽和速度を有するため、Ｓｉパワーデバイスよりも大幅に高速なスイッチング動作を実現することができる。
ＳｉＣは、不純物の熱拡散係数が小さいためＳｉ等で用いられている熱拡散による不純物制御方法の適用が困難である。比較的浅い不純物層の形成にはイオン注入法が用いられるが、深い不純物層、例えば縦型ＭＩＳＦＥＴのドリフト層等に対するキャリア濃度制御方法としては、結晶成長としてのエピタキシャル成長中にドーパントを添加する気相ドーピングが有効である。この気相ドーピングの手法としては、一般的に化学気相堆積法（ＣＶＤ）が用いられている。ＣＶＤ法は、不純物濃度及びｐｎ接合界面などの制御が可能であり、また、大型基板にも適用できる点で有用である。
従来、このようなＳｉＣの結晶成長は、下記特許文献２に記載されるような、横型ＣＶＤ装置が用いられている。しかしながら、ＳｉＣのエピタキシャル成長ではウェハ内での温度分布により界面転位が発生することがXuan Zhang等によりMaterials Science Forum, Vols. 679-680(2011), pp. 306-309に報告されている。
特開２０１２−１５１４００号公報 特開２０１０−４０６０７号公報
上述の従来技術では、界面転位の発生がより抑制された半導体エピタキシャル層を形成することが可能な炭化珪素半導体基板が求められていた。本開示の限定的ではない例示的な実施形態は、界面転位の発生を抑制し得る炭化珪素半導体基板とその製造方法を提供する。
本開示の炭化珪素半導体基板は、主面と、前記主面と反対側に位置する反対面とを備え、炭化珪素半導体の結晶を含み、前記反対面は、前記反対面の中心を含む第１の領域と、前記第１の領域を囲む第２の領域とを有し、前記第２の領域の表面部分における前記結晶の乱れた部分の厚さは、前記第１の領域の表面部分における前記結晶の乱れた部分の厚さよりも大きく、かつ前記第１の領域の表面部分における前記結晶の乱れた部分の厚さおよび前記第２の領域の表面部分における前記結晶の乱れた部分の厚さは、いずれも前記主面の表面部分における前記結晶の乱れた部分の厚さよりも大きい、または前記第２の領域の表面部分における前記結晶の乱れの線密度は、前記第１の領域の表面部分における前記結晶の乱れの線密度よりも大きく、かつ前記第１の領域の表面部分における前記結晶の乱れの線密度および前記第２の領域の表面部分における前記結晶の乱れの線密度は、いずれも前記主面の表面部分における前記結晶の乱れの線密度よりも大きい。
本開示の炭化珪素半導体基板およびその製造方法によれば、界面転位の発生がより抑制された半導体エピタキシャル層を形成することが可能な炭化珪素半導体基板を得ることができる。
本実施形態において用いた横型ＣＶＤ装置の概略図である。 図１に示す装置の回転サセプタ上での１５０ｍｍウェハの配置を示す平面図である。 図１に示す装置の回転サセプタ上での３インチウェハの配置を示す平面図である。 １５０ｍｍウェハにおける界面転位の分布を示す図である。 ３インチウェハにおける界面転位の分布を示す図である。 ＳＯＲＩの定義を示す図である。 エピタキシャル成長前のＳＯＲＩ量である初期ＳＯＲＩ量とエピタキシャル後に観察された界面転位の本数との関係を示す図である。 エピタキシャル成長の前後でのＳＯＲＩの変化量と界面転位本数との関係を示す図である。 ＳＯＲＩ変化量の異なるウェハの反対面における粗さマップと、ウェハ中心付近および周辺部の顕微鏡写真を示す図である。 本開示における炭化珪素半導体基板各部の定義を説明する底面図である。 本開示における炭化珪素半導体基板各部の定義を説明する断面図である。 図７に示したウェハＡに半導体エピタキシャル層を形成後の、半導体エピタキシャル層を除くウェハＡの断面模式図である。 図７に示したウェハＢに半導体エピタキシャル層を形成後の、半導体エピタキシャル層を除くウェハＢの断面模式図である。 図７に示したウェハＣに半導体エピタキシャル層を形成後の、半導体エピタキシャル層を除くウェハＣの断面模式図である。 ウェハＣの反対面の透過電子顕微鏡像を示す図である。 反対面にＣＭＰを行う前後のＳＯＲＩ量の比較を表す図である。 第１の実施形態の炭化珪素半導体基板の底面図である。 第１の実施形態の炭化珪素半導体基板の断面図である。 半導体エピタキシャル層を形成後の、第１の実施形態の炭化珪素半導体基板の断面模式図である。 第２の実施形態の炭化珪素半導体基板の底面図である。 第２の実施形態の炭化珪素半導体基板の断面図である。 第２の実施形態の炭化珪素半導体基板に半導体エピタキシャル層を形成した後の断面模式図である。 本開示の炭化珪素半導体基板の製造方法を説明する図である。
本願発明者は、界面転位の発生を検討するため、上記特許文献２に開示されるように、図１に示す横型ホットウォールＣＶＤ装置を用いてＳｉＣ層をエピタキシャル成長させる実験を行った。このような装置として、例えば、東京エレクトロン社製のＰｒｏｂｕｓ−ＳｉＣを用いることができる。ガス系にはシランおよびプロパンを原料ガスとし、水素をキャリアガスとして使用した。本装置は、石英からなる成長室２の中に、グラファイトからなる固定サセプタ３と、固定サセプタ３内に位置し、ウェハ６を支持する回転サセプタ５とを備える。ウェハ６は、回転サセプタ５のポケット７内に配置される。回転サセプタ５は回転機構により６０ｒｐｍで回転する。固定サセプタ３は、誘導コイル４に高周波電力を印加することにより、ウェハ６の表面を１７００℃程度まで加熱する。実験には、４°オフの４Ｈ−ＳｉＣウェハを用い、主面をＳｉ面、反対面をＣ面とした。
まず、ウェハ６の直径による界面転位の発生状況の違いを検証するために、１５０ｍｍウェハと３インチウェハとを比較した。図２Ａおよび図２Ｂに、１５０ｍｍウェハおよび３インチウェハの回転サセプタ５上における配置を示す。回転サセプタ５における位置の依存性をなくすために、３インチウェハ上にＳｉＣ層をエピタキシャル成長させる際には、図２Ｂに示すように、２枚の３インチウェハを用いた。
図３Ａおよび図３Ｂは、１５０ｍｍおよび３インチウェハにおける界面転位の分布を示す。界面転位の発生確認は、エピタキシャルウェハ表面を溶融ＫＯＨに浸けることにより界面転位に特徴的なピットを形成後、顕微鏡を用いてピットの数を計測することにより行った。３インチウェハを用いた場合、２枚の３インチウェハの全領域において界面転位の発生は確認されなかった。一方、１５０ｍｍウェハを用いた場合、ウェハの中央付近に多くの界面転位が発生していることがわかった。１５０ｍｍウェハ上に発生した界面転位の数は４５０本であった。これらの検証により、界面転位の発生は大口径化に伴う新たな課題であることを本願発明者は新規に見出した。
次に、ウェハのＳＯＲＩ量と界面転位との関係を調べた。図４を参照しながら、ＳＯＲＩの定義を説明する。まず、ウェハの主面または反対面の表面粗さ、すなわちウェハの主面または反対面内における表面の高さの分布を測定し、最小二乗法によって、基準平面Ｒを求める。次に、基準平面Ｒから最高点までの距離Ｐおよび最低点までの距離Ｑを求める。最後に、距離Ｐの絶対値と距離Ｑの絶対値との和をＳＯＲＩとして定義する。ウェハの湾曲度合いを示す指標としてはＢｏｗ及びＷＡＲＰ等も用いられるが、ウェハが比較的単純な形状である場合、いずれの指標でもその傾向に差はない。
ＳＯＲＩ量と界面転位の発生との関係を調べるために、エピタキシャル成長前のＳＯＲＩ量が異なる４種類のウェハを準備した。図５はエピタキシャル成長前のＳＯＲＩ量である初期ＳＯＲＩ量とエピタキシャル後に観察された界面転位の本数との関係を示す。図６は、エピタキシャル成長の前後でＳＯＲＩを測定することによって求めたＳＯＲＩの変化量と界面転位本数との関係を示す。それぞれの図において、初期ＳＯＲＩ量およびＳＯＲＩ変化量が正である場合、ウェハの反対面に凸部を有するようにウェハが反っていることを示している。ＳＯＲＩ変化量が正の値である場合、ウェハの反り度合いが増大したことを示す。また、ＳＯＲＩ変化量が負の値である場合、ウェハの反りが減少し、ウェハの表面が平坦に近づいたことを示している。
図５から明らかなように、初期のＳＯＲＩ量と界面転位の発生量との間に相関関係は認められない。一方、図６から、ＳＯＲＩ変化量と界面転位本数との間には相関関係が認められる。ＳＯＲＩ変化量が正、すなわちウェハの反対面にある凸部が高くなるようにウェハの反り度合いが大きくなることにより、界面転位の発生数が減少していることが分かる。この現象は本願発明者により初めて見出されたものである。したがって、ＳＯＲＩ変化量を正の値とし、その大きさを大きくすることにより界面転位の発生を抑制することができる。
次にＳＯＲＩの変化量が異なる原因を明らかにするために、ウェハＡ、Ｂ、Ｃについて主面および反対面の表面を観察した。ウェハＡ、Ｂ、Ｃの主面の表面状態には差が無いことを確認した。一方、ウェハＡ、Ｂ、Ｃの反対面の表面状態には大きな差が存在する。図７に、ＳＯＲＩ変化量が異なるウェハＡ、Ｂ、Ｃの反対面を、共焦点微分干渉顕微鏡（Ｌａｓｅｒｔｅｃ社製ＳＩＣＡ−６Ｘ）を用いて検査した結果を示す。図７は、検査結果のうち、粗さマップと、ウェハ中心付近およびウェハ周辺の顕微鏡写真とを示す。粗さマップにおいて、白い部分は表面の粗さが大きく、黒い部分は表面が平坦であることを示している。図７から、ウェハＡ、Ｂ、ＣにおいてＳＯＲＩ変化量が異なるのは、反対面の粗さに依存していることが分かる。具体的には、ＳＯＲＩ変化量が正方向に大きいウェハＣの反対面は、全面において粗さが大きい。顕微鏡写真から、ウェハＣの反対面には傷状の構造が多いことが分かった。また、ＳＯＲＩ変化量が小さいウェハＢの反対面は全面において平坦であることが分かった。一方、ＳＯＲＩ変化量が負方向に大きいウェハＡの反対面には、ウェハ面内で、粗さに分布が見られる。より具体的には、ウェハの周辺部は平坦であるが、ウェハの中心付近は粗さの大きいことが分かった。図７から分かるように、ウェハＡの反対面の中央付近には、ウェハＣの中央付近と異なり、比較的滑らかに見える凹凸が多いことが分かる。
ウェハＡ、Ｂ、Ｃの反対面における形状およびＳＯＲＩ変化量の差異はウェハの加工方法に依存している。ウェハＡは、ブールから切り出した後、主面および反対面を比較的小さな研削量で研削することにより製造されている。主面に関しては、主面上にデバイスを形成するため、十分に研磨することにより平坦性を向上させた。一方、反対面に関しては最小限の研磨量とした。ウェハＡは膜厚分布が大きく、周辺部が厚く、中心部が薄い膜厚分布を有している。このため、ウェハＡの反対面の中心部分には、化学的機械研磨（ＣＭＰ）を行う際に研磨布が接触しておらず、反対面における中心部分の加工は、化学的反応による変質層のエッチングが支配的である。その結果、ウェハＡの反対面の中央部分では、大きな凹凸形状を有しているが、変質層の厚さは小さい。さらに主面側と比較した場合に、主面はＣＭＰによるわずかな変質層が残留しているが、反対面の中心部分は化学的反応のみであり新たな変質層を与えることなくすでに存在する変質層を除去しているため、主面よりも変質層が小さい。
ウェハＢはブールから切り出した後に、主面および反対面を研削により十分平坦化し、十分なＣＭＰを施している。このため、ウェハＢの主面および反対面の全面において平坦な表面が得られている。なお、ＣＭＰにおいてもウェハには若干の変質層が形成されている。
ウェハＣはブールから切り出した後に研削により十分平坦化しているが、反対面におけるＣＭＰによる研磨量を小さくしている。したがって、ウェハＣの反対面では、研削時に生じた変質層が多く残っている。
次に、反対面の形状および加工状態の差異によってＳＯＲＩ変化量が変動する原因について説明する。まず図８Ａおよび図８Ｂを参照して、ウェハの各部の定義を説明する。図８Ａおよび図８Ｂは炭化珪素半導体基板１１の底面図および断面図である。説明を簡単にするため、図７ではエピタキシャル成長前のＳＯＲＩが小さい、言い換えると平坦なウェハを用いた場合について記載した。図５および図６に示した実際のウェハ形状は上述のようにエピタキシャル前に下に凸の形状を有している。炭化珪素半導体基板１１は主面１２および主面１２と反対側に位置する反対面１３を備える。反対面１３は、反対面１３の中心を含む第１の領域１４と第１の領域１４を囲む第２の領域１５とを有している。炭化珪素半導体基板１１の主面１２および反対面１３には、炭化珪素半導体基板１１の製造工程で生成する変質層１６が位置している。図９Ａ、図９Ｂおよび図９Ｃは、それぞれ図７で示したウェハＡからＣのエピタキシャル成長後の断面模式図である。なお、これらの図には示していないが、半導体エピタキシャル層が主面１２上に形成されている。
炭化珪素半導体基板１１の主面１２および反対面１３に変質層が存在すると、その厚さ等のバランスにより、主面１２側および反対面１３側のどちらかが凸となるように、炭化珪素半導体基板１１が反る。この変質層が炭化珪素半導体基板の形状変化に与える影響をトワイマン効果と言う。トワイマン効果は炭化珪素半導体基板の加工ダメージが大きいほど、大きな影響を炭化珪素半導体基板に与える。つまり、炭化珪素半導体基板１１の両面における変質層１６が引き起こす応力のバランスで炭化珪素半導体基板１１の形状が決定される。
変質層は、炭化珪素半導体基板を構成する炭化珪素半導体の結晶に生じた歪み等の結晶の乱れを有する部分である。炭化珪素半導体基板１１の主面１２および反対面１３を研削あるいは研磨する際に、定盤および研磨パッドから受ける力によって、結晶の乱れが生じる。一般に、変質層は、炭化珪素半導体基板の主面および反対面の表面粗さと関連があり、表面が粗いほど、変質層も厚い。
図９Ａに示すウェハＡは、負方向に大きいＳＯＲＩ変化量を示している。図９Ａに示すウェハＡにおいて、第１の領域１４に位置する第１の変質層１９の厚さは、主面１２の変質層１７および第２の領域１５に位置する第２の変質層２０の厚さよりも小さい厚さを有する、または、第１の変質層１９における結晶の乱れの線密度は、主面１２の変質層１７および第２の変質層２０における結晶の乱れの線密度よりも小さい。
主面１２の変質層１７と第２の変質層２０とにおいて、厚さあるいは結晶の乱れの線密度はほぼ等しいため、第２の領域１５と、主面１２における第２の領域１５と対向する部分とでは、加工変異質層による応力のバランスが取れている。一方、第１の領域１４と、主面１２における第１の領域１４と対向する部分とでは、第１の変質層１９は、主面１２の変質層１７よりも小さい厚さを有する、または、結晶の乱れの線密度が小さい。このため、図９Ａに示すように、炭化珪素半導体基板１１の第１の領域１４に圧縮応力が生じ、炭化珪素半導体基板１１のＳＯＲＩ変化量は負の値となる。
次に、図９Ｂに示すウェハＢは小さいＳＯＲＩ変化量を示す。図９Ｂに示すウェハＢにおいて、主面１２の全面および反対面１３の全面において、主面１２の変質層１７と反対面１３の変質層１８とは、厚さおよび結晶の乱れの線密度が同等である。このため、図９Ｂに示すウェハＢは小さいＳＯＲＩ変化量を示す。
図９Ｃに示すウェハＣは、正方向の大きなＳＯＲＩ変化量を示す。図９Ｃに示すウェハＣにおいて、反対面１３の変質層１８の厚さは、主面１２の変質層１７の厚さよりも大きい。この結果、第１の領域１４に引張り応力が生じ、ウェハＣは正のＳＯＲＩ変化量を示す。
図１０は、ウェハＣにおける反対面１３の変質層１８の透過電子顕微鏡像の一例を示す。反対面１３の表面から最大で３９０ｎｍの深さまで結晶の乱れが観察される。この結晶の乱れを有する部分が変質層である。特に変質層のうち、反対面１３の表面から深い部分は、２００本／ｍｍの線密度で結晶の乱れが存在していた。
以上説明したように、本願発明者の検討結果から、主面および反対面における変質層の厚さおよび結晶の乱れの線密度のバランスを変化させることでＳＯＲＩ変化量を変動させることができることが明らかとなった。一方で、エピタキシャル成長後に大きなＳＯＲＩが残留していると、その後の製造工程において装置の搬送等に問題が生じ得る。このため、炭化珪素半導体基板のＳＯＲＩ量を低減させてもよい。図１１は、エピタキシャル成長後のＳＯＲＩ量と、反対面にＣＭＰを施し、変質層の少なくとも一部を除去した後のＳＯＲＩ量とを示す。除去した反対面の変質層の厚さは５μｍである。エピタキシャル成長後にＳＯＲＩ量が大きい炭化珪素半導体基板であっても、反対面側の変質層を除去することによりＳＯＲＩ量を小さくすることができることが分かる。
これらの結果から、主面および反対面の変質層により生じる応力のバランスを変化させることによってエピタキシャル成長時のＳＯＲＩ変化量を制御することができる。また、エピタキシャル成長後の炭化珪素半導体基板に対して、反対面の変質層を除去することにより、ＳＯＲＩ量を低減することができる。
このような界面転位とＳＯＲＩ変化量との関係は、本願発明者によって初めて見出された。本願発明者はこの関係を用いて、界面転位の発生を抑制し得る炭化珪素半導体基板および炭化珪素半導体基板の製造方法を想到した。
本開示の炭化珪素半導体基板およびその製造方法の概要は以下の通りである。
［項目１］
主面と、前記主面と反対側に位置する反対面とを備え、炭化珪素半導体の結晶を含み、前記反対面は、前記反対面の中心を含む第１の領域と、前記第１の領域を囲む第２の領域とを有し、前記第２の領域の表面部分における前記結晶の乱れた部分の厚さは、前記第１の領域の表面部分における前記結晶の乱れた部分の厚さよりも大きく、かつ前記第１の領域の表面部分における前記結晶の乱れた部分の厚さおよび前記第２の領域の表面部分における前記結晶の乱れた部分の厚さは、いずれも前記主面の表面部分における前記結晶の乱れた部分の厚さよりも大きい、または前記第２の領域の表面部分における前記結晶の乱れの線密度は、前記第１の領域の表面部分における前記結晶の乱れの線密度よりも大きく、かつ前記第１の領域の表面部分における前記結晶の乱れの線密度および前記第２の領域の表面部分における前記結晶の乱れの線密度は、いずれも前記主面の表面部分における前記結晶の乱れの線密度よりも大きい炭化珪素半導体基板。
この構成によれば、主面に半導体エピタキシャル層を形成すると、主面が凹の形状に変形し、主面において、正方向に大きいＳＯＲＩ変化量が生じる。よって半導体エピタキシャル層において界面転位の発生が抑制される。
［項目２］
主面と、前記主面と反対側に位置する反対面とを備える炭化珪素半導体基板であって、前記反対面は、前記反対面の中心を含む第１の領域と、前記第１の領域を囲む凹部により定義される第２の領域とを有し、前記第２の領域における前記炭化珪素半導体基板の厚さは、前記第１の領域における前記炭化珪素半導体基板の厚さよりも小さい炭化珪素半導体基板。
この構成によれば、主面に半導体エピタキシャル層を形成すると、主として反対面の第１の領域が凸の形状に変形し、主面において正方向に大きいＳＯＲＩ変化量が生じる。よって半導体エピタキシャル層において界面転位の発生が抑制される。
［項目３］
前記第２の領域の表面部分における前記結晶の乱れた部分の厚さが３９０ｎｍ以上である、項目１に記載の炭化珪素半導体基板。
この構成によれば、半導体エピタキシャル層の形成により、主面において、より確実に正方向に大きいＳＯＲＩ変化量が生じる。よって半導体エピタキシャル層３０において界面転位の発生が更に抑制される。
［項目４］
前記第２の領域の表面部分における前記結晶の乱れの線密度が２００本/ｍｍ以上である、
項目１に記載の炭化珪素半導体基板。
この構成によれば、半導体エピタキシャル層の形成により、主面において、より確実に正方向に大きいＳＯＲＩ変化量が生じる。よって半導体エピタキシャル層３０において界面転位の発生が更に抑制される。
［項目５］
前記炭化珪素半導体基板は炭化珪素半導体の結晶を含み、前記第２の領域の表面部分における前記結晶の乱れた部分の厚さは、前記第１の領域の表面部分における前記結晶の乱れた部分の厚さよりも大きく、かつ前記第１の領域の表面部分における前記結晶の乱れた部分の厚さおよび前記第２の領域の表面部分における前記結晶の乱れた部分の厚さは、いずれも前記主面の表面部分における前記結晶の乱れた部分の厚さよりも大きい、または前記第２の領域の表面部分における前記結晶の乱れの線密度は、前記第１の領域の表面部分における前記結晶の乱れの線密度よりも大きく、かつ前記第１の領域の表面部分における前記結晶の乱れの線密度および前記第２の領域の表面部分における前記結晶の乱れの線密度は、いずれも前記主面の表面部分における前記結晶の乱れの線密度よりも大きい、項目２に記載の炭化珪素半導体基板。
［項目６］
前記第２の領域の表面部分における前記結晶の乱れた部分の厚さが３９０ｎｍ以上である、項目５に記載の炭化珪素半導体基板。
この構成によれば、半導体エピタキシャル層の形成により、主面において、より確実に正方向に大きいＳＯＲＩ変化量が生じる。よって半導体エピタキシャル層３０において界面転位の発生が更に抑制される。
［項目７］
前記第２の領域の表面部分における前記結晶の乱れの線密度が２００本/ｍｍ以上である、項目５に記載の炭化珪素半導体基板。
この構成によれば、半導体エピタキシャル層の形成により、主面において、より確実に正方向に大きいＳＯＲＩ変化量が生じる。よって半導体エピタキシャル層３０において界面転位の発生が更に抑制される。
［項目８］
主面と、前記主面と反対側に位置する反対面であって、前記反対面の中心を含む第１の領域および前記第１の領域を囲む第２の領域を有する反対面とを備え、炭化珪素半導体の結晶を含む炭化珪素半導体基板を準備する工程と、前記第２の領域を部分的に機械的に加工する工程とを含み、前記第２の領域の表面部分における前記結晶の乱れた部分の厚さは、前記第１の領域の表面部分における前記結晶の乱れた部分の厚さよりも大きく、かつ前記第１の領域の表面部分における前記結晶の乱れた部分の厚さおよび前記第２の領域の表面部分における前記結晶の乱れた部分の厚さは、いずれも前記主面の表面部分における前記結晶の乱れた部分の厚さよりも大きい、または前記第２の領域の表面部分における前記結晶の乱れの線密度は、前記第１の領域の表面部分における前記結晶の乱れの線密度よりも大きく、かつ前記第１の領域の表面部分における前記結晶の乱れの線密度および前記第２の領域の表面部分における前記結晶の乱れの線密度は、いずれも前記主面の表面部分における前記結晶の乱れの線密度よりも大きい、炭化珪素半導体基板の製造方法。
この構成によれば、主面に半導体エピタキシャル層を形成すると、主面が凹の形状に変形し、主面において、正方向に大きいＳＯＲＩ変化量が生じる。よって、主面に形成する半導体エピタキシャル層における界面転位の発生を抑制し得る炭化珪素半導体基板が提供される。
［項目９］
主面と、前記主面と反対側に位置する反対面であって、前記反対面の中心を含む第１の領域および前記第１の領域を囲む第２の領域を有する反対面とを備え、炭化珪素半導体の結晶を含む炭化珪素半導体基板を準備する工程、前記第２の領域を研磨する工程を含み、前記第２の領域における前記炭化珪素半導体基板の厚さは、前記第１の領域における前記炭化珪素半導体基板の厚さよりも小さい、炭化珪素半導体基板の製造方法。
この構成によれば、主面に半導体エピタキシャル層を形成すると、主として反対面の第1の領域が凸の形状に変形し、主面において正方向に大きいＳＯＲＩ変化量が生じる。よって、主面に形成する半導体エピタキシャル層における界面転位の発生を抑制し得る炭化珪素半導体基板が提供される。
［項目１０］
前記第１の領域の表面部分における前記結晶の乱れた部分の少なくとも一部を除去する工程をさらに含む、項目９に記載の炭化珪素半導体基板の製造方法。
［項目１１］
前記炭化珪素半導体基板の前記主面上に半導体エピタキシャル層を形成する工程と、前記炭化珪素半導体基板の前記反対面の前記第１の領域及び前記第２の領域の表面部分における前記結晶の乱れた部分の少なくとも一部を除去する工程とをさらに含む、項目８または９に記載の炭化珪素半導体基板の製造方法。
以下、本開示の炭化珪素半導体基板およびその製造方法の実施形態を詳細に説明する。以下の実施形態は、説明のための一例であって、本開示は以下の実施形態に限られない。
（第１の実施形態）
以下、図面を参照しながら、本開示の第１の実施形態を説明する。図１２Ａおよび図１２Ｂは、本開示の炭化珪素半導体基板１１の底面図および断面図である。炭化珪素半導体基板１１は、主面１２および主面１２と反対側に位置する反対面１３を備える。反対面１３は少なくとも２つの領域を含む。具体的には、反対面１３は、反対面１３の中心を含む第１の領域１４と、第１の領域１４を囲み、第１の領域の外側に配置される第２の領域１５とを有する。
第１の領域１４の反対面１３の内部には第１の変質層１９が位置しており、第２の領域１５の反対面１３の内部には第２の変質層２０が位置している。第２の変質層２０の厚さは第１の変質層１９の厚さよりも大きく、かつ第１の変質層１９の厚さおよび第２の変質層２０の厚さは、いずれも主面１２の変質層１７の厚さよりも大きい。または第２の変質層２０の結晶の乱れの線密度は、第１の変質層１９の結晶の乱れの線密度よりも大きく、かつ第１の変質層１９の結晶の乱れの線密度および第２の変質層２０の結晶の乱れの線密度は、いずれも主面１２の変質層１７の結晶の乱れの線密度よりも大きい。つまり、第２の領域１５の表面部分における結晶の乱れた部分の厚さは、第１の領域１４の表面部分における結晶の乱れた部分の厚さよりも大きく、かつ第１の領域１４の表面部分における結晶の乱れた部分の厚さおよび第２の領域１５の表面部分における結晶の乱れた部分の厚さは、いずれも主面１２の表面部分における結晶の乱れた部分の厚さよりも大きい。または第２の領域１５の表面部分における結晶の乱れの線密度は、第１の領域１４の表面部分における結晶の乱れの線密度よりも大きく、かつ第１の領域１４の表面部分における結晶の乱れの線密度および第２の領域１５の表面部分における結晶の乱れの線密度は、いずれも主面１２の表面部分における結晶の乱れの線密度よりも大きい。第２の変質層２０の厚さは、例えば、３９０ｎｍ以上であり、結晶の乱れの線密度は、１ｍｍあたり２００本以上である。
結晶の乱れた部分の厚さ、つまり変質層の厚さは、炭化珪素半導体基板の断面を、透過電子顕微鏡を用いて観察することにより求めることができる。変質層における結晶の乱れた部分の線密度は、炭化珪素半導体基板の断面を、透過電子顕微鏡を用いて観察し、観察された結晶の乱れの数を、観察した領域の幅で割ることにより求めることができる。
図１３は、図１２Ａおよび図１２Ｂで示した本開示の炭化珪素半導体基板１１に半導体エピタキシャル層３０を形成した場合の形状変化を示す。一般的に、炭化珪素半導体基板の主面に残存している変質層の厚さは小さい。結晶の乱れによる、主面に形成される半導体素子の半導体特性の低下を抑制するためである。これに対し、上述したように、第２の変質層２０の厚さは第１の変質層１９の厚さよりも大きい。または第２の変質層２０の結晶の乱れの線密度は、第１の変質層１９の結晶の乱れの線密度よりも大きい。このため、主面１２と反対面１３との変質層の差によって生じる応力は、第１の領域１４よりも第２の領域１５において大きい。このため、主面１２に半導体エピタキシャル層３０が形成された場合に生じる応力は、第１の領域１４よりも第２の領域１５において大きい。この結果、炭化珪素半導体基板１１は、半導体エピタキシャル層３０が形成されることによって、図１３に示すように主面１２が凹の形状に変形する。この形状変化は、図６および図７を参照して説明したように、主面１２において、正方向に大きいＳＯＲＩ変化量を与える。したがって、主面１２に形成される半導体エピタキシャル層３０において、界面転位の発生が抑制される。
半導体エピタキシャル層３０が形成された炭化珪素半導体基板１１のＳＯＲＩ量を低減したい場合には、半導体エピタキシャル層３０を形成した後、反対面１３に位置する第１の変質層１９および第２の変質層２０の少なくとも一部をＣＭＰ等の研磨方法を用いて除去してもよい。これにより、第１の変質層１９および第２の変質層２０により生じる応力を小さくすることができるため、ＳＯＲＩ量を低減できる。よって、半導体エピタキシャル層３０の表面の平坦度を高めることができる。半導体エピタキシャル層３０の界面転位は、半導体エピタキシャル層３０の形成時に発生するため、半導体エピタキシャル層３０の形成後にＳＯＲＩ量を低減させても、新たに半導体エピタキシャル層３０の界面転位が生成することはない。
（第２の実施形態）
以下、図面を参照しながら本開示の第２の実施形態を説明する。図１４Ａおよび図１４Ｂは、本開示の炭化珪素半導体基板の底面図および断面図である。炭化珪素半導体基板１１は、主面１２および主面１２と反対側に位置する反対面１３を備える。反対面１３は少なくとも２つの領域を含む。具体的には、反対面１３は、反対面１３の中心を含む第１の領域１４と、第１の領域１４を囲み、第１の領域の外側に配置される第２の領域１５とを有する。本実施形態における第２の領域１５は、凹部に相当する。
第１の領域１４における炭化珪素半導体基板１１の厚さは、第２の領域１５における炭化珪素半導体基板１１の厚さより大きい。主面１２は素子を形成するために平坦であることが望ましいため、第１の領域１４および第２の領域１５における炭化珪素半導体基板１１の厚さを実現するため、反対面１３は、第１の領域１４と第２の領域１５との境界に段差を有する。この段差は、反対面１３を形成する際の研削または研磨の加工量を第１の領域１４と第２の領域１５とで異ならせることによって形成できる。第１の領域１４の反対面１３の内部には第１の変質層１９が形成され、第２の領域の反対面１３の内部には第２の変質層２０が形成されている。
第２の変質層２０の厚さは第１の変質層１９の厚さよりも大きく、かつ第１の変質層１９の厚さおよび第２の変質層２０の厚さは、いずれも主面１２の変質層１７の厚さよりも大きい。または第２の変質層２０の結晶の乱れの線密度は、第１の変質層１９の結晶の乱れの線密度よりも大きく、かつ第１の変質層１９の結晶の乱れの線密度および第２の変質層２０の結晶の乱れの線密度は、いずれも主面１２の変質層１７の結晶の乱れの線密度よりも大きい。つまり、第２の領域１５の表面部分における結晶の乱れた部分の厚さは、第１の領域１４の表面部分における結晶の乱れた部分の厚さよりも大きく、かつ第１の領域１４の表面部分における結晶の乱れた部分の厚さおよび第２の領域１５の表面部分における結晶の乱れた部分の厚さは、いずれも主面１２の表面部分における結晶の乱れた部分の厚さよりも大きい。または第２の領域１５の表面部分における結晶の乱れの線密度は、第１の領域１４の表面部分における結晶の乱れの線密度よりも大きく、かつ第１の領域１４の表面部分における結晶の乱れの線密度および第２の領域１５の表面部分における結晶の乱れの線密度は、いずれも主面１２の表面部分における結晶の乱れの線密度よりも大きい。第２の変質層２０の厚さは、例えば、３９０ｎｍ以上であり、結晶の乱れの線密度は、１ｍｍあたり２００本以上である。
図１５は、図１４Ａおよび図１４Ｂで示した本開示の炭化珪素半導体基板１１に半導体エピタキシャル層を形成した場合の形状変化を示す。炭化珪素半導体基板１１の厚さは、第２の領域１５よりも、第１の領域１４において大きい。このため、炭化珪素半導体基板１１の厚さ方向の中点から、主面１２および反対面１３において働く応力までの距離も第１の領域１４において長くなる。よって、同じ応力が働く場合における力のモーメントも第１の領域１４においてより大きくなる。したがって、半導体エピタキシャル層３０が形成されることによって、図１５に示すように炭化珪素半導体基板１１は、主として第１の領域１４が凸の形状に変形する。言い換えると、主面１２が凹の形状に変形する。この形状変化は、図６および図７を参照して説明したように、主面１２において、正方向に大きいＳＯＲＩ変化量を与える。したがって、主面１２に形成される半導体エピタキシャル層３０において、界面転位の発生が抑制される。
また、上述したように、第２の変質層２０の厚さは第１の変質層１９の厚さよりも大きく、かつ第１の変質層１９の厚さおよび第２の変質層２０の厚さは、いずれも主面１２の変質層１７の厚さよりも大きい。または、第２の変質層２０の結晶の乱れの線密度は、第１の変質層１９の結晶の乱れの線密度よりも大きく、かつ第１の変質層１９の結晶の乱れの線密度および第２の変質層２０の結晶の乱れの線密度は、いずれも主面１２の変質層１７の結晶の乱れの線密度よりも大きい。このため、主面１２と反対面１３との変質層の差によって生じる応力は、第１の領域１４よりも第２の領域１５において大きい。このため、主面１２に半導体エピタキシャル層３０が形成された場合に生じる応力は、第１の領域１４よりも第２の領域１５において大きい。この結果、炭化珪素半導体基板１１は、半導体エピタキシャル層３０が形成されることによって、反対面１３がさらに凸の形状に変形する。したがって、主面１２に形成される半導体エピタキシャル層３０において、界面転位の発生がさらに抑制される。
第１の実施形態と同様、半導体エピタキシャル層３０が形成された炭化珪素半導体基板１１のＳＯＲＩ量を低減したい場合には、半導体エピタキシャル層３０を形成した後、反対面１３に位置する第１の変質層１９および第２の変質層２０の少なくとも一部をＣＭＰ等の研磨方法を用いて除去してもよい。
本実施形態では、炭化珪素半導体基板１１は、第１の領域１４と第２の領域１５との間に段差を有しているが、段差の代わりに、反対面１３の高さが徐々に変化するテーパー面によって第１の領域１４と第２の領域１５とを接続してもよい。
（製造方法）
図１２Ｂ、図１４Ｂおよび図１６を用いて、本開示の炭化珪素半導体基板の製造方法を説明する。炭化珪素半導体基板１１をブールから切り出し、主面１２と反対面１３とを研削および研磨する工程は通常の炭化珪素半導体基板の製造工程と同じである。この時、反対面１３の変質層を主面１２の変質層よりも厚くするため、主面よりも粗い研磨剤もしくは硬い研磨布を用いて反対面１３の研磨を行う。
第１の実施形態の炭化珪素半導体基板１１を製造する場合、図１６に示すように、反対面１３が上に面するように炭化珪素半導体基板１１を定盤１００に配置する。研磨治具１１０が、反対面１３の第２の領域１５のみに接するように、炭化珪素半導体基板１１の反対面１３に研磨治具１１０を押し付ける。研磨治具１１０の炭化珪素半導体基板１１と接する面には研磨布（図示せず）が配置されている。
定盤１００を回転させることにより、炭化珪素半導体基板１１を回転させ、スラリー（図示せず）を流しながら研磨治具１１０を回転させる。研磨布の硬さ、スラリーの粗さ、および研磨治具１１０を炭化珪素半導体基板１１に押し付ける圧力等を変化させることにより、炭化珪素半導体基板１１の第２の領域１５に第１の領域１４と異なる加工を行う。
第１の実施形態の炭化珪素半導体基板１１を製造するには、第１の領域１４よりも第２の領域１５の変質層を厚くすればよい。このために、粗いスラリーで研磨する、硬い研磨布を使用する、研磨治具１１０の押し付け圧力を大きくする、等のいずれかの条件、もしくは２以上の条件の組み合わせにより、第２の領域１５を加工する。これにより、第２の領域１５の反対面１３の表面粗さが大きくなるので、第１の領域１４よりも第２の領域１５の変質層の厚さを大きくし、かつ第２の領域１５における結晶の乱れの線密度を増大させることができる。
第２の実施形態の炭化珪素半導体基板１１を製造するには、炭化珪素半導体基板１１の厚さを、第１の領域１４において厚くする。このために、第１の実施形態の炭化珪素半導体基板１１を製造する場合と比べて、より粗いスラリーを使用する、より硬い研磨布を使用する、研磨治具１１０の押し付け圧力をより大きくする、等のいずれかの条件、もしくは２以上の条件の組み合わせにより、炭化珪素半導体基板１１の第２の領域１５を研磨する。例えばスラリーとしてダイヤモンド粉末等を使用することにより、容易に、第２の領域１５における炭化珪素半導体基板１１の厚さを小さくすることができる。その後、第１の領域１４の変質層を薄くするために、細かいスラリーを使用する、軟らかい研磨布を使用する、研磨治具１１０の押し付け圧力を小さくする、等のいずれかの条件、もしくは２以上の条件の組み合わせにより第１の領域１４の変質層の少なくとも一部を除去する。例えばスラリーとして酸化ケイ素粉末を使用することができる。これにより、第１の領域１４における炭化珪素半導体基板１１の厚さが第２の領域１５よりも大きく、かつ、第１の領域１４よりも第２の領域１５における変質層の厚さが大きい、または、第１の領域１４よりも第２の領域１５における変質層の結晶の乱れの線密度を大きくすることができる。
炭化珪素半導体基板１１を製造した後、図１３または図１５に示すように、半導体エピタキシャル層３０を炭化珪素半導体基板１１の主面１２上に形成することができる。炭化珪素半導体基板１１の上述した構造により、この半導体エピタキシャル層３０における界面転位の発生が抑制される。
さらに、半導体エピタキシャル層３０が形成された炭化珪素半導体基板１１のＳＯＲＩ量を低減したい場合には、半導体エピタキシャル層３０を形成した後、反対面１３に位置する第１の変質層１９および第２の変質層２０の少なくとも一部をＣＭＰ等の研磨方法を用いて除去してもよい。これにより、半導体エピタキシャル層３０の表面の平坦度を高めることができる。
なお、本実施形態の炭化珪素半導体基板の製造方法において、研磨布、スラリーおよび押し付け圧力等の条件は広い範囲で選択可能である。また、第１および第２の実施形態では、反対面は第１の領域および第２の領域を有していたが、変質層の厚さまたは結晶の乱れの線密度が異なる３つ以上の領域を有していてもよい。さらに、第１の領域は円形を有しているが、円形である必要は無く、例えば楕円形であってもよい。第１の領域は反対面の中心を含んでいればいずれかの方向に偏っていてもよい。
上記実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記の説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本開示は、炭化珪素半導体基板およびその製造方法に好適に用いられ得る。
２ 成長室
３ 固定サセプタ
４ 誘導コイル
５ 回転サセプタ
６ ウェハ
７ ポケット
１１ 炭化珪素半導体基板
１２ 主面
１３ 反対面
１４ 第１の領域
１５ 第２の領域
１６ 変質層
１７ 主面の変質層
１８ 反対面の変質層
１９ 第１の変質層
２０ 第２の変質層
３０ 半導体エピタキシャル層
１００ 定盤
１１０ 研磨治具

Claims (11)

  1. 主面と、
    前記主面と反対側に位置する反対面とを備え、
    炭化珪素半導体の結晶を含み、
    前記反対面は、前記反対面の中心を含む第１の領域と、前記第１の領域を囲む第２の領域とを有し、
    前記第２の領域の表面部分における前記結晶の乱れた部分の厚さは、前記第１の領域の表面部分における前記結晶の乱れた部分の厚さよりも大きく、かつ前記第１の領域の表面部分における前記結晶の乱れた部分の厚さおよび前記第２の領域の表面部分における前記結晶の乱れた部分の厚さは、いずれも前記主面の表面部分における前記結晶の乱れた部分の厚さよりも大きい、または
    前記第２の領域の表面部分における前記結晶の乱れの線密度は、前記第１の領域の表面部分における前記結晶の乱れの線密度よりも大きく、かつ前記第１の領域の表面部分における前記結晶の乱れの線密度および前記第２の領域の表面部分における前記結晶の乱れの線密度は、いずれも前記主面の表面部分における前記結晶の乱れの線密度よりも大きい炭化珪素半導体基板。
  2. 主面と、
    前記主面と反対側に位置する反対面とを備える炭化珪素半導体基板であって、
    前記反対面は、前記反対面の中心を含む第１の領域と、前記第１の領域を囲む凹部により定義される第２の領域とを有し、
    前記第２の領域における前記炭化珪素半導体基板の厚さは、前記第１の領域における前記炭化珪素半導体基板の厚さよりも小さい炭化珪素半導体基板。
  3. 前記第２の領域の表面部分における前記結晶の乱れた部分の厚さが３９０ｎｍ以上である、請求項１に記載の炭化珪素半導体基板。
  4. 前記第２の領域の表面部分における前記結晶の乱れの線密度が２００本/ｍｍ以上である、請求項１に記載の炭化珪素半導体基板。
  5. 前記炭化珪素半導体基板は炭化珪素半導体の結晶を含み、
    前記第２の領域の表面部分における前記結晶の乱れた部分の厚さは、前記第１の領域の表面部分における前記結晶の乱れた部分の厚さよりも大きく、かつ前記第１の領域の表面部分における前記結晶の乱れた部分の厚さおよび前記第２の領域の表面部分における前記結晶の乱れた部分の厚さは、いずれも前記主面の表面部分における前記結晶の乱れた部分の厚さよりも大きい、または
    前記第２の領域の表面部分における前記結晶の乱れの線密度は、前記第１の領域の表面部分における前記結晶の乱れの線密度よりも大きく、かつ前記第１の領域の表面部分における前記結晶の乱れの線密度および前記第２の領域の表面部分における前記結晶の乱れの線密度は、いずれも前記主面の表面部分における前記結晶の乱れの線密度よりも大きい、請求項２に記載の炭化珪素半導体基板。
  6. 前記第２の領域の表面部分における前記結晶の乱れた部分の厚さが３９０ｎｍ以上である、請求項５に記載の炭化珪素半導体基板。
  7. 前記第２の領域の表面部分における前記結晶の乱れの線密度が２００本/ｍｍ以上である、請求項５に記載の炭化珪素半導体基板。
  8. 主面と、前記主面と反対側に位置する反対面であって、前記反対面の中心を含む第１の領域および前記第１の領域を囲む第２の領域を有する反対面とを備え、炭化珪素半導体の結晶を含む炭化珪素半導体基板を準備する工程と、
    前記第２の領域を部分的に機械的に加工する工程とを含み、
    前記第２の領域の表面部分における前記結晶の乱れた部分の厚さは、前記第１の領域の表面部分における前記結晶の乱れた部分の厚さよりも大きく、かつ前記第１の領域の表面部分における前記結晶の乱れた部分の厚さおよび前記第２の領域の表面部分における前記結晶の乱れた部分の厚さは、いずれも前記主面の表面部分における前記結晶の乱れた部分の厚さよりも大きい、または
    前記第２の領域の表面部分における前記結晶の乱れの線密度は、前記第１の領域の表面部分における前記結晶の乱れの線密度よりも大きく、かつ前記第１の領域の表面部分における前記結晶の乱れの線密度および前記第２の領域の表面部分における前記結晶の乱れの線密度は、いずれも前記主面の表面部分における前記結晶の乱れの線密度よりも大きい、炭化珪素半導体基板の製造方法。
  9. 主面と、前記主面と反対側に位置する反対面であって、前記反対面の中心を含む第１の領域および前記第１の領域を囲む第２の領域を有する反対面とを備え、炭化珪素半導体の結晶を含む炭化珪素半導体基板を準備する工程と、
    前記第２の領域を研磨する工程を含み、
    前記第２の領域における前記炭化珪素半導体基板の厚さは、前記第１の領域における前記炭化珪素半導体基板の厚さよりも小さい、炭化珪素半導体基板の製造方法。
  10. 前記第１の領域の表面部分における前記結晶の乱れた部分の少なくとも一部を除去する工程をさらに含む、請求項９に記載の炭化珪素半導体基板の製造方法。
  11. 前記炭化珪素半導体基板の前記主面上に半導体エピタキシャル層を形成する工程と、
    前記炭化珪素半導体基板の前記反対面の前記第１の領域及び前記第２の領域の表面部分における前記結晶の乱れた部分の少なくとも一部を除去する工程とをさらに含む、請求項８または９に記載の炭化珪素半導体基板の製造方法。
JP2016077534A 2015-04-10 2016-04-07 炭化珪素半導体基板の製造方法 Expired - Fee Related JP6645896B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015080990 2015-04-10
JP2015080990 2015-04-10

Publications (2)

Publication Number Publication Date
JP2016199462A true JP2016199462A (ja) 2016-12-01
JP6645896B2 JP6645896B2 (ja) 2020-02-14

Family

ID=57112832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016077534A Expired - Fee Related JP6645896B2 (ja) 2015-04-10 2016-04-07 炭化珪素半導体基板の製造方法

Country Status (2)

Country Link
US (1) US10283595B2 (ja)
JP (1) JP6645896B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019111507A1 (ja) * 2017-12-08 2019-06-13 住友電気工業株式会社 炭化珪素基板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106537568B (zh) * 2014-07-30 2019-07-12 三菱电机株式会社 半导体装置的制造方法及半导体装置
JP2019112261A (ja) * 2017-12-22 2019-07-11 昭和電工株式会社 ＳｉＣ単結晶の加工方法及びＳｉＣインゴットの製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3905162A (en) * 1974-07-23 1975-09-16 Silicon Material Inc Method of preparing high yield semiconductor wafer
DE3148957A1 (de) * 1981-12-10 1983-06-23 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen "verfahren zur rueckseitengetternden oberflaechenbehandlung von halbleiterscheiben"
JPS6132423A (ja) 1984-07-25 1986-02-15 Sumitomo Electric Ind Ltd 周辺部に段差を有する半導体基板およびその製法
JPS6165439A (ja) 1984-09-06 1986-04-04 Sumitomo Electric Ind Ltd 段付きウエハの製造方法
JP3795145B2 (ja) 1996-09-04 2006-07-12 松下電器産業株式会社 炭化珪素の成長法
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
JP2003069045A (ja) * 2001-08-22 2003-03-07 Mitsubishi Electric Corp 半導体装置
US20040134418A1 (en) * 2002-11-08 2004-07-15 Taisuke Hirooka SiC substrate and method of manufacturing the same
JP4410531B2 (ja) 2003-10-22 2010-02-03 トヨタ自動車株式会社 炭化珪素半導体基板及びその製造方法
EP1933386B1 (en) 2005-09-14 2012-11-07 Central Research Institute of Electric Power Industry Process for producing silicon carbide semiconductor device
KR100941305B1 (ko) 2006-12-18 2010-02-11 주식회사 실트론 질화물 반도체 기판 및 그 제조 방법
JP5458509B2 (ja) 2008-06-04 2014-04-02 日立金属株式会社 炭化珪素半導体基板
JP2010040607A (ja) 2008-07-31 2010-02-18 Sumco Corp エピタキシャル成長用サセプタおよびエピタキシャルウェーハの製造方法
JP5071427B2 (ja) * 2009-04-13 2012-11-14 日立電線株式会社 窒化物半導体基板
US8044408B2 (en) * 2009-05-20 2011-10-25 Nippon Steel Corporation SiC single-crystal substrate and method of producing SiC single-crystal substrate
CN102473594A (zh) * 2009-10-30 2012-05-23 住友电气工业株式会社 制造碳化硅衬底的方法和碳化硅衬底
US8340801B2 (en) * 2009-12-29 2012-12-25 Memc Electronic Materials, Inc. Systems for generating representations of flatness defects on wafers
US8165706B2 (en) * 2009-12-29 2012-04-24 Memc Electronic Materials, Inc. Methods for generating representations of flatness defects on wafers
WO2011142074A1 (ja) * 2010-05-10 2011-11-17 三菱電機株式会社 炭化珪素エピタキシャルウエハ及びその製造方法、エピタキシャル成長用炭化珪素バルク基板及びその製造方法並びに熱処理装置
JP5276068B2 (ja) * 2010-08-26 2013-08-28 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法
GB2497245B (en) * 2010-09-27 2015-04-01 Abb Technology Ag Bipolar non-punch-through power semiconductor device
JP2012151400A (ja) 2011-01-21 2012-08-09 Mitsubishi Electric Corp ＳｉＣ半導体装置、ＳｉＣ半導体装置の製造方法
JP6025306B2 (ja) * 2011-05-16 2016-11-16 株式会社豊田中央研究所 ＳｉＣ単結晶、ＳｉＣウェハ及び半導体デバイス
JP2012250897A (ja) * 2011-06-07 2012-12-20 Sumitomo Electric Ind Ltd 単結晶炭化珪素基板およびその製造方法
CN105755534B (zh) 2011-08-05 2019-01-08 住友电气工业株式会社 衬底、半导体器件及其制造方法
JP5696630B2 (ja) * 2011-09-21 2015-04-08 住友電気工業株式会社 炭化珪素基板およびその製造方法
US20140054609A1 (en) * 2012-08-26 2014-02-27 Cree, Inc. Large high-quality epitaxial wafers
US9018639B2 (en) * 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
JP2014143247A (ja) 2013-01-22 2014-08-07 Toshiba Corp 研磨装置
JP6106535B2 (ja) * 2013-06-24 2017-04-05 昭和電工株式会社 ＳｉＣ基板の製造方法
JP6136731B2 (ja) * 2013-08-06 2017-05-31 住友電気工業株式会社 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP6233058B2 (ja) * 2013-09-25 2017-11-22 住友電気工業株式会社 炭化珪素半導体基板の製造方法
US20150170928A1 (en) * 2013-12-16 2015-06-18 Sumitomo Electric Industries, Ltd. Silicon carbide substrate and fabrication method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019111507A1 (ja) * 2017-12-08 2019-06-13 住友電気工業株式会社 炭化珪素基板
US11342418B2 (en) 2017-12-08 2022-05-24 Sumitomo Electric Industries, Ltd. Silicon carbide substrate

Also Published As

Publication number Publication date
US20160300910A1 (en) 2016-10-13
JP6645896B2 (ja) 2020-02-14
US10283595B2 (en) 2019-05-07

Similar Documents

Publication Publication Date Title
JP4786223B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP5273741B2 (ja) エピタキシャルＳｉＣ単結晶基板及びエピタキシャルＳｉＣ単結晶基板の製造方法
JP5604629B2 (ja) 半導体バッファ構造体内の歪み層
US11114295B2 (en) Epitaxial silicon carbide single crystal wafer and process for producing the same
JPWO2010119792A1 (ja) 基板、薄膜付き基板、半導体装置、および半導体装置の製造方法
JP2015189633A (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
TWI725910B (zh) 晶圓、磊晶晶圓以及其製造方法
JP2015032789A (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP6645896B2 (ja) 炭化珪素半導体基板の製造方法
JP2008205296A (ja) 炭化珪素半導体素子及びその製造方法
JPWO2016140051A1 (ja) ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法
JP2016183087A (ja) 炭化珪素エピタキシャル基板の製造方法
US10964785B2 (en) SiC epitaxial wafer and manufacturing method of the same
JP7426642B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
JP5545310B2 (ja) 炭化珪素エピタキシャルウエハの製造方法、および、炭化珪素エピタキシャルウエハ、ならびに、炭化珪素半導体装置
JP7125252B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP2016052991A (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
JP2012174935A (ja) エピタキシャルウェーハの製造方法
US8729676B2 (en) Silicon epitaxial wafer and method for manufacturing the same
JP2018039731A (ja) 炭化珪素単結晶基板および炭化珪素エピタキシャル基板
US20220310795A1 (en) Silicon carbide epitaxial substrate and method for manufacturing same
JP7338759B2 (ja) ４Ｈ－ＳｉＣ単結晶基板
CN113964023B (zh) 半导体器件的制备方法
TWI776220B (zh) 磊晶晶圓、晶圓及其製造方法
JP2022151601A (ja) 炭化ケイ素エピタキシャル基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200109

R151 Written notification of patent or utility model registration

Ref document number: 6645896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees