KR20060096927A - 집적 회로 패키지 - Google Patents

집적 회로 패키지 Download PDF

Info

Publication number
KR20060096927A
KR20060096927A KR1020060021401A KR20060021401A KR20060096927A KR 20060096927 A KR20060096927 A KR 20060096927A KR 1020060021401 A KR1020060021401 A KR 1020060021401A KR 20060021401 A KR20060021401 A KR 20060021401A KR 20060096927 A KR20060096927 A KR 20060096927A
Authority
KR
South Korea
Prior art keywords
integrated circuit
paddle
lead fingers
chip
circuit package
Prior art date
Application number
KR1020060021401A
Other languages
English (en)
Other versions
KR101184201B1 (ko
Inventor
마이클 에프. 디베라디노
로렌스 웨인 골릭
징글링 주
Original Assignee
에이저 시스템즈 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이저 시스템즈 인크 filed Critical 에이저 시스템즈 인크
Publication of KR20060096927A publication Critical patent/KR20060096927A/ko
Application granted granted Critical
Publication of KR101184201B1 publication Critical patent/KR101184201B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21H—MAKING PARTICULAR METAL OBJECTS BY ROLLING, e.g. SCREWS, WHEELS, RINGS, BARRELS, BALLS
    • B21H3/00—Making helical bodies or bodies having parts of helical shape
    • B21H3/02—Making helical bodies or bodies having parts of helical shape external screw-threads ; Making dies for thread rolling
    • B21H3/06—Making by means of profiled members other than rolls, e.g. reciprocating flat dies or jaws, moved longitudinally or curvilinearly with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은, 많은 핀 수(pin counts)를 가진 고성능 디지털 IC 장치들을 얻을 수 있도록 하며 와이어 본드(wire bond) 기술을 사용하여 패키징되는 리드프레임을 기술한다. 본 발명에 따르면, 패들(paddle)의 구성은 리드프레임 디자인에 새로운 크기(dimension)를 부가하도록 수정된다. 바람직한 실시예에서, 선택된 와이어 본드들의 길이가 감소되도록 하나 이상의 슬롯들이 패들에 형성된다. 이는 기생 커패시턴스들(parasitic capacitances)에 대한 이러한 선택된 리드들의 자화율(susceptibility)을 감소시킨다. 선택된 리드들은 전형적으로 초고속 신호들을 반송하는 리드들이다.
와이어 본드, 리드프레임, 집적 회로, 리드 핑거, 패들

Description

집적 회로 패키지{Integrated circuit package}
도 1는 종래의 TQFP IC 패키지의 단면도.
도 2는 도 1의 장치에 대한 전형적인 리드프레임 디자인의 개략적 평면도.
도 3은 IC 칩의 다이 본딩 및 와이어 본딩 후 도 2의 리드프레임을 도시한 평면도.
도 4는 본 발명의 일 실시예를 예시한 수정된 패들의 기하학적 형태를 가진 리드프레임의 개략적 평면도.
도 5는 IC 칩의 다이 본딩 및 와이어 본딩 후 도 4의 리드프레임을 도시한 평면도.
도 6은 도 5의 슬롯 부분에 대한 상세도.
도 7-9는 슬롯으로 연장되는 선택된 리드들의 구성에 대한 다른 실시예들을 도시한 도면.
* 도면부호에 대한 간단한 설명*
11: 반도체 칩 12: 패들
14: 리드 핑거 21: 슬롯
기술 분야
본 발명은 일반적으로 집적 회로(IC) 패키징(packaging)에 관한 것이며, 보다 상세하게는, 오버몰딩된 와이어-본딩된 IC 패키지들(overmolded wire-bonded IC packagies)에 대한 리드프레임들(leadframes)의 디자인에 관한 것이다.
종래 기술
집적 회로 패키지들에 대한 와이어-본딩 기술은 IC 제조시 주요 기술로 유지되고 있다. 정밀 피치(fine pitch)를 가진 많은 핀 수의 장치들(pin count device)에서는, 플립-칩 땝납 범프 기술(flip-chip solder bump technology)과 매칭되기에 곤란한 정밀 요소가 있다. 전형적인 많은 핀 수의 패키지들, 예컨대 TQFP(Thin Quad Flat Pack) 패키지들은, IC 칩이 4개의 변들로부터 연장하는 리드들과 함께 본딩되는 정사각형 또는 직사각형 패들(paddle)을 가진다. 리드들은 IC 칩에서 매우 정밀한 리드 피치(lead pitch)를 와이어 본드 사이트들에서 넓은 피치와 상호접속 사이트들, 즉 리드 단부들에서 훨씬 넓은 피치로 전이되도록 부채꼴로 전개된다. 최신 기술의 고속 디지털 장치들은 와이어 본드들 및 와이어 본드들이 부착되는 리드프레임 핑거들(fingers)의 길이 및 구성은 최적 성능을 위하여 제어될 필요가 있는 회로 요소를 포함한다. 다양한 리드프레임 디자인들은 종래기술의 문제점들을 개선하기 위하여 개발되었으나 개선점들은 계속해서 연구되고 있다.
본 발명의 목적은, 많은 핀 수를 가진 고성능 디지털 IC 장치들을 얻을 수 있도록 하며 와이어-본드 기술을 사용하여 패키징되는 새로운 리드프레임 및 IC 패키지를 제공하는데 있다. 본 발명에 따르면, 패들의 구성은 리드프레임 디자인에 새로운 크기를 추가하도록 수정된다. 바람직한 실시예에서, 선택된 와이어 본드들의 길이가 감소되도록 하나 이상의 슬롯들이 패들에 형성된다. 이는 기생 레지스턴스/인덕턴스에 대한 이러한 선택된 리드들에 대한 와이어 본드의 자화율을 최소화한다. 선택된 리드들은 전형적으로 초고속 디지털 신호들을 반송하는 리드들이다.
본 발명은 프로토타입으로서 노출된 패들의 얇은 평면 팩 IC 패키지(eTQFP)를 사용하여 기술될 것이다. 그러나, 본 발명이 이에 제한되지 않는다는 것이 이해되어야 한다. 또한, 본 발명은 다양한 와이어 본딩된 IC 장치들에 적용할 수 있다. 전형적으로, 이들은 여기에서 예시적으로 기술되는 바와 같이 오버몰딩된 플라스틱 패키지들이거나 또는 플라스틱 공동 패키지들이거나 또는 임의의 다른 형태의 많은 핀 수의 패키징일 것이다. 또한, 패들 구성이 장치의 전기적 성능의 다른 특징에 영향을 미치도록 수정되는 IC 또는 전기적 소자 패키지들은 본 발명의 범위 내에서 고려된다. 패키지는 하이브리드 IC들 또는 집적 수동장치(Integrated Passive Device; IPD) 칩들을 포함할 수 있다. 또한, 패키지는 디지털 칩들로 패키징된 MEMS 장치들과 같은 광학 서브어셈블리들을 포함할 수 있다.
도 1에서는 반도체 칩(11)은 리드프레임에 결합되는 것으로 도시된다. 리드프레임은, 패들에 칩을 결합하는 매체로서 땝납 또는 도전성 접착제(13)를 가진 패 들(12)을 포함한다. 이러한 패키지 디자인에 있어서, 패들은 접지 I.O 접속이 노출된 패들에 직접 형성되도록 패키지의 하부에서 노출된다. 패들은 또한 패키지의 측면으로부터 연장하는 리드 핑거(14)를 포함한다. 반도체 장치 패키지의 형성은 IC 칩 및 리드들(14)상의 본드 패드들(16) 사이에 결합된 와이어 본드들(15)을 특징으로 한다. 도 1은 또한 통상의 플라스틱 밀봉제(17)를 도시한다.
도 2는 패들(12)로부터 연장하는 리드 핑거들(14)의 구성을 개략적으로 도시하는 도 1의 리드프레임의 평면도이다. 이러한 디자인에 있어서의 리드들은 앞서 기술된 이유로 인하여 부채꼴 형태를 가진다. 부채꼴 형상의 어레이는 대략적으로 동일한 와이어 본드들의 길이들을 제공한다. 패들(12)은 도시된 4개의 에지들을 가진 4변형 형상(quadrilateral shape)을 가진다. 일반적인 경우에, 패들은 길이 L, 폭 W 및 4개의 에지들을 가진 4변형 형상을 가진다. 도 2에서, 복수의 핑거들은 4개의 에지들에 따라 패들로부터 연장한다. 다른 디자인들이 가능하나, 리드 핑거들은 통상적으로 적어도 두개의 에지들로부터 될 것이다.
도 3은 패들(12)에 결합된 IC 칩 다이를 가진 도 2의 리드프레임을 도시한다. 이러한 디자인에 있어서 IC 칩은 정사각형 형상을 가지나, 일반적인 경우에 IC 칩은 길이 L' 및 폭 W'을 가진 4변형 형상을 가지며, 여기서 L'은 L(패들의) 보다 작으며 W'는 W보다 작으며, IC 칩은 패들의 에지를 따라 노출된 영역들을 제외하고 패들을 커버한다(여기서, 노출된 영역은 각각 L 및 W보다 작은 L' 및 W'의 결과이다. 도 3은 IC 칩 및 리드들(14)간의 와이어 본드들(15)을 도시한다. 앞서 기술된 리드 핑거들의 부채꼴 형상 및 리드 핑거들의 어레이에 대한 곡선형 구성으 로 인하여, 어레이에서 모든 와이어 본드들의 길이는 대략적으로 동일하다.
도 4는 본 발명의 일 실시예를 도시한다. 패들(12)은 하나 이상의 슬롯들(12)을 가진다. 도 4는 패들(12)의 각각의 측면상에 각각 대칭적으로 배치된 4개의 슬롯들(21)을 도시한다. 그러나, 임의의 수의 슬롯들이 존재할 수 있으며 이들 슬롯들은 패들의 에지상의 임의의 위치에 배치될 수 있다. 중심 위치는 슬롯의 기하학적 형태가 본질적으로 연장된 리드 핑거들의 형상과 매칭되기 때문에 바람직하다. 슬롯들은 실질적으로 L보다 작은, 즉 보통 0.25L보다 작은 패들의 길이 L(또는 폭)을 따라 측정된 폭 SL을 전형적으로 가진다. 슬롯 SW의 폭은 바람직하게 차이 W-W', 예컨대 적어도 50% 및 바람직하게 W-W'의 75%만큼 허용된 대부분의 공간을 점유한다.
슬롯들(21)은 도 4에 도시된 슬롯들로 연장되는 두개 이상의 리드 핑거들(22)의 선택된 그룹을 수용한다. 이는 IC 칩으로부터 리드 핑거들의 선택된 그룹으로의 와이어 본드들이 실질적으로 감소된 길이를 가지도록 한다.
도 5 및 도 6은 이를 더 상세히 예시한다. 도 5는 IC 칩(11)이 부착된 도 4의 리드프레임과 IC 칩 및 리드 핑거들(14)사이에 결합된 와이어 본드들(15)을 도시한다. 리드 핑거들(22)의 선택된 그룹은 도시된 바와같이 슬롯(21)으로 연장된다. 와이어 본드들(15')은 종래의 리드 핑거들, 즉 슬롯으로 연장되지 않는 핑거들까지 와이어 본드들(15)보다 짧은 길이를 가진다. 바람직한 실시예에서, 와이어 본드들(15')의 길이는 와이어 본드들(15)의 길이의 1/2보다 짧다. 임의의 경우에, 직사각형 슬롯들을 사용하는 것보다 오히려, 리드 핑거들이 슬롯내에서 연장하는 영역에서 연장되는 리드 핑거들의 어레이에 대한 형상과 매칭되는 하나 이상의 슬롯들의 측벽들쪽으로 경사지는 것이 편리할 수 있다.
앞의 설명 및 도 4-6를 참조하면, 리드 핑거들(22)의 선택된 그룹이 패키지내의 전체 수의 리드 핑거들보다 적은 것이 명백하다. 도 4에 도시된 바와같이, 본 발명에 따라 28 또는 17.5% 연장되는 패키지에 전체 160 리드 핑거들이 존재한다. 명백하게, 상기 비율은 크거나 작을 수 있다. 전형적으로, 상기 비율은 약 3-30%의 범위내에 있을 것이다.
도 5 및 도 6을 참조하면, 만일 핑거들의 외부 단부들에서 모든 핑거들의 피치, 즉 팬 어레이의 외부 에지가 대략적으로 동일하면, 슬롯(핑거들의 내부 단부)으로 연장되는 리드 핑거들의 부분은 연장되지 않는 리드 핑거들의 내부 단부에서 피치보다 작은 피치를 가질 것이라는 것은 당업자게 인식할 것이다. 이는, 모든 리드 핑거들이 수렴하고 슬롯으로 연장되는 리드 핑거들이 길기 때문이다. 따라서, 짧은 리드 핑거들의 피치와 다른 피치에 연장되는 리드 핑거들의 공간을 조절하는 것이 유리하다. 이러한 실시예는 연장된 리드 핑거들(72), 즉 슬롯으로 연장되는 리드 핑거들이 짧은 리드 핑거들(14)의 외부 단부에서의 피치보다 긴 외부 단부에서의 피치를 가진 도 7에 예시된다. 이는 연장된 리드 핑거들(72)이 짧은 핑거들(14)의 내부 단부에서의 피치와 개략적으로 동일한 슬롯으로 연장되기 때문에 연장된 리드 핑거들의 피치를 유발한다. 모든 리드 핑거들의 내부 단부에서의 피치가 최소 디자인 규칙을 충족하는 수단이 필요할 수 있다.
다른 대안 디자인이 도 8에 도시된다. 여기서, 연장된 리드 핑거들(82)의 일부는 어레이에서 다른 리드 핑거들(14)의 내부 단부들의 피치와 매칭되는 피치로 리드 핑거들의 내부 단부들의 피치를 유지하는 방향으로 구부러진다.
선택된 리드 핑거들의 길이를 연장함으로써 핑거들의 임피던스가 변화할 것이라는 것은 당업자에게 명백할 것이다. 이를 조절하기 위하여 , 본 발명에 따르면, 리드 핑거들의 형상이 수정된다. 이러한 예는 연장된 리드 핑거들(92)이 연장된 리드 핑거들의 임피던스를 조절하기 위하여 테이퍼지는 것으로 도 9에 도시된다.
앞서 기술된 방식들중 일부가 단독으로 또는 임의의 적절한 결합으로 사용될 수 있다는 것을 유의해야 한다.
본 발명의 다양한 추가 수정들이 당업자에게 이루어질 수 있다. 기술적으로 진보된 원리들 및 이들의 균등물들에 기본적으로 의존하는 상세한 설명의 특정 기술들의 모든 변형들은 기술된 및 청구된 본 발명의 범위내에서 적절하게 고려된다.
본 발명은, 많은 핀 수를 가진 고성능 디지털 IC 장치들을 얻을 수 있도록 하며 와이어-본드 기술을 사용하여 패키징되는 새로운 리드프레임 및 IC 패키지를 제공한다.

Claims (9)

  1. 집적 회로 패키지에 있어서,
    a. 길이 L 과 폭 W를 가진 4변형 형상 및, 4개의 에지들을 가진 패들(paddle)을 구비하는 리드프레임(leadframe);
    b. 적어도 두 개의 에지들을 따라 상기 패들로부터 연장하는 복수의 P+P' 리드 핑거로서, P'는 P보다 적은, 상기 리드 핑거; 및
    c. 상기 패들에 부착되고, 길이 L' 와 폭 W'를 가진 4변형 형상 및, 4 개의 에지들을 갖는 IC 칩으로서, L'는 L보다 작으며, W'는 W보다 작으며, 상기 패들의 에지를 따르는 적어도 하나의 노출된 영역을 제외하고 상기 패들을 실질적으로 커버하는, 상기 IC 칩들을 포함하며,
    적어도 하나의 슬롯이 상기 노출된 영역 내에 형성되며, 복수의 P'의 리드 핑거들은 상기 슬롯으로 연장되는 것을 특징으로 하는, 집적 회로 패키지.
  2. 제 1항에 있어서, 복수의 P의 리드 핑거들에 부착된 길이 X의 와이어 본드들과 복수의 P'의 리드 핑거들에 부착된 길이 X'의 와이어 본드들을 더 포함하며, X'는 실질적으로 X보다 작은, 집적 회로 패키지.
  3. 제 2항에 있어서, X'는 X의 50%보다 작은, 집적 회로 패키지.
  4. 제 2항에 있어서, 상기 IC 칩은 디지털 IC 칩이며, 복수의 리드들 P'은 선택된 고속 디지털 I/O 리드들인, 집적 회로 패키지.
  5. 제 2항에 있어서, 상기 슬롯은 0.25L 보다 작은 길이를 가지는, 집적 회로 패키지.
  6. 제 5항에 있어서, 상기 슬롯은 적어도 0.50(W-W')의 폭을 가지는, 집적 회로 패키지.
  7. 제 2항에 있어서, L 및 W는 실질적으로 동일한, 집적 회로 패키지.
  8. 제 2항에 있어서, 상기 리드 핑거들 P는 피치 p를 가지며, 상기 리드 핑거들 P'는 피치 p'를 가지며, p'는 p보다 큰, 집적 회로 패키지.
  9. 집적 회로 제조 방법으로서,
    집적 회로 칩 상의 본드 패드와, 상기 집적 회로가 고정되는 패들 지지부 내의 슬롯으로 연장되지 않는 칩에 인접하는 리드 핑거들의 말단 단부(distal end) 사이에 비교적 긴 와이어 본드들을 형성하는 단계, 및
    상기 집적 회로 칩 상의 본드 패드와, 상기 집적 회로가 고정되는 패들 지지부 내의 슬롯으로 연장되는 칩에 인접한 상기 리드 핑거들의 말단 단부 사이에 비 교적 짧은 와이어 본드들을 형성하는 단계를 포함하며,
    상기 짧은 와이어 본드들은 상기 긴 와이어 본드들의 길이의 1/2보다 작은, 집적 회로 제조 방법.
KR1020060021401A 2005-03-07 2006-03-07 집적 회로 패키지 KR101184201B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/074,358 US7132735B2 (en) 2005-03-07 2005-03-07 Integrated circuit package with lead fingers extending into a slot of a die paddle
US11/074,358 2005-03-07

Publications (2)

Publication Number Publication Date
KR20060096927A true KR20060096927A (ko) 2006-09-13
KR101184201B1 KR101184201B1 (ko) 2012-09-20

Family

ID=36943345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060021401A KR101184201B1 (ko) 2005-03-07 2006-03-07 집적 회로 패키지

Country Status (3)

Country Link
US (1) US7132735B2 (ko)
JP (2) JP5550204B2 (ko)
KR (1) KR101184201B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642748B1 (ko) * 2004-07-24 2006-11-10 삼성전자주식회사 리드 프레임과 패키지 기판 및 이들을 이용한 패키지
US20060220191A1 (en) * 2005-04-01 2006-10-05 Honeywell International Inc. Electronic package with a stepped-pitch leadframe
US8802500B2 (en) * 2009-11-11 2014-08-12 Stats Chippac Ltd. Integrated circuit packaging system with leads and method of manufacture thereof
US20130161805A1 (en) * 2011-12-21 2013-06-27 Lsi Corporation Integrated circuit (ic) leadframe design
JP6164895B2 (ja) * 2013-04-02 2017-07-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102505862B1 (ko) * 2018-05-15 2023-03-07 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS625650A (ja) * 1985-07-02 1987-01-12 Oki Electric Ind Co Ltd 半導体装置用リ−ドフレ−ム
JPS6214726U (ko) * 1985-07-11 1987-01-29
JPS62188350A (ja) * 1986-02-14 1987-08-17 Nec Ic Microcomput Syst Ltd リ−ドフレ−ム
JPH0249140U (ko) * 1988-09-29 1990-04-05
JP2890621B2 (ja) * 1990-02-26 1999-05-17 日本電気株式会社 混成集積回路装置
JP2526169Y2 (ja) * 1990-09-12 1997-02-19 ソニー株式会社 半導体装置用リードフレーム
JPH04317364A (ja) * 1991-04-16 1992-11-09 Sony Corp 樹脂封止型半導体装置とそれの製造に使用するリードフレーム
JPH06268143A (ja) * 1993-03-15 1994-09-22 Seiko Epson Corp リードフレーム及び半導体装置
JP2806761B2 (ja) * 1993-11-08 1998-09-30 九州日本電気株式会社 半導体装置
JPH07249708A (ja) * 1994-03-09 1995-09-26 Fujitsu Ltd 半導体装置及びその実装構造
TW398057B (en) * 1998-07-30 2000-07-11 Siliconware Precision Industries Co Ltd A semiconductor device that has a chip seat with a bend part
JP2003017646A (ja) * 2001-06-29 2003-01-17 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
US7425756B2 (en) * 2002-04-30 2008-09-16 Renesas Technology Corp. Semiconductor device and electronic device
US7169651B2 (en) * 2004-08-11 2007-01-30 Advanced Semiconductor Engineering, Inc. Process and lead frame for making leadless semiconductor packages

Also Published As

Publication number Publication date
US7132735B2 (en) 2006-11-07
JP2006253681A (ja) 2006-09-21
KR101184201B1 (ko) 2012-09-20
US20060197195A1 (en) 2006-09-07
JP5550204B2 (ja) 2014-07-16
JP2013141026A (ja) 2013-07-18

Similar Documents

Publication Publication Date Title
US6124150A (en) Transverse hybrid LOC package
US6841870B2 (en) Semiconductor device
US7986032B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
KR101184201B1 (ko) 집적 회로 패키지
US20080079124A1 (en) Interdigitated leadfingers
US5164817A (en) Distributed clock tree scheme in semiconductor packages
US20070105280A1 (en) Brace for wire loop
US20060284298A1 (en) Chip stack package having same length bonding leads
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
KR940004792A (ko) 방사상으로 접착된 리드프레임이 사용되는 본드 패드 레이아웃
KR100574954B1 (ko) 중앙부 패드와 재 배선된 패드에서 와이어 본딩된집적회로 칩패키지
US9324643B1 (en) Integrated circuit device having exposed contact pads and leads supporting the integrated circuit die and method of forming the device
US6750533B2 (en) Substrate with dam bar structure for smooth flow of encapsulating resin
US20070228533A1 (en) Folding chip planar stack package
US9202797B1 (en) Lead frame apparatus and method for improved wire bonding
US20130161805A1 (en) Integrated circuit (ic) leadframe design
US20130161804A1 (en) Integrated circuit (ic) leadframe design
KR100635386B1 (ko) 고속 신호 처리가 가능한 반도체 칩 패키지
JPH0637131A (ja) 半導体集積回路装置
KR20010053953A (ko) 멀티 칩 패키지
JPH0536890A (ja) 半導体装置
KR20060136158A (ko) Ｆｂｇａ 패키지
KR20050047749A (ko) 센터패드형 반도체 칩을 갖는 볼 그리드 어레이 패키지
KR20070000188A (ko) Ｆｂｇａ 패키지
KR20050104205A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee